CN112992928A - 包括薄膜晶体管的显示设备 - Google Patents

包括薄膜晶体管的显示设备 Download PDF

Info

Publication number
CN112992928A
CN112992928A CN202011451804.5A CN202011451804A CN112992928A CN 112992928 A CN112992928 A CN 112992928A CN 202011451804 A CN202011451804 A CN 202011451804A CN 112992928 A CN112992928 A CN 112992928A
Authority
CN
China
Prior art keywords
electrode
active layer
thin film
film transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011451804.5A
Other languages
English (en)
Other versions
CN112992928B (zh
Inventor
金昇镇
李昭珩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN112992928A publication Critical patent/CN112992928A/zh
Application granted granted Critical
Publication of CN112992928B publication Critical patent/CN112992928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种包括薄膜晶体管的显示设备。显示设备包括：基板；在基板上的第一栅极电极；第一有源层，与第一栅极电极分隔开并且设置有与第一栅极电极交叠的至少一部分；分别与第一有源层连接的第一源极电极和第一漏极电极；与第一源极电极和第一漏极电极中的任意一个连接的第二栅极电极；第二有源层，与第二栅极电极分隔开并且设置有与第二栅极电极交叠的至少一部分；分别与第二有源层连接的第二源极电极和第二漏极电极；以及与第二源极电极和第二漏极电极中的任意一个连接的显示元件，其中第一栅极电极设置在基板与第一有源层之间，第二栅极电极设置在基板与第二有源层之间，并且第一有源层和第二有源层包括氧化物半导体材料。

Description

包括薄膜晶体管的显示设备
相关申请的交叉引用
本申请要求享有于2019年12月12日提交的韩国专利申请No.10-2019-0165250的权益，通过引用将该专利申请并入本文，如同在本文完全阐述一样。
技术领域
本发明涉及一种显示设备及其制造方法。更详细地，本发明涉及一种包括设置在不同层上的多个薄膜晶体管的显示设备。
背景技术
在屏幕上显示各种信息的显示设备是整合有信息通信领域的核心技术的技术密集型装置。近来，显示设备已发展为实现薄外形、轻重量、便携性以及高性能。显示设备的典型示例可以是液晶显示(LCD)设备和有机发光二极管显示(OLED)设备。
薄膜晶体管被用作显示设备中的开关装置或驱动装置。近来，随着高质量和高分辨率的显示设备的发展，薄膜晶体管以较高密度集成在显示设备中。因而，需要研究一种在有限区域中布置大量薄膜晶体管的方法。
在显示设备中，用作开关装置的薄膜晶体管的特性与用作驱动装置的薄膜晶体管的特性不同。因而，为了有效地驱动显示设备，需要在一个显示设备中布置具有不同特性的多个薄膜晶体管。
发明内容
鉴于上述问题进行了本发明，本发明的一个目的是提供一种以较高密度集成有薄膜晶体管的显示设备。
本发明的另一个目的是提供一种包括具有不同操作特性的多个薄膜晶体管的显示设备。
本发明的又一个目的是提供一种包括设置在不同层上并且以较高密度集成的多个薄膜晶体管的显示设备。
本发明的再一个目的是提供一种包括具有不同s因子值并且具有不同操作特性的多个薄膜晶体管的显示设备。
根据本发明的一个方面，可通过提供一种显示设备实现上述目的和其他目的，所述显示设备包括：基板；在所述基板上的第一栅极电极；第一有源层，所述第一有源层与所述第一栅极电极分隔开并且设置有与所述第一栅极电极交叠的至少一部分；分别与所述第一有源层连接的第一源极电极和第一漏极电极；与所述第一源极电极和所述第一漏极电极中的任意一个连接的第二栅极电极；第二有源层，所述第二有源层与所述第二栅极电极分隔开并且设置有与所述第二栅极电极交叠的至少一部分；分别与所述第二有源层连接的第二源极电极和第二漏极电极；以及与所述第二源极电极和所述第二漏极电极中的任意一个连接的显示元件，其中所述第一栅极电极设置在所述基板与所述第一有源层之间，所述第二栅极电极设置在所述基板与所述第二有源层之间，并且所述第一有源层和所述第二有源层包括氧化物半导体材料。
所述第一有源层可包括：在所述第一栅极电极上的第一氧化物半导体层；和在所述第一氧化物半导体层上的第二氧化物半导体层。
所述第二有源层可由一个氧化物半导体层形成。
在所述第二有源层中包括的金属的组分可与在所述第一有源层的第一氧化物半导体层中包括的金属的组分相同。
所述第二栅极电极可与所述第一源极电极和所述第一漏极电极中的任意一个形成为一体。
所述第一源极电极、所述第一漏极电极和所述第二栅极电极可以是使用相同材料通过相同工艺制造的。
所述显示设备可进一步包括：与所述第一栅极电极设置在相同层上的第一电容器电极；与所述第一源极电极和所述第一漏极电极设置在相同层上的第二电容器电极；和与所述第二源极电极和所述第二漏极电极设置在相同层上的第三电容器电极。
所述第二电容器电极可与所述第一源极电极和所述第一漏极电极中的任意一个形成为一体。
所述第一电容器电极和所述第三电容器电极可彼此连接。
所述显示设备可进一步包括与所述第二栅极电极设置在相同层上的第四电容器电极。
所述第四电容器电极可与所述第二源极电极和所述第二漏极电极中的任意一个连接。
所述第一电容器电极可与所述第四电容器电极连接，并且所述第二电容器电极可与所述第三电容器电极连接。
所述显示元件可包括有机发光二极管。
所述第一栅极电极、所述第一有源层、所述第一源极电极和所述第一漏极电极可构成第一薄膜晶体管，并且所述第二栅极电极、所述第二有源层、所述第二源极电极和所述第二漏极电极可构成第二薄膜晶体管。
所述第二薄膜晶体管的s因子值可大于所述第一薄膜晶体管的s因子值。
所述第一薄膜晶体管是开关晶体管，并且所述第二薄膜晶体管是驱动晶体管。
相对于所述基板，所述第二有源层可设置成相对高于所述第一有源层。
所述第一源极电极、所述第一漏极电极和所述第二栅极电极可包括相同的材料。
所述第二有源层可包括在所述第二栅极电极上的第一氧化物半导体层和在所述第一氧化物半导体层上的第二氧化物半导体层，其中所述第二栅极电极位于所述第一栅极上。
附图说明
将从下面结合附图的详细描述更清楚地理解本发明的上述和其他的目的、特征和其他优点，其中：
图1是图解根据本发明一个实施方式的显示设备的示意图；
图2是图1的像素的电路图；
图3是图解图2的像素的平面图；
图4是沿图3的I-I’的剖面图；
图5是沿图3的II-II’的剖面图；
图6是沿图3的III-III’的剖面图；
图7是图解图3中的第一薄膜晶体管的阈值电压的曲线图；
图8是图解图3中的第二薄膜晶体管的阈值电压的曲线图；
图9是图解根据本发明另一个实施方式的显示设备的像素的剖面图；
图10是图解根据本发明另一个实施方式的显示设备的像素的剖面图；
图11是图解根据本发明另一个实施方式的显示设备的像素的平面图；
图12是沿图11的IV-IV’的剖面图；
图13是图解根据本发明另一个实施方式的显示设备的任意一个像素的电路图；
图14是图解根据本发明另一个实施方式的显示设备的任意一个像素的电路图。
具体实施方式
将通过参照附图描述的下列实施方式阐明本发明的优点和特征及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的实施方式。而是，提供这些实施方式是为了使本发明的公开内容全面和完整，并将本发明的范围充分地传递给所属领域技术人员。此外，本发明仅由权利要求书的范围限定。
为了描述本发明的实施方式而在附图中公开的形状、尺寸、比例、角度和数量仅仅是示例，因而本发明不限于图示的细节。相似的参考标记通篇表示相似的元件。在下面的描述中，当确定对相关的已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。
在本申请中使用“包括”、“具有”和“包含”描述的情况下，可添加另外的部分，除非使用了“仅”。
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
在描述位置关系时，例如，当位置顺序被描述为“在……上”、“在……上方”、“在……下方”、“在……之下”和“在……之后”时，可包括其间不接触的情况，除非使用了“正好”或“直接”。
如果提到第一元件位于第二元件“上”，则不意味着在图中第一元件必然位于第二元件上。所涉及目标的上部和下部可根据目标的定位而变化。因此，在第一元件位于第二元件“上”的情况包括在图中或实际构造中第一元件位于第二元件“下方”的情况以及第一元件位于第二元件“上方”的情况。
在描述时间关系时，例如，当时间顺序被描述为“在……之后”、“随后”、“接着”和“在……之前”时，可包括不连续的情况，除非使用了“正好”或“直接”。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅仅是用来将元件彼此区分开。例如，在不背离本发明的范围的情况下，第一元件可能被称为第二元件，相似地，第二元件可能被称为第一元件。
应当理解，术语“至少一个”包括与任一个项目相关的所有组合。例如，“第一要素、第二要素和第三要素中的至少一个”可包括选自第一要素、第二要素和第三要素中的两个或更多个要素的所有组合以及第一要素、第二要素和第三要素的每一个要素。
如所属领域技术人员能够充分理解的，本发明各实施方式的特征可彼此部分或整体地结合或组合，并且可在技术上彼此进行各种互操作和驱动。本发明的实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
在附图中，相同或相似的元件由相同的参考标记表示，尽管它们在不同的附图中描绘。
在本发明的实施方式中，为了便于说明，源极电极和漏极电极彼此区分开。然而，可互换地使用源极电极和漏极电极。因而，源极电极可以是漏极电极，漏极电极可以是源极电极。此外，本发明任意一个实施方式中的源极电极可以是本发明其他实施方式中的漏极电极，并且本发明任意一个实施方式中的漏极电极可以是本发明其他实施方式中的源极电极。
在本发明的一个或多个实施方式中，为便于说明，源极区域与源极电极区分开，漏极区域与漏极电极区分开。然而，本发明的实施方式不限于这种结构。例如，源极区域可以是源极电极，漏极区域可以是漏极电极。此外，源极区域可以是漏极电极，漏极区域可以是源极电极。
图1是图解根据本发明一个实施方式的显示设备100的示意图。
如图1中所示，根据本发明一个实施方式的显示设备100包括显示面板110、栅极驱动器120、数据驱动器130和控制器140。
显示面板110包括栅极线GL和数据线DL、以及布置在栅极线GL和数据线DL的交叉部分处的像素P。像素P可包括显示元件710(见图4)、和配置成驱动显示元件710的像素驱动电路PDC。通过驱动像素P在显示面板110上显示图像。
控制器140控制栅极驱动器120和数据驱动器130。
控制器140通过使用从外部系统(未示出)提供的垂直/水平同步信号和时钟信号输出用于控制栅极驱动器120的栅极控制信号GCS和用于控制数据驱动器130的数据控制信号DCS。此外，控制器140采样从外部系统提供的输入视频数据，然后重新排列采样的视频数据，并且将重新排列后的视频数据RGB提供至数据驱动器130。
栅极控制信号GCS包括栅极起始脉冲(GSP)、栅极移位时钟(GSC)、栅极输出使能信号(GOE)、起始信号(Vst)和栅极时钟(GCLK)。此外，栅极控制信号GCS中可包括用于控制移位寄存器的控制信号。
数据控制信号DCS包括源极起始脉冲(SSP)、源极移位时钟信号(SSC)、源极输出使能信号(SOE)和极性控制信号(POL)。
数据驱动器130向显示面板110的数据线DL提供数据电压。详细地说，数据驱动器130将从控制器140提供的视频数据RGB转换为数据电压，并且将数据电压提供至数据线DL。
栅极驱动器120在1帧周期向栅极线GL顺序地提供栅极脉冲(GP)。在此，“1帧”表示通过使用显示面板110输出图像的时段。此外，栅极驱动器120在1帧的其中不提供栅极脉冲(GP)的其余时段向栅极线GL提供用于使开关装置截止的栅极截止信号。下文中，栅极脉冲(GP)和栅极截止信号(Goff)统称为扫描信号SS。
根据本发明的一个实施方式，栅极驱动器120可设置在显示面板110中。栅极驱动器120直接设置在显示面板110上的结构可称为面板内栅极(GIP)结构。
图2是图解图1的像素P的电路图，图3是图解图2的像素P的平面图，图4是沿图3的I-I’的剖面图，图5是沿图3的II-II’的剖面图，图6是沿图3的III-III’的剖面图。
参照图2、图3、图4和图5，根据本发明一个实施方式的显示设备100可包括基板210、在基板210上的像素驱动电路PDC、和与像素驱动电路PDC连接的显示元件(或发光元件)710。像素驱动电路PDC包括薄膜晶体管TR1和TR2。
图2的电路图是显示设备100中的像素P的等效电路图，显示设备100包括用作发光元件710的有机发光二极管(OLED)。因此，根据本发明一个实施方式的显示设备100是有机发光二极管显示设备。
图2的像素驱动电路PDC包括对应于开关晶体管的第一薄膜晶体管TR1和对应于驱动晶体管的第二薄膜晶体管TR2。
第一薄膜晶体管TR1与栅极线GL和数据线DL连接，并且第一薄膜晶体管TR1利用通过栅极线GL提供的扫描信号SS导通或截止。
数据线DL向像素驱动电路PDC提供数据电压Vdata，第一薄膜晶体管TR1控制数据电压Vdata的施加。
驱动电源线(或驱动电压线)PL向显示元件710提供驱动电压Vdd，第二薄膜晶体管TR2控制驱动电压Vdd。在此，驱动电压Vdd是用于驱动对应于显示元件710的有机发光二极管(OLED)的像素驱动电压。
数据线DL和驱动电源线PL是配置成传输信号的线。因而，根据本发明的一个实施方式，数据线DL和驱动电源线PL被称为信号线。此外，栅极线GL也可被称为用于传输信号的信号线。
当第一薄膜晶体管TR1导通时，通过数据线DL提供的数据电压Vdata被提供至与显示元件710连接的第二薄膜晶体管TR2的栅极电极G2。数据电压Vdata被充入设置于第二薄膜晶体管TR2的源极电极S2和栅极电极G2之间的第一电容器C1中。第一电容器C1是存储电容器(Cst)。
根据数据电压Vdata控制通过第二薄膜晶体管TR2提供至与显示元件710对应的有机发光二极管(OLED)的电流量，由此可控制从显示元件710发射的光的灰度级。
参照图4、图5和图6，根据本发明一个实施方式的显示设备100包括设置在基板210上的第一薄膜晶体管TR1和第二薄膜晶体管TR2。
详细地说，根据本发明一个实施方式的显示设备100包括：基板210；在基板210上的第一栅极电极G1；第一有源层A1，第一有源层A1与第一栅极电极G1分隔开并且设置有与第一栅极电极G1交叠的至少一部分；分别与第一有源层A1连接的第一源极电极S1和第一漏极电极D1；与第一源极电极S和第一漏极电极D1中的任意一个连接的第二栅极电极G2；第二有源层A2，第二有源层A2与第二栅极电极G2分隔开并且设置有与第二栅极电极G2交叠的至少一部分；分别与第二有源层A2连接的第二源极电极S2和第二漏极电极D2；以及与第二源极电极S2和第二漏极电极D2中的任意一个连接的显示元件710。
基板210可由玻璃或塑料形成。基板210可由具有柔性的塑料，例如聚酰亚胺(PI)形成。
第一栅极电极G1设置在基板210上。第一栅极电极G1可以是从栅极线GL延伸的部分，或者可以是栅极线GL的一部分。
参照图3和图4，第一栅极电极G1是栅极线GL的一部分。根据本发明的一个实施方式，第一栅极电极G1和栅极线GL防止环境光入射到第一有源层A1和第二有源层A2上，由此保护第一有源层A1和第二有源层A2。
第一栅极电极G1可包括下述材料的至少一种：诸如铝或铝合金之类的铝基金属、诸如银(Ag)或银合金之类的银基金属、诸如铜(Cu)或铜合金之类的铜基金属、诸如钼或钼合金之类的钼基金属、铬(Cr)、钽(Ta)、钕(Nd)和钛(Ti)。栅极电极G1和G2可具有包括物理特性不同的至少两层的多层结构。
此外，参照图3和图5，第一电容器电极C11设置在基板210上。第一电容器电极C11可与第一栅极电极G1设置在相同层上，并且可由与第一栅极电极G1相同的材料形成。
第一栅极绝缘膜220设置在第一栅极电极G1和第一电容器电极C11上。第一栅极绝缘膜220由绝缘材料形成，并且第一栅极绝缘膜220将第一栅极电极G1与第一有源层A1彼此绝缘。例如，第一栅极绝缘膜220可由诸如硅氧化物和硅氮化物之类的绝缘材料形成。
第一有源层A1设置在第一栅极绝缘膜220上。第一有源层A1与第一栅极电极G1分隔开并且第一有源层A1的至少一部分与第一栅极电极G1交叠。
根据本发明的一个实施方式，第一有源层A1包括氧化物半导体材料。例如，第一有源层A1可包括IZO(InZnO)类氧化物半导体、IGO(InGaO)类氧化物半导体、GO(GaO)类氧化物半导体、ITO(InSnO)类氧化物半导体、IGZO(InGaZnO)类氧化物半导体、IGTO(InGaSnO)类氧化物半导体、IGZTO(InGaZnSnO)类氧化物半导体、GZTO(GaZnSnO)类氧化物半导体、GZO(GaZnO)类氧化物半导体和ITZO(InSnZnO)类氧化物半导体之中的至少一种。然而，本发明的一个实施方式不限于上述材料。第一有源层A1可包括其他氧化物半导体材料。
参照图4，第一有源层A1可具有多层结构。参照图4，第一有源层A1包括在第一栅极电极G1上的第一氧化物半导体层A11和在第一氧化物半导体层A11上的第二氧化物半导体层A12。第一有源层A1可设置在第一栅极绝缘膜220上。
根据本发明的一个实施方式，第一氧化物半导体层A11用作沟道层，第二氧化物半导体层A12用作保护第一氧化物半导体层A11的保护层。第一有源层A1的沟道通常设置在第一氧化物半导体层A11中。
例如，用作沟道层的第一氧化物半导体层A11可包括IZO(InZnO)类氧化物半导体、IGO(InGaO)类氧化物半导体、ITO(InSnO)类氧化物半导体、IGZO(InGaZnO)类氧化物半导体、IGZTO(InGaZnSnO)类氧化物半导体、GZTO(GaZnSnO)类氧化物半导体、GZO(GaZnO)类氧化物半导体和ITZO(InSnZnO)类氧化物半导体之中的至少一种。然而，本发明的一个实施方式不限于上述材料。第一氧化物半导体层A11可由所属领域人员通常已知的其他氧化物半导体材料形成。
用作保护层的第二氧化物半导体层A12具有优良的膜稳定性。根据本发明的一个实施方式，第二氧化物半导体层A12可包括IGZO(InGaZnO)类氧化物半导体材料、IGO(InGaO)类氧化物半导体材料、IGTO(InGaSnO)类氧化物半导体材料、IGZTO(InGaZnSnO)类氧化物半导体材料、GZTO(GaZnSnO)类氧化物半导体材料、GO(GaO)类氧化物半导体材料和GZO(GaZnO)类氧化物半导体材料之中的至少一种。然而，本发明的一个实施方式不限于上述材料。第二氧化物半导体层A12可由所属领域人员通常已知的其他氧化物半导体材料形成。
第一氧化物半导体层A11具有比第二氧化物半导体层A12更强的电特性，并且第二氧化物半导体层A12具有比第一氧化物半导体层A11更强的膜稳定性。此外，根据本发明的一个实施方式，第一有源层A1的第一氧化物半导体层A11具有比第一有源层A1的第二氧化物半导体层A12更强的对蚀刻的耐受性，由此第一有源层A1可具有稳定的锥形形状。
第一源极电极S1和第一漏极电极D1设置在第一有源层A1上。第一源极电极S1和第一漏极电极D1彼此分隔开并且分别与第一有源层A1连接。
根据本发明的一个实施方式，数据线DL与第一源极电极S1和第一漏极电极D1设置在相同层上。可使用相同材料通过相同工艺制造数据线DL、第一源极电极S1和第一漏极电极D1。数据线DL可与第一源极电极S1和第一漏极电极D1中的任意一个形成为一体。
根据本发明的一个实施方式，第一栅极电极G1、第一有源层A1、第一源极电极S1和第一漏极电极D1构成第一薄膜晶体管TR1。
参照图4，第一栅极电极G1设置在基板210与第一有源层A1之间。如图4中所示，第一栅极电极G1设置在第一有源层A1下方的第一薄膜晶体管TR1的结构被称为底栅结构。
对于具有底栅结构的第一薄膜晶体管TR1的制造工艺，当在第一有源层A1上形成第一源极电极S1和第一漏极电极D1时可执行蚀刻工艺。在这种情况下，第一有源层A1可暴露于蚀刻工艺。如果第一有源层A1暴露于蚀刻工艺，则第一有源层A1会被损坏。如果第一有源层A1被损坏，则会使第一有源层A1的迁移率和电特性退化。结果，第一薄膜晶体管TR1的开关特性会退化，并且第一薄膜晶体管TR1的s因子值会增加。
根据本发明的一个实施方式，第一有源层A1具有双层结构，位于上部的第二氧化物半导体层A12保护第一氧化物半导体层A11。结果，用作沟道层的第一氧化物半导体层A11可保持优良的电特性以及优良的开关特性而没有任何损坏。
根据本发明的一个实施方式，具有两个氧化物半导体层的沉积结构，由此具有较小s因子值和优良开关特性的第一薄膜晶体管TR1可被用作开关晶体管。
参照图4，第二栅极电极G2与第一源极电极S1和第一漏极电极D1设置在相同层上。详细地说，第二栅极电极G2可设置在第一栅极绝缘膜220上。
可使用相同材料通过相同工艺一起制造第二栅极电极G2、第一源极电极S1和第一漏极电极D1。第二栅极电极G2可与第一源极电极S1和第一漏极电极D1中的任意一个形成为一体。
根据本发明的一个实施方式，数据线DL与第一源极电极S1和第一漏极电极D1中的任意一个连接，并且第二栅极电极G2与第一源极电极S1和第一漏极电极D1中的另一个连接。
参照图3、图4和图5，数据线DL与第一源极电极S1连接，并且第二栅极电极G2与第一漏极电极D1连接。
根据本发明的一个实施方式，可使用相同材料通过相同工艺制造数据线DL、第一源极电极S1、第一漏极电极D1和第二栅极电极G2。
参照图3和图5，第二电容器电极C12与第一源极电极S1和第一漏极电极D1设置在相同层上。详细地说，第二电容器电极C12可设置在第一栅极绝缘膜220上。
可使用相同材料通过相同工艺一起制造第二电容器电极C12、第一源极电极S1和第一漏极电极D1。第二电容器电极C12可与第一源极电极S1和第一漏极电极D1中的任意一个形成为一体。
根据本发明的一个实施方式，可使用相同材料通过相同工艺制造数据线DL、第一源极电极S1、第一漏极电极D1、第二栅极电极G2和第二电容器电极C12。
参照图3、图4和图5，第一漏极电极D1、第二栅极电极G2和第二电容器电极C12可形成为一体。
第二栅极绝缘膜230设置在第一源极电极S1、第一漏极电极D1、第二栅极电极G2和第二电容器电极C12上。第二栅极绝缘膜230具有绝缘特性。
第二有源层A2设置在第二栅极绝缘膜230上。第二有源层A2与第二栅极电极G2分隔开，并且第二有源层A2的至少一部分与第二栅极电极G2交叠。
参照图4，第二栅极电极G2设置在基板210与第二有源层A2之间。此外，相对于基板210，第二有源层A2设置成高于第一有源层A1。
根据本发明的一个实施方式，第二有源层A2包括氧化物半导体材料。例如，第二有源层A2可包括IZO(InZnO)类氧化物半导体、IGO(InGaO)类氧化物半导体、GO(GaO)类氧化物半导体、ITO(InSnO)类氧化物半导体、IGZO(InGaZnO)类氧化物半导体、IGTO(InGaSnO)类氧化物半导体、IGZTO(InGaZnSnO)类氧化物半导体、GZTO(GaZnSnO)类氧化物半导体、GZO(GaZnO)类氧化物半导体和ITZO(InSnZnO)类氧化物半导体之中的至少一种。然而，本发明的一个实施方式不限于上述材料。第二有源层A2可包括其他氧化物半导体材料。
第二源极电极S2和第二漏极电极D2设置在第二有源层A2上。第二源极电极S2和第二漏极电极D2彼此分隔开并且分别与第二有源层A2连接。
根据本发明的一个实施方式，驱动电源线PL与第二源极电极S2和第二漏极电极D2设置在相同层上。可使用相同材料通过相同工艺一起制造驱动电源线PL、第二源极电极S2和第二漏极电极D2。驱动电源线PL可与第二源极电极S2和第二漏极电极D2中的任意一个形成为一体。
例如，如图3和图4中所示，驱动电源线PL可与第二漏极电极D2形成为一体。
参照图3和图5，第三电容器电极C13与第二源极电极S2和第二漏极电极D2设置在相同层上。详细地说，第三电容器电极C13可设置在第二栅极绝缘膜230上。
可使用相同材料通过相同工艺一起制造第三电容器电极C13、第二源极电极S2和第二漏极电极D2。第三电容器电极C13可与第二源极电极S2和第二漏极电极D2中的任意一个形成为一体。
参照图3、图4和图5，第二源极电极S2和第三电容器电极C13可形成为一体。此外，可使用相同材料通过相同工艺一起制造驱动电源线PL、第三电容器电极C13、第二源极电极S2和第二漏极电极D2。
参照图3和图5，第一电容器电极C11和第三电容器电极C13可彼此连接。详细地说，第一电容器电极C11和第三电容器电极C13可经由形成在第一栅极绝缘膜220和第二栅极绝缘膜230中的第一接触孔CH1彼此连接。
由于第一电容器电极C11和第三电容器电极C13可彼此连接，所以相同的电压可施加至第三电容器电极C13和第一电容器电极C11。因此，在第一电容器电极C11与第二电容器电极C12之间形成第一电容C1a，在第二电容器电极C12与第三电容器电极C13之间形成第二电容C1b，第一电容C1a和第二电容C1b之和可以是第一电容器C1的总电容。结果，由于第一电容器C1的总电容增加，所以可稳定地驱动显示设备100。
根据本发明的一个实施方式，第二栅极电极G2、第二有源层A2、第二源极电极S2和第二漏极电极D2构成第二薄膜晶体管TR2。
参照图4，第二栅极电极G2设置在基板210与第二有源层A2之间。如图4中所示，第二薄膜晶体管TR2具有第二栅极电极G2设置在第二有源层A2下方的底栅结构。
对于具有底栅结构的第二薄膜晶体管TR2的制造工艺，当在第二有源层A2上形成第二源极电极S2和第二漏极电极D2时可执行蚀刻工艺。如果第二有源层A2暴露于蚀刻工艺，则第二有源层A2会被损坏。如果第二有源层A2被损坏，则会使第二有源层A2的迁移率和电特性退化。结果，第二薄膜晶体管TR2的开关特性会退化，并且第二薄膜晶体管TR2的s因子值会增加。
参照图4，第二有源层A2具有单层结构。与第一有源层A1不同，第二有源层A2未设置有附加的保护膜。因而，对于第二薄膜晶体管TR2的制造工艺，第二有源层A2直接暴露于蚀刻工艺，使得第二有源层A2的迁移率和电特性会退化。因此，与第一薄膜晶体管TR1相比，第二薄膜晶体管TR2具有相对较大的s因子值。
根据本发明的一个实施方式，具有一个氧化物半导体层的第二有源层A2中的金属的组分(composition)可与第一有源层A1的第一氧化物半导体层A11中包括的金属的组分相同。尽管具有一个氧化物半导体层的第二有源层A2中的金属的组分可与第一有源层A1的第一氧化物半导体层A11中包括的金属的组分相同，但第二有源层A2暴露于蚀刻工艺，而第一有源层A1的第一氧化物半导体层A11不暴露于蚀刻工艺。因而，第二有源层A2的电特性可被损坏，但是第一有源层A1中包括的第一氧化物半导体层A11的电特性几乎不损坏。因此，与第二薄膜晶体管TR2相比，具有第一氧化物半导体层A11的第一薄膜晶体管TR1可具有相对较小的s因子值。
根据本发明的一个实施方式，具有相对较小s因子值的第一薄膜晶体管TR1可用作开关晶体管，具有相对较大s因子值的第二薄膜晶体管TR2可用作驱动晶体管。
参照图4和图5，保护层250设置在驱动电源线PL、第三电容器电极C13、第二源极电极S2和第二漏极电极D2上。保护层250将驱动电源线PL、第三电容器电极C13、第二源极电极S2和第二漏极电极D2的上表面平坦化，并且还保护像素驱动电路PDC。保护层250被称为平坦化层。
显示元件710设置在保护层250上。详细地说，在保护层250上依次设置第一电极711、发光层712和第二电极713，由此形成显示元件710。
显示元件710的第一电极711设置在保护层250上。第一电极711可经由第二接触孔CH2与第二薄膜晶体管TR2中包括的第二源极电极S2和第二漏极电极D2中的任意一个连接。第二接触孔CH2可设置在保护层250中。详细地说，参照图3，第三电容器电极C13与第二源极电极S2形成为一体并且与第二源极电极S2连接。因而，如图5和图6中所示，显示元件710的第一电极711接触第三电容器电极C13，由此显示元件710的第一电极711与第二薄膜晶体管TR2的第二源极电极S2连接。
堤层750设置在第一电极711的外围。堤层750限定显示元件710的发光区域。
发光层712设置在第一电极711上。在此，发光层712是包括有机材料的有机发光层。第二电极713设置在发光层712上。由此，可完成显示元件710。
图4中所示的显示元件710是有机发光二极管(OLED)。因而，根据本发明一个实施方式的显示设备100是有机发光二极管显示设备。
根据本发明的一个实施方式，使用具有底栅结构的薄膜晶体管TR1和TR2作为开关晶体管和驱动晶体管。与具有顶栅结构的薄膜晶体管相比，具有底栅结构的薄膜晶体管占据相对较小的尺寸。因而，根据本发明的一个实施方式，与使用具有顶栅结构的薄膜晶体管的情况相比，具有底栅结构的薄膜晶体管能构实现在较小区域中布置大量薄膜晶体管。因而，可在根据本发明一个实施方式的显示设备100中实现薄膜晶体管的高集成度。
此外，根据本发明的一个实施方式，由于相对较小的s因子值而具有优良开关特性的第一薄膜晶体管TR1用作开关晶体管，由于相对较大的s因子值而有利于灰度级表现的第二薄膜晶体管TR2用作驱动晶体管，由此可提高显示设备100的驱动效率。
图7是图解图3中的第一薄膜晶体管TR1的阈值电压的曲线图。图8是图解图3中的第二薄膜晶体管TR2的阈值电压的曲线图。图中的a.u.表示任意单位。
可在薄膜晶体管的阈值电压(Vth)区段(section)，通过栅极电压(Vgs)相对于漏极-源极电流(Ids)的曲线的倾斜度的倒数获得s因子(亚阈值摆幅(sub-thresholdswing)：s因子)。如果s因子值较小，则在阈值电压(Vth)区段漏极-源极电流(Ids)相对于栅极电压(Vgs)的变化率较大，由此具有优良的开关特性。
参照图7，在第一薄膜晶体管TR1(包括被用作保护膜的第二氧化物半导体层A12保护的第一氧化物半导体层A11并且保持优良电特性)的情况下，在阈值电压(Vth)区段漏极-源极电流(Ids)相对于栅极电压(Vgs)的变化率较大。因此，第一薄膜晶体管TR1具有较小的s因子值并且还具有优良的开关特性。
参照图8，在不具有用于保护第一氧化物半导体层A11的附加保护膜的第二薄膜晶体管TR2的情况下，在阈值电压(Vth)区段漏极-源极电流(Ids)相对于栅极电压(Vgs)的变化率相对较小。因此，第二薄膜晶体管TR2具有相对较大的s因子值，在阈值电压(Vth)区段漏极-源极电流(Ids)相对于栅极电压(Vgs)的变化率较平缓。
因此，便于通过调节施加至第二薄膜晶体管TR2的第二栅极电极G2的电压来控制第二薄膜晶体管TR2的漏极-源极电流(Ids)的电平。可通过控制漏极-源极电流(Ids)的电平来控制像素灰度级。当便于控制漏极-源极电流(Ids)的电平时，有助于控制像素灰度级。因而，根据本发明的一个实施方式，当第二薄膜晶体管TR2用作驱动薄膜晶体管时，有助于控制像素的灰度级表现。
图9是图解根据本发明另一个实施方式的显示设备200的像素的剖面图。
参照图9，第一薄膜晶体管TR1的第一有源层A1形成为单层结构。在这种情况下，能够通过调节第一有源层A1的组分或调节形成第一源极电极S1和第一漏极电极D1的工艺的蚀刻条件来使第一薄膜晶体管TR1具有较小的s因子值。
以其他方式，可在第一有源层A1上设置蚀刻阻止部(未示出)，使得可保护第一有源层A1。因而，能够使第一薄膜晶体管TR1具有较小的s因子值。
图10是图解根据本发明另一个实施方式的显示设备300的像素的剖面图。
图10的显示设备300中包括的第一有源层A1和第二有源层A2具有多层结构。参照图10，第一有源层A1包括第一氧化物半导体层A11和第二氧化物半导体层A12，并且第二有源层A2也包括第一氧化物半导体层A21和第二氧化物半导体层A22。
在图10的显示设备300中，能够通过调节构成第二有源层A2的第一氧化物半导体层A21和第二氧化物半导体层A22的组分和制造条件来使第二薄膜晶体管TR2相较于第一薄膜晶体管TR1具有相对较大的s因子值。
图11是图解根据本发明另一个实施方式的显示设备400的像素的平面图。图12是沿图11的IV-IV’的剖面图。
根据本发明另一个实施方式的显示设备400进一步包括与第二栅极电极G2设置在相同层上的第四电容器电极C14。第四电容器电极C14与第二源极电极S2和第二漏极电极D2中的任意一个连接。此外，第一电容器电极C11与第四电容器电极C14连接，并且第二电容器电极C12与第三电容器电极C13连接。
根据本发明另一个实施方式的显示设备400包括设置在基板210上的第一薄膜晶体管TR1和第二薄膜晶体管TR2。
详细地说，参照图11和图12，第一栅极电极G1和第一电容器电极C11设置在基板210上。
第一栅极绝缘膜220设置在第一栅极电极G1和第一电容器电极C11上，并且第一有源层A1设置在第一栅极绝缘膜220上。第一有源层A1可包括第一栅极电极G1上的第一氧化物半导体层A11和第一氧化物半导体层A21上的第二氧化物半导体层A12。
第一源极电极S1和第一漏极电极D1设置在第一有源层A1上。此外，数据线DL和第二电容器电极C12与第一源极电极S1和第一漏极电极D1设置在相同层上。第二电容器电极C12可与第一漏极电极D1形成为一体。
层间绝缘层225设置在第一源极电极S1、第一漏极电极D1、数据线DL和第二电容器电极C12上。
第二栅极电极G2和第四电容器电极C14设置在层间绝缘层225上。第二栅极电极G2和第四电容器电极C14彼此分隔开。
第二栅极电极G2经由形成在层间绝缘层225中的第五接触孔H45与第一漏极电极D1连接。
第四电容器电极C14经由形成在层间绝缘层225和第一栅极绝缘膜220中的第二接触孔H42与第一电容器电极C11连接。
第二栅极绝缘膜230设置在第二栅极电极G2和第四电容器电极C14上。
第二有源层A2设置在第二栅极绝缘膜230上。第二有源层A2与第二栅极电极G2分隔开，并且第二有源层A2的至少一部分与第二栅极电极G2交叠。第二有源层A2包括氧化物半导体材料。
第二源极电极S2和第二漏极电极D2设置在第二有源层A2上。第二源极电极S2和第二漏极电极D2彼此分隔开并且分别与第二有源层A2连接。
驱动电源线PL与第二源极电极S2和第二漏极电极D2设置在相同层上。
第二源极电极S2和第二漏极电极D2中的任意一个与第四电容器电极C14连接。参照图11和图12，第二源极电极S2可经由形成在第二栅极绝缘膜230中的第三接触孔H43与第四电容器电极C14连接。
此外，第三电容器电极C13与第二源极电极S2和第二漏极电极D2设置在相同层上。详细地说，第三电容器电极C13可设置在第二栅极绝缘膜230上。
第三电容器电极C13可经由形成在第二栅极绝缘膜230和层间绝缘层225中的第一接触孔H41与第二电容器电极C12连接。
保护层250设置在第二源极电极S2、第二漏极电极D2、驱动电源线PL和第三电容器电极C13上。
显示元件710设置在保护层250上。显示元件710包括设置在保护层250上的第一电极711、发光层712和第二电极713。显示元件710的第一电极711经由形成在保护层250中的第四接触孔H44与第二源极电极S2连接。
图13是根据本发明另一个实施方式的显示设备500的任意一个像素P的电路图。图13是有机发光显示设备的像素P的等效电路图。
图13中所示的显示设备500的像素P包括对应于显示元件710的有机发光二极管(OLED)、和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
在像素P中具有用于向像素驱动电路PDC提供信号的信号线DL、GL、PL、RL和SCL。
数据电压Vdata提供至数据线DL，扫描信号SS提供至栅极线GL，用于驱动像素的驱动电压Vdd提供至驱动电源线PL，基准电压Vref提供至基准线RL，并且感测控制信号SCS提供至感测控制线SCL。
参照图13，当第(n)个像素P的栅极线被称为“GLn”时，相邻第(n-1)个像素P的栅极线为“GLn-1”，对应于第(n-1)个像素P的栅极线“GLn-1”用作第(n)个像素P的感测控制线SCL。
例如，如图13中所示，像素驱动电路PDC包括：第一薄膜晶体管(开关晶体管)TR1，第一薄膜晶体管TR1与栅极线GL和数据线DL连接；第二薄膜晶体管(驱动晶体管)TR2，第二薄膜晶体管TR2配置成根据通过第一薄膜晶体管TR1传输的数据电压Vdata控制提供至显示元件710的电流的电平；和第三薄膜晶体管(基准晶体管)TR3，第三薄膜晶体管TR3配置成感测第二薄膜晶体管TR2的特性。
第一电容器C1位于显示元件710与第二薄膜晶体管TR2的栅极电极G2之间。第一电容器C1被称为存储电容器(Cst)。
随着第一薄膜晶体管TR1利用提供至栅极线GL的扫描信号SS导通，第一薄膜晶体管TR1将提供至数据线DL的数据电压Vdata传输至第二薄膜晶体管TR2的栅极电极G2。
第三薄膜晶体管TR3与基准线RL、以及设置在显示元件710与第二薄膜晶体管TR2之间的第一节点n1连接。第三薄膜晶体管TR3利用感测控制信号SCS导通或截止，并且第三薄膜晶体管TR3在感测时段感测对应于驱动晶体管的第二薄膜晶体管TR2的特性。
与第二薄膜晶体管TR2的栅极电极G2连接的第二节点n2与第一薄膜晶体管TR1连接。第一电容器C1形成在第二节点n2与第一节点n1之间。
当第一薄膜晶体管TR1导通时，通过数据线DL提供的数据电压Vdata被提供至第二薄膜晶体管TR2的栅极电极G2。形成在第二薄膜晶体管TR2的源极电极S2与栅极电极G2之间的第一电容器C1被充入数据电压Vdata。
当第二薄膜晶体管TR2导通时，利用驱动像素的驱动电压Vdd，电流通过第二薄膜晶体管TR2提供至显示元件710，由此从显示元件710发光。
图14是图解根据本发明另一个实施方式的显示设备600的任意一个像素P的电路图。
图14中所示的显示设备600的像素P包括对应于显示元件710的有机发光二极管(OLED)、和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
像素驱动电路PDC包括薄膜晶体管TR1、TR2、TR3和TR4。
在像素P中具有用于向像素驱动电路PDC提供驱动信号的信号线DL、EL、GL、PL、SCL和RL。
与图13的像素P相比，图14的像素P进一步包括发光控制线EL。发光控制信号EM提供至发光控制线EL。
此外，与图13的像素驱动电路PDC相比，图14的像素驱动电路PDC进一步包括对应于发光控制晶体管的第四薄膜晶体管TR4，第四薄膜晶体管TR4用于控制第二薄膜晶体管TR2的发光时间点。
参照图14，当第(n)个像素P的栅极线被称为“GLn”时，相邻第(n-1)个像素P的栅极线为“GLn-1”，对应于第(n-1)个像素P的栅极线“GLn-1”用作第(n)个像素P的感测控制线SCL。
第一电容器C1位于显示元件710与第二薄膜晶体管TR2的栅极电极G2之间。此外，第二电容器C2位于显示元件710的一个电极与第四薄膜晶体管TR4的端子之中的被提供驱动电压Vdd的端子之间。
随着第一薄膜晶体管TR1利用提供至栅极线GL的扫描信号SS导通，第一薄膜晶体管TR1将提供至数据线DL的数据电压Vdata传输至第二薄膜晶体管TR2的栅极电极G2。
第三薄膜晶体管TR3与基准线RL、以及设置在显示元件710与第二薄膜晶体管TR2之间的第一节点n1连接。第三薄膜晶体管TR3利用感测控制信号SCS导通或截止，并且第三薄膜晶体管TR3在感测时段感测对应于驱动晶体管的第二薄膜晶体管TR2的特性。
第四薄膜晶体管TR4根据发光控制信号EM将驱动电压Vdd传输至第二薄膜晶体管TR2，或者阻挡驱动电压Vdd。当第四薄膜晶体管TR4导通时，电流提供至第二薄膜晶体管TR2，由此从显示元件710发光。
除了上述结构以外，根据本发明另一个实施方式的像素驱动电路PDC还可形成为各种结构。例如，像素驱动电路PDC可包括五个或更多个薄膜晶体管。
在根据本发明实施方式的显示设备中，在不同层上设置多个薄膜晶体管。此外，根据本发明实施方式的薄膜晶体管具有底栅结构，因而与具有顶栅结构的薄膜晶体管相比，占据相对较小的尺寸。因而，根据本发明的一个实施方式，能在较小区域中布置大量薄膜晶体管，因而，可实现薄膜晶体管的高集成度。
根据本发明的一个实施方式，显示设备包括具有不同s因子值的多个薄膜晶体管。具有相对较大s因子值的薄膜晶体管用作驱动晶体管，并且具有相对较小s因子值的薄膜晶体管用作开关晶体管。根据本发明的一个实施方式，具有不同操作特性的多个薄膜晶体管的每一个应用于合适的用途，因而可提高显示设备的驱动效率。
对于所属领域技术人员来说将显而易见的是，上述本发明不受上述实施方式和附图的限制，并且在不背离本发明的精神或范围的情况下，可在本发明中进行各种替换、修改和变化。因而，本发明的范围由所附权利要求书限定，并且从权利要求书的含义、范围和等同概念得出的所有变化或修改都旨在落入本发明的范围内。

Claims (17)

1.一种显示设备，包括：
基板；
在所述基板上的第一栅极电极；
第一有源层，所述第一有源层与所述第一栅极电极分隔开并且设置有与所述第一栅极电极交叠的至少一部分；
分别与所述第一有源层连接的第一源极电极和第一漏极电极；
与所述第一源极电极和所述第一漏极电极中的任意一个连接的第二栅极电极；
第二有源层，所述第二有源层与所述第二栅极电极分隔开并且设置有与所述第二栅极电极交叠的至少一部分；
分别与所述第二有源层连接的第二源极电极和第二漏极电极；以及
与所述第二源极电极和所述第二漏极电极中的任意一个连接的显示元件，
其中所述第一栅极电极设置在所述基板与所述第一有源层之间，
所述第二栅极电极设置在所述基板与所述第二有源层之间，并且
所述第一有源层和所述第二有源层包括氧化物半导体材料。
2.根据权利要求1所述的显示设备，其中所述第一有源层包括：
在所述第一栅极电极上的第一氧化物半导体层；和
在所述第一氧化物半导体层上的第二氧化物半导体层。
3.根据权利要求2所述的显示设备，
其中所述第二有源层由一个氧化物半导体层形成，并且
在所述第二有源层中包括的金属的组分与在所述第一有源层的第一氧化物半导体层中包括的金属的组分相同。
4.根据权利要求1所述的显示设备，其中所述第二栅极电极与所述第一源极电极和所述第一漏极电极中的任意一个形成为一体。
5.根据权利要求1所述的显示设备，其中所述第一源极电极、所述第一漏极电极和所述第二栅极电极是使用相同材料通过相同工艺制造的。
6.根据权利要求1所述的显示设备，还包括：
与所述第一栅极电极设置在相同层上的第一电容器电极；
与所述第一源极电极和所述第一漏极电极设置在相同层上的第二电容器电极；和
与所述第二源极电极和所述第二漏极电极设置在相同层上的第三电容器电极。
7.根据权利要求6所述的显示设备，其中所述第二电容器电极与所述第一源极电极和所述第一漏极电极中的任意一个形成为一体。
8.根据权利要求6所述的显示设备，其中所述第一电容器电极和所述第三电容器电极彼此连接。
9.根据权利要求6所述的显示设备，还包括与所述第二栅极电极设置在相同层上的第四电容器电极。
10.根据权利要求9所述的显示设备，其中所述第四电容器电极与所述第二源极电极和所述第二漏极电极中的任意一个连接。
11.根据权利要求9所述的显示设备，其中所述第一电容器电极与所述第四电容器电极连接，并且所述第二电容器电极与所述第三电容器电极连接。
12.根据权利要求1所述的显示设备，其中所述显示元件包括有机发光二极管。
13.根据权利要求1所述的显示设备，
其中所述第一栅极电极、所述第一有源层、所述第一源极电极和所述第一漏极电极构成第一薄膜晶体管，
所述第二栅极电极、所述第二有源层、所述第二源极电极和所述第二漏极电极构成第二薄膜晶体管，并且
所述第二薄膜晶体管的s因子值大于所述第一薄膜晶体管的s因子值。
14.根据权利要求13所述的显示设备，其中所述第一薄膜晶体管是开关晶体管，并且所述第二薄膜晶体管是驱动晶体管。
15.根据权利要求1所述的显示设备，其中相对于所述基板，所述第二有源层设置成相对高于所述第一有源层。
16.根据权利要求1所述的显示设备，其中所述第一源极电极、所述第一漏极电极和所述第二栅极电极包括相同的材料。
17.根据权利要求2所述的显示设备，其中所述第二有源层包括：
在所述第二栅极电极上的第一氧化物半导体层；和
在所述第一氧化物半导体层上的第二氧化物半导体层，其中所述第二栅极电极位于所述第一栅极上。
CN202011451804.5A 2019-12-12 2020-12-10 包括薄膜晶体管的显示设备 Active CN112992928B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0165250 2019-12-12
KR1020190165250A KR20210074510A (ko) 2019-12-12 2019-12-12 박막 트랜지스터를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
CN112992928A true CN112992928A (zh) 2021-06-18
CN112992928B CN112992928B (zh) 2024-05-10

Family

ID=76318261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011451804.5A Active CN112992928B (zh) 2019-12-12 2020-12-10 包括薄膜晶体管的显示设备

Country Status (3)

Country Link
US (2) US11587992B2 (zh)
KR (1) KR20210074510A (zh)
CN (1) CN112992928B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220254856A1 (en) * 2020-03-19 2022-08-11 Boe Technology Group Co., Ltd. Display substrate and display device
WO2021184307A1 (zh) * 2020-03-19 2021-09-23 京东方科技集团股份有限公司 显示基板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621075A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置
US20170271381A1 (en) * 2016-03-18 2017-09-21 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
US20180012947A1 (en) * 2016-07-06 2018-01-11 Lg Display Co., Ltd. Organic Light Emitting Display Device Comprising Multi-Type Thin Film Transistor and Method of Manufacturing the Same
US20180061868A1 (en) * 2016-08-31 2018-03-01 Lg Display Co., Ltd. Organic light-emitting display device comprising multiple types of thin-film transistors and method of fabricating the same
CN108257972A (zh) * 2016-12-28 2018-07-06 乐金显示有限公司 显示装置
CN109698218A (zh) * 2017-10-20 2019-04-30 夏普株式会社 有机el显示装置和有源矩阵基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269832B2 (en) * 2014-10-10 2019-04-23 Joled Inc. Thin film transistor substrate, method for manufacturing thin film transistor substrate, and display panel
KR102626961B1 (ko) 2016-07-27 2024-01-17 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
KR20180061723A (ko) 2016-11-30 2018-06-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621075A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置
US20170271381A1 (en) * 2016-03-18 2017-09-21 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
US20180012947A1 (en) * 2016-07-06 2018-01-11 Lg Display Co., Ltd. Organic Light Emitting Display Device Comprising Multi-Type Thin Film Transistor and Method of Manufacturing the Same
US20180061868A1 (en) * 2016-08-31 2018-03-01 Lg Display Co., Ltd. Organic light-emitting display device comprising multiple types of thin-film transistors and method of fabricating the same
CN108257972A (zh) * 2016-12-28 2018-07-06 乐金显示有限公司 显示装置
CN109698218A (zh) * 2017-10-20 2019-04-30 夏普株式会社 有机el显示装置和有源矩阵基板

Also Published As

Publication number Publication date
US20210183968A1 (en) 2021-06-17
KR20210074510A (ko) 2021-06-22
US11587992B2 (en) 2023-02-21
US20230165047A1 (en) 2023-05-25
CN112992928B (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
US10978499B2 (en) Display apparatus comprising different types of thin film transistors and method for manufacturing the same
US9881983B2 (en) Organic light-emitting diode display
US20230165047A1 (en) Display apparatus comprising thin film transistor
CN111384181A (zh) 薄膜晶体管和包括其的显示设备
CN115763491A (zh) 薄膜晶体管基板及包括该薄膜晶体管基板的显示装置
CN110828475B (zh) 薄膜晶体管基板和显示装置
US11901461B2 (en) Thin film transistor comprising oxide semiconductor layer and silicon semiconductor layer and display apparatus comprising the same
US20220209019A1 (en) Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor
CN111384180B (zh) 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置
US11455955B2 (en) Display device
US11903283B2 (en) Display apparatus comprising different types of thin film transistors with compact design and method for manufacturing the same
US20230134901A1 (en) Thin Film Transistor and Display Device Comprising the Same
CN112992926B (zh) 包括薄膜晶体管的显示设备及其制造方法
US20240204010A1 (en) Thin Film Transistor Substrate and Display Apparatus Comprising the Same
CN112992920A (zh) 包括薄膜晶体管的显示设备及制造该显示设备的方法
KR20230034835A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
CN115768195A (zh) 薄膜晶体管基板以及包括薄膜晶体管基板的显示装置
KR20230034844A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20220095117A (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
KR20230073464A (ko) 박막 트랜지스터, 박막 트랜지스터 기판 및 표시장치
KR20230063432A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant