CN115768195A - 薄膜晶体管基板以及包括薄膜晶体管基板的显示装置 - Google Patents

薄膜晶体管基板以及包括薄膜晶体管基板的显示装置 Download PDF

Info

Publication number
CN115768195A
CN115768195A CN202211046525.XA CN202211046525A CN115768195A CN 115768195 A CN115768195 A CN 115768195A CN 202211046525 A CN202211046525 A CN 202211046525A CN 115768195 A CN115768195 A CN 115768195A
Authority
CN
China
Prior art keywords
thin film
film transistor
gate electrode
active layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211046525.XA
Other languages
English (en)
Inventor
朴世熙
赵光敏
朴正雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210194208A external-priority patent/KR20230034839A/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN115768195A publication Critical patent/CN115768195A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种包括薄膜晶体管基板以及包括薄膜晶体管基板的显示装置。所述薄膜晶体管基板包括：在基础基板上的第一薄膜晶体管和第二薄膜晶体管，其中所述第一薄膜晶体管包括：在所述基础基板上的第一有源层；以及与所述第一有源层分隔开的第一栅极，其中所述第二薄膜晶体管包括：在所述基础基板上的第二有源层；与所述第二有源层分隔开的第二栅极；以及在所述第二有源层和所述第二栅极之间的辅助栅极，其中所述第一有源层和所述第二有源层形成为一体并且彼此连接，所述辅助栅极与所述第一栅极形成为一体并且与所述第二有源层和所述第二栅极分隔开，所述第二栅极与所述辅助栅极的至少一部分交叠。

Description

薄膜晶体管基板以及包括薄膜晶体管基板的显示装置
相关申请的交叉引用
本申请要求2021年9月3日提交的韩国专利申请No.10-2021-0117990以及2021年12月31日提交的韩国专利申请No.10-2021-0194208的优先权权益，通过引用将这些专利申请并入本文，如同在本文完全阐述一样。
技术领域
本发明涉及一种薄膜晶体管基板以及包括薄膜晶体管基板的显示装置。
背景技术
随着多媒体的发展，显示装置变得越来越重要，并且平板显示装置比如液晶显示装置、等离子体显示装置和有机发光显示装置已经投入商业使用。
具有各种功能的薄膜晶体管设置在平板显示装置中。例如，有机发光显示装置包括用于驱动像素的驱动晶体管和用于控制驱动晶体管的开关晶体管。为了改进显示质量并有效地控制像素的发光，各种薄膜晶体管比如用于控制发光的晶体管和用于感测晶体管的功能的晶体管可设置在显示装置中。
近来，为了实现显示装置的高质量和高分辨率，薄膜晶体管以高密度集成到显示装置中。结果，由于大量的薄膜晶体管设置在有限区域中，可能存在不能充分确保电容器面积的问题。因此，当大量的薄膜晶体管设置在显示装置中时，需要有效地设置薄膜晶体管和连接至薄膜晶体管的线。
发明内容
鉴于上述问题作出了本发明，本发明的一个目的是提供一种薄膜晶体管基板，其中可有效地设置大量薄膜晶体管和连接至薄膜晶体管的线。
本发明的另一目的是提供一种薄膜晶体管基板，即使信号线与薄膜晶体管的栅极交叠也可允许有效地实施薄膜晶体管的功能。
本发明的又一目的是提供一种包括如上所述的薄膜晶体管基板的显示装置。
本发明的又一目的是提供一种显示装置，即使用于发光控制的发光控制线与驱动晶体管的栅极交叠，也可积极地控制驱动晶体管的驱动。
除了如上所述的本发明的目的之外，所属领域技术人员还将从本发明的以下描述清楚地理解到本发明的附加目的和特征。
根据本发明的一个方面，上述和其他目的可通过提供一种薄膜晶体管基板来实现，所述薄膜晶体管基板包括：在基础基板上的第一薄膜晶体管和第二薄膜晶体管，其中所述第一薄膜晶体管包括：在所述基础基板上的第一有源层；以及与所述第一有源层分隔开的第一栅极，其中所述第二薄膜晶体管包括：在所述基础基板上的第二有源层；与所述第二有源层分隔开的第二栅极；以及在所述第二有源层和所述第二栅极之间的辅助栅极，其中所述第一有源层和所述第二有源层形成为一体并且彼此连接，所述辅助栅极与所述第一栅极形成为一体并且与所述第二有源层和所述第二栅极分隔开，所述第二栅极与所述辅助栅极的至少一部分交叠。
与施加给所述第一栅极的电压相同的电压可被施加给所述辅助栅极。
所述第一薄膜晶体管可被配置为在所述第二薄膜晶体管导通时导通。
在第二栅极电压被施加给所述第二栅极时，第一栅极电压可被施加给所述第一栅极。
所述第二有源层可包括：沟道部；与所述沟道部的一侧接触的第一连接部；以及与所述沟道部的另一侧接触的第二连接部，所述沟道部的一部分可与所述辅助栅极交叠，所述沟道部的另一部分可不与所述辅助栅极交叠。
所述沟道部的不与所述辅助栅极交叠的另一部分可与所述第二栅极交叠。
所述沟道部的面向所述第一连接部的部分可与所述辅助栅极交叠，并且可不与所述第二栅极交叠。
所述沟道部的面向所述第二连接部的部分可与所述辅助栅极交叠，并且可不与所述第二栅极交叠。
所述第一有源层和所述第二有源层可包含IGZO(InGaZnO)基(-based)氧化物半导体材料、IZO(InZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、ITZO(InSnZnO)基氧化物半导体材料、FIZO(FeInZnO)基氧化物半导体材料、ZnO基氧化物半导体材料、SIZO(SiInZnO)基氧化物半导体材料、ZnON(Zn氮氧化物)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料和GZTO(GaZnSnO)基氧化物半导体材料的至少之一。
所述第一有源层和所述第二有源层的每一个可包括：第一氧化物半导体层；以及在所述第一氧化物半导体层上的第二氧化物半导体层。
所述薄膜晶体管还可包括：在所述基础基板上的第一遮光层；以及在所述第一遮光层上的第二遮光层，其中所述第一遮光层和所述第二遮光层可彼此分隔开并且彼此交叠，所述第一遮光层和所述第二遮光层的其中之一可连接至所述第二有源层，所述第一遮光层和所述第二遮光层的其中另一个可连接至所述第二栅极。
所述第一遮光层和所述第二遮光层可形成电容器。
根据本发明的另一方面，上述和其他目的可通过提供包括上述薄膜晶体管的显示装置来实现。
所述第一薄膜晶体管可以是发光控制晶体管，所述第二薄膜晶体管可以是驱动晶体管。
发光控制信号可被施加给所述第一栅极和所述辅助栅极。
所述第一栅极和所述辅助栅极可以是发光控制线的相应部分。
可通过所述第一遮光层和所述第二遮光层之间的交叠形成存储电容器。
所述显示装置还可包括驱动晶体管、发光控制晶体管和开关晶体管，其中所述驱动晶体管的有源层和所述发光控制晶体管的有源层可形成为一体，所述驱动晶体管的有源层和所述发光控制晶体管的有源层可与所述开关晶体管的有源层区分开。
所述显示装置还可包括感测晶体管，其中所述感测晶体管的有源层可与所述驱动晶体管的有源层和所述发光控制晶体管的有源层形成为一体，所述感测晶体管的有源层可与所述开关晶体管的有源层区分开。
附图说明
通过参照附图给出的下文详细描述，本发明的上述和其他目的、特征和其他优点将更清楚地理解。在附图中：
图1A是图解根据本发明一个实施方式的薄膜晶体管基板的平面图；
图1B是沿图1A的线I-I’截取的剖视图；
图1C是图解第二有源层的沟道部、第二栅极和辅助栅极的局部放大图；
图2是图解根据本发明另一实施方式的薄膜晶体管基板的剖视图；
图3A是图解根据本发明另一实施方式的薄膜晶体管基板的平面图；
图3B是沿图3A的线II-II’截取的剖视图；
图4是图解根据本发明又一实施方式的薄膜晶体管基板的剖视图；
图5是图解根据本发明又一实施方式的薄膜晶体管基板的剖视图；
图6是图解根据本发明又一实施方式的显示装置的示意图；
图7是图解图6的任一个像素的电路图；
图8是图解图7的像素的平面图；
图9是沿图8的线III-III’截取的剖视图；
图10是沿图8的线IV-IV’截取的剖视图。
具体实施方式
将通过参照附图描述的以下实施方式阐明本发明的优点和特征以及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的各实施方式。而是，提供这些实施方式是为了使本发明的公开内容全面和完整，并将本发明的范围充分地传递给所属领域技术人员。此外，本发明仅由权利要求书的范围限定。
为了描述本发明的各实施方式而在附图中公开的形状、大小、比例、角度和数量仅仅是示例，因而本发明不限于图解的细节。相似的参考标记通篇指代相似的要素。在下面的描述中，当确定对相关已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。
在本申请中使用“包括”、“具有”和“包含”进行描述的情况下，可添加其他部分，除非使用了“仅”。
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
在描述位置关系时，例如，当位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时，可在两部分之间设置一个或多个其他部分，除非使用了“正好”或“直接”。
本文可采用诸如“下方”、“下部”、“下面”、“上方”、“上部”之类的空间相对术语来易于描述图中所示的一个元件或多个元件与其他元件的关系。将理解，除了图中绘示的方位之外，这些术语旨在涵盖装置的不同方位。例如，如果图中所示的装置反转，则被描述为位于其他装置“下方”或“下部”的装置可布置成位于其他装置“上方”。因此，示例性术语“下方或下部”可包括“下方或下部”以及“上方”的方位。类似地，示例性术语“上方”或“上”可包括“上方”以及“下方或下部”的方位。
在描述时间关系时，例如，当时间顺序被描述为“之后”、“随后”、“接下来”和“之前”时，可包括不连续的情形，除非使用了“正好”或“直接”。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种要素，但这些要素不应被这些术语限制。这些术语仅仅是用来将一要素与另一要素区分开。例如，在不背离本发明的范围的情况下，第一要素可能被称为第二要素，类似地，第二要素可能被称为第一要素。
术语“至少一个”应当理解为包括相关所列项目中的一个或多个的任意一个和所有组合。例如，“第一项目、第二项目和第三项目中的至少一个”表示选自第一项目、第二项目和第三项目中的两个或更多个项目的所有项目的组合以及第一项目、第二项目或第三项目。
所属领域技术人员能够充分理解到，本发明各实施方式的特征可彼此部分或整体地结合或组合，且可在技术上彼此进行各种互操作和驱动。本发明的各实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
在附图中，即使在不同的图中绘示，相同或相似的要素也由相同的参考标记指代。
在本发明的实施方式中，为了便于描述，源极和漏极彼此区分开。但是，源极和漏极可互换地使用。源极可以是漏极，漏极可以是源极。此外，在本发明任一个实施方式中的源极可以是在本发明另一实施方式中的漏极，在本发明任一个实施方式中的漏极可以是本发明另一实施方式中的源极。
为了便于描述，在本发明的一些实施方式中，源极区域与源极区分开，漏极区域与漏极区分开。但是，本发明的实施方式不限于此结构。例如，源极区可以是源极，漏极区可以是漏极。此外，源极区可以是漏极，漏极区可以是源极。
图1A是图解根据本发明一个实施方式的薄膜晶体管基板的平面图；图1B是沿图1A的线I-I’截取的剖视图。
根据本发明一个实施方式的薄膜晶体管基板100包括在基础基板(basesubstrate)110上的第一薄膜晶体管TFT1和第二薄膜晶体管TFT2。
参照图1A和1B，第一薄膜晶体管TFT1可包括在基础基板110上的第一有源层130以及与第一有源层130分隔开的第一栅极150。第二薄膜晶体管TFT2可包括在基础基板110上的第二有源层230、与第二有源层230分隔开的第二栅极250、以及在第二有源层230和第二栅极250之间的辅助栅极240。
下文，将详细描述根据本发明一个实施方式的薄膜晶体管基板100的每个组件。
玻璃或塑料可用作基础基板110。具有柔性特性的透明塑料例如聚酰亚胺可用作塑料。当聚酰亚胺用作基础基板110时，考虑到在基础基板110上执行高温沉积工艺，可采用能够承受高温的抗热聚酰亚胺。
遮光层111和112可设置在基础基板110上。遮光层111和112可阻挡从外部入射的光，以保护薄膜晶体管TFT1和TFT2。遮光层111和112可被省略。
根据本发明的一个实施方式，遮光层111和112可与第一薄膜晶体管TFT1和第二薄膜晶体管TFT2的至少之一交叠。尤其是，遮光层111和112可与第二薄膜晶体管TFT2交叠。
参照图1A和1B，第一遮光层111可设置在基础基板110上，第一缓冲层121可设置在第一遮光层111上。第二遮光层112可设置在第一缓冲层121上，并且第二缓冲层122可设置在第二遮光层112上。
缓冲层121和122可由绝缘材料制成。例如，缓冲层121和122可包括硅氧化物、硅氮化物和诸如基于金属的氧化物之类的绝缘材料中的至少之一。缓冲层121和122可具有单层结构，或者可具有多层结构。
缓冲层121和122可通过阻挡空气和水分来保护有源层130和230。此外，其上设置有遮光层111和112的基础基板110的表面可通过缓冲层121和122变均匀。
第一遮光层111和第二遮光层112可彼此分隔开并且彼此交叠。第一遮光层111和第二遮光层112的其中之一可连接至第二有源层230，第一遮光层111和第二遮光层112的其中另一个可连接至第二栅极250。具体地，第一遮光层111可连接至第二栅极250，第二遮光层112可连接至第二有源层230。
在图1A和1B中，第一遮光层111经由接触孔连接至第二栅极250，第二遮光层112经由接触孔连接至第二有源层230的第二连接部230b。
根据本发明的一个实施方式，第一遮光层111和第二遮光层112可形成电容器。
参照图1B，第一有源层130和第二有源层230可设置在第二缓冲层122上。
参照图1A和1B，第一有源层130和第二有源层230可形成为一体并且彼此连接。
根据本发明的一个实施方式，第一有源层130和第二有源层230可通过相同的半导体材料形成。第一有源层130和第二有源层230可包含氧化物半导体材料。
第一有源层130和第二有源层230例如可包含IGZO(InGaZnO)基(-based)氧化物半导体材料、IZO(InZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、ITZO(InSnZnO)基氧化物半导体材料、FIZO(FeInZnO)基氧化物半导体材料、ZnO基氧化物半导体材料、SIZO(SiInZnO)基氧化物半导体材料、ZnON(Zn氮氧化物)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料和GZTO(GaZnSnO)基氧化物半导体材料的至少之一。
但是，本发明的一个实施方式不限于上述示例，第一有源层130和第二有源层230可通过所属领域已知的其他半导体材料形成。
第一有源层130可包括沟道部130n、第一连接部130a和第二连接部130b。第一有源层130的第一连接部130a可连接至沟道部130n的一侧，并且第二连接部130b可连接至沟道部130n的另一侧。
第二有源层230可包括沟道部230n、第一连接部230a和第二连接部230b。第二有源层230的第一连接部230a可连接至沟道部230n的一侧，第二连接部230b可连接至沟道部230n的另一侧。
第一连接部130a、230a和第二连接部130b、230b可通过第一有源层130和第二有源层230的选择性导电化来形成。
参照图1B，第一有源层120的第二连接部130b和第二有源层230的第一连接部230a可彼此连接。由于第一有源层130和第二有源层230由相同材料制成，所以在第一有源层130的第二连接部130b和第二有源层230的第一连接部230a之间的边界不是清晰的。
为了便于描述，第一连接部130a、230a和第二连接部130b、230b彼此区分开，其位置可彼此独立地交换。
参照图1B，第一栅极绝缘层141设置在第一有源层130和第二有源层230上。第一栅极绝缘层141可设置在第一有源层130和第二有源层230的上方以及第二缓冲层122的上方。
第一栅极绝缘层141具有绝缘特性，并且保护第一有源层130和第二有源层230。第一栅极绝缘层141可包括硅氧化物、硅氮化物和基于金属的氧化物的至少之一。第一栅极绝缘层141可具有单层结构，或者可具有多层结构。
第一栅极150和辅助栅极240设置在第一栅极绝缘层141上。参照图1A和1B，辅助栅极240可与第一栅极150形成为一体。辅助栅极240可连接至第一栅极150。
根据本发明的一个实施方式，与施加给第一栅极150的电压相同的电压可被施加给辅助栅极240。具体地，当第一栅极电压被施加给第一栅极150时，第一栅极电压也可被施加给辅助电极240。
根据本发明的一个实施方式，第一栅极150和辅助栅极240可通过穿过第一有源层130和第二有源层230的线来形成。例如，与第一有源层130交叠的线的一部分可以是第一栅极150。
第一栅极150与第一有源层130分隔开，并且与第一有源层130至少部分地交叠。第一栅极150与第一有源层130的沟道部130n交叠。
穿过第一有源层130和第二有源层230的上部分的线的、与第二有源层230交叠的部分可以是辅助栅极240。参照图1B，辅助栅极240被设置为与第二有源层230和第二栅极250分隔开。
第二栅极绝缘层142设置在第一栅极150和辅助栅极240上。第二栅极绝缘层142可包括硅氧化物、硅氮化物和基于金属的氧化物的至少之一。第二栅极绝缘层142可具有单层结构，或者可具有多层结构。
参照图1B，第二栅极绝缘层142可覆盖基础基板110的上部分的整个区域。
第二栅极250设置在第二栅极绝缘层142上。
第二栅极250与第二有源层230分隔开，并且与第二有源层230至少部分地交叠。第二栅极250与第二有源层230的沟道部230交叠。
根据本发明的一个实施方式，辅助栅极240设置在第二有源层230和第二栅极250之间。
根据本发明的一个实施方式，第二栅极250与辅助栅极240至少部分地交叠。第二栅极250可覆盖辅助栅极240。参照图1A和1B，第二栅极250在平面上可覆盖整个辅助栅极240。
参照图1B，第二栅极250可在平面上完全覆盖辅助栅极240，但本发明的一个实施方式不限于此，第二栅极250可在平面上覆盖辅助栅极240的一部分。
根据本发明的一个实施方式，第一连接部130a、230a和第二连接部130b、230b可通过使用第一栅极150和第二栅极250作为掩模执行导电化来形成。例如，在形成第二栅极250之后，可通过使用第一栅极150和第二栅极250作为掩模执行掺杂，将第一有源层130和第二有源层230选择性地导电化。结果，可形成第一有源层130的第一连接部130a和第二连接部130b，并且可形成第二有源层230的第一连接部230a和第二连接部230b。
但是，根据本发明一个实施方式的导电化方法不限于掺杂，其可通过所属领域已知的其他方法来执行。例如，可通过栅极绝缘层141和142的蚀刻和等离子体处理来执行导电化。
层间绝缘层170可设置在第二栅极250上。层间绝缘层170是由绝缘材料制成的绝缘层。层间绝缘层170可由有机材料制成，可由无机材料制成，或者可由有机层和无机层的堆叠体制成。
第一薄膜晶体管TFT1的源极161和第二薄膜晶体管TFT2的漏极262可设置在层间绝缘层170上。第一薄膜晶体管TFT1的源极161可连接至第一有源层130。第二薄膜晶体管TFT2的漏极262可连接至第二有源层230。
但是，本发明的一个实施方式不限于上述示例；根据本发明的一个实施方式，参考标记“161”可以是第一薄膜晶体管TFT1的漏极。此外，参考标记“262”可以是第二薄膜晶体管TFT2的源极。
第一薄膜晶体管TFT1的源极161和第二薄膜晶体管TFT2的漏极262的每一个可包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及其合金的至少之一。第一薄膜晶体管TFT1的源极161和第二薄膜晶体管TFT2的漏极262的每一个可由通过金属或金属合金制成的单层构成，或者可形成为两层或更多层。
一般而言，多个薄膜晶体管通过在电子装置中彼此连接而操作。在采用根据本发明一个实施方式的第一薄膜晶体管TFT1和第二薄膜晶体管TFT2的电子装置中，第一有源层130和第二有源层230可被设计为彼此连接。在这种情形下，由于第一有源层130和第二有源层230彼此连接，所以不需要用于将第一有源层130连接到第二有源层230的单独电极或焊盘。因此，可不形成用于将第一有源层130连接到第二有源层230的接触孔。
根据本发明的一个实施方式，第一连接部130a、230a和第二连接部130b、230b的其中之一可以是源极区，另一个可以是漏极区。第一连接部130a、230a或第二连接部130b、230b可在无需单独电极或单独焊盘构件的条件下用作源极或漏极。
图1C是第二有源层230的沟道部230n、第二栅极250和辅助栅极240的局部放大图。
参照图1C，辅助栅极240可设置在第二有源层230和第二栅极250之间，并且可被第二栅极250覆盖。
第二栅极250的长度L2大于辅助栅极240的长度L1。第二栅极250的长度L2可基本等于第二有源层230的沟道部230n的长度。
第二有源层230的沟道部230n的部分ar1可与辅助栅极240交叠，第二有源层230的沟道部230n的其他部分ar2和ar3可不与辅助栅极240交叠。具体地，第二有源层230的沟道部230n可包括与辅助栅极240和第二栅极250都交叠的第一区域ar1、以及与第二栅极250交叠但是不与辅助栅极240交叠的第二区域ar2和第三区域ar3。第二有源层230的沟道部230n的第二区域ar2和第三区域ar3与第二栅极250交叠且不与辅助栅极240交叠。
参照图1C，作为面向第一连接部230a的部分的、第二有源层230的沟道部230n的第二区域ar2与第二栅极250交叠且不与辅助栅极240交叠。此外，作为面向第二连接部230b的部分的、第二有源层230的沟道部230n的第三区域ar3与第二栅极250交叠且不与辅助栅极240交叠。
第二区域ar2的长度和第三区域ar3的长度可彼此相同或不同。第二区域ar2和第三区域ar3的其中之一可具有比另一个大的长度。
第二区域ar2的长度和第三区域ar3的长度的任一个可以是零(0)。具体地，第二区域ar2和第三区域ar3的任一个可不存在。在这种情形下，第二区域ar2和第三区域ar3的另一个应当存在。
由于辅助栅极240连接至第一栅极150，所以当向第一栅极150施加导通电压时，相同的导通电压也被施加给辅助栅极240。
由于第二有源层230的沟道部230n的第二区域ar2和第三区域ar3不与第二栅极240交叠，所以即使导通电压被施加给辅助栅极240，第二有源层230的沟道部230n在未向第二栅极250施加导通电压时也不具有电流特性。因此，即使辅助栅极240被设置为相比第二栅极250更靠近第二有源层230，辅助栅极240也不会单独控制第二薄膜晶体管TFT2的驱动。
此外，由第二栅极250施加的电场可被辅助栅极240覆盖。因此，即使导通电压被施加给第二栅极250，如果导通电压未被施加给辅助栅极240，第二有源层230的沟道部230n不具有电流特性。因此，根据本发明的一个实施方式，当导通电压被施加给第二栅极250以驱动第二薄膜晶体管TFT2时，导通电压被施加给辅助栅极240。当导通电压被施加给辅助栅极240时，导通电压可被施加给第二栅极250。
根据本发明的一个实施方式，第一薄膜晶体管TFT1被配置为在第二薄膜晶体管TFT2导通的时间导通。第二薄膜晶体管TFT2在第一薄膜晶体管TFT1处于导通状态时导通。
此外，根据本发明的一个实施方式，当第二栅极电压被施加给第二栅极250时，第一栅极电压被施加给第一栅极150。结果，第二薄膜晶体管TFT2的驱动可被第二栅极250控制。
根据本发明的一个实施方式，当第一薄膜晶体管TFT1导通时，第二薄膜晶体管TFT2不总是导通的。另一方面，第一薄膜晶体管TFT1在第二薄膜晶体管TFT2导通的时段导通。此外，即使第一薄膜晶体管TFT1处于导通状态并且导通电压被施加给辅助栅极240，第二薄膜晶体管TFT也可通过向第二栅极250施加截止电压而截止。因此，第二薄膜晶体管TFT的导通和截止可由第二栅极250控制。
图2是图解根据本发明另一实施方式的薄膜晶体管基板200的剖视图。为了避免重复，将省略对先前描述的部件的描述。
参照图2，第一栅极绝缘层141和第二栅极绝缘层142可被图案化。第一栅极绝缘层141和第二栅极绝缘层142可通过蚀刻或灰化被图案化。
例如，在形成第一栅极150、辅助栅极240和第二栅极250之后，可使用第一栅极150和第二栅极250作为掩模来将第一栅极绝缘层141和第二栅极绝缘层142图案化。结果，第一栅极绝缘层141可保留在第一栅极150下方，并且，第一栅极绝缘层141和第二栅极绝缘层142可保留在第二栅极250下方。
图3A是图解根据本发明另一实施方式的薄膜晶体管基板300的平面图，图3B是沿图3A的线II-II’截取的剖视图。
参照图3A和3B，第一遮光层111可设置在基础基板110上，第一缓冲层121可设置在第一遮光层111上，第二遮光层112可设置在第一缓冲层121上。此外，辅助遮光层115可设置在第一缓冲层121上。
参照图3A和3B，第一遮光层111可经由接触孔连接至第二薄膜晶体管TFT2的第二栅极250，并且第二遮光层112可经由接触孔连接至第二薄膜晶体管TFT2的第二有源层230。
第一遮光层111和第二遮光层112可彼此分隔开，并且彼此交叠，以形成电容器cap。
参照图3A和3B，辅助遮光层115可经由连接电极117连接至第一薄膜晶体管TFT1的栅极150。在这种情形下，辅助遮光层115可用作第一薄膜晶体管TFT1的栅极。结果，第一薄膜晶体管TFT1可具有双栅极结构。
图4是图解根据本发明又一实施方式的薄膜晶体管基板400的剖视图。
参照图4，辅助栅极240可设置在第二有源层230的沟道部230n的一侧上。第二栅极250可覆盖辅助栅极240的至少一部分，并且可延伸到第二有源层230的沟道部230n的另一侧。第二栅极250可不完全覆盖辅助栅极240。
根据本发明的又一实施方式，第二有源层230的沟道部230n可与第二栅极250和辅助栅极240的至少之一交叠。第二有源层230的沟道部230n的至少一部分可与第二栅极250和辅助栅极240交叠。
第二有源层230的沟道部230n的面向第一连接部230a的部分与辅助栅极240交叠，并且可不与第二栅极250交叠。尽管图4未示出，但是第二有源层230的沟道部230n的面向第二连接部230b的部分可与辅助栅极240交叠，并且可不与第二栅极250交叠。
图4可对应于图1C中第二区域ar2的长度是零(0)的情形。尽管第二栅极250和辅助栅极240如图4所示设置，但是由于第一薄膜晶体管TFT1在第二薄膜晶体管TFT2导通的时段保持导通状态，所以可通过第二栅极250控制第二薄膜晶体管TFT2的驱动。
图5是图解根据本发明又一实施方式的薄膜晶体管基板500的剖视图。
参照图5，第一有源层130和第二有源层230可具有多层结构。根据本发明的又一实施方式，第一有源层130和第二有源层230可包括第一氧化物半导体层131、231和在第一氧化物半导体层131、231上的第二氧化物半导体层132、232。
由于第一有源层130和第二有源层230可通过相同的组分一起形成，所以第一有源层130的第一氧化物半导体层131和第二有源层230的第一氧化物半导体层231可彼此相同。此外，第一有源层130的第二氧化物半导体层132和第二有源层230的第二氧化物半导体层232可彼此相同。
第一氧化物半导体层131、231可具有比第二氧化物半导体层132、232更高的迁移率。因此，第一氧化物半导体层131、231可用作主沟道层。第二氧化物半导体层132、232可用作支撑层。
第一氧化物半导体层131、231可由具有高迁移率特性的氧化物半导体材料制成。第二氧化物半导体层132、232可由具有卓越膜稳定性的氧化物半导体材料制成，但是本发明的一个实施方式不限于此。第一氧化物半导体层131、231可具有卓越的膜稳定性，而第二氧化物半导体层132、232可具有高迁移率特性。
如图5所示，通过堆叠两个半导体层形成有源层130和230的结构将被称为双层(bi-layer)结构。
尽管未示出，但是第三氧化物半导体层可设置在第二氧化物半导体层132、232上。
下文，将详细描述采用上述薄膜晶体管基板100、200、300、400和500的显示装置。
图6是图解根据本发明又一实施方式的显示装置600的示意图。
如图6所示，根据本发明又一实施方式的显示装置600包括显示面板310、栅极驱动器320、数据驱动器330和控制器340。
显示面板310包括栅极线GL和数据线DL，并且多个像素P设置在栅极线GL和数据线DL的交叉区域中。通过驱动像素P显示图像。
控制器340控制栅极驱动器320和数据驱动器330。
控制器340通过使用从外部系统(未示出)提供的信号来输出用于控制栅极驱动器320的栅极控制信号GCS和用于控制数据驱动器330的数据控制信号DCS。此外，控制器340对从外部系统输入的输入图像数据进行采样，重新排列采样的数据，并将重新排列后的数字图像数据RGB提供给数据驱动器330。
栅极控制信号GCS包括栅极起始脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE、起始信号Vst和栅极时钟GCLK。此外，用于控制移位寄存器的控制信号可包括在栅极控制信号GCS中。
数据控制信号DCS包括源极起始脉冲SSP、源极移位时钟信号SSC、源极输出使能信号SOE和极性控制信号POL。
数据驱动器330向显示面板310的数据线DL提供数据电压。具体地，数据驱动器330将从控制器340输入的图像数据RGB转换为模拟数据电压，并将数据电压提供给数据线DL。
根据本发明的一个实施方式，栅极驱动器320可封装在显示面板310上。以这种方式，栅极驱动器320直接封装在显示面板310上的结构将被称为面板内栅极(GIP)结构。
栅极驱动器320可包括移位寄存器350。
移位寄存器350通过使用从控制器340传输的起始信号和栅极时钟，在一帧向栅极线GL依次提供栅极脉冲。在这种情形下，一帧是指通过显示面板310输出一个图像的时间段。栅极脉冲具有可导通设置在像素P中的开关元件(薄膜晶体管)的导通电压。
此外，移位寄存器350在一帧的未提供栅极脉冲的其他时段，向栅极线GL提供能够使开关元件截止的栅极截止信号。下文，栅极脉冲和栅极截止信号将统称为扫描信号SS或Scan。
图7是图解图6的任一个像素P的电路图，图8是图解图7的像素P的平面图，图9是沿图8的线III-III’截取的剖视图，图10是沿图8的线IV-IV’截取的剖视图。
图7的电路图是包括有机发光二极管OLED作为显示元件710的显示装置600的像素P的等效电路图。
根据本发明的又一实施方式，显示装置600的像素P包括作为显示元件710的有机发光二极管OLED和用于驱动显示元件710的像素驱动电路PDC。显示元件710连接至像素驱动电路PDC。
像素驱动电路PDC可包括薄膜晶体管TR1、TR2、TR3、TR4。
具体地，图7的像素驱动电路PDC可包括作为发光控制晶体管的第一薄膜晶体管TR1、作为驱动晶体管的第二薄膜晶体管TR2、作为感测晶体管的第三薄膜晶体管TR3以及作为开关晶体管的第四薄膜晶体管TR4。
根据本发明的又一实施方式，像素驱动电路PDC可包括上述薄膜晶体管基板100、200、300、400和500的第一薄膜晶体管TFT1和第二薄膜晶体管TFT2。
例如，对于作为发光控制晶体管的第一薄膜晶体管TR1，可采用上述薄膜晶体管基板100、200、300、400和500的第一薄膜晶体管TFT1。对于作为驱动晶体管的第二薄膜晶体管TR2，可采用上述薄膜晶体管基板100、200、300、400和500的第二薄膜晶体管TFT2。
在像素P中，设置用于向像素驱动电路PDC提供驱动信号的信号线DL、EL、GL、PL、SCL和RL。
数据电压Vdata被提供给数据线DL，扫描信号SS被提供给栅极线GL，驱动像素的驱动电压Vdd被提供给驱动电源线PL，基准电压Vref被提供给基准线RL，感测控制信号SCS被提供给感测控制线SCL。此外，发光控制信号EM被提供给发光控制线EL。
第一薄膜晶体管TR1用作用于控制第二薄膜晶体管TR2的发光时间的发光控制晶体管。第一薄膜晶体管TR1根据发光控制信号EM向第二薄膜晶体管TR2传输驱动电压Vdd或者屏蔽驱动电压Vdd。当第一薄膜晶体管TR1导通时，电流被提供给第二薄膜晶体管TR2，以从显示元件710输出光。
作为开关晶体管的第四薄膜晶体管TR4连接至栅极线GL和数据线DL。作为驱动晶体管的第二薄膜晶体管TR2根据经由第四薄膜晶体管TR4传输的数据电压Vdata控制输出给显示元件710的电流的幅度。作为感测晶体管的第三薄膜晶体管TR3感测第二薄膜晶体管TR2的特性。
存储电容器Cst设置在第二薄膜晶体管TR2的栅极和显示元件710之间。
具体地，第四薄膜晶体管TR4通过提供给栅极线GL的扫描信号SS导通，并且向第二薄膜晶体管TR2的栅极传输提供给数据线DL的数据电压Vdata。
第三薄膜晶体管TR3连接至基准线RL，并通过感测控制信号SCS导通或截止，并且在感测时段感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
第四薄膜晶体管TR4连接至栅极线GL和数据线DL，并且通过经由栅极线GL提供的扫描信号SS导通或截止。
数据线DL向像素驱动电路PDC提供数据电压Vdata，并且第一薄膜晶体管TR1控制数据电压Vdata的施加。
驱动电源线PL向显示元件710提供驱动电压Vdd，并且第二薄膜晶体管TR2控制驱动电压Vdd。驱动电压Vdd是用于驱动作为显示元件710的有机发光二极管OLED的像素驱动电压。
当第四薄膜晶体管TR4通过从栅极驱动器320经由栅极线GL施加的扫描信号SS导通时，经由数据线DL提供的数据电压Vdata提供给与显示元件710连接的第二薄膜晶体管TR2的栅极。数据电压Vdata充入到形成在第二薄膜晶体管TR2的栅极(即第二节点n2)和源极(即第一节点n1)之间的存储电容器Cst中。
经由第二薄膜晶体管TR2提供给作为显示元件710的有机发光二极管OLED的电流量根据数据电压Vdata来控制，由此可控制从显示元件710输出的光的灰度级。
根据本发明又一实施方式的像素驱动电路PDC可形成为除了上述结构之外的各种结构。像素驱动电路PDC例如可包括五个或更多个薄膜晶体管。
参照图8、9和10，第一薄膜晶体管TR1、第二薄膜晶体管TR2、第三薄膜晶体管TR3以及第四薄膜晶体管TR4设置在基础基板110上。
基础基板110可由玻璃或塑料制成。作为基础基板110，可采用具有柔性特性的塑料例如聚酰亚胺(PI)。
参照图9和10，第一遮光层111设置在基础基板110上。此外，数据线DL可设置在基础基板110上。
第一缓冲层121可设置在第一遮光层111上。第二遮光层112可设置在第一缓冲层121上，第二缓冲层122可设置在第二遮光层112上。
有源层A1、A2、A3和A4设置在第二缓冲层122上。
参照图8和9，第一薄膜晶体管TR1的第一有源层A1、第二薄膜晶体管TR2的第二有源层A2和第三薄膜晶体管TR3的第三有源层A3可一体形成在第二缓冲层122上。形成为一体的第一有源层A1、第二有源层A2和第三有源层A3可构成第一块部(block)。
第一有源层A1的一部分可被导电化以用作第一薄膜晶体管TR1的漏极D1。
第二有源层A2的一部分可被导电化以用作第二薄膜晶体管TR2的漏极D2，第二有源层A2的另一部分可被导电化以用作第二薄膜晶体管TR2的源极S2。
第三有源层A3的一部分可被导电化以用作第三薄膜晶体管TR3的漏极D3。
参照图8和9，第二薄膜晶体管TR2的第二有源层A2可经由第二接触孔H2连接至第二遮光层112。第二遮光层112可连接至第二薄膜晶体管TR2的源极S2。
参照图8和10，第四薄膜晶体管TR4的第四有源层A4分开地形成在第二缓冲层122上。第四有源层A4可构成与第一有源层A1、第二有源层A2和第三有源层A3区分开的第二块部。
第四有源层A4的一部分可被导电化以用作第四薄膜晶体管TR4的漏极D4，第四有源层A4的另一部分可被导电化以用作第四薄膜晶体管TR4的源极S4。
参照图8、9和10，作为发光控制晶体管的第一薄膜晶体管TR1的第一有源层A1和作为驱动晶体管的第二薄膜晶体管TR2的第二有源层A2可形成为一体。作为发光控制晶体管的第一薄膜晶体管TR1的第一有源层A1和作为驱动晶体管的第二薄膜晶体管TR2的第二有源层A2可与作为开关晶体管的第四薄膜晶体管TR4的第四有源层A4区分开。
此外，作为感测晶体管的第三薄膜晶体管TR3的第三有源层A3可与作为发光控制晶体管的第一薄膜晶体管TR1的第一有源层A1和作为驱动晶体管的第二薄膜晶体管TR2的第二有源层A2形成为一体。作为感测晶体管的第三薄膜晶体管TR3的第三有源层A3可与作为开关晶体管的第四薄膜晶体管TR4的第四有源层A4区分开。
参照图8和10，第四薄膜晶体管TR4的第四有源层A4可经由第六接触孔H6连接至第一遮光层111。此外，第四薄膜晶体管TR4的第四有源层A4可经由第七接触孔H7连接至数据线DL。
第一栅极绝缘层141设置在有源层A1、A2、A3和A4上。
发光控制线EL、感测控制线SCL和栅极线GL设置在第一栅极绝缘层141上。
发光控制线EL的与第一有源层A1交叠的部分变成第一薄膜晶体管TR1的第一栅极G1。此外，发光控制线EL的与第二有源层A2交叠的另一部分变成辅助栅极240。也就是说，第一栅极G1和辅助栅极240可以是发光控制线EL的相应部分。
根据本发明的又一实施方式，第一栅极G1和辅助栅极240可以是发光控制线EL的部分。因此，发光控制信号EM可被施加给第一栅极G1和辅助栅极240。
发光控制线SCL的与第三有源层A3交叠的部分变成第三薄膜晶体管TR3的第三栅极G3。
参照图8和10，栅极线GL的与第四有源层A4交叠的部分变成第四薄膜晶体管TR4的第四栅极G4。
第二栅极绝缘层142设置在发光控制线EL、感测控制线SCL和栅极线GL上。
基准线RL和第二薄膜晶体管TR2的第二栅极G2设置在第二栅极绝缘层142上。焊盘电极165设置在第二栅极绝缘层142上。
基准线RL经由第三接触孔H3连接至第三薄膜晶体管TR3的第三有源层A3。基准线RL可用作第三薄膜晶体管TR3的源极S3。
参照图10，第二薄膜晶体管TR2的第二栅极G2可经由第四接触孔连接至第一遮光层111。结果，第二栅极G2可经由第一遮光层111连接至第四薄膜晶体管TR4。
经由数据线DL提供的数据电压Vdata可经由第四薄膜晶体管TR4和第一遮光层111被提供给第二薄膜晶体管TR2的第二栅极G2。
连接至第二栅极G2的第一遮光层111可以是存储电容器Cst的第一电容器电极CE1。
连接至第二薄膜晶体管TR2的源极S2的第二遮光层112可以是存储电容器Cst的第二电容器电极CE2。
结果，第一电容器电极CE1和第二电容器电极CE2可彼此交叠以形成存储电容器Cst。
由于设置在薄膜晶体管TR1、TR2、TR3和TR4下方的第一遮光层111可以是第一电容器电极CE1，并且第二遮光层112可以是第二电容器电极CE2，所以可不考虑薄膜晶体管TR1、TR2、TR3和TR4的面积来形成大面积的存储电容器Cst。
参照图10，焊盘电极165经由第五接触孔H5连接至第二遮光层112。结果，焊盘电极165可连接至第二薄膜晶体管TR2的源极S2和存储电容器Cst。
层间绝缘层170设置在基准线RL、第二栅极G2和焊盘电极165上。
驱动电源线PL设置在层间绝缘层170上。
驱动电源线PL可经由第一接触孔H1连接至第一薄膜晶体管TR1的第一有源层A1。驱动电源线PL可用作第一薄膜晶体管TR1的源极S1。
驱动电压Vdd可经由驱动电源线PL传输给第一薄膜晶体管TR1。
平坦化层175设置在驱动电源线PL上。平坦化层175将薄膜晶体管TR1、TR2、TR3和TR4的上部分平坦化，并且保护薄膜晶体管TR1、TR2、TR3和TR4。
显示元件710的第一电极711设置在平坦化层175上。参照图10，显示元件710的第一电极711经由第八接触孔H8连接至焊盘电极165。结果，显示元件710的第一电极711可连接至第二薄膜晶体管TR2的源极S2和存储电容器Cst。
堤层750设置在显示元件710的第一电极711的边缘处。堤层750限定显示元件710的发光区。
有机发光层712设置在第一电极711上，并且第二电极713设置在有机发光层712上。因此，完成显示元件710。图10所示的显示元件710是有机发光二极管OLED。因此，根据本发明一个实施方式的显示装置600是有机发光显示装置。
根据本发明，可获得下述有益效果。
根据本发明一个实施方式的一个实施方式，由于可有效地设置大量薄膜晶体管和连接至薄膜晶体管的线，所以薄膜晶体管可以高密度集成。尤其是，根据本发明的一个实施方式，由于即使信号线与薄膜晶体管的栅极交叠也可有效地实施薄膜晶体管的功能，所以空间利用率卓越。此外，根据本发明的一个实施方式，可容易地确保电容器面积。
在根据本发明一个实施方式的显示装置中，即使发光控制线与驱动晶体管的栅极交叠，也可积极地控制驱动晶体管的驱动。因此，由于易于在显示装置中设置元件并且易于确保存储电容器的空间，所以像素的驱动电压可被稳定地充入和控制，由此显示装置可具有卓越的显示性能。
对于所属领域技术人员来说显而易见的是，上面描述的公开内容不受上述实施方式和附图的限制；在不背离本发明的精神或范围的情况下，可在本发明中进行各种替换、修改和变化。因而，本发明的范围由所附权利要求书限定，并且从权利要求书的含义、范围和等同概念得到的所有变化或修改都旨在落入本发明的范围内。

Claims (19)

1.一种薄膜晶体管基板，包括：
在基础基板上的第一薄膜晶体管和第二薄膜晶体管，
其中所述第一薄膜晶体管包括：
在所述基础基板上的第一有源层；以及
与所述第一有源层分隔开的第一栅极，
其中所述第二薄膜晶体管包括：
在所述基础基板上的第二有源层；
与所述第二有源层分隔开的第二栅极；以及
在所述第二有源层和所述第二栅极之间的辅助栅极，
其中所述第一有源层和所述第二有源层形成为一体并且彼此连接，
所述辅助栅极与所述第一栅极形成为一体并且与所述第二有源层和所述第二栅极分隔开，
所述第二栅极与所述辅助栅极的至少一部分交叠。
2.根据权利要求1所述的薄膜晶体管，其中与施加给所述第一栅极的电压相同的电压被施加给所述辅助栅极。
3.根据权利要求1所述的薄膜晶体管，其中所述第一薄膜晶体管被配置为在所述第二薄膜晶体管导通时导通。
4.根据权利要求1所述的薄膜晶体管，其中在第二栅极电压被施加给所述第二栅极时，第一栅极电压被施加给所述第一栅极。
5.根据权利要求1所述的薄膜晶体管，其中所述第二有源层包括：
沟道部；
与所述沟道部的一侧接触的第一连接部；以及
与所述沟道部的另一侧接触的第二连接部，
所述沟道部的一部分与所述辅助栅极交叠，所述沟道部的另一部分不与所述辅助栅极交叠。
6.根据权利要求5所述的薄膜晶体管，其中所述沟道部的不与所述辅助栅极交叠的另一部分与所述第二栅极交叠。
7.根据权利要求5所述的薄膜晶体管，其中所述沟道部的面向所述第一连接部的部分与所述辅助栅极交叠，并且不与所述第二栅极交叠。
8.根据权利要求5所述的薄膜晶体管，其中所述沟道部的面向所述第二连接部的部分与所述辅助栅极交叠，并且不与所述第二栅极交叠。
9.根据权利要求1所述的薄膜晶体管，其中所述第一有源层和所述第二有源层包含IGZO(InGaZnO)基氧化物半导体材料、IZO(InZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、ITZO(InSnZnO)基氧化物半导体材料、FIZO(FeInZnO)基氧化物半导体材料、ZnO基氧化物半导体材料、SIZO(SiInZnO)基氧化物半导体材料、ZnON(Zn氮氧化物)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料和GZTO(GaZnSnO)基氧化物半导体材料的至少之一。
10.根据权利要求1所述的薄膜晶体管，其中所述第一有源层和所述第二有源层的每一个包括：
第一氧化物半导体层；以及
在所述第一氧化物半导体层上的第二氧化物半导体层。
11.根据权利要求1所述的薄膜晶体管，还包括：
在所述基础基板上的第一遮光层；以及
在所述第一遮光层上的第二遮光层，
其中所述第一遮光层和所述第二遮光层彼此分隔开并且彼此交叠，
所述第一遮光层和所述第二遮光层的其中之一连接至所述第二有源层，
所述第一遮光层和所述第二遮光层的其中另一个连接至所述第二栅极。
12.根据权利要求11所述的薄膜晶体管，其中所述第一遮光层和所述第二遮光层形成电容器。
13.一种显示装置，包括根据权利要求1至12的任一项所述的薄膜晶体管基板。
14.根据权利要求13所述的显示装置，其中所述第一薄膜晶体管是发光控制晶体管，所述第二薄膜晶体管是驱动晶体管。
15.根据权利要求13所述的显示装置，其中发光控制信号被施加给所述第一栅极和所述辅助栅极。
16.根据权利要求13所述的显示装置，其中所述第一栅极和所述辅助栅极是发光控制线的相应部分。
17.根据权利要求13所述的显示装置，其中通过所述第一遮光层和所述第二遮光层之间的交叠形成存储电容器。
18.根据权利要求13所述的显示装置，还包括驱动晶体管、发光控制晶体管和开关晶体管，
其中所述驱动晶体管的有源层和所述发光控制晶体管的有源层形成为一体，
所述驱动晶体管的有源层和所述发光控制晶体管的有源层与所述开关晶体管的有源层区分开。
19.根据权利要求18所述的显示装置，还包括感测晶体管，
其中所述感测晶体管的有源层与所述驱动晶体管的有源层和所述发光控制晶体管的有源层形成为一体，
所述感测晶体管的有源层与所述开关晶体管的有源层区分开。
CN202211046525.XA 2021-09-03 2022-08-30 薄膜晶体管基板以及包括薄膜晶体管基板的显示装置 Pending CN115768195A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0117990 2021-09-03
KR20210117990 2021-09-03
KR10-2021-0194208 2021-12-31
KR1020210194208A KR20230034839A (ko) 2021-09-03 2021-12-31 박막 트랜지스터 기판 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
CN115768195A true CN115768195A (zh) 2023-03-07

Family

ID=85349454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211046525.XA Pending CN115768195A (zh) 2021-09-03 2022-08-30 薄膜晶体管基板以及包括薄膜晶体管基板的显示装置

Country Status (3)

Country Link
US (1) US20230071859A1 (zh)
JP (1) JP7339407B2 (zh)
CN (1) CN115768195A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3358526B2 (ja) * 1998-02-18 2002-12-24 日本電気株式会社 高耐圧薄膜トランジスタの駆動方法
JP3183265B2 (ja) * 1998-08-17 2001-07-09 日本電気株式会社 薄膜半導体装置
JP2000196094A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 薄膜トランジスタ基板および液晶表示装置
JP2001326289A (ja) * 2000-03-08 2001-11-22 Semiconductor Energy Lab Co Ltd 不揮発性メモリおよび半導体装置
JP3991883B2 (ja) * 2003-02-20 2007-10-17 日本電気株式会社 薄膜トランジスタ基板の製造方法
KR101056229B1 (ko) * 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102218725B1 (ko) * 2014-06-26 2021-02-24 엘지디스플레이 주식회사 이중 광 차단층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판
CN108140675B (zh) * 2015-10-14 2020-12-25 夏普株式会社 半导体装置及其制造方法
KR102548131B1 (ko) * 2018-12-18 2023-06-27 엘지디스플레이 주식회사 박막 트랜지스터 및 디스플레이 패널

Also Published As

Publication number Publication date
US20230071859A1 (en) 2023-03-09
JP2023037612A (ja) 2023-03-15
JP7339407B2 (ja) 2023-09-05

Similar Documents

Publication Publication Date Title
CN115763491A (zh) 薄膜晶体管基板及包括该薄膜晶体管基板的显示装置
CN112992928B (zh) 包括薄膜晶体管的显示设备
CN113130659B (zh) 薄膜晶体管、其制造方法以及包括其的显示设备
CN115768195A (zh) 薄膜晶体管基板以及包括薄膜晶体管基板的显示装置
JP7465922B2 (ja) 薄膜トランジスタ、その製造方法およびそれを含む表示装置
KR20230034839A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
EP4184581A2 (en) Thin film transistor substrate and display device comprising the same
US20230127842A1 (en) Thin film transistor substrate and display device comprising the same
US20240204010A1 (en) Thin Film Transistor Substrate and Display Apparatus Comprising the Same
US20230134901A1 (en) Thin Film Transistor and Display Device Comprising the Same
KR20230034835A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
US20240213375A1 (en) Thin film transistor and display apparatus comprising the same
US20230076003A1 (en) Thin film transistor and display apparatus comprising the same
KR20240110131A (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 표시장치
KR20230086883A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230034844A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20230034846A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN115966613A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示装置
CN115966572A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
KR20230063432A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
CN113035886A (zh) 包括不同类型薄膜晶体管的显示设备及其制造方法
CN118281008A (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示设备
CN114695453A (zh) 包括交叠的像素驱动电路的显示设备
KR20220093422A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
CN115763569A (zh) 薄膜晶体管及包括其的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination