JP7465922B2 - 薄膜トランジスタ、その製造方法およびそれを含む表示装置 - Google Patents

薄膜トランジスタ、その製造方法およびそれを含む表示装置 Download PDF

Info

Publication number
JP7465922B2
JP7465922B2 JP2022135539A JP2022135539A JP7465922B2 JP 7465922 B2 JP7465922 B2 JP 7465922B2 JP 2022135539 A JP2022135539 A JP 2022135539A JP 2022135539 A JP2022135539 A JP 2022135539A JP 7465922 B2 JP7465922 B2 JP 7465922B2
Authority
JP
Japan
Prior art keywords
layer
active layer
oxide semiconductor
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022135539A
Other languages
English (en)
Other versions
JP2023037592A (ja
Inventor
ジョンウ パク，
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210194206A external-priority patent/KR20230034837A/ko
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2023037592A publication Critical patent/JP2023037592A/ja
Application granted granted Critical
Publication of JP7465922B2 publication Critical patent/JP7465922B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本明細書は、薄膜トランジスタ、薄膜トランジスタの製造方法、およびそのような薄膜トランジスタを含む表示装置に関するものである。
薄膜トランジスタは、ガラス基板やプラスチック基板２１０上に製造することができるため、液晶表示装置または有機発光装置などの表示装置のスイッチング素子または駆動素子として広く利用されている。
薄膜トランジスタは、アクティブ層を構成する物質を基準として、アモルファスシリコンがアクティブ層として用いられるアモルファスシリコン薄膜トランジスタ、多結晶シリコンがアクティブ層として用いられる多結晶シリコン薄膜トランジスタ、および酸化物半導体がアクティブ層として用いられる酸化物半導体薄膜トランジスタに区分することができる。
酸素の含有量によって大きな抵抗変化を有する酸化物半導体薄膜トランジスタ（Oxide semiconductor TFT）は、所望の物性を容易に得ることができるという利点を有している。また、酸化物半導体薄膜トランジスタの製造過程で比較的低い温度でアクティブ層を構成する酸化物を成膜することができるため、製造コストが安価である。酸化物の特性上、酸化物半導体は透明であるため、透明表示装置を具現するのにも有利である。
酸化物半導体薄膜トランジスタの場合、酸化物半導体と他の構成要素の電気的接触のために導体化が必要であり得る。ところで、酸化物半導体に対する導体化過程で工程誤差が発生し得る。
また、酸化物半導体薄膜トランジスタの駆動特性向上のためオン（ＯＮ）電流が向上し、オフ（ＯＦＦ）状態では漏れ電流が発生しないことがよい。
このような事項を考慮して、酸化物半導体薄膜トランジスタの駆動特性を向上させるための研究が進められている。
本発明の一実施例は、優れたオン（ＯＮ）電流特性を有し、オフ（ＯＦＦ）状態での漏れ電流を防止することができる薄膜トランジスタを提供する。
本発明の一実施例では、ソース電極とドレイン電極の間にアクティブ層が配置され、整列誤差（アライメントエラー）の発生を防止し、アクティブ層と他の構成要素との接続のためのコンタクトホールの数を減らすことができる薄膜トランジスタを提供する。
本発明の一実施例は、メインチャネルの役割をするメインアクティブ層を効果的に保護することができる薄膜トランジスタを提供する。
ソース電極とドレイン電極の下部に配置されたアクティブ層を含み、漏れ電流を効果的に防止することができる薄膜トランジスタを提供する。
本発明の他の実施例は、ソース電極とドレイン電極の間に配置されたアクティブ層を含む薄膜トランジスタの製造方法を提供する。
本発明のまた他の実施例は、前記薄膜トランジスタを含む表示装置を提供する。
上述した技術的課題を達成するための本発明の一実施例は、互いに離隔したソース電極およびドレイン電極、前記ソース電極と前記ドレイン電極との間の第１アクティブ層、および前記第１アクティブ層と重畳するゲート電極を含み、前記第１アクティブ層は、前記ソース電極の側面および前記ドレイン電極の側面と接触する薄膜トランジスタを提供する。
前記第１アクティブ層は、前記ソース電極の上面および下面と接触しなくてもよく、また、ドレイン電極の上面および下面と接触しなくてもよい。
前記第１アクティブ層は、前記ソース電極と同じかまたは前記ソース電極よりも薄い厚さを有することができる。
前記第１アクティブ層全体が、前記ゲート電極と重畳することができる。
前記ソース電極および前記ドレイン電極は、前記第１アクティブ層よりも小さいエッチングレートを有することができる。
前記ソース電極および前記ドレイン電極は、それぞれチタン（Ｔｉ）を含むことができる。
前記第１アクティブ層は、前記第１酸化物半導体層および第２酸化物半導体層を含むことができる。
前記第１酸化物半導体層は、前記第２酸化物半導体層よりも高い移動度を有することができる。
前記第１酸化物半導体層は、前記第２酸化物半導体層の側面と下面を覆うことができる。
前記第２酸化物半導体層は、前記ソース電極および前記ドレイン電極と接触しなくてもよい。
前記第２酸化物半導体層は、前記第１酸化物半導体層の側面と下面を覆うことができる。
前記第１酸化物半導体層は、前記ソース電極および前記ドレイン電極と接触しなくてもよい。
本発明の他の一実施例によれば、前記薄膜トランジスタは、前記ソース電極、前記ドレイン電極、および前記第１アクティブ層と重畳する第２アクティブ層をさらに含み、前記第１アクティブ層は、前記ゲート電極と、前記第２アクティブ層の間に配置することができる。
前記第２アクティブ層は、前記ソース電極の下面および前記ドレイン電極の下面と接触することができる。
前記第２アクティブ層は、前記第１アクティブ層よりも低い移動度を有することができる。
前記第１アクティブ層は、第１酸化物半導体層および第２酸化物半導体層を含むことができ、前記第１酸化物半導体層は、前記第２アクティブ層と接触することができる。
前記第１酸化物半導体層は、前記第２酸化物半導体層よりも高い移動度を有することができる。
前記第１酸化物半導体層は、前記第２アクティブ層よりも高い移動度を有することができる。
前記第１酸化物半導体層は、前記第２酸化物半導体層の側面と下面を覆うことができる。
前記第２酸化物半導体層は、前記ソース電極、前記ドレイン電極および前記第２アクティブ層と接触しなくてもよい。
本発明の他の一実施例は、上記の薄膜トランジスタを含む表示装置を提供する。
本発明のまた別の一実施例は、基板上に第２アクティブ物質層を形成すること、前記第２アクティブ物質層上にソース電極およびドレイン電極を形成すること、前記第２アクティブ物質層、前記ソース電極および前記ドレイン電極上に第１アクティブ物質層を形成すること、および前記第１アクティブ物質層および前記第２アクティブ物質層をパターニングして第１アクティブ層と前記第２アクティブ層を形成することを含み、前記第１アクティブ層は、前記ソース電極と前記ドレイン電極の間に配置され、前記第２アクティブ層と接触する、薄膜トランジスタの製造方法を提供する。
前記第１アクティブ物質層および第２アクティブ物質層を一緒にパターニングすることができる。第１アクティブ物質層を形成することは、第１酸化物半導体物質層を形成することと、第２酸化物半導体物質層を形成することを含むことができる。
本発明の一実施例によれば、ソース電極とドレイン電極の間にアクティブ層が配置され、薄膜トランジスタのオン（ＯＮ）電流特性を向上させることができ、薄膜トランジスタの製造工程中の整列誤差を防止することができる。また、別個のコンタクトホールなしでアクティブ層をソース電極およびドレイン電極と電気的に接続することができるので、コンタクトホールの数を減らすことができる。
本発明の一実施例によれば、ソース電極とドレイン電極の下部に配置され、メインチャネルの役割をする第１アクティブ層と接触する第２アクティブ層が具備され、薄膜トランジスタの漏れ電流を効果的に防止することができる。
本発明の一実施例によれば、メインチャネルの役割をするメインアクティブ層の上部と下部にアクティブ層をさらに配置することで、メインアクティブ層を効果的に保護することができる。
上記の薄膜トランジスタを用いた本発明の一実施例による表示装置は、安定で優れた表示品質を有することができる。
上で言及した効果に加えて、本発明の他の特徴および利点は、以下に記載されるか、またはそのような記載および説明から本発明が属する技術分野において通常の知識を有する者に明確に理解され得るだろう。
本発明の一実施例による薄膜トランジスタの断面図である。 本発明の他の一実施例による薄膜トランジスタの断面図である。 本発明の他の一実施例による薄膜トランジスタの断面図である。 本発明のまた他の一実施例による薄膜トランジスタの断面図である。 本発明のまた他の一実施例による薄膜トランジスタの断面図である。 本発明のまた他の一実施例による薄膜トランジスタの断面図である。 本発明のまた他の一実施例による薄膜トランジスタの断面図である。 比較例に係る薄膜トランジスタのオン（ＯＮ）電流経路を表示する概略図である。 比較例に係る薄膜トランジスタのオン（ＯＮ）電流経路を表示する概略図である。 本発明のまた他の一実施例による薄膜トランジスタのオン（ＯＮ）電流経路を示す概略図である。 薄膜トランジスタの漏れ電流経路を示す概略図である。 薄膜トランジスタの漏れ電流経路を示す概略図である。 本発明の一実施例による薄膜トランジスタの製造工程図である。 本発明の一実施例による薄膜トランジスタの製造工程図である。 本発明の一実施例による薄膜トランジスタの製造工程図である。 本発明の一実施例による薄膜トランジスタの製造工程図である。 本発明の一実施例による薄膜トランジスタの製造工程図である。 本発明の一実施例による薄膜トランジスタの製造工程図である。 本発明の一実施例による薄膜トランジスタの製造工程図である。 本発明のまた他の一実施例による表示装置の概略図である。 図１１のいずれかの画素の回路図である。 図１２の画素の平面図である。 図１３のＩ－Ｉ’に沿った断面図である。 本発明のまた他の一実施例による表示装置の画素の回路図である。 本発明のまた他の一実施例による表示装置の画素の回路図である。 本発明のまた他の一実施例による表示装置の画素の回路図である。
本発明の利点および特徴、ならびにそれらを達成する方法は、添付の図と共に詳細に後述される実施例を参照することによって明らかになるであろう。しかしながら、本発明は、以下に開示される実施例に限定されるものではなく、様々な形態で具現されるものであり、本発明の開示が完全になるように、本発明が属する技術分野における通常の知識を有する者に発明の範疇を知らせるために提供されるものである。本発明は、特許請求の範囲によってのみ定義される。
本発明の実施例を説明するための図に開示された形状、大きさ、比率、角度、個数などは例示的なものであるため、本発明が図に示された事項に限定されるものではない。本明細書を通じて、同じ構成要素は同じ参照番号と付与することができる。なお、本発明の説明において、関連する公知技術の詳細な説明が、本発明の要旨を不必要に曖昧にし得ると判断される場合、その詳細な説明は省略する。
本明細書で言及される「含む」、「有する」、「からなる」などが使用される場合、「～のみ」という表現が使用されない限り、他の部分を追加することができる。構成要素が単数で表される場合、特に明示的な記載がない限り複数を含む。
構成要素を解釈する際には、別途明示的な記載がなくても誤差範囲を含むものと解釈する。
例えば、「～上に」、「～上部に」、「～下部に」、「～横に」などで２つの部分の位置関係が説明される場合、「すぐ」または「直接」という表現が使用されていない場合は、2つの部分の間に1つ以上の他の部分が位置することができる。
空間的に相対的な用語である「下（below, beneath）」、「下部（lower）」、「上（above）」、「上部（upper）」などは、図に示される、１つまたは複数の要素と、１つまたは複数の他の要素との相関を容易に説明するために使用することができる。空間的に相対的な用語は、図に示されている方向に加えて、使用中または動作中の要素の異なる方向を含む用語として理解されなければならない。例えば、図に示されている要素を反転する場合、他の要素の「下（below）」または「下（beneath）と記載された要素は、他の要素の「上」に置くことができる。したがって、例示的な用語「下」は、下方向と上方向の両方を含み得る。同様に、例示的な用語「上」または「上方」は、上下の方向の両方を含むことができる。
時間関係の説明である場合、例えば、「～後に」、「～に続き」、「～次に」、「～前に」などで時間的先後関係が説明される場合、「すぐ」または「直接」という表現が使用されない限り、連続的でない場合も含むことができる。
第１、第２などは様々な構成要素を説明するために使用されるが、これらの構成要素はこれらの用語によって限定されない。これらの用語は、1つの構成要素を他の構成要素と区別するために使用されるだけである。したがって、以下で言及される第１構成要素は、本発明の技術的思想内で第２構成要素であり得る。
「少なくとも１つ」という用語は、１つ以上の関連項目から提示可能なすべての組み合わせを含むことを理解しなければならない。例えば、「第１項目、第２項目および第３項目のうち少なくとも１つ」の意味は、第１項目、第２項目または第３項目のそれぞれ、ならびに第１項目、第２項目および第３項目の中の２つ以上から提示できるすべての項目の組み合わせを意味することができる。
本発明の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に様々な連動および駆動が可能であり、各実施例は互いに独立して実施可能であり、関連して一緒に実施することもできる。
本発明の実施例を説明する各図の構成要素に参照符号を追加するにあたり、同一の構成要素については、他の図に表示されていても可能な限り同一の符号を付与することができる。
本発明の実施例において、ソース電極とドレイン電極は、説明の便宜上、区別されたものであり、ソース電極とドレイン電極は互いに入れ替えることができる。ソース電極がドレイン電極となり、ドレイン電極がソース電極となり得る。また、いずれかの実施例のソース電極は、他の実施例ではドレイン電極とすることができ、一つの実施例のドレイン電極は、他の実施例ではソース電極となり得る。
本発明のいくつかの実施例では、説明の便宜上、ソース領域とソース電極とを区別し、ドレイン領域とドレイン電極とを区別することができるが、本発明の実施例はこれに限定されない。ソース領域をソース電極とすることができ、ドレイン領域をドレイン電極とすることができる。また、ソース領域がドレイン電極であってもよく、ドレイン領域がソース電極であってもよい。
図１は、本発明の一実施例による薄膜トランジスタ１００の断面図である。
図１を参照すると、本発明の一実施例による薄膜トランジスタ１００は、互いに離隔したソース電極１５１とドレイン電極１５２、ソース電極１５１とドレイン電極の間の第１アクティブ層１３０および第１アクティブ層１３０と重畳するゲート電極１６０を含む。
薄膜トランジスタ１００のソース電極１５１、ドレイン電極１５２および第１アクティブ層１３０は、基板１１０上に配置され得る。
基板１１０は、ガラスおよび高分子樹脂の中の少なくとも１つを含むことができる。例えば、基板１１０として、ガラス基板または高分子樹脂基板を用いることができる。高分子樹脂基板として、プラスチック基板が挙げられる。プラスチック基板は、フレキシブル特性を有する透明高分子樹脂であるポリイミド（ＰＩ）、ポリカーボネート（ＰＣ）、ポリエチレン（ＰＥ）、ポリエステル、ポリエチレンテレフタレート（ＰＥＴ）およびポリスチレン（ＰＳ）のうち少なくとも一つを含むことができる。
図１を参照すると、基板１１０上に光遮断層１２０を配置することができる。光遮断層１２０は、光を遮断する特性を有することができる。光遮断層１２０は、基板１１０から入射する光を遮断して、第１アクティブ層１３０を保護することができる。
光遮断層１２０は、金属を含むことができる。光遮断層１２０は、単一層からもなり得、多層構造を有することもできる。光遮断層１２０は、電気導電性を有することができ、ソース電極１５１と連結することもでき、ドレイン電極１５２と連結することもできる。光遮断層１２０は、ゲート電極１６０と連結することもできる。光遮断層１２０が、ゲート電極１６０に連結する場合、ダブルゲート構造を成すことができる。
光遮断層１２０上にバッファ層１２５を配置することができる。バッファ層１２５は、光遮断層１２０の上面を覆う。バッファ層１２５は、絶縁性を有し、第１アクティブ層１３０を保護する。バッファ層１２５を保護層または絶縁層ともいう。
バッファ層１２５は、絶縁性を有する酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化ハフニウム（ＨｆＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、ケイ酸ハフニウム（Ｈｆ－ＳｉＯｘ）およびケイ酸ジルコニウム（Ｚｒ－ＳｉＯｘ）の中の少なくとも１つを含むことができる。バッファ層１２５は、単一膜構造からもなり得、多層膜構造からもなり得る。バッファ層１２５は、誘電体層を含むことができる。
図１を参照すると、バッファ層１２５上にソース電極１５１およびドレイン電極１５２を配置することができる。ソース電極１５１とドレイン電極１５２は、互いに離隔して配置される。
ソース電極１５１およびドレイン電極１５２は、それぞれモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジウム（Ｎｄ）、銅（Ｃｕ）、およびそれらの合金の中の少なくとも１つを含むことができる。ソース電極１５１およびドレイン電極１５２は、それぞれ金属または金属の合金からなる単一層からもなり得、２層以上の多層からもなり得る。
本発明の一実施例によれば、ソース電極１５１およびドレイン電極１５２は、第１アクティブ層１３０よりも小さいエッチングレートを有することができる。より詳細には、ソース電極１５１およびドレイン電極１５２は、第１アクティブ層１３０をエッチングするためのエッチング液に対して、第１アクティブ層１３０よりも小さいエッチングレートを有することができる。
例えば、ソース電極１５１およびドレイン電極１５２は、第１アクティブ層１３０よりも小さいエッチングレートの金属の中の少なくとも１つを含むことができる。
本発明の一実施例によれば、ソース電極１５１およびドレイン電極１５２は、それぞれチタン（Ｔｉ）を含むことができる。チタン（Ｔｉ）は、第１アクティブ層１３０のエッチングのためのエッチング液に対して優れた耐性を有することができる。したがって、ソース電極１５１およびドレイン電極１５２がチタン（Ｔｉ）を含む場合、第１アクティブ層１３０のエッチング過程で、ソース電極１５１およびドレイン電極１５２が損傷されず、形状を維持することができる。
例えば、ソース電極１５１およびドレイン電極１５２は、チタン（Ｔｉ）からなる単一膜構造を有することができる。また、ソース電極１５１およびドレイン電極１５２は、チタン（Ｔｉ）からなる層を含む多層膜構造を有することができる。
ソース電極１５１およびドレイン電極１５２が、チタン（Ｔｉ）からなる層を含む多層膜構造を有する場合、チタン（Ｔｉ）からなる層は、ソース電極１５１およびドレイン電極１５２の最上層に配置することができる。チタン（Ｔｉ）からなる層は、ソース電極１５１およびドレイン電極１５２の最上層に配置され、第１アクティブ層１３０のエッチング過程でソース電極１５１およびドレイン電極１５２を保護することができる。
ソース電極１５１およびドレイン電極１５２は、それぞれ第１アクティブ層１３０用エッチング液に対して耐性を有する、チタン（Ｔｉ）以外の他の金属を含むこともできる。
第１アクティブ層１３０は、バッファ層１２５上に配置することができる。第１アクティブ層１３０は、光遮断層１２０と重畳することができる。
第１アクティブ層１３０は、酸化物半導体物質を含むことができる。本発明の一実施例によれば、第１アクティブ層１３０は、例えば、酸化物半導体物質からなる酸化物半導体層であり得る。
図１を参照すると、第１アクティブ層１３０は、ソース電極１５１とドレイン電極１５２の間に配置され得る。詳細には、ソース電極１５１、ドレイン電極１５２およびバッファ層１２５によって定義される空間に、第１アクティブ層１３０を配置することができる。
本発明の一実施例によれば、第１アクティブ層１３０は、ソース電極１５１の側面１５１ｃおよびドレイン電極１５２の側面１５２ｃと接触することができる。
第１アクティブ層１３０が、ソース電極１５１の側面１５１ｃおよびドレイン電極１５２の側面１５２ｃと接触することにより、ソース電極１５１とドレイン電極１５２の間で最短の電荷移動経路を確保することができる。その結果、ゲート電極１６０にゲート電圧が印加されて薄膜トランジスタ１００がオン（ＯＮ）されると、最短距離に電流が流れ得る。このように、経路上の損失なしにソース電極１５１とドレイン電極１５２の間に電流が流れることによって、薄膜トランジスタ１００のオン（ＯＮ）電流特性を向上させることができる。
第１アクティブ層１３０は、ソース電極１５１の上面１５１ａおよび下面１５１ｂと接触せず、また、ドレイン電極１５２の上面１５２ａおよび下面１５２ｂと接触しないことがあり得る。
本発明の一実施例によれば、各層において基板１１０に面する面を下面といい、基板１１０の反対側の面を上面とする。また、上面と下面の間の面を側面とする。
ゲート電極１６０にゲート電圧が印加されると、第１アクティブ層１３０のうち、ゲート電極１６０に近い方の経路を介して電流が流れ得る。本発明の一実施例によれば、ゲート電極１６０が、第１アクティブ層１３０の上部に配置される。したがって、ゲート電極１６０にゲート電圧が印加されると、主に第１アクティブ層１３０の上部領域を介して電流が流れ得る。
この場合、万一第１アクティブ層１３０がソース電極１５１の上面１５１ａおよびドレイン電極１５２の上面１５２ａにも配置されると、ソース電極１５１の上面１５１ａおよびドレイン電極１５２の上面１５２ａに配置された第１アクティブ層１３０を経て流れる電流経路が生じ得る（図７Ｂ参照）。ソース電極１５１の上面１５１ａおよびドレイン電極１５２の上面１５２ａに配置された第１アクティブ層１３０を経て流れる電流経路が発生すると、電流の経路が長くなり電流経路上の抵抗が増加し、薄膜トランジスタ１００のオン（ＯＮ）電流特性が低下し得る。
本発明の一実施例によれば、第１アクティブ層１３０が、ソース電極１５１の上面１５１ａおよび下面１５１ｂと接触せずに、ソース電極１５１とドレイン電極１５２の間の空間にのみ配置されるため、経路上の損失なしにソース電極１５１とドレイン電極１５２の間で最短の経路に電流が流れ得る。その結果、薄膜トランジスタ１００のオン（ＯＮ）電流特性を向上させることができる。
第１アクティブ層１３０は、ソース電極１５１と同じ厚さを有するか、ソース電極１５１よりも薄い厚さを有することができる。第１アクティブ層１３０が、ソース電極１５１と同じ厚さを有するか、またはソース電極１５１よりも薄い場合、第１アクティブ層１３０は、ソース電極１５１とドレイン電極１５２の間の空間に安定的に配置することができる。
本発明の一実施例によれば、ソース電極１５１とドレイン電極１５２は、実質的に同じ厚さを有することができる。したがって、第１アクティブ層１３０は、ドレイン電極１５２と同じか、ドレイン電極１５２よりも薄い厚さを有することができる。
電流特性を向上させるために、第１アクティブ層１３０は、高移動度特性を有することができる。例えば、第１アクティブ層１３０は、高移動度酸化物半導体物質によって作ることができる。
本発明の一実施例によれば、第１アクティブ層１３０は、高移動度特性を有することが知られているＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質、ＩＺＯ（ＩｎＺｎＯ）系酸化物半導体物質、ＩＧＺＴＯ（ＩｎＧａＺｎＳｎＯ）系酸化物半導体物質、ＩＴＺＯ（ＩｎＳｎＺｎＯ）系酸化物半導体物質、ＦＩＺＯ（ＦｅＩｎＺｎＯ）系酸化物半導体物質、ＺｎＯ系酸化物半導体物質、ＳＩＺＯ（ＳｉＩｎＺｎＯ）系酸化物半導体物質およびＺｎＯＮ（Ｚｎ－Ｏｘｙｎｉｔｒｉｄｅ）系酸化物半導体物質の中の少なくとも一つを含むことができる。
ガリウム（Ｇａ）は、酸化物半導体の移動度を低下させ得る。したがって、第１アクティブ層１３０を構成するインジウム（Ｉｎ）系酸化物半導体が、ガリウム（Ｇａ）を含む場合、インジウム（Ｉｎ）の濃度をガリウム（Ｇａ）の濃度より大きく設定することができる［Ｉｎ濃度＞Ｇａ濃度］。
第１アクティブ層１３０上にゲート絶縁膜１６５が配置される。ゲート絶縁膜１６５は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化ハフニウム（ＨｆＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、ケイ酸ハフニウム（Ｈｆ－ＳｉＯｘ）、ケイ酸ジルコニウム（Ｚｒ－ＳｉＯｘ）の中の少なくとも１つを含むこともできる。ゲート絶縁膜１６５は、単一膜構造を有することもでき、多層膜構造を有することもできる。
ゲート絶縁膜１６５上にゲート電極１６０が配置される。ゲート電極１６０は、第１アクティブ層１３０と離隔し、第１アクティブ層１３０と少なくとも一部重畳する。
ゲート電極１６０は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系の金属、銀（Ａｇ）や銀合金などの銀系列の金属、銅（Ｃｕ）や銅合金などの銅系列の金属、モリブデン（Ｍｏ）またはモリブデン合金などのモリブデン系列の金属、クロム（Ｃｒ）、タンタル（Ｔａ）、ネオジウム（Ｎｄ）およびチタン（Ｔｉ）のうちの少なくとも一つを含むことができる。ゲート電極１６０は、物理特性が異なる少なくとも２つの導電膜を含む多層膜構造を有することもできる。
本発明の一実施例によれば、ソース電極１５１とドレイン電極１５２の間の空間において、第１アクティブ層１３０全体がチャネル部の役割をすることができる。第１アクティブ層１３０がチャネル部の役割をするようにするために、ゲート電極１６０は、第１アクティブ層１３０の全体を覆うことができる。
例えば、第１アクティブ層１３０全体がゲート電極１６０と重畳することができる。その結果、第１アクティブ層１３０全体がチャネル部の役割をすることができる。ゲート電極１６０は、平面上で第１アクティブ層１３０を覆うことができる。ゲート電極１６０は、第１アクティブ層１３０と同じ面積を有することができ、第１アクティブ層１３０の全体を覆うことができる。製造工程における工程誤差を考慮すると、ゲート電極１６０は、平面上で第１アクティブ層１３０よりも大きな面積を有するように設計することもできる。
図２Ａおよび図２Ｂは、それぞれ本発明の他の一実施例による薄膜トランジスタ２０１、２０２の断面図である。以下、重複を避けるために既に説明した構成に対する説明は省略する。
図２Ａを参照すると、第１アクティブ層１３０は、第１酸化物半導体層１３１および第２酸化物半導体層１３２を含むことができる。第２酸化物半導体層１３２は、第１酸化物半導体層１３１上に配置することができる。
第１酸化物半導体層１３１は、第２酸化物半導体層１３２よりも高い移動度を有することができる。第１酸化物半導体層１３１は、メインチャネル層の役割をすることができる。
第１酸化物半導体層１３１は、例えば、高移動度酸化物半導体物質で作ることができる。第１酸化物半導体層１３１は、高移動度特性を有することが知られているＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質［Ｉｎ濃度＞Ｇａ濃度］、ＩＺＯ（ＩｎＺｎＯ）系酸化物半導体物質、ＩＧＺＴＯ（ＩｎＧａＺｎＳｎＯ）系酸化物半導体物質、ＩＴＺＯ（ＩｎＳｎＺｎＯ）系酸化物半導体物質、ＦＩＺＯ（ＦｅＩｎＺｎＯ）系酸化物半導体物質、ＺｎＯ系酸化物半導体物質、ＳＩＺＯ（ＳｉＩｎＺｎＯ）系酸化物半導体物質、およびＺｎＯＮ（Ｚｎ－Ｏｘｙｎｉｔｒｉｄｅ）系酸化物半導体物質の中の少なくとも一つを含むことができる。
本発明の他の一実施例によれば、第２酸化物半導体層１３２は、優れた信頼性を有する酸化物半導体物質で作ることができる。例えば、第２酸化物半導体層１３２は、ガリウム（Ｇａ）系酸化物半導体物質を含むことができる。詳細には、第２酸化物半導体層１３２は、ＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質［Ｇａ濃度＞Ｉｎ濃度］、ＧＺＯ（ＧａＺｎＯ）系酸化物半導体物質、ＩＧＯ（ＩｎＧａＯ）系酸化物半導体物質およびＧＺＴＯ（ＧａＺｎＳｎＯ）酸化物系半導体物質の中の少なくとも１つを含むことができる。
インジウム（Ｉｎ）は、酸化物半導体の移動度を高め、ガリウム（Ｇａ）は、膜安定性を向上させる特性を有する。したがって、第２酸化物半導体層１３２が、インジウム（Ｉｎ）とガリウム（Ｇａ）を含む場合、ガリウム（Ｇａ）の濃度をインジウム（Ｉｎ）の濃度より大きく設定することができる［Ｇａ濃度＞Ｉｎ濃度］。その結果、第２酸化物半導体層１３２の安定性を向上させることができる。
第２酸化物半導体層１３２は、第１酸化物半導体層１３１の上部に配置され、第１酸化物半導体層１３１を保護することができる。
バッファ層１２５、ソース電極１５１およびドレイン電極１５２から露出した第１酸化物半導体層１３１の上面を第２酸化物半導体層１３２が保護することにより、第１アクティブ層１３０の安定性を向上させることができる。その結果、薄膜トランジスタ１００の駆動安定性および信頼性を向上させることができる。
図２Ｂを参照すると、第１アクティブ層１３０は、第１酸化物半導体層１３１および第２酸化物半導体層１３２を含み、第１酸化物半導体層１３１は、第２酸化物半導体層１３２上に配置することができる。図２Ｂを参照すると、高移動度特性を有してメインチャネル層の役割をする第１酸化物半導体層１３１を、ゲート電極１６０に近接して配置することができる。第２酸化物半導体層１３２は、第１酸化物半導体層１３１の下部に配置され、第１酸化物半導体層１３１を支持および保護することができる。
第１アクティブ層１３０が２つの層からなる構造をバイレイヤー（bi-layer）構造ともいう。図２Ａおよび図２Ｂは、第１アクティブ層１３０が２つの層からなる構造を例示している。しかしながら、本発明の他の一実施例はこれに限定されず、第１アクティブ層１３０は、第３酸化物半導体層をさらに含むことができる。第３酸化物半導体層は、第１酸化物半導体層１３１の下部に配置することができ、第２酸化物半導体層１３２の上部に配置することもでき、第１酸化物半導体層１３１と第２酸化物半導体層１３２の間に配置することもできる。
図３は、本発明のまた他の一実施例による薄膜トランジスタ３００の断面図である。
図２と比較すると、図３の薄膜トランジスタ３００において、第１酸化物半導体層１３１は、第２酸化物半導体層１３２の側面と下面を覆うことができる。図３を参照すると、第２酸化物半導体層１３２は、ソース電極１５１およびドレイン電極１５２と接触しないことがあり得る。
高移動度特性を有する第１酸化物半導体層１３１が、ソース電極１５１の側面およびドレイン電極１５２の側面と直接に接触することにより、薄膜トランジスタ３００が優れたオン（ＯＮ）電流特性を有することができる。
第１酸化物半導体層１３１と第２酸化物半導体層１３２を含む第１アクティブ層１３０の製造過程において、第１酸化物半導体層１３１を先に形成した後、その上に第２酸化物半導体層１３２を形成することによって、図３の構造を有する第１アクティブ層１３０を作ることができる。
図４は、本発明のまた他の一実施例による薄膜トランジスタ４００の断面図である。本発明のまた他の一実施例による薄膜トランジスタ４００は、第２アクティブ層１４０を含むことができる。
図４を参照すると、第２アクティブ層１４０は、ソース電極１５１、ドレイン電極１５２および第１アクティブ層１３０と重畳する。第２アクティブ層１４０は、基板１１０と第１アクティブ層１３０の間に配置され得る。したがって、第１アクティブ層１３０をゲート電極１６０と第２アクティブ層１４０の間に配置することができる。
第２アクティブ層１４０は、基板１１０とソース電極１５１の間、および基板１１０とドレイン電極１５２の間に配置され得る。第２アクティブ層１４０は、ソース電極１５１の下面およびドレイン電極１５２の下面と接触することができる。
第２アクティブ層１４０は、ソース電極１５１、ドレイン電極１５２および第１アクティブ層１３０の下部に一体に形成され得る。
本発明のまた他の一実施例によれば、第２アクティブ層１４０は、第１アクティブ層１３０よりも低い移動度を有することができる。
第２アクティブ層１４０は、第１アクティブ層１３０を支持する役割をすることができる。
第２アクティブ層１４０は、優れた安定性を有し、低い移動度を有する酸化物半導体物質で作ることができる。例えば、第２アクティブ層１４０は、ガリウム（Ｇａ）系酸化物半導体物質からなり得る。詳細には、第２アクティブ層１４０は、ＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質［Ｇａ濃度＞Ｉｎ濃度］、ＧＺＯ（ＧａＺｎＯ）系酸化物半導体物質、ＩＧＯ（ＩｎＧａＯ）系酸化物半導体物質およびＧＺＴＯ（ＧａＺｎＳｎＯ）系酸化物半導体物質の中の少なくとも１つを含むことができる。
本発明のまた他の一実施例によれば、第２アクティブ層１４０は、薄膜トランジスタ４００のオフ（ＯＦＦ）状態で、漏れ電流を防止または抑制する役割をすることができる。
アクティブ層１３０、１４０が酸化物半導体物質で作られる場合、薄膜トランジスタ４００のオフ（ＯＮ）状態では、ゲート電極１６０に正（＋）の電圧が印加され、薄膜トランジスタ４００のオフ（ＯＦＦ）状態では、ゲート電極１６０に負（－）の電圧が印加され得る。
ゲート電極１６０に負（－）の電圧が印加される場合、たとえ薄膜トランジスタ４００がオフ（ＯＦＦ）状態であっても、キャリアである電子をアクティブ層１３０、１４０の中のゲート電極１６０から遠く離れた側に蓄積することができる。このように蓄積された電子によって、薄膜トランジスタ４００のオフ（ＯＦＦ）状態で漏れ電流が発生し得る。
図４に示す薄膜トランジスタ４００のオフ（ＯＦＦ）状態では、アクティブ層１３０、１４０の最も下側の第２アクティブ層１４０の下部に、少量の電子が集まり得る。この場合、漏れ電流が流れるためには、電子はソース電極１５１、第２アクティブ層１４０の下部、およびドレイン電極１５２を通る経路に移動しなければならない（図９Ｂ参照）。ところが、本発明のまた他の一実施例によれば、第２アクティブ層１４０がソース電極１５１およびドレイン電極１５２の下部に配置されるため、漏れ電流を引き起こす電子の経路が長くなり、漏れ電流を抑制することができる。また、第２アクティブ層１４０は、半導体特性を有しはするが、低い移動度を有するため、第２アクティブ層１４０を通る漏れ電流をほとんど無視することができる。
したがって、本発明のまた他の一実施例によれば、第２アクティブ層１４０によって薄膜トランジスタ４００の漏れ電流を防止または抑制することができる。
図５は、本発明のまた他の一実施例による薄膜トランジスタ５００の断面図である。
図５を参照すると、第１アクティブ層１３０は、第１酸化物半導体層１３１および第２酸化物半導体層１３２を含むことができる。第２酸化物半導体層１３２は、第１酸化物半導体層１３１上に配置され得る。
第１酸化物半導体層１３１は、第２アクティブ層１４０と接触することができる。
第１酸化物半導体層１３１は、第２酸化物半導体層１３２よりも高い移動度を有することができる。第１酸化物半導体層１３１は、メインチャネル層の役割をすることができる。第１酸化物半導体層１３１は、例えば、高移動度酸化物半導体物質で作ることができる。
第２酸化物半導体層１３２は、優れた安定性を有する酸化物半導体物質で作ることができる。例えば、第２アクティブ層１４０は、ガリウム（Ｇａ）系酸化物半導体物質からなり得る。第２酸化物半導体層１３２は、第２アクティブ層１４０と同じ半導体物質で作ることができ、異なる半導体物質で作ることもできる。
また、第１酸化物半導体層１３１は、第２アクティブ層１４０よりも高い移動度を有することができる。
第２アクティブ層１４０は、優れた安定性を有し、低い移動度を有する酸化物半導体物質で作ることができる。例えば、第２アクティブ層１４０は、ガリウム（Ｇａ）系酸化物半導体物質からなり得る。本発明の一実施例によれば、第２酸化物半導体層１３２は、第１酸化物半導体層１３１を保護するために優れた安定性を有することができる。第２アクティブ層１４０は、漏れ電流を防止するために低い移動度を有することができる。例えば、第２アクティブ層１４０は、第２酸化物半導体層１３２よりも低い移動度を有することができる。第２アクティブ層１４０と第２酸化物半導体層１３２が同じ金属組成を有する場合、第２アクティブ層１４０が低い移動度を有するようにするために、第２アクティブ層１４０の製造工程で高い酸素分圧を印加することができる。
しかしながら、本発明のまた他の一実施例はこれに限定されず、第２酸化物半導体層１３２が、第２アクティブ層１４０よりも低い移動度を有することもできる。第２酸化物半導体層１３２が低い移動度を有しても、第２酸化物半導体層１３２が薄い厚さで作くられると、薄膜トランジスタ５００の駆動特性を阻害しないことがあり得る。
本発明のまた他の一実施例によれば、第１酸化物半導体層１３１は、３～２０ｎｍの厚さを有することができ、５～１０ｎｍの厚さを有することができる。第２酸化物半導体層１３２は、２～５ｎｍの厚さを有することができ、２～４ｎｍの厚さを有することができる。第２アクティブ層１４０は、５～３０ｎｍの厚さを有することができ、１０～２０ｎｍの厚さを有することができる。
図５を参照すると、優れた安定性を有する第２酸化物半導体層１３２と第２アクティブ層１４０によって、第１酸化物半導体層１３１を保護することができる。第２酸化物半導体層１３２と第２アクティブ層１４０の間で第１酸化物半導体層１３１が保護されるため、薄膜トランジスタ５００が優れた駆動安定性を有することができ、信頼性を向上させることができる。
図６は、本発明のまた他の一実施例による薄膜トランジスタ６００の断面図である。
図６を参照すると、第１酸化物半導体層１３１は、第２酸化物半導体層１３２の側面と下面を覆うことができる。
図６を参照すると、第２酸化物半導体層１３２は、ソース電極１５１およびドレイン電極１５２と接触せず、第２アクティブ層１４０とも接触しないことがあり得る。
高移動度特性を有する第１酸化物半導体層１３１が、ソース電極１５１の側面およびドレイン電極１５２の側面と直接に接触することにより、薄膜トランジスタ６００が優れたオン（ＯＮ）電流特性を有することができる。
第１酸化物半導体層１３１と第２酸化物半導体層１３２を含む第１アクティブ層１３０の形成過程において、第１酸化物半導体層１３１を先に形成した後、その上に第２酸化物半導体層１３２を形成すると、図６の構造を有する第１アクティブ層１３０を作ることができる（図１０Ｅおよび図１０Ｆ参照）。
図７Ａおよび図７Ｂは、比較例に係る薄膜トランジスタ７１、７２のオン（ＯＮ）電流経路を表示する概略図である。
図７Ａおよび図７Ｂは、それぞれ、本発明の一実施例による図５および図６の薄膜トランジスタ５００、６００と類似に、３つの酸化物半導体層を有するが、第２アクティブ層１４０を有しない薄膜トランジスタ７１、７２を示している。
図７Ａおよび図７Ｂの薄膜トランジスタ７１、７２は、酸化物半導体層１３１、１３２、１３３からなるアクティブ層を含む。図７Ａの薄膜トランジスタ７１では、酸化物半導体層１３１、１３２、１３３が、ソース電極１５１とドレイン電極１５２の下部に配置される。図７Ｂの薄膜トランジスタ７２では、酸化物半導体層１３１、１３２、１３３がソース電極１５１とドレイン電極１５２の上部に配置される。
本発明の一実施例によれば、酸化物半導体層１３１、１３２、１３３は、主にｎ型半導体特性を有することができ、したがって、酸化物半導体層１３１、１３２、１３３からなるアクティブ層を有する薄膜トランジスタをターンオン（Ｔｕｒｎ－Ｏｎ）させるために、ゲート電極１６０に正（＋）の電圧が印加される。
ゲート電極１６０に正（＋）の電圧が印加される場合、移動度が高いかゲート電極１６０に近い、酸化物半導体層１３１、１３２、１３３の中の経路を通って主に電流が流れ得る。その結果、電流は、主に図７ａおよび図７ｂの矢印で示された経路を通って流れるようになる。
図７Ａおよび図７Ｂの薄膜トランジスタ７１、７２では、ソース電極１５１とドレイン電極１５２の下部または上部を通る経路を通って電流が流れるようになる。この場合、電流の経路が長くなり、電流経路が長くなるにつれて抵抗が増加するため、薄膜トランジスタのオン（ＯＮ）電流特性が低下し得る。
図８は、本発明のまた他の一実施例による薄膜トランジスタ６００のオン（ＯＮ）電流経路を示す概略図である。
図８を参照すると、本発明のまた他の一実施例による薄膜トランジスタ６００において、第１アクティブ層１３０が、ソース電極１５１の上面１５１ａおよび下面１５１ｂと接触しないで、ソース電極１５１とドレイン電極１５２の間の空間にのみ配置される。第１アクティブ層１３０が、ソース電極１５１の側面およびドレイン電極１５２の側面と接触することにより、ソース電極１５１とドレイン電極１５２の間で最短の電荷移動経路を確保することができる。したがって、経路上の損失なしにソース電極１５１とドレイン電極１５２の間で最短経路に電流を流すことができる。その結果、薄膜トランジスタ６００のオン（ＯＮ）電流特性を向上させることができる。
図９Ａおよび図９Ｂは、薄膜トランジスタの漏れ電流経路を示す概略図である。
図９Ａは、３つの酸化物半導体層１３１、１３２、１３３を含むが、第２アクティブ層１４０を含まない薄膜トランジスタを示し、図９Ｂは、第２アクティブ層１４０を含む本発明のまた他の一実施例による薄膜トランジスタ５００の一部分を示している。
アクティブ層１３０、１４０が、酸化物半導体物質からなる場合、薄膜トランジスタのオフ（ＯＦＦ）状態では、ゲート電極１６０に負（－）の電圧を印加することができる。
ゲート電極１６０に負（－）の電圧が印加される場合、薄膜トランジスタがオフ（ＯＦＦ）状態であっても、キャリアである電子が、酸化物半導体層１３１、１３２、１３３、１４０の中のゲート電極１６０から遠く離れた側に蓄積され得る。このように蓄積された電子によって漏れ電流が発生し得る。
図９Ａを参照すると、薄膜トランジスタのオフ（ＯＦＦ）状態で、最下部の酸化物半導体層１３３に電子を蓄積することができる。このように蓄積された電子が、ソース電極１５１とドレイン電極１５２の間を移動すると、漏れ電流が発生し得る。
図９Ｂを参照すると、本発明のまた他の一実施例による薄膜トランジスタ５００の場合、第１アクティブ層１３０の下部に配置された第２アクティブ層１４０を含む。図９Ｂに示す薄膜トランジスタのオフ（ＯＦＦ）状態では、アクティブ層１３０、１４０の最も下側の第２アクティブ層１４０の下部にキャリアである電子が集まり得る。ところで、本発明のまた他の一実施例によれば、第２アクティブ層１４０が、ソース電極１５１およびドレイン電極１５２の下部に配置されるため、漏れ電流を引き起こす電子の経路が長くなり、漏れ電流を抑制することができる。また、第２アクティブ層１４０は、半導体特性を有しはするが、低い移動度を有するため、第２アクティブ層１４０を通る漏れ電流をほとんど無視することができる。
したがって、本発明のまた他の一実施例によれば、第２アクティブ層１４０によって薄膜トランジスタ５００の漏れ電流を防止または抑制することができる。
以下、図１０Ａ～図１０Ｇを参照して、本発明の一実施例による薄膜トランジスタ６００の製造方法を説明する。
図１０Ａ～図１０Ｇは、本発明の一実施例による薄膜トランジスタ６００の製造工程図である。
図１０Ａを参照すると、基板１１０上に光遮断層１２０を形成し、光遮断層１２０上にバッファ層１２５を形成することができる。また、バッファ層１２５上に第２アクティブ層１４０を形成するための第２アクティブ物質層１４０ｍを形成することができる。第２アクティブ物質層１４０ｍは、例えば、優れた安定性を有する低移動度酸化物半導体物質で作ることができる。
図１０Ｂを参照すると、第２アクティブ物質層１４０ｍ上にソース電極１５１およびドレイン電極１５２を形成するための導電材層１５０ｍを形成する。導電材層１５０ｍは、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジウム（Ｎｄ）、銅（Ｃｕ）、およびそれらの合金の中の少なくとも１つを含むことができる。導電材層１５０ｍは、例えば、優れたエッチング安定性を有するチタン（Ｔｉ）を含むことができる。
例えば、ソース電極１５１およびドレイン電極１５２は、チタン（Ｔｉ）からなる単一膜構造を有することができる。また、ソース電極１５１とドレイン電極１５２は、チタン（Ｔｉ）からなる層を含む多層膜構造を有することができる。ソース電極１５１およびドレイン電極１５２が、チタン（Ｔｉ）からなる層を含む多層膜構造を有する場合、チタン（Ｔｉ）からなる層は、ソース電極１５１およびドレイン電極１５２の最上層に配置することができる。
図１０Ｃを参照すると、導電材層１５０ｍをパターニングしてソース電極１５１およびドレイン電極１５２を形成することができる。ソース電極１５１およびドレイン電極１５２は、第２アクティブ物質層１４０ｍ上に形成される。
図１０Ｄを参照すると、第２アクティブ物質層１４０ｍ、ソース電極１５１およびドレイン電極１５２上に第１アクティブ層１３０を形成するための第１アクティブ物質層１３０ｍを形成することができる。詳細には、第１アクティブ物質層１３０ｍは、ソース電極１５１とドレイン電極１５２の間、およびソース電極１５１とドレイン電極１５２の上部に配置され得る。
また、図１０Ｄを参照すると、第１アクティブ物質層１３０ｍは、第１酸化物半導体物質層１３１ｍおよび第２酸化物半導体物質層１３２ｍを含むことができる。したがって、第１アクティブ物質層１３０ｍを形成する工程は、第１酸化物半導体物質層１３１ｍを形成する工程、および第２酸化物半導体物質層１３２ｍを形成する工程を含むことができる。
図１０Ｅを参照すると、第１アクティブ物質層１３０ｍおよび第２アクティブ物質層１４０ｍをパターニングするために、フォトレジストパターン２７０を形成することができる。フォトレジストパターン２７０は、ソース電極１５１とドレイン電極１５２の間の上部に配置することができる。
図１０Ｆを参照すると、第１アクティブ物質層１３０ｍおよび第２アクティブ物質層１４０ｍをパターニングして第１アクティブ層１３０および第２アクティブ層１４０を形成することができる。
第１アクティブ層１３０および第２アクティブ層１４０を形成するために、フォトレジストパターン２７０を用いるフォトリソグラフィ方法を適用することができる。
図１０Ｅおよび図１０Ｆを参照すると、フォトレジストパターン２７０を用いたフォトリソグラフィ方法により、第１アクティブ物質層１３０ｍおよび第２アクティブ物質層１４０ｍを一緒にパターニングすることができる。その結果、第１アクティブ層１３０と第２アクティブ層１４０を同時に形成することができる。
図１０Ｆを参照すると、第１アクティブ層１３０は、ソース電極１５１とドレイン電極１５２の間に配置され、第２アクティブ層１４０と接触することができる。
図１０Ｇを参照すると、第１アクティブ層１３０、ソース電極１５１およびドレイン電極１５２上にゲート絶縁膜１６５を形成し、ゲート絶縁膜１６５上にゲート電極１６０を形成することができる。その結果、本発明のまた他の一実施例による薄膜トランジスタ６００を作製することができる。
図１１は、本発明のまた他の一実施例による表示装置７００の概略図である。
本発明のまた他の一実施例による表示装置７００は、図１１に示すように、表示パネル３１０、ゲートドライバ３２０、データドライバ３３０、および制御部３４０を含む。
表示パネル３１０にゲートライン（ＧＬ）およびデータライン（ＤＬ）が配置され、ゲートライン（ＧＬ）とデータライン（ＤＬ）の交差領域に画素（Ｐ）が配置される。画素（Ｐ）の駆動により映像が表示される。
制御部３４０は、ゲートドライバ３２０とデータドライバ３３０を制御する。
制御部３４０は、外部システム（未図示）から供給される信号を用いて、ゲートドライバ３２０を制御するためのゲート制御信号（ＧＣＳ）およびデータドライバ３３０を制御するためのデータ制御信号（ＤＣＳ）を出力する。また、制御部３４０は、外部システムから入力する入力映像データをサンプリングした後、それを再整列して、再整列したデジタル映像データ（ＲＧＢ）をデータドライバ３３０に供給する。
ゲート制御信号（ＧＣＳ）は、ゲートスタートパルス（ＧＳＰ）、ゲートシフトクロック（ＧＳＣ）、ゲート出力イネーブル信号（ＧＯＥ）、スタート信号（Ｖｓｔ）、およびゲートクロック（ＧＣＬＫ）などを含む。また、ゲート制御信号（ＧＣＳ）には、シフトレジスタを制御するための制御信号を含むことができる。
データ制御信号（ＤＣＳ）は、ソーススタートパルス（ＳＳＰ）、ソースシフトクロック信号（ＳＳＣ）、ソース出力イネーブル信号（ＳＯＥ）、極性制御信号（ＰＯＬ）などを含む。
データドライバ３３０は、表示パネル３１０のデータライン（ＤＬ）にデータ電圧を供給する。詳細には、データドライバ３３０は、制御部３４０から入力した映像データ（ＲＧＢ）をアナログデータ電圧に変換し、データ電圧をデータライン（ＤＬ）に供給する。
ゲートドライバ３２０は、シフトレジスタ３５０を含むことができる。
シフトレジスタ３５０は、制御部３４０から伝送されたスタート信号やゲートクロック等を用いて、１フレームの間、ゲートライン（ＧＬ）にゲートパルスを順次に供給する。ここで、１フレームとは、表示パネル３１０を介して１つの画像が出力される期間をいう。ゲートパルスは、画素（Ｐ）に配置されたスイッチング素子（薄膜トランジスタ）をターンオンさせることができるターンオン電圧を有している。
また、シフトレジスタ３５０は、１フレームのうち、ゲートパルスが供給されない残りの期間には、ゲートライン（ＧＬ）に、スイッチング素子をターンオフさせることができるゲートオフ信号を供給する。以下、ゲートパルスとゲートオフ信号を総称してスキャン信号（ＳＳまたはScan）という。
本発明の一実施例によれば、ゲートドライバ３２０を表示パネル３１０に実装することができる。このように、ゲートドライバ３２０が、表示パネル３１０に直接に実装されている構造をゲートインパネル（Gate In Panel：ＧＩＰ）構造という。
図１２は、図１１のいずれか1つの画素（Ｐ）の回路図であり、図１３は、図１２の画素（Ｐ）の平面図であり、図１４は、図１３のＩ－Ｉ’に沿った断面図である。
図１２の回路図は、表示素子７１０として有機発光ダイオード（ＯＬＥＤ）を含む表示装置７００の画素（Ｐ）に対する等価回路図である。
画素（Ｐ）は、表示素子７１０と、表示素子７１０を駆動する画素駆動部（ＰＤＣ）とを含む。図１２の画素駆動部（ＰＤＣ）は、スイッチングトランジスタである第１薄膜トランジスタ（ＴＲ１）、および駆動トランジスタである第２薄膜トランジスタ（ＴＲ２）とを含む。
本発明のまた他の一実施例による表示装置７００は、図１～図６に示した薄膜トランジスタ１００、２０１、２０２、３００、４００、５００、６００の中の少なくとも１つを含むことができる。
第１薄膜トランジスタ（ＴＲ１）は、ゲートライン（ＧＬ）およびデータライン（ＤＬ）に連結していて、ゲートライン（ＧＬ）を介して供給されるスキャン信号（ＳＳ）によってターンオン又はターンオフする。
データライン（ＤＬ）は、画素駆動部（ＰＤＣ）にデータ電圧（Ｖｄａｔａ）を提供し、第１薄膜トランジスタ（ＴＲ１）は、データ電圧（Ｖｄａｔａ）の印加を制御する。
駆動電源ライン（ＰＬ）は、表示素子７１０に駆動電圧（Ｖｄｄ）を提供し、第２薄膜トランジスタ（ＴＲ２）は、駆動電圧（Ｖｄｄ）を制御する。駆動電圧（Ｖｄｄ）は、表示素子７１０である有機発光ダイオード（ＯＬＥＤ）を駆動するための画素駆動電圧である。
ゲートドライバ３２０からゲートライン（ＧＬ）を介して印加されたスキャン信号（ＳＳ）によって、第１薄膜トランジスタ（ＴＲ１）がターンオンされると、データライン（ＤＬ）を介して供給されたデータ電圧（Ｖｄａｔａ）が、素子７１０に連結した第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）に供給される。データ電圧（Ｖｄａｔａ）は、第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）とソース電極（Ｓ２）との間に形成された第１キャパシタ（Ｃ１）に充電される。第１キャパシタ（Ｃ１）は、ストレージキャパシタ（Ｃｓｔ）である。
データ電圧（Ｖｄａｔａ）によって、第２薄膜トランジスタ（ＴＲ２）を介して表示素子７１０である有機発光ダイオード（ＯＬＥＤ）に供給される電流の量が制御され、これにより表示素子７１０から出力する光の階調を制御することができる。
図１３および図１４を参照すると、第１薄膜トランジスタ（ＴＲ１）および第２薄膜トランジスタ（ＴＲ２）が、基板１１０上に配置される。
基板１１０は、ガラスまたはプラスチックからなり得る。基板１１０として、フレキシブル特性を有するプラスチック、例えばポリイミド（ＰＩ）を使用することができる。
基板１１０上に光遮断層１２０が配置される。遮光層１２０は、外部から入射する光を遮断してアクティブ層（Ａ１、Ａ２）を保護する。
光遮断層１２０上にバッファ層１２５が配置される。バッファ層１２５は、絶縁性物質からなり、外部から流入する水分や酸素などからアクティブ層（Ａ１、Ａ２）を保護する。
バッファ層１２５上には、第１薄膜トランジスタ（ＴＲ１）のアクティブ層（Ａ１）と第２薄膜トランジスタ（ＴＲ２）のアクティブ層（Ａ２）が配置される。
アクティブ層（Ａ１、Ａ２）は、酸化物半導体物質を含むことができる。本発明のまた他の一実施例によれば、アクティブ層（Ａ１、Ａ２）は、酸化物半導体物質からなる酸化物半導体層である。例えば、アクティブ層（Ａ１、Ａ２）は、それぞれ第１アクティブ層１３０および第２アクティブ層１４０を含むことができる。
詳細には、第２アクティブ層１４０をバッファ層１２５上に配置することができる。
第２アクティブ層１４０上にソース電極（Ｓ１、Ｓ２）およびドレイン電極（Ｄ１、Ｄ２）を配置することができる。第１薄膜トランジスタ（ＴＲ１）の第２アクティブ層１４０上に第１薄膜トランジスタ（ＴＲ１）のソース電極（Ｓ１）およびドレイン電極（Ｄ１）を配置することができる。第２薄膜トランジスタ（ＴＲ２）の第２アクティブ層１４０上に第２薄膜トランジスタ（ＴＲ２）のソース電極Ｓ２およびドレイン電極（Ｄ２）を配置することができる。
本発明のまた他の一実施例によれば、ソース電極（Ｓ１、Ｓ２）とドレイン電極（Ｄ１、Ｄ２）は、説明の便宜上、区別したものであり、ソース電極（Ｓ１、Ｓ２）とドレイン電極（Ｄ１、Ｄ２）は、互いに交換することができる。したがって、ソース電極（Ｓ１、Ｓ２）は、ドレイン電極（Ｄ１、Ｄ２）になり得、ドレイン電極（Ｄ１、Ｄ２）は、ソース電極（Ｓ１、Ｓ２）になり得る。
バッファ層１２５上にデータライン（ＤＬ）と駆動電源ライン（ＰＬ）を配置することができる。
図１３および図１４を参照すれば、第２アクティブ層１４０および第１薄膜トランジスタ（ＴＲ１）のソース電極（Ｓ１）によって、データライン（ＤＬ）を形成することができる。第１薄膜トランジスタ（ＴＲ１）のソース電極（Ｓ１）は、データライン（ＤＬ）と一体に形成することができる。
また、第２アクティブ層１４０と第２薄膜トランジスタ（ＴＲ２）のドレイン電極（Ｄ２）によって、駆動電源ライン（ＰＬ）を形成することができる。図１３および図１４を参照すれば、第２薄膜トランジスタ（ＴＲ２）のドレイン電極（Ｄ２）を駆動電源ライン（ＰＬ）と一体的に形成することができる。
本発明のまた他の一実施例によれば、コンタクトホールなしに第１薄膜トランジスタ（ＴＲ１）のソース電極（Ｓ１）とデータライン（ＤＬ）が、互いに連結することができる。また、コンタクトホールなしに、第１薄膜トランジスタ（ＴＲ１）のアクティブ層（Ａ１）をソース電極（Ｓ１）およびドレイン電極（Ｄ１）とそれぞれ連結することができる。
本発明のまた他の一実施例によれば、コンタクトホールなしに第２薄膜トランジスタ（ＴＲ２）のドレイン電極（Ｄ２）と駆動電源ライン（ＰＬ）を互いに連結することができる。また、コンタクトホールなしに、第２薄膜トランジスタ（ＴＲ２）のアクティブ層（Ａ２）をソース電極Ｓ２およびドレイン電極（Ｄ２）にそれぞれ連結することができる。
第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）は、バッファ層１２５上に延長され、その一部が第１キャパシタ（Ｃ１）の第１キャパシタ電極（ＣＥ１）の役割をすることができる。第１キャパシタ電極（ＣＥ１）は、第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）の一部と第２アクティブ層１４０の一部とが重畳した構造からなり得る。
アクティブ層（Ａ１、Ａ２）、ソース電極（Ｓ１、Ｓ２）、ドレイン電極（Ｄ１、Ｄ２）、および第１キャパシタ電極（ＣＥ１）上にゲート絶縁膜１６５が配置される。ゲート絶縁膜１６５は、絶縁性を有し、アクティブ層（Ａ１、Ａ２）とゲート電極（Ｇ１、Ｇ２）を離隔させる。
ゲート絶縁膜１６５上に、第１薄膜トランジスタ（ＴＲ１）のゲート電極（Ｇ１）および第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）が配置される。
第１薄膜トランジスタ（ＴＲ１）のゲート電極（Ｇ１）は、第１薄膜トランジスタ（ＴＲ１）のアクティブ層（Ａ１）と重畳する。第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）は、第２薄膜トランジスタ（ＴＲ２）のアクティブ層（Ａ２）と重畳する。
図１３および図１４を参照すると、ゲート電極（Ｇ１、Ｇ２）と同一層に第１キャパシタ（Ｃ１）の第２キャパシタ電極（ＣＥ２）が配置される。ゲート電極（Ｇ１、Ｇ２）と第２キャパシタ電極（ＣＥ２）は、同一物質を用いる同一工程によって共に作製することができる。
第２キャパシタ電極（ＣＥ２）は、ゲート絶縁膜１６５に形成された第１コンタクトホール（Ｈ１）を介して、第１薄膜トランジスタ（ＴＲ１）のドレイン電極（Ｄ１）に延長され得る。第２キャパシタ電極（ＣＥ２）の一部が、第２薄膜トランジスタ（ＴＲ２）のアクティブ層（Ａ２）の上部に延長され、第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）となり得る。
その結果、第１薄膜トランジスタ（ＴＲ１）および第２薄膜トランジスタ（ＴＲ２）を形成することができる。
また、ゲート絶縁膜１６５上に第１ブリッジ（ＢＲ１）を形成することができる。第１ブリッジ（ＢＲ１）は、第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）と連結する。
ゲート電極（Ｇ１、Ｇ２）、第２キャパシタ電極（ＣＥ２）、および第１ブリッジ（ＢＲ１）上に平坦化層１７５が配置される。平坦化層１７５は、第１薄膜トランジスタ（ＴＲ１）および第２薄膜トランジスタ（ＴＲ２）の上部を平坦化し、第１薄膜トランジスタ（ＴＲ１）および第２薄膜トランジスタ（ＴＲ２）を保護する。
平坦化層１７５上に表示素子７１０の第１電極７１１が配置される。表示素子７１０の第１電極７１１は、平坦化層１７５に形成された第３コンタクトホール（Ｈ３）を介して、第１ブリッジ（ＢＲ１）と連結することができる。その結果、表示素子７１０の第１電極７１１を第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）と電気的に接続することができる。
第１電極７１１の端にバンク層７５０が配置される。バンク層７５０は、表示素子７１０の発光領域を定義する。
第１電極７１１上に有機発光層７１２が配置され、有機発光層７１２上に第２電極７１３が配置される。これにより、表示素子７１０が完成する。図１４に示す表示素子７１０は、有機発光ダイオード（ＯＬＥＤ）である。したがって、本発明のまた他の一実施例による表示装置７００は、有機発光表示装置である。
図１５は、本発明のまた他の一実施例による表示装置８００の画素（Ｐ）の回路図である。
図１５は、有機発光表示装置の画素（Ｐ）に対する等価回路図である。
図１５に示す表示装置８００の画素（Ｐ）は、表示素子７１０である有機発光ダイオード（ＯＬＥＤ）、および表示素子７１０を駆動する画素駆動部（ＰＤＣ）を含む。表示素子７１０は、画素駆動部（ＰＤＣ）に連結する。
画素（Ｐ）には、画素駆動部（ＰＤＣ）に信号を供給する信号ライン（ＤＬ、ＧＬ、ＰＬ、ＲＬ、ＳＣＬ）が、配置されている。
データライン（ＤＬ）にデータ電圧（Ｖｄａｔａ）が供給され、ゲートライン（ＧＬ）にスキャン信号（ＳＳ）が供給され、駆動電源ライン（ＰＬ）に画素を駆動する駆動電圧（Ｖｄｄ）が供給され、リファレンスライン（ＲＬ）にはリファレンス電圧（Ｖｒｅｆ）が供給され、センシング制御ライン（ＳＣＬ）にはセンシング制御信号（ＳＣＳ）が供給される。
画素駆動部（ＰＤＣ）は、例えば、ゲートライン（ＧＬ）およびデータライン（ＤＬ）に連結した第１薄膜トランジスタ（ＴＲ１）（スイッチングトランジスタ）、第１薄膜トランジスタ（ＴＲ１）を介して伝送されたデータ電圧（Ｖｄａｔａ）によって、表示素子７１０に出力される電流の大きさを制御する第２薄膜トランジスタ（ＴＲ２）（駆動トランジスタ）、第２薄膜トランジスタ（ＴＲ２）の特性を感知するための第３薄膜トランジスタ（ＴＲ３）（センシングトランジスタ）を含む。
第２薄膜トランジスタ（ＴＲ２）のゲート電極と表示素子７１０の間に第１キャパシタ（Ｃ１）が位置する。第１キャパシタ（Ｃ１）をストレージキャパシタ（Ｃｓｔ）ともいう。
第１薄膜トランジスタ（ＴＲ１）は、ゲートライン（ＧＬ）に供給されるスキャン信号（ＳＳ）によってターンオンされ、データライン（ＤＬ）に供給されるデータ電圧（Ｖｄａｔａ）を第２薄膜トランジスタ（ＴＲ２）のゲート電極に伝送する。
第３薄膜トランジスタ（ＴＲ３）は、第２薄膜トランジスタ（ＴＲ２）と表示素子７１０の間の第１ノード（ｎ１）およびリファレンスライン（ＲＬ）に連結し、センシング制御信号（ＳＣＳ）によりターンオン又はターンオフされ、センシング期間に駆動トランジスタである第２薄膜トランジスタ（ＴＲ２）の特性を感知する。
第２薄膜トランジスタ（ＴＲ２）のゲート電極に連結した第２ノード（ｎ２）は、第１薄膜トランジスタ（ＴＲ１）に連結する。第２ノード（ｎ２）と第１ノード（ｎ１）の間に第１キャパシタ（Ｃ１）が形成される。
第１薄膜トランジスタ（ＴＲ１）がターンオンされると、データライン（ＤＬ）を介して供給されたデータ電圧（Ｖｄａｔａ）が、第２薄膜トランジスタ（ＴＲ２）のゲート電極に供給される。データ電圧（Ｖｄａｔａ）は、第２薄膜トランジスタ（ＴＲ２）のゲート電極とソース電極（Ｓ２）の間に形成された第１キャパシタ（Ｃ１）に充電される。
第２薄膜トランジスタ（ＴＲ２）がオンすると、画素を駆動する駆動電圧（Ｖｄｄ）により、電流が第２薄膜トランジスタ（ＴＲ２）を介して表示素子７１０に供給され、表示素子７１０から光が出力する。
本発明のまた他の一実施例による表示装置８００は、図１～図６に示した薄膜トランジスタ１００、２０１、２０２、３００、４００、５００、６００の中の少なくとも１つを含むことができる。
図１６は、本発明のまた他の一実施例による表示装置９００の画素の回路図である。
図１６に示す表示装置９００の画素（Ｐ）は、表示素子７１０である有機発光ダイオード（ＯＬＥＤ）、および表示素子７１０を駆動する画素駆動部（ＰＤＣ）とを含む。表示素子７１０は、画素駆動部（ＰＤＣ）に連結する。
画素駆動部（ＰＤＣ）は、薄膜トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）を含む。
画素（Ｐ）には、画素駆動部（ＰＤＣ）に駆動信号を供給する信号ライン（ＤＬ、ＥＬ、ＧＬ、ＰＬ、ＳＣＬ、ＲＬ）が、配置されている。
図１６の画素（Ｐ）は、図１５の画素（Ｐ）と比較して、発光制御ライン（ＥＬ）をさらに含む。発光制御ライン（ＥＬ）に発光制御信号（ＥＭ）が供給される。
また、図１６の画素駆動部（ＰＤＣ）は、図１５の画素駆動部（ＰＤＣ）と比較して、第２薄膜トランジスタ（ＴＲ２）の発光時点を制御するための発光制御トランジスタである第４薄膜トランジスタ（ＴＲ４）をさらに含む。
第２薄膜トランジスタ（ＴＲ２）のゲート電極（Ｇ２）と表示素子７１０の間に第１キャパシタ（Ｃ１）が位置する。
第１薄膜トランジスタ（ＴＲ１）は、ゲートライン（ＧＬ）に供給されるスキャン信号（ＳＳ）によってターンオンされ、データライン（ＤＬ）に供給されるデータ電圧（Ｖｄａｔａ）を第２薄膜トランジスタ（ＴＲ２）のゲート電極に伝送する。
第３薄膜トランジスタ（ＴＲ３）は、リファレンスライン（ＲＬ）に連結し、センシング制御信号（ＳＣＳ）によってターンオンまたはターンオフされ、センシング期間に駆動トランジスタである第２薄膜トランジスタ（ＴＲ２）の特性を感知する。
第４薄膜トランジスタ（ＴＲ４）は、発光制御信号（ＥＭ）によって、駆動電圧（Ｖｄｄ）を第２薄膜トランジスタ（ＴＲ２）に伝達するか、駆動電圧（Ｖｄｄ）を遮断する。第４薄膜トランジスタ（ＴＲ４）がターンオンされると、第２薄膜トランジスタ（ＴＲ２）に電流が供給され、表示素子７１０から光が出力する。
本発明のまた他の一実施例による表示装置９００は、図１～図６に示した薄膜トランジスタ１００、２０１、２０２、３００、４００、５００、６００の中の少なくとも１つを含むことができる。
本発明のまた他の一実施例による画素駆動部（ＰＤＣ）は、上述した構造以外の他の様々な構造で形成することができる。画素駆動部（ＰＤＣ）は、例えば、５個以上の薄膜トランジスタを含むこともできる。
図１７は、本発明のまた他の一実施例による表示装置１０００の画素の回路図である。
図１７の表示装置１０００は、液晶表示装置である。
図１７に示す表示装置１０００の画素（Ｐ）は、画素駆動部（ＰＤＣ）、および画素駆動部（ＰＤＣ）に連結した液晶キャパシタ（Ｃｌｃ）を含む。液晶キャパシタ（Ｃｌｃ）は、表示素子に該当する。
画素駆動部（ＰＤＣ）は、ゲートライン（ＧＬ）およびデータライン（ＤＬ）と接続した薄膜トランジスタ（ＴＲ）、薄膜トランジスタ（ＴＲ）と共通電極３７２の間に接続したストレージキャパシタ（Ｃｓｔ）を含む。液晶キャパシタ（Ｃｌｃ）は、薄膜トランジスタ（ＴＲ）の画素電極３７１と共通電極３７２の間で、ストレージキャパシタ（Ｃｓｔ）と並列に接続する。
液晶キャパシタ（Ｃｌｃ）は、薄膜トランジスタ（ＴＲ）を介して画素電極３７１に供給されたデータ信号と、共通電極３７２に供給された共通電圧（Ｖｃｏｍ）との差電圧を充電し、充電した電圧により液晶を駆動して光透過量を制御する。ストレージキャパシタ（Ｃｓｔ）は、液晶キャパシタ（Ｃｌｃ）に充電された電圧を安定的に維持させる。
本発明のまた他の一実施例による表示装置１０００は、図１～図６に示す薄膜トランジスタ１００、２０１、２０２、３００、４００、５００、６００の中の少なくとも１つを含むことができる。
以上説明した本発明は、上述した実施例および添付の図によって限定されるものではなく、本発明の技術的事項から逸脱しない範囲内で種々の置換、変形および変更が可能であることが、本発明が属する技術分野において通常の知識を有する者にとっては明らかであろう。したがって、本発明の範囲は、後述する特許請求の範囲によって示され、特許請求の範囲の意味、範囲、およびその均等概念から導出される全ての変更または変形された形態が、本発明の範囲に含まれるものと解釈されなければならない。
１１０：基板
１２０：光遮断層
１２５：バッファ層
１３０：第１アクティブ層
１３１：第１酸化物半導体層
１３２：第２酸化物半導体層
１４０：第２アクティブ層
１５１：ソース電極
１５２：ドレイン電極
１６０：ゲート電極
１６５：ゲート絶縁膜

Claims (24)

  1. 互いに離隔したソース電極およびドレイン電極、
    前記ソース電極と前記ドレイン電極との間の第１アクティブ層、および
    前記第１アクティブ層と重畳するゲート電極、を含み、
    前記第１アクティブ層が、前記ソース電極の側面および前記ドレイン電極の側面と接触し、
    前記ソース電極、前記ドレイン電極、および前記第１アクティブ層と重畳する第２アクティブ層をさらに含み、
    前記第１アクティブ層が、前記ゲート電極と前記第２アクティブ層の間に配置されており、
    前記第２アクティブ層が、前記第１アクティブ層よりも低い移動度を有する、薄膜トランジスタ。
  2. 互いに離隔したソース電極およびドレイン電極、
    前記ソース電極と前記ドレイン電極との間の第１アクティブ層、および
    前記第１アクティブ層と重畳するゲート電極、を含み、
    前記第１アクティブ層が、前記ソース電極の側面および前記ドレイン電極の側面と接触し、
    前記ソース電極、前記ドレイン電極、および前記第１アクティブ層と重畳する第２アクティブ層をさらに含み、
    前記第１アクティブ層が、前記ゲート電極と前記第２アクティブ層の間に配置されており、
    前記第１アクティブ層が、第１酸化物半導体層および第２酸化物半導体層を含み、
    前記第１酸化物半導体層は、前記第２アクティブ層と接触し、
    前記第１酸化物半導体層が、前記第２アクティブ層よりも高い移動度を有する、薄膜トランジスタ。
  3. 互いに離隔したソース電極およびドレイン電極、
    前記ソース電極と前記ドレイン電極との間の第１アクティブ層、および
    前記第１アクティブ層と重畳するゲート電極、を含み、
    前記第１アクティブ層が、前記ソース電極の側面および前記ドレイン電極の側面と接触し、
    前記ソース電極、前記ドレイン電極、および前記第１アクティブ層と重畳する第２アクティブ層をさらに含み、
    前記第１アクティブ層が、前記ゲート電極と前記第２アクティブ層の間に配置されており、
    前記第１アクティブ層が、第１酸化物半導体層および第２酸化物半導体層を含み、
    前記第１酸化物半導体層は、前記第２アクティブ層と接触し、
    前記第２アクティブ層が、前記第２酸化物半導体層よりも低い移動度を有する、薄膜トランジスタ。
  4. 前記第１アクティブ層が、前記ソース電極の上面および下面と接触せず、かつ前記ドレイン電極の上面および下面と接触しない、請求項１～３のいずれか一項に記載の薄膜トランジスタ。
  5. 前記第１アクティブ層が、前記ソース電極と同一または前記ソース電極よりも薄い厚さを有する、請求項１～３のいずれか一項に記載の薄膜トランジスタ。
  6. 前記第１アクティブ層の全体が、前記ゲート電極と重畳する、請求項１～３のいずれか一項に記載の薄膜トランジスタ。
  7. 前記ソース電極および前記ドレイン電極が、前記第１アクティブ層よりも小さいエッチングレートを有する、請求項１～３のいずれか一項に記載の薄膜トランジスタ。
  8. 前記ソース電極および前記ドレイン電極が、それぞれチタン（Ｔｉ）を含む、請求項１～３のいずれか一項に記載の薄膜トランジスタ。
  9. 前記第１アクティブ層が、第１酸化物半導体層および第２酸化物半導体層を含む、請求項１に記載の薄膜トランジスタ。
  10. 前記第１酸化物半導体層が、前記第２酸化物半導体層よりも高い移動度を有する、請求項９に記載の薄膜トランジスタ。
  11. 前記第１酸化物半導体層が、前記第２酸化物半導体層の側面と下面を覆う、請求項９に記載の薄膜トランジスタ。
  12. 前記第２酸化物半導体層が、前記ソース電極および前記ドレイン電極と接触しない、請求項９に記載の薄膜トランジスタ。
  13. 前記第２酸化物半導体層が、前記第１酸化物半導体層の側面と下面を覆う、請求項９に記載の薄膜トランジスタ。
  14. 前記第１酸化物半導体層が、前記ソース電極および前記ドレイン電極と接触しない、請求項９に記載の薄膜トランジスタ。
  15. 前記第２アクティブ層が、前記ソース電極の下面および前記ドレイン電極の下面と接触する、請求項１～３のいずれか一項に記載の薄膜トランジスタ。
  16. 前記第１酸化物半導体層が、前記第２酸化物半導体層よりも高い移動度を有する、請求項２または３に記載の薄膜トランジスタ。
  17. 前記第１酸化物半導体層が、前記第２酸化物半導体層の側面と下面を覆う、請求項２または３に記載の薄膜トランジスタ。
  18. 前記第２酸化物半導体層が、前記ソース電極、前記ドレイン電極および前記第２アクティブ層と接触しない、請求項１７に記載の薄膜トランジスタ。
  19. 請求項１～３のいずれか一項に記載の薄膜トランジスタを含む表示装置。
  20. 基板上に第２アクティブ物質層を形成すること、
    前記第２アクティブ物質層上にソース電極およびドレイン電極を形成すること、
    前記第２アクティブ物質層、前記ソース電極および前記ドレイン電極上に第１アクティブ物質層を形成すること、および
    前記第１アクティブ物質層および前記第２アクティブ物質層をパターニングして、第１アクティブ層および第２アクティブ層を形成すること、を含み、
    前記第１アクティブ層が、前記ソース電極と前記ドレイン電極との間に配置され、前記第２アクティブ層と接触し、
    前記ソース電極、前記ドレイン電極、および前記第１アクティブ層と重畳する第２アクティブ層をさらに含み、
    前記第１アクティブ層が、ゲート電極と前記第２アクティブ層の間に配置されており、
    前記第２アクティブ層が、前記第１アクティブ層よりも低い移動度を有する、薄膜トランジスタの製造方法。
  21. 基板上に第２アクティブ物質層を形成すること、
    前記第２アクティブ物質層上にソース電極およびドレイン電極を形成すること、
    前記第２アクティブ物質層、前記ソース電極および前記ドレイン電極上に第１アクティブ物質層を形成すること、および
    前記第１アクティブ物質層および前記第２アクティブ物質層をパターニングして、第１アクティブ層および第２アクティブ層を形成すること、を含み、
    前記第１アクティブ層が、前記ソース電極と前記ドレイン電極との間に配置され、前記第２アクティブ層と接触し、
    前記ソース電極、前記ドレイン電極、および前記第１アクティブ層と重畳する第２アクティブ層をさらに含み、
    前記第１アクティブ層が、ゲート電極と前記第２アクティブ層の間に配置されており、
    前記第１アクティブ層が、第１酸化物半導体層および第２酸化物半導体層を含み、
    前記第１酸化物半導体層は、前記第２アクティブ層と接触し、
    前記第１酸化物半導体層が、前記第２アクティブ層よりも高い移動度を有する、薄膜トランジスタの製造方法。
  22. 基板上に第２アクティブ物質層を形成すること、
    前記第２アクティブ物質層上にソース電極およびドレイン電極を形成すること、
    前記第２アクティブ物質層、前記ソース電極および前記ドレイン電極上に第１アクティブ物質層を形成すること、および
    前記第１アクティブ物質層および前記第２アクティブ物質層をパターニングして、第１アクティブ層および第２アクティブ層を形成すること、を含み、
    前記第１アクティブ層が、前記ソース電極と前記ドレイン電極との間に配置され、前記第２アクティブ層と接触し、
    前記ソース電極、前記ドレイン電極、および前記第１アクティブ層と重畳する第２アクティブ層をさらに含み、
    前記第１アクティブ層が、ゲート電極と前記第２アクティブ層の間に配置されており、
    前記第１アクティブ層が、第１酸化物半導体層および第２酸化物半導体層を含み、
    前記第１酸化物半導体層は、前記第２アクティブ層と接触し、
    前記第２アクティブ層が、前記第２酸化物半導体層よりも低い移動度を有する、薄膜トランジスタの製造方法。
  23. 前記第１アクティブ物質層および前記第２アクティブ物質層が、一緒にパターニングされる、請求項２０～２２のいずれか一項に記載の薄膜トランジスタの製造方法。
  24. 前記第１アクティブ物質層を形成することが、第１酸化物半導体物質層を形成すること、および第２酸化物半導体物質層を形成することを含む、請求項２０～２２のいずれか一項に記載の薄膜トランジスタの製造方法。
JP2022135539A 2021-09-03 2022-08-29 薄膜トランジスタ、その製造方法およびそれを含む表示装置 Active JP7465922B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0117950 2021-09-03
KR20210117950 2021-09-03
KR10-2021-0194206 2021-12-31
KR1020210194206A KR20230034837A (ko) 2021-09-03 2021-12-31 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
JP2023037592A JP2023037592A (ja) 2023-03-15
JP7465922B2 true JP7465922B2 (ja) 2024-04-11

Family

ID=85349595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022135539A Active JP7465922B2 (ja) 2021-09-03 2022-08-29 薄膜トランジスタ、その製造方法およびそれを含む表示装置

Country Status (3)

Country Link
US (1) US20230070356A1 (ja)
JP (1) JP7465922B2 (ja)
CN (1) CN115763570A (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225652A (ja) 2013-04-12 2014-12-04 株式会社半導体エネルギー研究所 半導体装置
JP2015038895A (ja) 2007-03-27 2015-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2015144271A (ja) 2013-12-26 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
JP2016197708A (ja) 2014-12-10 2016-11-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2018051860A1 (ja) 2016-09-16 2018-03-22 東レ株式会社 電界効果トランジスタの製造方法および無線通信装置の製造方法
JP2018098504A (ja) 2016-12-07 2018-06-21 ツィンファ ユニバーシティ 薄膜トランジスタ及びその製造方法
JP2019091794A (ja) 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
WO2019186331A1 (ja) 2018-03-29 2019-10-03 株式会社半導体エネルギー研究所 半導体装置
WO2020003047A1 (ja) 2018-06-29 2020-01-02 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2021055049A (ja) 2019-09-27 2021-04-08 東レ株式会社 樹脂組成物、それを用いた素子の製造方法
JP2021068866A (ja) 2019-10-28 2021-04-30 日立金属株式会社 酸化物半導体装置およびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015038895A (ja) 2007-03-27 2015-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2014225652A (ja) 2013-04-12 2014-12-04 株式会社半導体エネルギー研究所 半導体装置
JP2015144271A (ja) 2013-12-26 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
JP2016197708A (ja) 2014-12-10 2016-11-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2018051860A1 (ja) 2016-09-16 2018-03-22 東レ株式会社 電界効果トランジスタの製造方法および無線通信装置の製造方法
JP2018098504A (ja) 2016-12-07 2018-06-21 ツィンファ ユニバーシティ 薄膜トランジスタ及びその製造方法
JP2019091794A (ja) 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
WO2019186331A1 (ja) 2018-03-29 2019-10-03 株式会社半導体エネルギー研究所 半導体装置
WO2020003047A1 (ja) 2018-06-29 2020-01-02 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2021055049A (ja) 2019-09-27 2021-04-08 東レ株式会社 樹脂組成物、それを用いた素子の製造方法
JP2021068866A (ja) 2019-10-28 2021-04-30 日立金属株式会社 酸化物半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN115763570A (zh) 2023-03-07
US20230070356A1 (en) 2023-03-09
JP2023037592A (ja) 2023-03-15

Similar Documents

Publication Publication Date Title
KR102585516B1 (ko) 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
US20230165047A1 (en) Display apparatus comprising thin film transistor
CN115763491A (zh) 薄膜晶体管基板及包括该薄膜晶体管基板的显示装置
JP7465922B2 (ja) 薄膜トランジスタ、その製造方法およびそれを含む表示装置
KR20200016073A (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 표시장치
KR20230034837A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US20230076003A1 (en) Thin film transistor and display apparatus comprising the same
JP7339407B2 (ja) 薄膜トランジスタ基板およびそれを含む表示装置
KR102599741B1 (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
US20230127842A1 (en) Thin film transistor substrate and display device comprising the same
US20230110764A1 (en) Thin film transistor, fabricating method thereof and display device comprising the same
US20230071215A1 (en) Thin Film Transistor, Fabrication Method Thereof, and Display Apparatus Comprising the Same
US20240194791A1 (en) Thin film transistor and display apparatus comprising the same
US20230165057A1 (en) Thin film transistor, thin film transistor substrate and display apparatus
US20230072208A1 (en) Thin film transistor and display device comprising the same
KR102655208B1 (ko) 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20230034839A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20220093422A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20230062169A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230086883A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230034844A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20230063432A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230034835A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20230088074A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230034846A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240401

R150 Certificate of patent or registration of utility model

Ref document number: 7465922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150