JP7339407B2 - 薄膜トランジスタ基板およびそれを含む表示装置 - Google Patents

薄膜トランジスタ基板およびそれを含む表示装置 Download PDF

Info

Publication number
JP7339407B2
JP7339407B2 JP2022139445A JP2022139445A JP7339407B2 JP 7339407 B2 JP7339407 B2 JP 7339407B2 JP 2022139445 A JP2022139445 A JP 2022139445A JP 2022139445 A JP2022139445 A JP 2022139445A JP 7339407 B2 JP7339407 B2 JP 7339407B2
Authority
JP
Japan
Prior art keywords
gate electrode
thin film
active layer
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022139445A
Other languages
English (en)
Other versions
JP2023037612A (ja
Inventor
セヒ パク，
クァンミン チョ，
ジョンウ パク，
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210194208A external-priority patent/KR20230034839A/ko
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2023037612A publication Critical patent/JP2023037612A/ja
Application granted granted Critical
Publication of JP7339407B2 publication Critical patent/JP7339407B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明の一実施例は、薄膜トランジスタ基板およびそれを含む表示装置に関するものである。
表示装置は、マルチメディアの発展とともにその重要性が増大しており、近年、液晶表示装置、プラズマ表示装置、有機発光表示装置などの平板表示装置が商用化されている。
このような平板表示装置には、様々な機能を有する薄膜トランジスタが配置される。例えば、有機発光表示装置は、画素を駆動するための駆動トランジスタと、駆動トランジスタを制御するためのスイッチングトランジスタとを含む。表示品質を向上させ、画素の発光を効率的に制御するために、表示装置には発光を制御するためのトランジスタ、トランジスタの機能をセンシングするためのトランジスタなど様々な薄膜トランジスタを配置することができる。
近年、表示装置が高品質かつ高解像度化されるにつれて、表示装置に薄膜トランジスタが高密度に集積化されている。その結果、限られた領域に多数の薄膜トランジスタが配置されるため、キャパシタ領域が十分に確保されないという問題が発生することもある。したがって、表示装置に多数の薄膜トランジスタを配置する場合、薄膜トランジスタおよびそれらに連結した配線を効率的に配置する必要がある。
本発明の一実施例は、多数の薄膜トランジスタおよびそれらに連結した配線を効率的に配置することができる薄膜トランジスタ基板を提供することを目的とする。
本発明の一実施例は、信号配線と薄膜トランジスタのゲート電極とが重畳しても、薄膜トランジスタの機能を円滑に発揮することができる薄膜トランジスタ基板を提供することを目的とする。
本発明の他の実施例は、上記のような薄膜トランジスタ基板を含む表示装置を提供することを目的とする。
本発明の一実施例は、発光制御のための発光制御ラインと駆動トランジスタのゲート電極とが重畳しても、駆動トランジスタの駆動を円滑に制御することができる表示装置を提供することを目的とする。
上記の技術的課題を達成するための本発明の一実施例は、ベース基板上の第１薄膜トランジスタおよび第２薄膜トランジスタを含み、前記第１薄膜トランジスタは、前記ベース基板上の第１アクティブ層および前記第１アクティブ層と離隔した第１ゲート電極を含み、前記第２薄膜トランジスタは、前記ベース基板上の第２アクティブ層、前記第２アクティブ層と離隔した第２ゲート電極、および前記第２アクティブ層と前記第２ゲート電極間の補助ゲート電極を含み、前記第１アクティブ層および前記第２アクティブ層が一体に形成されて互いに連結し、前記補助ゲート電極が、前記第１ゲート電極と一体に形成されて前記第２アクティブ層およ前記第２ゲート電極と離隔していて、前記第２ゲート電極が、前記補助ゲート電極と少なくとも一部重畳する、薄膜トランジスタ基板を提供する。
前記補助ゲート電極に、前記第１ゲート電極と同じ電圧を印加することができる。
前記第２薄膜トランジスタがターンオン（Ｔｕｒｎ－Ｏｎ）されると、前記第１薄膜トランジスタがターンオン（Ｔｕｒｎ－Ｏｎ）されるように構成することができる。
前記第２ゲート電極に第２ゲート電圧が印加されると、前記第１ゲート電極に第１ゲート電圧が印加されるように構成することができる。
前記第２アクティブ層は、チャネル部、前記チャネル部の一側に接触する第１連結部、および前記チャネル部の他側に接触する第２連結部を含み、前記チャネル部の一部は、前記補助ゲート電極と重畳し、前記チャネル部の他の一部は、前記補助ゲート電極と重畳しないことがあり得る。
前記補助ゲート電極と重畳しない前記チャネル部の前記他の一部は、前記第２ゲート電極と重畳することもできる。
前記チャネル部の前記第１連結部側の一部は、前記補助ゲート電極と重畳し、前記第２ゲート電極と重畳しない。
前記チャネル部の前記第２連結部側の一部は、前記補助ゲート電極と重畳し、前記第２ゲート電極と重畳しない。
前記第１アクティブ層および前記第２アクティブ層は、ＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質、ＩＺＯ（ＩｎＺｎＯ）系酸化物半導体物質、ＩＧＺＴＯ（ＩｎＧａＺｎＳｎＯ）系酸化物半導体物質、ＩＴＺＯ（ＩｎＳｎＺｎＯ）系酸化物半導体物質、ＦＩＺＯ（ＦｅＩｎＺｎＯ）系酸化物半導体物質、ＺｎＯ系酸化物半導体物質、ＳＩＺＯ（ＳｉＩｎＺｎＯ）系酸化物半導体物質、ＺｎＯＮ（Ｚｎ－Ｏｘｙｎｉｔｒｉｄｅ）系酸化物半導体物質、ＧＺＯ（ＧａＺｎＯ）系酸化物半導体物質、ＩＧＯ（ＩｎＧａＯ）系酸化物半導体物質およびＧＺＴＯ（ＧａＺｎＳｎＯ）系酸化物半導体物質の中の少なくとも一つを含むことができる。
前記第１アクティブ層および前記第２アクティブ層は、それぞれ、第１酸化物半導体層および前記第１酸化物半導体層上の第２酸化物半導体層を含むことができる。
前記薄膜トランジスタ基板は、前記ベース基板上の第１光遮断層と前記第１光遮断層上の第２光遮断層とを含み、前記第１光遮断層と前記第２光遮断層とは互いに離隔して且つ重畳し、前記第１光遮断層および前記第２光遮断層の一方は、前記第２アクティブ層と連結し、前記第１光遮断層および前記第２光遮断層の他方は、前記第２ゲート電極と連結する。
前記第１光遮断層と第２光遮断層は、前記キャパシタを形成することができる。
本発明の他の実施例は、前記の薄膜トランジスタ基板を含む表示装置を提供する。
前記第１薄膜トランジスタは、発光制御トランジスタであり、前記第２薄膜トランジスタは、駆動トランジスタであり得る。
前記第１ゲート電極および前記補助ゲート電極に、発光制御信号を印加することができる。
前記第１ゲート電極および前記補助ゲート電極は、発光制御ラインの一部であり得る。
前記第１光遮断層と前記第２光遮断層の重畳によって、ストレージキャパシタを形成することができる。
前記表示装置は、駆動トランジスタ、発光制御トランジスタおよびスイッチングトランジスタをさらに含み、前記駆動トランジスタのアクティブ層および前記発光制御トランジスタのアクティブ層は一体に構成され、前記スイッチングトランジスタのアクティブ層と区別することができる。
前記表示装置は、センシングトランジスタをさらに含み、前記センシングトランジスタのアクティブ層は、前記駆動トランジスタのアクティブ層および前記発光制御トランジスタのアクティブ層と一体に構成され、前記スイッチングトランジスタのアクティブ層と区別することができる。
本発明の一実施例によれば、多数の薄膜トランジスタおよびそれらに連結した配線を効率的に配置することができ、薄膜トランジスタを高密度に集積することができる。特に、本発明の一実施例によれば、信号配線と薄膜トランジスタのゲート電極とが重畳しても薄膜トランジスタの機能を円滑に発揮することができるため。空間活用性に優れている。また、本発明の一実施例によれば、キャパシタ領域を容易に確保することができる。
本発明の一実施例による表示装置では、発光制御ラインと駆動トランジスタのゲート電極とが重畳しても、駆動トランジスタの駆動を円滑に制御することができる。したがって、表示装置における素子の配置が容易であり、ストレージキャパシタ空間の確保が容易であり、画素の駆動電圧を安定して充電制御することができるため、表示装置に優れた表示性能を有することができる。
本発明の一実施例による薄膜トランジスタ基板の平面図である。 図１ＡのＩ－Ｉ’に沿って切断した断面図である。 第２アクティブ層のチャネル部、第２ゲート電極および補助ゲート電極の部分拡大図である。 本発明の他の一実施例による薄膜トランジスタ基板の断面図である。 本発明のまた他の一実施例による薄膜トランジスタ基板の平面図である。 図３ＡのＩＩ－ＩＩ’に沿って切断した断面図である。 本発明のまた他の一実施例による薄膜トランジスタ基板の断面図である。 本発明のまた他の一実施例による薄膜トランジスタ基板の断面図である。 本発明のまた他の一実施例による表示装置の概略図である。 図６のいずれか一つの画素の回路図である。 図７の画素の平面図である。 図８のＩＩＩ－ＩＩＩ’に沿って切断した断面図である。 図８のＩＶ－ＩＶ’に沿って切断した断面図である。
本発明の利点および特徴、ならびにそれらを達成する方法は、添付の図と共に詳細に後述される実施例を参照することによって明らかになるであろう。しかしながら、本発明は、以下に開示される実施例に限定されるものではなく、様々な形態で具現されるものであり、本発明の開示が完全になるように、本発明が属する技術分野における通常の知識を有する者に発明の範疇を知らせるために提供されるものである。本発明は、特許請求の範囲によってのみ定義される。
本発明の実施例を説明するための図に開示された形状、大きさ、比率、角度、個数などは例示的なものであるため、本発明が図に示された事項に限定されるものではない。本明細書を通じて、同じ構成要素は同じ参照番号と付与することができる。なお、本発明の説明において、関連する公知技術の詳細な説明が、本発明の要旨を不必要に曖昧にし得ると判断される場合、その詳細な説明は省略する。
本明細書で言及される「含む」、「有する」、「からなる」などが使用される場合、「～のみ」という表現が使用されない限り、他の部分を追加することができる。構成要素が単数で表される場合、特に明示的な記載がない限り複数を含む。
構成要素を解釈する際には、別途明示的な記載がなくても誤差範囲を含むものと解釈する。
例えば、「～上に」、「～上部に」、「～下部に」、「～横に」などで２つの部分の位置関係が説明される場合、「すぐ」または「直接」という表現が使用されていない場合は、２つの部分の間に１つ以上の他の部分が位置することができる。
空間的に相対的な用語である「下（ｂｅｌｏｗ，ｂｅｎｅａｔｈ）」、「下部（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」などは、図に示されるように、１つの要素または構成要素である他の要素または構成要素との相関を容易に説明するために使用することができる。空間的に相対的な用語は、図に示されている方向に加えて、使用中または動作中の要素の異なる方向を含む用語として理解されなければならない。例えば、図に示されている要素を反転する場合、他の要素の「下（ｂｅｌｏｗ）」または「下（ｂｅｎｅａｔｈ）と記載された要素は、他の要素の「上」に置くことができる。したがって、例示的な用語「下」は、下方向と上方向の両方を含み得る。同様に、例示的な用語「上」または「上方」は、上下の方向の両方を含むことができる。
時間関係の説明である場合、例えば、「～後に」、「～に続き」、「～次に」、「～前に」などで時間的先後関係が説明される場合、「すぐ」または「直接」という表現が使用されない限り、連続的でない場合も含むことができる。
第１、第２などは様々な構成要素を説明するために使用されるが、これらの構成要素はこれらの用語によって限定されない。これらの用語は、１つの構成要素を他の構成要素と区別するために使用されるだけである。したがって、以下で言及される第１構成要素は、本発明の技術的思想内で第２構成要素であり得る。
「少なくとも１つ」という用語は、１つ以上の関連項目から提示可能なすべての組み合わせを含むことを理解しなければならない。例えば、「第１項目、第２項目および第３項目の中の少なくとも１つ」の意味は、第１項目、第２項目または第３項目のそれぞれ、ならびに第１項目、第２項目および第３項目の中の２つ以上から提示できるすべての項目の組み合わせを意味することができる。
本発明の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に様々な連動および駆動が可能であり、各実施例は互いに独立して実施可能であり、関連して一緒に実施することもできる。
本発明の実施例を説明する各図の構成要素に参照符号を追加するにあたり、同一の構成要素については、他の図に表示されていても可能な限り同一の符号を付与することができる。
本発明の実施例において、ソース電極とドレイン電極は、説明の便宜上、区別されたものであり、ソース電極とドレイン電極は互いに入れ替えることができる。ソース電極がドレイン電極となり、ドレイン電極がソース電極となり得る。また、いずれか一つの実施例のソース電極は、他の実施例ではドレイン電極となり得、また、一つの実施例のドレイン電極は、他の実施例ではソース電極となり得る。
本発明のいくつかの実施例では、説明の便宜上、ソース連結部とソース電極を区別し、ドレイン連結部とドレイン電極を区別することができるが、本発明の実施例はこれに限定されるものではない。ソース連結部がソース電極となり得、ドレイン連結部がドレイン電極となり得る。また、ソース連結部がドレイン電極にもなり得、ドレイン領域がソース電極にもなり得る。
図１Ａは、本発明の一実施例による薄膜トランジスタ基板１００の平面図であり、図１Ｂは、図１ＡのＩ－Ｉ’に沿って切断した断面図である。
本発明の一実施例による薄膜トランジスタ基板１００は、ベース基板１１０上の第１薄膜トランジスタ（ＴＦＴ１）と第２薄膜トランジスタ（ＴＦＴ２）を含む。
図１Ａおよび図１Ｂを参照すると、第１薄膜トランジスタ（ＴＦＴ１）は、ベース基板１１０上の第１アクティブ層１３０、および第１アクティブ層１３０と離隔した第１ゲート電極１５０を含むことができる。第２薄膜トランジスタ（ＴＦＴ）は、ベース基板１１０上の第２アクティブ層２３０、第２アクティブ層２３０と離隔した第２ゲート電極２５０、および第２アクティブ層２３０および第２ゲート電極２５０間の補助ゲート電極２４０を含むことができる。
以下、本発明の一実施例による薄膜トランジスタ基板１００の各構成要素について詳細に説明する。
ベース基板１１０としてガラスまたはプラスチックを使用することができる。プラスチックとしてフレキシブルな特性を有する透明プラスチック、例えばポリイミドを使用することができる。ポリイミドをベース基板１１０として使用する場合、ベース基板１１０上で高温蒸着工程が行われることを考慮すると、高温に耐えることができる耐熱性ポリイミドを使用することができる。
ベース基板１１０上に光遮断層１１１、１１２を配置することができる。光遮断層１１１、１１２は、外部から入射する光を遮断して薄膜トランジスタ（ＴＦＴ１、ＴＦＴ２）を保護することができる。光遮断層１１１、１１２は省略することもできる。
本発明の一実施例によれば、光遮断層１１１、１１２は、第１薄膜トランジスタ（ＴＦＴ１）および第２薄膜トランジスタ（ＴＦＴ２）の中の少なくとも１つと重畳することができる。光遮断層１１１、１１２は、特に、第２薄膜トランジスタ（ＴＦＴ２）と重畳することができる。
図１Ａおよび図１Ｂを参照すると、ベース基板１１０上に第１光遮断層１１１を配置し、第１光遮断層１１１上に第１バッファ層１２１を配置することができる。第１バッファ層１２１上に第２光遮断層１１２を配置し、第２光遮断層１１２上に第２バッファ層１２２を配置することができる。
バッファ層１２１、１２２は、絶縁物質で作ることができる。例えば、バッファ層１２１、１２２は、酸化シリコン、窒化シリコン、および金属酸化物などの絶縁物質の中の少なくとも１つを含むことができる。バッファ層１２１、１２２は、単一膜構造を有することもでき、多層膜構造を有することもできる。
バッファ層１２１、１２２は、空気および水分を遮断してアクティブ層１３０、２３０を保護することができる。また、バッファ層１２１、１２２によって、光遮断層１１１、１１２が配置されたベース基板１１０の上部の表面を均一にすることができる。
第１光遮断層１１１と第２光遮断層１１２とは、互いに離隔して重畳することができる。第１光遮断層１１１および第２光遮断層１１２のいずれか一方は、第２アクティブ層２３０と連結し、第１光遮断層１１１および第２光遮断層１１２の他方は、第２ゲート電極２５０と連結することができる。詳細には、第１光遮断層１１１は、第２ゲート電極２５０と連結し、第２光遮断層１１２は、第２アクティブ層２３０と連結することができる。
図１Ａおよび図１Ｂに、第１光遮断層１１１は、コンタクトホールを介して第２ゲート電極２５０に連結し、第２光遮断層１１２は、コンタクトホールを介して第２アクティブ層２３０の第２連結部２３０ｂに連結した構成が開示されている。
本発明の一実施例によれば、第１光遮断層１１１と第２光遮断層１１２は、キャパシタ（Ｃａｐ）を形成することができる。
図１Ｂを参照すると、第１アクティブ層１３０および第２アクティブ層２３０を第２バッファ層１２２上に配置することができる。
図１Ａおよび図１Ｂを参照すれば、第１アクティブ層１３０と第２アクティブ層２３０は、一体に形成して互いに連結することができる。
本発明の一実施例によれば、第１アクティブ層１３０と第２アクティブ層２３０は、同じ半導体物質によって形成することができる。第１アクティブ層１３０と第２アクティブ層２３０は、酸化物半導体物質を含むことができる。
第１アクティブ層１３０と第２アクティブ層２３０は、例えば、ＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質、ＩＺＯ（ＩｎＺｎＯ）系酸化物半導体物質、ＩＧＺＴＯ（ＩｎＧａＺｎＳｎＯ）系酸化物半導体物質、ＩＴＺＯ（ＩｎＳｎＺｎＯ）系酸化物半導体物質、ＦＩＺＯ（ＦｅＩｎＺｎＯ）系酸化物半導体物質、ＺｎＯ系酸化物半導体物質、ＳＩＺＯ（ＳｉＩｎＺｎＯ）系酸化物半導体物質、ＺｎＯＮ（Ｚｎ－Ｏｘｙｎｉｔｒｉｄｅ）系酸化物半導体物質、ＧＺＯ（ＧａＺｎＯ）系酸化物半導体物質、ＩＧＯ（ＩｎＧａＯ）系酸化物半導体物質およびＧＺＴＯ（ＧａＺｎＳｎＯ）系酸化物半導体物質の中の少なくとも一つを含むことができる。
しかしながら、本発明の一実施例はこれに限定されるものではなく、当業界で知られた他の半導体物質によって第１アクティブ層１３０および第２アクティブ層２３０を形成することもできる。
第１アクティブ層１３０は、チャネル部１３０ｎ、第１連結部１３０ａ、および第２連結部１３０ｂを含むことができる。第１アクティブ層１３０の第１連結部１３０ａは、チャネル部１３０ｎの一側に連結し、第２連結部１３０ｂは、チャネル部１３０ｎの他側に連結することができる。
第２アクティブ層２３０は、チャネル部２３０ｎ、第１連結部２３０ａ、および第２連結部２３０ｂを含むことができる。第２アクティブ層２３０の第１連結部２３０ａは、チャネル部２３０ｎの一側に連結し、第２連結部２３０ｂは、チャネル部２３０ｎの他側に連結することができる。
第１アクティブ層１３０および第２アクティブ層２３０に対する選択的導体化により、第１連結部１３０ａ、２３０ａおよび第２連結部１３０ｂ、２３０ｂを形成することができる。
図１Ｂを参照すると、第１アクティブ層１３０の第２連結部１３０ｂと第２アクティブ層２３０の第１連結部２３０ａとを互いに連結することができる。第１アクティブ層１３０と第２アクティブ層２３０が同一物質からなるため、第１アクティブ層１３０の第２連結部１３０ｂと第２アクティブ層２３０の第１連結部２３０ａ間の境界は、明確ではないことがあり得る。
第１連結部１３０ａ、２３０ａおよび第２連結部１３０ｂ、２３０ｂは、説明の便宜上、区別したものであり、これらの位置はそれぞれ独立して互いに替えることができる。
図１Ｂを参照すると、第１アクティブ層１３０および第２アクティブ層２３０上に第１ゲート絶縁膜１４１が配置される。第１ゲート絶縁膜１４１は、第１アクティブ層１３０と第２アクティブ層２３０の上部および第２バッファ層１２２の上部に配置される。
第１ゲート絶縁膜１４１は、絶縁性を有し、第１アクティブ層１３０および第２アクティブ層２３０を保護する。第１ゲート絶縁膜１４１は、シリコン酸化物、シリコン窒化物および金属系酸化物の中の少なくとも一つを含むことができる。第１ゲート絶縁膜１４１は、単一膜構造を有することもでき、多層膜構造を有することもできる。
第１ゲート絶縁膜１４１上に第１ゲート電極１５０および補助ゲート電極２４０が配置される。図１Ａおよび図１Ｂを参照すると、補助ゲート電極２４０は、第１ゲート電極１５０と一体に形成することができる。補助ゲート電極２４０は、第１ゲート電極１５０と連結することができる。
本発明の一実施例によれば、補助ゲート電極２４０には、第１ゲート電極１５０と同じ電圧を印加することができる。詳細には、第１ゲート電極１５０に第１ゲート電圧が印加されると、補助ゲート電極２４０にも第１ゲート電圧が印加される。
本発明の一実施例によれば、第１アクティブ層１３０および第２アクティブ層２３０を通過する配線によって、第１ゲート電極１５０および補助ゲート電極２４０を形成することができる。例えば、第１アクティブ層１３０および第２アクティブ層２３０を通過する配線のうち、第１アクティブ層１３０と重畳する部分は、第１ゲート電極１５０になり得る。
第１ゲート電極１５０は、第１アクティブ層１３０と離隔して第１アクティブ層１３０と少なくとも一部重畳する。第１ゲート電極１５０は、第１アクティブ層１３０のチャネル部１３０ｎと重畳する。
第１アクティブ層１３０および第２アクティブ層２３０の上部を通過する配線のうち、第２アクティブ層２３０と重畳する部分は、補助ゲート電極２４０になり得る。図１Ｂを参照すると、補助ゲート電極２４０は、第２アクティブ層２３０および第２ゲート電極２５０と離隔して配置される。
第１ゲート電極１５０および補助ゲート電極２４０上に、第２ゲート絶縁膜１４２が配置される。第２ゲート絶縁膜１４２は、シリコン酸化物、シリコン窒化物および金属系酸化物の中の少なくとも一つを含むことができる。第２ゲート絶縁膜１４２は、単一膜構造を有することもでき、多層膜構造を有することもできる。
図１Ｂを参照すると、第２ゲート絶縁膜１４２は、ベース基板１１０上部の全体の領域を覆うこともできる。
第２ゲート電極２５０は、第２ゲート絶縁膜１４２上に配置される。
第２ゲート電極２５０は、第２アクティブ層２３０と離隔して第２アクティブ層２３０と少なくとも一部重畳する。第２ゲート電極２５０は、第２アクティブ層２３０のチャネル部２３０ｎと重畳する。
本発明の一実施例によれば、第２アクティブ層２３０と第２ゲート電極２５０の間に補助ゲート電極２４０が配置される。
本発明の一実施例によれば、第２ゲート電極２５０は、補助ゲート電極２４０と少なくとも一部重畳する。第２ゲート電極２５０は、補助ゲート電極２４０を覆うことができる。図１Ａおよび図１Ｂを参照すると、平面上で、第２ゲート電極２５０は、補助ゲート電極２４０全体を覆うこともできる。
図１Ｂを参照すると、平面上で、第２ゲート電極２５０は、補助ゲート電極２４０を完全に覆うことができる。しかしながら、本発明の一実施例はこれに限定されるものではなく、平面上で、第２ゲート電極２５０が、補助ゲート電極２４０の一部を覆うこともできる。
本発明の一実施例によれば、第１ゲート電極１５０および第２ゲート電極２５０をマスクとする導体化により、第１連結部１３０ａ、２３０ａおよび第２連結部１３０ｂ、２３０ｂを形成することができる。例えば、第２ゲート電極２５０を形成した後、第１ゲート電極１５０および第２ゲート電極２５０をマスクとするドーピング（doping）により第１アクティブ層１３０および第２アクティブ層２３０の選択的導体化を行うことができる。その結果、第１アクティブ層１３０の第１連結部１３０ａと第２連結部１３０ｂが形成され、第２アクティブ層２３０の第１連結部２３０ａおよび第２連結部２３０ｂを形成することができる。
しかしながら、本発明の一実施例による導体化方法は、ドーピングに限定されるものではなく、この分野で知られている他の方法によって導体化を行うこともできる。例えば、ゲート絶縁膜１４１、１４２のエッチングおよびプラズマ処理により導体化を行なうこともできる。
第２ゲート電極２５０上に層間絶縁膜１７０を配置することができる。層間絶縁膜１７０は、絶縁物質からなる絶縁層である。層間絶縁膜１７０は、有機物からなることもでき、無機物からなることもでき、有機物層と無機物層の積層体からなることもできる。
層間絶縁膜１７０上に第１薄膜トランジスタ（ＴＦＴ１）のソース電極１６１および第２薄膜トランジスタ（ＴＦＴ２）のドレイン電極２６２を配置することができる。第１薄膜トランジスタ（ＴＦＴ１）のソース電極１６１は、第１アクティブ層１３０と連結することができる。第２薄膜トランジスタ（ＴＦＴ２）のドレイン電極２６２は、第２アクティブ層２３０と連結することができる。
しかしながら、本発明の一実施例はこれに限定されるものではなく、本発明の一実施例によれば、指示符号「１６１」は、第１薄膜トランジスタ（ＴＦＴ１）のドレイン電極にもなり得る。また、指示符号「２６２」は、第２薄膜トランジスタ（ＴＦＴ２）のソース電極にもなり得る。
第１薄膜トランジスタ（ＴＦＴ１）のソース電極１６１および第２薄膜トランジスタ（ＴＦＴ２）のドレイン電極２６２は、それぞれモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジウム（Ｎｄ）、銅（Ｃｕ）、およびそれらの合金の中の少なくとも１つを含むことができる。第１薄膜トランジスタ（ＴＦＴ１）のソース電極１６１および第２薄膜トランジスタ（ＴＦＴ２）のドレイン電極２６２は、それぞれ金属又は金属の合金からなる単一層からなることもでき、２層以上の多層からなることもできる。
一般に、電子装置で複数の薄膜トランジスタが、互いに連結して動作することが多い。本発明の一実施例による第１薄膜トランジスタ（ＴＦＴ１）と第２薄膜トランジスタ（ＴＦＴ２）が適用される電子装置において、第１アクティブ層１３０と第２アクティブ層２３０が、互いに連結するように設計することができる。この場合、第１アクティブ層１３０と第２アクティブ層２３０が互いに連結しているので、第１アクティブ層１３０と第２アクティブ層２３０を連結するための別個の電極またはパッドが必要ない。したがって、第１アクティブ層１３０と第２アクティブ層２３０を連結するためのコンタクトホール等を形成しなくても良い。
本発明の一実施例によれば、第１連結部１３０ａ、２３０ａおよび第２連結部１３０ｂ、２３０ｂの中の一方は、ソース領域であり、他方は、ドレイン領域であり得る。別途の電極や別途のパッド部材なしに、第１連結部１３０ａ、２３０ａまたは第２連結部１３０ｂ、２３０ｂがそれぞれソース電極の役割をすることもでき、ドレイン電極に役割をすることもできる。
図１Ｃは、第２アクティブ層２３０のチャネル部２３０ｎ、第２ゲート電極２５０、および補助ゲート電極２４０に対する部分拡大図である。
図１Ｃを参照すると、補助ゲート電極２４０は、第２アクティブ層２３０と第２ゲート電極２５０の間に配置され、第２ゲート電極２５０によって覆われ得る。
第２ゲート電極２５０の長さ（Ｌ２）は、補助ゲート電極２４０の長さ（Ｌ１）よりも長い。第２ゲート電極２５０の長さ（Ｌ２）は、第２アクティブ層２３０のチャネル部２３０ｎの長さと実質的に同じであり得る。
第２アクティブ層２３０のチャネル部２３０ｎの一部（ａｒ１）は、補助ゲート電極２４０と重畳し、第２アクティブ層２３０のチャネル部２３０ｎの他の一部（ａｒ２、ａｒ３）は、補助ゲート電極２４０と重畳しないことがあり得る。詳細には、第２アクティブ層２３０のチャネル部２３０ｎは、補助ゲート電極２４０と第２ゲート電極２５０の両方と重畳する第１領域（ａｒ１）、および補助ゲート電極２４０と重畳せず。第２ゲート電極２５０と重畳する第２領域（ａｒ２）および第３領域（ａｒ３）を含むことができる。第２アクティブ層２３０のチャネル部２３０ｎの第２領域（ａｒ２）および第３領域（ａｒ３）は、補助ゲート電極２４０と重畳せず、第２ゲート電極２５０と重畳する。
図１Ｃを参照すると、第２アクティブ層２３０のチャネル部２３０ｎの中の第１連結部２３０ａ側の一部である第２領域（ａｒ２）は、補助ゲート電極２４０と重畳せず、第２ゲート電極２５０と重畳する。また、第２アクティブ層２３０のチャネル部２３０ｎの中の第２連結部２３０ｂ側の一部である第３領域（ａｒ３）は、補助ゲート電極２４０と重畳せず、第２ゲート電極２５０と重畳する。
第２領域（ａｒ２）の長さと第３領域（ａｒ３）の長さは、同じでも異なっていてもよい。第２領域（ａｒ２）および第３領域（ａｒ３）の中のいずれか一方は、他方よりも長い長さを有することができる。
第２領域（ａｒ２）の長さと第３領域（ａｒ３）の長さの中のいずれか一つの長さは、０（ゼロ）であり得る。詳細には、第２領域（ａｒ２）と第３領域（ａｒ３）の中の一方は、存在しなくてもよい。この場合、第２領域（ａｒ２）と第３領域（ａｒ３）の中の他方は、必ず存在しなければならない。
補助ゲート電極２４０は、第１ゲート電極１５０と連結しているので、第１ゲート電極１５０にターンオン（Ｔｕｒｎ－Ｏｎ）電圧が印加される場合、同じターンオン（Ｔｕｒｎ－Ｏｎ）電圧が補助ゲート電極２４０にも印加される。
第２アクティブ層２３０のチャネル部２３０ｎのうち、第２領域（ａｒ２）および第３領域（ａｒ３）が、補助ゲート電極２４０と重畳しないため、補助ゲート電極２４０にターンオン（Ｔｕｒｎ－Ｏｎ）電圧が印加されても、第２ゲート電極２５０にターンオン（Ｔｕｒｎ－Ｏｎ）電圧が印加されない場合、第２アクティブ層２３０のチャネル部２３０ｎは、電流特性を有することができない。したがって、補助ゲート電極２４０が、第２ゲート電極２５０よりも第２アクティブ層２３０に近接して配置されても、補助ゲート電極２４０は、単独で第２薄膜トランジスタ（ＴＦＴ２）の駆動を制御することができない。
また、第２ゲート電極２５０によって印加される電界を、補助ゲート電極２４０によって遮断することができる。したがって、第２ゲート電極２５０にターンオン（Ｔｕｒｎ－Ｏｎ）電圧が印加されても、補助ゲート電極２４０にターンオン（Ｔｕｒｎ－Ｏｎ）電圧が印加されず、第２アクティブ層２３０のチャネル部２３０ｎは、電流特性を有することができない。したがって、本発明の一実施例によれば、第２薄膜トランジスタ（ＴＦＴ２）を駆動するために第２ゲート電極２５０にターンオン（Ｔｕｒｎ－Ｏｎ）電圧が印加される場合、補助ゲート電極２４０にターンオン（ターンオン）電圧が印加される。補助ゲート電極２４０にターンオン（Ｔｕｒｎ－Ｏｎ）電圧が印加されているとき、第２ゲート電極２５０にターンオン（Ｔｕｒｎ－Ｏｎ）電圧が印加され得る。
本発明の一実施例によれば、第２薄膜トランジスタ（ＴＦＴ２）がターンオン（Ｔｕｒｎ－Ｏｎ）される時点で、第１薄膜トランジスタ（ＴＦＴ１）がターンオン（Ｔｕｒｎ－Ｏｎ）状態になるように構成される。第２薄膜トランジスタ（ＴＦＴ２）は、第１薄膜トランジスタ（ＴＦＴ１）がターンオン（Ｔｕｒｎ－Ｏｎ）状態のとき、ターンオン（Ｔｕｒｎ－Ｏｎ）される。
また、本発明の一実施例によれば、第２ゲート電極２５０に第２ゲート電圧が印加されると、第１ゲート電極１５０に第１ゲート電圧が印加されるように構成される。その結果、第２薄膜トランジスタ（ＴＦＴ２）の駆動を第２ゲート電極２５０によって制御することができる。
本発明の一実施例によれば、第１薄膜トランジスタ（ＴＦＴ１）がターンオン（Ｔｕｒｎ－Ｏｎ）されるとき、第２薄膜トランジスタ（ＴＦＴ２）が常にターンオン（Ｔｕｒｎ－Ｏｎ）されなければならない訳ではない。一方、第２薄膜トランジスタ（ＴＦＴ２）がターンオン（Ｔｕｒｎ－Ｏｎ）される区間では、第１薄膜トランジスタ（ＴＦＴ１）がターンオン（Ｔｕｒｎ－Ｏｎ）状態を維持する。また、第１薄膜トランジスタ（ＴＦＴ１）がターンオン（Ｔｕｒｎ－Ｏｎ）状態であり、補助ゲート電極２４０にターンオン（Ｔｕｒｎ－Ｏｎ）電圧が印加された状態であっても、第２ゲート電極２５０にターンオフ（Ｔｕｒｎ－Ｏｆｆ）電圧を印加することによって、第二薄膜トランジスタＴＦＴ２をターンオフさせることができる。したがって、第２薄膜トランジスタ（ＴＦＴ２）のターンオン（Ｔｕｒｎ－Ｏｎ）およびターンオフ（Ｔｕｒｎ－Ｏｆｆ）は、第２ゲート電極２５０によって制御されると言える。
図２は、本発明の他の一実施例による薄膜トランジスタ基板２００の断面図である。以下、重複を避けるために、既に説明した構成要素の説明は省略する。
図２を参照すると、第１ゲート絶縁膜１４１と第２ゲート絶縁膜１４２をパターニングすることができる。第１ゲート絶縁膜１４１と第２ゲート絶縁膜１４２は、エッチングまたはアッシングによってパターニングすることができる。
例えば、第１ゲート電極１５０、補助ゲート電極２４０および第２ゲート電極２５０を形成した後、第１ゲート電極１５０および第２ゲート電極２５０をマスクとして第１ゲート絶縁膜１４１と第２ゲート絶縁膜１４２をパターニングすることができる。その結果、第１ゲート電極１５０の下部に第１ゲート絶縁膜１４１が残り、第２ゲート電極２５０の下部に第１ゲート絶縁膜１４１と第２ゲート絶縁膜１４２が残り得る。
図３Ａは、本発明のまた他の一実施例による薄膜トランジスタ基板３００の平面図であり、図３Ｂは、図３ＡのＩＩ－ＩＩ’に沿って切断した断面図である。
図３Ａおよび図３Ｂを参照すると、ベース基板１１０上に第１光遮断層１１１が配置され、第１光遮断層１１１上に第１バッファ層１２１が配置され、第１バッファ層１２１上に第２光遮断層１１２を配置することができる。また、第１バッファ層１２１上に補助光遮断層１１５を配置することができる。
図３Ａおよび図３Ｂを参照すると、第１光遮断層１１１が、コンタクトホールを介して第２薄膜トランジスタ（ＴＦＴ２）の第２ゲート電極２５０と連結し、第２光遮断層１１２が、コンタクトホールを介して第２薄膜トランジスタ（ＴＦＴ２）の第２アクティブ層２３０と連結することができる。
第１光遮断層１１１と第２光遮断層１１２は、互いに離隔して重畳し、キャパシタ（Ｃａｐ）を形成することができる。
図３Ａおよび図３Ｂを参照すると、補助光遮断層１１５は、連結電極１１７を介して、第１薄膜トランジスタ（ＴＦＴ１）のゲート電極１５０と連結し得る。この場合、補助光遮断層１１５が、第１薄膜トランジスタ（ＴＦＴ１）のゲート電極の役割をすることができる。その結果、第１薄膜トランジスタ（ＴＦＴ１）がダブルゲートを有する構造となり得る。
図４は、本発明のまた他の一実施例による薄膜トランジスタ基板４００の断面図である。
図４を参照すると、補助ゲート電極２４０を第２アクティブ層２３０のチャネル部２３０ｎの一側に配置することができる。第２ゲート電極２５０は、補助ゲート電極２４０の少なくとも一部を覆い、第２アクティブ層２３０のチャネル部２３０ｎの他側まで延長され得る。第２ゲート電極２５０は、補助ゲート電極２４０を完全に覆わないことがあり得る。
本発明のまた他の一実施例によれば、第２アクティブ層２３０のチャネル部２３０ｎは、第２ゲート電極２５０および補助ゲート電極２４０の中の少なくとも１つと重畳することができる。第２アクティブ層２３０のチャネル部２３０ｎの少なくとも一部は、第２ゲート電極２５０および補助ゲート電極２４０の両方と重畳し得る。
第２アクティブ層２３０のチャネル部２３０ｎのうち、第１連結部２３０ａ側の一部は補助ゲート電極２４０と重畳し、第２ゲート電極２５０と重畳しないことがあり得る。また、図４には示していないが、第２アクティブ層２３０のチャネル部２３０ｎの中の第２連結部２３０ｂ側の一部は、補助ゲート電極２４０と重畳し、第２ゲート電極２５０と重複しないこともあり得る。
図４は、図１Ｃにおける第２領域（ａｒ２）の長さがゼロである場合に対応することができる。図４に示すように、第２ゲート電極２５０および補助ゲート電極２４０が配置されても、第２薄膜トランジスタ（ＴＦＴ２）がターンオン（Ｔｕｒｎ－Ｏｎ）される区間では、第１薄膜トランジスタ（ＴＦＴ１）がターンオン（Ｔｕｒｎ－Ｏｎ）状態を維持するため、第２薄膜トランジスタ（ＴＦＴ２）の駆動を第２ゲート電極２５０によって制御することができる。
図５は、本発明のまた他の一実施例による薄膜トランジスタ基板５００の断面図である。
図５を参照すると、第１アクティブ層１３０および第２アクティブ層２３０は、多層構造を有することができる。本発明のまた他の一実施例によれば、第１アクティブ層１３０および第２アクティブ層２３０が、第１酸化物半導体層１３１、２３１および第１酸化物半導体層１３１、２３１上の第２酸化物半導体層１３２、２３２を含むことができる。
第１アクティブ層１３０と第２アクティブ層２３０は、同じ組成で一緒に作ることができるので、第１アクティブ層１３０の第１酸化物半導体層１３１と第２アクティブ層２３０）の第１酸化物半導体層２３１は、同じであり得る。また、第１アクティブ層１３０の第２酸化物半導体層１３２と第２アクティブ層２３０の第２酸化物半導体層２３２は、同じであり得る。
第１酸化物半導体層１３１、２３１は、第２酸化物半導体層１３２、２３２よりも大きな移動度を有することができる。したがって、第１酸化物半導体層１３１、２３１がメインチャネル層の役割をすることができる。第２酸化物半導体層１３２、２３２は、支持層の役割をすることができる。
第１酸化物半導体層１３１、２３１は、高移動度特性を有する酸化物半導体物質からなり得る。第２酸化物半導体層１３２、２３２は、優れた膜安定性を有する酸化物半導体物質からなり得る。しかし、本発明の一実施例がこれに限定されるものではなく、第１酸化物半導体層１３１．２３１が優れた膜安定性を有し、第２酸化物半導体層１３２、２３２が高移動度特性を有することもできる。
図５に示すように、アクティブ層１３０、２３０が２層の半導体層が積層されてなる構造をバイレイヤ（bi-layer）構造とする。
図に示していないが、第２酸化物半導体層１３２、２３２上に第３酸化物半導体層を配置することもできる。
以下、上述した薄膜トランジスタ基板１００、２００、３００、４００、５００を適用した表示装置について詳細に説明する。
図６は、本発明のまた他の一実施例による表示装置６００の概略図である。
本発明のまた他の一実施例による表示装置６００は、図６に示すように、表示パネル３１０、ゲートドライバ３２０、データドライバ３３０、および制御部３４０を含むことができる。
表示パネル３１０は、ゲートライン（ＧＬ）およびデータライン（ＤＬ）を含み、ゲートライン（ＧＬ）とデータライン（ＤＬ）の交差領域に画素（Ｐ）が配置される。画素（Ｐ）の駆動により映像が表示される。ゲートライン（ＧＬ）、データライン（ＤＬ）、および画素（Ｐ）は、ベース基板１１０上に配置され得る。
制御部３４０は、ゲートドライバ３２０とデータドライバ３３０を制御する。
制御部３４０は、外部システム（未図示）から供給される信号を用いて、ゲートドライバ３２０を制御するためのゲート制御信号（ＧＣＳ）およびデータドライバ３３０を制御するためのデータ制御信号（ＤＣＳ）を出力する。また、制御部３４０は、外部システムから入力する入力映像データをサンプリングした後、それを再整列して、再整列したデジタル映像データ（ＲＧＢ）をデータドライバ３３０に供給する。
ゲート制御信号（ＧＣＳ）は、ゲートスタートパルス（ＧＳＰ）、ゲートシフトクロック（ＧＳＣ）、ゲート出力イネーブル信号（ＧＯＥ）、スタート信号（Ｖｓｔ）、およびゲートクロック（ＣＬＫ）などを含む。また、ゲート制御信号（ＧＣＳ）には、シフトレジスタを制御するための制御信号を含むことができる。
データ制御信号（ＤＣＳ）は、ソーススタートパルス（ＳＳＰ）、ソースシフトクロック信号（ＳＳＣ）、ソース出力イネーブル信号（ＳＯＥ）、極性制御信号（ＰＯＬ）などを含む。
データドライバ３３０は、表示パネル３１０のデータライン（ＤＬ）にデータ電圧を供給する。詳細には、データドライバ３３０は、制御部３４０から入力した映像データ（ＲＧＢ）をアナログデータ電圧に変換し、データ電圧をデータライン（ＤＬ）に供給する。
本発明の一実施例によれば、ゲートドライバ３２０を表示パネル３１０に実装することができる。このように、ゲートドライバ３２０が表示パネル３１０に直接に実装される構造をゲートインパネル（Gate In Panel：ＧＩＰ）構造という。
ゲートドライバ３２０は、シフトレジスタ３５０を含むことができる。
シフトレジスタ３５０は、制御部３４０から送信されたスタート信号およびゲートクロック等を用いて、１フレームの間、ゲートライン（ＧＬ）にゲートパルスを順次に供給する。ここで、１フレームとは、表示パネル３１０を介して１つの画像が出力される期間をいう。ゲートパルスは、画素（Ｐ）に配置されたスイッチング素子（薄膜トランジスタ）をターンオンさせることができるターンオン電圧を有している。
また、シフトレジスタ３５０は、１フレームのうち、ゲートパルスが供給されない残りの期間には、ゲートライン（ＧＬ）に、スイッチング素子をターンオフさせることができるゲートオフ信号を供給する。以下、ゲートパルスとゲートオフ信号を総称してスキャン信号（ＳＳまたはＳｃａｎ）という。
図７は、図６のいずれか一つの画素（Ｐ）の回路図であり、図８は、図７の画素（Ｐ）の平面図であり、図９は、図８のＩＩＩ－ＩＩＩ’に沿って切断した断面図であり、図１０は、図８のＩＶ－ＩＶ’に沿って切断した断面図である。
図７の回路図は、表示素子７１０として有機発光ダイオード（ＯＬＥＤ）を含む表示装置６００の画素（Ｐ）に対する等価回路図である。
本発明のまた他の一実施例によれば、表示装置６００の画素（Ｐ）は、表示素子７１０である有機発光ダイオード（ＯＬＥＤ）および表示素子７１０を駆動する画素駆動回路（ＰＤＣ）を含む。表示素子７１０は、画素駆動回路（ＰＤＣ）に連結する。
画素駆動回路（ＰＤＣ）は、薄膜トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）を含むことができる。
詳細には、図７の画素駆動回路（ＰＤＣ）は、発光制御トランジスタである第１薄膜トランジスタ（ＴＲ１）、駆動トランジスタである第２薄膜トランジスタ（ＴＲ２）、センシングトランジスタである第３薄膜トランジスタ（ＴＲ３）およびスイッチングトランジスタである第４薄膜トランジスタ（ＴＲ４）を含むことができる。
本発明のまた他の一実施例によれば、画素駆動回路（ＰＤＣ）は、上述した薄膜トランジスタ基板１００、２００、３００、４００、５００の第１薄膜トランジスタ（ＴＦＴ１）および第２薄膜トランジスタ（ＴＦＴ２）を含むことができる。
例えば、発光制御トランジスタである第１薄膜トランジスタ（ＴＲ１）として、上述した薄膜トランジスタ基板１００、２００、３００、４００、５００の第１薄膜トランジスタ（ＴＦＴ１）を適用することができる。駆動トランジスタである第２薄膜トランジスタ（ＴＲ２）として、上述した薄膜トランジスタ基板１００、２００、３００、４００、５００の第２薄膜トランジスタ（ＴＦＴ２）を適用することができる。
画素（Ｐ）には、画素駆動回路（ＰＤＣ）に駆動信号を供給する信号ライン（ＤＬ、ＥＬ、ＧＬ、ＰＬ、ＳＣＬ、ＲＬ）が配置されている。
データライン（ＤＬ）にデータ電圧（Ｖｄａｔａ）が供給され、ゲートライン（ＧＬ）にスキャン信号（ＳＳ）が供給され、駆動電源ライン（ＰＬ）に画素を駆動する駆動電圧（Ｖｄｄ）が供給され、リファレンスライン（ＲＬ）にはリファレンス電圧（Ｖｒｅｆ）が供給され、センシング制御ライン（ＳＣＬ）にはセンシング制御信号（ＳＣＳ）が供給される。また、発光制御ライン（ＥＬ）に発光制御信号（ＥＭ）が供給される。
第１薄膜トランジスタ（ＴＲ１）は、第２薄膜トランジスタ（ＴＲ２）の発光時点を制御する発光制御トランジスタの役割をする。第１薄膜トランジスタ（ＴＲ１）は、発光制御信号（ＥＭ）によって駆動電圧（Ｖｄｄ）を第２薄膜トランジスタ（ＴＲ２）に伝達するか、駆動電圧（Ｖｄｄ）を遮断する。第１薄膜トランジスタ（ＴＲ１）がターンオンされると、第２薄膜トランジスタ（ＴＲ２）に電流が供給され、表示素子７１０から光が出力される。
スイッチングトランジスタである第４薄膜トランジスタ（ＴＲ４）は、ゲートライン（ＧＬ）およびデータライン（ＤＬ）と連結する。駆動トランジスタである第２薄膜トランジスタ（ＴＲ２）は、第４薄膜トランジスタ（ＴＲ４）を介して伝送されたデータ電圧（Ｖｄａｔａ）に従って表示素子７１０に出力される電流の大きさを制御する。センシングトランジスタである第３薄膜トランジスタ（ＴＲ３）は、第２薄膜トランジスタ（ＴＲ２）の特性を感知する。
第２薄膜トランジスタ（ＴＲ２）のゲート電極と表示素子７１０との間にストレージキャパシタ（Ｃｓｔ）が位置する。
詳細には、第４薄膜トランジスタ（ＴＲ４）は、ゲートライン（ＧＬ）に供給されるスキャン信号（ＳＳ）によってターンオンされ、データライン（ＤＬ）に供給されるデータ電圧（Ｖｄａｔａ）を第２薄膜トランジスタ（ＴＲ２）のゲート電極に伝送する。
第３薄膜トランジスタ（ＴＲ３）は、リファレンスライン（ＲＬ）に連結し、センシング制御信号（ＳＣＳ）によってターンオンまたはターンオフされ、センシング期間に駆動トランジスタである第２薄膜トランジスタ（ＴＲ２）の特性を感知する。
第４薄膜トランジスタ（ＴＲ４）は、ゲートライン（ＧＬ）およびデータライン（ＤＬ）に連結しており、ゲートライン（ＧＬ）を介して供給されるスキャン信号（ＳＳ）によってターンオン又はターンオフされる。
データライン（ＤＬ）は、画素駆動回路（ＰＤＣ）にデータ電圧（Ｖｄａｔａ）を提供し、第１薄膜トランジスタ（ＴＲ１）は、データ電圧（Ｖｄａｔａ）の印加を制御する。
駆動電源ライン（ＰＬ）は、表示素子７１０に駆動電圧（Ｖｄｄ）を提供し、第２薄膜トランジスタ（ＴＲ２）は、駆動電圧（Ｖｄｄ）を制御する。駆動電圧（Ｖｄｄ）は、表示素子７１０である有機発光ダイオード（ＯＬＥＤ）を駆動するための画素駆動電圧である。
ゲートドライバ３２０からゲートライン（ＧＬ）を介して印加されたスキャン信号（ＳＳ）によって、第４薄膜トランジスタ（ＴＲ４）がターンオンされると、データライン（ＤＬ）を介して供給されたデータ電圧（Ｖｄａｔａ）が表示素子７１０に連結した第２薄膜トランジスタ（ＴＲ２）のゲート電極に供給される。データ電圧（Ｖｄａｔａ）は、第２薄膜トランジスタ（ＴＲ２）のゲート電極とソース電極との間に形成されたストレージキャパシタ（Ｃｓｔ）に充電される。
データ電圧（Ｖｄａｔａ）によって、第２薄膜トランジスタ（ＴＲ２）を介して表示素子７１０である有機発光ダイオード（ＯＬＥＤ）に供給される電流の量が制御され、これにより表示素子７１０から出力される光の階調を制御することができる。
本発明のまた他の一実施例による画素駆動回路（ＰＤＣ）は、上記で説明した構造以外の他の様々な構造で形成することができる。画素駆動回路（ＰＤＣ）は、例えば、５個以上の薄膜トランジスタを含むこともできる。
図８、図９および図１０を参照すると、第１薄膜トランジスタ（ＴＲ１）、第２薄膜トランジスタ（ＴＲ２）、第３薄膜トランジスタ（ＴＲ３）および第４薄膜トランジスタ（ＴＲ４）がベース基板１１０上に配置される。
ベース基板１１０は、ガラスまたはプラスチックからなり得る。ベース基板１１０として、フレキシブル特性を有するプラスチック、例えばポリイミド（ＰＩ）を使用することができる。
図９および図１０を参照すると、ベース基板１１０上に第１光遮断層１１１が配置される。また、ベース基板１１０上にデータライン（ＤＬ）を配置することができる。
第１光遮断層１１１上に第１バッファ層１２１を配置することができる。第１バッファ層１２１上に第２光遮断層１１２を配置し、第２光遮断層１１２上に第２バッファ層１２２を配置することができる。
第２バッファ層１２２上にアクティブ層（Ａ１、Ａ２、Ａ３、Ａ４）が配置される。
図８および図９を参照すると、第２バッファ層１２２上の第１薄膜トランジスタ（ＴＲ１）の第１アクティブ層（Ａ１）、第２薄膜トランジスタ（ＴＲ２）の第２アクティブ層（Ａ２）、第３薄膜トランジスタ（ＴＲ３）の第３アクティブ層（Ａ３）を一体に形成することができる。一体に形成された第１アクティブ層（Ａ１）、第２アクティブ層（Ａ２）、および第３アクティブ層（Ａ３）が第１ブロックを構成することができる。
第１アクティブ層（Ａ１）の一部が導体化され、第１薄膜トランジスタ（ＴＲ１）のドレイン電極（Ｄ１）の役割をすることができる。
第２アクティブ層（Ａ２）の一部が導体化されて第２薄膜トランジスタ（ＴＲ２）のドレイン電極（Ｄ２）の役割をすることができ、他の一部が導体化されて第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）の役割をすることができる。
第３アクティブ層（Ａ１）の一部が導体化され、第３薄膜トランジスタ（ＴＲ３）のドレイン電極（Ｄ３）の役割をすることができる。
図８および図９を参照すると、第２薄膜トランジスタ（ＴＲ２）の第２アクティブ層（Ａ２）を第２コンタクトホール（Ｈ２）を介して、第２光遮断層１１２と連結することができる。第２光遮断層１１２は、第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）と連結することができる。
図８および図１０を参照すると、第２バッファ層１２２上に第４薄膜トランジスタ（ＴＲ４）の第４アクティブ層（Ａ４）が別途に形成される。第４アクティブ層（Ａ４）は、第１アクティブ層（Ａ１）、第２アクティブ層（Ａ２）、および第３アクティブ層（Ａ３）と区別される第２ブロックを構成することができる。
第４アクティブ層（Ａ４）の一部が導体化されて第４薄膜トランジスタ（ＴＲ４）のドレイン電極（Ｄ４）の役割をすることができ、他の一部が導体化されて第４薄膜トランジスタ（ＴＲ４）のソース電極（Ｓ４）の役割をすることができる。
図８、図９および図１０を参照すると、発光制御トランジスタである第１薄膜トランジスタ（ＴＲ１）の第１アクティブ層（Ａ１）と駆動トランジスタである第２薄膜トランジスタ（ＴＲ２）の第２アクティブ層（Ａ２）は、一体に構成することができる。発光制御トランジスタである第１薄膜トランジスタ（ＴＲ１）の第１アクティブ層（Ａ１）と駆動トランジスタである第２薄膜トランジスタ（ＴＲ２）の第２アクティブ層（Ａ２）は、スイッチングトランジスタである第４薄膜トランジスタ（ＴＲ４）の第４アクティブ層（Ａ４）と区別することができる。
また、センシングトランジスタである第３薄膜トランジスタ（ＴＲ３）の第３アクティブ層（Ａ３）は、発光制御トランジスタである第１薄膜トランジスタ（ＴＲ１）の第１アクティブ層（Ａ１）および駆動トランジスタである第２薄膜トランジスタ（ＴＲ２）である第２アクティブ層（Ａ２）と一体に構成することができる。センシングトランジスタである第３薄膜トランジスタ（ＴＲ３）の第３アクティブ層（Ａ３）は、スイッチングトランジスタである第４薄膜トランジスタ（ＴＲ４）の第４アクティブ層（Ａ４）と区別することができる。
図８および図１０を参照すると、第４薄膜トランジスタ（ＴＲ４）の第４アクティブ層（Ａ４）を第６コンタクトホール（Ｈ６）を介して、第１光遮断層１１１と連結することができる。また、第４薄膜トランジスタ（ＴＲ４）の第４アクティブ層（Ａ４）を第７コンタクトホール（Ｈ７）を介して、データライン（ＤＬ）に連結することができる。
アクティブ層（Ａ１、Ａ２、Ａ３、Ａ４）上に第１ゲート絶縁膜１４１が配置される。
第１ゲート絶縁膜１４１上に発光制御ライン（ＥＬ）、センシング制御ライン（ＳＣＬ）、およびゲートライン（ＧＬ）が配置される。
第１アクティブ層（Ａ１）と重畳する発光制御ライン（ＥＬ）の一部は、第１薄膜トランジスタ（ＴＲ１）の第１ゲート電極（Ｇ１）になる。また、第２アクティブ層（Ａ２）と重畳する発光制御ライン（ＥＬ）の他の一部は、補助ゲート電極２４０になる。
本発明のまた他の一実施例によれば、第１ゲート電極（Ｇ１）および補助ゲート電極２４０は、発光制御ライン（ＥＬ）の一部であり得る。したがって、第１ゲート電極（Ｇ１）および補助ゲート電極２４０には、発光制御信号（ＥＭ）を印加することができる。
第３アクティブ層（Ａ３）と重畳するセンシング制御ライン（ＳＣＬ）の一部は、第３薄膜トランジスタ（ＴＲ３）の第３ゲート電極（Ｇ３）になる。
図８および図１０を参照すると、第４アクティブ層（Ａ４）と重畳するゲートライン（ＧＬ）の一部が、第４薄膜トランジスタ（ＴＲ４）の第４ゲート電極（Ｇ４）になる。
発光制御ライン（ＥＬ）、センシング制御ライン（ＳＣＬ）およびゲートライン（ＧＬ）上に第２ゲート絶縁膜１４２が配置される。
第２ゲート絶縁膜１４２上には、リファレンスライン（ＲＬ）および第２薄膜トランジスタ（ＴＲ２）の第２ゲート電極（Ｇ２）が配置される。また、第２ゲート絶縁膜１４２上にパッド電極１６５が配置される。
リファレンスライン（ＲＬ）は、第３コンタクトホール（Ｈ３）を第３薄膜トランジスタ（ＴＲ３）の第３アクティブ層（Ａ３）と連結する。リファレンスライン（ＲＬ）は、第３薄膜トランジスタ（ＴＲ３）のソース電極（Ｓ３）の役割をすることができる。
図１０を参照すると、第２薄膜トランジスタ（ＴＲ２）の第２ゲート電極（Ｇ２）は、第４コンタクトホール（Ｈ４）を介して、第１光遮断層１１１と連結することができる。その結果、第２ゲート電極（Ｇ２）を第１光遮断層１１１を介して、第４薄膜トランジスタ（ＴＲ４）に連結することができる。
データライン（ＤＬ）を介して供給されるデータ電圧（Ｖｄａｔａ）が、第４薄膜トランジスタ（ＴＲ４）および第１光遮断層１１１を経て、第２薄膜トランジスタ（ＴＲ２）の第２ゲート電極（Ｇ２）に供給され得る。
第２ゲート電極（Ｇ２）と連結した第１光遮断層１１１は、ストレージキャパシタ（Ｃｓｔ）の第１キャパシタ電極（ＣＥ１）になることができる。
第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）に連結した第２光遮断層１１２は、ストレージキャパシタ（Ｃｓｔ）の第２キャパシタ電極（ＣＥ２）になることができる。
その結果、第１キャパシタ電極（ＣＥ１）と第２キャパシタ電極（ＣＥ２）を重畳してストレージキャパシタ（Ｃｓｔ）を形成することができる。
薄膜トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）が下部に配置された第１光遮断層１１１が、第１キャパシタ電極（ＣＥ１）となり、第２光遮断層１１２が、第２キャパシタ電極（ＣＥ２）となることができるので、薄膜トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）の面積にかかわらず、大面積のストレージキャパシタ（Ｃｓｔ）を形成することができる。
図１０を参照すると、パッド電極１６５は、第５コンタクトホール（Ｈ５）を介して、第２光遮断層１１２と連結する。その結果、パッド電極１６５を第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）およびストレージキャパシタ（Ｃｓｔ）に連結することができる。
リファレンスライン（ＲＬ）、第２ゲート電極（Ｇ２）、およびパッド電極１６５上に層間絶縁膜１７０が配置される。
層間絶縁膜１７０上に駆動電源ライン（ＰＬ）が配置される。
駆動電源ライン（ＰＬ）は、第１コンタクトホール（Ｈ１）を介して、第１薄膜トランジスタ（ＴＲ１）の第１アクティブ層（Ａ１）と連結することができる。駆動電源ライン（ＰＬ）は、第１薄膜トランジスタ（ＴＲ１）のソース電極（Ｓ１）の役割をすることができる。
駆動電源ライン（ＰＬ）を介して、駆動電圧（Ｖｄｄ）を第１薄膜トランジスタ（ＴＲ１）に伝達することができる。
駆動電源ライン（ＰＬ）上に平坦化層１７５が配置される。平坦化層１７５は、薄膜トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）の上部を平坦化し、薄膜トランジスタ（ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）を保護する。
平坦化層１７５上に表示素子７１０の第１電極７１１が配置される。図１０を参照すると、表示素子７１０の第１電極７１１は、第８コンタクトホール（Ｈ８）を介して、パッド電極１６５と連結する。その結果、表示素子７１０の第１電極７１１を第２薄膜トランジスタ（ＴＲ２）のソース電極（Ｓ２）およびストレージキャパシタ（Ｃｓｔ）に連結することができる。
表示素子７１０の第１電極７１１の端にバンク層７５０が配置される。バンク層７５０は、表示素子７１０の発光領域を定義する。
第１電極７１１上に有機発光層７１２が配置され、有機発光層７１２上に第２電極７１３が配置される。これにより、表示素子７１０が完成する。図１０に示す表示素子７１０は、有機発光ダイオード（ＯＬＥＤ）である。したがって、本発明の一実施例による表示装置６００は、有機発光表示装置である。
以上説明した本発明は、上述した実施例および添付の図によって限定されるものではなく、本発明の技術的事項から逸脱しない範囲内で種々の置換、変形および変更が可能であることが本発明が属する技術分野において通常の知識を有した者に明らかであろう。したがって、本発明の範囲は、後述する特許請求の範囲によって示され、特許請求の範囲の意味、範囲、およびその等価概念から導出される全ての変更または変形された形態が、本発明の範囲に含まれるものと解釈されなければならない。
１１０：ベース基板
１１１：第１光遮断層
１１２：第２光遮断層
１２１：第１バッファ層
１２２：第２バッファ層
１３０：第１アクティブ層
２３０：第２アクティブ層
１４１：第１ゲート絶縁膜
１４２：第２ゲート絶縁膜
１５０：第１ゲート電極
２５０：第２ゲート電極
１６１：ソース電極
２６２：ドレイン電極
７１０：表示素子
７１１：第１電極
７１２：有機発光層
７１３：第２電極
ＴＦＴ１：第１薄膜トランジスタ
ＴＦＴ２：第２薄膜トランジスタ

Claims (19)

  1. ベース基板上の第１薄膜トランジスタおよび第２薄膜トランジスタを含み、
    前記第１薄膜トランジスタは、
    前記ベース基板上の第１アクティブ層、および
    前記第１アクティブ層と離隔した第１ゲート電極、を含み、
    前記第２薄膜トランジスタは、
    前記ベース基板上の第２アクティブ層、
    前記第２アクティブ層と離隔した第２ゲート電極、および
    前記第２アクティブ層と前記第２ゲート電極との間の補助ゲート電極、を含み、
    前記第１アクティブ層および前記第２アクティブ層は、一体的に形成されて互いに連結し、
    前記補助ゲート電極は、前記第１ゲート電極と一体的に形成され、前記第２アクティブ層および前記第２ゲート電極と離隔していて、
    前記第２ゲート電極は、前記補助ゲート電極と少なくとも一部重畳する、薄膜トランジスタ基板。
  2. 前記補助ゲート電極に前記第１ゲート電極と同じ電圧が印加される、請求項１に記載の薄膜トランジスタ基板。
  3. 前記第２薄膜トランジスタがターンオン（Ｔｕｒｎ－Ｏｎ）されるとき、前記第１薄膜トランジスタがターンオン（Ｔｕｒｎ－Ｏｎ）されるように構成された、請求項１に記載の薄膜トランジスタ基板。
  4. 前記第２ゲート電極に第２ゲート電圧が印加されると、前記第１ゲート電極に第１ゲート電圧が印加されるように構成された、請求項１に記載の薄膜トランジスタ基板。
  5. 前記第２アクティブ層が、
    チャネル部、
    前記チャネル部の一側に接触する第１連結部、および
    前記チャネル部の他側に接触する第２連結部、を含み、
    前記チャネル部の一部は、前記補助ゲート電極と重畳し、前記チャネル部の他の一部は前記補助ゲート電極と重複しない、請求項１に記載の薄膜トランジスタ基板。
  6. 前記補助ゲート電極と重畳しない前記チャネル部の前記他の一部が、前記第２ゲート電極と重畳する、請求項５に記載の薄膜トランジスタ基板。
  7. 前記チャネル部の前記第１連結部側の一部が、前記補助ゲート電極と重畳し、前記第２ゲート電極と重畳しない、請求項５に記載の薄膜トランジスタ基板。
  8. 前記チャネル部の前記第２連結部側の一部が、前記補助ゲート電極と重畳し、前記第２ゲート電極と重畳しない、請求項５に記載の薄膜トランジスタ基板。
  9. 前記第１アクティブ層および前記第２アクティブ層が、ＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体物質、ＩＺＯ（ＩｎＺｎＯ）系酸化物半導体物質、ＩＧＺＴＯ（ＩｎＧａＺｎＳｎＯ）系酸化物半導体物質、ＩＴＺＯ（ＩｎＳｎＺｎＯ）系酸化物半導体物質、ＦＩＺＯ（ＦｅＩｎＺｎＯ）系酸化物半導体物質、ＺｎＯ系酸化物半導体物質、ＳＩＺＯ（ＳｉＩｎＺｎＯ）系酸化物半導体物質、ＺｎＯＮ（Ｚｎ－Ｏｘｙｎｉｔｒｉｄｅ）系酸化物半導体物質、ＧＺＯ（ＧａＺｎＯ）系酸化物半導体物質、ＩＧＯ（ＩｎＧａＯ）系酸化物半導体物質およびＧＺＴＯ（ＧａＺｎＳｎＯ）系酸化物半導体物質の中の少なくとも１つを含む、請求項１に記載の薄膜トランジスタ基板。
  10. 前記第１アクティブ層および前記第２アクティブ層のそれぞれが、
    第１酸化物半導体層、および
    前記第１酸化物半導体層上の第２酸化物半導体層を含む、請求項１に記載の薄膜トランジスタ基板。
  11. 前記ベース基板上の第１光遮断層、および
    前記第１光遮断層上の第２光遮断層を含み、
    前記第１光遮断層と前記第２光遮断層とが、互いに離隔して且つ重畳し、
    前記第１光遮断層および前記第２光遮断層のいずれか一方が、前記第２アクティブ層と連結し、
    前記第１光遮断層および前記第２光遮断層の他方は、前記第２ゲート電極に連結する、請求項１に記載の薄膜トランジスタ基板。
  12. 前記第１光遮断層と前記第２光遮断層とが、キャパシタを形成する、請求項１１に記載の薄膜トランジスタ基板。
  13. 請求項１～１２のいずれか一項に記載の薄膜トランジスタ基板を含む表示装置。
  14. 前記第１薄膜トランジスタが、発光制御トランジスタであり、
    前記第２薄膜トランジスタは、駆動トランジスタである、請求項１３に記載の表示装置。
  15. 前記第１ゲート電極および前記補助ゲート電極に発光制御信号が印加される、請求項１３に記載の表示装置。
  16. 前記第１ゲート電極および前記補助ゲート電極が、発光制御ラインの一部である、請求項１３に記載の表示装置。
  17. 前記ベース基板上の第１光遮断層と前記第１光遮断層上の第２光遮断層との重畳によって、ストレージキャパシタが形成される、請求項１３に記載の表示装置。
  18. 駆動トランジスタ、発光制御トランジスタおよびスイッチングトランジスタをさらに含み、
    前記駆動トランジスタのアクティブ層および前記発光制御トランジスタのアクティブ層が、一体化されていて、
    前記駆動トランジスタのアクティブ層および前記発光制御トランジスタのアクティブ層は、前記スイッチングトランジスタのアクティブ層と区別された、請求項１３に記載の表示装置。
  19. センシングトランジスタをさらに含み、
    前記センシングトランジスタのアクティブ層が、前記駆動トランジスタのアクティブ層および前記発光制御トランジスタのアクティブ層と一体に構成されていて、
    前記センシングトランジスタのアクティブ層は、前記スイッチングトランジスタのアクティブ層と区別された、請求項１８に記載の表示装置。
JP2022139445A 2021-09-03 2022-09-01 薄膜トランジスタ基板およびそれを含む表示装置 Active JP7339407B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210117990 2021-09-03
KR10-2021-0117990 2021-09-03
KR1020210194208A KR20230034839A (ko) 2021-09-03 2021-12-31 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR10-2021-0194208 2021-12-31

Publications (2)

Publication Number Publication Date
JP2023037612A JP2023037612A (ja) 2023-03-15
JP7339407B2 true JP7339407B2 (ja) 2023-09-05

Family

ID=85349454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022139445A Active JP7339407B2 (ja) 2021-09-03 2022-09-01 薄膜トランジスタ基板およびそれを含む表示装置

Country Status (3)

Country Link
US (1) US20230071859A1 (ja)
JP (1) JP7339407B2 (ja)
CN (1) CN115768195A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058849A (ja) 1998-08-17 2000-02-25 Nec Corp 薄膜半導体装置
JP2000196094A (ja) 1998-12-25 2000-07-14 Fujitsu Ltd 薄膜トランジスタ基板および液晶表示装置
JP2001326289A (ja) 2000-03-08 2001-11-22 Semiconductor Energy Lab Co Ltd 不揮発性メモリおよび半導体装置
JP2004253596A (ja) 2003-02-20 2004-09-09 Nec Corp 薄膜トランジスタ基板およびその製造方法
JP2011082486A (ja) 2009-10-12 2011-04-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置
US20150123084A1 (en) 2013-11-05 2015-05-07 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light-emitting display apparatus and method of manufacturing the thin film transistor array substrate
WO2017065199A1 (ja) 2015-10-14 2017-04-20 シャープ株式会社 半導体装置およびその製造方法
US20200194594A1 (en) 2018-12-18 2020-06-18 Lg Display Co., Ltd. Thin-Film Transistor and Display Panel

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058849A (ja) 1998-08-17 2000-02-25 Nec Corp 薄膜半導体装置
JP2000196094A (ja) 1998-12-25 2000-07-14 Fujitsu Ltd 薄膜トランジスタ基板および液晶表示装置
JP2001326289A (ja) 2000-03-08 2001-11-22 Semiconductor Energy Lab Co Ltd 不揮発性メモリおよび半導体装置
JP2004253596A (ja) 2003-02-20 2004-09-09 Nec Corp 薄膜トランジスタ基板およびその製造方法
JP2011082486A (ja) 2009-10-12 2011-04-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置
US20150123084A1 (en) 2013-11-05 2015-05-07 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light-emitting display apparatus and method of manufacturing the thin film transistor array substrate
WO2017065199A1 (ja) 2015-10-14 2017-04-20 シャープ株式会社 半導体装置およびその製造方法
US20200194594A1 (en) 2018-12-18 2020-06-18 Lg Display Co., Ltd. Thin-Film Transistor and Display Panel

Also Published As

Publication number Publication date
US20230071859A1 (en) 2023-03-09
JP2023037612A (ja) 2023-03-15
CN115768195A (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
KR20190041553A (ko) 표시 장치
KR20170078075A (ko) 유기 발광 다이오드 표시 장치
US11973089B2 (en) Display apparatus
CN113675233A (zh) 显示设备
CN115763491A (zh) 薄膜晶体管基板及包括该薄膜晶体管基板的显示装置
KR20180089608A (ko) 표시 장치
KR20220097678A (ko) 디스플레이 장치
KR102468510B1 (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 표시장치
JP7339407B2 (ja) 薄膜トランジスタ基板およびそれを含む表示装置
KR20210074510A (ko) 박막 트랜지스터를 포함하는 표시장치
KR20230034839A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
JP7465922B2 (ja) 薄膜トランジスタ、その製造方法およびそれを含む表示装置
JP7250896B2 (ja) 重畳した画素駆動部を含む表示装置
US20230127842A1 (en) Thin film transistor substrate and display device comprising the same
KR20230086883A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR102655208B1 (ko) 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20230034835A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20230034844A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
US20230076003A1 (en) Thin film transistor and display apparatus comprising the same
JP2023058012A (ja) 薄膜トランジスタおよびそれを含む表示装置
CN113035886A (zh) 包括不同类型薄膜晶体管的显示设备及其制造方法
KR20230034838A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
CN112992920A (zh) 包括薄膜晶体管的显示设备及制造该显示设备的方法
KR20230173347A (ko) 박막 트랜지스터 기판 및 이를 포함하는 플렉서블 표시장치
CN115763488A (zh) 薄膜晶体管基板及包括该薄膜晶体管基板的显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230824

R150 Certificate of patent or registration of utility model

Ref document number: 7339407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150