JP2011082486A - 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 - Google Patents

薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 Download PDF

Info

Publication number
JP2011082486A
JP2011082486A JP2010092500A JP2010092500A JP2011082486A JP 2011082486 A JP2011082486 A JP 2011082486A JP 2010092500 A JP2010092500 A JP 2010092500A JP 2010092500 A JP2010092500 A JP 2010092500A JP 2011082486 A JP2011082486 A JP 2011082486A
Authority
JP
Japan
Prior art keywords
electrode
gate electrode
group
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010092500A
Other languages
English (en)
Other versions
JP5266274B2 (ja
Inventor
Roman Kondratyuk
ローマン コンドラティウク
Ki Ju Im
基主 林
Dong-Wook Park
東▲ウク▼ 朴
Yeon-Gon Mo
然坤 牟
Keito Kin
慧東 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2011082486A publication Critical patent/JP2011082486A/ja
Application granted granted Critical
Publication of JP5266274B2 publication Critical patent/JP5266274B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】電気的特性の向上が可能な薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置を提供する。
【解決手段】基板と、基板上に酸化物半導体により形成された活性層と、活性層を含む基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に活性層と接続するように形成されたソース電極及びドレイン電極と、ソース電極とドレイン電極との間のゲート絶縁膜上に形成されたゲート電極と、ソース電極及びドレイン電極とゲート電極とを含むゲート絶縁膜上に形成された保護層と、ソース電極及びドレイン電極とゲート電極との間のオフセット領域に対応する保護層上に形成された補助ゲート電極とを備える薄膜トランジスタを提供する。
【選択図】図１ａ

Description

本発明は、酸化物半導体を活性層とする薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置に関し、より詳細には、補助ゲート電極を備える薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置に関する。
一般的に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、チャネル領域、ソース領域及びドレイン領域を提供する活性層と、チャネル領域と重なり、かつゲート絶縁膜により活性層と絶縁されるゲート電極とからなる。
このように構成された薄膜トランジスタの活性層は、一般に、非晶質シリコンやポリシリコンなどの半導体物質で形成される。ところが、活性層が非晶質シリコンで形成された場合は、移動度（ｍｏｂｉｌｉｔｙ）が低く、高速で動作する駆動回路の実現が難しく、一方ポリシリコンで形成された場合は、移動度は高いものの、閾値電圧が不均一なため、別の補償回路を付加しなければならないという問題がある。
また、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ：ＬＴＰＳ）を用いた従来の薄膜トランジスタの製造方法では、レーザ熱処理などのような高価な工程が含まれる上、特性の制御が難しいため、大面積の基板に適用しにくいという問題がある。
これらの問題を解決すべく、最近では酸化物半導体を活性層として用いるための研究が進められている。
特許文献１には、酸化亜鉛（Ｚｉｎｃ Ｏｘｉｄｅ：ＺｎＯ）または酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体を活性層とする薄膜トランジスタが開示されている。
酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体は、非晶質形態で、かつ安定した材料として評価されており、この酸化物半導体を活性層として用いると、別の工程装置を追加購入しなくても、従来の工程装置を用いて低温で薄膜トランジスタを製造することができ、イオン注入工程が省略されるなど、様々な利点がある。
特開２００４−２７３６１４号公報
しかし、酸化物半導体を活性層とする薄膜トランジスタは、構造及び工程条件により電気的特性が変化しやすくなるため、信頼性が低いという問題がある。特に、定電圧または低電流駆動時に電流特性が低下して閾値電圧が変化し、これにより、電気的特性が低下してしまうという問題があった。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、電気的特性の向上が可能な薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置を提供することにある。
また、本発明の他の目的は、製造工程に用いられるマスクの数を減少させることのできる薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置を提供することにある。
上記課題を解決するために、本発明のある観点によれば、基板と、上記基板上に酸化物半導体により形成された活性層と、上記活性層を含む上記基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に上記活性層と接続するように形成されたソース電極及びドレイン電極と、上記ソース電極と上記ドレイン電極との間の上記ゲート絶縁膜上に形成されたゲート電極と、上記ソース電極及びドレイン電極と上記ゲート電極とを含む上記ゲート絶縁膜上に形成された保護層と、上記ソース電極及びドレイン電極と上記ゲート電極との間のオフセット領域に対応する上記保護層上に形成された補助ゲート電極とを備える薄膜トランジスタが提供される。
また、上記課題を解決するために、本発明の別の観点によれば、基板上に酸化物半導体により活性層を形成するステップと、上記活性層を含む上記基板上にゲート絶縁膜を形成するステップと、上記ゲート絶縁膜上に上記活性層と接続するソース電極及びドレイン電極と、上記ソース電極と上記ドレイン電極との間に配置されるゲート電極とを形成するステップと、上記ソース電極及びドレイン電極と上記ゲート電極とを含む上記ゲート絶縁膜上に保護層を形成するステップと、上記ソース電極及びドレイン電極と上記ゲート電極との間のオフセット領域に対応する上記保護層上に補助ゲート電極を形成するステップとを含む薄膜トランジスタの製造方法が提供される。
また、上記課題を解決するために、本発明のさらに別の観点によれば、第１電極、有機発光層、及び第２電極からなる有機電界発光素子と、上記有機電界発光素子の動作を制御するための薄膜トランジスタとが形成された第１基板と、上記第１基板に対向するように配置された第２基板とを備え、上記薄膜トランジスタは、上記第１基板上に酸化物半導体により形成された活性層と、上記活性層を含む上記第１基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に上記活性層と接続するように形成されたソース電極及びドレイン電極と、上記ソース電極と上記ドレイン電極との間の上記ゲート絶縁膜上に形成されたゲート電極と、上記ソース電極及びドレイン電極と上記ゲート電極とを含む上記ゲート絶縁膜上に形成された保護層と、上記ソース電極及びドレイン電極と上記ゲート電極との間のオフセット領域に対応する上記保護層上に形成された補助ゲート電極とを備える有機電界発光表示装置が提供される。
本発明の実施形態に係る薄膜トランジスタは、ソース電極とドレイン電極との間に形成されたゲート電極と、ソース電極及びドレイン電極とゲート電極との間のオフセット領域に対応するように形成された補助ゲート電極とを備える。補助ゲート電極に印加されるバイアス電圧によりソース電極及びドレイン電極とゲート電極との間のオフセット領域にも電界が作用し、活性層にチャネルが追加形成されるため、従来の薄膜トランジスタに比べて電流（ｏｎ ｃｕｒｒｅｎｔ）特性が向上する。また、本発明の実施形態に係る薄膜トランジスタは、ソース電極及びドレイン電極とゲート電極とが同一平面に同一物質で形成されるため、１つのマスクを用いてソース電極及びドレイン電極とゲート電極とを同時に形成することができる。このため、製造工程に用いられるマスクの数を減少させ、これにより、製造コストが節減される。
本発明の一実施形態による上部ゲート構造の薄膜トランジスタを説明するための断面図である。 本発明の一実施形態による上部ゲート構造の薄膜トランジスタを説明するための断面図である。 ゲート電圧ＶＧＳに応じたドレイン電流ＩＤＳの変化（ｔｒａｎｓｆｅｒ ｃｕｒｖｅ）を示すグラフである。 ドレイン電圧ＶＤＳに応じたドレイン電流ＩＤＳの変化（ｔｒａｎｓｆｅｒ ｃｕｒｖｅ）を示すグラフである。 本発明の一実施形態による下部ゲート構造の薄膜トランジスタを説明するための断面図である。 本発明の一実施形態による下部ゲート構造の薄膜トランジスタを説明するための断面図である。 本発明の一実施形態による薄膜トランジスタの製造方法を説明するための断面図である。 本発明の一実施形態による薄膜トランジスタの製造方法を説明するための断面図である。 本発明の一実施形態による薄膜トランジスタの製造方法を説明するための断面図である。 本発明の一実施形態による薄膜トランジスタの製造方法を説明するための断面図である。 本発明の一実施形態による薄膜トランジスタを備える有機電界発光表示装置の一実施例を説明するための平面図である。 本発明の一実施形態による薄膜トランジスタを備える有機電界発光表示装置の一実施例を説明するための断面図である。 図５ａの有機電界発光素子を説明するための断面図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図１ａ及び図１ｂは、本発明による薄膜トランジスタの一実施例を説明するための断面図である。
図１ａに示すように、基板１０上にバッファ層１１が形成され、バッファ層１１上に酸化物半導体により活性層１２が形成される。活性層１２は、チャネル領域、ソース領域及びドレイン領域を含む。
活性層１２を含む上部にはゲート絶縁膜１３が形成され、ゲート絶縁膜１３上には、ソース領域及びドレイン領域の活性層１２と接続するソース電極１４ｂ及びドレイン電極１４ｃと、ソース電極１４ｂとドレイン電極１４ｃとの間に配置されるゲート電極１４ａとが形成される。ソース電極１４ｂ及びドレイン電極１４ｃは、ゲート絶縁膜１３に形成されたコンタクトホールを介してソース領域及びドレイン領域の活性層１２に接続され、ゲート電極１４ａから所定距離離隔する（以下、上記離隔した距離を「オフセット領域」という）。
ソース電極１４ｂ及びドレイン電極１４ｃとゲート電極１４ａとを含む上部には保護層１５が形成され、ソース電極１４ｂ及びドレイン電極１４ｃとゲート電極１４ａとの間のオフセット領域に対応する保護層１５上には補助ゲート電極１６ａ及び１６ｂがそれぞれ形成される。補助ゲート電極１６ａ及び１６ｂの少なくとも一部は、ゲート電極１４ａと重なることが好ましい。
図１ａは、ソース電極１４ｂとゲート電極１４ａとの間のオフセット領域に対応する保護層１５上に補助ゲート電極１６ａが形成され、ドレイン電極１４ｃとゲート電極１４ａとの間のオフセット領域に対応する保護層１５上に補助ゲート電極１６ｂが形成された構造の薄膜トランジスタを示しているが、図１ｂに示すように、ソース電極１４ｂ及びドレイン電極１４ｃとゲート電極１４ａとの間のオフセット領域に対応する保護層１５上に１つの補助ゲート電極１６が形成され得る。すなわち、ソース電極１４ｂとゲート電極１４ａとの間のオフセット領域と、ドレイン電極１４ｃとゲート電極１４ａとの間のオフセット領域とをすべて含むように、補助ゲート電極１６が一体型に形成され得る。
このように構成された薄膜トランジスタは、ゲート電極１４ａと補助ゲート電極１６ａ及び１６ｂ、またはゲート電極１４ａと補助ゲート電極１６とにバイアス電圧ＶＧが印加される。１つのゲート電極のみを備える従来の薄膜トランジスタは、ゲート電極にバイアス電圧が印加されると、ゲート電極の下部の活性層にのみチャネルが形成されるが、本発明の一実施形態に係る薄膜トランジスタは、ゲート電極１４ａの下部の活性層１２はもちろん、ソース電極１４ｂとゲート電極１４ａとの間の活性層１２と、ドレイン電極１４ｃとゲート電極１４ａとの間の活性層１２とにもチャネルが形成されるため、電流（ｏｎ ｃｕｒｒｅｎｔ）特性が従来の薄膜トランジスタに比べて向上する。
図２ａは、ゲート電圧ＶＧＳに応じたドレイン電流ＩＤＳの変化（ｔｒａｎｓｆｅｒ ｃｕｒｖｅ）を示すグラフであり、図２ｂは、本発明の一実施形態による薄膜トランジスタのドレイン電圧ＶＤＳに応じたドレイン電流ＩＤＳの変化（ｔｒａｎｓｆｅｒ ｃｕｒｖｅ）を示すグラフである。
グラフより分かるように、従来の薄膜トランジスタ（点線）に比べて本発明の一実施形態に係る薄膜トランジスタ（実線）が向上した閾値電圧ＶＴＨ特性を有するものと測定された。
上述した実施例においては、上部ゲート構造の薄膜トランジスタについて説明したが、本発明は、下部ゲート構造の薄膜トランジスタにも適用可能である。
図３ａ及び図３ｂは、本発明による薄膜トランジスタの他の実施例を説明するための断面図である。図３ａに示すように、基板２０上にバッファ層２１が形成され、バッファ層２１上に、ソース電極２２ｂ及びドレイン電極２２ｃと、ソース電極２２ｂとドレイン電極２２ｃとの間に配置されるゲート電極２２ａとが形成される。ソース電極２２ｂ及びドレイン電極２２ｃは、ゲート電極２２ａから所定距離離隔する（以下、上記離隔した距離を「オフセット領域」という）。
ゲート電極２２ａを囲むようにゲート絶縁膜２３が形成され、ソース電極２２ｂ及びドレイン電極２２ｃとゲート電極２２ａとを含むゲート絶縁膜２３上には酸化物半導体により活性層２４が形成される。活性層２４は、チャネル領域、ソース領域及びドレイン領域を含み、ソース領域はソース電極２２ｂに接続され、ドレイン領域はドレイン電極２２ｃに接続される。
活性層２４上には保護層２５が形成され、ソース電極２２ｂ及びドレイン電極２２ｃとゲート電極２２ａとの間のオフセット領域に対応する保護層２５上には補助ゲート電極２６ａ及び２６ｂがそれぞれ形成される。補助ゲート電極２６ａ及び２６ｂの少なくとも一部は、ゲート電極２２ａと重なることが好ましい。
図３ａは、ソース電極２２ｂとゲート電極２２ａとの間のオフセット領域に対応する保護層２５上に補助ゲート電極２６ａが形成され、ドレイン電極２２ｃとゲート電極２２ａとの間のオフセット領域に対応する保護層２５上に補助ゲート電極２６ｂが形成された構造の薄膜トランジスタを示しているが、図３ｂに示すように、ソース電極２２ｂ及びドレイン電極２２ｃとゲート電極２２ａとの間のオフセット領域に対応する保護層２５上に１つの補助ゲート電極２６が形成され得る。すなわち、ソース電極２２ｂとゲート電極２２ａとの間のオフセット領域と、ドレイン電極２２ｃとゲート電極２２ａとの間のオフセット領域とをすべて含むように、補助ゲート電極２６が一体型に形成され得る。
このように構成された薄膜トランジスタは、ゲート電極２２ａと補助ゲート電極２６ａ及び２６ｂ、またはゲート電極２２ａと補助ゲート電極２６とにバイアス電圧ＶＧが印加される。１つのゲート電極のみを備える従来の薄膜トランジスタは、ゲート電極にバイアス電圧が印加されると、ゲート電極の上部の活性層にのみチャネルが形成されるが、本発明の一実施形態による薄膜トランジスタは、ゲート電極２２ａの上部の活性層２４はもちろん、ソース電極２２ｂとゲート電極２２ａとの間の活性層２４と、ドレイン電極２２ｃとゲート電極２２ａとの間の活性層２４とにもチャネルが形成されるため、電流特性が従来の薄膜トランジスタに比べて向上する。
次に、薄膜トランジスタの製造過程に基づいて本発明の実施形態をより詳細に説明する。
図４ａ〜図４ｄは、本発明の一実施形態による薄膜トランジスタの製造方法を説明するための断面図であって、図１ａに示す上部ゲート構造の薄膜トランジスタを例として説明する。
図４ａに示すように、基板１０上にバッファ層１１を形成し、バッファ層１１上に、チャネル領域、ソース領域及びドレイン領域を提供する活性層１２を形成する。
基板１０としては、シリコン（Ｓｉ）などの半導体基板、ガラスやプラスチックなどの絶縁基板、または金属基板を使用する。バッファ層１１は、シリコン酸化物、シリコン窒化物、またはシリコン酸化物とシリコン窒化物との化合物などで形成する。活性層１２は、非晶質、多結晶（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ）、または微細結晶（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ）状態の酸化物半導体を、例えば、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）法にて蒸着して形成する。酸化物半導体は、酸化亜鉛（ＺｎＯ）を含み、酸化亜鉛（ＺｎＯ）には、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、マグネシウム（Ｍｇ）、及びバナジウム（Ｖ）からなる群より選択された少なくとも１つのイオンがドープされるか、第１族元素（Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ）、第１３族元素（Ｂ、Ｇａ、Ｉｎ、Ｔｉ）、第１４族元素（Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ）、第１５族元素（Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ）、及び第１７族元素（Ｆ、Ｃｌ、Ｂｒ、Ｉ）からなる群より選択された少なくとも１つのイオンがドープされ得る。活性層１２は、２５ｎｍ〜２００ｎｍの厚さ、好ましくは、３０ｎｍ〜１５０ｎｍの厚さに形成する。
図４ｂに示すように、活性層１２を含む上部にゲート絶縁膜１３を形成した後、パターニングして、ソース領域及びドレイン領域の活性層１２が露出するようにコンタクトホール１３ａを形成する。ゲート絶縁膜１３は、シリコン酸化物、シリコン窒化物、またはシリコン酸化物とシリコン窒化物との化合物などで形成する。
図４ｃに示すように、コンタクトホール１３ａが埋められるようにゲート絶縁膜１３上に導電層を形成した後、パターニングして、ソース領域及びドレイン領域の活性層１２と接続するソース電極１４ｂ及びドレイン電極１４ｃと、ソース電極１４ｂとドレイン電極１４ｃとの間に配置されるゲート電極１４ａとを形成する。ソース電極１４ｂ及びドレイン電極１４ｃは、ゲート電極１４ａから所定距離、すなわち、オフセット領域Ｄだけ離隔し、ゲート電極１４ａは、活性層１２のチャネル領域と重なるように形成する。
上記導電層は、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銀（Ａｇ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、クロム（Ｃｒ）、及びニオブ（Ｎｂ）などの金属または上記金属の合金をスパッタリング法にて蒸着して形成するか、ドープされた半導体またはＩＴＯ、ＩＺＯ、ＩＴＳＯ、Ｉｎ２Ｏ３、ＡｌＺｎＯ、ＧａＺｎＯ、及びＺｎＯなどの透明電極物質で形成することができる。ソース電極１４ｂ及びドレイン電極１４ｃとゲート電極１４ａとは、１００ｎｍ〜２００ｎｍの厚さに形成する。
図４ｄに示すように、ソース電極１４ｂ及びドレイン電極１４ｃとゲート電極１４ａとを含む上部に保護層１５を形成し、ソース電極１４ｂ及びドレイン電極１４ｃとゲート電極１４ａとの間のオフセット領域に対応する保護層１５上に補助ゲート電極１６ａ及び１６ｂを形成する。このとき、補助ゲート電極１６ａ及び１６ｂの一部をゲート電極１４ａと重なるように形成する。補助ゲート電極１６ａ及び１６ｂは、上記導電層を形成するために使用される金属、ドープされた半導体、または透明電極物質で形成することができる。
このように構成された本発明の一実施形態に係る薄膜トランジスタは、有機電界発光表示装置に適用可能である。
図５ａ及び図５ｂは、本発明による薄膜トランジスタを備える有機電界発光表示装置の一実施例を説明するための平面図及び断面図であって、画像を表示する表示パネル２００を中心に概略的に説明する。
図５ａに示すように、基板２１０は、画素領域２２０と、画素領域２２０の周辺の非画素領域２３０とに分けられる。基板２１０の画素領域２２０には、走査ライン２２４とデータライン２２６との間にマトリクス方式で接続された複数の有機電界発光素子３００が形成され、基板２１０の非画素領域２３０には、画素領域２２０の走査ライン２２４及びデータライン２２６から伸びた走査ライン２２４及びデータライン２２６と、有機電界発光素子３００の動作のための電源供給ライン（図示せず）と、パッド２２８を介して外部から供給された信号を処理し、走査ライン２２４及びデータライン２２６に供給する走査駆動部２３４及びデータ駆動部２３６とが形成される。
図６に示すように、有機電界発光素子３００は、アノード電極１６ｃと、カソード電極１９と、アノード電極１６ｃとカソード電極１９との間に形成された有機発光層１８とを備える。有機発光層１８は、正孔注入層、正孔輸送層、電子輸送層、及び電子注入層をさらに含むことができる。有機電界発光素子３００はまた、有機電界発光素子３００の動作を制御するための薄膜トランジスタと、信号を保持させるためのキャパシタとをさらに備えることができる。
薄膜トランジスタは、図１ａ及び図１ｂに示す上部ゲート構造または図３ａ及び図３ｂに示す下部ゲート構造を有し、図４ａ〜図４ｄを参照して説明した本発明の製造方法によって製造可能である。
このように構成された薄膜トランジスタを備える有機電界発光素子３００を、図５ａ及び図６に基づいてより詳細に説明すると、次のとおりである。説明の便宜上、図１ａに示す上部ゲート構造の薄膜トランジスタを例として説明する。
基板２１０上にバッファ層１１が形成され、バッファ層１１上に酸化物半導体からなる活性層１２が形成される。活性層１２を含む上部にはゲート絶縁膜１３が形成され、ゲート絶縁膜１３上には、ソース領域及びドレイン領域の活性層１２と接続するソース電極１４ｂ及びドレイン電極１４ｃと、ソース電極１４ｂとドレイン電極１４ｃとの間に配置されるゲート電極１４ａとが形成される。
ソース電極１４ｂ及びドレイン電極１４ｃとゲート電極１４ａとを含む上部には保護層１５が形成され、保護層１５にはソース電極１４ｂまたはドレイン電極１４ｃが露出するようにビアホールが形成される。
ソース電極１４ｂ及びドレイン電極１４ｃとゲート電極１４ａとの間のオフセット領域に対応する保護層１５上には補助ゲート電極１６ａ及び１６ｂがそれぞれ形成され、画素領域２２０の保護層１５上には、上記ビアホールを介してソース電極１４ｂまたはドレイン電極１４ｃと接続するアノード電極１６ｃが形成される。このとき、補助ゲート電極１６ａ及び１６ｂとアノード電極１６ｃとは、同一平面に同一物質で形成できることから、マスクの数を減少させることができる。
補助ゲート電極１６ａ及び１６ｂとアノード電極１６ｃとを含む保護層１５上には、アノード電極１６ｃの一部の領域（発光領域）が露出するように画素定義膜１７が形成され、露出したアノード電極１６ｃ上には有機発光層１８が形成される。そして、有機発光層１８を含む画素定義膜１７上にはカソード電極１９が形成される。
図５ｂに示すように、上記ように有機電界発光素子３００が形成された基板２１０の上部には、画素領域２２０を封止させるための封止基板４００が基板２１０に対向するように配置され、封止材４１０により封止基板４００が基板２１０に貼り合わされ、表示パネル２００が完成する。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１０、２０、２１０ 基板
１１、２１ バッファ層
１２、２４ 活性層
１３、２３ ゲート絶縁膜
１５、２５ 保護層
１６（１６ａ、１６ｂ）、２６（２６ａ、２６ｂ） 補助ゲート電極
１７ 画素定義膜
１８ 有機発光層
１９ カソード電極
２００ 表示パネル
３００ 有機電界発光素子
４００ 封止基板
４１０ 封止材
１４ａ、２２ａ ゲート電極
１４ｂ、２２ｂ ソース電極
１４ｃ、２２ｃ ドレイン電極
１６ｃ アノード電極

Claims (27)

  1. 基板と、
    前記基板上に酸化物半導体により形成された活性層と、
    前記活性層を含む前記基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に前記活性層と接続するように形成されたソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁膜上に形成されたゲート電極と、
    前記ソース電極及びドレイン電極と前記ゲート電極とを含む前記ゲート絶縁膜上に形成された保護層と、
    前記ソース電極及びドレイン電極と前記ゲート電極との間のオフセット領域に対応する前記保護層上に形成された補助ゲート電極とを備えることを特徴とする薄膜トランジスタ。
  2. 前記ソース電極及びドレイン電極が、前記ゲート絶縁膜に形成されたコンタクトホールを介して前記活性層に接続されていることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記酸化物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
  4. 前記酸化物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、マグネシウム（Ｍｇ）、及びバナジウム（Ｖ）からなる群より選択された少なくとも１つのイオンがドープされていることを特徴とする請求項３に記載の薄膜トランジスタ。
  5. 前記酸化物半導体に、第１族、第１３族、第１４族、第１５族、及び第１７族の元素からなる群より選択された少なくとも１つのイオンがドープされていることを特徴とする請求項３に記載の薄膜トランジスタ。
  6. 基板と、
    前記基板上に形成されたソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間の前記基板上に形成されたゲート電極と、
    前記ゲート電極を囲むように形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を含む上部に前記ソース電極及びドレイン電極と接続するように形成された活性層と、
    前記活性層上に形成された保護層と、
    前記ソース電極及びドレイン電極と前記ゲート電極との間のオフセット領域に対応する前記保護層上に形成された補助ゲート電極とを備えることを特徴とする薄膜トランジスタ。
  7. 前記補助ゲート電極の少なくとも一部が、前記ゲート電極と重なることを特徴とする請求項１または６に記載の薄膜トランジスタ。
  8. 前記補助ゲート電極が、前記オフセット領域をすべて含むように一体型に形成されていることを特徴とする請求項１または６に記載の薄膜トランジスタ。
  9. 前記ソース電極及びドレイン電極と前記ゲート電極とが、同一物質で形成されていることを特徴とする請求項１または６に記載の薄膜トランジスタ。
  10. 前記酸化物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項６に記載の薄膜トランジスタ。
  11. 前記酸化物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、マグネシウム（Ｍｇ）、及びバナジウム（Ｖ）からなる群より選択された少なくとも１つのイオンがドープされていることを特徴とする請求項１０に記載の薄膜トランジスタ。
  12. 前記酸化物半導体に、第１族、第１３族、第１４族、第１５族、及び第１７族の元素からなる群より選択された少なくとも１つのイオンがドープされていることを特徴とする請求項１０に記載の薄膜トランジスタ。
  13. 基板上に酸化物半導体により活性層を形成するステップと、
    前記活性層を含む前記基板上にゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜上に前記活性層と接続するソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間に配置されるゲート電極とを形成するステップと、
    前記ソース電極及びドレイン電極と前記ゲート電極とを含む前記ゲート絶縁膜上に保護層を形成するステップと、
    前記ソース電極及びドレイン電極と前記ゲート電極との間のオフセット領域に対応する前記保護層上に補助ゲート電極を形成するステップとを含むことを特徴とする薄膜トランジスタの製造方法。
  14. 前記ソース電極及びドレイン電極と前記ゲート電極とを形成するステップは、
    前記活性層の所定部分が露出するように前記ゲート絶縁膜にコンタクトホールを形成するステップと、
    前記コンタクトホールが埋められるように前記ゲート絶縁膜上に導電層を形成するステップと、
    前記導電層をパターニングして、前記ソース電極及びドレイン電極と前記ゲート電極とを形成するステップとを含むことを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
  15. 前記補助ゲート電極の少なくとも一部が、前記ゲート電極と重なるようにすることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
  16. 前記酸化物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
  17. 前記酸化物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、マグネシウム（Ｍｇ）、及びバナジウム（Ｖ）からなる群より選択された少なくとも１つのイオンがドープされていることを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
  18. 前記酸化物半導体に、第１族、第１３族、第１４族、第１５族、及び第１７族の元素からなる群より選択された少なくとも１つのイオンがドープされていることを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
  19. 第１電極、有機発光層、及び第２電極からなる有機電界発光素子と、前記有機電界発光素子の動作を制御するための薄膜トランジスタとが形成された第１基板と、
    前記第１基板に対向するように配置された第２基板とを備え，
    前記薄膜トランジスタは、
    前記第１基板上に酸化物半導体により形成された活性層と、
    前記活性層を含む前記第１基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に前記活性層と接続するように形成されたソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁膜上に形成されたゲート電極と、
    前記ソース電極及びドレイン電極と前記ゲート電極とを含む前記ゲート絶縁膜上に形成された保護層と、
    前記ソース電極及びドレイン電極と前記ゲート電極との間のオフセット領域に対応する前記保護層上に形成された補助ゲート電極とを備えることを特徴とする有機電界発光表示装置。
  20. 前記ソース電極及びドレイン電極が、前記ゲート絶縁膜に形成されたコンタクトホールを介して前記活性層に接続されていることを特徴とする請求項１９に記載の有機電界発光表示装置。
  21. 前記補助ゲート電極の少なくとも一部が、前記ゲート電極と重なることを特徴とする請求項１９に記載の有機電界発光表示装置。
  22. 前記補助ゲート電極が、前記オフセット領域をすべて含むように一体型に形成されていることを特徴とする請求項１９に記載の有機電界発光表示装置。
  23. 前記ソース電極及びドレイン電極と前記ゲート電極とが、同一物質で形成されていることを特徴とする請求項１９に記載の有機電界発光表示装置。
  24. 前記酸化物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１９に記載の有機電界発光表示装置。
  25. 前記酸化物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、マグネシウム（Ｍｇ）、及びバナジウム（Ｖ）からなる群より選択された少なくとも１つのイオンがドープされていることを特徴とする請求項２４に記載の有機電界発光表示装置。
  26. 前記酸化物半導体に、第１族、第１３族、第１４族、第１５族、及び第１７族の元素からなる群より選択された少なくとも１つのイオンがドープされていることを特徴とする請求項２４に記載の有機電界発光表示装置。
  27. 前記補助ゲート電極及び前記第１電極が、同一平面に同一物質で形成されていることを特徴とする請求項１９に記載の有機電界発光表示装置。
JP2010092500A 2009-10-12 2010-04-13 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 Expired - Fee Related JP5266274B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0096759 2009-10-12
KR1020090096759A KR101056229B1 (ko) 2009-10-12 2009-10-12 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치

Publications (2)

Publication Number Publication Date
JP2011082486A true JP2011082486A (ja) 2011-04-21
JP5266274B2 JP5266274B2 (ja) 2013-08-21

Family

ID=43854110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010092500A Expired - Fee Related JP5266274B2 (ja) 2009-10-12 2010-04-13 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置

Country Status (4)

Country Link
US (1) US8963214B2 (ja)
JP (1) JP5266274B2 (ja)
KR (1) KR101056229B1 (ja)
TW (1) TWI545772B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014065343A1 (en) * 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014116582A (ja) * 2012-10-23 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
KR20150015383A (ko) * 2013-07-31 2015-02-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20160066657A (ko) * 2014-12-02 2016-06-13 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
US10297694B2 (en) 2015-10-14 2019-05-21 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP2020046672A (ja) * 2014-11-28 2020-03-26 株式会社半導体エネルギー研究所 表示装置
JP2020113794A (ja) * 2011-01-12 2020-07-27 株式会社半導体エネルギー研究所 半導体装置
JP2023037612A (ja) * 2021-09-03 2023-03-15 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびそれを含む表示装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101273671B1 (ko) * 2011-10-14 2013-06-11 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 제조방법, 이에 따라 제조된 산화물 반도체 박막 트랜지스터를 포함하는 디스플레이 장치 및 능동구동센서 장치
US9105728B2 (en) * 2012-07-24 2015-08-11 Qualcomm Mems Technologies, Inc. Multi-gate thin-film transistor
TWI470810B (zh) 2012-09-21 2015-01-21 E Ink Holdings Inc 薄膜電晶體、陣列基板及顯示裝置
KR102072800B1 (ko) 2012-11-29 2020-02-04 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터
CN103219391B (zh) * 2013-04-07 2016-03-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
EP2858114A1 (en) * 2013-10-01 2015-04-08 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Transistor device and method of manufacturing such a device
KR101539294B1 (ko) * 2014-02-03 2015-07-24 한국해양대학교 산학협력단 ZnO/MgZnO 활성층 구조의 박막트랜지스터
TWI539592B (zh) * 2014-05-22 2016-06-21 友達光電股份有限公司 畫素結構
KR102291741B1 (ko) * 2015-01-28 2021-08-20 엘지디스플레이 주식회사 유기전계발광 소자 및 이를 구비하는 유기전계발광 표시장치
KR102478470B1 (ko) * 2015-06-25 2022-12-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 및 유기 발광 표시 장치
KR102458597B1 (ko) * 2015-06-30 2022-10-25 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR102518726B1 (ko) * 2015-10-19 2023-04-10 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105957812B (zh) * 2016-06-06 2019-02-22 京东方科技集团股份有限公司 场效应晶体管及其制造方法、阵列基板及其制造方法以及显示面板
KR102620018B1 (ko) * 2016-09-30 2024-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 오픈 쇼트 검사방법
KR102431929B1 (ko) * 2017-10-31 2022-08-12 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102513990B1 (ko) * 2017-12-04 2023-03-23 엘지디스플레이 주식회사 전계발광 표시장치 및 그의 제조방법
CN110212035B (zh) * 2018-08-10 2023-12-19 友达光电股份有限公司 晶体管结构及其操作方法
CN109449211B (zh) * 2018-11-01 2022-06-07 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN110634917A (zh) * 2019-08-19 2019-12-31 武汉华星光电半导体显示技术有限公司 显示面板、显示装置及显示面板的制作方法
US11765948B2 (en) * 2019-12-31 2023-09-19 Lg Display Co., Ltd. Display device including a repair pattern to repair a defective pixel and method of repairing same
EP3982420A1 (en) * 2020-10-08 2022-04-13 Imec VZW Dynamically doped field-effect transistor and a method for controlling such
TWI806796B (zh) * 2022-11-01 2023-06-21 友達光電股份有限公司 薄膜電晶體

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254157A (ja) * 1990-03-02 1991-11-13 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタ
JPH0613407A (ja) * 1992-06-24 1994-01-21 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JPH06151852A (ja) * 1992-11-04 1994-05-31 Casio Comput Co Ltd 薄膜トランジスタ
JPH06252405A (ja) * 1993-02-22 1994-09-09 Fuji Xerox Co Ltd 薄膜半導体装置
JP2008288424A (ja) * 2007-05-18 2008-11-27 Sony Corp 半導体装置の製造方法および半導体装置、薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板、ならびに表示装置の製造方法および表示装置
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009158883A (ja) * 2007-12-28 2009-07-16 Dainippon Printing Co Ltd 薄膜トランジスタ基板及びその製造方法
JP2010212284A (ja) * 2009-03-06 2010-09-24 Sharp Corp 半導体装置、半導体装置製造方法、ｔｆｔ基板、および表示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124769A (en) * 1990-03-02 1992-06-23 Nippon Telegraph And Telephone Corporation Thin film transistor
KR0174031B1 (ko) * 1994-11-30 1999-02-01 엄길용 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP3535307B2 (ja) * 1996-03-15 2004-06-07 株式会社半導体エネルギー研究所 半導体装置
KR100248121B1 (ko) * 1997-10-15 2000-03-15 구본준 박막 트랜지스터 및 그 제조방법
JP3358526B2 (ja) * 1998-02-18 2002-12-24 日本電気株式会社 高耐圧薄膜トランジスタの駆動方法
US6716684B1 (en) 2000-11-13 2004-04-06 Advanced Micro Devices, Inc. Method of making a self-aligned triple gate silicon-on-insulator device
US6689650B2 (en) 2001-09-27 2004-02-10 International Business Machines Corporation Fin field effect transistor with self-aligned gate
US8222680B2 (en) 2002-10-22 2012-07-17 Advanced Micro Devices, Inc. Double and triple gate MOSFET devices and methods for making same
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
KR100601374B1 (ko) 2004-05-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP4524699B2 (ja) 2007-10-17 2010-08-18 ソニー株式会社 表示装置
JP5489446B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254157A (ja) * 1990-03-02 1991-11-13 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタ
JPH0613407A (ja) * 1992-06-24 1994-01-21 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JPH06151852A (ja) * 1992-11-04 1994-05-31 Casio Comput Co Ltd 薄膜トランジスタ
JPH06252405A (ja) * 1993-02-22 1994-09-09 Fuji Xerox Co Ltd 薄膜半導体装置
JP2008288424A (ja) * 2007-05-18 2008-11-27 Sony Corp 半導体装置の製造方法および半導体装置、薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板、ならびに表示装置の製造方法および表示装置
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009158883A (ja) * 2007-12-28 2009-07-16 Dainippon Printing Co Ltd 薄膜トランジスタ基板及びその製造方法
JP2010212284A (ja) * 2009-03-06 2010-09-24 Sharp Corp 半導体装置、半導体装置製造方法、ｔｆｔ基板、および表示装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113794A (ja) * 2011-01-12 2020-07-27 株式会社半導体エネルギー研究所 半導体装置
JP2021013036A (ja) * 2011-01-12 2021-02-04 株式会社半導体エネルギー研究所 トランジスタ及び半導体装置
JP2014116582A (ja) * 2012-10-23 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
WO2014065343A1 (en) * 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9219161B2 (en) 2012-10-24 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102357098B1 (ko) * 2013-07-31 2022-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015046580A (ja) * 2013-07-31 2015-03-12 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
JP7465253B2 (ja) 2013-07-31 2024-04-10 株式会社半導体エネルギー研究所 半導体装置
JP2022034060A (ja) * 2013-07-31 2022-03-02 株式会社半導体エネルギー研究所 トランジスタ
KR20150015383A (ko) * 2013-07-31 2015-02-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN111091782B (zh) * 2014-11-28 2022-12-02 株式会社半导体能源研究所 半导体装置、显示装置及电子设备
CN111091782A (zh) * 2014-11-28 2020-05-01 株式会社半导体能源研究所 半导体装置、显示装置及电子设备
JP7083798B2 (ja) 2014-11-28 2022-06-13 株式会社半導体エネルギー研究所 表示装置
JP2020046672A (ja) * 2014-11-28 2020-03-26 株式会社半導体エネルギー研究所 表示装置
KR102294724B1 (ko) 2014-12-02 2021-08-31 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
KR20160066657A (ko) * 2014-12-02 2016-06-13 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
US10297694B2 (en) 2015-10-14 2019-05-21 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP2023037612A (ja) * 2021-09-03 2023-03-15 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびそれを含む表示装置
JP7339407B2 (ja) 2021-09-03 2023-09-05 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびそれを含む表示装置

Also Published As

Publication number Publication date
TWI545772B (zh) 2016-08-11
TW201121055A (en) 2011-06-16
JP5266274B2 (ja) 2013-08-21
KR101056229B1 (ko) 2011-08-11
KR20110039772A (ko) 2011-04-20
US8963214B2 (en) 2015-02-24
US20110084262A1 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
JP5266274B2 (ja) 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置
JP5015289B2 (ja) 有機発光表示装置及びその製造方法
US8144086B2 (en) Organic light emitting display device
JP5368381B2 (ja) 有機発光表示装置及びその製造方法
US8865485B2 (en) Organic light emitting diode display and method for manufacturing the same
US11075221B2 (en) Thin-film transistor substrate having overlapping thin-film transistor
JP5378584B2 (ja) 有機発光表示装置の製造方法
KR101147414B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2011082487A (ja) 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置
US10937813B2 (en) Active matrix substrate, liquid crystal display device, organic electroluminescent display device and method for producing active matrix substrate
JP2003330387A (ja) 表示装置
EP3644364A1 (en) Display device
WO2019187102A1 (ja) アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法
US8309964B2 (en) Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device having the thin film transistor
KR20140119256A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US10551704B2 (en) Active matrix substrate method of manufacturing active matrix substrate, and display device
KR20220091240A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR102599741B1 (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
KR20150075733A (ko) 박막 트랜지스터 및 그를 구비하는 평판표시장치
KR20140064550A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5266274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees