JP2008288424A - 半導体装置の製造方法および半導体装置、薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板、ならびに表示装置の製造方法および表示装置 - Google Patents

Abstract

【課題】金属酸化物を用いた絶縁膜を低温プロセスで結晶化することが可能で、これによりガラス基板やプラスチック基板上に特性の向上が図られた素子を設けることが可能な半導体装置の製造方法を提供する。
【解決手段】基板１上に、金属酸化膜１５と非晶質シリコン膜１９との積層体を成膜形成する。積層体の上部に光吸収層２３を形成する。光吸収層２３で吸収される波長のエネルギー線Ｌｈを光吸収層２３に対して照射し、光吸収層２３で発生させた熱により非晶質シリコン膜１９と金属酸化膜１５とを同時に結晶化させる。
【選択図】図１

Description

本発明は、金属酸化物を用いた絶縁膜を結晶化する工程を備えた半導体装置の製造方法、さらにはこれを用いた薄膜トランジスタ基板の製造方法および表示装置の製造方法に関すると共に、このような方法によって得られる半導体装置、薄膜トランジスタ基板、および表示装置に関する。

近年、表示装置の分野では次世代のディスプレイが盛んに開発されており、省スペース、高輝度、低消費電力等が要望されている。このような表示装置として有機電界発光素子を用いた有機ＥＬ（Electro Luminescence）ディスプレイが注目されている。この有機ELディスプレイは、自発光型である有機電界発光素子を用いたことにより視野角が広く、バックライトを必要としないため省電力が期待でき、応答性が高く、装置自体の厚さを薄くできるなどの特徴を有している。更に、このような有機ELディスプレイは、有機電界発光素子が本来有するフレキシブル性を利用するために基板としてプラスチック基板を用いることにより、フレキシブル性を有する装置としても注目されている。

有機ＥＬディスプレイの駆動方式のうち、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）による駆動素子が用いられるアクティブマトリックス方式は、従来のパッシブマトリックス方式に比べて応答時間や解像度の点で優れている。このため、前述した特長を有する有機ＥＬディスプレイには、特に適した駆動方式と考えられている。

アクティブマトリックス型の有機ＥＬディスプレイは、少なくとも有機発光材料を有する有機電界発光素子と共に、これを駆動させるための駆動素子（薄膜トランジスタ）が設けられた駆動基板を有している。また、この駆動基板に対して、有機電界発光素子を挟むように接着層を介して封止基板が貼り合わせられた構成となっている。

ところで、上記アクティブマトリックス型の有機ＥＬディスプレイにおいては、少なくとも画素の明暗を制御するスイッチングトランジスタと共に、有機電界発光素子の発光を制御する駆動トランジスタが必要である。また駆動用トランジスタのゲート電極には表示信号に応じた電荷を保持するための保持容量が接続されている。

ここで、薄膜トランジスタにおいては、そのゲート電極に電圧が印加された状態が続くと閾値電圧がシフトしてしまうことが知られている。さらに、有機ＥＬディスプレイの薄膜トランジスタは、有機ＥＬ素子を発光させている限り通電した状態を維持する必要があるため、閾値シフトが起きやすく、駆動トランジスタの閾値電圧がシフトすると、駆動トランジスタを流れる電流量が変動してしまい、結果として各画素を構成する発光素子の輝度が変化してしまう。

近年では、この薄膜トランジスタの閾値シフトを軽減するために、チャネル領域を多結晶シリコン（ポリシリコン；ｐ−Ｓｉ）による半導体層で構成した薄膜トランジスタを用いた有機ＥＬディスプレイが開発されている。しかしながら、この多結晶シリコンのプロセスではチャネル内に存在する結晶粒の大きさが不均一なためトランジスタ特性がばらつきを生じやすくなり、結果として有機ＥＬディスプレイの発光輝度が画素単位で異なるという問題を生じていた。

そこでトランジスタ特性のばらつきを抑制にするために結晶粒の大きさが不均一にならない程度までシリコンを微結晶化する手法が用いられている。また多結晶シリコン層上にアモルファスシリコン層を形成することでばらつきを抑制する手法も用いられている（例えば、下記特許文献１参照）。

ところが、微結晶シリコン層は、多結晶シリコン層と比べてキャリア移動度が小さい。このため、同じ発光量、すなわちオン電流を得るためには、有機電界発光素子の発光を制御するための駆動トランジスタに必要な電圧が高くなり、消費電力量が上昇する。

駆動トランジスタにチャネルが形成されることによって流れるオン電流の大きさIｄは以下の式（１）で表現される。
Ｉd＝（１／２）・μ・（Ｗ／Ｌ）・Ｃox（Ｖg−Ｖth）²…式（１）
式（１）中において、μはチャネルとなる反転層におけるキャリア移動度、Ｗはトランジスタのゲート幅、Ｌはトランジスタのゲート長、Ｃoxはゲート絶縁膜の容量、Ｖgはゲート電圧、Ｖthは閾値電圧である。

上記式（１）に従うと、同じオン電流を得るためには、キャリア移動度μ、ゲート幅Ｗ、ゲート絶縁膜の容量Ｃox、または電圧差（Ｖg−Ｖth）を増大させるか、あるいはゲート長Ｌを縮小させることが重要であることがわかる。

ここで、ゲート絶縁膜の容量Ｃoxを増大させるためには、ゲート絶縁膜の比誘電率を増大させるか、ゲート絶縁膜の物理膜厚を薄くすることが必要である。しかし、ゲート絶縁膜はリーク電流の問題があるため容易に薄くすることは困難である。ゲート絶縁膜の比誘電率を増大させるためには比誘電率の高い材料を用いることが必要である。比誘電率が高い材料として例えば五酸化タンタルなどの金属酸化物がある。五酸化タンタルや酸化チタンなどの金属酸化物は、従来からゲート絶縁膜として使用されている酸化シリコン（ＳｉＯｘ）膜や窒化シリコン（ＳｉＮｘ）膜と比べて数倍〜100倍程度の高誘電率である。このため、これらの金属酸化物をゲート絶縁膜として用いることによりゲート絶縁膜の容量Ｃoxを増大させることが可能である。

一般的に五酸化タンタルや酸化チタンなどの金属酸化物は、プラズマＣＶＤ（Chemical Vapor Deposition；化学気相成長）法やスパッタ法によってアモルファス状態で形成される。しかしながら、五酸化タンタルや酸化チタンはアモルファス状態の場合、リークパスが存在し、リーク電流が増大することによってオフ時においても電流が流れてしまう。そこで、五酸化タンタルや酸化チタンからなる膜を成膜した後に、非酸化性のガス中で７００℃以上の温度で熱処理することによって結晶化し、これによってリーク電流を改善する方法が提案されている（例えば下記特許文献２参照）。

特許第２８１４３１９号 特開２００２−５７１５５号公報

ところが、上述した７００℃以上の温度での熱処理は、シリコンなどの半導体材料からなる基板上の金属酸化物に対しては有効であるものの、有機ＥＬディスプレイを構成するガラス基板やプラスチック基板上の金属酸化物に対して行った場合には、クラックや歪みの発生要因となる。

そこで本発明は、金属酸化物を用いた絶縁膜を低温プロセスで結晶化することが可能で、これによりガラス基板やプラスチック基板上に特性の向上が図られた素子を設けることが可能な半導体装置の製造方法他を提供することを目的とする。

このような目的を達成するための本発明の半導体装置の製造方法は、次のように行うことを特徴としている。先ず、基板上に、金属酸化物を用いた絶縁膜と半導体薄膜との積層体を成膜形成する。次に、積層体の上部に光吸収層を形成する。その後、光吸収層で吸収される波長のエネルギー線を当該光吸収層に対して照射し、当該光吸収層で発生させた熱により絶縁膜および半導体薄膜を同時に結晶化させる。

また本発明は、このような方法によって得られた半導体装置でもあり、半導体薄膜と金属酸化物を用いた絶縁膜とが積層形成された構成において、絶縁膜および半導体薄膜が結晶化された構成を特徴としている。

さらに本発明は、上記製造方法を適用した薄膜トランジスタ基板の製造方法およびこれによって得られる薄膜トランジスタ基板でもあり、金属酸化物を用いた絶縁膜によってゲート絶縁膜を構成している。

また本発明は、上記製造方法を適用した表示装置の製造方法およびこれによって得られる表示装置でもあり、金属酸化物を用いた絶縁膜によってゲート絶縁膜が構成された薄膜トランジスタに対して、画素電極を接続させている。

そして、以上のような半導体装置の製造方法では、光吸収層を介してエネルギー線を照射することにより、光吸収層の発熱によって半導体薄膜が結晶化され、同時にさらに下層の金属酸化物を用いた絶縁膜（ゲート絶縁膜）も結晶化される。このため、熱処理によらず、半導体薄膜の結晶化の際の低温プロセスを適用して、金属酸化物を用いた絶縁膜の結晶化が行われ、リーク電流が低減された絶縁膜を得ることができる。

以上説明したように本発明によれば、半導体薄膜の結晶化の際の低温プロセスを適用して、金属酸化物を用いた絶縁膜の結晶化を行うことができるため、ガラス基板やプラスチック基板上に、結晶化した金属酸化物からなることでリーク電流が低減された絶縁膜を設けることが可能になる。これにより、半導体薄膜と絶縁膜とを積層させた構成を備えた半導体装置の特性の向上を図ることが可能になる。

以下、本発明の実施の形態を、製造方法から順に図面に基づいて詳細に説明する。

＜半導体装置および薄膜トランジスタ基板＞
図１および図２は、本発明の半導体装置の製造方法を、薄膜トランジスタの製造に適用した場合の断面工程図を示す。本実施形態においては、これらの図に基づいて薄膜トランジスタを備えた薄膜トランジスタ基板を製造する手順を説明する。

先ず図１（１）に示すように、絶縁性の基板１を用意する。基板１としては、ガラス基板やプラスチック基板が用いられる。また表面側の絶縁性が確保されている基板であれば良く、例えば半導体基板の表面に絶縁層を設けた基板などでも良い。

次に、この基板１上に、ゲート電極１１をパターン形成する。このゲート電極１１は、例えばモリブデン（Ｍｏ）などの導電性が良好な材料を用いて形成される。

次に、ゲート電極１１を覆う状態で、窒化シリコン（ＳｉＮx）膜１３および金属酸化膜１５をこの順に積層してなるゲート絶縁膜１７を、スパッタ法またはＣＶＤ法等によって成膜する。

このうち窒化シリコン膜１３は、基板１側からの汚染物質が上層に拡散することを防止するためのバリア層などとして設けられる。このような層としては、窒化シリコン膜１３の代わりに、酸化シリコン（ＳｉＯｘ）膜や酸化窒化シリコン（ＳｉＯＮｘ）膜などのシリコン系の絶縁膜を用いてもよく、これらの組合せでも構わない。

このうち金属酸化膜１５は、例えばジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、ネオジウム（Ｎｄ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）、ストロンチウム（Sｒ）、アルミニウム（Ａl）、チタン（Ｔi）、ニオブ（Nb）、タングステン(W)、およびビスマス(Bi)の金属元素のいずれか一つを含む酸化物または二つ以上含む複合酸化物であることとする。またPbTiO3、（Pb,La）（Zr,Ti）O3（PLZT）、SrBiTaO9（SBT）、SrTiO3（STO）、（Ba,Sr）TiO3（BSTO）などのペロブスカイト型酸化物でもよい。ここでは一例として酸化チタン（ＴｉＯｘ）からなる金属酸化膜１５を成膜することとする。

このような金属酸化膜１５は、例えばスパッタ法やＣＶＤ法によって堆積成膜されるが、一般的には有機金属ガスを用いたＭＯＣＶＤ法（有機金属化学気相蒸着法）法によって成膜される（特開２００５-２３０６５号公報参照）。この際、基板１にクラックや歪みの起こらない温度（例えば５００℃以下）での成膜が行われる。このようなＭＯＣＶＤ法においては、例えばβ−ジケトン錯体等の金属錯体を蒸気とし、酸素を含むガスと混合し、加熱することにより、金属酸化膜とすることができる。金属錯体はなるべく低温で蒸気とすることができる材料であることが望ましい。またこのようにして成膜された金属酸化膜１５は、非晶質状態で成膜される。

以上のような積層構造のゲート絶縁膜１７は、リーク電流、容量のバランスを考慮し、合計で５０〜７００ｎｍの膜厚であることが望ましい。ここでは例えば、窒化シリコン膜１３を１００ｎｍ、金属酸化膜１５を３００ｎｍの膜厚で成膜することとする。

尚、ここで形成するゲート絶縁膜１７は、窒化シリコン膜１３と金属酸化膜１５との２層構造としているが、基板１側からの汚染物質の拡散を考慮する必要のない場合には、金属酸化膜１５のみでゲート絶縁膜１７を構成しても良い。さらに金属酸化膜１５は、複数種類の金属酸化膜を積層させた構成であっても良い。また、ゲート絶縁膜１７は、金属酸化膜１５の間にＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮｘなどのシリコン系の絶縁膜を設けた構成であったり、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮｘなどのシリコン系の絶縁膜の間に金属酸化膜１５が積層された構成であっても良い。

以上の後、非晶質の金属酸化膜１５上に積層させる状態で、半導体薄膜として非晶質シリコン膜１９を、ＣＶＤ法やスパッタ法などにより堆積成膜する。この非晶質シリコン膜１９は、１０〜５０ｎｍの膜厚で成膜することとし、ここでは例えば３０ｎｍの膜厚で成膜することとする。

次に、図１（２）に示すように、非晶質シリコン膜１９上に、バッファ層２１を介して光吸収層２３を成膜する。

ここで、バッファ層２１は、主に光吸収層２３を構成する金属材料が非晶質シリコン膜１９側へ拡散することを防止すると共に、金属材料とシリコンとの熱反応を防止するための層である。このようなバッファ層２１は、例えば酸化シリコンからなり、５〜５０ｎｍの膜厚で有ることの望ましく、ここでは３０ｎｍの膜厚で成膜することする。

また光吸収層２３は、次に行うエネルギー線の照射において、エネルギー線を吸収して熱に変換できる材料であれば良い。このような光吸収層２３には、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）などの金属材料、またはＷＳｉ、ＭｏＳｉ、ＴｉＳｉ、ＴａＳｉ、ＣｏＳｉなどのシリサイドが用いられる。ここでは例えばモリブデン（Ｍｏ）からなる光吸収層２３を形成することとする。このような光吸収層２３は、５０〜３００ｎｍの膜厚であることが望ましく、ここでは２００ｎｍの膜厚で成膜することとする。

また以上のようなバッファ層２１および光吸収層２３は、ＣＶＤ法やスパッタ法などにより堆積される。

次に、図１（３）に示すように、光吸収層２３に対して、エネルギー線Ｌｈを照射する。ここでは、光吸収層２３で吸収される波長のエネルギー線Ｌｈを当該光吸収層２３に対して照射する。これにより、光吸収層２３においてエネルギー線Ｌｈを光吸収させて発熱させたアニール処理を行う。このアニール処理によって非晶質シリコン膜１９を結晶化させて微結晶シリコン膜１９ａとする。また、光吸収層２３で発生した熱は、非晶質シリコン膜１９だけではなく下層の金属酸化膜１５にも拡散されるため、同時に金属酸化膜１５も結晶化させて結晶性の金属酸化膜１５ａとする。

以上のようなエネルギー線Ｌｈとして、例えば固体レーザーによるレーザー光を用いる。この場合、エネルギー線Ｌｈを必要部分のみにスキャン照射する。ここでは、ゲート電極１１の上方を含むその周辺に対して、エネルギー線Ｌｈを部分的にスキャン照射すれば良い。固体レーザーをスキャン照射とし、さらに部分的に照射することにより、熱拡散を短時間にして基板１のゆがみを防止する。

尚、レーザー光は固体レーザーに限らず、光吸収層２３を通じて熱拡散可能なレーザー光であれば良い。ただし、光吸収層２３が直接吸収できない波長である場合には、下層の金属酸化膜１５に対して熱拡散することができないため、光吸収層２３で吸収される波長であることが重要である。また、ゲート電極１１にまで熱拡散がおよぶようにエネルギー線を照射することにより、ゲート電極１１上およびその近辺の金属酸化膜１５および非晶質シリコン膜１９部分の結晶性を、他の部分と比較して高くすることができる。

以上により、図１（４）に示すように、必要部分において非晶質シリコン膜（１９）を微結晶シリコン膜１９ａとし、非晶質の金属酸化膜（１５）を結晶性の金属酸化膜１５ａとする。そして、非晶質の金属酸化膜１５ａと窒化シリコン膜１３とからなるゲート絶縁膜１７ａとする。その後は、光吸収層２３およびバッファ層２１をエッチング除去する。尚、バッファ層２１として、ＳｉＮｘ、ＳｉＯｘ、ＳｉＯＮなどのシリコン系の絶縁膜を用いた場合には、バッファ層２１を除去せずにそのまま下記のエッチングストップ層やその一部として用いても良い。

次に、図２（１）に示すように、微結晶シリコン膜１９ａ上に、ゲート電極１１に重ねてエッチングストップ層２５をパターン形成する。エッチングストップ層２５は、ＳｉＮｘ、ＳｉＯｘ、ＳｉＯＮなどのシリコン系の絶縁膜を用い、裏面露光などによって形成したレジストパターンをマスクに用いて絶縁膜をパターンエッチングすることによって形成する。このようなエッチングストップ層２５は、５０〜５００ｎｍ程度の膜厚であることが望ましい。

続いて、図２（２）に示すように、エッチングストップ層２５を覆う状態で、基板１の上方にｎ⁺非晶質シリコン膜２７をＣＶＤ法などによって成膜する。このｎ⁺非晶質シリコン膜２７は、１０〜３００ｎｍの膜厚であることが望ましく、ここでは１００ｎｍの膜厚で成膜することとする。次に、ここでの図示を省略したレジストパターンをマスクにしたエッチングにより、ｎ⁺非晶質シリコン膜２７とその下層の微結晶シリコン膜１９ａを、ゲート電極１１上を覆ってその両側に延設された活性領域の形状にパターニングする。エッチングの後にはレジストパターンを除去する。尚、微結晶シリコン膜１９ａにおいてゲート電極１１が積層配置された部分がチャネル領域となる。

その後、図２（３）に示すように、アルミニウム（Ａｌ）やチタン（Ｔｉ）またはこれらの積層体からなる金属層２９をスパッタ法などにより形成する。次に、ここでの図示を省略したレジストパターンをマスクに用いたエッチングなどにより、金属層２９とｎ⁺非晶質シリコン膜２７とをゲート電極１１の上方で分断するようにパターニングし、また金属層２９を配線形状にパターニングする。これにより、金属層２９からなるソース電極２９ｓとドレイン電極２９ｄとを形成し、さらにｎ⁺非晶質シリコン膜２７からなるソース２７ｓとドレイン２７ｄとを形成する。

以上により、結晶化させた金属酸化膜１５ａをゲート電極１７ａに用いたボトムゲート型の薄膜トランジスタＴｒが得られる。またこの薄膜トランジスタＴｒは、結晶化された金属酸化膜１５ａと、微結晶シリコン膜１９ａとが積層形成されたものとなる。

その後、図２（４）に示すように、ソース電極２９ｓとドレイン電極２９ｄを覆う状態で、基板１上の全面に例えば窒化シリコンからなるパッシベーション膜３１をＣＶＤ法などにより形成する。以上により、ボトムゲート型の薄膜トランジスタＴｒを基板１上に設けてなるＴＦＴ基板３を得る。

＜表示装置＞
図３には、上述のようにして作製された薄膜トランジスタ基板を用いた表示装置５の一例として、有機ＥＬ表示装置の一構成例を説明するための概略のパネル構成図である。

この図に示すように、表示装置５を構成する基板１上には、表示領域１ａとその周辺領域１ｂとが設定されている。表示領域１ａには、複数の走査線４１と複数の信号線４３とが縦横に配線されており、それぞれの交差部に対応して１つの画素が設けられた画素アレイ部として構成されている。また周辺領域１ｂには、走査線４３を走査駆動する走査線駆動回路４５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線４３に供給する信号線駆動回路４７とが配置されている。

走査線４１と信号線４３との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２、保持容量Ｃｓ、および有機電界発光素子ＥＬで構成されている。そして、走査線駆動回路４５による駆動により走査線４１に走査パルスが印加され、信号線４３に所要の信号が供給されると、スイッチング用の薄膜トランジスタＴｒ１がオン状態になる。これにより、信号線４３から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電流が駆動用の薄膜トランジスタＴｒ２から有機電界発光素子ＥＬに供給され、この電流値に応じた輝度で有機電界発光素子ＥＬが発光する。尚、駆動用の薄膜トランジスタＴｒ２と保持容量Ｃｓとは、共通の電源供給線（Ｖｃｃ）４９に接続されている。

このような構成において、スイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２が上述した手順で作製され、さらに同一工程で保持容量Ｃｓも作製される。

尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１ｂには、画素回路の変更に応じて必要な駆動回路が追加されても良い。

図４は、表示装置５の４画素分の要部概略断面図である。この図に示すように、画素毎に薄膜トランジスタＴｒ（駆動用の薄膜トランジスタＴｒ２に対応）、スイッチング用の薄膜トランジスタＴｒ１（図示省略）、および保持容量Ｃｓ（図示省略）が配列されたＴＦＴ基板３を駆動基板とし、この上部にはパッシベーション膜３１を兼ねた平坦化絶縁膜を介して有機電界発光素子ＥＬが設けられている。各有機電界発光素子ＥＬは、赤色を発光する赤色発光素子ＥＬ（Ｒ）、緑色の発光する緑発光素子ＥＬ（Ｇ）、青色を発光する青発光素子ＥＬ（Ｂ）が順に全体としてマトリクス状に設けられている。

各有機電界発光素子ＥＬは、平坦化絶縁膜３１に形成された接続孔を介して薄膜トランジスタＴｒに接続された画素電極５１を備えている。各画素電極５１は周縁を覆う絶縁膜パターン５３によって絶縁分離されている。そして、これらの画素電極５１上には、発光層を含む有機層５５および各画素に共通の共通電極５７が積層され、２つの電極５１−５７間に有機層５５が狭持された部分が有機電界発光素子ＥＬとして機能する。

このうち、画素電極５１は、陽極として構成されると共に反射層としての機能も備えており、例えば、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）またはタングステン（Ｗ）などの金属またはその合金により構成されている。

一方、共通電極５７は、陰極として構成されると共に、有機層５５で発生した光に対して半透過性を有する半透過性電極として構成される。このような共通電極５７は、例えばマグネシウムと銀との合金により構成されている。共通電極５７を半透過性電極として構成することにより、画素電極（反射層）５１との間で、有機層（発光層）５５での発光光を共振させて多重干渉を起こし、共通電極５７側からの取り出し光のスペクトルの半値幅を減少させて色純度を向上させることができる。また共通電極５８側から入光した外光についても多重干渉により減衰させることができる。

またこれらの電極５１−５７間に挟持される有機層５５は、上述したように発光光を共振させるために、各有機電界発光素子ＥＬの発光色によってそれぞれ適する膜厚に調整されていることとする。この有機層５５は、陽極となる画素電極５１側から順に、正孔輸送層、発光層、電子輸送層の順に積層されている。正孔輸送層は発光層への正孔注入効率を高めるものであり、電子輸送層は発光層への電子注入効率を高めるものである。このような有機層５５では、電極５１−５７間に電圧を印加することにより、発光層内において効果的に電子と正孔との再結合が起こり発光光が発生する構成となっている。

ここで、上記正孔輸送層の構成材料としては、例えばビス［（N-ナフチル）-N-フェニル］ベンジジン（α-NPD）が挙げられる。

また電子輸送層の構成材料は、例えば8-キノリノールアルミニウム錯体（Alq₃）が挙げられる。

さらに発光層を構成する材料は、発光色によって異なる。赤色発光素子ＥＬ（Ｒ）であれば、例えば8-キノリノールアルミニウム錯体（Alq₃）に4-ジシアノメチレン-6-(p-ジメチルアミノスチリル)-2-メチル-4H-ピラン（DCM）を2体積%混合したものにより構成されている。緑発光素子ＥＬ（Ｇ）であれば、例えば8-キノリノールアルミニウム錯体（Alq₃）により構成されている。青色発光素子ＥＬ（Ｂ）であれば、例えばパソクプロイン（BCP）により構成されている。

以上のような有機電界発光素子ＥＬが配列形成されたＴＦＴ基板３上には、有機電界発光素子ＥＬを挟む状態で、接着剤５９を介して封止基板６１が貼り合わせられている。これらの接着剤５９および封止基板６１は、各有機電界発光素子ＥＬでの発光光を透過する材料からなることとする。

またここでの図示は省略したが、例えば透明なガラスなどの材料により構成された封止基板６１上には、各画素部（有機電界発光素子ＥＬの配置部）に対応して赤色フィルター、緑色フィルター、および青色フィルターなどのカラーフィルタが設けられていても良い。さらに、画素間および画素が配置された表示領域の周縁には、ブラックマトリクスが設けられ、各有機電界発光素子ＥＬでの発光光を取り出すと共に、有機電界発光素子ＥＬなどにおいて反射された外光を吸収し、コントラストを改善する構成となっている。これらのカラーフィルタおよびブラックマトリクスは、封止基板６１のどちらの面に設けられてもよいが、ＴＦＴ基板３側に設けられていることが望ましい。これにより、カラーフィルタおよびブラックマトリクスを表面に露出させず保護することが可能になる。

また封止基板６１は、例えばＴＦＴ基板３側において周縁部に引き出された端子部を露出させるために、必要部がカットされていることとする。

尚、本発明にかかる表示装置５は、図５に開示したような、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部である表示領域１ａを囲むようにシーリング部６３が設けられ、このシーリング部６３を接着剤として、透明なガラス等の対向部（上記封止基板６１）に貼り付けられ形成された表示モジュールが該当する。この透明な封止基板６１には、上述したようにカラーフィルタ、保護膜、ブラックマトリックス等が設けられてもよい。尚、表示領域１ａが形成された表示モジュールとしての基板１には、外部から表示領域１ａ（画素アレイ部）への信号等を入出力するためのフレキシブルプリント基板６５が設けられていてもよい。

＜適用例＞
以上説明した本発明に係る表示装置は、図６〜図１０に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。

図６は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。

図７は、本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。

図８は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。

図９は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。

図１０は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。

以上説明したように、実施形態の製造方法によれば図１（３）を用いて説明したように、光吸収層２３を介して金属酸化膜１５と非晶質シリコン膜１９との積層体にエネルギー線を照射することにより、光吸収層２３の発熱によって非晶質シリコン膜１９が結晶化されると同時に、さらに下層の金属酸化膜１５も結晶化される。このため、熱処理によらず、非晶質シリコン膜１９の結晶化の際の低温プロセスを適用して、結晶性の金属酸化膜１５を得ることができる。

この結果、ガラス基板やプラスチック基板のような耐熱性は低いが低コストである基板１上に、結晶化によってリーク電流が低減された比誘電率の高い金属酸化膜１５をゲート絶縁膜１７ａとして設けることが可能になり、オン電流Ｉｄの大きな薄膜トランジスタを設けることが可能になる。またこれにより、この薄膜トランジスタを設けた表示装置５の表示性能の向上を図ることが可能になる。

また、オン電流Iｄが大きくなればトランジスタサイズや保持容量サイズが小さくすることも可能で、小さくすることで駆動基板面内のパターン占有面積が減少するため、パターン間の隙間面積が増加し、ダストによるショートなどを引き起こす可能性が低くなるため歩留まりも向上することが可能である。

尚、以上の本実施形態の説明で挙げた使用材料及びその量、処理時間及び寸法などの数値的条件は好適例に過ぎず、説明に用いた各図における寸法形状及び配置関係も概略的なものである。すなわち、本発明は、この実施の形態に限られるものではない。

例えば、本実施形態に係る薄膜トランジスタにおいて、微結晶シリコン膜１９ａ上にエッチングストップ層２５を形成しているが、例えば非晶質シリコン膜を介してエッチングストップ層を形成する構造（特許第２８１４３１９号参照）に対しても適用可能であるなど、結晶化後の構造に関しては種々の構造に適用可能である。

また本実施形態においては、半導体装置の製造方法としてボトムゲート型の薄膜トランジスタＴｒおよびこれを設けた薄膜トランジスタ基板３の製造を例示した。しかしながら、薄膜トランジスタはトップゲート型であっても良い。この場合、基板１の上方に、非晶質シリコン膜と、ゲート絶縁膜となる金属酸化膜とをこの順に成膜した後、この上部に光吸収層を形成してその上部からエネルギー線の照射を行えば良い。光吸収層として金属膜を用いた場合には、この光吸収層をゲート電極膜として用い、これをパターニングしてゲート電極としても良い。またこのようなゲート電極の形成後にエネルギー線の照射を行うことにより、ゲート電極の下層の金属酸化膜および非晶質シリコン膜部分のみが結晶化されることになる。

さらに本発明は、薄膜トランジスタＴｒおよびこれを設けた薄膜トランジスタ基板３の製造への適用に限定されることはなく、半導体薄膜と絶縁膜との積層体を備えた素子に対して広く適用可能である。

また、本実施形態においては、薄膜トランジスタ基板を用いた表示装置として有機ＥＬ表示装置を例示した。しかしながら本発明が適用される表示装置は、有機ＥＬ表示装置に限定されることはなく、駆動素子としても薄膜トランジスタの閾値変動抑制、移動度向上、面内での特性均一性などが要求されるものであれば、液晶表示装置などの他のフラットパネルディスプレイに適用可能であり、同様の効果を得ることができる。

＜実施例＞
本発明の製造方法を適用し、上記薄膜トランジスタＴｒと同一工程で作製される同一の層構造の容量素子を半導体装置として作製した。図１１（Ａ）は作製した容量素子Ｃｓの一部を切り欠いた平面図であり、図１１（Ｂ）は図１１（Ａ）のＡ−Ａ’断面図である。尚、図１および図２を用いて説明したと同一層には同一の符号を付した。

先ず、絶縁性の基板１上に、１５０μｍ×１５００μｍの容量素子Ｃｓを形成するため平面パターンから端子を引き出した形状の下部電極１１を形成した。次に、窒化シリコン膜１３（膜厚１００ｎｍ）、酸化チタン（ＴｉＯｘ）からなる非晶質の金属酸化膜１５（膜厚３００ｎｍ）、非晶質シリコン膜１９（膜厚３０ｎｍ）をこの順に積層成膜した。

次に、ここでの図示は省略した酸化シリコンからなるバッファ層（膜厚３０ｎｍ）を介して、モリブデン（Ｍｏ）からなる光吸収層（膜厚２００ｎｍ）を成膜した。

続いて、光吸収層上から固体レーザーによるレーザー光をスキャン照射して非晶質シリコン膜１９および金属酸化膜１５を同時に結晶化し、微結晶シリコン膜１９ａおよび結晶性の金属酸化膜１５ａとした。結晶化の後には、光吸収層、バッファ層、非晶質シリコン膜１９および微結晶シリコン１９ａをエッチングによって除去した。そして下層電極の端子が露出するように窒化シリコン膜１３および金属酸化膜１５をエッチングによって部分的に除去した。

続いて、ソース電極／ドレイン電極に対応する上部電極２９として、１５０μｍ×１５００μｍの平面パターンから端子を引き出した形状に、ＡｌとＴｉとの積層膜をパターン形成し、容量素子Ｃｓを得た。

＜比較例＞
上述した実施例の手順において、レーザー光による結晶化をしない他は、同じ手順で容量素子を作製し、同様の評価を行った。

＜評価結果＞
このようにして作製した実施例および比較例の容量素子Ｃｓにおいて、ソース電極／ドレイン電極と同一層の上部電極２９と、ゲート電極と同一層の下部電極１１との間の容量、およびリーク電流を測定した。

容量の測定は、標準的なＬＣＲメーター４２８４Ａにより周波数１ｋＨｚ、電圧１Ｖの条件下で行った。リーク電流の測定は、２０ｖの電圧を印加したとき各容量素子を流れる電流値として測定した。この結果を下記の表１に示す。

表１より、レーザー光による結晶化を実施して作製した実施例の容量素子と、レーザー光による結晶化を実施せずに作製した比較例の容量素子とで、容量の値は同等であった。しかし、実施例の容量素子は、比較例の容量素子に対してリーク電流の値が極めて低く抑えられていた。

以上により、本発明の製造方法によれば、金属酸化物を用いた絶縁膜を低温プロセスで結晶化することが可能で、これによりガラス基板やプラスチック基板上にリーク電流が低く抑えられた特性の良好な素子を得ることが可能であることが確認された。

実施形態の製造方法を示す断面工程図（その１）である。 実施形態の製造方法を示す断面工程図（その２）である。 表示装置のパネル構成の一例を示す図である。 本発明が適用される表示装置のパネル構成の一例を示す図である。 本発明が適用される封止された構成のモジュール形状の表示装置を示す構成図である。 本発明が適用されるテレビを示す斜視図である。 本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。 本発明が適用されるビデオカメラを示す斜視図である。 本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。 実施例で作製した容量素子の構成図である。

符号の説明

１…基板、３…ＴＦＴ基板（薄膜トランジスタ基板）、５…表示装置、１１…ゲート電極、１３…窒化シリコン層、１５…金属酸化膜（非晶質）、１５ａ…金属酸化膜（結晶性）、１７，１７ａ…ゲート絶縁膜、１９…非晶質シリコン膜（半導体薄膜）、１９ａ…微結晶シリコン膜（半導体薄膜）、２３…光吸収層、５１…画素電極、Ｌｈ…エネルギー線、Ｔｒ…薄膜トランジスタ

Claims (13)

1. 基板上に、金属酸化物を用いた絶縁膜と半導体薄膜との積層体を成膜形成する工程と、
   前記積層体の上部に光吸収層を形成する工程と、
   前記光吸収層で吸収される波長のエネルギー線を当該光吸収層に対して照射し、当該光吸収層で発生させた熱により前記絶縁膜および半導体薄膜を同時に結晶化させる工程とを行う
   ことを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記積層体を成膜形成する工程では、前記基板上に形成されたゲート電極を覆う状態で、前記絶縁膜と前記半導体薄膜とをこの順に成膜する
   ことを特徴とする半導体装置の製造方法。
3. 請求項２記載の半導体装置の製造方法において、
   前記エネルギー線の照射は、前記ゲート電極上に対して部分的に行われる
   ことを特徴とする半導体装置の製造方法。
4. 請求項１記載の半導体装置の製造方法において、
   前記積層体を成膜形成する工程では、前記半導体薄膜と前記絶縁膜とをこの順に成膜し、
   前記光吸収層を形成する工程では、前記絶縁膜上に当該光吸収層としてゲート電極膜を形成する
   ことを特徴とする半導体装置の製造方法。
5. 請求項４記載の半導体装置の製造方法において、
   前記エネルギー線の照射は、前記ゲート電極膜で構成されるゲート電極上に対して部分的に行われる
   ことを特徴とする半導体装置の製造方法。
6. 基板上に、金属酸化物を用いた絶縁膜と半導体薄膜とが積層形成された半導体装置において、
   前記絶縁膜および前記半導体薄膜は結晶化されている
   ことを特徴とする半導体装置。
7. 請求項６記載の半導体装置において、
   前記絶縁膜および前記半導体薄膜は、少なくとも微結晶性を有している
   ことを特徴とする半導体装置。
8. 請求項６記載の半導体装置において、
   前記絶縁膜はゲート絶縁膜として用いられ、当該ゲート絶縁膜に接する側にゲート電極が積層形成され、
   前記絶縁膜および前記半導体薄膜は、前記ゲート電極と重なる部分の結晶性が他の部分の結晶性よりも高い
   ことを特徴とする半導体装置。
9. 請求項６記載の半導体装置において、
   前記絶縁膜は、シリコン系の絶縁膜と積層されたゲート絶縁膜として用いられ、
   前記基板上に設けられたゲート電極を覆う状態で、前記シリコン系の絶縁膜、前記金属酸化物を用いた絶縁膜、前記半導体薄膜がこの順に積層されている
   ことを特徴とする半導体装置。
10. 基板上に、金属酸化物を用いたゲート絶縁膜と半導体薄膜との積層体を成膜形成する工程と、
    前記積層体の上部に光吸収層を形成する工程と、
    前記光吸収層で吸収される波長のエネルギー線を当該光吸収層に対して照射し、当該光吸収層で発生させた熱により前記ゲート絶縁膜を構成するゲート絶縁膜および半導体薄膜を同時に結晶化させる工程とを行う
    ことを特徴とする薄膜トランジスタ基板の製造方法。
11. 基板上に、金属酸化物を用いた絶縁膜ゲート絶縁膜と半導体薄膜との積層体が設けられた薄膜トランジスタ基板において、
    前記ゲート絶縁膜および前記半導体薄膜は結晶化されている
    ことを特徴とする薄膜トランジスタ基板。
12. 基板上に薄膜トランジスタとこれに接続された画素電極とを形成する表示装置の製造方法において、
    前記薄膜トランジスタを形成する際には、
    前記基板上に、金属酸化物を用いたゲート絶縁膜と半導体薄膜との積層体を成膜形成する工程と、
    前記積層体の上部に光吸収層を形成する工程と、
    前記光吸収層で吸収される波長のエネルギー線を当該光吸収層に対して照射し、当該光吸収層で発生させた熱により前記ゲート絶縁膜および半導体薄膜を同時に結晶化させる工程とを行う
    ことを特徴とする表示装置の製造方法。
13. 基板上に薄膜トランジスタとこれに接続された画素電極とを備えた表示装置において、
    前記薄膜トランジスタは、
    基板上に、金属酸化物を用いたゲート絶縁膜と半導体薄膜との積層体が設けられ、
    前記ゲート絶縁膜および前記半導体薄膜が結晶化されている
    ことを特徴とする表示装置。

Images