JP2001077108A - 半導体装置及び複合酸化物薄膜の製造方法 - Google Patents

半導体装置及び複合酸化物薄膜の製造方法

Info

Publication number
JP2001077108A
JP2001077108A JP24549199A JP24549199A JP2001077108A JP 2001077108 A JP2001077108 A JP 2001077108A JP 24549199 A JP24549199 A JP 24549199A JP 24549199 A JP24549199 A JP 24549199A JP 2001077108 A JP2001077108 A JP 2001077108A
Authority
JP
Japan
Prior art keywords
composite oxide
thin film
tantalum
film
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24549199A
Other languages
English (en)
Inventor
Kenzo Mabe
謙三 間部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24549199A priority Critical patent/JP2001077108A/ja
Publication of JP2001077108A publication Critical patent/JP2001077108A/ja
Priority to US10/242,725 priority patent/US7208787B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/586—Nitriding
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

(57)【要約】 【課題】 ゲート長０．０５μｍ世代の半導体トランジ
スタのゲート絶縁膜及びゲート長０．１３μｍ世代の半
導体メモリの容量絶縁膜等に用いて好適な複合酸化物結
晶薄膜を含む半導体装置、及び複合酸化物薄膜の製造方
法を提供する。 【解決手段】 半導体装置に、タンタル−タングステン
複合酸化物結晶薄膜、タンタル−モリブデン複合酸化物
結晶薄膜、またはそれらにシリコン酸化膜、シリコン酸
窒化膜、シリコン窒化膜のいずれかを積層した積層膜か
らなる絶縁膜を用いる。タンタル−タングステン複合酸
化物薄膜は、混合されたタンタルを含む第１の原料ガ
ス、タングステンを含む第２の原料ガス、及び酸化剤の
雰囲気中で基板上に成膜する。タンタル−タングステン
複合酸化物結晶薄膜及びタンタル−モリブデン複合酸化
物結晶薄膜の高誘電率化のために（００１）配向のＲｕ
基板上に複合酸化物結晶薄膜を成膜し、Ｎ２Ｏプラズマ
中で熱処理し、急速熱窒化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、良好な絶縁特性を
有する複合酸化物結晶薄膜を絶縁膜として用いる半導体
装置及びその複合酸化物薄膜の製造方法に関する。
【０００２】
【従来の技術】近年、半導体デバイスのさらなる高集積
化・高性能化・省消費電力化を実現するために、絶縁膜
による低リーク電流を維持つつ、シリコン酸化膜換算膜
厚ｔoxを薄くする試みがなされている。シリコン酸化膜
換算膜厚ｔoxとは、比誘電率ε、実膜厚ｔの薄膜の厚さ
を、比誘電率εSiOのシリコン酸化膜の厚さに換算した
値であり、 ｔox＝εSiOｔ／ε で定義される。
【０００３】例えば、ゲート長が０．０５μｍ世代の半
導体トランジスタのゲート絶縁膜には、１ｎｍ以下のシ
リコン酸化膜換算膜厚ｔox、及びゲート電圧１．２Ｖ時
で１０-6Ａ／ｃｍ2以下のリーク電流密度が要求され
る。
【０００４】また、ゲート長が０．１３μｍ世代の半導
体メモリの容量絶縁膜には、０．３ｎｍ以下のシリコン
酸化膜換算膜厚ｔox、及び印加電圧１．２Ｖ時で１０-8
Ａ／ｃｍ2以下のリーク電流密度が要求される。
【０００５】従来、半導体トランジスタのゲート絶縁膜
や半導体メモリの容量絶縁膜にはシリコン酸化膜が使用
されてきたが、膜厚１ｎｍ以下のシリコン酸化膜は、電
圧１Ｖ印加時で直接トンネル電流だけでも１０Ａ／ｃｍ
2を超えてしまうため、これら次世代の半導体トランジ
スタや半導体メモリに使用することはできない。そこ
で、高誘電率を有する金属酸化物を絶縁膜として用いる
ことが検討されている。例えば、アモルファス五酸化タ
ンタル（Ｔａ2Ｏ5）は、比較的高い比誘電率（２５〜２
６）で高い絶縁性を有することから、上記ゲート絶縁膜
や容量絶縁膜への適用が試みられている。しかしなが
ら、アモルファスＴａ2Ｏ5は、シリコン酸化膜換算膜厚
ｔoxで１ｎｍ（実膜厚６．５ｎｍ）の試料に１．２Ｖの
電圧を印加すると、リーク電流密度が１０-4〜１０-3Ａ
／ｃｍ2になるため、上述したゲート絶縁膜や容量絶縁
膜に求められる性能を満足しない。
【０００６】すなわち、アモルファスＴａ2Ｏ5をゲート
絶縁膜や容量絶縁膜に用いるためには、絶縁性能を維持
しつつ比誘電率を向上させるか、高誘電率を維持しつつ
絶縁性能を向上させるか、あるいは絶縁性能・比誘電率
を共に向上させる必要がある。
【０００７】
【発明が解決しようとする課題】上記アモルファスＴａ
2Ｏ5の比誘電率を向上させる方法として、例えば、結晶
化が試みられ、β−Ｔａ2Ｏ5への結晶化によりアモルフ
ァスＴａ2Ｏ5の１．４倍の比誘電率（ε＝３５）が得ら
れている。しかしながら、結晶化されたＴａ2Ｏ5のリー
ク電流密度は同一電界時でアモルファスＴａ2Ｏ5の１０
5倍となるため、単なる結晶化では上記要求を満足させ
ることはできない。
【０００８】結晶化されたＴａ2Ｏ5の比誘電率を向上さ
せる方法として、例えば、アプライド・フィジックス・
レター７４巻２３７０頁（Applied Physics Letter, Vo
l.74（1999）, P.2370）には、Ｒｕ基板上に（００１）
配向のβ−Ｔａ2Ｏ5を堆積することで比誘電率を向上さ
せる方法が記載され、β−Ｔａ2Ｏ5を（００１）配向の
Ｒｕ上に成膜し、Ｎ2Ｏプラズマ中で３５０℃、３分間
の熱処理を行い、更に８００℃、１分のＲＴＮ（Rapid
Thermal Nitrizaion）で熱処理を行うことで、（００
１）配向で比誘電率が１００以上のβ−Ｔａ2Ｏ5が得ら
れることが記載されている。
【０００９】しかしながら、上述した結晶化によるリー
ク電流劣化があるため、印加電圧１Ｖ時のリーク電流密
度を１０-8Ａ／ｃｍ2以下にするには、β−Ｔａ2Ｏ5の
膜厚をシリコン酸化膜換算膜厚で０．８５ｎｍ以上にす
る必要がある。
【００１０】一方、アモルファスＴａ2Ｏ5の絶縁性能を
向上させる方法として、例えば、アモルファスＴａ2Ｏ5
に、酸化タングステン（ＷＯ3）、または酸化イットリ
ウム（Ｙ2Ｏ3）を添加する試みが報告されている。ジャ
ーナル・オブ・アプライド・フィジックス７５巻２５３
８頁（Journal of Applied Physics, Vol.75(1994),P.2
538）、及びマテリアルズ・リサーチ・ソサイエティー
・シンポジウム・プロシーディングズ３７８巻１０２５
頁（Materials Research Society Symposium Proceedin
gs, Vol.378(1995), P.1025）によれば、アモルファス
Ｔａ2Ｏ5に、ＷＯ3を２〜６原子％、またはＹ2Ｏ3を１
０〜３０原子％添加すれば、リーク電流がアモルファス
Ｔａ2Ｏ5に比べて大幅に向上することが報告されてい
る。
【００１１】しかしながら、添加物量がリーク低減に効
果がある範囲内のときに比誘電率がアモルファスＴａ2
Ｏ5に比べて低下するため、シリコン酸化膜換算膜厚
０．５ｎｍに対応する実膜厚が２．４ｎｍ程度となり、
電圧１．２Ｖ印加時の金属酸化物に加わる電界は５ＭＶ
／ｃｍ程度となる。このときのアモルファスＴａ2Ｏ5−
ＷＯ3、Ｔａ2Ｏ5−Ｙ2Ｏ3のリーク電流密度はトンネル
電流のために１０-5Ａ／ｃｍ2以上となってしまうた
め、必要とされる絶縁特性を満たさない。
【００１２】上述したようにＴａ2Ｏ5の比誘電率及び絶
縁性能を向上させる試みは現在までのところすべて失敗
に終わっている。また、Ｔａ2Ｏ5以外の高誘電体でも必
要とされる絶縁特性を満足していない。例えば、ＢＳＴ
膜のシリコン酸化膜換算膜厚を０．３ｎｍ以下とするた
めには実膜厚を２０ｎｍ以下としなくてはならないが、
ＢＳＴ膜の薄膜化は絶縁特性の劣化を招いてしまう。例
えば、１９９９年春季第４６回応用物理学連合講演会講
演予稿集Ｎｏ．２、８８３頁、３０ｐ−ＺＳ−１３によ
れば、ＢＳＴ膜の実膜厚を２０ｎｍとしたとき、リーク
電流密度は１０ -6Ａ／ｃｍ2以上になることが記載され
ている。
【００１３】以上説明したように、ゲート長０．０５μ
ｍ世代の半導体トランジスタのゲート絶縁膜、及びゲー
ト長０．１３μｍ世代の半導体メモリの容量絶縁膜に要
求される絶縁性能、比誘電率を満足する金属酸化物は現
在までのところ存在しない。本発明は上記したような従
来の技術が有する問題点を解決するためになされたもの
であり、ゲート長０．０５μｍ世代の半導体トランジス
タのゲート絶縁膜、及びゲート長０．１３μｍ世代の半
導体メモリの容量絶縁膜等に用いて好適な複合酸化物結
晶薄膜を含む半導体装置、及びその複合酸化物薄膜の製
造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体装置は、絶縁膜にタンタル−タングステ
ン複合酸化物結晶薄膜を含むものである。
【００１５】このとき、前記タンタル−タングステン複
合酸化物結晶薄膜は、金属原子の１８．５％以下がタン
グステン原子であり、金属原子の０．１７％以上１５．
５％以下がタングステン原子であることが好ましく、金
属原子の８．３％以上１３．１％以下がタングステン原
子であることがより好ましい。
【００１６】また、前記タンタル−タングステン複合酸
化物結晶薄膜に接する電極の少なくとも一方が、貴金属
Ｉｒ、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、高融点金属化合物Ｔｉ
Ｎ、または導電性酸化物ＲｕＯ2、ＲｈＯ2、ＯｓＯ2、
ＩｒＯ2、ＲｅＯ3、ＳｒＲｕＯ3の少なくとも１つを含
んでいてもよく、前記タンタル−タングステン複合酸化
物結晶薄膜に接する電極の少なくとも一方が、貴金属Ｉ
ｒ、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、高融点金属化合物Ｔｉ
Ｎ、または導電性酸化物ＲｕＯ2、ＲｈＯ2、ＯｓＯ2、
ＩｒＯ2、ＲｅＯ3、ＳｒＲｕＯ3の少なくとも２つを重
ねた層構造であってもよい。
【００１７】また、本発明の他の半導体装置は、絶縁膜
にタンタル−モリブデン複合酸化物結晶薄膜を含むもの
である。
【００１８】このとき、前記タンタル−モリブデン複合
酸化物結晶薄膜は、金属原子の２％以下がモリブデン原
子である。
【００１９】また、前記タンタル−モリブデン複合酸化
物結晶薄膜に接する電極の少なくとも一方が、貴金属Ｉ
ｒ、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、高融点金属化合物Ｔｉ
Ｎ、または導電性酸化物ＲｕＯ2、ＲｈＯ2、ＯｓＯ2、
ＩｒＯ2、ＲｅＯ3、ＳｒＲｕＯ3の少なくとも１つを含
んでいてもよく、前記タンタル−モリブデン複合酸化物
結晶薄膜に接する電極の少なくとも一方が、貴金属Ｉ
ｒ、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、高融点金属化合物Ｔｉ
Ｎ、または導電性酸化物ＲｕＯ2、ＲｈＯ2、ＯｓＯ2、
ＩｒＯ2、ＲｅＯ3、ＳｒＲｕＯ3の少なくとも２つを重
ねた層構造であってもよい。
【００２０】なお、前記絶縁膜は、シリコン酸化膜、シ
リコン酸窒化膜、またはシリコン窒化膜の少なくとも１
つを含む積層膜からなるものであってもよい。
【００２１】一方、本発明の複合酸化物薄膜の製造方法
は、複合酸化物薄膜であるタンタル−タングステン複合
酸化物薄膜を気相成長法で形成するための複合酸化物薄
膜の製造方法であって、タンタルを含む第１の原料ガ
ス、タングステンを含む第２の原料ガス、及び酸化剤を
混合し、基板上に前記タンタル−タングステン複合酸化
物薄膜を成膜させる方法である。
【００２２】このとき、前記酸化剤は、二酸化窒素ガス
を含む酸化ガスであってもよい。
【００２３】また、本発明の複合酸化物薄膜の他の製造
方法は、複合酸化物薄膜であるタンタル−タングステン
複合酸化物結晶薄膜を形成するための複合酸化物薄膜の
製造方法であって、前記タンタル−タングステン複合酸
化物薄膜を基板上に成膜し、該基板をＮ2Ｏプラズマ中
で熱処理した後、急速熱窒化を行う方法であり、複合酸
化物薄膜であるタンタル−モリブデン複合酸化物結晶薄
膜を形成するための複合酸化物薄膜の製造方法であっ
て、前記タンタル−モリブデン複合酸化物薄膜を基板上
に成膜し、該基板をＮ2Ｏプラズマ中で熱処理した後、
急速熱窒化を行う方法である。
【００２４】[作用] （複合酸化物結晶ｘＴａ2Ｏ5−ｙＷＯ3、ｘＴａ2Ｏ5−
ｙＭｏＯ3の物性）発明者は、Ｔａ2Ｏ5とＷＯ3の複合酸
化物結晶ｘＴａ2Ｏ5−ｙＷＯ3において、タングステン
（Ｗ）量が１８．５原子％以下のときに、基板に関らず
にＴａ2Ｏ5結晶に比べて比誘電率が増大し、かつ絶縁性
が増大することを発見した。特に、上記複合酸化物結晶
の金属原子中のタングステン量を０．１７％以上１５．
５％以下にしたときにリーク電流密度がＴａ2Ｏ5結晶に
比べて約１０-5倍以下になり、さらに上記複合酸化物結
晶中の金属原子中のタングステン量を８．３％以上１
３．１％以下にすると、リーク電流密度がＴａ2Ｏ5結晶
にべて約１０-6倍以下に低減することを見出した。
【００２５】よって、金属原子中のタングステン量が
０．１７％以上１５．５％以下のタンタル−タングステ
ン複合酸化物薄膜結晶をゲート絶縁膜として用いれば、
ゲート長０．０５μｍ世代の半導体トランジスタのゲー
ト絶縁膜に要求される絶縁特性（シリコン酸化膜換算膜
厚０．５ｎｍの膜厚において１．２Ｖ印加時のリーク電
流密度が１０-6Ａ／ｃｍ2以下）を満たすことが可能で
あり、半導体トランジスタのさらなる高集積化、高性能
化を実現できる。
【００２６】なお、プロセスマージンを考慮すれば、上
記複合酸化物結晶中の金属原子中のタングステン量を
８．３％以上１３．１％以下にすることが好ましい。
【００２７】また、発明者は、Ｔａ2Ｏ5とＭｏＯ3の複
合酸化物結晶ｘＴａ2Ｏ5−ｙＭｏＯ3において、モリブ
デン（Ｍｏ）量が一定値（およそ２％）以下のときに、
基板に関らずＴａ2Ｏ5結晶に比べて比誘電率の低下を伴
わずに絶縁性能が向上することを発見した。
【００２８】Ｔａ2Ｏ5とＷＯ3の複合酸化物結晶ｘＴａ2
Ｏ5−ｙＷＯ3、あるいはＴａ2Ｏ5とＭｏＯ3の複合酸化
物結晶ｘＴａ2Ｏ5−ｙＭｏＯ3において、タングステン
またはモリブデンが一定値以下である場合にＴａ2Ｏ5結
晶に比べて絶縁性が増大する理由、すなわちリーク電流
密度が低減する理由は、タングステンまたはモリブデン
の存在によって膜中の酸素欠損がＴａ2Ｏ5結晶に比べて
減少しているためであると考えられる。
【００２９】アプライド・フィジックス・レター６６巻
２２０９ページ（Applied PhysicsLetter、Vol.66 (199
5), P.2209）によれば、β−Ｔａ2Ｏ5薄膜におけるリー
ク電流の主原因は膜中の酸素空孔であるとされている。
【００３０】このことから、Ｔａ2Ｏ5結晶にＷＯ3また
はＭｏＯ3を添加することでリーク電流が低減した理由
は、６配位時イオン半径がＴａ5＋イオン半径０．０６
４ｎｍより小さなＷ6＋(イオン半径０．０６０ｎｍ)、
またはＭｏ6＋（イオン半径０．０５９ｎｍ）がＴａサ
イトに置換したために結晶内の歪みが緩和され、結晶化
時の酸素空孔の形成が抑制されたためと推測できる。
【００３１】また、Ｔａ2Ｏ5とＷＯ3の複合酸化物結晶
ｘＴａ2Ｏ5−ｙＷＯ3において、タングステン量が一定
値を超えるとＴａ2Ｏ5に比べて絶縁性が劣化する理由
は、抵抗率の低い結晶化したＷＯ3（γ−ＷＯ3）が粒界
などに偏析すること、あるいはタンタルサイトに置換し
たタングステンがドナーとして働くためであると考えら
れる。
【００３２】ジャーナル・オブ・フィジカル・ソサイエ
ティ・オブ・ジャパン１１巻１２３７ページ（Journal
of Physical Society of Japan, Vol. 11 (1956), P.12
37）によれば、バルク構造のγ−ＷＯ3の抵抗率は１Ｋ
Ωｃｍであることが報告されている。
【００３３】Ｔａ2Ｏ5とＷＯ3の複合酸化物結晶ｘＴａ2
Ｏ5−ｙＷＯ3において、Ｔａ2Ｏ5結晶に比べて比誘電率
が増大するのは、次のように推測できる。
【００３４】高誘電率を持つ金属酸化物の誘電率の大部
分はイオン分極である。イオン分極は原子の配列の仕
方、すなわち結晶性に起因しているため、高いイオン分
極が実現されるためには良好な結晶性が必要である。Ｔ
ａ2Ｏ5結晶の一部のタンタル周りの酸素配位と、結晶化
したＷＯ3（γ−ＷＯ3）におけるタングステン周りの酸
素の配位が同じ６配位であること、６配位時のイオン半
径がＴａ5＋イオン半径０．０６４ｎｍ、Ｗ6＋イオン半
径０．０６０ｎｍと近いために結晶性が良好に保たれる
と考えられる。
【００３５】また、ジャーナル・オブ・ソリッド・ステ
ート・ケミストリー１５巻２４ページ（Journal of Sol
id State Chemistry, Vol. 15 (1975), P.24）によれ
ば、γ−ＷＯ3はバルクにおいて比誘電率が２０００で
あることが知られている。
【００３６】以上により、Ｔａ2Ｏ5結晶とＷＯ3の複合
酸化物結晶ｘＴａ2Ｏ5−ｙＷＯ3の比誘電率がＴａ2Ｏ5
結晶に比べて増大するものと考えられる。
【００３７】なお、本発明で用いる複合酸化物結晶ｘＴ
ａ2Ｏ5−ｙＷＯ3とアモルファスｘＴａ2Ｏ5−ｙＷＯ3は
次の点で大きく異なっており、まったく別の絶縁材料で
ある。すなわち、アモルファスｘＴａ2Ｏ5−ｙＷＯ3の
リーク電流密度が低減するタングステンの添加範囲では
比誘電率も低下する。一方、本発明の複合酸化物結晶ｘ
Ｔａ2Ｏ5−ｙＷＯ3は、リーク電流密度が低減するタン
グステンの添加範囲で比誘電率が向上する。
【００３８】（複合酸化物結晶ｘＴａ２Ｏ５−ｙＷＯ３
の製造方法）ｘＴａ2Ｏ5−ｙＷＯ3を成膜する際に、タ
ンタルを含む原料ガス、タングステンを含む原料ガス、
及び酸化剤を用いて化学気相成長を行うと次のような効
果が得られる。半導体装置の容量絶縁部は高集積化のた
めに、微細なスタックまたはトレンチ構造を持つが、気
相成長法を用いることで良好な段差被覆性を得ることが
可能であり、高集積化メモリが実現できる。また、高誘
電体をゲート絶縁膜とするいわゆるｈｉｇｈ−εゲート
トランジスタを作成する際には、チャネルと高誘電率膜
との間に低誘電率層（シリコン酸化膜等）が形成される
ことを抑制するため、高誘電率層を低温で、しかも膜厚
制御性良く堆積する必要がある。すなわち、低温で分解
する原料ガスを用い、かつ低圧で気相成長を行えば上記
二つの条件を満足できる。また、気相成長を行う際に
は、金属原子を十分に酸化させるために酸化力の強い二
酸化窒素ガスを含む酸化ガスを用いることが望ましい。
【００３９】（容量絶縁膜への適用）半導体メモリ等の
容量絶縁膜は、現在、結晶性を確保するために金属結晶
薄膜または導電性の金属酸化物上に成膜される。発明者
は、（００１）配向のＲｕ上にタンタル−タングステン
複合酸化物結晶薄膜、またはタンタル−モリブデン複合
酸化物結晶薄膜を成膜し、その後、Ｎ2Ｏプラズマ中で
熱処理を行い、急速熱窒化を行うことで比誘電率が１０
０以上のタンタル−タングステン複合酸化物結晶薄膜、
またはタンタル−モリブデン複合酸化物結晶薄膜が得ら
れることを見出した。なお、以下に記載の「β相のタン
タル−タングステン複合酸化物結晶薄膜、またはタンタ
ル−モリブデン複合酸化物結晶薄膜」とはＸ線回折のピ
ーク位置がβ相−Ｔａ2Ｏ5とほぼ同じものであり、厳密
な意味の酸化タンタルのβ相とは異なるが、ほぼ同一の
結晶構造を有する結晶薄膜のことである。また、「δ相
のタンタル−タングステン複合酸化物結晶薄膜、または
タンタル−モリブデン複合酸化物結晶薄膜」も同様の意
味で用いている。
【００４０】上記タンタル−タングステン複合酸化物結
晶薄膜、及びタンタル−モリブデン複合酸化物結晶薄膜
の高い比誘電率は、上記工程で得られるタンタル−タン
グステン複合酸化物結晶薄膜、またはタンタル−モリブ
デン複合酸化物結晶薄膜が、（００１）配向の結晶性の
高い膜であることに起因するものと推測される。特に、
タンタル−タングステン複合酸化物結晶薄膜の金属原子
中の０．１７％以上１５．５％以下がタングステン原子
である場合、またはタンタル−モリブデン複合酸化物結
晶薄膜の金属原子中の約１％がモリブデン原子である場
合に、Ｔａ2Ｏ5結晶に比較してリーク電流密度が約１０
-5倍に低減した。これにより、従来の金属酸化物では実
現されなかったゲート長０．１３μｍ世代の半導体メモ
リの容量絶縁膜に要求される絶縁特性（シリコン酸化膜
換算膜厚０．３ｎｍ以下でリーク電流密度が印加電圧
１．２Ｖ時に１０-8Ａ／ｃｍ2以下）が達成される。
【００４１】よって、タンタル−タングステン複合酸化
物結晶薄膜、またはタンタル−モリブデン複合酸化物結
晶薄膜を半導体メモリの容量絶縁膜に用いれば、ゲート
長０．１３μｍ世代の半導体メモリが実現可能であり、
ＤＲＡＭの更なる高集積化を実現することができる。
【００４２】なお、上記半導体メモリを作製する際に、
タンタル−タングステン複合酸化物結晶薄膜、またはタ
ンタル−モリブデン複合酸化物結晶薄膜の上部電極とし
て、貴金属Ｉｒ、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、高融点金属
化合物ＴｉＮ、導電性酸化物ＲｕＯ2、ＲｈＯ2、ＯｓＯ
2、ＩｒＯ2、ＲｅＯ3、ＳｒＲｕＯ3のいずれか、または
上記各材料を複数層に形成した構造の電極を用いること
で、従来のＤＲＡＭの動作速度と同等な動作速度を持つ
ＤＲＡＭが作製可能である。
【００４３】これは、複合酸化物結晶薄膜に接触してい
ることで発生する上部電極の酸化によって、複合酸化物
結晶薄膜と上部電極の間に不要な高抵抗率層が形成され
ないためである。
【００４４】（ゲート絶縁膜への適用）金属原子中の
０．１７％以上１５．５％以下がタングステン原子であ
るタンタル−タングステン複合酸化物結晶薄膜、または
金属原子中の約１％がモリブデン原子であるタンタル−
モリブデン複合酸化物結晶薄膜を格子整合しない結晶ま
たはアモルファス上に成膜した場合、Ｔａ2Ｏ5結晶に比
べてその比誘電率が向上し（４０以上）、リーク電流密
度が約１０-5倍に低減する。
【００４５】よって、これら複合酸化物薄膜を半導体ト
ランジスタのゲート絶縁膜として用いると、従来の金属
酸化物では実現しなかったゲート長０．０５μｍ世代の
半導体トランジスタのゲート絶縁膜に要求される絶縁特
性（シリコン酸化膜換算膜厚０．５ｎｍの膜厚において
１．２Ｖ印加時のリーク電流密度が１０-6Ａ／ｃｍ2以
下）を満たすことが可能になり、半導体トランジスタの
更なる高集積化を実現することができる。
【００４６】また、上記複合酸化物結晶薄膜をゲート絶
縁膜として用いる場合に、複合酸化物薄膜とチャネル
（シリコン基板）との間にシリコン酸化膜、シリコン酸
窒化膜、またはシリコン窒化膜のいずれかを挿入する
と、半導体トランジスタのしきい値が安定し、かつ半導
体トランジスタの駆動能力が向上する。これはシリコン
酸化膜、シリコン酸窒化膜、またはシリコン窒化膜のい
ずれかを挿入することによりチャネル中への金属原子の
拡散が抑えられたためである。
【００４７】また、上記半導体トランジスタを作製する
際に、タンタル−タングステン複合酸化物結晶薄膜、ま
たはタンタル−モリブデン複合酸化物結晶薄膜の上部電
極として、貴金属Ｉｒ、Ｐｔ、Ｏｓ、Ｒｕ、Ｒｈ、高融
点金属化合物ＴｉＮ、導電性酸化物ＲｕＯ2、ＲｈＯ2、
ＯｓＯ2、ＩｒＯ2、ＲｅＯ3、ＳｒＲｕＯ3のいずれか、
または前記各材料を複数層に形成した構造の電極を用い
ることで良好な特性を有する半導体トランジスタが得ら
れる。
【００４８】これは、複合酸化物結晶薄膜に接触してい
ることで発生する上部電極の酸化によって、複合酸化物
結晶薄膜と上部電極の間に不要な高抵抗率層が形成され
ないためである。
【００４９】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
【００５０】（装置、成膜方法の説明）本実施形態で
は、タンタル−タングステン複合酸化物結晶薄膜の堆積
方法として、反応性スパッタ法、気相成長法（CVD: Che
mical Vapor Deposition）、タンタル・タングステン合
金の熱酸化法、または陽極酸化法を使用する。
【００５１】まず、反応性スパッタ法を用いた場合を例
にして、タンタル−タングステン複合酸化物薄膜の成膜
方法について説明する。なお、タンタル−モリブデン複
合酸化物薄膜も同様の方法で堆積することができる。
【００５２】反応性スパッタ法でタンタル−タングステ
ン複合酸化物薄膜（または、タンタル−モリブデン複合
酸化物薄膜）を成膜するためには、例えば、マグネトロ
ンスパッタ装置を使用する。スパッタを行わないときの
チャンバー内の圧力は５×１０-5Ｐａである。
【００５３】成膜時にはアルゴン・酸素混合ガス（例え
ば、アルゴン/酸素分圧比：９０/１０）をチャンバー内
に供給し、チャンバー内圧を、例えば、６×１０-1Ｐａ
程度にする。ガス圧が安定したら、周波数１３．５６Ｍ
Ｈｚの高周波をターゲットであるタンタル−タングステ
ン複合酸化物焼結体（または、タンタル−モリブデン複
合酸化物焼結体）と基板を載せたサセプター（ヒータ内
臓）間に印加する。
【００５４】ウェハ温度が６５０℃以下の場合、堆積さ
れたタンタル−タングステン複合酸化物薄膜（またはタ
ンタル−モリブデン複合酸化物薄膜）は非晶質であり、
ウェハ温度が６５０℃を超えると、堆積されたタンタル
−タングステン複合酸化物薄膜（またはタンタル−モリ
ブデン複合酸化物薄膜）はβ相とδ相の混合相となる。
【００５５】６５０℃以下で成膜されたタンタル−タン
グステン複合酸化物薄膜（またはタンタル−モリブデン
複合酸化物薄膜）は、後述するアニール処理によってβ
相とδ相の混合相となる。なお、結晶化した薄膜に対し
ても膜中の酸素欠損を補償するためアニール処理を行っ
てもよい。
【００５６】次に、気相成長法を用いたタンタル−タン
グステン複合酸化物薄膜の堆積方法について説明する。
【００５７】気相成長法によってタンタル−タングステ
ン複合酸化物薄膜をシリコン基板、シリコン酸化膜、シ
リコン酸窒化膜、またはシリコン窒化膜の上に成膜する
場合、シリコン基板、シリコン酸化膜、シリコン酸窒化
膜、またはシリコン窒化膜の酸化を抑制して低誘電率膜
の形成を防ぐためには、低温で成膜する必要がある。そ
こで、気相成長法によりタンタル−タングステン複合酸
化物を堆積する際の原料ガスとしては４５０度以下で成
膜できるものが好ましい。そのような原料ガスとして
は、タンタル原料として、ペンタジメチルアミノタンタ
ル（Ｔａ[Ｎ（ＣＨ3）2]5）、ペンタエトキシタンタル
（Ｔａ（ＯＣ2Ｈ5）5）、塩化タンタル（ＴａＣｌ5）、
またはフッ化タンタル（ＴａＦ5）が挙げられる。ま
た、タングステン原料としては、ヘキサジメチルアミノ
タングステン（Ｗ[Ｎ（ＣＨ3）2]6）、ヘキサエトキシ
タングステン（Ｗ（ＯＣ2Ｈ5）6）、塩化タングステン
（ＷＣｌ6）、またはフッ化タングステン（ＷＦ6）が挙
げられる。
【００５８】以下では、タンタル原料としてペンタジメ
チルアミノタンタルを用い、タングステン原料としてヘ
キサジメチルアミノタングステンを用いた場合を例にし
て実際に試料を作製した例を説明するが、ペンタエトキ
シタンタル、塩化タンタル、フッ化タンタル、ヘキサエ
トキシタングステン、塩化タングステンまたはフッ化タ
ングステンを用いた場合でも、ほぼ同じ手順、条件でタ
ンタル−タングステン複合酸化物を成膜できる。特に、
塩化タンタル、フッ化タンタル、塩化タングステン、ま
たはフッ化タングステンを用いれば原料ガス中に炭素が
存在しないため、ゲート絶縁膜としてタンタル−タング
ステン複合酸化物を成膜するときにチャネルの炭素汚染
を避けることができる。なお、酸化剤としては酸素、オ
ゾン、二酸化窒素などが挙げられるが、原料ガスとして
有機金属ガスを用いる場合は、酸化力の大きい二酸化窒
素を用いることが好ましい。
【００５９】次に、上記タンタル−タングステン複合酸
化物薄膜を形成するために用いる気相成長装置（ＣＶＤ
装置）について図１を用いて説明する。図１は本発明の
半導体装置の製造方法で用いる気相成長装置の一構成例
を示すブロック図である。
【００６０】ＣＶＤ装置は、試料処理室１０１と交換室
１０２から構成され、交換室１０２には複数枚のウェハ
１０７が収納可能である。試料処理室１０１と交換室１
０２の間にはゲートバルブ１０４が設けられており、そ
れそれの部屋内のガスは複数のポンプにより構成される
排気系１３４、１３５を介して排気される。また、試料
処理室１０１と交換室１０２との間でウェハ１０７を移
動させるためのウェハ搬送機構１０５が設けられてい
る。
【００６１】試料処理室１０１内で、ウェハ１０７はヒ
ータを内蔵したサセプター１０６上に配置され、ウェハ
１０７はサセプター１０６によって所定の温度に加熱さ
れる。また、ウェハ１０７の上部には、ウェハ上面に金
属酸化物を形成するための金属材料ガス及び酸化ガスが
ガス供給系から導入される。
【００６２】ガス供給系は、３種類の原料ガスを独立に
試料処理室１０１に導入する第１のガス供給系１５０、
第２のガス供給系１６０、及び第３のガス供給系１７０
により構成される。各々のガス供給系は基本的に同じ構
成であり、第１のガス供給系１５０は、原料シリンダ１
１３、ストップバルブ１１１、１１２、１１５、１１
７、マスフローコントローラ１１４、及び排気系１１８
を有し、第２のガス供給系１６０は、原料シリンダ１２
１、ストップバルブ１１９、１２０、１２３、１２５、
マスフローコントローラ１２２、及び排気系１２６を有
している。また、第３のガス供給系１７０は、原料シリ
ンダ１３０、ストップバルブ１２７、１２９、１３１、
マスフローコントローラ１２８、及び排気系１３２を有
している。また、第１のガス供給系１５０、及び第２の
ガス供給系１６０には、キャリヤガスとして窒素ガスボ
ンベ１１６、１２４が接続されている。
【００６３】ペンタエトキシタンタル及びヘキサジメチ
ルアミノジタングステンは、蒸気圧がそれほど高くない
ため、キャリヤガスによるガス供給が可能な第１のガス
供給系１５０、及び第２のガス供給系１６０より供給
し、二酸化窒素は第３のガス供給系１７０より供給す
る。
【００６４】原料シリンダ１１３はペンタエトキシタン
タルの昇華温度８０℃に加熱され、原料シリンダ１２１
はヘキサジメチルアミノジタングステンの昇華温度１２
０℃に加熱される。また、マスフローコントローラ１１
４、１２２、１２８、配管、及び試料処理室１０１の内
壁は原料ガスの凝固を防ぐため１５０℃に加熱されてい
る。
【００６５】本装置においては、各ガス供給系が独立で
あるため、金属材料ガスと酸化ガスが接触せず、配管−
マスフローコントローラの詰まりを防止できるだけでな
く、原料ガスを定量的かつ安定に供給することができ
る。
【００６６】また、原料ガスが接触する部位は、すべて
ヒータにより金属材料ガスの沸点−昇華点以上で、かつ
分解温度以下に加熱されている。これにより配管−マス
フローコントローラの詰まりを防止できるだけでなく、
原料ガスを定量的、かつ安定に供給することができる。
特に、試料処理室１０１を加熱するとパーティクルを抑
制する効果をもたらすため好ましい。
【００６７】ウェハ１０７の下部を排気する配管は途中
で二手に分かれ、排気系１３５の直前で再び合流する。
分かれた配管の一方にはゲートバルブ１０８が設けら
れ、他方にはゲートバルブ１０９及び水冷トラップ１１
０が設けられている。成膜時にゲートバルブ１０８は閉
じられ、ゲートバルブ１０９が開かれる。このような構
成にすれば、排気系１３５における金属材料ガスの固化
や液化を防止することが可能であり、排気系１３５の寿
命を延ばすことができる。
【００６８】また、成膜していないときにはゲートバル
ブ１０８、１０９が共に開けられる。このような構成に
すれば排気速度が高まり、より高真空が得られる。なお
試料処理室１０１の内圧をモニタするため、試料処理室
１０１には真空計１３３が設置されている。なお、成膜
していないときの圧力は１０-4Ｐａ以下に保っておく。
【００６９】次に、上記ＣＶＤ装置を用いる場合のタン
タル−タングステン複合酸化物の典型的な成膜条件につ
いて説明する。
【００７０】ペンタジメチルアミノタンタル、及びヘキ
サジメチルアミノジタングステンのキャリヤガス（窒
素）流量を、所望の組成のタンタル−タングステン複合
酸化物が得られるように調整し、さらに酸化剤の二酸化
窒素を流してチャンバー内圧を５０Ｐａ程度とする。
【００７１】基板温度は、タンタル−タングステン複合
酸化物をゲート絶縁物として堆積する場合は３５０℃か
ら４５０℃程度、容量絶縁膜として堆積する場合は３５
０℃から７００℃程度とする。
【００７２】なお、ＣＶＤ装置で成膜した場合も、ウェ
ハ温度が６５０℃以下の場合は堆積されたタンタル−タ
ングステン複合酸化物薄膜が非晶質であり、ウェハ温度
が６５０℃を超える場合は堆積されたタンタル−タング
ステン複合酸化物薄膜がβ相とδ相の混合相となる。６
５０℃以下で堆積されたタンタル−タングステン複合酸
化物薄膜は後述するアニール処理によってβ相とδ相の
混合相となる。また、結晶化した薄膜に対しても膜中の
酸素欠損の補償、及び膜中の不純物の除去を目的として
後述するアニール処理を行ってもよい。
【００７３】次に、タンタル、タングステン合金の熱酸
化法を用いたタンタル−タングステン複合酸化物薄膜の
堆積方法について説明する。
【００７４】タンタル、タングステン合金を熱酸化する
ことでタンタル−タングステン複合酸化物を成膜する場
合、まず、マグネトロンスパッタ装置、または図１に示
したＣＶＤ装置でタンタル・タングステン合金を堆積す
る。但し、スパッタによりタンタル・タングステン合金
を堆積する場合は、タンタル−タングステン複合酸化物
ターゲットをタンタル・タングステン合金に交換し、供
給ガスを純粋なアルゴンガスにする。
【００７５】また、ＣＶＤ装置によりタンタル・タング
ステン合金を堆積する場合は、タンタル原料ガスとして
塩化タンタルまたはフッ化タンタル、タングステン原料
ガスとして塩化タングステンまたはフッ化タングステン
を用い、酸化剤の代わりに水素などの還元剤を供給す
る。
【００７６】タンタル・タングステン合金の厚さは、所
望のタンタル−タングステン複合酸化物の厚さの４分の
１とする。タンタル・タングステン合金の酸化は、１気
圧の酸素、酸素・オゾン混合気体、またはこれらの気体
の組み合わせ雰囲気中で１０分程度のアニール処理を行
う。なお、このとき、化学的に活性な酸素ラジカルＯ（
3Ｐ）、Ｏ（1Ｄ）、活性酸素Ｏ2（1Δ）、またはオゾン
が発生するように紫外線を照射してもよい。紫外線の典
型的な照射条件は、波長１８５ｎｍの紫外線を用いる場
合で２．５ｍＷ／ｃｍ2、波長２５４ｎｍの紫外線を用
いる場合で２０ｍＷ／ｃｍ2である。
【００７７】アニール処理時のウェハ温度が６５０℃以
下の場合、タンタル−タングステン複合酸化物薄膜は非
晶質であり、ウェハ温度が６５０℃を超える場合は堆積
されたタンタル−タングステン複合酸化物薄膜がβ相と
δ相の混合相となる。６５０℃以下で堆積されたタンタ
ル−タングステン複合酸化物薄膜は、後述するアニール
処理によってβ相とδ相の混合相になる。なお、結晶化
した薄膜に対しても膜中の酸素欠損の補償及び膜中の不
純物の除去を目的として後述するアニール処理を行って
もよい。
【００７８】次に、陽極酸化法を用いたタンタル−タン
グステン複合酸化物薄膜の堆積方法について説明する。
【００７９】陽極酸化法でタンタル−タングステン複合
酸化物薄膜を堆積する場合、まず、タンタル・タングス
テン合金を熱酸化する場合と同様に、所望のタンタル−
タングステン複合酸化物の厚さの４分の１の厚さのタン
タル・タングステン合金をスパッタ装置、または図１に
示したＣＶＤ装置で成膜する。
【００８０】タンタル・タングステン合金を堆積した基
板（陽極）、及び金などの耐酸性の金属（陰極）を８５
℃の電解質水溶液である０．０２Ｍリン酸水溶液に浸
し、以下のような手順でウェハのタンタル・タングステ
ン合金直下（トランジスタの場合はウェハ、またＤＲＡ
Ｍの場合下部電極）の陽極に対して正の電圧を印加す
る。
【００８１】まず、定常電圧Ｖf（Ｖ）に達するまでは
一定電流密度２×１０-3Ａ／ｃｍ2に保持する。定常電
圧Ｖf（Ｖ）は電流密度が６×１０-6Ａ／ｃｍ2以下にな
るように選ぶ。この場合、１時間の陽極酸化で形成され
るタンタル−タングステン複合酸化物の厚さは１．６５
Ｖfｎｍである。なお、電解質水溶液には、リン酸水溶
液だけでなく０．０１Ｍクエン酸水溶液を用いてもよ
い。また、このタンタル−タングステン複合酸化物薄膜
は非晶質であり、後述のアニール処理によってβ相とδ
相の混合相になる。結晶化した薄膜に対しては膜中の酸
素欠損の補償を目的として後述するアニール処理を行っ
てもよい。
【００８２】上述した反応性スパッタ、気相成長法、熱
酸化、または陽極酸化法によって堆積されたタンタル−
タングステン複合酸化物薄膜、またはタンタル−モリブ
デン複合酸化物薄膜を結晶化させる場合、以下のような
アニール処理を行う。
【００８３】まず、非晶質のタンタル−タングステン複
合酸化物薄膜、またはタンタル−モリブデン複合酸化物
薄膜を結晶化するために、基板温度を６５０℃を越える
温度に保ち、１気圧の窒素、アルゴン、酸素、酸素・オ
ゾン混合気体、またはこれらの気体の組み合わせ雰囲気
中で１０分程度のアニール処理を行うと、後述のように
β相とδ相の混合相になる。
【００８４】上記アニール処理中で酸化作用のない窒
素、アルゴン、または窒素・アルゴン混合気体を用いる
と、タンタル−タングステン複合酸化物薄膜、またはタ
ンタル−モリブデン複合酸化物薄膜の直下の層の酸化を
抑制しつつ、タンタル−タングステン複合酸化物薄膜、
またはタンタル−モリブデン複合酸化物薄膜を結晶化さ
せることができるため、半導体トランジスタのゲート絶
縁物として堆積されたタンタル−タングステン複合酸化
物薄膜、またはタンタル−モリブデン複合酸化物薄膜の
結晶化に好ましい。
【００８５】一方、結晶化したタンタル−タングステン
複合酸化物薄膜、またはタンタル−モリブデン複合酸化
物薄膜の酸素欠損の補償、及び膜中不純物を除去する場
合は、基板温度を４００℃から５００℃に保ち、１気圧
の酸素、酸素・オゾン混合気体、またはこれら気体の組
み合わせ雰囲気中で１０分程度のアニール処理を行って
もよい。
【００８６】なお、アニール処理による酸素空孔の補
償、及び膜中不純物の除去を促進するために化学的に活
性な酸素ラジカルＯ（3Ｐ）、Ｏ（1Ｄ）、活性酸素Ｏ2
（1Δ）、またはオゾンが発生するように紫外線を照射
してもよい。典型的な紫外線の照射条件は、波長１８５
ｎｍの紫外線を用いる場合で２．５ｍＷ／ｃｍ2、波長
２５４ｎｍの紫外線を用いる場合で２０ｎＷ／ｃｍ2で
ある。
【００８７】また、特に（００１）配向のＲｕ上に堆積
されたタンタル−タングステン複合酸化物薄膜、または
タンタル−モリブデン複合酸化物薄膜に対して、Ｎ2Ｏ
プラズマ中で３５０℃、３分のアニール処理後、８００
℃、１分の急速熱窒化処理を行うと後述するように比誘
電率を１００以上という高い値とすることができる。 （成膜実験の説明１：シリコン窒化膜上での特性）シリ
コン窒化膜上におけるタンタル−タングステン複合酸化
物薄膜結晶のリーク電流及び比誘電率の組成依存性を調
べた。
【００８８】基板には酸化膜換算膜厚０．５ｎｍのシリ
コン窒化膜（実膜厚０．９ｎｍ）付きｎ型シリコン基板
（１００）を使用した。タンタル−タングステン複合酸
化物薄膜は反応性スパッタにて成膜した。反応性スパッ
タ時、基板加熱は行わず、アルゴン・酸素混合気体（ア
ルゴン/酸素分圧比：９０/１０）を供給し、チャンバー
内圧を０．６Ｐａとし、ＲＦ電源（周波数１３．５６Ｍ
Ｈｚ）の高周波パワーは５００Ｗとした。また、タンタ
ル−タングステン複合酸化物薄膜の結晶化のために、基
板温度８００℃にて１気圧、１０分の窒素アニールを行
う。
【００８９】図２にタンタル−タングステン複合酸化物
薄膜結晶のＸ線回折スペクトルを示す。なお、使用Ｘ線
はＣｕＫα（波長：０．１５４１８ｎｍ）である。ここ
で、図中のピークに付けられている記号はβ相タンタル
−タングステン複合酸化物、δ相タンタル−タングステ
ン複合酸化物、Ａｕ、Ｓｉの対応する格子面を指示する
ものである。図２に示すように、ほぼβ-Ｔａ2Ｏ5また
はδ-Ｔａ2Ｏ5の存在を示す位置にピークがあることか
ら結晶化していることが確認できる。よって、この薄膜
はβ相とδ相の混合相である。
【００９０】上部電極として金を蒸着した試料のタング
ステン濃度に対するリーク電流密度を図３及び図４に示
し、タングステン濃度に対する比誘電率の組成依存性を
図５、図６に示す。なお、図４は図３の低タングステン
濃度領域を拡大した図であり、図６は図５の低タングス
テン濃度領域を拡大したものである。また、タンタル−
タングステン複合酸化物薄膜結晶は、膜厚がシリコン酸
化膜換算膜厚で０．５ｎｍとなるように形成されたもの
であり、リーク電流密度は印加電圧１．２Ｖ時のデータ
である。なお、図７にはタンタル−タングステン複合酸
化物薄膜結晶のタングステン濃度に対する実膜厚の組成
依存性を示した。タンタル−タングステン複合酸化物薄
膜と直列に接続されているシリコン窒化膜は、膜厚が
０．９ｎｍと非常に薄いため、直流電圧を印加された場
合（電流密度測定時）に絶縁性を持たないが、高周波電
圧印加時（容量測定時）には容量膜として働く。したが
って、複合酸化物結晶薄膜の比誘電率を算出する際には
このことを考慮して算出した。
【００９１】図３及び図４に示すように、タングステン
（Ｗ）の添加量が増加するにしたがってリーク電流密度
は減少し、１１．５％で最小値となった後、再び増加す
る。ここで、タングステンの添加量が１８．５％以下で
あればＴａ2Ｏ5結晶のリーク電流密度よりも少ない値に
なる。特に、タングステンの添加量が０．１７％以上１
５．５％以下の場合にはＴａ2Ｏ5結晶に比較してリーク
電流密度が約１０-5倍以下に低減し、タングステンの添
加量が８．３％以上１３．１％以下の場合にＴａ2Ｏ5結
晶に比較してリーク電流密度が約１０-6倍以下に低減す
る。また、図５、図６に示すように、比誘電率はタング
ステン（Ｗ）の添加量の増加に伴って増加することが分
かる。
【００９２】一方、シリコン窒化膜上におけるタンタル
−モリブデン複合酸化物薄膜結晶（Ｍｏ／（Ｔａ＋Ｍ
ｏ）＝約１％）のリーク電流密度の印加電圧依存性、及
び比誘電率を、上部電極として金を蒸着して調べた。基
板には酸化膜換算膜厚０．５ｎｍのシリコン窒化膜（実
膜厚０．９ｎｍ）付きｎ型上シリコン基板（１００）を
使用した。また、タンタル−モリブデン複合酸化物薄膜
は、上述したタンタル−タングステン複合酸化物薄膜結
晶の場合と同様の条件で反応性スパッタにて成膜・アニ
ール処理を施したものであり、膜厚はシリコン酸化膜換
算膜厚で１．０ｎｍ（実膜厚５ｎｍ）、比誘電率は３９
であった。
【００９３】このようにして作製したシリコン窒化膜上
におけるタンタル−モリブデン複合酸化物薄膜結晶（Ｍ
ｏ／（Ｔａ＋Ｍｏ）＝約１％）のリーク電流密度の印加
電圧依存性を図８に示す。
【００９４】図８に示すように、１．２Ｖ印加時のリー
ク電流密度は１０-6Ａ／ｃｍ2以下であり、Ｔａ2Ｏ5結
晶に比べてリーク電流密度が約１０-5倍以下に低減す
る。
【００９５】よって、上記タンタル−タングステン複合
酸化物薄膜結晶、またはタンタル−モリブデン複合酸化
物薄膜結晶をゲート絶縁膜として用いれば、ゲート長
０．０５μｍ世代の半導体トランジスタのゲート絶縁膜
に要求される絶縁特性（シリコン酸化膜換算膜厚０．５
ｎｍの膜厚において１．２Ｖ印加時のリーク電流密度が
１０-6Ａ／ｃｍ2以下）を満たすことが可能である。
【００９６】Ｔａ2Ｏ5とＷＯ3の複合酸化物結晶ｘＴａ2
Ｏ5−ｙＷＯ3、またはＴａ2Ｏ5とＭｏＯ3の複合酸化物
結晶ｘＴａ2Ｏ5−ｙＭｏＯ3において、タングステン、
またはモリブデンが一定量以下である場合、Ｔａ2Ｏ5結
晶に比べて絶縁性が増大する、すなわちリーク電流が低
減するのは、タングステン、またはモリブデンの存在に
よって膜中の酸素欠損がＴａ2Ｏ5結晶に比べて減少して
いるためであると考えられる。
【００９７】Ｔａ2Ｏ5結晶にＷＯ3、またはＭｏＯ3を添
加することでリーク電流密度が低減したのは、６配位時
イオン半径がＴａ5＋イオン半径０．０６４ｎｍより小
さなＷ6＋(イオン半径０．０６０ｎｍ)、またはＭｏ6＋
（イオン半径０．０５９ｎｍ）がＴａサイトに置換した
ために結晶内の歪みが緩和され、結晶化時の酸素空孔の
形成が抑制されたためと推測できる。
【００９８】また、Ｔａ2Ｏ5結晶とＷＯ3の複合酸化物
結晶ｘＴａ2Ｏ5−ｙＷＯ3のタングステン量が一定値を
超えるとＴａ2Ｏ5結晶に比べて絶縁性が劣化するのは、
抵抗率の低い結晶化したＷＯ3（γ−ＷＯ3）が粒界など
に偏析するため、あるいは複合酸化物中でタンタルサイ
トに置換したタングステンがドナーとして働くためだと
考えられる。
【００９９】また、図５及び図６に示すように、タンタ
ル−タングステン複合酸化物薄膜結晶では、タングステ
ン量の増加とともに比誘電率の増加が見られる。これは
Ｔａ 2Ｏ5結晶とγ−ＷＯ3の金属原子周りの構造がほぼ
一致することため、タンタル−タングステン複合酸化物
薄膜結晶が良好な結晶性を有することと、γ−ＷＯ3が
２０００という大きな比誘電率を持つことに起因する。
【０１００】なお、基板として、（１００）Ｓｉ基板、
シリコン酸化膜付（１００）Ｓｉ基板、シリコン酸窒化
膜付（１００）Ｓｉ基板、または白金基板を用いた場合
でもシリコン窒化膜上に堆積したときとほぼ同様のリー
ク電流密度特性、及び比誘電率の組成依存性が得られ
た。
【０１０１】また、タンタル−タングステン複合酸化物
薄膜、またはタンタル−モリブデン複合酸化物薄膜の成
膜温度を６５０℃以上とし、始めからタンタル−タング
ステン複合酸化物薄膜結晶として成膜した場合も、非晶
質のタンタル−タングステン複合酸化物薄膜、またはタ
ンタル−モリブデン複合酸化物薄膜の成膜温度を窒素ア
ニールによって結晶化させた場合と同様なリーク電流密
度特性、及び比誘電率の組成依存性が得られた。
【０１０２】（成膜実験の説明３：（００１）配向Ｒｕ
上での特性）（００１）配向のＲｕ上に基板温度が５０
０℃で６．３ｎｍの膜厚のタンタル−タングステン複合
酸化物薄膜結晶（Ｗ／（Ｔａ＋Ｗ）＝１１．５原子％）
を形成した後、Ｎ2Ｏプラズマ中で３５０℃、３分のア
ニール処理を行い、さらに８００℃、１分のＲＴＮ処理
を行った絶縁膜についてＸ線回折測定及び電気特性評価
を行った。
【０１０３】図９は上記タンタル−タングステン複合酸
化物薄膜結晶のＸ線スペクトルである。ここで、図中の
ピークに対して付けられた記号はβ相タンタル−タング
ステン複合酸化物、Ｒｕの対応する格子面を指示するも
のである。（００１）または（００２）配向のタンタル
−タングステン複合酸化物薄膜結晶（β−Ｔａ2Ｏ5）の
存在を示す位置にピークが見られる。
【０１０４】図１０は上記タンタル−タングステン複合
酸化物薄膜結晶のリーク電流密度の印加電圧依存性であ
る。図１０に示すように、印加電圧１．２Ｖ時のリーク
電流密度は１０-8Ａ／ｃｍ2以下である。これはタンタ
ル−タングステン複合酸化物薄膜結晶中の酸素空孔が酸
化タンタルに比べて低減していることに起因する。ま
た、この絶縁膜の比誘電率は１０２であった。この比誘
電率からタンタル−タングステン複合酸化物薄膜のシリ
コン酸化膜換算膜厚は０．２４ｎｍとなる。このような
高い比誘電率はタンタル−タングステン複合酸化物結晶
薄膜が（００１）配向の結晶性の高い膜であることに起
因する。
【０１０５】また、同様な方法で（００１）配向のルテ
ニウム（Ｒｕ）上に成膜、アニール処理を施した膜厚
６．３ｎｍ（比誘電率からシリコン酸化膜換算膜厚は
０．２４ｎｍ）のタンタル−モリブデン複合酸化物結晶
薄膜（Ｍｏ／（Ｔａ＋Ｍｏ）＝約１原子％）の印加電圧
１．２Ｖ時のリーク電流密度が１０-8Ａ／ｃｍ2以下で
あること、及び比誘電率が１０３であることを確認し
た。
【０１０６】よって、このタンタル−タングステン複合
酸化物結晶薄膜、またはタンタル−モリブデン複合酸化
物結晶薄膜を容量絶縁膜として用いればシリコン酸化膜
換算膜厚で０．２４ｎｍ以下であり、かつ絶縁膜への印
加電圧１．２Ｖ時のリーク電流が１０-8Ａ／ｃｍ2以下
である半導体メモリを実現することができる。 （ゲート適用例１）図１１は本発明の半導体装置の第１
実施例であるｎ型トランジスタの製造工程を示す断面図
である。なお、第１実施例のｎ型トランジスタの構造は
図１１（ｄ）に示されている。
【０１０７】図１１（ｄ）に示すように、不純物濃度５
×１０15ｃｍ-3程度のｎ型単結晶シリコンからなる基板
２０１上にはＳＴＩ（Shallow Trench Isolation）構造
の素子分離領域２１０が形成されている。また、ｎ型ト
ランジスタの形成領域にはｐウェル（不図示）が形成さ
れている。素子分離領域２１０で分離されたｎ形トラン
ジスタ領域には、しきい値をコントロールするための不
純物濃度５×１０16ｃｍ-3程度のｐ型チャネル不純物層
（不図示）が形成され、それを挟んで不純物濃度５×１
０19ｃｍ-3程度のｎ型拡散層からなるソース−ドレイン
領域２０２が形成されている。チャネル領域２０３上に
は、膜厚１０ｎｍのタンタル−タングステン複合酸化物
薄膜（Ｗ／Ｔａ＋Ｗ）＝１１．５％）２０５が形成され
ている。なお、図１１（ｄ）に示したｎ型トランジスタ
のタンタル−タングステン複合酸化物薄膜２０５は結晶
化されたものであり、図１１（ｂ）、（ｃ）に示したタ
ンタル−タングステン複合酸化物薄膜２０５はアモルフ
ァス状態である。
【０１０８】タンタル−タングステン複合酸化物薄膜２
０５上には窒化チタン（ＴｉＮ）２０６及びタングステ
ン（Ｗ）２１２からなるゲート電極がソース−ドレイン
領域２０２に対して自己整合的に形成されている。ま
た、ソース−ドレイン領域２０２は層間絶縁膜２０８に
設けられたコンタクト孔を介してソース−ドレイン電極
２０７と接続されている。さらに、ソース−ドレイン電
極２０７、層間絶縁膜２０８、及びゲート電極を覆うよ
うにしてシリコン酸化膜またはシリコン酸窒化膜からな
るパッシベイション膜２０９が形成されている。
【０１０９】次に、図１１に示した第１実施例のｎ型ト
ランジスタの製造方法について説明する。
【０１１０】まず、ｎ型単結晶シリコンからなる基板２
０１の表面を、過酸化水素、アンモニア、または塩酸の
混合水溶液を用いる洗浄法により洗浄する。なお、ここ
では基板２０１の表面を洗浄することが目的であるた
め、上記以外の洗浄法を用いてもよい。
【０１１１】次に、基板２０１上にｐウェルを形成し、
ＲＩＥ（Reactive Ion Etch）法を用いて基板２０１上
に溝を形成し、その溝に絶縁膜を埋め込みトレンチ型の
素子分離領域２１０を形成する。続いて、厚さ５ｎｍ程
度のシリコン酸化膜２１１を堆積した後、チャネルイオ
ン注入を行い、ｐ型チャネル不純物層（不図示）を形成
する。さらに、８００℃、１０秒程度のＲＴＡ（Rapid
Thermal Anneal）によりｐ型チャネル不純物層を活性化
させる（図１１（ａ））。
【０１１２】次に、シリコン酸化膜２１１をフッ酸によ
り剥離し、反応性スッパタ法を用いて膜厚５ｎｍのタン
タル−タングステン複合酸化物薄膜（Ｗ／（Ｔａ＋Ｗ）
＝１１．５％）２０５を基板２０１を加熱せずに形成
し、タンタル−タングステン複合酸化物薄膜２０５上に
ＴｉＮ２０６を形成する（図１１（ｂ））。
【０１１３】次に、ＴｉＮ２０６上にフォトレジストパ
ターン（不図示）を形成し、これをエッチング用マスク
として用いる異方性エッチングにより、ＴｉＮ２０６及
びタンタル−タングステン複合酸化物薄膜２０５をそれ
ぞれパターニングする。
【０１１４】なお、ＴｉＮ２０６のエッチングにヘリコ
ンプラズマを用いたエッチャーを用いる場合は、エッチ
ングガスとしてＳＦ6／Ａｒ混合ガス（混合分圧比ＳＦ
６／Ａｒ＝１０／１）を用いる。また、プラズマ発生用
のＲＦ電源（１３．５６ＭＨｚ）のパワーは４００Ｗ程
度とし、タンタル−タングステン複合酸化物薄膜２０５
の基板２０１に印加するバイアス電源（１３．５６ＭＨ
ｚ）のパワーを４００Ｗ程度とし、基板温度は０℃程度
に保っておく。
【０１１５】一方、タンタル−タングステン複合酸化物
薄膜２０５のエッチングに平行平板型エッチャーを用い
る場合は、エッチングガスとしてＣＦ3Ｃｌを用い、平
行平板電極に高周波を印加するＲＦ電源（１３．５６Ｍ
Ｈｚ）のパワーを１５００Ｗ程度とし、基板温度を６０
℃程度に保っておく。
【０１１６】続いて、フォトレジストパターン、ＴｉＮ
２０６、及びタンタル−タングステン複合酸化物薄膜２
０５をイオン注入用マスクとして用い、基板２０１に不
純物イオン（砒素）を注入することにより、ＴｉＮ２０
６、タンタル−タングステン複合酸化物薄膜２０５に対
して自己整合的にソース−ドレイン領域２０２を形成す
る（図１１（ｃ））。
【０１１７】次に、フォトレジストパターンを除去し、
ソース−ドレイン活性化のための熱処理（１気圧窒素雰
囲気、８００℃、１０分）を行う。この工程はタンタル
−タングステン複合酸化物薄膜２０５の結晶化も兼ねて
いる。
【０１１８】次に、基板２０１上に層間絶縁膜２０８を
形成し、層間絶縁膜２０８にソース−ドレイン領域２０
２及びＴｉＮ２０６まで達するコンタクト孔を形成した
後、ソース−ドレイン領域に達するコンタクト孔に対し
てＣｏ及びＴｉＮ（不図示）を堆積し、ＴｉＮ２０６に
達するコンタクト孔に対してＷを堆積して、窒素雰囲気
中で７００℃、１０秒のＲＴＡ処理を施し、これをパタ
ーニングすることでソース電極−ドレイン電極２０７、
ＴｉＮ２０６とＷ２１２からなるゲート電極をそれぞれ
形成する。
【０１１９】さらに、窒素：水素比９：１の雰囲気中で
４００℃、１０分のアニール処理を行い、最後に全面に
パッシベイション膜２０９を形成する（図１１
（ｄ））。
【０１２０】このようにして作製したｎ型トランジスタ
は、タンタル−タングステン複合酸化物薄膜２０５から
チャネル領域２０３への金属拡散により、しきい値が設
計値から大きくずれてしまう。すなわち、チャネル中に
拡散した金属原子のためにチャネル中の原子の移動度が
低下し、トランジスタがＯＮ状態のときにチャネル領域
２０３に流れる電流ＩONが設計値に達しないという問題
が発生する。
【０１２１】そこで、チャネル領域中への金属拡散を防
ぐため、図１２（ｄ）に示す第２実施例のｎ型トランジ
スタのように、チャネル領域上に厚さ０．７ｎｍのシリ
コン酸窒化膜２０４（シリコン酸化膜換算膜厚０．５ｎ
ｍ）を形成し、その上に膜厚５ｎｍのタンタル−タング
ステン複合酸化物薄膜（Ｗ／（Ｔａ＋Ｗ）＝１１．５
％）２０５を形成し、この積層膜をゲート絶縁膜として
用いる。
【０１２２】このようにすることで、シリコン酸窒化膜
２０４がチャネル領域中への金属拡散を防ぐバリヤーと
して働くため、しきい値の設計値からのずれがなくな
り、かつＯＮ電流ＩONの低下が解消される。
【０１２３】なお、図１２（ｄ）に示した第２実施例の
ｎ型トランジスタの製造方法は、タンタル−タングステ
ン複合酸化物薄膜２０５を形成する前に、シリコン酸窒
化膜２０４を形成すればよい（図１２（ｂ）参照）。そ
の他の工程は図１１に示した第１実施例のｎ型トランジ
スタと同様であるため、その説明は省略する。
【０１２４】図１２（ｄ）に示した第２実施例のｎ型ト
ランジスタの単位面積当たりのゲート容量は４．０[μ
Ｆｒａｄ／ｃｍ2]であり、ゲート絶縁膜のシリコン換算
膜厚が１．０ｎｍのときに期待される単位面積当たりの
ゲート容量３．６[μＦｒａｄ／ｃｍ2]を上回ってい
た。つまり、作製したｎ形トランジスタのゲート絶縁膜
のシリコン換算膜厚は１．０ｎｍ以下である。
【０１２５】図１３に第２実施例のｎ型トランジスタの
ゲートリーク電流密度のゲート電圧依存性を示す。図１
３に示すように、第２実施例のｎ型トランジスタのゲー
ト電圧１．２Ｖ時のリーク電流密度は１０-7Ａ／ｃｍ2
である。また、第２実施例のｎ型トランジスタのゲート
絶縁膜とシリコン界面の界面準位密度は５×１０10／ｃ
ｍ2ｅＶであった。この値は通常の熱酸化で形成された
シリコン酸化膜とシリコン界面の界面準位密度とほぼ同
じ値である。このように第２実施例のｎ型トランジスタ
の動作を確認したところ正常な動作を示した。 （ゲート適用例２）図１４は本発明の半導体装置の第３
実施例であるｎ型トランジスタの製造工程を示す断面図
である。なお、第３実施例のｎ型トランジスタの構造は
図１４（ｅ）に示されている。
【０１２６】図１４（ｅ）に示すように、不純物濃度５
×１０15ｃｍ-3程度のｎ型単結晶シリコンからなる基板
３０１上にはＳＴＩ構造の素子分離領域３１４が形成さ
れている。また、ｎ型トランジスタの形成領域にはｐウ
ェル（不図示）が形成されている。素子分離領域３１４
で分離されたトランジスタ領域には、不純物濃度５×１
０19ｃｍ-3程度、不純物濃度５×１０20ｃｍ-3程度のＬ
ＤＤ（Lightly DopedDrain）構造を有するｎ型拡散層か
らなるソース・ドレイン領域３０２が形成されている。
また、しきい値をコントロールするための不純物濃度５
×１０16ｃｍ -3程度のｐ型チャネル不純物層がチャネル
領域３０３のみに選択的に形成されている（不図示）。
【０１２７】チャネル領域３０３上には、シリコン酸化
膜換算膜厚で０．５ｎｍの膜厚のシリコン酸窒化膜３０
８が形成され、さらにその上に膜厚５ｎｍのタンタル−
タングステン複合酸化物結晶薄膜（Ｗ／（Ｔａ＋Ｗ）＝
１１．５％）３０９が形成されている。また、タンタル
−タングステン複合酸化物結晶薄膜３０９上には窒化チ
タン（ＴｉＮ）及びタングステン（Ｗ）からなるゲート
電極３１０がソース−ドレイン領域３０２に対して自己
整合的に形成されている。タンタル−タングステン複合
酸化物結晶薄膜３０９と第１の層間絶縁膜３０７の間に
はシリコン酸化膜３０６が形成されている。また、ソー
ス−ドレイン領域３０２は、第１の層間絶縁膜３０７及
びその上に形成された第２の層間絶縁膜３１１にそれぞ
れ設けられたコンタクト孔を介してソース−ドレイン電
極３１２に接続されている。さらに、ソース−ドレイン
電極３１２及び第２の層間絶縁膜を覆うようにしてシリ
コン酸化膜またはシリコン酸窒化膜からなるパッシベイ
ション膜３１３が形成されている。
【０１２８】次に、図１４に示した第３実施例のｎ型ト
ランジスタの製造方法について説明する。
【０１２９】まず、ｎ型単結晶シリコンからなる基板３
０１の表面を、過酸化水素、アンモニア、または塩酸の
混合水溶液を用いる洗浄法により洗浄する。なお、ここ
では基板３０１表面を洗浄することが目的であるため、
上記以外の洗浄法を用いてもよい。
【０１３０】次に、基板３０１上にｐウェルを形成し、
ＲＩＥ法を用いて基板３０１上に溝を形成し、その溝に
絶縁膜を埋め込みトレンチ型の素子分離領域３１４を形
成する。続いて、基板３０１上に厚さ５ｎｍ程度のシリ
コン酸化膜３０４を形成し、シリコン酸化膜３０４上に
多結晶シリコン膜を膜厚３００ｎｍ程度全面に堆積し
て、リソグラフィー法とＲＩＥ法によりダミーゲートパ
ターン３０５に形成する。ダミーゲートパターン３０５
に多結晶シリコンを用いるのは、ＲＩＥ時にシリコン酸
化膜３０４に対して選択比が取り易いため、シリコン基
板３０１へのＲＩＥによるエッチングダメージを抑制す
るためである。
【０１３１】次に、ＬＤＤ構造を形成するために、多結
晶シリコン膜からなるダミーゲートパターン３０５をマ
スクとして、７０ＫｅＶ、４×１０13ｃｍ-2程度でリン
をイオン注入し、ソース−ドレイン領域３０２の一部と
なるｎ−型拡散層３０２ａを形成する(図１４（ａ）)。
【０１３２】次に、シリコン酸化膜を全面に堆積した
後、ＲＩＥ法によって除去し、ダミーゲートパターン３
０５の側壁に厚さ２０ｎｍ程度のシリコン酸化膜３０６
を形成する。その後、３０ＫｅＶ、５×１０15ｃｍ-2程
度で砒素をイオン注入し、ソース−ドレイン領域３０２
の一部となるｎ＋型拡散層３０２ｂを形成し、ＬＤＤ構
造を形成する(図１４（ｂ）)。
【０１３３】次に、ＣＶＤによって全面に第１の層間絶
縁膜３０７となるシリコン酸化膜を３００ｎｍ程度堆積
し、窒素雰囲気中で７５０℃、３０分のアニール処理を
行う。続いて、窒素雰囲気中で９５０℃、１０秒のＲＴ
Ａを行い、ソース・ドレイン領域３０２のイオン注入層
を活性化する。
【０１３４】次に、ＣＭＰ（Chemical Mechanical Poli
shing）によって全面の平坦化を行い、多結晶シリコン
膜からなるダミーゲートパターン３０５の表面を露出さ
せ、露出したダミーゲートパターン３０５をＲＩＥによ
って選択的に除去し、シリコン酸化膜３０４の表面を露
出させる。
【０１３５】続いて、第１の層間絶縁膜３０７及び側壁
絶縁膜３０６をマスクとして、所望のチャネル領域３０
３にイオン注入を行う。ｎチャネルトランジスタの場
合、０．７Ｖ程度のしきい値に設定するためには、ホウ
素を１０ＫｅＶ、５×１０12ｃｍ-2程度でイオン注入
し、チャネル領域３０３に選択的にｐ型チャネルを形成
する(図１４（ｃ）)。
【０１３６】次に、希釈したフッ酸を用いてシリコン酸
化膜３０４を除去し、露出した基板３０１の表面に、一
酸化窒素を用いた１０００℃、１秒の急速酸窒化により
シリコン酸化膜換算膜厚０．５ｎｍのシリコン酸窒化膜
３０８を形成する。続いて、反応性スパッタ法を用いて
全面に膜厚５ｎｍのタンタル−タングステン複合酸化物
薄膜（Ｗ／（Ｔａ＋Ｗ）＝１１．５％）を基板温度５０
０℃で形成する。
【０１３７】次に、窒素雰囲気中で８００℃、１０秒の
ＲＴＡを行い、チャネル領域３０３の不純物を活性化さ
せる。この工程はタンタル−タングステン複合酸化物薄
膜の結晶化も兼ねている。また、この工程により基板３
０１、シリコン酸窒化膜３０８の界面に存在する終端さ
れていない結合数が減少し、界面準位密度が低減され
る。この工程で得られるタンタル−タングステン複合酸
化物結晶薄膜３０９とシリコン酸窒化膜３０８がゲート
絶縁膜となる。
【０１３８】続いて、ＴｉＮ及びＷを全面に積層し、全
面をＣＭＰすることでダミーゲートパターン３０５が除
去された溝にゲート電極３１０を埋め込み形成する(図
１４（ｄ）)。
【０１３９】次に、第２の層間絶縁膜３１１として全面
にシリコン酸化膜を２００ｎｍ程度堆積し、ソース−ド
レイン領域３０２まで達するコンタクト孔を形成する。
【０１４０】続いて、Ｃｏ、ＴｉＮ、及びＷをそれぞれ
堆積し、窒素中で７００℃、１０秒のＲＴＡ（Rapid Th
ermal Anneal）処理を行った後、これらをパターニング
してソース−ドレイン電極３１２を形成する。さらに、
窒素：水素比９：１の雰囲気中で４００℃、１０分のア
ニール処理を行い、最後にパッシベイション膜３１３を
全面に形成する。
【０１４１】上記のような製造方法でトランジスタを作
製する利点は次の三点である。
【０１４２】まず、第１に、この製造方法によればチャ
ネル領域３０３にのみ選択的にしきい値調整用のチャネ
ルイオン注入層を形成することができるため、ソース・
ドレイン間の接合リーク電流を減少させることができ
る。第２に、高温熱処理工程を行う前にチャネルイオン
注入層を形成することが可能なため、急峻な不純物プロ
ファイルを維持することができ、短チャネル効果を有効
に抑制することができる。第３に、ゲート電極の加工に
従来用いられてきたＲＩＥではなくＣＭＰを用いている
ため、ＲＩＥ時に見られたようなプラズマによるゲート
絶縁膜に対するダメージを回避することができる。
【０１４３】このような製造方法で作製されたトランジ
スタが図１２に示した第２実施例のｎ型トランジスタと
同等な性能を有し、正常な動作を行うことを確認した。
【０１４４】以上説明したように本発明の半導体装置
は、ゲート絶縁膜のＳｉ酸化膜換算膜厚が１ｎｍ以下で
あり、かつゲート電圧１．２Ｖ時のゲートリーク電流が
１０-6Ａ／ｃｍ2以下である電界効果トランジスタを実
現することができる。なお、タンタル−タングステン複
合酸化物結晶薄膜の代わりに、タンタル−モリブデン複
合酸化物結晶薄膜を用いた場合も同様の効果が得られる
ことを確認した。また、チャネル中への金属拡散を防ぐ
バリヤ膜にはシリコン酸窒化膜に限らず、シリコン酸化
膜、またはシリコン窒化膜を用いてもよい。また、タン
タル−タングステン複合酸化物結晶薄膜を形成する方法
としては、タンタル−タングステン複合酸化物薄膜直下
の酸化を抑制可能であるならば、反応性スッパタ法に限
らず、成膜時の基板温度を４５０℃以下に設定するタン
タル・タングステン合金の熱酸化法、気相成長法、陽極
酸化法を用いてもよい。
【０１４５】さらに、ゲート電極はＴｉＮの積層膜に限
らず、酸素アニールで酸化されないもの、または酸化物
が電気伝導性を持つ貴金属Ｉｒ、Ｐｔ、Ｒｕ、Ｏｓ、Ｒ
ｈ、高融点金属化合物ＴｉＮ、または導電性酸化物Ｒｕ
Ｏ2、ＲｈＯ2、ＯｓＯ2、ＩｒＯ2、ＲｅＯ3、ＳｒＲｕ
Ｏ3のいずれか、もしくは上記各材料を複数層に形成し
た積層膜を用いてもよい。
【０１４６】上述したバリヤ膜、タンタル−タングステ
ン複合酸化物結晶薄膜の形成方法、アニール処理方法、
及びゲート電極の材料を任意に組み合わせても、第２実
施例及び第３実施例のトランジスタと同様の効果及び作
用が得られることを確認した。 （メモリ適用例１）次に、本発明の半導体装置について
半導体メモリを例にして説明する。
【０１４７】図１５は本発明の半導体装置の第４実施例
である半導体メモリの製造工程を示す断面図である。な
お、以下では、第４実施例の半導体メモリの製造方法の
みを説明するが、第４実施例の半導体メモリの構造は図
１５（ｄ）に示されている。まず、ｎ型単結晶シリコン
からなる基板４０１の表面を、過酸化水素、アンモニ
ア、塩酸の混合水溶液を用いる洗浄法により洗浄する。
なお、ここでは基板４０１の表面を洗浄することが目的
であるため、上記以外の洗浄法を用いてもよい。
【０１４８】次に、基板４０１上にＬＯＣＯＳ型の素子
分離領域４０２を形成する。続いて、厚さ５ｎｍのシリ
コン酸化膜を形成し、基板４０１上にボロン、リン等の
不純物をイオン注入してｎ型ウェル及びｐ型ウェルをそ
れぞれ形成する。
【０１４９】次に、シリコン酸化膜をフッ酸などで剥離
し、ゲート酸化膜４０３をウェット酸化により形成す
る。次に、ゲート酸化膜４０３上にゲート電極の一部を
なす多結晶シリコン４０４を成膜し、エッチングする。
続いて、多結晶シリコン４０４上にシリコン酸化膜を成
膜し、エッチングにより側壁酸化膜４０５を形成する。
次に、ボロン、砒素等の不純物をイオン注入し、窒素雰
囲気中で９５０℃、１０秒のＲＴＡを行ってｎ型拡散層
及びｐ型拡散層をそれぞれ形成する。続いて、全面にＴ
ｉを堆積してシリコンと反応させ、未反応のＴｉをエッ
チング除去することにより、ゲート電極の一部をなすＴ
ｉシリサイド４０６、及びＴｉシリサイドからなる拡散
層４０７をそれぞれ形成する。以上の工程により、図１
５（ａ）に示すように、ＬＯＣＯＳ型の素子分離領域４
０２によって分離されたｎ型ＭＯＳ型トランジスタ、ま
たはｐ型ＭＯＳ型トランジスタを基板４０１上に形成す
る。
【０１５０】次に、第１の層間絶縁膜４０８となるシリ
コン酸化膜、またはボロン、燐を不純物として含むシリ
コン酸化膜（ＢＰＳＧ）を成膜後、ＣＭＰ法により平坦
化する。続いて、第１の層間絶縁膜４０８にコンタクト
孔をエッチングにより開口し、バリアメタルとしてＴｉ
及びＴｉＮを成膜する。この上にタングステンをＣＶＤ
法により成膜し、ＣＭＰによりタングステンからなるプ
ラグ４０９を形成する。なお、プラグ４０９は、タング
ステンをＣＶＤにより成膜した後、エッチバックによっ
て形成してもよい。
【０１５１】さらに、プラグ４０９上に、下部電極とな
るチタン（Ｔｉ）膜４１０、窒化チタン（ＴｉＮ）膜４
１１を連続してスパッタし、その上に２００ｎｍのルテ
ニウム（Ｒｕ）膜４１２を形成する（図１５（ｂ））。
下部電極であるＴｉ膜４１０、ＴｉＮ膜４１１、及びＲ
ｕ膜４１２を成膜する際の基板４０１の温度は、各々１
００℃、１００℃、３５０℃である。基板４０１の温度
をこのように設定ことで、ＴｉＮ膜４１１及びＲｕ膜４
１２の結晶性を高め、かつＲｕ膜４１２を（００２）配
向に制御することができる。
【０１５２】次に、全面に反応性スッパタ法を用いて膜
厚６．３ｎｍのタンタル−タングステン複合酸化物薄膜
（Ｗ／（Ｔａ＋Ｗ）＝１１．５％）を基板温度５００℃
で堆積し、容量絶縁膜４１３を形成する。続いて、Ｎ2
Ｏプラズマ中で３５０℃、３分のアニール処理を行った
後、８００℃、１分のＲＴＮ処理を行う。この後処理に
よって（００１）配向の結晶性の高いタンタル−タング
ステン複合酸化物薄膜膜を得ることができる。
【０１５３】次に、上部電極として窒化チタン（Ｔｉ
Ｎ）膜４１４、及びタングステン（Ｗ）膜４１５を全面
に形成し、ドライエッチング法によって上部電極４１
４、４１５、容量絶縁膜４１３、及び下部電極４１０〜
４１２をパターニングによりそれぞれ分離する（図１５
（ｃ））。
【０１５４】ここで、上部電極４１４、４１５、下部電
極４１０〜４１２のエッチングにヘリコンプラズマによ
るエッチャーを用いる場合は、エッチングガスとしてＳ
Ｆ6／Ａｒ混合ガス（混合分圧比ＳＦ6／Ａｒ＝１０／
１）を用い、プラズマ発生用のＲＦ電源（１３．５６Ｍ
Ｈｚ）のパワーを４００Ｗ程度とし、基板に印加するバ
イアス電源（１３．５６ＭＨｚ）のパワーを４００Ｗ程
度とし、基板温度を０℃程度に保っておく。
【０１５５】また、容量絶縁膜４１３のエッチングに平
行平板型エッチャーを用いる場合は、エッチングガスと
してＣＦ3Ｃｌを用い、平行平板電極に高周波を印加す
るＲＦ電源（１３．５６ＭＨｚ）のパワーを１５００Ｗ
程度とし、基板温度を６０℃程度に保っておく。
【０１５６】次に、第２の層間絶縁膜４１６としてシリ
コン酸化膜をプラズマＣＶＤにより堆積し、容量上部コ
ンタクト及びプレート線コンタクトをエッチングにより
開口する。続いて、メタル配線４１７としてＷＳｉ、Ｔ
ｉＮ、ＡｌＣｕ、ＴｉＮの順にスパッタ法により成膜
し、エッチングにより加工した。この上にパッシベーシ
ョン膜４１８としてシリコン酸化膜またはシリコン酸窒
化膜を形成し、電極パッド部を開口して電気特性評価を
行った。
【０１５７】図１５に示した第４実施例の半導体メモリ
では、容量部の下部電極４１０〜４１２、タンタル−タ
ングステン複合酸化物薄膜からなる容量絶縁膜４１３、
上部電極４１４、４１５を形成してから、ドライエッチ
ング法によって容量を分離する方法を示したが、図１６
に示すように、先に容量部の下部電極、すなわちＲｕ膜
４１２、ＴｉＮ膜４１１、Ｔｉ膜４１０をエッチングに
より分離し、タンタル−タングステン複合酸化物薄膜を
成膜し、その後、上部電極を分離してもよい。このと
き、上部電極４１４のエッチングに上述したヘリコンプ
ラズマを用いたエッチャーを用いる場合は、エッチング
ガスとしてＳＦ6／Ａｒ混合ガスを用いるとよい。この
方法を用いると、ドライエッチングを行う膜を薄く形成
できるため、より微細なパターンが形成できる。また、
タンタル−タングステン複合酸化物薄膜の側面がドライ
エッチング時にプラズマ中にさらされないため、タンタ
ル−タングステン複合酸化物薄膜からなる容量絶縁膜に
欠陥が発生することがない。
【０１５８】以下に、図１５に示した第４実施例の半導
体メモリの容量部の電気特性を示す。なお、図１６に示
した半導体メモリの容量部の電気特性は、図１５に示し
た第４実施例の半導体メモリの容量部の電気特性とほぼ
一致していた。容量部の単位面積当たりの容量を測定し
たところ、１５［μＦｒａｄ／ｃｍ2］であり、容量絶
縁膜４１３のシリコン換算膜厚が０．２４ｎｍのとき、
期待される単位面積当たりの容量と一致する（この時の
タンタル−タングステン複合酸化物薄膜の比誘電率は１
０７）。すなわち、作製した容量絶縁膜のシリコン換算
膜厚は０．２４ｎｍである。
【０１５９】図１７に図１５に示す半導体メモリの容量
絶縁膜のリーク電流密度の印加電圧依存性を示す。図１
７に示すように、第４実施例の半導体メモリの印加電圧
１．２Ｖ時のリーク電流密度は１０-8Ａ／ｃｍ2であ
る。 （メモリ適用例２）図１８は本発明の半導体装置の第５
実施例である半導体メモリの製造工程を示す断面図であ
る。なお、以下では、第５実施例の半導体メモリの製造
方法のみを説明しているが、第５実施例の半導体メモリ
の構造は図１８（ｄ）に示されている。
【０１６０】まず、第４の実施例の半導体メモリと同様
の工程により、図１８（ａ）に示すように、ＬＯＣＯＳ
型の素子分離領域５０２によって分離されたｎ型ＭＯＳ
型トランジスタ、またはｐ型ＭＯＳ型トランジスタをそ
れぞれ基板５０１上に形成する。
【０１６１】次に、第１の層間絶縁膜５０８としてシリ
コン酸化膜、またはボロン、燐を不純物として含むシリ
コン酸化膜（ＢＰＳＧ）を成膜後、ＣＭＰ法により平坦
化する。続いて、層間絶縁膜５０８にコンタクト孔をエ
ッチングにより開口した後、バリアメタルとしてＴｉ及
びＴｉＮを成膜し、その上にタングステン（Ｗ）を成膜
して、エッチングによりプラグ５０９を形成する。さら
に、その上に容量部の下部電極となるＴｉ膜５１０及び
ＴｉＮ膜５１１をＣＶＤ法により連続して成膜し、その
上に２００ｎｍのＲｕ膜５１２をＣＶＤ法により形成す
る（図１８（ｂ））。Ｔｉ膜５１０、ＴｉＮ膜５１１、
及びＲｕ膜５１２を成膜する際の基板温度は、各々１０
０℃、１００℃、３５０℃である。基板温度をこのよう
に設定することにより、ＴｉＮ膜５１１及びＲｕ膜５１
２の結晶性を高め、かつＲｕ膜５１２を（００１）配向
に制御することができる。
【０１６２】次に、全面にＭＯＣＶＤ法を用いて容量絶
縁膜５１３となる膜厚６．３ｎｍのタンタル−タングス
テン複合酸化物薄膜（Ｗ／（Ｔａ＋Ｗ）＝１１．５％）
を基板温度５００℃で形成する（図１８（ｃ））。続い
て、Ｎ2Ｏプラズマ中で３５０℃、３分のアニール処理
を行った後、８００℃、１分のＲＴＮ処理を行う。この
後処理によって（００１）配向の結晶性の高いタンタル
−タングステン複合酸化物薄膜を得ることができる。
【０１６３】次に、上部電極となるＴｉＮ膜５１４及び
Ｗ膜５１５を全面に形成する。続いて、ドライエッチン
グ法によってＴｉＮ膜５１４及びＷ膜５１５をパターニ
ングにより分離する。ここで、上部電極のエッチングに
ヘリコンプラズマを用いたエッチャーを用いる場合は、
エッチングガスとしてＳＦ6／Ａｒ混合ガス（混合分圧
比ＳＦ6／Ａｒ＝１０／１）を用い、プラズマ発生用の
ＲＦ電源（１３．５６ＭＨｚ）のパワーを４００Ｗ程度
とし、基板に印加するバイアス電源（１３．５６ＭＨ
ｚ）のパワーを４００Ｗ程度とし、基板温度を０℃程度
に保っておく。
【０１６４】次に、層間絶縁膜５１６となるシリコン酸
化膜をプラズマＣＶＤにて堆積し、容量上部コンタクト
孔、及びプレート線コンタクト孔をエッチングによりそ
れぞれ開口する。続いて、メタル配線５１７となるＷＳ
ｉ、ＴｉＮ、ＡｌＣｕ、ＴｉＮを、スパッタにより順に
成膜し、エッチングにより加工する。この上にパッシベ
ーション膜５１８となるシリコン酸化膜またはシリコン
酸窒化膜を形成し、電極パッド部を開口して電気特性評
価を行った。
【０１６５】図１８に示した第５実施例の半導体メモリ
の容量部の単位表面積当たりの容量を測定したところ図
１５に示した第４実施例の場合と同様に１５［μＦｒａ
ｄ／ｃｍ2］であり、容量絶縁膜のシリコン換算膜厚が
０．２４ｎｍのとき、期待される単位表面積当たりの容
量と一致する（この時のタンタル−タングステン複合酸
化物結晶薄膜の比誘電率は１０７）。すなわち、作製し
た容量絶縁膜のシリコン換算膜厚は０．２４ｎｍであ
る。
【０１６６】図１９に第５実施例の半導体メモリの容量
絶縁膜のリーク電流密度の印加電圧依存性を示す。図１
９に示すように、第５実施例の半導体メモリは印加電圧
１．２Ｖ時のリーク電流密度が１０-8Ａ／ｃｍ2であ
る。
【０１６７】したがって、第４実施例及び第５実施例に
示したように、半導体メモリの容量絶縁膜に上記タンタ
ル−タングステン複合酸化物結晶薄膜を用いることで、
セル面積を増加させずに容量部の静電容量の増加を図る
ことができるため、ＤＲＡＭの半導体メモリの更なる高
集積化を行える。
【０１６８】本発明によれば容量絶縁膜のシリコン酸化
膜換算膜厚が０．２４ｎｍ以下であり、かつ容量部への
印加電圧１．２Ｖ時のリーク電流が１０-8Ａ／ｃｍ2以
下である半導体メモリを実現することができ、ＤＲＡＭ
の高集積化を行うことができる。また、第５実施例の構
造を採用すると更なる高集積化を行える。
【０１６９】なお、タンタル−タングステン複合酸化物
結晶薄膜の代わりに、タンタル−モリブデン複合酸化物
結晶薄膜を用いた場合にも同様の効果が得られることを
確認した。また、容量絶縁膜は、結晶化した状態で始め
から堆積することができる、成膜時の基板温度が６５０
℃以上の反応性スパッタまたは気相成長法を用いて形成
してもよい。また、結晶化したタンタル−タングステン
複合酸化物薄膜もしくはタンタル−モリブデン複合酸化
物薄膜の酸素空孔の補償には、酸素雰囲気中のアニール
処理、酸素・オゾン混合気体中でのアニール処理、また
は紫外線照射下での酸素、酸素・オゾン混合気体中での
アニール処理を用いることも可能である。
【０１７０】なお、上述したタンタル−タングステン複
合酸化物薄膜の形成方法、及びアニール処理方法を任意
に組み合わせても、第４実施例及び第５実施例の半導体
メモリと同様の効果及び作用が得られることを確認し
た。
【０１７１】また、容量部の上部電極および下部電極は
Ｒｕ、及びＴｉＮとＷの積層膜に限らず、多結晶シリコ
ン、酸素アニールで酸化されないもの、または酸化物が
電気伝導性を持つ、貴金属Ｉｒ、Ｐｔ、Ｏｓ、Ｒｈ、導
電性酸化物ＲｕＯ2、ＲｈＯ2、ＯｓＯ2、ＩｒＯ2、Ｒｅ
Ｏ3、ＳｒＲｕＯ3のいずれか、または上記各材料を複数
層に形成した積層膜を用いてもよい。
【０１７２】但し、下部電極として（００１）配向のＲ
ｕを用いない場合には、タンタル−タングステン複合酸
化物結晶薄膜の比誘電率が４０程度になるため、容量絶
縁膜のシリコン酸化膜換算膜厚は０．６ｎｍと下部電極
にＲｕを用いる場合の２．５倍になる。
【０１７３】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
【０１７４】タンタル−タングステン複合酸化物結晶薄
膜、またはタンタル−モリブデン複合酸化物結晶薄膜を
含む絶縁膜をゲート絶縁膜として用いることで、ゲート
絶縁膜のＳｉ酸化膜換算膜厚１ｎｍ以下であり、かつリ
ーク電流密度がゲート電圧１．２Ｖ時で１０-6Ａ／ｃｍ
2以下である、ゲート長０．０５μｍ世代に要求される
性能を満たす半導体トランジスタを得ることができる。
【０１７５】また、タンタル−タングステン複合酸化物
結晶薄膜、またはタンタル−モリブデン複合酸化物結晶
薄膜を含む絶縁膜を容量絶縁膜として用いることで、容
量絶縁膜のシリコン酸化膜換算膜厚が０．２４ｎｍ以下
であり、かつ容量部への印加電圧１．２Ｖ時のリーク電
流が１０-8Ａ／ｃｍ2以下である、ゲート長０．１３μ
ｍ世代に要求される性能を満たす半導体メモリを得るこ
とができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法で用いる気相成
長装置の一構成例を示すブロック図である。
【図２】本発明の半導体装置で用いるタンタル−タング
ステン複合酸化物薄膜結晶のＸ線回折スペクトルを示す
グラフである。ここで、図中のピークに付けられている
記号はβ相タンタル−タングステン複合酸化物、δ相タ
ンタル−タングステン複合酸化物、Ａｕ、Ｓｉの対応す
る格子面を指示するものである。
【図３】本発明の半導体装置で用いるタンタル−タング
ステン複合酸化物薄膜結晶のタングステン濃度に対する
リーク電流密度の関係を示すグラフである。
【図４】図３に示したグラフの低タングステン濃度領域
を拡大した様子を示すグラフである。
【図５】本発明の半導体装置で用いるタンタル−タング
ステン複合酸化物薄膜結晶のタングステン濃度に対する
比誘電率の関係を示すグラフである。
【図６】図５に示したグラフの低タングステン濃度領域
を拡大した様子を示すグラフである。
【図７】本発明の半導体装置で用いるタンタル−タング
ステン複合酸化物薄膜結晶のタングステン濃度に対する
実膜厚の関係を示すグラフである。
【図８】本発明の半導体装置で用いるタンタル−モリブ
デン複合酸化物薄膜結晶のシリコン窒化膜上における印
加電圧に対するリーク電流密度の関係を示すグラフであ
る。
【図９】（００１）配向のルテニウム上に形成したタン
タル−タングステン複合酸化物薄膜結晶のＸ線スペクト
ルを示すグラフである。ここで、図中のピークに付けら
れている記号は、β相タンタル−タングステン複合酸化
物、Ｒｕの対応する格子面を指示するものである。
【図１０】図９に示した組成を有するタンタル−タング
ステン複合酸化物薄膜結晶の印加電圧に対するリーク電
流密度の関係を示すグラフである。
【図１１】本発明の半導体装置の第１実施例であるｎ型
トランジスタの製造工程を示す断面図である。
【図１２】本発明の半導体装置の第２実施例であるｎ型
トランジスタの製造工程を示す断面図である。
【図１３】図１２に示したｎ型トランジスタのゲート電
圧に対するゲートリーク電流密度の関係を示すグラフで
ある。
【図１４】本発明の半導体装置の第３実施例であるｎ型
トランジスタの製造工程を示す断面図である。
【図１５】本発明の半導体装置の第４実施例である半導
体メモリの製造工程を示す断面図である。
【図１６】図１５に示した半導体メモリの製造工程の一
変形例を示す断面図である。
【図１７】図１５に示した半導体メモリの容量絶縁膜の
印加電圧に対するリーク電流密度の関係を示すグラフで
ある。
【図１８】本発明の半導体装置の第５実施例である半導
体メモリの製造工程を示す断面図である。
【図１９】図１８に示した半導体メモリの容量絶縁膜の
印加電圧に対するリーク電流密度の関係を示すグラフで
ある。
【符号の説明】
１０１ 試料処理室 １０２ 試料交換室 １０４、１０８、１０９ ゲートバルブ １０５ ウェハ搬送機構 １０６ サセプター １０７ ウェハ １１０ 水冷トラップ １１１、１１２、１１５、１１７、１１９、１２０、１
２３、１２５、１２７ 、１２９、１３１ ストップバルブ １１３、１２１、１３０ 原料シリンダ １１４、１２２、１２８ マスフローコントローラ １１６、１２４ 窒素ガスボンベ １１８、１２６、１３２、１３４、１３５ 排気系 １３３ 真空計 ２０１、３０１、４０１、５０１ 基板 ２０２、３０２ ソース−ドレイン領域 ２０３、３０３ チャネル領域 ２０４、３０８ シリコン酸窒化膜 ２０５、３０９ タンタル−タングステン複合酸化物
薄膜 ２０６、４１１、４１４、５１１、５１４ ＴｉＮ膜 ２０７、３１２ ソース−ドレイン電極 ２０８ 層間絶縁膜 ２０９、３１３、４１８、５１８ パッシベイション
膜 ２１０、３１４、４０２、５０２ 素子分離領域 ２１１、３０４、３０６ シリコン酸化膜 ２１２、４１５、５１５ Ｗ膜 ３０２ａ ｎ−型拡散層 ３０２ｂ ｎ＋型拡散層 ３０５ ダミーゲートパターン ３０７、４０８、５０８ 第１の層間絶縁膜 ３１０ ゲート電極 ３１１、４１６、５１６ 第２の層間絶縁膜 ４０３ ゲート酸化膜 ４０４ 多結晶シリコン ４０５ 側壁酸化膜 ４０６ Ｔｉシリサイド ４０７ 拡散層 ４０９、５０９ プラグ ４１０、５１０ Ｔｉ膜 ４１２、５１２ Ｒｕ膜 ４１３、５１３ 容量絶縁膜 ４１７、５１７ メタル配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/316 Ｈ０１Ｌ 21/316 Ｙ ５Ｆ０８３ Ｃ０１Ｇ 41/00 Ｃ０１Ｇ 41/00 Ａ ５Ｆ１０３ Ｈ０１Ｂ 3/00 Ｈ０１Ｂ 3/00 Ｆ ５Ｇ３０３ 3/12 ３１２ 3/12 ３１２ Ｈ０１Ｌ 21/203 Ｈ０１Ｌ 21/203 Ｓ 21/283 21/283 Ｃ 21/31 21/31 Ｂ 27/108 27/10 ６５１ 21/8242 ６７１Ｚ 29/78 29/78 ３０１Ｇ Ｆターム(参考） 4G048 AA03 AB01 AC08 AD02 AE05 4M104 BB04 BB06 BB30 CC05 DD03 DD42 DD44 DD45 DD79 EE03 EE16 EE17 FF16 GG16 HH20 5F040 EC01 EC04 EC12 ED01 ED03 ED04 ED05 EF02 EK05 EL02 FA02 FB02 FC01 FC10 FC28 5F045 AA06 AB31 AC08 AC09 AC11 AC16 AD07 AD08 AD09 AD10 AD11 AE19 AF03 AF08 BB16 CA05 CA15 DC51 DC63 DP03 EK01 HA16 5F058 BA09 BA11 BA20 BC03 BC04 BD01 BD04 BD05 BD06 BD10 BD15 BF04 BF22 BF29 BF55 BF59 BF62 BF71 BF78 BH01 BH03 BH16 BJ02 5F083 AD21 AD49 JA05 JA06 JA19 JA35 JA37 JA38 JA40 JA43 JA45 JA53 JA56 MA06 MA17 PR03 PR16 PR21 PR22 PR33 PR34 PR40 5F103 AA08 BB22 DD27 DD28 GG02 GG03 HH03 LL08 LL14 NN01 PP03 RR05 5G303 AA07 AB01 AB06 BA03 CA01 CB33 CB37 CB43

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 絶縁膜にタンタル−タングステン複合酸
    化物結晶薄膜を含む半導体装置。
  2. 【請求項２】 前記タンタル−タングステン複合酸化物
    結晶薄膜は、 金属原子の１８．５％以下がタングステン原子である請
    求項１記載の半導体装置
  3. 【請求項３】 前記タンタル−タングステン複合酸化物
    結晶薄膜は、 金属原子の０．１７％以上１５．５％以下がタングステ
    ン原子である請求項１記載の半導体装置。
  4. 【請求項４】 前記タンタル−タングステン複合酸化物
    結晶薄膜は、 金属原子の８．３％以上１３．１％以下がタングステン
    原子である請求項１記載の半導体装置。
  5. 【請求項５】 前記タンタル−タングステン複合酸化物
    結晶薄膜に接する電極の少なくとも一方が、 貴金属Ｉｒ、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、高融点金属化合
    物ＴｉＮ、または導電性酸化物ＲｕＯ2、ＲｈＯ2、Ｏｓ
    Ｏ2、ＩｒＯ2、ＲｅＯ3、ＳｒＲｕＯ3の少なくとも１つ
    を含む請求項１乃至４のいずれか１項記載の半導体装
    置。
  6. 【請求項６】 前記タンタル−タングステン複合酸化物
    結晶薄膜に接する電極の少なくとも一方が、 貴金属Ｉｒ、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、高融点金属化合
    物ＴｉＮ、または導電性酸化物ＲｕＯ2、ＲｈＯ2、Ｏｓ
    Ｏ2、ＩｒＯ2、ＲｅＯ3、ＳｒＲｕＯ3の少なくとも２つ
    を重ねた層構造である請求項１乃至４のいずれか１項記
    載の半導体装置。
  7. 【請求項７】 絶縁膜にタンタル−モリブデン複合酸化
    物結晶薄膜を含む半導体装置。
  8. 【請求項８】 前記タンタル−モリブデン複合酸化物結
    晶薄膜は、 金属原子の２％以下がモリブデン原子である請求項７記
    載の半導体装置
  9. 【請求項９】 前記タンタル−モリブデン複合酸化物結
    晶薄膜に接する電極の少なくとも一方が、 貴金属Ｉｒ、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、高融点金属化合
    物ＴｉＮ、または導電性酸化物ＲｕＯ2、ＲｈＯ2、Ｏｓ
    Ｏ2、ＩｒＯ2、ＲｅＯ3、ＳｒＲｕＯ3の少なくとも１つ
    を含む請求項７または８記載の半導体装置。
  10. 【請求項１０】 前記タンタル−モリブデン複合酸化物
    結晶薄膜に接する電極の少なくとも一方が、 貴金属Ｉｒ、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、高融点金属化合
    物ＴｉＮ、または導電性酸化物ＲｕＯ2、ＲｈＯ2、Ｏｓ
    Ｏ2、ＩｒＯ2、ＲｅＯ3、ＳｒＲｕＯ3の少なくとも２つ
    を重ねた層構造である請求項７または８記載の半導体装
    置。
  11. 【請求項１１】 前記絶縁膜は、 シリコン酸化膜、シリコン酸窒化膜、またはシリコン窒
    化膜の少なくとも１つを含む積層膜からなる請求項１乃
    至１０のいずれか１項記載の半導体装置。
  12. 【請求項１２】 複合酸化物薄膜であるタンタル−タン
    グステン複合酸化物薄膜を気相成長法で形成するための
    複合酸化物薄膜の製造方法であって、 タンタルを含む第１の原料ガス、タングステンを含む第
    ２の原料ガス、及び酸化剤を混合し、 基板上に前記タンタル−タングステン複合酸化物薄膜を
    成膜させる複合酸化物薄膜の製造方法。
  13. 【請求項１３】 前記酸化剤は、 二酸化窒素ガスを含む酸化ガスである請求項１２項記載
    の複合酸化物薄膜の製造方法。
  14. 【請求項１４】 複合酸化物薄膜であるタンタル−タン
    グステン複合酸化物結晶薄膜を形成するための複合酸化
    物薄膜の製造方法であって、 前記タンタル−タングステン複合酸化物薄膜を基板上に
    成膜し、 該基板をＮ2Ｏプラズマ中で熱処理した後、急速熱窒化
    を行う複合酸化物薄膜の製造方法。
  15. 【請求項１５】 複合酸化物薄膜であるタンタル−モリ
    ブデン複合酸化物結晶薄膜を形成するための複合酸化物
    薄膜の製造方法であって、 前記タンタル−モリブデン複合酸化物薄膜を基板上に成
    膜し、 該基板をＮ2Ｏプラズマ中で熱処理した後、急速熱窒化
    を行う複合酸化物薄膜の製造方法。
JP24549199A 1999-08-31 1999-08-31 半導体装置及び複合酸化物薄膜の製造方法 Pending JP2001077108A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP24549199A JP2001077108A (ja) 1999-08-31 1999-08-31 半導体装置及び複合酸化物薄膜の製造方法
US10/242,725 US7208787B2 (en) 1999-08-31 2002-09-13 Semiconductor device and a process for manufacturing a complex oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24549199A JP2001077108A (ja) 1999-08-31 1999-08-31 半導体装置及び複合酸化物薄膜の製造方法

Publications (1)

Publication Number Publication Date
JP2001077108A true JP2001077108A (ja) 2001-03-23

Family

ID=17134461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24549199A Pending JP2001077108A (ja) 1999-08-31 1999-08-31 半導体装置及び複合酸化物薄膜の製造方法

Country Status (2)

Country Link
US (1) US7208787B2 (ja)
JP (1) JP2001077108A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
US7077911B2 (en) * 2003-03-03 2006-07-18 Seiko Epson Corporation MOCVD apparatus and MOCVD method
US7112819B2 (en) 2003-04-23 2006-09-26 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
JP2008177564A (ja) * 2007-01-10 2008-07-31 Interuniv Micro Electronica Centrum Vzw ディープサブミクロントランジスタ技術用のｈｉｇｈ−ｋ／金属ゲートスタックをパッシベートするためのＦベースのゲートエッチングの使用
US10854636B2 (en) 2001-07-27 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same
CN115613012A (zh) * 2022-09-22 2023-01-17 辽宁师范大学 一种图案化薄膜的制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI261313B (en) * 2005-07-29 2006-09-01 Ind Tech Res Inst A method for a large dimension plasma enhanced atomic layer deposition cavity and an apparatus thereof
US20070141798A1 (en) * 2005-12-20 2007-06-21 Intel Corporation Silicide layers in contacts for high-k/metal gate transistors
JP5045028B2 (ja) * 2006-08-16 2012-10-10 富士通セミコンダクター株式会社 表面形状センサとその製造方法
JP5245287B2 (ja) * 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
US9393418B2 (en) 2011-06-03 2016-07-19 Great Lakes Neuro Technologies Inc. Movement disorder therapy system, devices and methods of tuning
TWI544505B (zh) 2011-06-30 2016-08-01 皮爾西蒙科技公司 噴射沈積塊體材料
US10022789B2 (en) 2011-06-30 2018-07-17 Persimmon Technologies Corporation System and method for making a structured magnetic material with integrated particle insulation
US10476324B2 (en) 2012-07-06 2019-11-12 Persimmon Technologies Corporation Hybrid field electric motor
US10570494B2 (en) 2013-09-30 2020-02-25 Persimmon Technologies Corporation Structures utilizing a structured magnetic material and methods for making
KR102362218B1 (ko) 2013-09-30 2022-02-11 퍼시몬 테크놀로지스 코포레이션 구조화된 자성 재료를 사용하는 구조체 및 이의 제조 방법
CN110752159B (zh) * 2019-10-28 2023-08-29 中国科学技术大学 对氧化镓材料退火的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3477437D1 (de) * 1983-06-28 1989-04-27 Matsushita Electric Ind Co Ltd Voltage-dependent, non-linear resistor porcelain composition
JPS60116451A (ja) * 1983-11-30 1985-06-22 Canon Inc 液体噴射記録ヘツド
JPS62120066A (ja) 1985-11-20 1987-06-01 Fujitsu Ltd 半導体装置
US4745082A (en) * 1986-06-12 1988-05-17 Ford Microelectronics, Inc. Method of making a self-aligned MESFET using a substitutional gate with side walls
JPH02273934A (ja) 1989-04-17 1990-11-08 Oki Electric Ind Co Ltd 半導体素子およびその製造方法
KR100215338B1 (ko) * 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
JP2873632B2 (ja) * 1991-03-15 1999-03-24 株式会社半導体エネルギー研究所 半導体装置
JP2764472B2 (ja) * 1991-03-25 1998-06-11 東京エレクトロン株式会社 半導体の成膜方法
JP3047256B2 (ja) 1991-06-13 2000-05-29 株式会社豊田中央研究所 誘電体薄膜
US5187638A (en) * 1992-07-27 1993-02-16 Micron Technology, Inc. Barrier layers for ferroelectric and pzt dielectric on silicon
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
JP3432359B2 (ja) 1996-06-28 2003-08-04 沖電気工業株式会社 半導体装置およびその製造方法
JPH10189908A (ja) * 1996-12-20 1998-07-21 Texas Instr Japan Ltd 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法
JP3196700B2 (ja) 1997-09-04 2001-08-06 日本電気株式会社 半導体装置の製造方法
JPH10135418A (ja) 1997-10-07 1998-05-22 Nec Corp 強誘電体容量およびメモリセル構造
US6010744A (en) * 1997-12-23 2000-01-04 Advanced Technology Materials, Inc. Method for nucleation controlled chemical vapor deposition of metal oxide ferroelectric thin films
US6319730B1 (en) * 1999-07-15 2001-11-20 Motorola, Inc. Method of fabricating a semiconductor structure including a metal oxide interface
US6861164B2 (en) * 2001-03-23 2005-03-01 Honeywell International, Inc. Environmental and thermal barrier coating for ceramic components

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854636B2 (en) 2001-07-27 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
US7077911B2 (en) * 2003-03-03 2006-07-18 Seiko Epson Corporation MOCVD apparatus and MOCVD method
US7112819B2 (en) 2003-04-23 2006-09-26 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
JP2008177564A (ja) * 2007-01-10 2008-07-31 Interuniv Micro Electronica Centrum Vzw ディープサブミクロントランジスタ技術用のｈｉｇｈ−ｋ／金属ゲートスタックをパッシベートするためのＦベースのゲートエッチングの使用
CN115613012A (zh) * 2022-09-22 2023-01-17 辽宁师范大学 一种图案化薄膜的制备方法

Also Published As

Publication number Publication date
US7208787B2 (en) 2007-04-24
US20030011022A1 (en) 2003-01-16

Similar Documents

Publication Publication Date Title
JP3523093B2 (ja) 半導体装置およびその製造方法
US5989988A (en) Semiconductor device and method of manufacturing the same
US6984575B2 (en) Fabrication process of a semiconductor integrated circuit device
JP2001077108A (ja) 半導体装置及び複合酸化物薄膜の製造方法
US7518173B2 (en) Semiconductor device having ferroelectric capacitor and its manufacture method
JP4160638B2 (ja) 半導体装置
US7635631B2 (en) Semiconductor device and manufacturing method for the same
US6773981B1 (en) Methods of forming capacitors
US20030203608A1 (en) Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
JP2002524859A (ja) 三元窒化物−炭化物バリア層
JPH11307734A (ja) 強誘電体集積回路とその製造方法
US20030235962A1 (en) Method of manufacturing a semiconductor integrated circuit device
KR20000029395A (ko) 양호한 전기적 특성과 높은 신뢰성을 갖는 반도체기억장치의 제조방법
US20050285206A1 (en) Semiconductor device and manufacturing method thereof
JP3350246B2 (ja) 半導体装置の製造方法
US6440868B1 (en) Metal gate with CVD amorphous silicon layer and silicide for CMOS devices and method of making with a replacement gate process
JP2003133438A (ja) 容量素子及びその製造方法並びに半導体装置の製造方法
JPH08335682A (ja) 電子デバイス製造方法
US20080061386A1 (en) Semiconductor device including a gate electrode having a polymetal structure
JP3466174B2 (ja) 半導体装置およびその製造方法
US6303494B1 (en) Method of forming gate electrode in semiconductor device
JP4109304B2 (ja) 半導体装置およびその製造方法
JP3409745B2 (ja) 電界効果トランジスタとその製造方法
KR100241200B1 (ko) 반도체장치 및 그 제조방법
JP2004039816A (ja) 半導体装置及びその製造方法