JP2003133438A - 容量素子及びその製造方法並びに半導体装置の製造方法 - Google Patents
容量素子及びその製造方法並びに半導体装置の製造方法Info
- Publication number
- JP2003133438A JP2003133438A JP2001332706A JP2001332706A JP2003133438A JP 2003133438 A JP2003133438 A JP 2003133438A JP 2001332706 A JP2001332706 A JP 2001332706A JP 2001332706 A JP2001332706 A JP 2001332706A JP 2003133438 A JP2003133438 A JP 2003133438A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- dielectric film
- heat treatment
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 106
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000010438 heat treatment Methods 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 85
- 239000012298 atmosphere Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000059 patterning Methods 0.000 claims abstract description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 239000001257 hydrogen Substances 0.000 claims abstract description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 27
- 239000001301 oxygen Substances 0.000 claims description 27
- 229910052760 oxygen Inorganic materials 0.000 claims description 27
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 26
- 229910052799 carbon Inorganic materials 0.000 claims description 26
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 5
- 150000002431 hydrogen Chemical class 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 29
- 230000006866 deterioration Effects 0.000 abstract description 6
- 230000008021 deposition Effects 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 54
- 239000011229 interlayer Substances 0.000 description 46
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 42
- 229910052707 ruthenium Inorganic materials 0.000 description 42
- 238000005530 etching Methods 0.000 description 34
- 239000010410 layer Substances 0.000 description 32
- 229910052581 Si3N4 Inorganic materials 0.000 description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- 238000005229 chemical vapour deposition Methods 0.000 description 20
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 17
- 238000003860 storage Methods 0.000 description 15
- 229910052721 tungsten Inorganic materials 0.000 description 15
- 239000010937 tungsten Substances 0.000 description 15
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 14
- 229910001936 tantalum oxide Inorganic materials 0.000 description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 238000001459 lithography Methods 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910000457 iridium oxide Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 101000634707 Homo sapiens Nucleolar complex protein 3 homolog Proteins 0.000 description 1
- 102100029099 Nucleolar complex protein 3 homolog Human genes 0.000 description 1
- 101000900567 Pisum sativum Disease resistance response protein Pi49 Proteins 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 熱処理による上部電極とキャパシタ誘電体膜
との界面における膜剥がれやキャパシタ特性の劣化を防
止しうる容量素子及びその製造方法並びにこのような容
量素子を有する半導体装置の製造方法を提供する。 【解決手段】 基板上に、金属よりなる下部電極を形成
する工程と、下部電極上に、酸化物誘電体膜よりなるキ
ャパシタ誘電体膜を形成する工程と、キャパシタ誘電体
膜上に、金属膜を堆積する工程と、金属膜をパターニン
グして金属膜よりなる上部電極を形成する工程とを有す
る容量素子の製造方法において、金属膜の堆積後、金属
膜のパターニングの前に、水素を含む雰囲気中で熱処理
を行う。これにより、上部電極とキャパシタ誘電体膜と
の間の密着性を高めるとともに、キャパシタ特性を向上
することができる。
との界面における膜剥がれやキャパシタ特性の劣化を防
止しうる容量素子及びその製造方法並びにこのような容
量素子を有する半導体装置の製造方法を提供する。 【解決手段】 基板上に、金属よりなる下部電極を形成
する工程と、下部電極上に、酸化物誘電体膜よりなるキ
ャパシタ誘電体膜を形成する工程と、キャパシタ誘電体
膜上に、金属膜を堆積する工程と、金属膜をパターニン
グして金属膜よりなる上部電極を形成する工程とを有す
る容量素子の製造方法において、金属膜の堆積後、金属
膜のパターニングの前に、水素を含む雰囲気中で熱処理
を行う。これにより、上部電極とキャパシタ誘電体膜と
の間の密着性を高めるとともに、キャパシタ特性を向上
することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＩＭ（金属−絶
縁膜−金属）構造を有する容量素子に係り、特に、熱処
理による電極とキャパシタ誘電体膜との界面における膜
剥がれやキャパシタ特性の劣化を防止しうる容量素子及
びその製造方法並びにこのような容量素子を有する半導
体装置の製造方法に関する。
縁膜−金属）構造を有する容量素子に係り、特に、熱処
理による電極とキャパシタ誘電体膜との界面における膜
剥がれやキャパシタ特性の劣化を防止しうる容量素子及
びその製造方法並びにこのような容量素子を有する半導
体装置の製造方法に関する。
【０００２】
【従来の技術】ＤＲＡＭは、１トランジスタ、１キャパ
シタで構成しうる半導体記憶装置であり、従来より、高
密度・高集積化された半導体記憶装置を製造するための
構造や製造方法が種々検討されている。特に、キャパシ
タの占有面積はデバイスの集積化に多大な影響を与える
ため、単位面積あたりの蓄積容量を如何にして増加する
かが極めて重要である。このため、近年開発が行われて
いるギガビット級の記憶容量を有するＤＲＡＭでは、キ
ャパシタによる所有面積を狭めるべく、従来より広く用
いられていたシリコン酸化膜やシリコン窒化膜よりも誘
電率の大きな金属酸化物をキャパシタ誘電体膜として採
用することが検討されている。このような酸化物誘電体
膜としては、タンタル酸化膜、ＢＳＴＯ膜、ＳＴＯ膜、
ＰＺＴ膜などの酸化物誘電体膜が検討されている。
シタで構成しうる半導体記憶装置であり、従来より、高
密度・高集積化された半導体記憶装置を製造するための
構造や製造方法が種々検討されている。特に、キャパシ
タの占有面積はデバイスの集積化に多大な影響を与える
ため、単位面積あたりの蓄積容量を如何にして増加する
かが極めて重要である。このため、近年開発が行われて
いるギガビット級の記憶容量を有するＤＲＡＭでは、キ
ャパシタによる所有面積を狭めるべく、従来より広く用
いられていたシリコン酸化膜やシリコン窒化膜よりも誘
電率の大きな金属酸化物をキャパシタ誘電体膜として採
用することが検討されている。このような酸化物誘電体
膜としては、タンタル酸化膜、ＢＳＴＯ膜、ＳＴＯ膜、
ＰＺＴ膜などの酸化物誘電体膜が検討されている。
【０００３】キャパシタ誘電体膜としてこれら酸化物誘
電体膜を用いる場合、通常、その成膜にはＣＶＤ法が用
いられていた。これは、ＣＶＤにより形成した膜が高い
誘電率を有すること、リーク電流が小さいこと及びステ
ップカバレッジに優れた膜を形成できることによる。ま
た、電極材料としては、ルテニウム（Ｒｕ）などの貴金
属材料が用いられていた。これは、貴金属膜が酸化物誘
電体膜との密着性に優れているとともに、仕事関数差が
大きくリーク電流の小さいキャパシタを構成できるから
である。
電体膜を用いる場合、通常、その成膜にはＣＶＤ法が用
いられていた。これは、ＣＶＤにより形成した膜が高い
誘電率を有すること、リーク電流が小さいこと及びステ
ップカバレッジに優れた膜を形成できることによる。ま
た、電極材料としては、ルテニウム（Ｒｕ）などの貴金
属材料が用いられていた。これは、貴金属膜が酸化物誘
電体膜との密着性に優れているとともに、仕事関数差が
大きくリーク電流の小さいキャパシタを構成できるから
である。
【０００４】
【発明が解決しようとする課題】しかしながら、本願発
明者らが種々の検討を行ったところ、酸化物誘電体膜上
に金属材料よりなる上部電極を形成した場合、その後に
行う熱処理によって酸化物誘電体膜と上部電極との界面
において膜剥がれが生じることが判明した。
明者らが種々の検討を行ったところ、酸化物誘電体膜上
に金属材料よりなる上部電極を形成した場合、その後に
行う熱処理によって酸化物誘電体膜と上部電極との界面
において膜剥がれが生じることが判明した。
【０００５】また、通常の半導体プロセスでは最上層の
パッシベーション膜を形成した後にトランジスタの特性
向上のためにフォーミングガス雰囲気中での熱処理を行
うが、この熱処理によってキャパシタの電気特性が劣化
することがあった。
パッシベーション膜を形成した後にトランジスタの特性
向上のためにフォーミングガス雰囲気中での熱処理を行
うが、この熱処理によってキャパシタの電気特性が劣化
することがあった。
【０００６】本発明の目的は、上部電極と酸化物誘電体
膜との間における膜剥がれを防止するとともに、キャパ
シタ特性の劣化を抑制しうる半導体装置及びその製造方
法を提供することにある。
膜との間における膜剥がれを防止するとともに、キャパ
シタ特性の劣化を抑制しうる半導体装置及びその製造方
法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的は、金属よりな
る下部電極と、前記下部電極上に形成された酸化物誘電
体膜よりなるキャパシタ誘電体膜と、前記キャパシタ誘
電体膜上に形成された金属よりなる上部電極とを有する
容量素子において、前記下部電極中の不純物濃度と前記
上部電極中の不純物濃度とが異なっていることを特徴と
する容量素子によって達成される。
る下部電極と、前記下部電極上に形成された酸化物誘電
体膜よりなるキャパシタ誘電体膜と、前記キャパシタ誘
電体膜上に形成された金属よりなる上部電極とを有する
容量素子において、前記下部電極中の不純物濃度と前記
上部電極中の不純物濃度とが異なっていることを特徴と
する容量素子によって達成される。
【０００８】また、上記目的は、基板上に、金属よりな
る下部電極を形成する工程と、前記下部電極上に、酸化
物誘電体膜よりなるキャパシタ誘電体膜を形成する工程
と、前記キャパシタ誘電体膜上に、金属膜を堆積する工
程と、前記金属膜をパターニングして前記金属膜よりな
る上部電極を形成する工程とを有する容量素子の製造方
法において、前記金属膜の堆積後、前記金属膜のパター
ニングの前に、水素を含む雰囲気中で熱処理を行う工程
を有することを特徴とする容量素子の製造方法によって
も達成される。
る下部電極を形成する工程と、前記下部電極上に、酸化
物誘電体膜よりなるキャパシタ誘電体膜を形成する工程
と、前記キャパシタ誘電体膜上に、金属膜を堆積する工
程と、前記金属膜をパターニングして前記金属膜よりな
る上部電極を形成する工程とを有する容量素子の製造方
法において、前記金属膜の堆積後、前記金属膜のパター
ニングの前に、水素を含む雰囲気中で熱処理を行う工程
を有することを特徴とする容量素子の製造方法によって
も達成される。
【０００９】また、上記目的は、基板上に、金属よりな
る下部電極を形成する工程と、前記下部電極上に、酸化
物誘電体膜よりなるキャパシタ誘電体膜を形成する工程
と、前記キャパシタ誘電体膜上に、金属よりなる上部電
極を形成する工程とを有する容量素子の製造方法におい
て、前記上部電極中の酸素濃度が前記下部電極中の酸素
濃度よりも高くなるように、前記下部電極及び前記上部
電極の形成条件を制御することを特徴とする容量素子の
製造方法によっても達成される。
る下部電極を形成する工程と、前記下部電極上に、酸化
物誘電体膜よりなるキャパシタ誘電体膜を形成する工程
と、前記キャパシタ誘電体膜上に、金属よりなる上部電
極を形成する工程とを有する容量素子の製造方法におい
て、前記上部電極中の酸素濃度が前記下部電極中の酸素
濃度よりも高くなるように、前記下部電極及び前記上部
電極の形成条件を制御することを特徴とする容量素子の
製造方法によっても達成される。
【００１０】また、上記目的は、半導体基板上に、金属
よりなる下部電極を形成する工程と、前記下部電極上
に、酸化物誘電体膜よりなるキャパシタ誘電体膜を形成
する工程と、前記キャパシタ誘電体膜上に、金属膜を堆
積する工程と、前記金属膜をパターニングして前記金属
膜よりなる上部電極を形成する工程とを有する半導体装
置の製造方法において、前記金属膜を堆積する工程の
後、前記金属膜をパターニングする工程の前に、水素を
含む雰囲気中で熱処理を行う工程を有することを特徴と
する半導体装置の製造方法によっても達成される。
よりなる下部電極を形成する工程と、前記下部電極上
に、酸化物誘電体膜よりなるキャパシタ誘電体膜を形成
する工程と、前記キャパシタ誘電体膜上に、金属膜を堆
積する工程と、前記金属膜をパターニングして前記金属
膜よりなる上部電極を形成する工程とを有する半導体装
置の製造方法において、前記金属膜を堆積する工程の
後、前記金属膜をパターニングする工程の前に、水素を
含む雰囲気中で熱処理を行う工程を有することを特徴と
する半導体装置の製造方法によっても達成される。
【００１１】また、上記目的は、半導体基板上に、金属
よりなる下部電極を形成する工程と、前記下部電極上
に、酸化物誘電体膜よりなるキャパシタ誘電体膜を形成
する工程と、前記キャパシタ誘電体膜上に、金属よりな
る上部電極を形成する工程とを有する半導体装置の製造
方法において、前記上部電極を形成する工程の後、最上
層のパッシベーション膜を形成する工程の前に、水素を
含む雰囲気中で熱処理を行う工程を有することを特徴と
する半導体装置の製造方法によっても達成される。
よりなる下部電極を形成する工程と、前記下部電極上
に、酸化物誘電体膜よりなるキャパシタ誘電体膜を形成
する工程と、前記キャパシタ誘電体膜上に、金属よりな
る上部電極を形成する工程とを有する半導体装置の製造
方法において、前記上部電極を形成する工程の後、最上
層のパッシベーション膜を形成する工程の前に、水素を
含む雰囲気中で熱処理を行う工程を有することを特徴と
する半導体装置の製造方法によっても達成される。
【００１２】
【発明の実施の形態】［本発明の原理］上述の通り、酸
化物誘電体膜上に金属材料よりなる上部電極を形成した
場合、その後に行う熱処理によって酸化物誘電体膜と上
部電極との界面において膜剥がれが生じることが判明し
た。
化物誘電体膜上に金属材料よりなる上部電極を形成した
場合、その後に行う熱処理によって酸化物誘電体膜と上
部電極との界面において膜剥がれが生じることが判明し
た。
【００１３】膜剥がれが生じる原因は、キャパシタ誘電
体膜と上部電極との間の密着性が低いことが原因してい
ると考えられる。そこで、本願発明者らが密着性が劣化
する原因について鋭意検討を行ったところ、上部電極を
成膜する過程で膜中に取り込まれる炭素に起因するもの
と推測された。膜中に取り込まれる炭素は、上部電極を
構成する有機金属原料に含まれるものであり、ＣＶＤ法
により上部電極を成膜する場合にあってはこれらを完全
に除去することは困難である。
体膜と上部電極との間の密着性が低いことが原因してい
ると考えられる。そこで、本願発明者らが密着性が劣化
する原因について鋭意検討を行ったところ、上部電極を
成膜する過程で膜中に取り込まれる炭素に起因するもの
と推測された。膜中に取り込まれる炭素は、上部電極を
構成する有機金属原料に含まれるものであり、ＣＶＤ法
により上部電極を成膜する場合にあってはこれらを完全
に除去することは困難である。
【００１４】そこで、本発明では、以下に示す２つの方
法により、キャパシタ誘電体膜と上部電極との間の密着
性を向上する。以下、キャパシタ誘電体膜をタンタル酸
化膜により、上部電極をルテニウム膜により構成する場
合を例にして、本発明を詳述する。
法により、キャパシタ誘電体膜と上部電極との間の密着
性を向上する。以下、キャパシタ誘電体膜をタンタル酸
化膜により、上部電極をルテニウム膜により構成する場
合を例にして、本発明を詳述する。
【００１５】第１の方法は、上部電極となるルテニウム
膜の堆積後、このルテニウム膜のパターニング前に、フ
ォーミングガス雰囲気中で熱処理を行う方法である。な
お、ここで、フォーミングガスとは、水素ガスを含む窒
素ガスやアルゴンガスにより構成される還元性のガスで
あって、水素１０％も含むガスである。フォーミングガ
ス雰囲気中で熱処理を行うことにより、ルテニウム膜中
の炭素を効果的に除去することができる。これにより、
ルテニウム膜とタンタル酸化膜との界面近傍における炭
素濃度も大幅に低減され、ルテニウム膜とタンタル酸化
膜との間の密着性を向上することができる。
膜の堆積後、このルテニウム膜のパターニング前に、フ
ォーミングガス雰囲気中で熱処理を行う方法である。な
お、ここで、フォーミングガスとは、水素ガスを含む窒
素ガスやアルゴンガスにより構成される還元性のガスで
あって、水素１０％も含むガスである。フォーミングガ
ス雰囲気中で熱処理を行うことにより、ルテニウム膜中
の炭素を効果的に除去することができる。これにより、
ルテニウム膜とタンタル酸化膜との界面近傍における炭
素濃度も大幅に低減され、ルテニウム膜とタンタル酸化
膜との間の密着性を向上することができる。
【００１６】フォーミングガス雰囲気中での熱処理は、
室温〜４５０℃程度の範囲で行うことが有効である。具
体的な処理条件は、上部電極中に含まれる炭素濃度等に
応じて適宜設定することが望ましい。
室温〜４５０℃程度の範囲で行うことが有効である。具
体的な処理条件は、上部電極中に含まれる炭素濃度等に
応じて適宜設定することが望ましい。
【００１７】図１は、フォーミングガス雰囲気中での熱
処理前後におけるキャパシタ中の炭素及び酸素の分布を
２次イオン質量分析法により測定した結果を示すグラフ
である。図示するように、フォーミングガス雰囲気中で
の熱処理を行うことにより、上部電極を構成するルテニ
ウム膜中の炭素濃度を大幅に低減できることが判る。
処理前後におけるキャパシタ中の炭素及び酸素の分布を
２次イオン質量分析法により測定した結果を示すグラフ
である。図示するように、フォーミングガス雰囲気中で
の熱処理を行うことにより、上部電極を構成するルテニ
ウム膜中の炭素濃度を大幅に低減できることが判る。
【００１８】図２は上部電極の形成後に熱処理を行った
試料を走査型電子顕微鏡により観察した結果を示す図で
ある。図２（ａ）は上部電極の形成後に４００℃１時間
の窒素雰囲気中での熱処理（Ｎ2アニール）を行った場
合、図２（ｂ）は上部電極の形成後に４００℃１時間の
フォーミングガス雰囲気中での熱処理（ＦＧＡ）と４０
０℃１時間の窒素雰囲気中での熱処理（Ｎ2アニール）
を行った場合である。
試料を走査型電子顕微鏡により観察した結果を示す図で
ある。図２（ａ）は上部電極の形成後に４００℃１時間
の窒素雰囲気中での熱処理（Ｎ2アニール）を行った場
合、図２（ｂ）は上部電極の形成後に４００℃１時間の
フォーミングガス雰囲気中での熱処理（ＦＧＡ）と４０
０℃１時間の窒素雰囲気中での熱処理（Ｎ2アニール）
を行った場合である。
【００１９】図示するように、窒素雰囲気中での熱処理
のみを行った試料では上部電極の表面に隆起した領域が
観察されており、キャパシタ誘電体膜と上部電極との間
で膜剥がれが生じていることが判る。一方、フォーミン
グガス雰囲気中の熱処理と窒素雰囲気中の熱処理とを行
った試料では膜剥がれは観察されておらず、フォーミン
グガス雰囲気中で熱処理を行うことにより、その後に窒
素雰囲気中で熱処理を行っても膜剥がれが生じないこと
が判った。
のみを行った試料では上部電極の表面に隆起した領域が
観察されており、キャパシタ誘電体膜と上部電極との間
で膜剥がれが生じていることが判る。一方、フォーミン
グガス雰囲気中の熱処理と窒素雰囲気中の熱処理とを行
った試料では膜剥がれは観察されておらず、フォーミン
グガス雰囲気中で熱処理を行うことにより、その後に窒
素雰囲気中で熱処理を行っても膜剥がれが生じないこと
が判った。
【００２０】表１は、熱処理条件と上部電極の膜剥がれ
との関係をまとめたものである。
との関係をまとめたものである。
【００２１】
【表１】
表１に示すように、キャパシタの形成後に行う窒素雰囲
気中、真空雰囲気中又は酸素雰囲気中における熱処理で
は、３００℃の低温熱処理の場合を除き、他のすべての
条件において膜剥がれが生じた。一方、キャパシタの形
成後にフォーミングガス雰囲気中での熱処理（ＦＧＡ）
を行ったものは、たとえその後に窒素雰囲気中や酸素雰
囲気中における熱処理を行っても膜剥がれは生じなかっ
た。このように、フォーミングガス雰囲気中での熱処
理、還元すれば水素を含む雰囲気中での熱処理は、膜剥
がれを防止するうえで極めて有効な処理であることが判
った。
気中、真空雰囲気中又は酸素雰囲気中における熱処理で
は、３００℃の低温熱処理の場合を除き、他のすべての
条件において膜剥がれが生じた。一方、キャパシタの形
成後にフォーミングガス雰囲気中での熱処理（ＦＧＡ）
を行ったものは、たとえその後に窒素雰囲気中や酸素雰
囲気中における熱処理を行っても膜剥がれは生じなかっ
た。このように、フォーミングガス雰囲気中での熱処
理、還元すれば水素を含む雰囲気中での熱処理は、膜剥
がれを防止するうえで極めて有効な処理であることが判
った。
【００２２】一般に、フォーミングガス雰囲気中で行う
熱処理はキャパシタの電気特性を劣化するものとして認
識されている。しかしながら、本願発明者らが検討を行
ったところ、ルテニウム膜の堆積後、パターニング前に
行う熱処理では、むしろキャパシタの電気特性が向上す
ることが初めて明らかとなった。
熱処理はキャパシタの電気特性を劣化するものとして認
識されている。しかしながら、本願発明者らが検討を行
ったところ、ルテニウム膜の堆積後、パターニング前に
行う熱処理では、むしろキャパシタの電気特性が向上す
ることが初めて明らかとなった。
【００２３】図３は、キャパシタのリーク電流を測定し
た結果を示すグラフである。図中、“Ａｓ−Ｆｏｒｍｅ
ｄ”はフォーミングガス雰囲気中で熱処理を行わない場
合におけるキャパシタの電気特性を示しており、“ＦＧ
Ａ”はフォーミングガス雰囲気中で熱処理を行った場合
におけるキャパシタの電気特性を示している。各条件に
複数の線が含まれているのは、それぞれ２９個のキャパ
シタの測定を行い、すべての特性を描いているためであ
る。
た結果を示すグラフである。図中、“Ａｓ−Ｆｏｒｍｅ
ｄ”はフォーミングガス雰囲気中で熱処理を行わない場
合におけるキャパシタの電気特性を示しており、“ＦＧ
Ａ”はフォーミングガス雰囲気中で熱処理を行った場合
におけるキャパシタの電気特性を示している。各条件に
複数の線が含まれているのは、それぞれ２９個のキャパ
シタの測定を行い、すべての特性を描いているためであ
る。
【００２４】図示するように、フォーミングガス雰囲気
中での熱処理を行っていない試料では、特性のばらつき
及びリーク電流が大きい。しかしながら、フォーミング
ガス雰囲気中での熱処理を行うことにより、特性のばら
つき及びリーク電流の双方を大幅に低減することができ
た。
中での熱処理を行っていない試料では、特性のばらつき
及びリーク電流が大きい。しかしながら、フォーミング
ガス雰囲気中での熱処理を行うことにより、特性のばら
つき及びリーク電流の双方を大幅に低減することができ
た。
【００２５】なお、フォーミングガス雰囲気中での熱処
理は、上部電極を形成するためのパターニング前に行う
ことが重要である。上部電極を形成するためのパターニ
ング後にフォーミングガス雰囲気中での熱処理を行った
のでは、キャパシタの電気特性の十分な向上は望めな
い。これに関しては明確なメカニズムは把握できていな
いが、フォーミングガス雰囲気中での熱処理の前にパタ
ーニングを行うと、ドライエッチングに用いられるＦ
（フッ素）やＣＦ4が試料表面に残存しており、この状
態でフォーミングガス雰囲気中での熱処理を行うことに
より雰囲気中にＨＦが生成され、タンタル酸化膜にダメ
ージを与えているものと推測している。
理は、上部電極を形成するためのパターニング前に行う
ことが重要である。上部電極を形成するためのパターニ
ング後にフォーミングガス雰囲気中での熱処理を行った
のでは、キャパシタの電気特性の十分な向上は望めな
い。これに関しては明確なメカニズムは把握できていな
いが、フォーミングガス雰囲気中での熱処理の前にパタ
ーニングを行うと、ドライエッチングに用いられるＦ
（フッ素）やＣＦ4が試料表面に残存しており、この状
態でフォーミングガス雰囲気中での熱処理を行うことに
より雰囲気中にＨＦが生成され、タンタル酸化膜にダメ
ージを与えているものと推測している。
【００２６】また、下部電極中の不純物濃度を軽減する
観点から、下部電極の形成後、キャパシタ誘電体膜の形
成前に、フォーミングガス雰囲気中で熱処理を行うよう
にしてもよい。
観点から、下部電極の形成後、キャパシタ誘電体膜の形
成前に、フォーミングガス雰囲気中で熱処理を行うよう
にしてもよい。
【００２７】第２の方法は、下部電極を構成するルテニ
ウム膜の成膜条件と、上部電極を構成するルテニウム膜
の成膜条件とを変える方法である。具体的には、下部電
極の成膜は膜中に取り込まれる不純物（炭素や酸素）の
濃度が低くなる条件で行い、上部電極の成膜は膜中の酸
素濃度が高くなる条件で行う。
ウム膜の成膜条件と、上部電極を構成するルテニウム膜
の成膜条件とを変える方法である。具体的には、下部電
極の成膜は膜中に取り込まれる不純物（炭素や酸素）の
濃度が低くなる条件で行い、上部電極の成膜は膜中の酸
素濃度が高くなる条件で行う。
【００２８】図１から明らかなように、上部電極を形成
した後に行うフォーミングガス雰囲気中での熱処理で
は、上部電極と比較して下部電極からの不純物の除去効
果は小さい。したがって、下部電極の形成工程では、膜
中に取り込まれる不純物の濃度が低くなる条件で行うこ
とが望ましい。一方、上部電極中に高濃度に酸素が取り
込まれると、酸化物であるキャパシタ誘電体膜との間の
密着性が向上する。したがって、上部電極を形成する工
程は、膜中の酸素濃度が高くなる条件でルテニウム膜を
成膜することが望ましい。
した後に行うフォーミングガス雰囲気中での熱処理で
は、上部電極と比較して下部電極からの不純物の除去効
果は小さい。したがって、下部電極の形成工程では、膜
中に取り込まれる不純物の濃度が低くなる条件で行うこ
とが望ましい。一方、上部電極中に高濃度に酸素が取り
込まれると、酸化物であるキャパシタ誘電体膜との間の
密着性が向上する。したがって、上部電極を形成する工
程は、膜中の酸素濃度が高くなる条件でルテニウム膜を
成膜することが望ましい。
【００２９】このように成膜条件を制御する１つの方法
としては、ルテニウム膜の成膜温度を変化することが考
えられる。ルテニウム原料としてＲｕ（ＥｔＣｐ）2を
用いる場合、例えば成膜温度を３００℃とすると、膜中
の酸素濃度は１×１０21ｃｍ -3程度、炭素濃度は５×１
０20ｃｍ-3程度となり、例えば成膜温度を３３０℃とす
ると、膜中の酸素濃度は１×１０20ｃｍ-3程度、炭素濃
度は１×１０20ｃｍ-3程度となる。したがって、上記の
成膜条件を用いる場合、下部電極を３３０℃の成膜条件
で形成し、上部電極を３００℃の成膜条件を用いること
により、下部電極中の不純物濃度を低減しつつ、上部電
極の密着性を向上することができる。
としては、ルテニウム膜の成膜温度を変化することが考
えられる。ルテニウム原料としてＲｕ（ＥｔＣｐ）2を
用いる場合、例えば成膜温度を３００℃とすると、膜中
の酸素濃度は１×１０21ｃｍ -3程度、炭素濃度は５×１
０20ｃｍ-3程度となり、例えば成膜温度を３３０℃とす
ると、膜中の酸素濃度は１×１０20ｃｍ-3程度、炭素濃
度は１×１０20ｃｍ-3程度となる。したがって、上記の
成膜条件を用いる場合、下部電極を３３０℃の成膜条件
で形成し、上部電極を３００℃の成膜条件を用いること
により、下部電極中の不純物濃度を低減しつつ、上部電
極の密着性を向上することができる。
【００３０】或いは、上部電極を形成する際の酸素ガス
に対するルテニウム原料の流量比を、下部電極を形成す
る際の酸素ガスに対するルテニウム原料の流量比よりも
小さくすることによっても、上部電極中の酸素濃度を下
部電極中の酸素濃度よりも高くすることができる。
に対するルテニウム原料の流量比を、下部電極を形成す
る際の酸素ガスに対するルテニウム原料の流量比よりも
小さくすることによっても、上部電極中の酸素濃度を下
部電極中の酸素濃度よりも高くすることができる。
【００３１】上部電極中に高濃度に酸素が含まれている
場合、密着性向上に寄与するとともに、キャパシタの電
気特性を向上するうえでも有効である。すなわち、上部
電極中に含まれる酸素が後工程の熱処理によってキャパ
シタ誘電体膜中に拡散すると、タンタル酸化膜の組成を
化学量論的組成に近づけるように作用する。これによ
り、良質のキャパシタ誘電体膜を形成することができ
る。
場合、密着性向上に寄与するとともに、キャパシタの電
気特性を向上するうえでも有効である。すなわち、上部
電極中に含まれる酸素が後工程の熱処理によってキャパ
シタ誘電体膜中に拡散すると、タンタル酸化膜の組成を
化学量論的組成に近づけるように作用する。これによ
り、良質のキャパシタ誘電体膜を形成することができ
る。
【００３２】なお、３００℃の成膜条件を用いると、膜
中に取り込まれる炭素濃度も増加する。この炭素を除去
して更に密着性を向上する意味から、前述のフォーミン
グガス雰囲気中での熱処理を組み合わせることはより効
果的である。
中に取り込まれる炭素濃度も増加する。この炭素を除去
して更に密着性を向上する意味から、前述のフォーミン
グガス雰囲気中での熱処理を組み合わせることはより効
果的である。
【００３３】また、本願発明者らがフォーミングガス雰
囲気中での熱処理を行う時期に関して種々の検討を行っ
たところ、バックエンド工程中に行うフォーミングガス
雰囲気中での熱処理がキャパシタの電気特性を向上する
うえで有効であることがはじめて明らかとなった。具体
的には、キャパシタ上を覆う層間絶縁膜、この層間絶縁
膜を貫いて上部電極等に接続される電極プラグを形成し
た後にフォーミングガス雰囲気中での熱処理を行うこと
により、キャパシタの電気特性を向上することができ
る。
囲気中での熱処理を行う時期に関して種々の検討を行っ
たところ、バックエンド工程中に行うフォーミングガス
雰囲気中での熱処理がキャパシタの電気特性を向上する
うえで有効であることがはじめて明らかとなった。具体
的には、キャパシタ上を覆う層間絶縁膜、この層間絶縁
膜を貫いて上部電極等に接続される電極プラグを形成し
た後にフォーミングガス雰囲気中での熱処理を行うこと
により、キャパシタの電気特性を向上することができ
る。
【００３４】図４はキャパシタのリーク電流を測定した
結果を示すグラフである。図中、“Ａｓ−Ｆｏｒｍｅ
ｄ”はキャパシタ及び電極プラグの形成直後、“ＦＧ
Ａ”はキャパシタ及び電極プラグの形成後にフォーミン
グガス雰囲気中での熱処理を行った場合、“ＦＧＡ＋Ｎ
2”はキャパシタ及び電極プラグの形成後にフォーミン
グガス雰囲気中での熱処理と窒素雰囲気中での熱処理と
を行った場合、“ＦＧＡ＋Ｎ2＋ＦＧＡ”はキャパシタ
及び電極プラグの形成後にフォーミングガス雰囲気中で
の熱処理と窒素雰囲気中での熱処理とを行い、更にフォ
ーミングガス雰囲気中での熱処理を行った場合の電気特
性である。各条件に複数の線が含まれているのは、それ
ぞれ３〜４個のキャパシタの測定を行い、すべての特性
を描いているためである。
結果を示すグラフである。図中、“Ａｓ−Ｆｏｒｍｅ
ｄ”はキャパシタ及び電極プラグの形成直後、“ＦＧ
Ａ”はキャパシタ及び電極プラグの形成後にフォーミン
グガス雰囲気中での熱処理を行った場合、“ＦＧＡ＋Ｎ
2”はキャパシタ及び電極プラグの形成後にフォーミン
グガス雰囲気中での熱処理と窒素雰囲気中での熱処理と
を行った場合、“ＦＧＡ＋Ｎ2＋ＦＧＡ”はキャパシタ
及び電極プラグの形成後にフォーミングガス雰囲気中で
の熱処理と窒素雰囲気中での熱処理とを行い、更にフォ
ーミングガス雰囲気中での熱処理を行った場合の電気特
性である。各条件に複数の線が含まれているのは、それ
ぞれ３〜４個のキャパシタの測定を行い、すべての特性
を描いているためである。
【００３５】図示するように、電極プラグを形成する一
連のバックエンドプロセスを行うことにより、キャパシ
タの電気特性は劣化する。この劣化は、コンタクトホー
ル形成過程におけるプラズマダメージなどによるものと
考えられる。しかしながら、キャパシタのリーク電流
は、フォーミングガス雰囲気中での熱処理を行うことに
より大幅に低減する。特に、フォーミングガス雰囲気中
での熱処理を行った後に窒素雰囲気中での熱処理を行う
場合にあっては、リーク電流を更に低減することができ
る。
連のバックエンドプロセスを行うことにより、キャパシ
タの電気特性は劣化する。この劣化は、コンタクトホー
ル形成過程におけるプラズマダメージなどによるものと
考えられる。しかしながら、キャパシタのリーク電流
は、フォーミングガス雰囲気中での熱処理を行うことに
より大幅に低減する。特に、フォーミングガス雰囲気中
での熱処理を行った後に窒素雰囲気中での熱処理を行う
場合にあっては、リーク電流を更に低減することができ
る。
【００３６】バックエンドプロセスの最後にトランジス
タの特性向上のために行われるフォーミングガス雰囲気
中での熱処理を考慮して、キャパシタ及び電極プラグの
形成後にフォーミングガス雰囲気中での熱処理と窒素雰
囲気中での熱処理とを行い、更にフォーミングガス雰囲
気中での熱処理を行った場合の電気特性は、フォーミン
グガス雰囲気中での熱処理と窒素雰囲気中での熱処理と
を行った場合よりは劣化する。しかしながら、バックエ
ンドプロセス中にフォーミングガスアニールを行わない
場合（“Ａｓ−ｆｏｒｍｅｄ”）よりも良好の電気特性
を得られることが判った。
タの特性向上のために行われるフォーミングガス雰囲気
中での熱処理を考慮して、キャパシタ及び電極プラグの
形成後にフォーミングガス雰囲気中での熱処理と窒素雰
囲気中での熱処理とを行い、更にフォーミングガス雰囲
気中での熱処理を行った場合の電気特性は、フォーミン
グガス雰囲気中での熱処理と窒素雰囲気中での熱処理と
を行った場合よりは劣化する。しかしながら、バックエ
ンドプロセス中にフォーミングガスアニールを行わない
場合（“Ａｓ−ｆｏｒｍｅｄ”）よりも良好の電気特性
を得られることが判った。
【００３７】［実施形態］本発明の一実施形態による半
導体装置及びその製造方法について図５乃至図１８を用
いて説明する。
導体装置及びその製造方法について図５乃至図１８を用
いて説明する。
【００３８】図５は本実施形態による半導体装置の構造
を示す平面図、図６は本実施形態による半導体装置の構
造を示す概略断面図、図７乃至図１７は本実施形態によ
る半導体装置の製造方法を示す工程断面図、図１８は半
導体装置の断面構造を走査型電子顕微鏡により観察した
結果を示す図である。
を示す平面図、図６は本実施形態による半導体装置の構
造を示す概略断面図、図７乃至図１７は本実施形態によ
る半導体装置の製造方法を示す工程断面図、図１８は半
導体装置の断面構造を走査型電子顕微鏡により観察した
結果を示す図である。
【００３９】はじめに、本実施形態による半導体装置の
構造を図５及び図６を用いて説明する。
構造を図５及び図６を用いて説明する。
【００４０】シリコン基板１０上には、素子領域を画定
する素子分離膜１２が形成されている。素子領域上に
は、ゲート電極２０とソース／ドレイン拡散層２４、２
６とを有するメモリセルトランジスタが形成されてい
る。ゲート電極２０は、図５に示すように、ワード線を
兼ねる導電膜としても機能する。メモリセルトランジス
タが形成されたシリコン基板１０上には、ソース／ドレ
イン拡散層２４に接続されたプラグ３６及びソース／ド
レイン拡散層２６に接続されたプラグ３８とが埋め込ま
れた層間絶縁膜３０が形成されている。
する素子分離膜１２が形成されている。素子領域上に
は、ゲート電極２０とソース／ドレイン拡散層２４、２
６とを有するメモリセルトランジスタが形成されてい
る。ゲート電極２０は、図５に示すように、ワード線を
兼ねる導電膜としても機能する。メモリセルトランジス
タが形成されたシリコン基板１０上には、ソース／ドレ
イン拡散層２４に接続されたプラグ３６及びソース／ド
レイン拡散層２６に接続されたプラグ３８とが埋め込ま
れた層間絶縁膜３０が形成されている。
【００４１】層間絶縁膜３０上には、層間絶縁膜４０が
形成されている。層間絶縁膜４０上には、プラグ３６を
介してソース／ドレイン拡散層２４に接続されたビット
線４８が形成されている。ビット線４８は、図５に示す
ように、ワード線（ゲート電極２０）と交わる方向に延
在して複数形成されている。ビット線４８が形成された
層間絶縁膜４０上には、層間絶縁膜５８が形成されてい
る。層間絶縁膜５８には、プラグ３８に接続されたプラ
グ６２が埋め込まれている。
形成されている。層間絶縁膜４０上には、プラグ３６を
介してソース／ドレイン拡散層２４に接続されたビット
線４８が形成されている。ビット線４８は、図５に示す
ように、ワード線（ゲート電極２０）と交わる方向に延
在して複数形成されている。ビット線４８が形成された
層間絶縁膜４０上には、層間絶縁膜５８が形成されてい
る。層間絶縁膜５８には、プラグ３８に接続されたプラ
グ６２が埋め込まれている。
【００４２】層間絶縁膜５８上には、エッチングストッ
パ膜６４、層間絶縁膜６６及びエッチングストッパ膜６
８が形成されている。エッチングストッパ膜６８上に
は、エッチングストッパ膜６８、層間絶縁膜６６、エッ
チングストッパ膜６４を貫きプラグ６２に接続され、エ
ッチングストッパ膜６８上に突出して形成されたシリン
ダ状の蓄積電極７６が形成されている。蓄積電極７６上
には、タンタル酸化膜（Ｔａ2Ｏ5）よりなるキャパシタ
誘電体膜７８を介して、ルテニウム膜よりなるプレート
電極８８が形成されている。
パ膜６４、層間絶縁膜６６及びエッチングストッパ膜６
８が形成されている。エッチングストッパ膜６８上に
は、エッチングストッパ膜６８、層間絶縁膜６６、エッ
チングストッパ膜６４を貫きプラグ６２に接続され、エ
ッチングストッパ膜６８上に突出して形成されたシリン
ダ状の蓄積電極７６が形成されている。蓄積電極７６上
には、タンタル酸化膜（Ｔａ2Ｏ5）よりなるキャパシタ
誘電体膜７８を介して、ルテニウム膜よりなるプレート
電極８８が形成されている。
【００４３】プレート電極８８上には、ＴｉＮ膜８２、
層間絶縁膜８４，９０が形成されている。層間絶縁膜９
０上には、プラグ９６及びＴｉＮ膜８２を介してプレー
ト電極８８に接続され、或いは、プラグ９８を介してビ
ット線４８に接続された配線層１００が形成されてい
る。配線層１００が形成された層間絶縁膜９０上には、
層間絶縁膜１０２が形成されている。
層間絶縁膜８４，９０が形成されている。層間絶縁膜９
０上には、プラグ９６及びＴｉＮ膜８２を介してプレー
ト電極８８に接続され、或いは、プラグ９８を介してビ
ット線４８に接続された配線層１００が形成されてい
る。配線層１００が形成された層間絶縁膜９０上には、
層間絶縁膜１０２が形成されている。
【００４４】こうして、１トランジスタ、１キャパシタ
よりなるメモリセルを有するＤＲＡＭが構成されてい
る。
よりなるメモリセルを有するＤＲＡＭが構成されてい
る。
【００４５】ここで、本実施形態による半導体装置は、
プレート電極８８中の炭素濃度が、蓄積電極７６中の炭
素濃度よりも低くなっていることを１つの特徴とする。
本発明による半導体装置においてプレート電極８８中の
炭素濃度が蓄積電極７６中の炭素濃度よりも低いのは、
前述のようにキャパシタ誘電体膜７８とプレート電極８
８との間の密着性を高めるためである。電極中の炭素濃
度をこのように制御することにより、後工程の熱処理に
よる膜剥がれを防止することができる。
プレート電極８８中の炭素濃度が、蓄積電極７６中の炭
素濃度よりも低くなっていることを１つの特徴とする。
本発明による半導体装置においてプレート電極８８中の
炭素濃度が蓄積電極７６中の炭素濃度よりも低いのは、
前述のようにキャパシタ誘電体膜７８とプレート電極８
８との間の密着性を高めるためである。電極中の炭素濃
度をこのように制御することにより、後工程の熱処理に
よる膜剥がれを防止することができる。
【００４６】なお、このような炭素濃度を有する電極構
造は、プレート電極８８となるルテニウム膜の堆積後、
パターニング前に、フォーミングガス雰囲気中での熱処
理を行うことにより形成することができる。
造は、プレート電極８８となるルテニウム膜の堆積後、
パターニング前に、フォーミングガス雰囲気中での熱処
理を行うことにより形成することができる。
【００４７】次に、本実施形態による半導体装置の製造
方法について図７乃至図１７を用いて説明する。なお、
図７及び図８は図５のＡ−Ａ′線断面における工程断面
図を表し、図９乃至図１７は、図５のＢ−Ｂ′線断面に
おける工程断面図を表している。
方法について図７乃至図１７を用いて説明する。なお、
図７及び図８は図５のＡ−Ａ′線断面における工程断面
図を表し、図９乃至図１７は、図５のＢ−Ｂ′線断面に
おける工程断面図を表している。
【００４８】まず、シリコン基板１０の主表面上に、例
えば、ＳＴＩ（Shallow Trench Isolation）法により、
素子分離膜１２を形成する（図７（ａ））。例えば、ま
ず、シリコン基板１０上に膜厚１００ｎｍのシリコン窒
化膜（図示せず）を形成する。次いで、このシリコン窒
化膜を、素子領域となる領域に残存するようにパターニ
ングする。次いで、パターニングしたシリコン窒化膜を
ハードマスクとしてシリコン基板１０をエッチングし、
シリコン基板１０に例えば深さ２００ｎｍの素子分離溝
を形成する。次いで、例えばＣＶＤ法によりシリコン酸
化膜を全面に堆積した後、シリコン窒化膜が露出するま
でこのシリコン酸化膜をＣＭＰ（化学的機械的研磨：Ch
emical Mechanical Polishing）法により研磨し、素子
分離溝内に選択的にシリコン酸化膜を残存させる。この
後、シリコン窒化膜を除去し、シリコン基板１０の素子
分離溝に埋め込まれたシリコン酸化膜よりなる素子分離
膜１２を形成する。
えば、ＳＴＩ（Shallow Trench Isolation）法により、
素子分離膜１２を形成する（図７（ａ））。例えば、ま
ず、シリコン基板１０上に膜厚１００ｎｍのシリコン窒
化膜（図示せず）を形成する。次いで、このシリコン窒
化膜を、素子領域となる領域に残存するようにパターニ
ングする。次いで、パターニングしたシリコン窒化膜を
ハードマスクとしてシリコン基板１０をエッチングし、
シリコン基板１０に例えば深さ２００ｎｍの素子分離溝
を形成する。次いで、例えばＣＶＤ法によりシリコン酸
化膜を全面に堆積した後、シリコン窒化膜が露出するま
でこのシリコン酸化膜をＣＭＰ（化学的機械的研磨：Ch
emical Mechanical Polishing）法により研磨し、素子
分離溝内に選択的にシリコン酸化膜を残存させる。この
後、シリコン窒化膜を除去し、シリコン基板１０の素子
分離溝に埋め込まれたシリコン酸化膜よりなる素子分離
膜１２を形成する。
【００４９】次いで、メモリセル領域のシリコン基板１
０中にＰウェル（図示せず）を形成し、しきい値電圧制
御のためのイオン注入を行う。
０中にＰウェル（図示せず）を形成し、しきい値電圧制
御のためのイオン注入を行う。
【００５０】次いで、素子分離膜１２により画定された
複数の素子領域上に、例えば熱酸化法により、例えば膜
厚５ｎｍのシリコン酸化膜よりなるゲート絶縁膜１４を
形成する。なお、ゲート絶縁膜１４としては、シリコン
窒化酸化膜などの他の絶縁膜を適用してもよい。
複数の素子領域上に、例えば熱酸化法により、例えば膜
厚５ｎｍのシリコン酸化膜よりなるゲート絶縁膜１４を
形成する。なお、ゲート絶縁膜１４としては、シリコン
窒化酸化膜などの他の絶縁膜を適用してもよい。
【００５１】次いで、ゲート絶縁膜１４上に、例えばポ
リシリコン膜１６とタングステン膜１８との積層膜より
なるポリメタル構造のゲート電極２０を形成する（図７
（ｂ））。例えば、膜厚７０ｎｍのポリシリコン膜１６
と、膜厚５ｎｍのタングステンナイトライド（ＷＮ）膜
（図示せず）と、膜厚４０ｎｍのタングステン膜１８
と、膜厚２００ｎｍのシリコン窒化膜２２とを順次堆積
した後、リソグラフィー技術及びエッチング技術により
これら膜を同一の形状にパターニングし、上面がシリコ
ン窒化膜２２で覆われ、タングステンナイトライド膜を
介してポリシリコン膜１６及びタングステン膜１８が積
層されてなるポリメタル構造のゲート電極２０を形成す
る。なお、ゲート電極２０は、ポリメタル構造に限られ
るものではなく、ポリゲート構造、ポリサイド構造、或
いは、金属ゲート等を適用してもよい。
リシリコン膜１６とタングステン膜１８との積層膜より
なるポリメタル構造のゲート電極２０を形成する（図７
（ｂ））。例えば、膜厚７０ｎｍのポリシリコン膜１６
と、膜厚５ｎｍのタングステンナイトライド（ＷＮ）膜
（図示せず）と、膜厚４０ｎｍのタングステン膜１８
と、膜厚２００ｎｍのシリコン窒化膜２２とを順次堆積
した後、リソグラフィー技術及びエッチング技術により
これら膜を同一の形状にパターニングし、上面がシリコ
ン窒化膜２２で覆われ、タングステンナイトライド膜を
介してポリシリコン膜１６及びタングステン膜１８が積
層されてなるポリメタル構造のゲート電極２０を形成す
る。なお、ゲート電極２０は、ポリメタル構造に限られ
るものではなく、ポリゲート構造、ポリサイド構造、或
いは、金属ゲート等を適用してもよい。
【００５２】次いで、ゲート電極２０をマスクとしてイ
オン注入を行い、ゲート電極２０の両側のシリコン基板
１０中にソース／ドレイン拡散層２４、２６を形成す
る。
オン注入を行い、ゲート電極２０の両側のシリコン基板
１０中にソース／ドレイン拡散層２４、２６を形成す
る。
【００５３】こうして、シリコン基板１０上に、ゲート
電極２０、ソース／ドレイン拡散層２４、２６を有する
メモリセルトランジスタを形成する。
電極２０、ソース／ドレイン拡散層２４、２６を有する
メモリセルトランジスタを形成する。
【００５４】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚３５ｎｍのシリコン窒化膜を堆積した後にエ
ッチバックし、ゲート電極２０及びシリコン窒化膜２２
の側壁にシリコン窒化膜よりなるサイドウォール絶縁膜
２８を形成する（図７（ｃ）、図９（ａ））。
例えば膜厚３５ｎｍのシリコン窒化膜を堆積した後にエ
ッチバックし、ゲート電極２０及びシリコン窒化膜２２
の側壁にシリコン窒化膜よりなるサイドウォール絶縁膜
２８を形成する（図７（ｃ）、図９（ａ））。
【００５５】次いで、全面に、例えばＣＶＤ法により例
えばＢＰＳＧ膜を堆積した後、リフロー法及びＣＭＰ法
等により、シリコン窒化膜１８が露出するまでその表面
を研磨し、表面が平坦化されたＢＰＳＧ膜よりなる層間
絶縁膜３０を形成する。
えばＢＰＳＧ膜を堆積した後、リフロー法及びＣＭＰ法
等により、シリコン窒化膜１８が露出するまでその表面
を研磨し、表面が平坦化されたＢＰＳＧ膜よりなる層間
絶縁膜３０を形成する。
【００５６】次いで、リソグラフィー技術及びエッチン
グ技術により、層間絶縁膜３０に、ソース／ドレイン拡
散層２４に達するスルーホール３２と、ソース／ドレイ
ン拡散層２６に達するコンタクトホール３４とを、ゲー
ト電極２０及びサイドウォール絶縁膜２８に対して自己
整合的に形成する（図７（ｄ）、図９（ｂ））。
グ技術により、層間絶縁膜３０に、ソース／ドレイン拡
散層２４に達するスルーホール３２と、ソース／ドレイ
ン拡散層２６に達するコンタクトホール３４とを、ゲー
ト電極２０及びサイドウォール絶縁膜２８に対して自己
整合的に形成する（図７（ｄ）、図９（ｂ））。
【００５７】次いで、層間絶縁膜３０に開口されたコン
タクトホール３２、３４内に、プラグ３６、３８をそれ
ぞれ埋め込む（図８（ａ）、図９（ｃ））。例えば、Ｃ
ＶＤ法により、砒素ドープした多結晶シリコン膜を堆積
した後、ＣＭＰ法によりシリコン窒化膜２２が露出する
まで研磨し、コンタクトホール３２、３４内のみに多結
晶シリコン膜よりなるプラグ３６、３８を選択的に残存
させる。
タクトホール３２、３４内に、プラグ３６、３８をそれ
ぞれ埋め込む（図８（ａ）、図９（ｃ））。例えば、Ｃ
ＶＤ法により、砒素ドープした多結晶シリコン膜を堆積
した後、ＣＭＰ法によりシリコン窒化膜２２が露出する
まで研磨し、コンタクトホール３２、３４内のみに多結
晶シリコン膜よりなるプラグ３６、３８を選択的に残存
させる。
【００５８】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚２００ｎｍのシリコン酸化膜を堆積し、シリ
コン酸化膜よりなる層間絶縁膜４０を形成する。
例えば膜厚２００ｎｍのシリコン酸化膜を堆積し、シリ
コン酸化膜よりなる層間絶縁膜４０を形成する。
【００５９】次いで、リソグラフィー技術及びエッチン
グ技術により、プラグ３６に達するコンタクトホール４
２を層間絶縁膜４０に形成する（図８（ｂ）、図９
（ｄ））。
グ技術により、プラグ３６に達するコンタクトホール４
２を層間絶縁膜４０に形成する（図８（ｂ）、図９
（ｄ））。
【００６０】次いで、層間絶縁膜４０上に、コンタクト
ホール４２を介してプラグ３６に接続されたビット線４
８を形成する（図８（ｃ）、図１０（ａ））。例えば、
まず、スパッタ法により、膜厚４５ｎｍの窒化チタン
（ＴｉＮ）／チタン（Ｔｉ）の積層構造よりなる密着層
５０と、膜厚２５０ｎｍのタングステン（Ｗ）膜５１と
を順次堆積する。次いで、ＣＭＰ法によりタングステン
膜５１を研磨し、コンタクトホール４２内にタングステ
ン膜５１よりなるプラグを埋め込む。次いで、スパッタ
法により、膜厚３０ｎｍのタングステン膜５２を堆積す
る。次いで、ＣＶＤ法により、タングステン膜５２上
に、膜厚２００ｎｍのシリコン窒化膜５４を堆積する。
次いで、リソグラフィー技術及びエッチング技術によ
り、シリコン窒化膜５４、タングステン膜５２及び密着
層５０をパターニングし、上面がシリコン窒化膜５４に
覆われ、密着層５０及びタングステン膜５２よりなり、
プラグ３６を介してソース／ドレイン拡散層２４に接続
されたビット線４８を形成する。
ホール４２を介してプラグ３６に接続されたビット線４
８を形成する（図８（ｃ）、図１０（ａ））。例えば、
まず、スパッタ法により、膜厚４５ｎｍの窒化チタン
（ＴｉＮ）／チタン（Ｔｉ）の積層構造よりなる密着層
５０と、膜厚２５０ｎｍのタングステン（Ｗ）膜５１と
を順次堆積する。次いで、ＣＭＰ法によりタングステン
膜５１を研磨し、コンタクトホール４２内にタングステ
ン膜５１よりなるプラグを埋め込む。次いで、スパッタ
法により、膜厚３０ｎｍのタングステン膜５２を堆積す
る。次いで、ＣＶＤ法により、タングステン膜５２上
に、膜厚２００ｎｍのシリコン窒化膜５４を堆積する。
次いで、リソグラフィー技術及びエッチング技術によ
り、シリコン窒化膜５４、タングステン膜５２及び密着
層５０をパターニングし、上面がシリコン窒化膜５４に
覆われ、密着層５０及びタングステン膜５２よりなり、
プラグ３６を介してソース／ドレイン拡散層２４に接続
されたビット線４８を形成する。
【００６１】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚２０ｎｍのシリコン窒化膜を堆積した後にエ
ッチバックし、ビット線４８及びシリコン窒化膜５４の
側壁に、シリコン窒化膜よりなるサイドウォール絶縁膜
５６を形成する（図１０（ｂ））。
例えば膜厚２０ｎｍのシリコン窒化膜を堆積した後にエ
ッチバックし、ビット線４８及びシリコン窒化膜５４の
側壁に、シリコン窒化膜よりなるサイドウォール絶縁膜
５６を形成する（図１０（ｂ））。
【００６２】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚４００ｎｍのシリコン酸化膜を堆積し、ＣＭ
Ｐ法によりその表面を研磨し、表面が平坦化されたシリ
コン酸化膜よりなる層間絶縁膜５８を形成する。
例えば膜厚４００ｎｍのシリコン酸化膜を堆積し、ＣＭ
Ｐ法によりその表面を研磨し、表面が平坦化されたシリ
コン酸化膜よりなる層間絶縁膜５８を形成する。
【００６３】次いで、リソグラフィー技術及びエッチン
グ技術により、層間絶縁膜５８、４０に、プラグ３８に
達するコンタクトホール６０を形成する（図１０
（ｃ））。このとき、シリコン窒化膜に対して高い選択
比をもつエッチング条件でシリコン酸化膜をエッチング
することにより、ビット線４８上を覆うシリコン窒化膜
５４及びビット線４８の側壁に形成されたサイドウォー
ル絶縁膜５６に自己整合でコンタクトホール６０を開口
することができる。
グ技術により、層間絶縁膜５８、４０に、プラグ３８に
達するコンタクトホール６０を形成する（図１０
（ｃ））。このとき、シリコン窒化膜に対して高い選択
比をもつエッチング条件でシリコン酸化膜をエッチング
することにより、ビット線４８上を覆うシリコン窒化膜
５４及びビット線４８の側壁に形成されたサイドウォー
ル絶縁膜５６に自己整合でコンタクトホール６０を開口
することができる。
【００６４】次いで、全面に、例えばスパッタ法によ
り、膜厚２５ｎｍの窒化チタン／チタンの積層構造より
なる密着層と、膜厚２５０ｎｍのタングステン膜とを堆
積した後、層間絶縁膜５８の表面が露出するまでＣＭＰ
法により研磨し、コンタクトホール６０内に埋め込まれ
たプラグ６２を形成する（図１１（ａ））。
り、膜厚２５ｎｍの窒化チタン／チタンの積層構造より
なる密着層と、膜厚２５０ｎｍのタングステン膜とを堆
積した後、層間絶縁膜５８の表面が露出するまでＣＭＰ
法により研磨し、コンタクトホール６０内に埋め込まれ
たプラグ６２を形成する（図１１（ａ））。
【００６５】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚４０ｎｍ程度のシリコン窒化膜を堆積し、シ
リコン窒化膜よりなるエッチングストッパ膜６４を形成
する。
例えば膜厚４０ｎｍ程度のシリコン窒化膜を堆積し、シ
リコン窒化膜よりなるエッチングストッパ膜６４を形成
する。
【００６６】次いで、エッチングストッパ膜６４上に、
例えばＣＶＤ法により、例えば膜厚１００ｎｍのシリコ
ン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜
６６を形成する。
例えばＣＶＤ法により、例えば膜厚１００ｎｍのシリコ
ン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜
６６を形成する。
【００６７】次いで、層間絶縁膜６６上に、例えばＣＶ
Ｄ法により、例えば膜厚４０ｎｍ程度のシリコン窒化膜
を堆積し、シリコン窒化膜よりなるエッチングストッパ
膜６８を形成する。
Ｄ法により、例えば膜厚４０ｎｍ程度のシリコン窒化膜
を堆積し、シリコン窒化膜よりなるエッチングストッパ
膜６８を形成する。
【００６８】次いで、エッチングストッパ膜６８上に、
例えばＣＶＤ法により、例えば膜厚６００ｎｍのシリコ
ン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜
７０を形成する（図１１（ｂ））。
例えばＣＶＤ法により、例えば膜厚６００ｎｍのシリコ
ン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜
７０を形成する（図１１（ｂ））。
【００６９】次いで、リソグラフィー技術及びエッチン
グ技術により、層間絶縁膜７０、エッチングストッパ膜
６８、層間絶縁膜６６、エッチングストッパ膜６４をパ
ターニングし、蓄積電極の形成予定領域に、これら膜を
貫いてプラグ６２に達する開口部７２を形成する（図１
２（ａ））。
グ技術により、層間絶縁膜７０、エッチングストッパ膜
６８、層間絶縁膜６６、エッチングストッパ膜６４をパ
ターニングし、蓄積電極の形成予定領域に、これら膜を
貫いてプラグ６２に達する開口部７２を形成する（図１
２（ａ））。
【００７０】次いで、全面に、例えばＣＶＤ法により、
膜厚１０ｎｍの窒化チタン膜と、膜厚４０ｎｍのルテニ
ウム（Ｒｕ）膜とを堆積する。ルテニウム膜の成膜に
は、ルテニウム原料として例えばＲｕ（ＥｔＣｐ）2を
用い、３３０℃の温度で成膜を行う。この条件を用いる
ことにより、ルテニウム膜中の酸素濃度は例えば１×１
０20ｃｍ-3程度、炭素濃度は例えば１×１０20ｃｍ-3程
度となる。
膜厚１０ｎｍの窒化チタン膜と、膜厚４０ｎｍのルテニ
ウム（Ｒｕ）膜とを堆積する。ルテニウム膜の成膜に
は、ルテニウム原料として例えばＲｕ（ＥｔＣｐ）2を
用い、３３０℃の温度で成膜を行う。この条件を用いる
ことにより、ルテニウム膜中の酸素濃度は例えば１×１
０20ｃｍ-3程度、炭素濃度は例えば１×１０20ｃｍ-3程
度となる。
【００７１】次いで、フォトレジスト膜（図示せず）を
塗布し、窒化チタン膜及びルテニウム膜が形成された開
口部７２内を埋め込む。
塗布し、窒化チタン膜及びルテニウム膜が形成された開
口部７２内を埋め込む。
【００７２】次いで、例えばＣＭＰ法及び反応性イオン
エッチング法により、層間絶縁膜７０の表面が露出する
までフォトレジスト膜、ルテニウム膜及び窒化チタン膜
を研磨するとともに、開口部７２内のフォトレジスト膜
を除去し、開口部７２の内壁に沿って形成され、窒化チ
タン膜よりなる密着層７４と、ルテニウム膜よりなる蓄
積電極７６とを形成する（図１２（ｂ））。
エッチング法により、層間絶縁膜７０の表面が露出する
までフォトレジスト膜、ルテニウム膜及び窒化チタン膜
を研磨するとともに、開口部７２内のフォトレジスト膜
を除去し、開口部７２の内壁に沿って形成され、窒化チ
タン膜よりなる密着層７４と、ルテニウム膜よりなる蓄
積電極７６とを形成する（図１２（ｂ））。
【００７３】次いで、例えば弗酸水溶液を用いたウェッ
トエッチングなどの等方性エッチングにより、エッチン
グストッパ膜６８をストッパとして、層間絶縁膜７０を
選択的にエッチングする。
トエッチングなどの等方性エッチングにより、エッチン
グストッパ膜６８をストッパとして、層間絶縁膜７０を
選択的にエッチングする。
【００７４】次いで、密着層７４を、例えば硫酸と過酸
化水素とを含む水溶液により、蓄積電極７６、エッチン
グストッパ膜６８、層間絶縁膜６６に対して選択的にエ
ッチングする（図１３（ａ））。このエッチングは、密
着層７４と後に形成するキャパシタ誘電体膜７８との相
性が悪い場合を考慮したものであり、密着層７４と蓄積
電極７６との相性がよい場合には、必ずしも密着層７４
を除去する必要はない。密着層７４のエッチングは、少
なくともエッチングストッパ膜６８と蓄積電極７６との
間に間隙が形成されるまで行うことが望ましい。なお、
キャパシタ誘電体膜との相性に基づいて密着層を除去す
る技術については、例えば、同一出願人による特開２０
００−１２４４２３号公報に詳述されている。
化水素とを含む水溶液により、蓄積電極７６、エッチン
グストッパ膜６８、層間絶縁膜６６に対して選択的にエ
ッチングする（図１３（ａ））。このエッチングは、密
着層７４と後に形成するキャパシタ誘電体膜７８との相
性が悪い場合を考慮したものであり、密着層７４と蓄積
電極７６との相性がよい場合には、必ずしも密着層７４
を除去する必要はない。密着層７４のエッチングは、少
なくともエッチングストッパ膜６８と蓄積電極７６との
間に間隙が形成されるまで行うことが望ましい。なお、
キャパシタ誘電体膜との相性に基づいて密着層を除去す
る技術については、例えば、同一出願人による特開２０
００−１２４４２３号公報に詳述されている。
【００７５】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚１０〜３０ｎｍのタンタル酸化膜を堆積し、
このタンタル酸化膜よりなるキャパシタ誘電体膜７８を
形成する（図１３（ｂ））。例えば、酸素とペントエト
キシタンタル（Ｔａ（ＯＣ2Ｈ5）5）との混合ガスを用
い、基板温度を４８０℃、圧力を１．３Ｔｏｒｒとして
成膜を行い、タンタル酸化膜よりなるキャパシタ誘電体
膜７８を形成する。
例えば膜厚１０〜３０ｎｍのタンタル酸化膜を堆積し、
このタンタル酸化膜よりなるキャパシタ誘電体膜７８を
形成する（図１３（ｂ））。例えば、酸素とペントエト
キシタンタル（Ｔａ（ＯＣ2Ｈ5）5）との混合ガスを用
い、基板温度を４８０℃、圧力を１．３Ｔｏｒｒとして
成膜を行い、タンタル酸化膜よりなるキャパシタ誘電体
膜７８を形成する。
【００７６】次いで、ＵＶ−Ｏ3、Ｏ3或いはＨ2Ｏ雰囲
気などにおける熱処理を行い、タンタル酸化膜中の酸素
空孔を充填するとともに、ＰＥＴの加水分解反応を促進
する。例えば、ＵＶ−Ｏ3中で、温度を４８０℃として
２時間の熱処理を行う。
気などにおける熱処理を行い、タンタル酸化膜中の酸素
空孔を充填するとともに、ＰＥＴの加水分解反応を促進
する。例えば、ＵＶ−Ｏ3中で、温度を４８０℃として
２時間の熱処理を行う。
【００７７】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚３０〜５０ｎｍのルテニウム膜８０を堆積す
る。例えば、スパッタ法により膜厚約１０ｎｍのシード
層を形成した後、ＣＶＤ法によりルテニウム膜を堆積す
ることにより、所定膜厚のルテニウム膜を形成する。Ｃ
ＶＤによるルテニウム膜成の成膜には、ルテニウム原料
として例えばＲｕ（ＥｔＣｐ）2を用い、３００℃の温
度で成膜を行う。この条件を用いることにより、ルテニ
ウム膜中の酸素濃度は例えば１×１０21ｃｍ-3程度、炭
素濃度は例えば５×１０20ｃｍ-3程度となる。このよう
な条件を用いた成膜では、膜中に多量の酸素が含まれて
おり、キャパシタ誘電体膜７８とルテニウム膜８０との
間の密着性は向上される。
例えば膜厚３０〜５０ｎｍのルテニウム膜８０を堆積す
る。例えば、スパッタ法により膜厚約１０ｎｍのシード
層を形成した後、ＣＶＤ法によりルテニウム膜を堆積す
ることにより、所定膜厚のルテニウム膜を形成する。Ｃ
ＶＤによるルテニウム膜成の成膜には、ルテニウム原料
として例えばＲｕ（ＥｔＣｐ）2を用い、３００℃の温
度で成膜を行う。この条件を用いることにより、ルテニ
ウム膜中の酸素濃度は例えば１×１０21ｃｍ-3程度、炭
素濃度は例えば５×１０20ｃｍ-3程度となる。このよう
な条件を用いた成膜では、膜中に多量の酸素が含まれて
おり、キャパシタ誘電体膜７８とルテニウム膜８０との
間の密着性は向上される。
【００７８】次いで、フォーミングガス（３％Ｈ2＋９
７％Ｎ2）雰囲気中で例えば４００℃、１時間の熱処理
を行い、ルテニウム膜８０中の不純物を低減する。熱処
理後のルテニウム膜中の不純物分布は、例えば図１に示
すようになる。これにより、キャパシタ誘電体膜７８と
ルテニウム膜８０（プレート電極８８）との間の密着性
が更に向上される。
７％Ｎ2）雰囲気中で例えば４００℃、１時間の熱処理
を行い、ルテニウム膜８０中の不純物を低減する。熱処
理後のルテニウム膜中の不純物分布は、例えば図１に示
すようになる。これにより、キャパシタ誘電体膜７８と
ルテニウム膜８０（プレート電極８８）との間の密着性
が更に向上される。
【００７９】次いで、全面に、例えばスパッタ法によ
り、例えば膜厚５０ｎｍのＴｉＮ膜８２を堆積する。な
お、ＴｉＮ膜８２は、プレート電極８８とプラグ９６と
の間の密着性を向上するための膜である。
り、例えば膜厚５０ｎｍのＴｉＮ膜８２を堆積する。な
お、ＴｉＮ膜８２は、プレート電極８８とプラグ９６と
の間の密着性を向上するための膜である。
【００８０】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚３００ｎｍのシリコン酸化膜を堆積し、シリ
コン酸化膜よりなる層間絶縁膜８４を形成する（図１
４）。
例えば膜厚３００ｎｍのシリコン酸化膜を堆積し、シリ
コン酸化膜よりなる層間絶縁膜８４を形成する（図１
４）。
【００８１】次いで、リソグラフィー技術及びエッチン
グ技術により、層間絶縁膜８４、ＴｉＮ膜８２、ルテニ
ウム膜８０をパターニングし、上面がＴｉＮ膜８２及び
層間絶縁膜８４により覆われ、ルテニウム膜８０よりな
るプレート電極８８を形成する。
グ技術により、層間絶縁膜８４、ＴｉＮ膜８２、ルテニ
ウム膜８０をパターニングし、上面がＴｉＮ膜８２及び
層間絶縁膜８４により覆われ、ルテニウム膜８０よりな
るプレート電極８８を形成する。
【００８２】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚１０００ｎｍのシリコン酸化膜を堆積し、Ｃ
ＭＰ法によりその表面を研磨し、表面が平坦化されたシ
リコン酸化膜よりなる層間絶縁膜９０を形成する。
例えば膜厚１０００ｎｍのシリコン酸化膜を堆積し、Ｃ
ＭＰ法によりその表面を研磨し、表面が平坦化されたシ
リコン酸化膜よりなる層間絶縁膜９０を形成する。
【００８３】次いで、リソグラフィー技術及びエッチン
グ技術により、層間絶縁膜９０を貫きプレート電極８８
に達するコンタクトホール９２と、層間絶縁膜９０、エ
ッチングストッパ膜６８、層間絶縁膜６６、エッチング
ストッパ膜６４及びシリコン窒化膜５４を貫きビット線
４８に達するコンタクトホール９４とを形成する（図１
５）。例えば、層間絶縁膜９０，８４，６６は、圧力を
０．０５Ｔｏｒｒ、パワーを１５００Ｗ、ガス流量をＣ
4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝１５／３００／３５０／５ｓ
ｃｃｍとして、シリコン窒化膜に対してエッチング選択
性を確保しうる条件でエッチングし、エッチングストッ
パ膜６８、６４及びシリコン窒化膜５４は、圧力を０．
０５Ｔｏｒｒ、パワーを１５００Ｗ、ガス流量をＣＨＦ
3／ＣＯ／Ｏ2＝５０／１５０／５ｓｃｃｍとして、シリ
コン酸化膜に対してエッチング選択性を確保しうる条件
でエッチングする。
グ技術により、層間絶縁膜９０を貫きプレート電極８８
に達するコンタクトホール９２と、層間絶縁膜９０、エ
ッチングストッパ膜６８、層間絶縁膜６６、エッチング
ストッパ膜６４及びシリコン窒化膜５４を貫きビット線
４８に達するコンタクトホール９４とを形成する（図１
５）。例えば、層間絶縁膜９０，８４，６６は、圧力を
０．０５Ｔｏｒｒ、パワーを１５００Ｗ、ガス流量をＣ
4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝１５／３００／３５０／５ｓ
ｃｃｍとして、シリコン窒化膜に対してエッチング選択
性を確保しうる条件でエッチングし、エッチングストッ
パ膜６８、６４及びシリコン窒化膜５４は、圧力を０．
０５Ｔｏｒｒ、パワーを１５００Ｗ、ガス流量をＣＨＦ
3／ＣＯ／Ｏ2＝５０／１５０／５ｓｃｃｍとして、シリ
コン酸化膜に対してエッチング選択性を確保しうる条件
でエッチングする。
【００８４】次いで、全面に、例えばスパッタ法によ
り、膜厚２５ｎｍの窒化チタン／チタンの積層構造より
なる密着層と、膜厚２５０ｎｍのタングステン膜とを堆
積した後、層間絶縁膜９０の表面が露出するまでＣＭＰ
法により研磨し、コンタクトホール９２内に埋め込まれ
たプラグ９６と、コンタクトホール９４内に埋め込まれ
たプラグ９８とを形成する（図１６）。
り、膜厚２５ｎｍの窒化チタン／チタンの積層構造より
なる密着層と、膜厚２５０ｎｍのタングステン膜とを堆
積した後、層間絶縁膜９０の表面が露出するまでＣＭＰ
法により研磨し、コンタクトホール９２内に埋め込まれ
たプラグ９６と、コンタクトホール９４内に埋め込まれ
たプラグ９８とを形成する（図１６）。
【００８５】次いで、フォーミングガス（３％Ｈ2＋９
７％Ｎ2）雰囲気中で、例えば４００℃、１時間の熱処
理を行う。続けて、窒素雰囲気中で、例えば５００℃、
１時間の熱処理を行う。これら熱処理により、プラグ９
６，９８を形成するまでのバックエンドプロセスにおい
てキャパシタが被るダメージを低減し、キャパシタの特
性を向上することができる。
７％Ｎ2）雰囲気中で、例えば４００℃、１時間の熱処
理を行う。続けて、窒素雰囲気中で、例えば５００℃、
１時間の熱処理を行う。これら熱処理により、プラグ９
６，９８を形成するまでのバックエンドプロセスにおい
てキャパシタが被るダメージを低減し、キャパシタの特
性を向上することができる。
【００８６】次いで、全面に、例えばスパッタ法によ
り、膜厚１０ｎｍのバリアメタルとなる窒化チタン膜
と、膜厚３００ｎｍのアルミ膜或いは銅膜とを堆積して
パターニングし、プラグ９６、９８を介して下層配線に
接続された配線層１００を形成する。
り、膜厚１０ｎｍのバリアメタルとなる窒化チタン膜
と、膜厚３００ｎｍのアルミ膜或いは銅膜とを堆積して
パターニングし、プラグ９６、９８を介して下層配線に
接続された配線層１００を形成する。
【００８７】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚１０００ｎｍのシリコン酸化膜を堆積し、Ｃ
ＭＰ法によりその表面を研磨し、表面が平坦化されたシ
リコン酸化膜よりなる層間絶縁膜１０２を形成する（図
１６）。
例えば膜厚１０００ｎｍのシリコン酸化膜を堆積し、Ｃ
ＭＰ法によりその表面を研磨し、表面が平坦化されたシ
リコン酸化膜よりなる層間絶縁膜１０２を形成する（図
１６）。
【００８８】次いで、リソグラフィー技術及びエッチン
グ技術により、層間絶縁膜１０２を貫き配線層１００に
達するコンタクトホール１０４を形成する。
グ技術により、層間絶縁膜１０２を貫き配線層１００に
達するコンタクトホール１０４を形成する。
【００８９】次いで、全面に、例えばスパッタ法によ
り、膜厚２５ｎｍの窒化チタン／チタンの積層構造より
なる密着層と、膜厚２５０ｎｍのタングステン膜とを堆
積した後、層間絶縁膜１０２の表面が露出するまでＣＭ
Ｐ法により研磨し、コンタクトホール１０４内に埋め込
まれたプラグ１０６を形成する。
り、膜厚２５ｎｍの窒化チタン／チタンの積層構造より
なる密着層と、膜厚２５０ｎｍのタングステン膜とを堆
積した後、層間絶縁膜１０２の表面が露出するまでＣＭ
Ｐ法により研磨し、コンタクトホール１０４内に埋め込
まれたプラグ１０６を形成する。
【００９０】次いで、全面に、例えばスパッタ法によ
り、膜厚１０ｎｍのバリアメタルとなる窒化チタン膜
と、膜厚３００ｎｍのアルミ膜或いは銅膜とを堆積して
パターニングし、プラグ１０６を介して配線層１００に
接続された配線層１０８を形成する。
り、膜厚１０ｎｍのバリアメタルとなる窒化チタン膜
と、膜厚３００ｎｍのアルミ膜或いは銅膜とを堆積して
パターニングし、プラグ１０６を介して配線層１００に
接続された配線層１０８を形成する。
【００９１】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚３００ｎｍシリコン酸化膜１１０と、例えば
膜厚６００ｎｍのシリコン窒化膜１１２とを堆積し、最
上層のパッシベーション膜を形成する（図１７）。
例えば膜厚３００ｎｍシリコン酸化膜１１０と、例えば
膜厚６００ｎｍのシリコン窒化膜１１２とを堆積し、最
上層のパッシベーション膜を形成する（図１７）。
【００９２】次いで、フォーミングガス（３％Ｈ2＋９
７％Ｎ2）雰囲気中で、例えば４００℃、１時間の熱処
理を行い、トランジスタ特性の回復を行う。
７％Ｎ2）雰囲気中で、例えば４００℃、１時間の熱処
理を行い、トランジスタ特性の回復を行う。
【００９３】こうして、１トランジスタ、１キャパシタ
よりなるメモリセルを有するＤＲＡＭを製造することが
できる。
よりなるメモリセルを有するＤＲＡＭを製造することが
できる。
【００９４】図１８は、半導体装置の断面構造を走査型
電子顕微鏡により観察した結果を示す図である。図１８
（ａ）はキャパシタの形成後に窒素雰囲気中で４００
℃、１時間の熱処理を行った試料、図１８（ｂ）はキャ
パシタの形成後にフォーミングガス雰囲気中で４００
℃、１時間の熱処理を行い、更に窒素雰囲気中で４００
℃、１時間の熱処理を行った試料である。
電子顕微鏡により観察した結果を示す図である。図１８
（ａ）はキャパシタの形成後に窒素雰囲気中で４００
℃、１時間の熱処理を行った試料、図１８（ｂ）はキャ
パシタの形成後にフォーミングガス雰囲気中で４００
℃、１時間の熱処理を行い、更に窒素雰囲気中で４００
℃、１時間の熱処理を行った試料である。
【００９５】図示するように、窒素雰囲気中での熱処理
のみを行った試料ではキャパシタ誘電体膜７８とプレー
ト電極８８との界面で膜剥がれが生じているが、フォー
ミングガス雰囲気中での熱処理及び窒素雰囲気中での熱
処理を行った試料では膜剥がれは生じなかった。
のみを行った試料ではキャパシタ誘電体膜７８とプレー
ト電極８８との界面で膜剥がれが生じているが、フォー
ミングガス雰囲気中での熱処理及び窒素雰囲気中での熱
処理を行った試料では膜剥がれは生じなかった。
【００９６】このように、本実施形態によれば、キャパ
シタ誘電体膜とプレート電極との界面における膜剥がれ
を防止できるとともに、フォーミングガス雰囲気中での
熱処理によるキャパシタの電気特性の劣化を低減するこ
とができる。
シタ誘電体膜とプレート電極との界面における膜剥がれ
を防止できるとともに、フォーミングガス雰囲気中での
熱処理によるキャパシタの電気特性の劣化を低減するこ
とができる。
【００９７】なお、上記実施形態では、蓄積電極及びプ
レート電極の形成条件の最適化、プレート電極となるル
テニウム膜の成膜後、パターニングの前に行うフォーミ
ングガス雰囲気中での熱処理及びバックエンドプロセス
中に行うフォーミングガス雰囲気中での熱処理を行うこ
とにより、キャパシタ誘電体膜とプレート電極との界面
における密着性及びキャパシタの電気特性を向上した
が、いずれか１つの手段のみを行うようにしてもよい
し、任意の２つの手段を組み合わせて行うようにしても
よい。
レート電極の形成条件の最適化、プレート電極となるル
テニウム膜の成膜後、パターニングの前に行うフォーミ
ングガス雰囲気中での熱処理及びバックエンドプロセス
中に行うフォーミングガス雰囲気中での熱処理を行うこ
とにより、キャパシタ誘電体膜とプレート電極との界面
における密着性及びキャパシタの電気特性を向上した
が、いずれか１つの手段のみを行うようにしてもよい
し、任意の２つの手段を組み合わせて行うようにしても
よい。
【００９８】また、蓄積電極の形成後、キャパシタ誘電
体膜の形成前に、フォーミングガス雰囲気中での熱処理
を更に追加してもよい。この熱処理を行うことにより、
蓄積電極中の不純物濃度を低減することができ、キャパ
シタ特性を向上することが可能である。
体膜の形成前に、フォーミングガス雰囲気中での熱処理
を更に追加してもよい。この熱処理を行うことにより、
蓄積電極中の不純物濃度を低減することができ、キャパ
シタ特性を向上することが可能である。
【００９９】［変形実施形態］本発明は、上記実施形態
に限らず種々の変形が可能である。
に限らず種々の変形が可能である。
【０１００】例えば、上記実施形態では、キャパシタ誘
電体膜としてタンタル酸化膜を用い、電極材料としてル
テニウム膜を用いた場合を代表的な例として示している
が、本発明はタンタル酸化膜とルテニウム膜との組み合
わせに限定されるものではない。
電体膜としてタンタル酸化膜を用い、電極材料としてル
テニウム膜を用いた場合を代表的な例として示している
が、本発明はタンタル酸化膜とルテニウム膜との組み合
わせに限定されるものではない。
【０１０１】電極材料としては、上記ルテニウムと共通
の性質を有する白金族元素である、イリジウム（Ｉ
ｒ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、パラジウ
ム（Ｐｄ）、オスミウム（Ｏｓ）を用いた場合に効果が
期待できる。また、これら金属の酸化物である酸化ルテ
ニウム（ＲｕＯｘ）や酸化イリジウム（ＩｒＯｘ）、Ｓ
ＲＯを電極材料として用いてもよい。
の性質を有する白金族元素である、イリジウム（Ｉ
ｒ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、パラジウ
ム（Ｐｄ）、オスミウム（Ｏｓ）を用いた場合に効果が
期待できる。また、これら金属の酸化物である酸化ルテ
ニウム（ＲｕＯｘ）や酸化イリジウム（ＩｒＯｘ）、Ｓ
ＲＯを電極材料として用いてもよい。
【０１０２】また、タンタル酸化膜を形成する場合のほ
か、上記導電性材料を電極材として用いる酸化物誘電体
材料、例えば酸化ジルコニウム（ＺｒＯｘ）膜、酸化ハ
フニウム（ＨｆＯｘ）膜、ＢＳＴ膜、ＳＴＯ膜、ＰＺＴ
膜を形成する場合においても、本発明を適用することが
できる。
か、上記導電性材料を電極材として用いる酸化物誘電体
材料、例えば酸化ジルコニウム（ＺｒＯｘ）膜、酸化ハ
フニウム（ＨｆＯｘ）膜、ＢＳＴ膜、ＳＴＯ膜、ＰＺＴ
膜を形成する場合においても、本発明を適用することが
できる。
【０１０３】また、上記実施形態では、本発明をＤＲＡ
Ｍに適用した場合について説明したが、ＤＲＡＭのみな
らず、ＭＩＭ構造のキャパシタを有する半導体装置に広
く適用することができる。例えば、キャパシタ誘電体膜
として強誘電体膜を用いた強誘電体メモリにおいても本
発明を適用することができる。
Ｍに適用した場合について説明したが、ＤＲＡＭのみな
らず、ＭＩＭ構造のキャパシタを有する半導体装置に広
く適用することができる。例えば、キャパシタ誘電体膜
として強誘電体膜を用いた強誘電体メモリにおいても本
発明を適用することができる。
【０１０４】
【発明の効果】以上の通り、本発明によれば、上部電極
となる金属膜の堆積後、パターニングの前に、水素を含
む雰囲気中での熱処理を行うので、上部電極中の炭素濃
度が低減され、キャパシタ誘電体膜と上部電極との間の
密着性を高めることができる。これにより、上部電極の
膜剥がれを防止することができる。
となる金属膜の堆積後、パターニングの前に、水素を含
む雰囲気中での熱処理を行うので、上部電極中の炭素濃
度が低減され、キャパシタ誘電体膜と上部電極との間の
密着性を高めることができる。これにより、上部電極の
膜剥がれを防止することができる。
【０１０５】また、上部電極中に酸素が高濃度に含まれ
る条件で上部電極となる金属膜の成膜を行うので、キャ
パシタ誘電体膜と上部電極との間の密着性を高めること
ができる。これにより、上部電極の膜剥がれを防止する
ことができる。
る条件で上部電極となる金属膜の成膜を行うので、キャ
パシタ誘電体膜と上部電極との間の密着性を高めること
ができる。これにより、上部電極の膜剥がれを防止する
ことができる。
【０１０６】また、上部電極の形成後、最上層のパッシ
ベーション膜の形成前に、水素を含む雰囲気中で熱処理
を行うので、バックエンドプロセスにおけるダメージを
低減することができ、キャパシタ特性を向上することが
できる。
ベーション膜の形成前に、水素を含む雰囲気中で熱処理
を行うので、バックエンドプロセスにおけるダメージを
低減することができ、キャパシタ特性を向上することが
できる。
【図１】フォーミングガス雰囲気中での熱処理前後にお
けるキャパシタ中の炭素及び酸素の分布を２次イオン質
量分析法により測定した結果を示すグラフである。
けるキャパシタ中の炭素及び酸素の分布を２次イオン質
量分析法により測定した結果を示すグラフである。
【図２】上部電極の形成後に熱処理を行った試料を走査
型電子顕微鏡により観察した結果を示す図である。
型電子顕微鏡により観察した結果を示す図である。
【図３】キャパシタのリーク電流を測定した結果を示す
グラフである。
グラフである。
【図４】キャパシタのリーク電流を測定した結果を示す
グラフである。
グラフである。
【図５】本発明の一実施形態による半導体装置の構造を
示す平面図である。
示す平面図である。
【図６】本発明の一実施形態による半導体装置の構造を
示す概略断面図である。
示す概略断面図である。
【図７】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その１）である。
法を示す工程断面図（その１）である。
【図８】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その２）である。
法を示す工程断面図（その２）である。
【図９】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その３）である。
法を示す工程断面図（その３）である。
【図１０】本発明の一実施形態による半導体装置の製造
方法を示す工程断面図（その４）である。
方法を示す工程断面図（その４）である。
【図１１】本発明の一実施形態による半導体装置の製造
方法を示す工程断面図（その５）である。
方法を示す工程断面図（その５）である。
【図１２】本発明の一実施形態による半導体装置の製造
方法を示す工程断面図（その６）である。
方法を示す工程断面図（その６）である。
【図１３】本発明の一実施形態による半導体装置の製造
方法を示す工程断面図（その７）である。
方法を示す工程断面図（その７）である。
【図１４】本発明の一実施形態による半導体装置の製造
方法を示す工程断面図（その８）である。
方法を示す工程断面図（その８）である。
【図１５】本発明の一実施形態による半導体装置の製造
方法を示す工程断面図（その９）である。
方法を示す工程断面図（その９）である。
【図１６】本発明の一実施形態による半導体装置の製造
方法を示す工程断面図（その１０）である。
方法を示す工程断面図（その１０）である。
【図１７】本発明の一実施形態による半導体装置の製造
方法を示す工程断面図（その１１）である。
方法を示す工程断面図（その１１）である。
【図１８】半導体装置の断面構造を走査型電子顕微鏡に
より観察した結果を示す図である。
より観察した結果を示す図である。
１０…シリコン基板
１２…素子分離膜
１４…ゲート絶縁膜
１６…多結晶シリコン膜
１８，５２…タングステン膜
２０…ゲート電極
２２、５４…シリコン窒化膜
２４、２６…ソース／ドレイン拡散層
２８、５６…サイドウォール絶縁膜
３０、４０、５８、６６、７０、８４、９０、１０２…
層間絶縁膜 ３２、３４、６０、９２、９４、１０４…コンタクトホ
ール ３６、３８、６２、９６、９８、１０６…プラグ ４８…ビット線 ５０、７４…密着層 ６４、６８…エッチングストッパ膜 ７２…開口部 ７６…蓄積電極 ７８…キャパシタ誘電体膜 ８０…ルテニウム膜 ８２…ＴｉＮ膜 ８８…プレート電極 １００、１０８…配線層 １１２…シリコン酸化膜 １１４…シリコン窒化膜
層間絶縁膜 ３２、３４、６０、９２、９４、１０４…コンタクトホ
ール ３６、３８、６２、９６、９８、１０６…プラグ ４８…ビット線 ５０、７４…密着層 ６４、６８…エッチングストッパ膜 ７２…開口部 ７６…蓄積電極 ７８…キャパシタ誘電体膜 ８０…ルテニウム膜 ８２…ＴｉＮ膜 ８８…プレート電極 １００、１０８…配線層 １１２…シリコン酸化膜 １１４…シリコン窒化膜
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 27/108
(71)出願人 596068419
ウィンボンド エレクトロニクス コープ
Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ
Ｃｏｒｐ.
台湾 シンチュ市 サイエンス ベイスド
インダストリアル パーク クリエイシ
ョン ロード ＩＩＩ ４番
Ｎｏ．４，Ｃｒｅａｔｉｏｎ ＲｏａｄＩ
ＩＩ，Ｓｃｉｅｎｃｅ−Ｂａｓｅｄ Ｉｎ
ｄｕｓｔｒｉａｌ Ｐａｒｋ，Ｈｓｉｎｃ
ｈｕ Ｃｉｔｙ，Ｔａｉｗａｎ，Ｒ．Ｏ.
Ｃ.
(71)出願人 000003078
株式会社東芝
東京都港区芝浦一丁目１番１号
(72)発明者 林 軍
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 朱 ▲聡▼明
台湾 シンチュ市 サイエンス ベイスド
インダストリアル パーク クリエイシ
ョン ロード ＩＩＩ ４番 ウィンボン
ド エレクトロニクス コープ内
(72)発明者 鈴木 寿哉
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 稗田 克彦
神奈川県横浜市磯子区新杉田町８番地 株
式会社東芝横浜事業所内
Ｆターム(参考） 4M104 BB01 BB04 BB36 CC05 DD04
DD26 DD43 DD79 EE08 EE16
FF13 FF14 GG16 GG19 HH09
5F038 AC05 AC15 AV06 DF05 EZ14
EZ17 EZ20
5F083 AD24 AD48 GA27 GA30 JA06
JA32 JA36 JA37 JA38 JA39
JA40 JA43 JA53 JA56 MA06
MA16 MA17 NA01 PR03 PR06
PR10 PR21 PR33 PR40
Claims (10)
- 【請求項１】 金属よりなる下部電極と、前記下部電極
上に形成された酸化物誘電体膜よりなるキャパシタ誘電
体膜と、前記キャパシタ誘電体膜上に形成された金属よ
りなる上部電極とを有する容量素子において、 前記下部電極中の不純物濃度と前記上部電極中の不純物
濃度とが異なっていることを特徴とする容量素子。 - 【請求項２】 請求項１記載の容量素子において、 前記上部電極中の炭素濃度は、前記下部電極中の炭素濃
度よりも低いことを特徴とする容量素子。 - 【請求項３】 請求項１又は２記載の容量素子におい
て、 前記上部電極中の酸素濃度は、前記下部電極中の酸素濃
度よりも高いことを特徴とする容量素子。 - 【請求項４】 基板上に、金属よりなる下部電極を形成
する工程と、前記下部電極上に、酸化物誘電体膜よりな
るキャパシタ誘電体膜を形成する工程と、前記キャパシ
タ誘電体膜上に、金属膜を堆積する工程と、前記金属膜
をパターニングして前記金属膜よりなる上部電極を形成
する工程とを有する容量素子の製造方法において、 前記金属膜の堆積後、前記金属膜のパターニングの前
に、水素を含む雰囲気中で熱処理を行う工程を有するこ
とを特徴とする容量素子の製造方法。 - 【請求項５】 基板上に、金属よりなる下部電極を形成
する工程と、前記下部電極上に、酸化物誘電体膜よりな
るキャパシタ誘電体膜を形成する工程と、前記キャパシ
タ誘電体膜上に、金属よりなる上部電極を形成する工程
とを有する容量素子の製造方法において、 前記上部電極中の酸素濃度が前記下部電極中の酸素濃度
よりも高くなるように、前記下部電極及び前記上部電極
の形成条件を制御することを特徴とする容量素子の製造
方法。 - 【請求項６】 請求項５記載の容量素子の製造方法にお
いて、 前記上部電極を形成する工程は、金属膜を堆積する工程
と、水素を含む雰囲気中で前記金属膜を熱処理する工程
と、前記金属膜をパターニングして前記金属膜よりなる
前記上部電極を形成する工程とを有することを特徴とす
る容量素子の製造方法。 - 【請求項７】 半導体基板上に、金属よりなる下部電極
を形成する工程と、 前記下部電極上に、酸化物誘電体膜よりなるキャパシタ
誘電体膜を形成する工程と、前記キャパシタ誘電体膜上
に、金属膜を堆積する工程と、前記金属膜をパターニン
グして前記金属膜よりなる上部電極を形成する工程とを
有する半導体装置の製造方法において、 前記金属膜を堆積する工程の後、前記金属膜をパターニ
ングする工程の前に、水素を含む雰囲気中で熱処理を行
う工程を有することを特徴とする半導体装置の製造方
法。 - 【請求項８】 半導体基板上に、金属よりなる下部電極
を形成する工程と、 前記下部電極上に、酸化物誘電体膜よりなるキャパシタ
誘電体膜を形成する工程と、前記キャパシタ誘電体膜上
に、金属よりなる上部電極を形成する工程とを有する半
導体装置の製造方法において、 前記上部電極を形成する工程の後、最上層のパッシベー
ション膜を形成する工程の前に、水素を含む雰囲気中で
熱処理を行う工程を有することを特徴とする半導体装置
の製造方法。 - 【請求項９】 請求項８記載の半導体装置の製造方法に
おいて、 前記水素を含む雰囲気中で熱処理を行う工程の後に、窒
素雰囲気中で熱処理を行う工程を更に有することを特徴
とする半導体装置の製造方法。 - 【請求項１０】 請求項７乃至９のいずれか１項に記載
の半導体装置の製造方法において、 前記上部電極中の酸素濃度が前記下部電極中の酸素濃度
よりも高くなるように、前記下部電極及び前記上部電極
の形成条件を制御することを特徴とする半導体装置の製
造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332706A JP4342131B2 (ja) | 2001-10-30 | 2001-10-30 | 容量素子の製造方法及び半導体装置の製造方法 |
| US10/173,596 US6690054B2 (en) | 2001-10-30 | 2002-06-19 | Capacitor |
| TW091114195A TW543185B (en) | 2001-10-30 | 2002-06-27 | Capacitor, method for fabricating the capacitor, and method for fabricating semiconductor device |
| KR1020020042952A KR100815657B1 (ko) | 2001-10-30 | 2002-07-22 | 용량 소자 및 그 제조 방법과 반도체 장치의 제조 방법 |
| US10/705,889 US6924193B2 (en) | 2001-10-30 | 2003-11-13 | Capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332706A JP4342131B2 (ja) | 2001-10-30 | 2001-10-30 | 容量素子の製造方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133438A true JP2003133438A (ja) | 2003-05-09 |
| JP4342131B2 JP4342131B2 (ja) | 2009-10-14 |
Family
ID=19148089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001332706A Expired - Lifetime JP4342131B2 (ja) | 2001-10-30 | 2001-10-30 | 容量素子の製造方法及び半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6690054B2 (ja) |
| JP (1) | JP4342131B2 (ja) |
| KR (1) | KR100815657B1 (ja) |
| TW (1) | TW543185B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165788A (ja) * | 2005-12-16 | 2007-06-28 | Tokyo Electron Ltd | 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法 |
| JP2007184602A (ja) * | 2005-12-29 | 2007-07-19 | Magnachip Semiconductor Ltd | イメージセンサの金属配線形成方法 |
| JP2010080737A (ja) * | 2008-09-26 | 2010-04-08 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
| WO2010103930A1 (ja) * | 2009-03-12 | 2010-09-16 | 東京エレクトロン株式会社 | ＣＶＤ－Ｒｕ膜の形成方法および半導体装置の製造方法 |
| JP2012501543A (ja) * | 2008-08-29 | 2012-01-19 | アプライド マテリアルズ インコーポレイテッド | 障壁表面上のコバルト堆積 |
| US8288810B2 (en) | 2009-09-07 | 2012-10-16 | Elpida Memory, Inc | Semiconductor device and manufacturing method thereof |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100468774B1 (ko) * | 2002-11-26 | 2005-01-29 | 삼성전자주식회사 | 반도체 메모리 소자의 제조방법 |
| JP2005032800A (ja) * | 2003-07-08 | 2005-02-03 | Renesas Technology Corp | 半導体装置の製造方法 |
| US20070001208A1 (en) * | 2005-06-30 | 2007-01-04 | Andrew Graham | DRAM having carbon stack capacitor |
| DE102005056262A1 (de) * | 2005-11-25 | 2007-05-31 | Infineon Technologies Ag | Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement |
| US7615480B2 (en) * | 2007-06-20 | 2009-11-10 | Lam Research Corporation | Methods of post-contact back end of the line through-hole via integration |
| JP5462885B2 (ja) * | 2009-12-18 | 2014-04-02 | 株式会社日立国際電気 | 半導体装置の製造方法および基板処理装置 |
| KR101195268B1 (ko) * | 2011-02-14 | 2012-11-14 | 에스케이하이닉스 주식회사 | 커패시터 및 복층 금속 콘택을 포함하는 반도체 소자 및 형성 방법 |
| CN109494302B (zh) * | 2017-09-12 | 2024-04-05 | 松下知识产权经营株式会社 | 电容元件、图像传感器以及电容元件的制造方法 |
| US20210327881A1 (en) * | 2020-04-17 | 2021-10-21 | Micron Technology, Inc. | Methods of Utilizing Etch-Stop Material During Fabrication of Capacitors, Integrated Assemblies Comprising Capacitors |
| US11121135B1 (en) * | 2020-05-15 | 2021-09-14 | Winbond Electronics Corp. | Structure of memory device |
| US11610999B2 (en) * | 2020-06-10 | 2023-03-21 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Floating-gate devices in high voltage applications |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3239445B2 (ja) * | 1992-06-09 | 2001-12-17 | セイコーエプソン株式会社 | 誘電体素子及びその製造方法並びに半導体記憶装置 |
| JP3587004B2 (ja) * | 1996-11-05 | 2004-11-10 | ソニー株式会社 | 半導体メモリセルのキャパシタ構造及びその作製方法 |
| KR100258979B1 (ko) * | 1997-08-14 | 2000-06-15 | 윤종용 | 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법 |
| US6078072A (en) * | 1997-10-01 | 2000-06-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a capacitor |
| KR100252058B1 (ko) * | 1997-12-30 | 2000-04-15 | 윤종용 | 요철형 표면을 갖는 스토리지 전극을 구비하는 캐패시터 및 그제조방법 |
| KR19990065749A (ko) * | 1998-01-16 | 1999-08-05 | 윤종용 | 질화막과 산화막의 복합막을 유전체막으로 갖는 반도체 소자의 커패시터 |
| US6284655B1 (en) * | 1998-09-03 | 2001-09-04 | Micron Technology, Inc. | Method for producing low carbon/oxygen conductive layers |
| JP2001203334A (ja) * | 1999-11-10 | 2001-07-27 | Mitsubishi Electric Corp | キャパシタを有する半導体装置およびその製造方法 |
-
2001
- 2001-10-30 JP JP2001332706A patent/JP4342131B2/ja not_active Expired - Lifetime
-
2002
- 2002-06-19 US US10/173,596 patent/US6690054B2/en not_active Expired - Lifetime
- 2002-06-27 TW TW091114195A patent/TW543185B/zh not_active IP Right Cessation
- 2002-07-22 KR KR1020020042952A patent/KR100815657B1/ko not_active IP Right Cessation
-
2003
- 2003-11-13 US US10/705,889 patent/US6924193B2/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165788A (ja) * | 2005-12-16 | 2007-06-28 | Tokyo Electron Ltd | 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法 |
| JP2007184602A (ja) * | 2005-12-29 | 2007-07-19 | Magnachip Semiconductor Ltd | イメージセンサの金属配線形成方法 |
| JP2012501543A (ja) * | 2008-08-29 | 2012-01-19 | アプライド マテリアルズ インコーポレイテッド | 障壁表面上のコバルト堆積 |
| JP2010080737A (ja) * | 2008-09-26 | 2010-04-08 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
| WO2010103930A1 (ja) * | 2009-03-12 | 2010-09-16 | 東京エレクトロン株式会社 | ＣＶＤ－Ｒｕ膜の形成方法および半導体装置の製造方法 |
| JP2010212601A (ja) * | 2009-03-12 | 2010-09-24 | Tokyo Electron Ltd | ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法 |
| US8288810B2 (en) | 2009-09-07 | 2012-10-16 | Elpida Memory, Inc | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030035815A (ko) | 2003-05-09 |
| US6924193B2 (en) | 2005-08-02 |
| JP4342131B2 (ja) | 2009-10-14 |
| TW543185B (en) | 2003-07-21 |
| US6690054B2 (en) | 2004-02-10 |
| KR100815657B1 (ko) | 2008-03-20 |
| US20040097050A1 (en) | 2004-05-20 |
| US20030107076A1 (en) | 2003-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100634855B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20020063283A1 (en) | Passivation of sidewalls of a word line stack | |
| US6613654B1 (en) | Fabrication of semiconductor devices with transition metal boride films as diffusion barriers | |
| JP4064695B2 (ja) | 半導体装置の製造方法 | |
| US20050196920A1 (en) | Semiconductor device with rare metal electrode | |
| JP4342131B2 (ja) | 容量素子の製造方法及び半導体装置の製造方法 | |
| JPH09289296A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JPH10189908A (ja) | 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法 | |
| JP3839281B2 (ja) | 半導体装置の製造方法 | |
| KR100741991B1 (ko) | 실리콘 산화물 식각액 및 이를 이용한 콘택홀 형성 방법 | |
| US20020013027A1 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
| JP2841056B2 (ja) | 半導体素子のキャパシタの製造方法 | |
| US7042034B2 (en) | Capacitor | |
| JP2002026295A (ja) | 高誘電体キャパシタ及びその製造方法 | |
| JP3929743B2 (ja) | 容量素子の製造方法 | |
| JP4781571B2 (ja) | 半導体装置の製造方法 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| JP4357146B2 (ja) | 酸化物誘電体膜の成膜方法及び半導体装置の製造方法 | |
| JP4162879B2 (ja) | 半導体装置の製造方法 | |
| KR20010059002A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100646947B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JP2002190581A (ja) | 半導体装置及びその製造方法 | |
| JP2003264245A (ja) | 半導体装置及びその製造方法 | |
| JP2002299583A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100676534B1 (ko) | 반도체 소자의 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080819 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090422 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090707 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4342131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |