KR19990065749A - 질화막과 산화막의 복합막을 유전체막으로 갖는 반도체 소자의 커패시터 - Google Patents

Abstract

Cmin/Cmax의 비를 높일 수 있는 질화막과 산화막의 복합막을 유전체막으로 사용하는 반도체 소자의 커패시터에 관하여 개시한다. 이를 위해 본 발명은, 불순물이 도핑(doping)된 폴리실리콘으로 이루어진 하부전극과, 상기 하부전극 위에 질화막과 산화막의 복합막으로 구성된 유전체막과, 상기 유전체막 위에 불순물이 도핑된 폴리실리콘으로 이루어진 상부전극을 구비하는 질화막과 산화막을 유전체막으로 갖는 반도체 소자의 커패시터에 있어서, 상기 상부전극의 불순물 농도는 상기 하부전극의 불순물 농도보다 높은 것을 특징으로 하는 질화막과 산화막을 유전체막으로 갖는 반도체 소자의 커패시터를 제공한다.

Description

질화막과 산화막의 복합막을 유전체막으로 갖는 반도체 소자의 커패시터

본 발명은 반도체 집적회로(IC)에 들어가는 커패시터에 관한 것으로, 더욱 상세하게는 유전체막으로 질화막과 산화막의 복합막을 사용하는 반도체 소자의 커패시터에 관한 것이다.

반도체 소자에 대한 제조기술의 발달과 응용 분야의 확장에 따라 대용량 메모리 소자의 개발이 진척되고 있으며, 반도체 집적회로의 고집적화에 따라 단위 메모리 셀(cell)의 면적은 감소하고 셀 커패시턴스(cell capacitance)도 감소하고 있다. 특히, 정보의 저장 수단으로 커패시터를 사용하고, 이에 연결된 제어 가능한 신호전달 수단인 스위칭 트랜지스터(switching transistor)로 구성된 DRAM(Dynamic Random Access Memory, 이하 'DRAM'이라 칭함) 소자에 있어서, 단위 메모리 셀의 면적 감소에 따른 셀 커패시턴스의 감소는 메모리 셀의 독출 능력을 저하시키고, 소프트 에러율(soft error rate)을 증가시키므로 반도체 메모리 소자의 고집적화를 위해서는 반드시 해결되어야 할 문제이다.

반도체 집적회로에서 커패시터(capacitor)의 기본 구조는 하부 전극인 스토리지 전극(storage electrode)과 유전체막 그리고 상부전극인 플레이트 전극(plate electrode)으로 구성되며, 작은 면적 내에서 보다 큰 커패시턴스를 얻기 위해 여러 가지 방법들이 사용되고 있다. 일반적으로 커패시터가 반도체 메모리 셀(Cell)로 사용되는 경우, 셀 커패시턴스는 유전체막 양쪽에 존재하는 두 개의 전극인 스토리지 노드(storage node)와 플레이트 노드(plate node)의 공핍영역(depletion area)의 두께에 따라 달라진다. 상술한 스토리지 노트와 플레이트 노드 중에서 커패시턴스가 작은 쪽은 Cmin, 큰 커패시턴스 값을 Cmax라 명명하고 있으며, 실제 셀 동작시(cell operation)에 중요한 값은 Cmin값이기 때문에, 전체적인 커패시턴스를 증가시키기 위해서는 Cmin값을 증가시켜야 한다.

질화막과 산화막(N/O)의 복합막을 유전체막으로 사용하고, 불순물이 도핑(Doping)된 폴리실리콘을 상부 및 하부전극으로 사용하는 반도체 소자의 커패시터에서, 반도체 소자에 인가되는 전압(Sweep voltage)에 따라 상부 및 하부전극의 계면에서 생기는 공핍층(depletion)에 의해 Cmin과 Cmax값이 결정된다. 이때, 인(Phosphors)과 같은 N형 불순물이 도핑된 상부 및 하부전극에서, 하부전극의 전압이 높을 때 상부전극에서 공핍층(depletion layer)이 형성되고, 상부전극의 전압이 높을 때 하부전극에서 역시 공핍층이 형성된다. 그런데 각 공핍층의 크기는 각 전극을 형성하는 물질, 즉 폴리실리콘층의 도핑농도(Doping Density)에 반비례하게 되는데, 기존의 질화막과 산화막의 복합막을 유전체막으로 사용하는 반도체 소자의 커패시터에서는, 상부전극과 하부전극을 구성하는 폴리실리콘층의 도핑된 불순물 농도를 동등하게 구성하였다.

본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 커패시터에서 상부 및 하부전극을 구성하는 폴리실리콘의 불순물 농도를 최적화하여 동일한 면적에서 높은 커패시턴스(capacitance)를 얻을 수 있는 질화막과 산화막의 복합막을 유전체막으로 사용하는 반도체 소자의 커패시터를 제공하는데 있다.

도 1 내지 도 3은 본 발명에 의한 질화막과 산화막을 유전체막으로 갖는 반도체 소자의 커패시터를 설명하기 위해 도시한 도면들이다.

상기 기술적 과제를 달성하기 위하여 본 발명은, 불순물이 도핑된 폴리실리콘으로 이루어진 하부전극과, 상기 하부전극 위에 질화막과 산화막의 복합막으로 구성된 유전체막과, 상기 유전체막 위에 불순물이 도핑된 폴리실리콘으로 이루어진 상부전극을 구비하는 질화막과 산화막을 유전체막으로 갖는 반도체 소자의 커패시터에 있어서, 상기 상부전극의 불순물 농도는 상기 하부전극의 불순물 농도보다 높은 것을 특징으로 하는 질화막과 산화막을 유전체막으로 갖는 반도체 소자의 커패시터를 제공한다.

본 발명에 따르면, 반도체 소자의 커패시터의 상부 및 하부전극을 구성하는 폴리실리콘의 불순물 농도를 최적화하여 커패시턴스를 높일 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 1 내지 도 3은 본 발명에 의한 질화막과 산화막을 유전체막으로 갖는 반도체 소자의 커패시터를 설명하기 위해 도시한 도면들이다.

도 1은 본 발명에 따른 질화막과 산화막의 복합막을 유전체막으로 하는 반도체 소자 커패시터의 단면도를 도시한 개략도이다.

도 1을 참조하면, 본 발명에 의한 커패시터는 하부전극(100)인 스토리지 노드(storage node) 위에 질화막(102)과 산화막(104)의 복합막으로 된 유전체막(106)이 있고, 유전체막(106) 상부에 상부전극(108)인 플레이트 노드(plate node)가 형성되는데, 상부전극(108)과 하부전극(100)의 재질은 불순물이 도핑된 폴리실리콘층으로서 상부전극(108)의 불순물 농도가 하부전극(100)의 불순물 농도보다 더욱 높은 것이 특징이다. 여기서 참조부호 110은 하부전극(100)에서 불순물에 의해 형성된 공핍층(depletion layer)을 가리키고, 112는 상부전극(108)에서 불순물에 의해 형성된 공핍층(depletion layer)을 가리킨다.

도 2는 상기 도 1에서 상부전극의 두께를 1000Å으로 하고, 하부전극의 두께를 8000Å으로 했을 때, 하부전극의 불순물 농도를 4.8 wt/%로 고정하고 상부전극의 불순물 농도를 달리 했을 때의 CV 특성을 도시한 그래프이다. 여기서, X축은 인가하는 전압(V)을 나타내고, Y축은 그에 따른 커패시턴스(capacitance)를 나타낸다. 여기서, 상부전극의 농도가 높을수록 주어진 전압 변화에 대하여 더 높은 커패시턴스 값을 갖는 것을 알 수 있다.

도 3은 상기 도 1에서 하부전극의 두께를 5∼10000Å의 두께로 하고, 상부전극의 두께를 1550Å으로 한 후, 상부전극의 불순물 농도를 4.7wt/%로 고정하고 하부전극의 불순물 농도를 달리했을 때의 CV 특성을 도시한 그래프이다.

Cmin/Cmax의 비는 상부전극과 하부전극의 불순물 농도가 같아지는 지점에서 Cmin/Cmax의 비율은 포화상태에 이르고, 상부전극의 불순물 농도가 하부전극의 불순물 농도보다 높으면 Cmin/Cmax 비를 95% 이상 달성할 수 있다.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.

따라서, 상술한 본 발명에 따르면, 반도체 소자의 커패시터의 상부 및 하부전극을 구성하는 폴리실리콘층의 불순물 농도를 최적화하여 Cmin/Cmax의 비를 높여서 커패시턴스를 높일 수 있다.

Claims (1)

1. 불순물이 도핑된 폴리실리콘으로 이루어진 하부전극과, 상기 하부전극 위에 질화막과 산화막의 복합막으로 구성된 유전체막과, 상기 유전체막 위에 불순물이 도핑된 폴리실리콘으로 이루어진 상부전극을 구비하는 질화막과 산화막을 유전체막으로 갖는 반도체 소자의 커패시터에 있어서,

   상기 상부전극의 불순물 농도는 상기 하부전극의 불순물 농도보다 높은 것을 특징으로 하는 질화막과 산화막을 유전체막으로 갖는 반도체 소자의 커패시터.