CN114628386A - 动态随机存取存储器单元结构 - Google Patents
动态随机存取存储器单元结构 Download PDFInfo
- Publication number
- CN114628386A CN114628386A CN202011439150.4A CN202011439150A CN114628386A CN 114628386 A CN114628386 A CN 114628386A CN 202011439150 A CN202011439150 A CN 202011439150A CN 114628386 A CN114628386 A CN 114628386A
- Authority
- CN
- China
- Prior art keywords
- capacitors
- layer
- substrate
- forming
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请公开了一种动态随机存取存储器单元结构,包括有源区、字线、位线、和并联的两个电容器,所述有源区与所述字线组成场效应晶体管,有源区之一与所述位线电连接,有源区的另一个与所述两个电容器的一端相连接,所述两个电容器的另一端分别连接接地端。本申请实施例提供的动态随机存取存储器单元结构,并联的两个电容器并列配置,能够确保高电容特性,能够确保动态随机存取存储器单元结构所需的电容值,并且两个电容器分别位于场效应晶体管的上方和下方,优化了工艺结构,确保动态随机存取存储器单元结构保持一个较小的尺寸。
Description
技术领域
本申请涉及半导体技术领域,具体涉及一种动态随机存取存储器单元结构。
背景技术
半导体由使能带有Device特性的微细图案所组成,使用组成的电路,透过光刻工艺形成的图案经由干法刻蚀工艺成为最终的图案。刻蚀后的沉积与去除的膜质的工艺组成日渐多样化,造成最终结构的变化。因此,对以各种Device所组成的电路组合形成的存储单元,电容值是很重要的因素。结构层面来看,一直以来使用了多种膜质来制作电容器,因为图案微细化使结构制作逐渐困难,电容器的面积减少和高度增加使得沉积结构制作日渐困难。虽然现在使用以多种膜质维持电容特性的Stack,但是因为膜质变化使得要保有足够的电容特性变得困难。对于使用要求小面积的设计尺寸,所进行的工艺和保有的电容值已经到了极限。参考图1至图3所示,现有技术的动态随机存取存储器(Dynamic Random AccessMemory,简称DRAM)存储结构,由若干动态随机存取存储器单元构成。现有技术的体硅晶圆1T-1C结构的存储单元为1个晶体管和1个电容器(例如图3中电容器20)连接的结构。
现有技术的动态随机存取存储器单元存在的缺陷包括难以维持电容的特性,难以确保动态随机存取存储器单元结构所需的电容值,为了使存储单元尺寸进一步变小,亟待优化工艺结构。
发明内容
本申请的目的是提供一种动态随机存取存储器单元结构。为了对披露的实施例的一些方面有一个基本的理解,下面给出了简单的概括。该概括部分不是泛泛评述,也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念,以此作为后面的详细说明的序言。
根据本申请实施例的一个方面,提供一种动态随机存取存储器单元结构,包括有源区、字线、位线、和并联的两个电容器,所述有源区与所述字线组成场效应晶体管,有源区之一与所述位线电连接,有源区的另一个与所述两个电容器的一端相连接,所述两个电容器的另一端分别连接接地端。
根据本申请实施例的另一个方面,提供一种动态随机存取存储器单元结构的制造方法,包括:
提供绝缘体上硅晶片,所述绝缘体上硅晶片包括衬底、位于所述衬底上的埋氧层,以及位于所述埋氧层上的硅层,;
在所述衬底中形成沟槽电容器;
在所述硅层中形成埋栅晶体管,所述埋栅晶体管包括字线和源漏区;
在所述源漏区之一上形成位线;
在所述源漏区之二中形成于所述沟槽电容器顶部电连接的接触部;
在所述接触部上形成电容器。
本申请实施例的其中一个方面提供的技术方案可以包括以下有益效果:
本申请实施例提供的动态随机存取存储器单元结构,并联的两个电容器并列配置,能够确保高电容特性,能够确保动态随机存取存储器单元结构所需的电容值,并且两个电容器分别位于场效应晶体管的上方和下方,优化了工艺结构,确保动态随机存取存储器单元结构保持一个较小的尺寸。
本申请的其他特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者,部分特征和优点可以从说明书中推知或毫无疑义地确定,或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了现有技术的多个动态随机存取存储器单元构成的动态随机存取存储器结构框图;
图2示出了现有技术的动态随机存取存储器单元的电路图;
图3示出了现有技术的动态随机存取存储器单元的半导体结构示意图;
图4示出了本申请一实施例的动态随机存取存储器单元结构的电路图;
图5示出了本申请一实施例的动态随机存取存储器单元结构的半导体结构示意图。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中,当将一层/元件称作位于另一层/元件“上”时,该层/元件可以直接位于该另一层/元件上,或者它们之间可以存在居中层/元件。另外,如果在一种朝向中一层/元件位于另一层/元件“上”,那么当调转朝向时,该层/元件可以位于该另一层/元件“下”。
本申请的一个实施例提供了一种动态随机存取存储器单元结构,包括有源区、字线、位线、和并联的两个电容器,有源区与字线组成场效应晶体管,有源区之一与位线电连接,有源区的另一个与两个电容器的一端相连接,两个电容器的另一端分别连接接地端。
并联的两个电容器并列配置,形成1T-2C结构,能够确保高电容特性,能够确保动态随机存取存储器单元结构所需的电容值,并且两个电容器分别位于场效应晶体管的上方和下方,优化了工艺结构,确保动态随机存取存储器单元结构保持一个较小的尺寸;并且该两个电容器是在没有大的膜质变化条件下形成的。此结构在最终的存储单元电路中并列连接两个电容器,能够同时驱动两个电容器。
电容器包括上电极、下电极以及位于上电极和下电极之间的高K介电层。两个电容器之一位于有源区的另一个之上,两个电容器之二位于有源区的另一个之下,二者相对设置。
上电极和下电极分别包括下列各材料层中的一层或多层:氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、碳氮化钨、钌、氧化钌、铱、掺杂多晶硅、透明导电氧化物或氧化铱。
高K介电层为高K铁电氧化物材料层。
在高K铁电氧化物材料层中掺杂有铪、锆、钛、铝、硅、氢、氧、钒、铌、钽、钇和镧中的任意一种或多种。
动态随机存取存储器单元结构还包括绝缘体上硅晶片,场效应晶体管位于绝缘体上硅晶片上。
如图4和图5所示,绝缘体上硅晶片包括:
衬底1;
埋氧层2,位于衬底1上;以及
硅层3,位于埋氧层2上。场效应晶体管的栅极、源极和漏极位于所述硅层3中,所述栅极埋入于所述绝缘体上硅晶片的硅层3中。
绝缘体上硅晶片的埋氧层2,能够有效实现空穴积累,增大了读取数据时读“0”和读“1”状态之间的输出电流差额,即增大了信号裕度(margin),增强了工作状态稳定性。
场效应晶体管包括金属层4、氧化物层5、P型硅层6、第一N型硅层7、第二N型硅层8。P型硅层6形成于绝缘体上硅晶片上,氧化物层5位于P型硅层6上;金属层4位于氧化物层5上;第一N型硅层7和第二N型硅层8分别位于氧化物层5的两侧。第一N型硅层7和第二N型硅层8与P型硅层6之间分别形成两对PN结。
字线11上形成有氮化物层9。氮化物层9与位线12相接触。
动态随机存取存储器单元结构还包括金属层10,金属层10位于位线12、第一N型硅层7和第二N型硅层8的顶面上,且氧化物层5穿过金属层10。
两个电容器分别为第一电容器和第二电容器。第一电容器包括上电极14、下电极13以及位于上电极14和下电极13之间的高K介电层18。下电极13接地。
第二电容器包括上电极16、下电极15以及位于上电极16和下电极15之间的高K介电层19。下电极15接地。在上电极16的左右外侧分别形成有闭锁层(blocking layer)17。闭锁层(blocking layer)17能够防止场效应晶体管的下端与第二电容器之间产生干涉现象。
第一电容器的下电极13与第二电容器的上电极16电连接。第一电容器可以是圆筒形或者圆柱形电容器。第一电容器的下电极13与第二电容器的上电极16穿过硅层3电连接。第二电容器为沟槽型电容器,位于衬底1中,其下电极15为衬底1中的离子注入区,电容介质层为沟槽形,上电极16位于电容介质层构成的沟槽中。
本申请实施例提供的动态随机存取存储器单元结构,并联的两个电容器并列配置,能够确保高电容特性,能够确保动态随机存取存储器单元结构所需的电容值,并且两个电容器分别位于场效应晶体管的上方和下方,优化了工艺结构,确保动态随机存取存储器单元结构保持一个较小的尺寸。
本申请另一实施例提供了一种存储设备,包括上述的动态随机存取存储器单元结构。
本申请另一实施例提供了一种动态随机存取存储器单元结构的制造方法,包括:
提供绝缘体上硅晶片,所述绝缘体上硅晶片包括衬底、位于所述衬底上的埋氧层,以及位于所述埋氧层上的硅层,;
在所述衬底中形成沟槽电容器;
在所述硅层中形成埋栅晶体管,所述埋栅晶体管包括字线和源漏区;
在所述源漏区之一上形成位线;
在所述源漏区之二中形成于所述沟槽电容器顶部电连接的接触部;
在所述接触部上形成电容器。
在某些实施方式中,在所述衬底中形成沟槽电容器的步骤包括:
在所述衬底中形成离子注入区作为下电极;
在所述离子注入区上形成沟槽;
在所述沟槽中形成电容介质层;
在所述电容介质层中形成上电极。
在某些实施方式中,在所述源漏区之二中形成于所述沟槽电容器顶部电连接的接触部的步骤包括:
刻蚀所述硅层、埋氧层和衬底以形成接触孔,所述接触孔暴露出所述上电极;
在所述接触孔中形成接触部。
在以上的描述中,对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解,可以通过各种技术手段,来形成所需形状的层、区域等。另外,为了形成同一结构,本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外,尽管在以上分别描述了各实施例,但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本公开的范围之内。
Claims (10)
1.一种动态随机存取存储器单元结构,其特征在于,包括有源区、字线、位线、和并联的两个电容器,所述有源区与所述字线组成场效应晶体管,有源区之一与所述位线电连接,有源区的另一个与所述两个电容器的一端相连接,所述两个电容器的另一端分别连接接地端。
2.根据权利要求1所述的动态随机存取存储器单元结构,其特征在于,所述电容器包括上电极、下电极以及位于所述上电极和所述下电极之间的高K介电层。
3.根据权利要求2所述的动态随机存取存储器单元结构,其特征在于,所述上电极和所述下电极分别包括下列各材料层中的一层或多层:氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、碳氮化钨、钌、氧化钌、铱、掺杂多晶硅、透明导电氧化物或氧化铱。
4.根据权利要求1所述的动态随机存取存储器单元结构,其特征在于,所述动态随机存取存储器单元结构还包括绝缘体上硅晶片,包括
衬底;
埋氧层,位于所述衬底上;以及
硅层,位于所述埋氧层上;
所述场效应晶体管的栅极、源极和漏极位于所述硅层中,所述栅极埋入于所述绝缘体上硅晶片的硅层中。
5.根据权利要求4所述的动态随机存取存储器单元结构,其特征在于,所述两个电容器之一位于所述有源区的另一个之上,所述两个电容器之二位于所述有源区的另一个之下,二者相对设置;所述两个电容器之一的下电极与所述两个电容器之二的上电极电连接。
6.根据权利要求4所述的动态随机存取存储器单元结构,其特征在于,所述两个电容器之一的下电极与所述两个电容器之二的上电极穿过所述硅层电连接。
7.根据权利要求4所述的动态随机存取存储器单元结构,其特征在于,所述两个电容器之二为沟槽型电容器,位于所述衬底中,其下电极为衬底中的离子注入区,电容介质层为沟槽形,上电极位于所述电容介质层构成的沟槽中。
8.一种动态随机存取存储器单元结构的制造方法,其特征在于,包括:
提供绝缘体上硅晶片,所述绝缘体上硅晶片包括衬底、位于所述衬底上的埋氧层,以及位于所述埋氧层上的硅层,;
在所述衬底中形成沟槽电容器;
在所述硅层中形成埋栅晶体管,所述埋栅晶体管包括字线和源漏区;
在所述源漏区之一上形成位线;
在所述源漏区之二中形成于所述沟槽电容器顶部电连接的接触部;
在所述接触部上形成另一电容器。
9.根据权利要求8所述的制造方法,其特征在于,在所述衬底中形成沟槽电容器的步骤包括:
在所述衬底中形成离子注入区作为下电极;
在所述离子注入区上形成沟槽;
在所述沟槽中形成电容介质层;
在所述电容介质层中形成上电极。
10.根据权利要求8所述的制造方法,其特征在于,在所述源漏区之二中形成于所述沟槽电容器顶部电连接的接触部的步骤包括:
刻蚀所述硅层、埋氧层和衬底以形成接触孔,所述接触孔暴露出所述上电极;
在所述接触孔中形成接触部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011439150.4A CN114628386A (zh) | 2020-12-10 | 2020-12-10 | 动态随机存取存储器单元结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011439150.4A CN114628386A (zh) | 2020-12-10 | 2020-12-10 | 动态随机存取存储器单元结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114628386A true CN114628386A (zh) | 2022-06-14 |
Family
ID=81895412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011439150.4A Pending CN114628386A (zh) | 2020-12-10 | 2020-12-10 | 动态随机存取存储器单元结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114628386A (zh) |
-
2020
- 2020-12-10 CN CN202011439150.4A patent/CN114628386A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900001225B1 (ko) | 반도체기억장치와 그 제조방법 | |
US7291877B2 (en) | Integrated circuit arrangement with capacitor | |
US5043780A (en) | DRAM cell having a texturized polysilicon lower capacitor plate for increased capacitance | |
TWI222212B (en) | Crown-type capacitor and its manufacturing method | |
US7384841B2 (en) | DRAM device and method of manufacturing the same | |
US5866453A (en) | Etch process for aligning a capacitor structure and an adjacent contact corridor | |
US6426253B1 (en) | Method of forming a vertically oriented device in an integrated circuit | |
JPH08330545A (ja) | Dramセル装置および該dramセル装置の製造方法 | |
US5005072A (en) | Stacked cell design for 16-megabit DRAM array having a pair of interconnected poly layers which enfold a single field plate layer and connect to the cell's storage node junction | |
US4864464A (en) | Low-profile, folded-plate dram-cell capacitor fabricated with two mask steps | |
US20070152263A1 (en) | Dynamic random access memory cell layout and fabrication method thereof | |
JP2003031686A (ja) | 半導体記憶装置およびその製造方法 | |
KR20000023205A (ko) | 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터 및 네가티브 형태를 이용한 그것의 제조 방법 | |
US6479852B1 (en) | Memory cell having a deep trench capacitor and a vertical channel | |
JPH10144883A (ja) | 半導体記憶装置およびその製造方法 | |
KR0135067B1 (ko) | 반도체 장치의 메모리셀 제조방법 및 구조 | |
US7407852B2 (en) | Trench capacitor of a DRAM and fabricating method thereof | |
US5913129A (en) | Method of fabricating a capacitor structure for a dynamic random access memory | |
KR960006718B1 (ko) | 반도체 기억장치의 커패시터 및 그 제조방법 | |
KR100213189B1 (ko) | 반도체메모리장치 및 그 제조방법 | |
US7064366B2 (en) | Ferroelectric memory devices having an expanded plate electrode | |
CN114628386A (zh) | 动态随机存取存储器单元结构 | |
CN100544002C (zh) | 内存结构及其制备方法 | |
US5867362A (en) | Storage capacitor for DRAM memory cell | |
KR20010088266A (ko) | 반도체 메모리 장치의 캐패시터 하부전극 제조 방법 및 그구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |