TW543185B - Capacitor, method for fabricating the capacitor, and method for fabricating semiconductor device - Google Patents

Capacitor, method for fabricating the capacitor, and method for fabricating semiconductor device Download PDF

Info

Publication number
TW543185B
TW543185B TW091114195A TW91114195A TW543185B TW 543185 B TW543185 B TW 543185B TW 091114195 A TW091114195 A TW 091114195A TW 91114195 A TW91114195 A TW 91114195A TW 543185 B TW543185 B TW 543185B
Authority
TW
Taiwan
Prior art keywords
film
electrode
upper electrode
lower electrode
capacitor
Prior art date
Application number
TW091114195A
Other languages
English (en)
Inventor
Jun Lin
Chung-Ming Chu
Toshiya Suzuki
Katsuhiko Hieda
Original Assignee
Fujitsu Ltd
Toshiba Corp
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Toshiba Corp, Winbond Electronics Corp filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW543185B publication Critical patent/TW543185B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

543185 A7 ---------B7 五、發明説明（1 ) 本發明關於一種MIM(金屬_絕緣體_金屬）結構之電容 器，更特別相關於可以在電極與電容器介電膜之間的介面 處避免剝離並可以避免由於熱加工所造成電容器特性的損 壞之電容器、用以製造電容器之方法以及用以製造包括該 電容器之半導體元件的方法。 DRAM是一種可以由一組電晶體與一組電容器所構成 之半導體記憶兀件，並且在結構與製造高密度與整合積集 度的半導體記憶το件之方法上已經有所研究。特別地，被 電容器所佔據的區域更會影響元件的整合積集度，故如何 增加每單位面積的電容量是非常重要。為此，對於近來已 被發展之千兆位元儲存電容的DRAM已經被研究，以便減 少被電容器所佔據的面積，其係電容器介電膜被以金屬氧 化物形成，其介電常數較氧化矽膜與氮化矽膜更高，其在 傳統上已被廣泛地使用。作為此類的氧化介電膜，諸:氧 化鈕膜、ST0膜、PZT膜等之氧化介電膜已經被研究。諸 如電容器介電膜之氧化介電膜一般藉由CVD方法被形 成。适是因為由CVD方法所形的膜具有高介電常數、低漏 電流及良好的階梯覆蓋。作為電極材料，例如釘的貴金屬 材料已被使用。這是因為貴金屬膜對於氧化介電膜具有良 好的附著性，並且可以形成具有大功率差與低漏電樓的電 容器。 然而，本申請案的發明人進行各種研究並發現當上電 極被以金屬材料形成在氧化介電膜上時，於氧化介;膜與 本紙張尺度適用中國國家標準（CNS) Μ規格（210X297公爱） (請先閲讀背面之注意事項再填寫本頁) .訂— 澤線- 4 543185 A7 上電極間之表面處的剝離會因為之後的熱加工而發生。 在吊見的半導體程序中，在最上層的保護膜被形成之 後，熱加工在形成氣體氣氛中被進行以便改善電晶體特 性。然而，此熱加工通常會降低電容器的電氣特性。 登明之概要說明 本發明之一目的為提供一種半導體元件及其製造方 法忒半導體元件係可以避免在上電極與氧化介電膜之間 的剝離，並且可以抑制電容器特性的降低。 根據本發明之一層面，有提供一種電容器，係包含： |屬的下電極；-由被形成在下電極上之氧化介電膜的電 谷為介電膜；以及一被形成在電容器介電膜上之金屬上電 極，在下電極中的不純物濃度與上電極中的不同。 根據本發明另一層面，有提供一種用以製造電容器之 方法，係包含下列步驟：在一基材上方形成一金屬下電極； 在下電極上形成一氧化介電膜的電容器介電膜；在電容器 介電膜上沉積一金屬膜；在沉積金屬膜的步驟後於含氫氣 氛中進行熱加工；以及將金屬膜形成圖案以在進行熱加工 的步驟後形成一金屬膜的上電極。 根據本發明又一層面，有提供一種用以製造電容器之 方法，係包含下列步驟：在一基材上方形成一金屬下電極； 在下電極上形成一氧化介電膜的電容器介電膜；以及在電 谷器介電膜上形成一金屬上電極，用以形成下電極與上電 極的條件係被控制，使得在上電極中的氧濃度較下電極中 本紙張尺度適用中國國家標準（CNS) A.4規格（210X297公爱）
•\..... .....---- #· (請先閲讀背面之注意事項再填寫本頁) .訂· B7 543185 五、發明說明（3 ) 的氧濃度更高。 根據本發明再一層面，有提供一種用以製造半導體元 件之方法，係包含下列步驟：在一半導體基材上方形成一 金屬下電極；在下電極上形成一氧化介電膜的電容器介電 膜:在電容器介電膜上沉積一金屬膜；在沉積金屬膜的步 驟後於含氫氣氛中進行熱加工；以及將金屬膜形成圖案而 進行熱加工的步驟後形成一金屬膜上電極。 根據本發明又-層面，提供有一種用以製造半導體元 件之方法，係包含下列步驟··在一半導體基材上方形成一 金屬下電極，在下電極上形成一氧化介電膜的電容器介電 膜；在電容器介電膜上形成一金屬上電極；在形成上電極 的步驟後於含氫氣氛中進行熱加工；以及在進行熱加工步 驟後於上電極上方形成一最上層保護膜。 、、如上所述，根據本發明，在欲成為上電極之金屬膜已 被>儿積後且在形成圖案前，熱加工在含氣氣氛中被進行， 藉此上電極的碳濃度被減少，因而改善在電容器介電膜盘 上電極之間的附著性，其係避免上電極剝離。 欲成為上電極之金屬膜在准許上電 條件下被形成，藉此在電容器介電膜與上電極::的= 性可以被改善，其係避免上電極之剝離。 熱加工在上電極已經被形成後且在最上層保護膜被形 成之前在含氫氣氛中被進行，藉此可以減少在後段程序中 的損壞，其係可以改善電容器特徵。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公复）
---- , * * * (請先閱讀背面之注意事项再填寫本頁) .訂— 6 543185 A7 -----— —__B7____ 五、發明説明（4 ) 圖式之簡短說明 第1圖為在形成氣體氣氛中之熱加工前後藉由二次離 子質譜儀所測量在電容器中碳與氫的分佈圖。 第2A與2B圖為由掃描式電子顯微鏡觀察在上電極已 被形成後遭受熱加工的樣品圖。 第3圖為所測量到電容器的漏電流圖。 第4圖為所測量到電容器之漏電流圖。 第5圖為根據本發明之一實施例之半導體元件的平面 圖’其係顯示其結構。 第6圖為根據本發明實施例之半導體元件的圖示截面 圖；其係顯示其結構。 第 7A-7D、8A-8C、9A-9D、10A-10C、11A-11B、 12A-12B、13A-13B及14-17圖為在製造半導體元件之方法 的步驟中，根據本發明實施例之半導體元件的截面圖，其 係顯示該方法。 第18A-18B為由掃描式電子顯微鏡所觀察到的半導體 元件之截面結構圖。 發明之詳細說明 [發明原理] 如上所述，已經發現當金屬材料的電極被形成在一氧 化介電膜上時，之後的熱加工會造成在氧化介電膜與上電 極間介面處的剝離。 造成剝離的原因將會是在電容器介電膜與上電極間的 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請t閱讀背&之注意事項再填寫本頁) 訂- ▼線丨 543185 A7 ---------- B7_ 五、發明説明^— 低附著性。接著，本申請案之發明人對於造成附著性降低 之原因進行認真地研究，並且推測在形成上電極之程序中 被吸收到膜中的碳為一成因。被吸收在膜中的碳被包含在 形成上電極之有機金屬材料中。當上電極之膜藉由CVD方 法形成時便難於完全地移除氧。 接著，在本發明中，在電容器介電膜與上電極之間的 附著性可以藉由下列兩種方法而被改善。本發明將會藉由 電容器介電膜被以氧化鈕膜且上電極被以釕膜形成之例示 而被詳述。 在第一方法中，欲成為上電極之釕膜被沉積，並且釕 膜在將釕膜形成圖案之前於形成氣體氣氛中被熱加工。形 成氣體為一種被由含氫之氮氣或亦含有1〇%的氫氣之氬氣 所形成的還原氣體。熱加工在形成氣體氣氛中被進行，藉 此有效地移除在釕膜中的碳。在釕膜與氧化鈕膜之間的介 面附近處的碳濃度被大大地減少，藉此改善在釕膜與氧化 鈕膜之間的附著性。 在形成氣體氣氛中的熱加工在室溫至450它的範圍中 被有效地進行。較佳的是，特定的加工條件對應於包含在 上電極中的碳濃度等而被適當地設定。 第1圖為在形成氣體氣氛中的熱加工前後，藉由二次離 子質譜儀所測量在電容器中碳與氧的分佈圖。如圖所見， 發現到在形成氣體氣氛中的熱加工可以大量地減少在釕膜 中碳的濃度。 第2 A與2B圖為由掃描式電子顯微鏡觀察在上電極已 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公爱） (請先閱讀背亟之注意事項再填寫本頁) tx- ▼線_ 543185 A7 B7 五、發明説明（6 被形成之後遭受熱加工的樣品圖。第2A圖顯示在上電極被 行之後在400 C下於氮氣氛中遭受熱加工一小時（N〗回火） 的樣品。第2B圖為在上電極已被形成後遭受於形成氣體氣 氛下以400°C進行一小時的熱加工（FGA)及以400°C進行一 小時之熱加工（N2回火）的樣品。 如所示者，在僅於氮氣氛中進行熱加工之樣品中，發 現到上升區域在上電極表面上被觀察到，並且剝離已經發 生在電容器介電膜與上電極之間。另一方面，在形成氣體 氣氛與氮氣氛中進行熱加工的樣品中，發現剝離未被觀察 到。所發明到的是，在形成氣體氣氛中的熱加工藉由之後 氮氣氛中之熱加工而避免剝離。 表1顯示在熱加工條件與上電極剝離之間的關係。 表1 (請先閲讀背跖之注意事項再填寫本頁) 、言 熱加工條件 平面電容器 圓柱電容器 N2、300°c、1小時 無剝離 無剝離 N2、400°C、1小時 剝離 剝離 N2、500°C、1小時 剝離 剝離 真空、400°C、1小時 剝離 剝離 〇2、400°C、1小時 剝離 剝離 〇2、450°C、1 小時 剝離 剝離 、400°C、1小時 +N2、400-500°C、1小時 無剝離 無剝離 FGA、400°C、1小時 +α、400-500°C、1小時 無剝離 無剝離 FGA、400°C、1 小時 +N2、400-500°C、1小時 +FGA、400°C、1 小時 無剝離 無剝離 FGA、400°C、1 小時 +〇2、400-500°C、1小時 +FGA、400°C、1 小時 無剝離 無剝離 ▼線丨 家標準（CNS) A4規格U10X297公釐) 9 543185 A7 £7 五、發明説明（7 ) ~" 如表1所示，在上電極被形成後被進行之氮氣氣氛、真 空與氧氣氣氛中之熱加工中，剝離會發生在所有的條件 下，除了低溫（300。〇的熱加工之外。另一方面，剝離不會 發生在電容器被形成後所進行之形成氣體氣氛（fga)中的 熱加工中，即使當氮氣氛與氧氣氛中的熱加工被進一步地 進行時。因此，被發現到的是，在形成氣體氣氛，亦即含 氫氣氛中的熱加工非常有效地避免剝離。 一般涊為在形成氣體氣氛中的熱加工會降低電容器的 電氣特性。然而，由本申請案之發明人所進行的研究已經 α α在釕膜沉積後與形成圖案前之熱處理稍微會改善電容 器的電氣特性。 第3圖為測量到電容器的漏電流圖。在圖中，，，擬形成” 表示未進行在形成氣體氣鼠中的熱加工之電容器的電氣特 性。”FGA”表示有進行在形成氣體氣氛中之熱加工的電容 為之電氣特性。對於各種條件，多數條線被表示。這是因 為漏電流在29個電容器上對於各種條件進行測量，並且所 有電容器的特性會被顯示。 如圖所見者，未遭受在形成氣體氣氛中之熱處理的樣 品具有大的特性波動與漏電流。然而，特性波動與漏電流 會藉由在形成氣體氣氛中進行熱加工而被極劇地減少。 重要的是，在形成氣體氣氛中的熱加工在用以形成上 電極之形成圖案步驟前被進行。電容器之電氣特性的充分 改善藉由在用以形成上電極之形成圖案步驟之後進行形成 乳體氣氛中的熱加工是無法所有期待。雖然對此確切的機 本紙張尺度適用中國國家標準（CNS) Α4規格（21〇><297公釐） (請先閲讀背面之注意事項再填寫本頁) 、τ 10 A7 '^^ ----- B7 _ 五、發明說明（8 ) "' -- 制尚未被7員會，但推測當形成圖案在形成氣體中的熱加工 前被進行時，被用來乾姓刻釕膜的氟（FmcF4會留在樣品 的表面上，並且在此狀態中形成氣體中的熱加I會在氣氛 中產生HF，其係會損壞氧化鈕膜。 由減少在下電極中污染物濃度之觀點，熱加工在下電 極被形成❹電容时電膜被形成之前可以被進行。 在第二實施例中，用以形成一形成下電極之釕膜的膜 形成條件會於用卩形成一形成上電極之釕冑的條件不同。 具體地說，下電極之膜在使被吸收在膜中的不純物（碳或氫） 濃度變得更低之條件下被形成，並且上電極之膜在使膜中 的氧濃度變得更高的條件下被形成。 如第1圖之顯見者，在形成上電極之後形成氣體中的熱 加工相較於從上電極效率較低地從下電極上移除不純物。 因此，在形成下電極之程序中較佳的是，在形成氣體中之 熱加工在使被吸收在膜中的不純物濃度變低的條件下被進 行。另一方面，當氧被以高濃度吸收在上電極中時，對於 為一種樣化物之電容器介電膜的附著性可以被改善。因 此，在形成上電極之程序中較佳的是，釕膜在使膜中的氧 濃度變高之條件下被形成。 作為一種因此控制膜形成條件之方式，考慮使釕膜的 膜形成溫度相互不同。在Ru(EtCp)2被使用作為一釕來源的 清况下^ 一膜形成溫度為例如300。〇時，在膜中的氧濃度 約為lx 1021 cm-3,並且碳濃度約為5>< 1〇2〇cm·3。當膜形成 溫度為例如330°c時，在膜中的氧濃度約為1>( 1〇2〇 em-3， 本紙張尺度適财Η Η家標準（CNS) A4規格（210X297公--- -11 -
•、町— ，線…！ (請先閲讀背面之注意事項再填寫本頁) 五、發明説明（9) 並且碳濃度約為lx HP當上述膜形成條件被使用 下電極被以33(rc形成，並且上電極被以·。c形成， 藉此在下電極中的不純物濃度可以被減少，而上電極的附 著性能夠被改善。 另外，在上電極中的氧濃度可以藉由使釕來源與用以 形成上電極之氧氣體的流速比低於釕來於與用以形成下電 極之流速比而變得較在下電極中的氧濃度更高。 在上電極中的咼氧濃度不僅有效地促使附著性改善， 並且有效地改善電容器的特性。此即，包含在上電極中的 氧藉由在之後步驟的熱加工而被擴散至電容器介電膜中， 而使氧化鈕膜成份成為理想配比成份。因此，良好品質的 電容器介電膜可以被形成。 S 300 C的膜形成條件被使用時，被吸收在膜中的碳濃 X較兩與在形成氣體氣氛中的熱加工之結合更有效地移 除碳，亦便進一步地改善附著性。 本申請案的發明人進行各種關於進行在形成氣體氣氛 中之熱加工時序的研究，並且清楚顯出對於在後段加工中 所產生之形成氣體氣氛中的熱加工有效地改善電容器之電 氣特性的第一時間。特別地，在形成氣體氣氛中的熱加工 在一覆蓋電極之間層絕緣膜與一通過間層絕緣膜而被連接 至上電極等之電極插塞已經被形成之後被進行，藉此電容 器的電氣特性可以被改善。 第4圖為所量測到電容器之漏電流圖。在圖中，，，擬形 成者”表示在熱加工於電容器與電極插塞被形成後立即被 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 12 543185 A7 B7 五、發明説明 進行的情況下之電容器的電氣特性，”FGA，，表示在熱加工 於電容器與電極插塞已經被形成之後在形成氣體氣氛中被 進行的情況下電容器的電氣特性；”FGa + n2”表示於電容 器與電極插塞已經被形成之後，形成氣體氣氛中之熱加工 與氮氣氣氛中之熱加工被進行的情況下電容器的電氣特 性；”FGA + N2 + FGA”表示在電容器與電極插塞已經被形 成後’形成氣體氣氛中之熱加工與氮氣氣氛中之熱加工， 以及另外在形成氣體氣氛中之熱加工被進行的情況下電容 器的電氣特性。多條線段被發現表示各種情況，因為測量 在3至4個電容器上對於各種情況被進行，並且所測量到的 特性皆被顯示。 如所示者，一連串用以形成電極插塞之後段程序會降 低電容器的電氣特性。此降低將會在接孔形成步驟中造成 電漿損壞等。然而，電容器的漏電流可以藉由進行形成氣 體氣氛中的熱加工而被大量地降低。漏電流可以藉由在形 成氣氣體氣氛中之熱加工之後進行氮氣氛中的熱加工而被 進一步地減少。 在形成氣氣氣氛中之熱加工、氮氣氛中的熱加工以及 形成氣體氣氛中的熱加工被進行，並且形成氣體氣氛中的 熱加工在電容器與電極插塞已經被形成後進一步地被進行 之情況下，考慮在供電晶體之電氣特性改善用的後段程序 之結尾時所進行之形成氣體氣氛中的熱加工，電氣特性會 較進行形成氣體氣氛中之熱加工與氮氣氣氛中的熱加工之 情況下降低更多。然而，已經被發現到的是，在此情況下 本紙張尺度適用中國國家標準（CNS) A4規格U10X297公#) ---------------------管：… * · (請先閲讀背面之注意事項再填寫本頁) 、\各. 13 543185 A7 _____________B7 _ 五、發明説明（Η) 所得到的電氣特性較形成氣體回火在後段程序中未被進行 的情況（“擬形成”）下更好。 [實施例] 根據本發明實施例之半導體元件及其製造方法將會參 考第 5、6、7A-7D、8A-8C、9A-9D、10A-10C、11Α-11Β、 12Α-12Β、13Α-13Β、14-17 與 18Α-18Β 而做說明。 第5圖為根據本實施例之半導體元件的平面圖，係顯示 其結構。第6圖為根據本實施例之半導體元件的圖示截面 圖’係顯示其結構。第 7A-7D、8A-8C、9A-9D、10A-10C、 11Α-11Β、12Α-12Β、13Α-13Β及14-17圖為在用以製造半導 體元件之方法的步驟中根據本實施例之半導體元件的截面 圖，其係顯示方法。第18Α與18Β圖為由掃描式電子顯微鏡 所觀察到的半導體元件之截面結構。 首先，根據本實施例之半導體元件將會參考第5與6圖 而作說明。 一用以界定元件區域之元件隔離膜12被形成在一石夕基 材10上。個包含一閘極電極20與一源極/汲極擴散層24、26 之記憶體晶胞電晶體在元件區域中被形成。如第5圖所示， 閘極電極20作為一亦作為字線之傳導膜。一具有被連接至 源極/汲極擴散層24上之插塞36以及被連接至埋入的源極/ 汲極擴散層26之插塞38的間層隔離膜3〇被形成在具有記憶 體晶胞電晶體被形成於其上之碎基材10。 一間層膜離膜40被形成在間層隔離膜30上。位元線48 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） ^^裳----- * * (請先閲讀背¾.之注意事項再填寫本頁) 訂*1 14 543185 A7 B7 五、發明説明（12) 被形成在間層隔離膜40上，係經由塞插36電氣地連接至源 極/汲極擴散層24上。如第5圖所示，複數條位元線48被形 成，與字線（閘極電極20)交叉。一間層隔離膜58被形成在 間層隔離膜40上。插塞62被埋入間層膜離膜58中，電氣地 連接至插塞38上。 一蚀刻檐止膜64、一間層隔離膜66、及一餘刻檔止膜 68被形成在間層隔離膜58上。圓柱儲存電極76被形成，伸 出超過蝕刻檔止膜68，並通過蝕刻檔止膜68、間層隔離膜 66與#刻樓止膜64，並被電氣地連接至插塞62上。一釕膜 的平板電極88被形成在儲存電極76的上方，於平板電極88 與儲存電極76之間係插置一氧化钽（Ta205)的電容器介電 膜78。 一 TiN膜82與間層隔離膜84、90被形成在平板電極88 上。一内連層100被形成在間層隔離膜90上，經由插塞96 與TiN膜82而被電氣地連接至平板電極88上，或經由插塞 98被電氣地連接至位元線48上。一間層隔離膜102被形成在 具有内連層100被形成於其上之間層隔離膜90上。 因此，一包含各具有一組電晶體與一組電容器之記憶 體晶胞的DRAM被形成。 在此，根據本實施例之半導體元件之一特徵為平板電 極88的碳濃度低於儲存電極76的碳濃度。在根據本實施例 之半導體元件中，平板電極88的碳濃度低於儲存電極76的 碳濃度，以便改善如上所述在電容器介電膜78與平板電極 88之間的附著性。電極的碳濃度被控制，藉由因為在之後 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背Φ-之注意事項再填寫本頁)
15 543185 五、發明説明（13) 步驟中的熱加工所造成之剝離可以被避免。 此類具有此種碳濃度之電極組成可以藉由沉積欲成為 平板電極88之釕膜並且接著在形成圖案前使釕膜遭受形成 氣體氣氛中之熱處理而被形成。 接著’用以製造根據本實施例之半導體元件的方法將 會參考第 7A-7D、8A-8C、9A-9D、10A-10C、11A-11B、 12八-126、13八-136及14-17圖而作說明。第7八_71)與8人_8(：： 圖為在製造半導體元件之方法的步驟中沿著線段A_A，之 半導體元件的截面圖。第9A_9D、10A_1〇c、11A_11B、 12A-12B、13A-13B及14-17圖為在製造半導體元件之方法 的步驟中沿著線段B-B，之半導體元件的截面圖。 首先，元件隔離膜12藉由例如STI(淺溝渠隔離）方法 (第7A圖）而被形成在矽基材1〇的主要表面上。例如，一 ι〇〇 nm厚的氮化矽膜被形成在矽基材1〇(未顯示）上。接著，氮 化矽被形成圖案，以便留在欲成為元件區域之區域中。接 著，藉由將經形成圖案的氮化矽膜作為硬罩幕，矽基材⑺ 被蝕刻而形成例如200 nm深的元件隔離溝渠。接下來，一 氧化石夕膜藉由例如CVD方法而被沉積在整個表面上，並且 氧化石夕膜被CMP(化學機械研磨）方法研磨，直到氮化石夕膜 被，露出來，在元件隔離溝渠中選擇性地留下氧化石夕膜。 接者，氮化矽膜被移除，以形成被埋在矽基材1〇中的元件 隔離溝渠中之氧化石夕膜的元件隔離膜12。 接著，P-井（未顯示）被形成在記憶體晶胞區域中之矽 基材10中，並且離子質人被進行，以便控制啟始電壓。 本紙張尺度翻巾 16 543185 A7 B7 五、發明説明（14) (請先閱讀背面之注意事項再填寫本頁) 接下來，一例如5 nm厚之氧化石夕膜的閘極隔離膜14被 形成在複數個由元件隔離膜12所界定之元件區域上。閘極 隔離膜14可以是一除了氧化矽膜之外例如氮氧化矽膜或其 他種類的隔離膜。 接著，例如多晶矽膜16與鎢膜18之一層膜的多金屬結 構之閘及電極20被形成在閘極絕緣膜14上（第7B圖）。例 如，一 70 nm厚的多晶石夕膜16、5 nm厚的氮化鹤（WN)膜（未 顯示）、一 40 nm厚的嫣膜18與200 nm厚的氮化石夕膜22被貫 序地沉積，並藉由微影與蝕刻而被形成圖案為相同的組構 狀態，以形成具有被以氮化矽膜22覆蓋之上表面並具有被 置放在前者上與後者上且在其之間具有氮化鎢膜之多晶矽 膜16與鎢膜18之多金屬結構的閘極電極20。閘極電極20實 質上不會具有多金屬結構，而會具有多閘極結構或多晶矽 化金屬結構，或會是一金屬閘極或其他者。 接著，以閘極電極20作為一罩幕，離子質入被進行以 在閘極電極20之兩側上矽基材10中形成源極/汲極擴散層 24 、 26 ° 因此，具有閘極電極20、源極/汲極擴散層24、26之記 憶體晶胞電晶體被形成在矽基材10上。 接下來，例如35 nm厚的氮化矽膜被例CVD方法形成 在整個表面上，並被回蝕以在閘極氮電極20與氮化矽膜22 之側壁上形成氮化矽膜之側壁隔離膜28(第7C與9A圖）。 之後，例如一BPSG膜被例如CVD方法沉積在整個表面 上，接著BPSG膜的表面被回流、被CMP或其他方法研磨， 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 17 543185 A7 B7 五、發明説明（15 ) 直到氮化矽膜22被暴露出來而形成具有經平坦化表面之 BPSG膜的間層隔離膜30。 (請先閱讀背面之注意事項再填寫本頁) 接下來，藉由微影與蝕刻程序，接孔32、34在間層絕 緣膜30中被形成，藉由與閘極電極20與側壁絕緣膜28自對 準接孔32、34分別向下接到源極/汲極擴散層24與源極/汲 極擴散層26(第7D、9B圖）。 接著，插塞36、38分別被埋在於間層絕緣膜30中被開 啟之接孔32、34中（第8A、9C圖）。例如，一經砷摻雜之多 晶矽膜藉被CVD法沉積，接著被研磨直到氮化矽膜22被暴 露出來，僅在接孔32、34中留下多晶矽膜之插塞36、38。 接下來，一例如200 nm厚的氧化矽膜藉由CVD方法而 沉積在整個表面上，以形成氧化矽膜的間層絕緣膜40。 接著，接孔42藉由微影與蝕刻程序接孔42在間層絕緣 膜40中被形成向下接到插塞36(第8B、9D圖）。 之後，經由接孔42而被電氣地連接至插塞36上之字元 線48被形成在間層絕緣膜40上（第8C圖、第10A圖）。例如， 首先，45 nm厚之層結構的氮化碳（TiN)/鈦（Ti)之黏著層 50、與250 nm厚的鎢（W)膜51被貫序地沉積。接著，鎢膜 51被CMP方法研磨以將鎢膜51的插塞埋入接孔42中。接 著，30 nm厚的鶴膜52被錢鑛方法沉積。爾後，一200 nm 厚的氮化矽膜54被CVD方法沉積在鎢膜52上。之後，氮化 矽膜54、鎢膜52及黏著層50藉由微影與蝕刻程序而被形成 圖案，以形成具有被以氮化矽膜54覆蓋之上表面、被以黏 著層50與鎢膜52所形成並經由插塞36而被電氣地連接至源 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 18 543185 A7 B7 五、發明説明（16 ) 極/汲極擴散層24上。 (請先閲讀背面之注意事項再填寫本頁) 爾後，一例如20 nm厚的氮化膜藉由例如CVD方法而 被沉積在整個表面上，並被回餘而在位元線48與氮化石夕膜 54的側壁上形成氮化矽膜之側壁絕緣膜56(第10B圖）。 接著，一例如400 nm厚的氧化矽膜藉由例如CVD方法 而被沉積在整個表面上，並該表面被CMP方法研磨而形成 具有經平坦化表面之氧化矽膜的間層絕緣膜58。 之後，在間層絕緣膜58、40中藉由微影與蝕刻程序接 孔60被形成而向下接到插塞38(第10C圖）。氧化矽膜在相對 於氮化矽而具有高選擇性之蝕刻條件下被蝕刻，藉由與覆 蓋位於線48之上表面的氮化矽膜以及被形成在位元線48之 側壁上的側壁絕緣膜56自對準而打開接孔60。 爾後，一 25 nm厚氮化鈦/鈦之層結構的黏著層與250 nm厚的鎢膜藉由例如濺鍍方法而被沉積在整個表面上，並 被CMP方法研磨直到間層絕緣膜58的表面被暴露出來，而 形成埋在接孔60中的插塞62(第11A圖）。 接下來，一例如約40nm厚的氮化矽膜藉由例如CVD方 法而被沉積在整個表面上，而形成氮化矽膜之蝕刻檔止膜 64 〇 之後，一 100 nm厚的氧化矽膜藉由例如CVD方法而被 沉積在蝕刻檔止膜64上，而形成氧化矽膜之間層絕緣膜。 接著，一例如約40 nm厚的氮化矽膜藉由例如CVD方 法而被沉積在間層絕緣膜66上，而形成氮化矽膜的蝕刻檔 止膜68。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 19 543185 A7 B7 五、發明説明（17 ) 接下來，一例如600 nm厚的氧化矽膜藉由例如CVD方 法而被沉積在蝕刻檔止膜58上，以形成氧化矽膜的間層絕 緣膜70(第11B圖）。 爾後，間層絕緣膜70、蝕刻檔止膜68、間層絕緣膜66、 及蝕刻檔止膜64被形成圖案，以在用以儲存欲被形成於其 上之電極的區域中形成貫穿該等膜向下接到插塞62之開口 72(第 12A圖）。 之後，一 10 nm厚的氮化鈦膜與一 40 nm厚的釕（Ru)膜 藉由例如CVD方法而被沉積在整個表面上。為形成該釕 膜，例如Ru(EtCp)2被用來作為一釕來源，並且膜被以330 °C形成。在該等條件下，釕膜的氧濃度可以是例如lx 102G cm-3，並且碳濃度可以是例如lx 102G cm·3。 接下來，一光阻（未顯示）被施覆以填滿具有氮化碳膜 與釕膜被形成於其中之開口 72。 爾後，藉由例如CMP方法與反應性離子蝕刻，光阻 膜、釕膜與氮化碳膜被研膜，直到間層絕緣膜70的表面被 暴露出來，而在開口 72中的光阻膜被移除，以沿著開口的 側壁形成氮化鈦膜的黏著層74與釕膜之儲存電極76(第12B 圖）。 接著，間層絕緣膜70藉由諸如使用例如氫氟酸的含水 溶液之濕式蝕刻以蝕刻檔止膜68作為阻礙物之等向性蝕刻 程序而被選擇地姓刻。 接著，黏著層74被相對於儲存電極76、蝕刻檔止膜68 與間層絕緣膜6 6選擇地包含例如硫酸與過氧化氫之含水溶 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
、可I 20 543185 A7 ____B7_ 五、發明説明（18 ) 液蝕刻（第13A圖）。此蝕刻考慮在黏著層74與稍後欲被形成 之電容器介電膜78之間不良的相容性而被進行。當黏著層 74對於儲存電極76具有良好的相容性時，不需要移除黏著 層74。較佳的是，黏著層74的#刻直到一間隙至少被形成 在蝕刻檔止膜68與儲存電極76之間才會被進行。移除黏著 層之技術根據與電容器介電膜的相容性被詳述在例如由本 申请案之申請人所申請的公開曰本專利申請案第 2000-124423號中。 接下來，例如10-30 nm厚的氧化叙膜藉由例如CVD方 法被沉積在整個表面上，以形成氧化组膜的電容器介電膜 78(第13B圖）。氧化鈕膜例如藉由使用氧與鈕戊乙氧基 (Ta(OC2H5)5)在480°C的基材溫度下並在1·3 Ton*的壓力下 被形成，而形成氧化鈕膜的電容器介電膜78。 接著，熱加工在υν·〇3、〇3或Ηβ的氣氛下被進行， 以在加速PET水解反應的同時填滿在氧化鈕膜中的氧空 位。熱加工例如在UV-03中以480°C進行2小時。 接下來，30-50 nm厚的釕膜80藉由CVD方法被沉積在 整個表面上。例如，約1〇11111厚的晶粒層被濺鍍方法形成， 一釕膜被CVD方法形成，藉此形成具有所欲厚度的釕膜。 為藉由CVD方法形成釕膜，例如Ru(EtCp)2被使用作為釕 膜，並且該膜被以300它形成。在該等條件下，釕膜的氧濃 度可以是例如lx 1〇21 cm_3,並且碳濃度可以是例如5χ 1〇2〇 cm_3。在該等條件下被形成的膜包含大量的氧，並且在電 容器介電膜78與釕膜80之間的黏著性可以被改善。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公爱） (請先閲讀背面之注意事項再填寫本頁) 訂· ，線| 21 543185 A7 B7 五、發明説明（19) 接著，熱加工在形成氣體氣氛（3% H2 + 97% N2)中以 例如400°C進行1小時，以減少釕膜80的不純物。在熱加工 之後釕膜中的不純物分佈例如如第1圖所示。在電容器介電 膜78與釕膜80(平板電極88)之間的黏著性可以被進一步地 改善。 接下來，50 nm厚的TiN膜被例如濺鍍方法形成在整個 表面上。TiN膜用以改善在平板電極88與插塞96之間的黏 著形。 接著，例如300 nm厚的氧化矽膜藉由例如CVD方法沉 積在整個表面上，而形成氧化矽膜的間層絕緣膜84(第14 圖）。 爾後，間層絕緣膜84、TiN膜82與釕膜80藉由微影與 蝕刻程序而被形成圖案，以形成具有被以TiN膜82與間層 絕緣膜84覆蓋的上表面之釕膜80的平板電極88。 接著，1000 nm厚的氧化矽膜藉由例如CVD方法而被 沉積在整個表面上，並且氧化矽膜的表面被CMP方法研 膜，而形成具有經平坦化表面的氧化矽膜之間層絕緣膜90。 接下來，藉由微影與蝕刻程序，接孔92與接孔94被形 成分別貫穿間層絕緣膜90向下接到平板電極88，以及貫穿 間層絕緣膜90、蝕刻檔止膜68、間層絕緣膜66、蝕刻檔止 膜64及氮化矽膜54而向下接到位元線48(第15圖）。例如， 間層絕緣膜90、84、54在0.05 Torr的壓力下、以1500 W的 電力並以C4F4/CO/Ar/O2=15/300/350/5 seem的氣體流速被 蝕刻，其係為用以確保相對於氮化矽膜之蝕刻選擇性的條 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 冒裝丨 、τ. ，線- 22 543185 A7 B7 五、發明説明（20 ) 件。餘刻樓止膜68、64與氮化石夕膜54在0.05 Torr的壓力下、 以1500 W的電力並以CHF3/CO/O2=50/150/5 seem的氣體流 速被蝕刻，其係為用以確保相對於氧化矽膜之蝕刻選擇性 的條件。 接著，25 nm厚的氮化碳/鈦層膜之黏著層與250 nm厚 的鎢膜藉由例如濺鍍方法而被沉積在整個表面上，並藉由 CMP方法被研膜直到間層絕緣膜90的表面被暴露出來，而 形成被埋入接孔92之插塞96以及被埋處接孔94中的插塞 98(第 16圖）。 接著，熱加工在形成氣體氣氛（3% H2 + 97% N2)中， 在例如400°C下被進行1小時。熱加工之後被進行在氮氣氣 氛中例如以500°C進行1小時的熱加工。兩次的熱加工可以 減少在後段程序中對於電容器的損壞，直到插塞96、98已 經被形成，藉此能夠改善電容器的特性。 接下來，10 nm厚欲成為阻障金屬的氮化鈦、300 nm 厚的鋁膜或銅膜藉由例如濺鍍方法而被沉積在整個表面上 並被形成圖案，而形成經由插塞96、98而被電氣地連接至 下内連層的内連層100。 接著，例如1000 nm厚的氧化矽膜藉由例如CVD方法 沉積在整個表面上，並且氧化矽表面被CMP方法研磨，而 形成具有經平坦化表面之氧化矽膜的間層絕緣膜1〇2(第16 圖）。 之後，接孔104藉由微影與蝕刻程序貫穿間層絕緣膜 102而向下地形成至内連層100。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背如之注意事項再填寫本頁) 、\吞 ，線- 23 543185 A7 _B7 五、發明説明（21 ) 接下來，25 nm厚的氮化鈦/鈦層結構之黏著層與25〇 nm厚的鎢膜藉由例如濺鍍方法而被沉積在整個表面上，並 藉由CMP研磨直到間層絕緣膜102的表面被暴露出來而形 成經埋入接孔104之插塞106。 爾後，一 10 nm厚欲成為阻障金屬的氮化鈦膜與3〇〇 nm厚的鋁膜或銅膜藉由例如濺鍍方法被沉積在整個表面 上並被形成圖案，而形成經由插塞106被電氣地連接至内連 層100上之内連層108。 之後，一例如300 nm厚的氧化矽膜與一例如6〇〇 nm厚 氮化矽膜藉由例如CVD方法沉積在整個表面上，以形成最 上層保護膜（第17圖）。 接下來，熱加工在形成氣體氣氛（3% H2 + 97% N2)中 例如以400°C進行1小時，以恢復電晶體特性。 所以，包含各具有一組電晶體與一組電容器之記憶體 晶胞的DRAM被製造。 弟18 A與18B圖為藉由掃描式電子顯微鏡所觀察到的 半導體元件之截面結構圖。第18A顯示一在電容器已經被 形成之後在氮氣氣氛中在400°C下遭受熱加工一小時的樣 品。第18B圖顯示一在電容器已經被形成之後在形成氣體 氣氛中在400°C下遭受熱加工一小時，並進一步遭受在氮氣 氣氣中在400 C下進行一小時的熱加工之樣品。 如圖所示，僅遭受到氮氣氣氛中之熱加工的樣品於電 容器介電膜78與平板電極88之間的介面處具有剝離現象。 然而’遭受形成氣體氣氛中之熱加工與氮氣氣氛中之熱加 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閱讀背如之注意事項再填寫本頁) ▼裝— .、可| ，線| 24 B7 五、發明説明（22) 工的樣品不具有剝離現象。 (請先閲讀背面之注意事項再填寫本頁) 如上所述，根據本實施例，在電容器介電膜與平板電 極間之介面處的剝離可以被避免，並且因為熱加工所造成 電容器之電氣特性的降低能夠被減少。 在本實施例中，在電容器介電膜與平板電極間介電的 黏著性與電容器之電氣特性可以藉由⑴進行用以形成儲 存電極與平板電極之條件的最佳化；⑺在欲成為平板電 極之钉膜已被形成後且在形成圖案之前，在形成氣體氣氛 中進行熱加工；以及（3)在後段程序終於形成氣體氣氛中 進行熱加工。然而，上述任何一種方式可以被使用，或是 上述方式任兩種的結合可以被使用。 在幵》成氣體氣氛中的熱加工可以被進一步加在儲存電 極被形成之後且電容器介電膜被形成之前。藉由進行此種 熱加工，儲存電極的不純物濃度可以被減少，藉此能夠進 一步地改善電容器特性。 [修正型] 本發明未被限制在上述的實施例中，而可以涵蓋其他 各種的修正。 例如，在上述實施例中，如典型的例示，電容器介電 膜藉由氧化鈕膜而被舉例說明，並且釕膜被使用作為電極 材料。本發明未被限制於氧化鈕膜與釕膜的結合型式中。 作為電極材料，為具有與被使用在上述實施例中的釕 共同特性之鉑群族之元素，銥（Ir)、铑（Rh)、鉑（Pt)、鈀（pd)、 本紙張尺度適用中國國家標準（CNS) A4規格（21〇χ297公釐） 25 經濟部智慧財產局員工消費合作社印製 543185 A7 B7 五、發明說明（2) 锇（Os)可以被有效地使用。為該等金屬的氧化物之氧化釕 (RuOx)、氧化銥（IrOx)與SRO亦可以被使用作為電極材料。 本發明可以被應用在氧化#(ZK)x)膜、氧化铪（HfOx) 膜、BST膜、STO膜與PZT膜被作為使用上述助益材料作為 電極材料之乳化介電材料。 在上述實施例中，本發明被應用至DRAM上。然而， 本發明不僅可以應用在DRAM上，亦可被廣泛地應用在具 有MIM結構的電容器之半導體元件上。例如，本發明可以 被應用在使用鐵電膜作為電容器介電膜之鐵電記憶體上。 元件標號對照表 10 砍基材 12 元件隔離膜 14 閘極隔離膜 16 多晶矽膜 18 鎢膜 20 閘極電極 22 氮化矽膜 24 源極/汲極擴散層 26 源極/汲極擴散層 28 側壁隔離膜 30 間層隔離膜 32 接孔 34 接孔 36 插塞 38 插塞 40 間層膜離膜 42 接孔 48 位元線 50 黏著層 51 嫣膜 52 鎢膜 54 氮化矽膜 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝
Γ . 氤 ϋ ϋ *-丨、I ϋ ·ϋ ϋ I I 26 543185 A7 B7 ( 2> 56 側壁絕緣膜 58 間層隔離膜 60 接孔 62 插塞 64 餘刻稽止膜 66 間層絕緣膜 68 餘刻播止膜 70 間層絕緣膜 72 開口 74 黏著層 76 儲存電極 78 電容器介電 80 釕膜 82 TiN膜 84 間層隔離膜 88 平板電極 90 間層隔離膜 92 接孔 94 接孔 96 插塞 98 插塞 100 内連層 102 間層絕緣膜 104 接孔 106 插塞 108 内連層 (請先閱讀背面之注意事項再填寫本頁) · -ιϋ ϋ— I 一 口、I ϋ m I I I - 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 27

Claims (1)

  1. 543185 申凊專利範圍 L 一種電容器，係包含： 一金屬下電極； 一被形成在該下電極上 電臈；以及 一被在該電容器介電膜上之金屬上電極， 同。在该下電極中的不純物濃度與在該上電極中的不 2·根據申請專利範圍第！項之電容器，里中 度。在該上電極中的碳濃度低於在該下電極中的碳遭 3.根據申請專利範圍第1項之電容器，其中 在該上電極中的氧濃度高於在該下電極中的氧漠 之氧化介電膜的電容器介 頁 度。 4. 根據申請專利範圍第2項之電容器，其中在該上電極中的氧濃度高於在該下電極中的氧濃 度 5· 一種製造電容器之方法，係包含下列步驟： 在一基材上方形成一金屬的下電極； 在該下電極上形成一氧化介電膜的電容器介電 膜； 在該電容器介電膜上沉積一金屬膜； 在沉積該金屬膜的步驟後在含氫的氣氛中進行熱 加工；以及 將該金屬膜形成圖案以在進行熱加工的步驟後形 费 本紙張尺度適用中國國家標準（CNS) Α4規格（210 X 297公釐） -28 - 543185 A8 B8 C8 D8 六' 申請專利範圍 ^ ~---- 成一以金屬膜構成之上電極。 6· 一種製造電谷器方法，係包含下列步驟： 在一基材上方形成一金屬下電極； 在該下電極上形成一氧化介電膜之電容器介電 膜；以及 在該電容器介電膜上形成一金屬上電極， 用以形成該下電極與該上電極之條件係被控制， 使知在該上電極中的氧濃度較在該下電極中的氧濃度 更高。 X 7·根據申請專利範圍第5項之製造電容器之方法，其中形 成該上電極之步驟包含下列步驟： 沉積一金屬膜； 使δ亥金屬膜經歷在含氫氣氛中之熱加工處理；以 及 將該金屬膜形成圖案，而形成該金屬膜上電極。 8 · 一種製造半導體元件之方法，係包含下列步驟： 在一半導體基材上方形成一金屬下電極； 在該下電極上形成一氧化介電膜的電容器介電 膜； 在5亥電谷器介電膜上沉積一金屬膜； 在沉積該金屬膜的步驟後在含氫氣氛中進行一熱 加工；以及 將該金屬膜形成圖案，以在進行熱加工的步驟之 後形成一金屬膜上電極。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） .......... •…訂·、 (請4·閱讀背一g·之注意事項再填窝本頁) 29 543185 六、申請專利範圍 A8 B8 C8 D8
    9· 一種製造半導體元件之方法，係包含下列步驟： 在一半導體基材上方形成一金屬下電極； 在該下電極上形成一氧化介電膜的電容器介電 膜； 在δ亥電谷器介電膜上形成一金屬上電極； 在形成該上電極的步驟後於含氫氣氛中進行一熱 加工；以及 在進行熱加工步驟後於該上電極上方形成一最上 層保護膜。 10.根據申請專利範圍第9項之製造半導體元件之方法，係 進一步包含下列步驟： 在於含氫氣氛中進行熱加工的步驟厚在一氮氣氣 氛中進行熱加工。 11 ·根據申請專利範圍第8項之製造半導體元件之方法，其 中 用以形成該下電極與該上電極之條件被控制，使 付该上電極的氧濃度較該下電極的氧濃度更高。 12·根據申請專利範圍第9項之製造半導體元件之方法，其 中 用以形成該下電極與該上電極之條件被控制，使 得該上電極的氧濃度較該下電極的氧濃度更高。 13·根據申請專利範圍第1〇項之製造半導體元件之方法， 其中 用以形成該下電極與該上電極之條件被控制，使 請 先， 閱 讀 背. 面 之 注 意 事 項 本 頁
    訂
    -30 - 543185 A8 B8 C8 D8 六、申請專利範圍 得該上電極的氧濃度較該下電極的氧濃度更高。 (請先閲讀背，面之注意事項再填寫本頁) 訂— 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 31
TW091114195A 2001-10-30 2002-06-27 Capacitor, method for fabricating the capacitor, and method for fabricating semiconductor device TW543185B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001332706A JP4342131B2 (ja) 2001-10-30 2001-10-30 容量素子の製造方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW543185B true TW543185B (en) 2003-07-21

Family

ID=19148089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091114195A TW543185B (en) 2001-10-30 2002-06-27 Capacitor, method for fabricating the capacitor, and method for fabricating semiconductor device

Country Status (4)

Country Link
US (2) US6690054B2 (zh)
JP (1) JP4342131B2 (zh)
KR (1) KR100815657B1 (zh)
TW (1) TW543185B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9051641B2 (en) * 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
KR100468774B1 (ko) * 2002-11-26 2005-01-29 삼성전자주식회사 반도체 메모리 소자의 제조방법
JP2005032800A (ja) * 2003-07-08 2005-02-03 Renesas Technology Corp 半導体装置の製造方法
US20070001208A1 (en) * 2005-06-30 2007-01-04 Andrew Graham DRAM having carbon stack capacitor
DE102005056262A1 (de) * 2005-11-25 2007-05-31 Infineon Technologies Ag Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement
JP2007165788A (ja) * 2005-12-16 2007-06-28 Tokyo Electron Ltd 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
KR100790237B1 (ko) * 2005-12-29 2008-01-02 매그나칩 반도체 유한회사 이미지 센서의 금속배선 형성방법
US7615480B2 (en) * 2007-06-20 2009-11-10 Lam Research Corporation Methods of post-contact back end of the line through-hole via integration
JP2010080737A (ja) * 2008-09-26 2010-04-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5193913B2 (ja) * 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
JP2011060825A (ja) 2009-09-07 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
JP5462885B2 (ja) * 2009-12-18 2014-04-02 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
KR101195268B1 (ko) * 2011-02-14 2012-11-14 에스케이하이닉스 주식회사 커패시터 및 복층 금속 콘택을 포함하는 반도체 소자 및 형성 방법
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
US20210327881A1 (en) * 2020-04-17 2021-10-21 Micron Technology, Inc. Methods of Utilizing Etch-Stop Material During Fabrication of Capacitors, Integrated Assemblies Comprising Capacitors
US11121135B1 (en) * 2020-05-15 2021-09-14 Winbond Electronics Corp. Structure of memory device
US11610999B2 (en) * 2020-06-10 2023-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Floating-gate devices in high voltage applications

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239445B2 (ja) * 1992-06-09 2001-12-17 セイコーエプソン株式会社 誘電体素子及びその製造方法並びに半導体記憶装置
JP3587004B2 (ja) * 1996-11-05 2004-11-10 ソニー株式会社 半導体メモリセルのキャパシタ構造及びその作製方法
KR100258979B1 (ko) * 1997-08-14 2000-06-15 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법
US6078072A (en) * 1997-10-01 2000-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a capacitor
KR100252058B1 (ko) * 1997-12-30 2000-04-15 윤종용 요철형 표면을 갖는 스토리지 전극을 구비하는 캐패시터 및 그제조방법
KR19990065749A (ko) * 1998-01-16 1999-08-05 윤종용 질화막과 산화막의 복합막을 유전체막으로 갖는 반도체 소자의 커패시터
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
JP2001203334A (ja) * 1999-11-10 2001-07-27 Mitsubishi Electric Corp キャパシタを有する半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20030035815A (ko) 2003-05-09
US6924193B2 (en) 2005-08-02
JP4342131B2 (ja) 2009-10-14
JP2003133438A (ja) 2003-05-09
US6690054B2 (en) 2004-02-10
KR100815657B1 (ko) 2008-03-20
US20040097050A1 (en) 2004-05-20
US20030107076A1 (en) 2003-06-12

Similar Documents

Publication Publication Date Title
TW543185B (en) Capacitor, method for fabricating the capacitor, and method for fabricating semiconductor device
US6198144B1 (en) Passivation of sidewalls of a word line stack
US7364967B2 (en) Methods of forming storage capacitors for semiconductor devices
JP2003068987A (ja) 半導体記憶装置およびその製造方法
JPH10189908A (ja) 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法
TW574754B (en) Semiconductor integrated circuit device and method of manufacturing the same
JPH08335682A (ja) 電子デバイス製造方法
TWI232519B (en) Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture
JP2004055813A (ja) 半導体装置及びその製造方法
TW559982B (en) Methods of forming metal-comprising materials and capacitor electrodes; and capacitor constructions
US20020013027A1 (en) Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor
JP2886524B2 (ja) 半導体素子のコンデンサの製造方法
JP2841056B2 (ja) 半導体素子のキャパシタの製造方法
JP2003224206A (ja) 半導体装置及びその製造方法
JP2005116675A (ja) 半導体装置およびその製造方法
US6306666B1 (en) Method for fabricating ferroelectric memory device
JP4357146B2 (ja) 酸化物誘電体膜の成膜方法及び半導体装置の製造方法
JPH11145410A (ja) 半導体装置およびその製造方法
JP3929743B2 (ja) 容量素子の製造方法
JP2880039B2 (ja) 半導体装置の製造方法
JP4162879B2 (ja) 半導体装置の製造方法
KR20010059002A (ko) 반도체 소자의 캐패시터 형성방법
KR100646947B1 (ko) 반도체 소자의 커패시터 제조 방법
JP2003264245A (ja) 半導体装置及びその製造方法
JP2004356439A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent