JP2003224206A

JP2003224206A - 半導体装置及びその製造方法

Info

Publication number: JP2003224206A
Application number: JP2002020518A
Authority: JP
Inventors: Hisaya Suzuki; 寿哉鈴木
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-01-29
Filing date: 2002-01-29
Publication date: 2003-08-08

Abstract

(57)【要約】【課題】貴金属電極を用いたキャパシタを有する半導
体装置及びその製造方法に関し、キャパシタ特性を劣化
することなくトランジスタの特性を向上しうる半導体装
置及びその製造方法を提供する。【解決手段】半導体基板１０上に形成されたトランジ
スタと、トランジスタに電気的に接続されたキャパシタ
とを有する半導体装置であって、トランジスタとキャパ
シタとの間に形成された水素供給膜４４と、水素供給膜
４４とキャパシタとの間に形成された水素拡散防止膜４
５とを有する。これにより、キャパシタ特性の劣化を防
止しつつ、トランジスタの特性向上を図ることができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に、貴金属電極を用いたキャパシ
タを有する半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】ＤＲＡＭは、１トランジスタ、１キャパ
シタで構成できる半導体記憶装置であり、従来より高密
度・高集積化された半導体記憶装置を製造するための構
造や製造方法が種々検討されている。特に、ＤＲＡＭに
おけるキャパシタの構造は高集積化に多大な影響を与え
るため、如何にして装置の高集積化を阻害せずに所望の
蓄積容量を確保するかが重要である。

【０００３】高集積化を図るためにはメモリセル面積を
縮小することが不可欠であり、キャパシタの形成される
面積をも小さくする必要がある。そこで、柱状やシリン
ダ状のキャパシタ構造を採用することにより高さ方向に
キャパシタの表面積を広げ、キャパシタが形成される領
域の面積を増加することなく所望の蓄積容量を確保する
ことが提案されている。

【０００４】更に、キャパシタ誘電体膜としても、従来
のシリコン酸化膜やシリコン窒化膜よりも大きな誘電率
を有する酸化タンタル膜（ＴａＯｘ）、ＢＳＴ（ＢａＳ
ｒＴｉＯｘ）、ＳＴＯ（ＳｒＴｉＯｘ）などの高誘電率
膜を用い、より蓄積容量を高める検討がなされている。

【０００５】これら高誘電率膜をキャパシタ誘電体膜と
して用いる場合、電極材料としては、酸化耐性に優れ且
つキャパシタ誘電体膜と反応しない材料が必要である。
そこで、このような電極材料として、ルテニウム（Ｒ
ｕ）やイリジウム（Ｉｒ）などの貴金属材料が検討され
ている。

【０００６】高誘電率膜を用いたキャパシタを有する従
来の半導体装置の製造方法について図１９乃至図２１を
用いて説明する。図１９乃至図２１は従来の半導体装置
の製造方法を示す工程断面図である。

【０００７】まず、シリコン基板２００上に、通常のＭ
ＯＳトランジスタの製造方法と同様にして、ゲート電極
２０２及びソース／ドレイン拡散層２０４、２０６を有
するメモリセルトランジスタと、ゲート電極２０８及び
ソース／ドレイン拡散層２１０を有する周辺回路用トラ
ンジスタを形成する。

【０００８】次いで、メモリセルトランジスタ及び周辺
回路用トランジスタを覆う層間絶縁膜２１８上に、プラ
グ２１２を介してソース／ドレイン拡散層２０４に電気
的に接続されたビット線２１４と、プラグ２１５を介し
てソース／ドレイン拡散層２１０に電気的に接続された
配線層２１６とを形成する。なお、図示する断面にはビ
ット線２１４は現れないため、ビット線２１４は点線で
示している。

【０００９】次いで、ビット線２１４及び配線層２１６
が形成された層間絶縁膜２１８上に、層間絶縁膜２２０
を形成する（図１９（ａ））。

【００１０】次いで、層間絶縁膜２２０、２１８に、プ
ラグ２２２を介してソース／ドレイン拡散層２０６に電
気的に接続されたプラグ２２４を埋め込む（図１９
（ｂ））。

【００１１】次いで、プラグ２２４が埋め込まれた層間
絶縁膜２２０上に、例えばＣＶＤ法により、例えばシリ
コン窒化膜よりなるエッチングストッパ膜２２６と、例
えばシリコン酸化膜よりなる層間絶縁膜２２８と、例え
ばシリコン窒化膜よりなるエッチングストッパ膜２３０
と、例えばシリコン酸化膜よりなる層間絶縁膜２３２
と、例えばアモルファスシリコン膜よりなるハードマス
ク２３４とを順次形成する。

【００１２】次いで、リソグラフィー及びドライエッチ
ングにより、ハードマスク２３４、層間絶縁膜２３２、
エッチングストッパ膜２３０、層間絶縁膜２２８、エッ
チングストッパ膜２２６をパターニングし、プラグ２２
４に達する開口部２３６を形成する（図１９（ｃ））。

【００１３】次いで、全面に、例えばスパッタ法によ
り、例えば窒化チタン（ＴｉＮ）膜とルテニウム膜とを
堆積する。

【００１４】次いで、ルテニウム膜上に、例えばスピン
コート法により、例えばレジスト膜やＳＯＧ膜などより
なる保護膜２３９を塗布し、窒化チタン膜及びルテニウ
ム膜が形成された開口部２３６内を保護膜２３９によっ
て充填する。

【００１５】次いで、例えばＣＭＰ法により、層間絶縁
膜２３２の表面が露出するまで、レジスト膜２３９、ル
テニウム膜、窒化チタン膜、ハードマスク２３４を平坦
に除去する。この際、保護膜２３９は、開口部２３６内
に削り滓が入り込むのを防止するための保護膜として機
能する。

【００１６】こうして、開口部２３６の内壁及び底部に
沿って形成され、プラグ２２４に電気的に接続された、
窒化チタン膜よりなる密着層２３７と、ルテニウム膜よ
りなる蓄積電極２３８とを形成する（図２０（ａ））。

【００１７】ここで、密着層２３７は、プラグ２２４、
層間絶縁膜２２０，２３８、エッチングストッパ膜２２
６，２３０と、蓄積電極２３８との間の密着性を向上す
るための膜である。

【００１８】次いで、例えば弗酸水溶液を用いたウェッ
トエッチングにより、エッチングストッパ膜２３０をス
トッパとして層間絶縁膜２３２を等方的にエッチングす
る（図２０（ｂ））。この際、保護膜２３９としてＳＯ
Ｇ膜などシリコン酸化膜とほぼ等しいエッチング特性を
有する膜を用いる場合には、層間絶縁膜２３２とともに
エッチング除去する。

【００１９】次いで、例えば硫酸過水溶液を用いたウェ
ットエッチングにより、密着層２３７を、蓄積電極２３
８、層間絶縁膜２２０，２３８、エッチングストッパ膜
２２６，２３０に対して選択的にエッチングする（図２
１（ａ））。この際、保護膜２３９としてレジスト膜を
用いる場合には、層間絶縁膜２３２とともにエッチング
除去される。

【００２０】このエッチングは、密着層２３７と後述す
るキャパシタ誘電体膜２４０とが直接接触することによ
るキャパシタ特性の劣化を防止するためのものであり、
少なくとも蓄積電極２３８とエッチングストッパ膜２３
０との間に間隙が形成されるまで密着層２３７をエッチ
ングする。なお、密着層２３７を除去する技術に関して
は、例えば同一出願人による特願平１０−３１５３７０
号明細書に詳述されている。

【００２１】次いで、全面に、例えばＣＶＤ法により、
例えばＴａ₂Ｏ₅やＢＳＴ膜などよりなる誘電体膜を堆積
し、これら誘電体膜よりなり蓄積電極２３８を覆うキャ
パシタ誘電体膜２４０を形成する。

【００２２】次いで、全面に、例えばＣＶＤ法により例
えばルテニウム膜を堆積してパターニングし、キャパシ
タ誘電体膜２４０を介して蓄積電極２３８を覆うルテニ
ウム膜よりなるプレート電極２４２を形成する（図２１
（ｂ））。

【００２３】こうして、蓄積電極２３８、キャパシタ誘
電体膜２４０、プレート電極２４２を有し、メモリセル
トランジスタのソース／ドレイン拡散層２０６に電気的
に接続されたキャパシタを有するＤＲＡＭが製造されて
いた。

【００２４】

【発明が解決しようとする課題】上述の通り、従来の半
導体装置の製造方法では、蓄積電極２３８の外側面を露
出するために、層間絶縁膜２３２を弗酸系の水溶液を用
いたウェットエッチングにより除去していた。

【００２５】しかしながら、シリコン酸化膜やシリコン
窒化膜などの層間絶縁膜を構成する絶縁材料は、貴金属
材料よりなる蓄積電極２３８に対する密着性が悪いた
め、これらの密着性を向上して弗酸水溶液が下層に染み
こまないように、層間絶縁膜２２８，２３２及びエッチ
ングストッパ膜２２６，２３０と蓄積電極２３８との間
には密着層２３７を設ける必要があった。

【００２６】この場合、密着層２３７は、蓄積電極２３
８の形成後、キャパシタ誘電体膜２４０の形成前に除去
する必要があるが、密着層２３７の除去には硫酸過水
（Ｈ₂ＳＯ₄／Ｈ₂Ｏ₂）や塩酸過水（ＨＣｌ／Ｈ₂Ｏ₂）な
どの薬液を用いるため、蓄積電極２３８の内部底面のピ
ンホールを通してこの薬液が染みこみ、プラグ２２４が
エッチングされることがあった。

【００２７】また、高誘電率膜を用いてキャパシタを形
成する場合、トランジスタの特性向上のために行われる
フォーミングガスアニールによってキャパシタ特性が劣
化することがある。これは、蓄積電極２３８を構成する
貴金属の触媒作用によって水素のラジカルが発生するた
めと考えられている。このため、キャパシタ特性を向上
する観点からは、キャパシタ上を水素の拡散を防止する
膜で覆うことが望ましい。しかしながら、キャパシタ上
に水素の拡散を防止する膜を設けると、キャパシタの下
層に設けられているトランジスタまで水素が到達せず、
フォーミングガスアニールの本来の目的であるトランジ
スタの特性向上を図ることができなくなる。

【００２８】本発明の目的は、キャパシタ特性を劣化す
ることなくトランジスタに水素を供給しうる半導体装置
及びその製造方法を提供することにある。

【００２９】また、本発明の他の目的は、犠牲膜を除去
する際におけるコンタクト特性の劣化や下層構造の破壊
を防止しうる半導体装置の製造方法を提供することにあ
る。

【００３０】

【課題を解決するための手段】上記目的は、半導体基板
上に形成されたトランジスタと、前記トランジスタに電
気的に接続されたキャパシタとを有する半導体装置であ
って、前記トランジスタと前記キャパシタとの間に形成
され、水素を含有する第１の膜と、前記第１の膜と前記
キャパシタとの間に形成され、水素の拡散を防止する第
２の膜とを有することを特徴とする半導体装置によって
達成される。

【００３１】また、上記目的は、半導体基板上にトラン
ジスタを形成する工程と、前記トランジスタが形成され
た前記半導体基板上に、水素を含有する第１の膜を形成
する工程と、前記第１の膜が形成された前記半導体基板
上に、水素の拡散を防止する第２の膜と前記第２の膜が
形成された前記半導体基板上に、前記トランジスタに電
気的に接続されたキャパシタを形成する工程とを有する
ことを特徴とする半導体装置の製造方法によっても達成
される。

【００３２】また、上記他の目的は、半導体基板上に、
開口部を有する犠牲膜を形成する工程と、前記開口部内
に、前記開口部の壁面に沿って形成された貴金属材料よ
りなる電極と、前記電極が形成された前記開口部内を充
填する保護膜とを形成する工程と、前記犠牲膜及び前記
保護膜を除去する工程とを有し、前記犠牲膜及び前記保
護膜のうちの少なくとも一方を、シリコン酸化膜、シリ
コン窒化膜及び前記貴金属材料に対して選択的に除去し
うるポリマによって形成することを特徴とする半導体装
置の製造方法によって達成される。

【００３３】

【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による半導体装置及びその製造方法について図１
乃至図１２を用いて説明する。

【００３４】図１は本実施形態による半導体装置の構造
を示す平面図、図２は本実施形態による半導体装置の構
造を示す概略断面図、図３乃至図１２は本実施形態によ
る半導体装置の製造方法を示す工程断面図である。

【００３５】はじめに、本実施形態による半導体装置の
構造について図１及び図２を用いて説明する。

【００３６】シリコン基板１０上には、素子領域を画定
する素子分離膜１２が形成されている。素子領域上に
は、ゲート電極２０とソース／ドレイン拡散層２４、２
６とを有するメモリセルトランジスタが形成されてい
る。ゲート電極２０は、図１に示すように、ワード線を
兼ねる導電膜としても機能する。メモリセルトランジス
タが形成されたシリコン基板１０上には、ソース／ドレ
イン拡散層２４に接続されたプラグ３６及びソース／ド
レイン拡散層２６に接続されたプラグ３８とが埋め込ま
れた層間絶縁膜３０が形成されている。

【００３７】層間絶縁膜３０上には、膜中に水素を含む
シリコン窒化膜よりなる水素供給膜４４と、酸化タンタ
ル（Ｔａ₂Ｏ₅）膜よりなる水素拡散防止膜４５と、層間
絶縁膜４０とが形成されている。層間絶縁膜４０上に
は、プラグ３６を介してソース／ドレイン拡散層２４に
接続されたビット線４８が形成されている。ビット線４
８は、図１に示すように、ワード線（ゲート電極２０）
と交わる方向に延在して複数形成されている。ビット線
４８が形成された層間絶縁膜４０上には、層間絶縁膜５
８が形成されている。層間絶縁膜５８には、プラグ３８
に接続されたプラグ６２が埋め込まれている。

【００３８】層間絶縁膜５８上には、エッチングストッ
パ膜６４、層間絶縁膜６６及びエッチングストッパ膜６
８が形成されている。エッチングストッパ膜６８上に
は、エッチングストッパ膜６８、層間絶縁膜６６、エッ
チングストッパ膜６４を貫きプラグ６２に接続され、エ
ッチングストッパ膜６８上に突出して形成されたシリン
ダ状の蓄積電極７６が形成されている。蓄積電極７６上
には、酸化タンタル膜よりなるキャパシタ誘電体膜７８
を介して、ルテニウム膜よりなるプレート電極８０が形
成されている。プレート電極８０上には、例えば酸化タ
ンタル膜よりなる水素拡散防止膜８２が形成されてい
る。

【００３９】水素拡散防止膜８２上には、層間絶縁膜９
０が形成されている。層間絶縁膜９０上には、プラグ９
６を介してプレート電極８８に接続され、或いは、プラ
グ９８を介してビット線４８に接続された配線層１００
が形成されている。配線層１００が形成された層間絶縁
膜９０上には、層間絶縁膜１０２が形成されている。

【００４０】こうして、１トランジスタ、１キャパシタ
よりなるメモリセルを有するＤＲＡＭが構成されてい
る。

【００４１】このように、本実施形態による半導体装置
は、層間絶縁膜３０と層間絶縁膜４０との間に、水素供
給膜４４と水素拡散防止膜４５とが形成されていること
に主たる特徴がある。このようにして半導体装置を構成
することにより、キャパシタ上に水素拡散防止膜８２を
設けた場合であっても、フォーミングガスから水素を供
給する代わりに、水素供給膜４４中に含まれる水素をメ
モリセルトランジスタに供給することができる。したが
って、水素供給膜４４から放出される水素によってゲー
ト界面のサイトやシリコン基板上のサイトを水素によっ
てパッシベートすることができ、メモリセルトランジス
タの特性向上を図ることができる。また、水素供給膜４
４から放出される水素は水素拡散防止膜４５によってキ
ャパシタには達しないため、水素供給膜４４によってキ
ャパシタ特性を劣化することはない。これにより、フォ
ーミングガスアニールによるキャパシタ特性の劣化を防
止しつつ、メモリセルトランジスタの特性を向上するこ
とができる。

【００４２】次に、本実施形態による半導体装置の製造
方法について図３乃至図１２を用いて説明する。なお、
図３及び図４は図１のＡ−Ａ′線断面における工程断面
図を表し、図５乃至図１２は、図１のＢ−Ｂ′線断面に
おける工程断面図を表している。

【００４３】まず、シリコン基板１０の主表面上に、例
えば、ＳＴＩ（Shallow Trench Isolation）法により、
素子分離膜１２を形成する（図３（ａ））。例えば、ま
ず、シリコン基板１０上に膜厚１００ｎｍのシリコン窒
化膜（図示せず）を形成する。次いで、このシリコン窒
化膜を、素子領域となる領域に残存するようにパターニ
ングする。次いで、パターニングしたシリコン窒化膜を
ハードマスクとしてシリコン基板１０をエッチングし、
シリコン基板１０に例えば深さ２００ｎｍの素子分離溝
を形成する。次いで、例えばＣＶＤ法によりシリコン酸
化膜を全面に堆積した後、シリコン窒化膜が露出するま
でこのシリコン酸化膜をＣＭＰ（化学的機械的研磨：Ch
emical Mechanical Polishing）法により研磨し、素子
分離溝内に選択的にシリコン酸化膜を残存させる。この
後、シリコン窒化膜を除去し、シリコン基板１０の素子
分離溝に埋め込まれたシリコン酸化膜よりなる素子分離
膜１２を形成する。

【００４４】次いで、メモリセル領域のシリコン基板１
０中にＰウェル（図示せず）を形成し、しきい値電圧制
御のためのイオン注入を行う。

【００４５】次いで、素子分離膜１２により画定された
複数の素子領域上に、例えば熱酸化法により、例えば膜
厚５ｎｍのシリコン酸化膜よりなるゲート絶縁膜１４を
形成する。なお、ゲート絶縁膜１４としては、シリコン
窒化酸化膜などの他の絶縁膜を適用してもよい。

【００４６】次いで、ゲート絶縁膜１４上に、例えばポ
リシリコン膜１６とタングステン膜１８との積層膜より
なるポリメタル構造のゲート電極２０を形成する（図３
（ｂ））。例えば、膜厚７０ｎｍのポリシリコン膜１６
と、膜厚５ｎｍのタングステンナイトライド（ＷＮ）膜
（図示せず）と、膜厚４０ｎｍのタングステン膜１８
と、膜厚２００ｎｍのシリコン窒化膜２２とを順次堆積
した後、リソグラフィー及びドライエッチングによりこ
れら膜を同一の形状にパターニングし、上面がシリコン
窒化膜２２で覆われ、タングステンナイトライド膜を介
してポリシリコン膜１６及びタングステン膜１８が積層
されてなるポリメタル構造のゲート電極２０を形成す
る。なお、ゲート電極２０は、ポリメタル構造に限られ
るものではなく、ポリゲート構造、ポリサイド構造、或
いは、金属ゲート等を適用してもよい。

【００４７】次いで、ゲート電極２０をマスクとしてイ
オン注入を行い、ゲート電極２０の両側のシリコン基板
１０中にソース／ドレイン拡散層２４、２６を形成す
る。

【００４８】こうして、シリコン基板１０上に、ゲート
電極２０、ソース／ドレイン拡散層２４、２６を有する
メモリセルトランジスタを形成する。

【００４９】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚３５ｎｍのシリコン窒化膜を堆積した後にエ
ッチバックし、ゲート電極２０及びシリコン窒化膜２２
の側壁にシリコン窒化膜よりなるサイドウォール絶縁膜
２８を形成する（図３（ｃ）、図５（ａ））。

【００５０】次いで、全面に、例えばＣＶＤ法により例
えばＢＰＳＧ膜を堆積した後、リフロー法及びＣＭＰ法
等により、シリコン窒化膜１８が露出するまでその表面
を研磨し、表面が平坦化されたＢＰＳＧ膜よりなる層間
絶縁膜３０を形成する。

【００５１】次いで、リソグラフィー及びドライエッチ
ングにより、層間絶縁膜３０に、ソース／ドレイン拡散
層２４に達するスルーホール３２と、ソース／ドレイン
拡散層２６に達するコンタクトホール３４とを、ゲート
電極２０及びサイドウォール絶縁膜２８に対して自己整
合的に形成する（図３（ｄ）、図５（ｂ））。

【００５２】次いで、層間絶縁膜３０に開口されたコン
タクトホール３２、３４内に、プラグ３６、３８をそれ
ぞれ埋め込む（図４（ａ）、図５（ｃ））。例えば、Ｃ
ＶＤ法により、砒素ドープした多結晶シリコン膜を堆積
した後、ＣＭＰ法によりシリコン窒化膜２２が露出する
まで研磨し、コンタクトホール３２、３４内に多結晶シ
リコン膜よりなるプラグ３６、３８を選択的に残存させ
る。

【００５３】次いで、全面に、例えばＰＥＣＶＤ法によ
り、例えば膜厚２０〜１００ｎｍのシリコン窒化膜を堆
積する。この際、例えば平行平板型の減圧ＣＶＤ装置を
用い、ソースガスとして例えばＳｉＨ₄及びＮＨ₃を用
い、成膜温度を例えば３００℃程度とする。これによ
り、シリコン窒化膜中には、３０％程度の水素が含有さ
れる。こうして、膜中に水素を多量に含むシリコン窒化
膜よりなる水素供給膜４４を形成する。

【００５４】なお、水素供給膜４４としては、水素を１
５％以上含むシリコン窒化膜を適用することが望まし
い。水素含有量が１５％未満の膜では、メモリセルトラ
ンジスタの特性向上に十分な水素を供給できないからで
ある。

【００５５】次いで、水素供給膜４４上に、例えば膜厚
５〜５０ｎｍ程度の酸化タンタル膜を堆積し、酸化タン
タル膜よりなる水素拡散防止膜４５を形成する。例え
ば、酸素とペントエトキシタンタル（Ｔａ（ＯＣ₂Ｈ₅）
₅）との混合ガスを用い、基板温度を４８０〜５００
℃、圧力を０．５Ｔｏｒｒとして成膜することにより、
酸化タンタル膜よりなる水素拡散防止膜４５を形成す
る。

【００５６】なお、水素拡散防止膜４５としては、酸化
タンタル膜のほか、酸化ニオブ（Ｎｂ₂Ｏ₅）膜、アルミ
ナ（Ａｌ₂Ｏ₃）膜、酸化ハフニウム（ＨｆＯ₂）膜、酸
化ジルコニウム（ＺｒＯ₂）膜などの他の金属酸化物膜
を用いてもよい。或いは、水素含有量が１５％未満であ
るシリコン窒化膜を用いてもよい。

【００５７】なお、水素供給膜４４及び水素拡散防止膜
４５は、少なくともメモリセル領域に形成されていれば
よい。したがって、水素拡散防止膜４５を形成後、周辺
回路領域の水素供給膜４４及び水素拡散防止膜４５を選
択的に除去するようにしてもよい。或いは、周辺回路領
域の水素拡散防止膜４５のみを選択的に除去するように
してもよい。

【００５８】次いで、水素拡散防止膜４５上に、例えば
ＣＶＤ法により、例えば膜厚２００ｎｍのシリコン酸化
膜を堆積し、シリコン酸化膜よりなる層間絶縁膜４０を
形成する。

【００５９】次いで、リソグラフィー及びドライエッチ
ングにより、層間絶縁膜４０、水素拡散防止膜４５及び
水素供給膜４４をパターニングし、プラグ３６に達する
コンタクトホール４２を形成する（図４（ｂ）、図５
（ｄ））。

【００６０】次いで、層間絶縁膜４０上に、コンタクト
ホール４２を介してプラグ３６に接続されたビット線４
８を形成する（図４（ｃ）、図６（ａ））。例えば、ま
ず、スパッタ法により、膜厚４５ｎｍの窒化チタン（Ｔ
ｉＮ）／チタン（Ｔｉ）の積層構造よりなる密着層５０
と、膜厚２５０ｎｍのタングステン（Ｗ）膜５１とを順
次堆積する。次いで、ＣＭＰ法によりタングステン膜５
１を研磨し、コンタクトホール４２内にタングステン膜
５１よりなるプラグを埋め込む。次いで、スパッタ法に
より、膜厚３０ｎｍのタングステン膜５２を堆積する。
次いで、ＣＶＤ法により、タングステン膜５２上に、膜
厚２００ｎｍのシリコン窒化膜５４を堆積する。次い
で、リソグラフィー技術及びエッチング技術により、シ
リコン窒化膜５４、タングステン膜５２及び密着層５０
をパターニングし、上面がシリコン窒化膜５４に覆わ
れ、密着層５０及びタングステン膜５２よりなり、プラ
グ３６を介してソース／ドレイン拡散層２４に接続され
たビット線４８を形成する。

【００６１】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚２０ｎｍのシリコン窒化膜を堆積した後にエ
ッチバックし、ビット線４８及びシリコン窒化膜５４の
側壁に、シリコン窒化膜よりなるサイドウォール絶縁膜
５６を形成する（図６（ｂ））。

【００６２】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚４００ｎｍのシリコン酸化膜を堆積し、ＣＭ
Ｐ法によりその表面を研磨する。こうして、表面が平坦
化されたシリコン酸化膜よりなる層間絶縁膜５８を形成
する。

【００６３】次いで、リソグラフィー及びドライエッチ
ングにより、層間絶縁膜５８、４０に、プラグ３８に達
するコンタクトホール６０を形成する（図６（ｃ））。
このとき、シリコン窒化膜に対して高い選択比をもつエ
ッチング条件でシリコン酸化膜をエッチングすることに
より、ビット線４８上を覆うシリコン窒化膜５４及びビ
ット線４８の側壁に形成されたサイドウォール絶縁膜５
６に自己整合でコンタクトホール６０を開口することが
できる。

【００６４】次いで、全面に、例えばスパッタ法によ
り、膜厚２５ｎｍの窒化チタン／チタンの積層構造より
なる密着層と、膜厚２５０ｎｍのタングステン膜とを堆
積した後、層間絶縁膜５８の表面が露出するまでＣＭＰ
法により研磨し、コンタクトホール６０内に埋め込まれ
たプラグ６２を形成する（図７（ａ））。

【００６５】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚４０ｎｍ程度のシリコン窒化膜を堆積し、シ
リコン窒化膜よりなるエッチングストッパ膜６４を形成
する。

【００６６】次いで、エッチングストッパ膜６４上に、
例えばＣＶＤ法により、例えば膜厚１００ｎｍのシリコ
ン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜
６６を形成する。

【００６７】次いで、層間絶縁膜６６上に、例えばＣＶ
Ｄ法により、例えば膜厚４０ｎｍ程度のシリコン窒化膜
を堆積し、シリコン窒化膜よりなるエッチングストッパ
膜６８を形成する。

【００６８】次いで、エッチングストッパ膜６８上に、
例えばＣＶＤ法により、例えば膜厚６００ｎｍのシリコ
ン酸化膜を堆積し、シリコン酸化膜よりなる犠牲膜７０
を形成する（図７（ｂ））。なお、本明細書おいて犠牲
膜とは、蓄積電極を形成する際の支持体として用いる膜
であって、蓄積電極の形成後に除去する膜を意味する。

【００６９】次いで、リソグラフィー及びドライエッチ
ングにより、犠牲膜７０、エッチングストッパ膜６８、
層間絶縁膜６６、エッチングストッパ膜６４をパターニ
ングし、蓄積電極の形成予定領域に、これら膜を貫いて
プラグ６２に達する開口部７２を形成する（図８
（ａ））。

【００７０】次いで、全面に、例えばＣＶＤ法により、
膜厚１０ｎｍの窒化チタン膜と、膜厚４０ｎｍのルテニ
ウム（Ｒｕ）膜とを堆積する。

【００７１】次いで、ルテニウム膜上に、例えばスピン
コート法により、構造式

【００７２】

【化１】

【００７３】で示されるアリレンエーテル系ポリマを塗
布する。

【００７４】次いで、例えば４５０℃の温度で熱処理を
行い、アリレンエーテル系ポリマ膜を硬化させる。こう
して、アリレンエーテル系ポリマ膜よりなる保護膜７３
を形成する。

【００７５】なお、保護膜７３には、後に形成する密着
層７４をエッチングするための薬液に対する耐性を有
し、層間絶縁膜やエッチングストッパ膜を構成するシリ
コン酸化膜やシリコン窒化膜並びに蓄積電極を構成する
貴金属膜に対して選択的に除去することができるポリマ
を適用する。このようなポリマとしては芳香族環が連な
る化学構造を有する物質が望ましく、一例として上述の
アリレンエーテル系ポリマが挙げられる。

【００７６】次いで、例えばＣＭＰ法及び反応性イオン
エッチング法により、犠牲膜７０の表面が露出するまで
保護膜７３、ルテニウム膜及び窒化チタン膜を研磨或い
はエッチングし、開口部７２の内壁に沿って形成され、
窒化チタン膜よりなる密着層７４と、ルテニウム膜より
なる蓄積電極７６とを形成する（図８（ｂ））。

【００７７】この際、保護膜７３は、開口部７２内に削
り滓が入り込むのを防止するための保護膜として機能す
る。また、保護膜７３は、密着層７４及び蓄積電極７６
の形成後、残存しておく。

【００７８】次いで、例えば弗酸水溶液を用いたウェッ
トエッチングなどの等方性エッチングにより、エッチン
グストッパ膜６８をストッパとして、犠牲膜７０を選択
的にエッチングする。この際、犠牲膜７０、エッチング
ストッパ膜６８，６４及び層間絶縁膜と蓄積電極７６と
の間の密着性は密着層７４によって向上されているた
め、薬液がエッチングストッパ膜６８よりも下層に入り
込むことを防止することができる。

【００７９】次いで、密着層７４を、例えば硫酸と過酸
化水素とを含む水溶液により、蓄積電極７６、エッチン
グストッパ膜６８、層間絶縁膜６６に対して選択的にエ
ッチングする（図９（ａ））。このエッチングは、密着
層７４と後に形成するキャパシタ誘電体膜７８との相性
が悪い場合を考慮したものであり、密着層７４と蓄積電
極７６との相性がよい場合には、必ずしも密着層７４を
除去する必要はない。密着層７４のエッチングは、少な
くともエッチングストッパ膜６８と蓄積電極７６との間
に間隙が形成されるまで行うことが望ましい。なお、キ
ャパシタ誘電体膜との相性に基づいて密着層を除去する
技術については、例えば、同一出願人による特願平１０
−３１５３７０号明細書に詳述されている。

【００８０】密着層７４のエッチング過程では、蓄積電
極７６の内面は保護膜７３によって覆われている。ま
た、アリレンエーテル系ポリマよりなる保護膜７３は、
硫酸と過酸化水素とを含む水溶液に不溶である。したが
って、密着層７４をエッチングする過程で薬液が蓄積電
極７６の内部底面に達することはなく、薬液がルテニウ
ム膜のピンホールを通して染み込んで蓄積電極７６下部
の密着層７４やプラグ６２を浸食することはない。これ
により、蓄積電極７６と下層のプラグ６２との間のコン
タクト特性の劣化を防止することができる。

【００８１】次いで、Ｎ₂／Ｈ₂プラズマを用いたドライ
エッチングを行い、保護膜７３を選択的に除去する。な
お、保護膜７３のエッチングでは、層間絶縁膜やエッチ
ングストッパ膜を構成するシリコン酸化膜やシリコン窒
化膜並びに蓄積電極を構成する貴金属膜に対して１０以
上の選択比を有するエッチング手段を適用することが望
ましい。

【００８２】なお、保護膜７３をアリレンエーテル系ポ
リマを用いるメリットは、Ｎ₂／Ｈ₂プラズマを用いたド
ライエッチングによって除去しうる点にもある。すなわ
ち、通常のレジストの場合、ドライエッチングで除去す
るためには酸素プラズマを用いる必要があるが、酸素プ
ラズマを用いると貴金属材料がエッチングされてしまう
ため処理温度を上げることができず、処理速度が大幅に
低下してしまう。一方、Ｎ₂／Ｈ₂プラズマを用いたドラ
イエッチングの場合、ルテニウムよりなる蓄積電極７６
がＮ₂／Ｈ₂プラズマに曝されることとなるが、Ｏ₂プラ
ズマを用いる場合とは異なり特性上影響を及ぼすことは
ない。

【００８３】次いで、超音波水や強アルカリ溶液などを
用いた後処理を行う。

【００８４】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚１０〜３０ｎｍの酸化タンタル膜を堆積し、
酸化タンタル膜よりなるキャパシタ誘電体膜７８を形成
する（図９（ｂ））。例えば、酸素とペントエトキシタ
ンタル（Ｔａ（ＯＣ₂Ｈ₅）₅）との混合ガスを用い、基
板温度を４６０℃、圧力を０．５Ｔｏｒｒとして成膜す
ることにより、酸化タンタル膜よりなるキャパシタ誘電
体膜７８を形成する。

【００８５】次いで、酸素を含む雰囲気中で熱処理を行
い、酸化タンタル膜中の酸素空孔を充填する。例えば、
ＵＶ−Ｏ₃中で、温度４８０℃、２分間の熱処理を行
い、酸化タンタル膜中の酸素空孔を充填する。

【００８６】次いで、キャパシタ誘電体膜７８上に、例
えば膜厚１０ｎｍのルテニウム膜を堆積し、ルテニウム
膜よりなるプレート電極８０を形成する。例えば、シー
ド層として例えば膜厚２ｎｍのルテニウム膜をスパッタ
法により形成した後、例えば膜厚８ｎｍのルテニウム膜
をＣＶＤ法により堆積することにより、トータル膜厚１
０ｎｍのルテニウム膜を形成する。ＣＶＤによる成膜で
は、例えば、成膜温度を３００℃、圧力を０．０５Ｔｏ
ｒｒ、ルテニウム源としてのＲｕ（ＥｔＣｐ） ₂の流量
を０．０６ｃｃ、Ｏ₂ガス流量を１６０ｓｃｃｍとして
ルテニウム膜を成膜する。

【００８７】次いで、次いで、プレート電極８０上に、
例えばＣＶＤ法により、例えば膜厚５〜５０ｎｍ程度の
酸化タンタル膜を堆積し、酸化タンタル膜よりなる水素
拡散防止膜８０を形成する。例えば、酸素とペントエト
キシタンタル（Ｔａ（ＯＣ₂Ｈ₅）₅）との混合ガスを用
い、基板温度を４８０〜５００℃、圧力を０．５Ｔｏｒ
ｒとして成膜することにより、酸化タンタル膜よりなる
水素拡散防止膜８２を形成する。

【００８８】次いで、リソグラフィー及びドライエッチ
ングにより、水素拡散防止膜８２、プレート電極８０、
キャパシタ誘電体膜７８をパターニングし、周辺回路領
域の水素拡散防止膜８２、プレート電極８０、キャパシ
タ誘電体膜７８を除去する（図１０）。

【００８９】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚１０００ｎｍのシリコン酸化膜を堆積し、Ｃ
ＭＰ法によりその表面を研磨し、表面が平坦化されたシ
リコン酸化膜よりなる層間絶縁膜９０を形成する。

【００９０】次いで、リソグラフィー及びドライエッチ
ングにより、層間絶縁膜９０及び水素拡散防止膜８２を
貫きプレート電極８０に達するコンタクトホール９２
と、層間絶縁膜９０、エッチングストッパ膜６８、層間
絶縁膜６６、エッチングストッパ膜６４及びシリコン窒
化膜５４を貫きビット線４８に達するコンタクトホール
９４とを形成する（図１１）。

【００９１】次いで、全面に、例えばスパッタ法によ
り、膜厚２５ｎｍの窒化チタン／チタンの積層構造より
なる密着層と、膜厚２５０ｎｍのタングステン膜とを堆
積した後、層間絶縁膜９０の表面が露出するまでＣＭＰ
法により研磨し、コンタクトホール９２内に埋め込まれ
たプラグ９６と、コンタクトホール９４内に埋め込まれ
たプラグ９８とを形成する。

【００９２】次いで、全面に、例えばスパッタ法によ
り、膜厚１０ｎｍのバリアメタルとなる窒化チタン膜
と、膜厚３００ｎｍのアルミ膜或いは銅膜とを堆積して
パターニングし、プラグ９６、９８を介して下層配線に
接続された配線層１００を形成する。

【００９３】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚１０００ｎｍのシリコン酸化膜を堆積し、Ｃ
ＭＰ法によりその表面を研磨し、表面が平坦化されたシ
リコン酸化膜よりなる層間絶縁膜１０２を形成する（図
１２）。

【００９４】この後、フォーミングガス（３％Ｈ₂＋９
７％Ｎ₂）中で、例えば４００℃、１時間のアニールを
行う。この際、フォーミングガス中に含まれる水素が内
部に浸入するが、メモリセル領域には水素拡散防止膜８
２が形成されているため、水素の進入によるキャパシタ
特性の劣化を防止することができる。また、キャパシタ
の下にはメモリセルトランジスタに水素を供給する水素
供給膜４４が形成されているため、水素拡散防止膜８２
を設けた場合であってもメモリセルトランジスタの特性
改善を図ることができる。

【００９５】こうして、１トランジスタ、１キャパシタ
よりなるメモリセルを有するＤＲＡＭを製造する。

【００９６】このように、本実施形態によれば、メモリ
セルトランジスタとキャパシタとの間に水素供給膜と水
素拡散防止膜とを形成するので、フォーミングガスアニ
ールによるキャパシタ特性の劣化を防止しつつ、メモリ
セルトランジスタの特性向上を図ることができる。

【００９７】また、蓄積電極を形成する際に内側を保護
するための保護膜を、シリコン酸化膜、シリコン窒化膜
及び貴金属膜に対して選択的に除去することができ、密
着層をエッチングするための薬液に対する耐性を有する
ポリマによって構成するので、蓄積電極のコンタクト特
性を劣化することなくシリンダ状のキャパシタを容易に
形成することができる。これにより、製造歩留まりを向
上することができる。

【００９８】［第２実施形態］本発明の第２実施形態に
よる半導体装置及びその製造方法について図１３乃至図
１５を用いて説明する。なお、図１乃至図１２に示す第
１実施形態による半導体装置及びその製造方法と同様の
構成要素には同一の符号を付し説明を省略し或いは簡略
にする。

【００９９】図１３は本実施形態による半導体装置の構
造を示す概略断面図、図１４及び図１５は本実施形態に
よる半導体装置の製造方法を示す工程断面図である。

【０１００】はじめに、本実施形態による半導体装置の
構造について図１３を用いて説明する。

【０１０１】図１３に示すように、本実施形態による半
導体装置は、水素供給膜４４及び水素拡散防止膜４５
が、層間絶縁膜３０と層間絶縁膜４０との間ではなく、
層間絶縁膜４０と層間絶縁膜５８との間に形成されてい
る点、プラグ６２と蓄積電極７６との間に密着層７４が
形成されていない点を除き、図１及び図２に示す第１実
施形態による半導体装置の製造方法と同様である。

【０１０２】水素供給膜４４及び水素拡散防止膜４５
は、層間絶縁膜４０と層間絶縁膜５８との間に形成した
場合にも、層間絶縁膜３０と層間絶縁膜４０との間に形
成した場合と同様の効果を発揮する。

【０１０３】すなわち、キャパシタ上に水素拡散防止膜
８２を設けた場合であっても、フォーミングガスから水
素を供給する代わりに、水素供給膜４４中に含まれる水
素をメモリセルトランジスタに供給することができる。
したがって、水素供給膜４４から放出される水素によっ
てゲート界面のサイトやシリコン基板上のサイトを水素
によってパッシベートすることができ、メモリセルトラ
ンジスタの特性向上を図ることができる。また、水素供
給膜４４から放出される水素は水素拡散防止膜４５によ
ってキャパシタには達しないため、水素供給膜４４によ
ってキャパシタ特性を劣化することはない。これによ
り、フォーミングガスアニールによるキャパシタ特性の
劣化を防止しつつ、メモリセルトランジスタの特性を向
上することができる。

【０１０４】本実施形態による半導体装置においてプラ
グ６２と蓄積電極７６との間に密着層７４を形成してい
ないのは、主として、後述する製造方法上の特徴に基づ
くものである。

【０１０５】次に、本実施形態による半導体装置の製造
方法について図１４及び図１５を用いて説明する。

【０１０６】まず、例えば図３（ａ）乃至図４（ｄ）及
び図５（ａ）乃至図７（ａ）に示す第１実施形態による
半導体装置の製造方法と同様にして、シリコン基板１０
上に、メモリセルトランジスタ、層間絶縁膜３０、４
８，５８、プラグ３８，６２、水素供給膜４４、水素拡
散防止膜４５等を形成する。ただし、本実施形態による
半導体装置の製造方法では、層間絶縁膜４０の形成前で
はなく、層間絶縁膜４０の形成後に、水素供給膜４４及
び水素拡散防止膜４５を形成する。

【０１０７】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚４０ｎｍ程度のシリコン窒化膜を堆積し、シ
リコン窒化膜よりなるエッチングストッパ膜６４を形成
する。

【０１０８】次いで、エッチングストッパ膜６４上に、
例えばＣＶＤ法により、例えば膜厚１００ｎｍのシリコ
ン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜
６６を形成する。

【０１０９】次いで、層間絶縁膜６６上に、例えばＣＶ
Ｄ法により、例えば膜厚４０ｎｍ程度のシリコン窒化膜
を堆積し、シリコン窒化膜よりなるエッチングストッパ
膜６８を形成する。

【０１１０】次いで、エッチングストッパ膜６８上に、
例えばスピンコート法により、例えば膜厚８５０ｎｍの
アリレンエーテル系ポリマ膜を形成する。

【０１１１】次いで、例えば４５０℃の温度で熱処理を
行い、アリレンエーテル系ポリマ膜を硬化させる。こう
して、アリレンエーテル系ポリマ膜よりなる犠牲膜７０
ａを形成する（図１４（ａ））。

【０１１２】なお、犠牲膜７０ａには、層間絶縁膜やエ
ッチングストッパ膜を構成するシリコン酸化膜やシリコ
ン窒化膜並びに蓄積電極を構成する貴金属膜に対して選
択的に除去することができるポリマを適用する。このよ
うなポリマとしては芳香族環が連なる化学構造を有する
物質が望ましく、一例として上述のアリレンエーテル系
ポリマが挙げられる。

【０１１３】次いで、リソグラフィー及びドライエッチ
ングにより、犠牲膜７０ａ、エッチングストッパ膜６
８、層間絶縁膜６６、エッチングストッパ膜６４をパタ
ーニングし、蓄積電極の形成予定領域に、これら膜を貫
いてプラグ６２に達する開口部７２を形成する（図１４
（ｂ））。

【０１１４】この際、犠牲膜７０ａのエッチングには、
Ｎ₂／Ｈ₂プラズマを用いたドライエッチングを使用す
る。Ｎ₂／Ｈ₂プラズマを用いたアリレンエーテル系ポリ
マ膜のエッチングでは、シリコン酸化膜やシリコン窒化
膜或いはプラグ材などに対して高い選択比を確保でき
る。したがって、下地膜にダメージを与えることなく犠
牲膜７０ａをパターニングすることができる。

【０１１５】次いで、超音波水や強アルカリ溶液などを
用いた後処理を行う。

【０１１６】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚４０ｎｍのルテニウム膜を堆積する。

【０１１７】次いで、ルテニウム膜上に、例えばスピン
コート法により、アリレンエーテル系ポリマを塗布す
る。

【０１１８】次いで、例えば４５０℃の温度で熱処理を
行い、アリレンエーテル系ポリマ膜を硬化させる。こう
して、アリレンエーテル系ポリマ膜よりなる保護膜７３
を形成する。

【０１１９】なお、保護膜７３には、層間絶縁膜やエッ
チングストッパ膜を構成するシリコン酸化膜やシリコン
窒化膜並びに蓄積電極を構成する貴金属膜に対して選択
的に除去することができるポリマを適用する。このよう
なポリマとしては芳香族環が連なる化学構造を有する物
質が望ましく、一例として上述のアリレンエーテル系ポ
リマが挙げられる。

【０１２０】次いで、例えばＣＭＰ法及び反応性イオン
エッチング法により、犠牲膜７０ａの表面が露出するま
で保護膜７３及びルテニウム膜を研磨或いはエッチング
し、開口部７２の内壁に沿って形成されたルテニウム膜
よりなる蓄積電極７６を形成する（図１５（ａ））。

【０１２１】次いで、例えばＮ₂／Ｈ₂プラズマを用いた
ドライエッチングにより、エッチングストッパ膜６８及
び蓄積電極７６をストッパとして、犠牲膜７０ａ及び保
護膜７３を選択的にエッチングする。この際、Ｎ₂／Ｈ₂
プラズマを用いたアリレンエーテル系ポリマ膜のエッチ
ングでは、シリコン酸化膜やシリコン窒化膜或いは電極
材などに対して高い選択比を確保できる。したがって、
下地膜にダメージを与えることなく犠牲膜７０ａ及び保
護膜７３を除去することができる。

【０１２２】なお、犠牲膜７０ａ及び保護膜７３の除去
には、超音波水や強アルカリ溶液などを用いてもよい。
層間絶縁膜やエッチングストッパ膜を構成するシリコン
酸化膜やシリコン窒化膜並びに蓄積電極を構成する貴金
属膜に対して１０以上の選択比を有するエッチング手段
を適用することが望ましい。

【０１２３】次いで、超音波水や強アルカリ溶液などを
用いた後処理を行う。

【０１２４】次いで、例えば図９（ｂ）乃至図１２に示
す第１実施形態による半導体装置の製造方法と同様にし
て、１トランジスタ、１キャパシタよりなるメモリセル
を有するＤＲＡＭを完成する。

【０１２５】このように、本実施形態によれば、メモリ
セルトランジスタとキャパシタとの間に水素供給膜と水
素拡散防止膜とを形成するので、フォーミングガスアニ
ールによるキャパシタ特性の劣化を防止しつつ、メモリ
セルトランジスタの特性向上を図ることができる。

【０１２６】また、犠牲膜及び保護膜を、シリコン酸化
膜、シリコン窒化膜、貴金属膜に対して選択的に除去で
きるポリマにより形成するので、犠牲膜と蓄積電極との
間に密着層を形成する必要がない。したがって、密着層
を除去するための薬液処理が不要となり、蓄積電極のコ
ンタクト特性を劣化することなくシリンダ状のキャパシ
タを容易に形成することができる。これにより、製造歩
留まりを向上することができる。

【０１２７】［第３実施形態］本発明の第３実施形態に
よる半導体装置及びその製造方法について図１６乃至図
１８を用いて説明する。なお、図１乃至図１５に示す第
１及び第２実施形態による半導体装置及びその製造方法
と同様の構成要素には同一の符号を付し説明を省略し或
いは簡略にする。

【０１２８】図１６は本実施形態による半導体装置の構
造を示す概略断面図、図１７及び図１８は本実施形態に
よる半導体装置の製造方法を示す工程断面図である。

【０１２９】はじめに、本実施形態による半導体装置の
構造について図１６を用いて説明する。

【０１３０】図１６に示すように、本実施形態による半
導体装置は、水素供給膜４４及び水素拡散防止膜４５
が、層間絶縁膜３０と層間絶縁膜４０との間ではなく、
エッチングストッパ膜６４の代わりに形成されている
点、プラグ６２と蓄積電極７６との間に密着層７４が形
成されていない点を除き、図１及び図２に示す第１実施
形態による半導体装置の製造方法と同様である。

【０１３１】水素供給膜４４及び水素拡散防止膜４５
は、層間絶縁膜５８と層間絶縁膜６６との間に形成した
場合にも、層間絶縁膜３０と層間絶縁膜４０との間に形
成した場合と同様の効果を発揮する。

【０１３２】すなわち、キャパシタ上に水素拡散防止膜
８２を設けた場合であっても、フォーミングガスから水
素を供給する代わりに、水素供給膜４４中に含まれる水
素をメモリセルトランジスタに供給することができる。
したがって、水素供給膜４４から放出される水素によっ
てゲート界面のサイトやシリコン基板上のサイトを水素
によってパッシベートすることができ、メモリセルトラ
ンジスタの特性向上を図ることができる。また、水素供
給膜４４から放出される水素は水素拡散防止膜４５によ
ってキャパシタには達しないため、水素供給膜４４によ
ってキャパシタ特性を劣化することはない。これによ
り、フォーミングガスアニールによるキャパシタ特性の
劣化を防止しつつ、メモリセルトランジスタの特性を向
上することができる。

【０１３３】本実施形態による半導体装置においてプラ
グ６２と蓄積電極７６との間に密着層７４を形成してい
ないのは、主として、後述する製造方法上の特徴に基づ
くものである。

【０１３４】次に、本実施形態による半導体装置の製造
方法について図１７及び図１８を用いて説明する。

【０１３５】まず、例えば図３（ａ）乃至図４（ｄ）及
び図５（ａ）乃至図７（ａ）に示す第１実施形態による
半導体装置の製造方法と同様にして、シリコン基板１０
上に、メモリセルトランジスタ、層間絶縁膜３０、４
８，５８、プラグ３８，６２等を形成する。ただし、本
実施形態による半導体装置の製造方法では、層間絶縁膜
３０と層間絶縁膜４０との間に水素供給膜４４及び水素
拡散防止膜４５は形成しない。

【０１３６】次いで、全面に、例えばＰＥＣＶＤ法によ
り、例えば膜厚２０〜１００ｎｍのシリコン窒化膜を堆
積する。これにより、膜中に水素を多量に含むシリコン
窒化膜よりなる水素供給膜４４を形成する。

【０１３７】次いで、水素供給膜４４上に、例えば膜厚
５〜５０ｎｍ程度の酸化タンタル膜を堆積し、酸化タン
タル膜よりなる水素拡散防止膜４５を形成する。

【０１３８】次いで、水素拡散防止膜４５上に、例えば
ＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化
膜を堆積し、シリコン酸化膜よりなる層間絶縁膜６６を
形成する。

【０１３９】次いで、層間絶縁膜６６上に、例えばＣＶ
Ｄ法により、例えば膜厚４０ｎｍ程度のシリコン窒化膜
を堆積し、シリコン窒化膜よりなるエッチングストッパ
膜６８を形成する。

【０１４０】次いで、エッチングストッパ膜６８上に、
例えばスピンコート法により、例えば膜厚８５０ｎｍの
アリレンエーテル系ポリマ膜を形成する。

【０１４１】次いで、例えば４５０℃の温度で熱処理を
行い、アリレンエーテル系ポリマ膜を硬化させる。こう
して、アリレンエーテル系ポリマ膜よりなる犠牲膜７０
ａを形成する（図１７（ａ））。

【０１４２】なお、犠牲膜７０ａには、層間絶縁膜やエ
ッチングストッパ膜を構成するシリコン酸化膜やシリコ
ン窒化膜並びに蓄積電極を構成する貴金属膜に対して選
択的に除去することができるポリマを適用する。このよ
うなポリマとしては芳香族環が連なる化学構造を有する
物質が望ましく、一例として上述のアリレンエーテル系
ポリマが挙げられる。

【０１４３】次いで、リソグラフィー及びドライエッチ
ングにより、犠牲膜７０ａ、エッチングストッパ膜６
８、層間絶縁膜６６、エッチングストッパ膜６４をパタ
ーニングし、蓄積電極の形成予定領域に、これら膜を貫
いてプラグ６２に達する開口部７２を形成する（図１７
（ｂ））。

【０１４４】この際、犠牲膜７０ａのエッチングには、
Ｎ₂／Ｈ₂プラズマを用いたドライエッチングを使用す
る。Ｎ₂／Ｈ₂プラズマを用いたアリレンエーテル系ポリ
マ膜のエッチングでは、シリコン酸化膜やシリコン窒化
膜或いはプラグ材などに対して高い選択比を確保でき
る。したがって、下地膜にダメージを与えることなく犠
牲膜７０ａをパターニングすることができる。

【０１４５】次いで、超音波水や強アルカリ溶液などを
用いた後処理を行う。

【０１４６】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚４０ｎｍのルテニウム膜を堆積する。

【０１４７】次いで、ルテニウム膜上に、例えばスピン
コート法により、レジスト膜或いはＳＯＧ膜を塗布す
る。

【０１４８】次いで、所定の温度で熱処理を行い、レジ
スト膜或いはＳＯＧ膜を硬化させる。こうして、レジス
ト膜或いはＳＯＧ膜よりなる保護膜７３ａを形成する。

【０１４９】次いで、例えばＣＭＰ法及び反応性イオン
エッチング法により、犠牲膜７０ａの表面が露出するま
で保護膜７３ａ及びルテニウム膜を研磨或いはエッチン
グし、開口部７２の内壁に沿って形成されたルテニウム
膜よりなる蓄積電極７６を形成する（図１８（ａ））。

【０１５０】次いで、保護膜７３ａを、蓄積電極７６及
び犠牲膜７０ａに対して選択的にエッチングする。保護
膜７３ａがレジスト膜によって形成されている場合に
は、例えば低温のＯ₂プラズマアッシング、或いは、現
像液によって、選択的に除去することができる。保護膜
７３がＳＯＧ膜などのシリコン酸化膜系の絶縁膜によっ
て形成されている場合には、ドライエッチングにより選
択的に除去することができる。

【０１５１】次いで、例えばＮ₂／Ｈ₂プラズマを用いた
ドライエッチングにより、エッチングストッパ膜６８を
ストッパとして、犠牲膜７０ａを選択的にエッチングす
る（図１８（ｂ））。この際、Ｎ₂／Ｈ₂プラズマを用い
たアリレンエーテル系ポリマ膜のエッチングでは、シリ
コン酸化膜やシリコン窒化膜或いは電極材などに対して
高い選択比を確保できる。したがって、下地膜にダメー
ジを与えることなく犠牲膜７０ａを除去することができ
る。

【０１５２】次いで、超音波水や強アルカリ溶液などを
用いた後処理を行う。

【０１５３】次いで、例えば図９（ｂ）乃至図１２に示
す第１実施形態による半導体装置の製造方法と同様にし
て、１トランジスタ、１キャパシタよりなるメモリセル
を有するＤＲＡＭを完成する。

【０１５４】このように、本実施形態によれば、メモリ
セルトランジスタとキャパシタとの間に水素供給膜と水
素拡散防止膜とを形成するので、フォーミングガスアニ
ールによるキャパシタ特性の劣化を防止しつつ、メモリ
セルトランジスタの特性向上を図ることができる。

【０１５５】また、犠牲膜を、シリコン酸化膜、シリコ
ン窒化膜、貴金属膜に対して選択的に除去できるポリマ
により形成するので、犠牲膜と蓄積電極との間に密着層
を形成する必要がない。したがって、密着層を除去する
ための薬液処理が不要となり、蓄積電極のコンタクト特
性を劣化することなくシリンダ状のキャパシタを容易に
形成することができる。これにより、製造歩留まりを向
上することができる。

【０１５６】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。

【０１５７】例えば、上記第１乃至第３実施形態では、
水素供給膜４４と水素拡散防止膜４５との積層膜を、層
間絶縁膜３０と層間絶縁膜４０との間、層間絶縁膜４０
と層間絶縁膜５８との間又は層間絶縁膜５８と層間絶縁
膜６６との間に形成しているが、必ずしも積層した状態
で水素供給膜４４と水素拡散防止膜４５とを形成する必
要はない。例えば、層間絶縁膜３０と層間絶縁膜４０と
の間に水素供給膜４４を設け、層間絶縁膜４０と層間絶
縁膜５８との間に水素拡散防止膜４５を設けるようにし
てもよいし、層間絶縁膜４０と層間絶縁膜５８との間に
水素供給膜４４を設け、層間絶縁膜５８と層間絶縁膜６
６との間に水素拡散防止膜４５を設けるようにしてもよ
いし、層間絶縁膜３０と層間絶縁膜４０との間に水素供
給膜４４を設け、層間絶縁膜５８と層間絶縁膜６６との
間に水素拡散防止膜４５を設けるようにしてもよい。ま
た、水素供給膜及び水素拡散防止膜の双方或いはいずれ
か一方を、２層以上有するようにしてもよい。水素供給
膜及び水素拡散防止膜は、メモリセルトランジスタより
も上層且つキャパシタよりも下層に形成されており、水
素拡散防止膜が水素供給膜よりも上層に位置していれ
ば、本発明の効果を得ることができる。

【０１５８】また、上記実施形態では水素拡散防止膜４
５を酸化タンタル膜の単層構造によって構成している
が、金属酸化物膜と、金属酸化物膜よりも上層に形成さ
れたＰＥＣＶＤ−ＴＥＯＳ酸化膜とによって水素拡散防
止膜４５を構成するようにしてもよい。これにより、水
素の拡散防止能を更に高めることができる。

【０１５９】また、水素供給膜４４及び水素拡散防止膜
４５は、必ずしも平面的な膜である必要はない。例え
ば、水素拡散防止膜４５を、コンタクトホール６０の側
壁部分を覆うサイドウォールとして形成することもでき
る。

【０１６０】また、蓄積電極７６の下層に、例えばチタ
ン膜などの水素を吸蔵する効果を有する金属を設けるこ
とにより、水素の拡散防止効果を更に高めるようにして
もよい。

【０１６１】また、上記実施形態では、キャパシタの電
極材料としてルテニウム膜を、キャパシタ誘電体膜とし
て酸化タンタル膜をそれぞれ用いた場合を説明したが、
電極材料及びキャパシタ誘電体膜材料はこれに限定され
るものではない。

【０１６２】電極材料は、キャパシタ誘電体膜と相性の
よい材料を適宜選択すればよく、例えば、プラチナ（Ｐ
ｔ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリ
ジウム（Ｉｒ）等を適用することができる。これら材料
はいずれもがルテニウムと同様に水素に対する触媒作用
を有しており、本発明を適用する場合の効果が大きい。

【０１６３】また、キャパシタ誘電体膜材料としては、
酸化タンタル膜のほか、ＢＳＴ膜、ＳＴＯ膜、ＰＺＴ膜
等を適用することができる。

【０１６４】また、上記実施形態では、シリンダ状の蓄
積電極を支えるための構造体として、エッチングストッ
パ膜６８／層間絶縁膜６６／エッチングストッパ膜６４
の積層膜を設けているが、これに代えて単層のエッチン
グストッパ膜を設けるようにしてもよい。

【０１６５】

【発明の効果】以上の通り、本発明によれば、メモリセ
ルトランジスタとキャパシタとの間に水素供給膜と水素
拡散防止膜とを形成するので、フォーミングガスアニー
ルによるキャパシタ特性の劣化を防止しつつ、メモリセ
ルトランジスタの特性向上を図ることができる。

【０１６６】また、蓄積電極を形成する際に内側を保護
するための保護膜を、シリコン酸化膜、シリコン窒化膜
及び貴金属膜に対して選択的に除去することができるポ
リマによって構成するので、蓄積電極のコンタクト特性
を劣化することなくシリンダ状のキャパシタを容易に形
成することができる。これにより、製造歩留まりを向上
することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態による半導体装置の構造
を示す平面図である。

【図２】本発明の第１実施形態による半導体装置の構造
を示す概略断面図である。

【図３】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。

【図４】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。

【図５】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その３）である。

【図６】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その４）である。

【図７】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その５）である。

【図８】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その６）である。

【図９】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その７）である。

【図１０】本発明の第１実施形態による半導体装置の製
造方法を示す工程断面図（その８）である。

【図１１】本発明の第１実施形態による半導体装置の製
造方法を示す工程断面図（その９）である。

【図１２】本発明の第１実施形態による半導体装置の製
造方法を示す工程断面図（その１０）である。

【図１３】本発明の第２実施形態による半導体装置の構
造を示す概略断面図である。

【図１４】本発明の第２実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。

【図１５】本発明の第２実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。

【図１６】本発明の第３実施形態による半導体装置の構
造を示す概略断面図である。

【図１７】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。

【図１８】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。

【図１９】従来の半導体装置の製造方法を示す工程断面
図（その１）である。

【図２０】従来の半導体装置の製造方法を示す工程断面
図（その２）である。

【図２１】従来の半導体装置の製造方法を示す工程断面
図（その３）である。

【符号の説明】

１０…シリコン基板１２…素子分離膜１４…ゲート絶縁膜１６…多結晶シリコン膜１８，５２…タングステン膜２０…ゲート電極２２、５４…シリコン窒化膜２４、２６…ソース／ドレイン拡散層２８、５６…サイドウォール絶縁膜３０、４０、５８、６６、９０、１０２…層間絶縁膜３２、３４、４２、６０、９２、９４…コンタクトホー
ル３６、３８、６２、９６、９８…プラグ４４…水素供給膜４５，８２…水素拡散防止膜４８…ビット線５０、７４…密着層６４、６８…エッチングストッパ膜７０…犠牲膜７２…開口部７３…保護膜７６…蓄積電極７８…キャパシタ誘電体膜８０…プレート電極１００…配線層２００…シリコン基板２０２、２０８…ゲート電極２０４、２０６、２１０…ソース／ドレイン拡散層２１２、２１５、２２２、２２４…プラグ２１４…ビット線２１６…配線層２１８、２２０、２２８、２３２…層間絶縁膜２２６、２３０…エッチングストッパ膜２３４…ハードマスク２３６…開口部２３７…密着層２３８…蓄積電極２３９…保護膜２４０…キャパシタ誘電体膜２４２…プレート電極

フロントページの続きＦターム(参考） 5F083 AD24 AD48 AD49 GA21 GA25 JA05 JA06 JA14 JA15 JA33 JA36 JA37 JA38 JA39 JA40 JA53 JA56 JA58 JA60 KA19 MA05 MA06 MA16 MA17 MA18 NA01 PR05 PR09 PR18 PR21 PR23 PR29 PR40

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成されたトランジスタ
と、前記トランジスタに電気的に接続されたキャパシタ
とを有する半導体装置であって、前記トランジスタと前記キャパシタとの間に形成され、
水素を含有する第１の膜と、前記第１の膜と前記キャパシタとの間に形成され、水素
の拡散を防止する第２の膜とを有することを特徴とする
半導体装置。
【請求項２】請求項１記載の半導体装置において、前記キャパシタ上に、水素の拡散を防止する第３の膜を
更に有することを特徴とする半導体装置。
【請求項３】半導体基板上にトランジスタを形成する
工程と、前記トランジスタが形成された前記半導体基板上に、水
素を含有する第１の膜を形成する工程と、前記第１の膜が形成された前記半導体基板上に、水素の
拡散を防止する第２の膜と前記第２の膜が形成された前
記半導体基板上に、前記トランジスタに電気的に接続さ
れたキャパシタを形成する工程とを有することを特徴と
する半導体装置の製造方法。
【請求項４】半導体基板上に、開口部を有する犠牲膜
を形成する工程と、前記開口部内に、前記開口部の壁面に沿って形成された
貴金属材料よりなる電極と、前記電極が形成された前記
開口部内を充填する保護膜とを形成する工程と、前記犠牲膜及び前記保護膜を除去する工程とを有し、前記犠牲膜及び前記保護膜のうちの少なくとも一方を、
シリコン酸化膜、シリコン窒化膜及び前記貴金属材料に
対して選択的に除去しうるポリマによって形成すること
を特徴とする半導体装置の製造方法。
【請求項５】請求項４記載の半導体装置の製造方法に
おいて、前記犠牲膜及び前記保護膜を、前記ポリマによって形成
し、前記犠牲膜及び前記保護膜を除去する工程では、前記犠
牲膜及び前記保護膜を同時に除去することを特徴とする
半導体装置の製造方法。