JP2014502783A - 水素障壁で封止された強誘電性キャパシタ - Google Patents
水素障壁で封止された強誘電性キャパシタ Download PDFInfo
- Publication number
- JP2014502783A JP2014502783A JP2013543142A JP2013543142A JP2014502783A JP 2014502783 A JP2014502783 A JP 2014502783A JP 2013543142 A JP2013543142 A JP 2013543142A JP 2013543142 A JP2013543142 A JP 2013543142A JP 2014502783 A JP2014502783 A JP 2014502783A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hydrogen barrier
- thin film
- ferroelectric capacitor
- lower hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
isolation)領域1004、トランジスタ・ゲート1012、トランジスタ・ゲート誘電体1008、及びトランジスタ・ソース及びドレイン1006(シリサイド化した1010であってもよい)を含む基板1002上に形成される。集積回路1000は更に、第1のプリメタル誘電体(pre-metal dielectric)(PMD)層1014、コンタクト1016、FeCap1022、及び水素障壁薄膜1026を含む。水素障壁薄膜1026は、FeCap1022の上に堆積されており、水素劣化からFeCapの誘電体を保護する。
of Intergrated Circuits)(2010年9月24日に出願された米国出願番号第12/890,137号に対応する)に記載されたように、水素放出薄膜3022が、集積回路3000内の下側水素障壁薄膜3020の下に形成され得る。水素放出層3022は、高濃度のSi−H結合を備えたSiNxHy薄膜3022を形成するために、下記表2に示すものなどのプロセス条件下のHDPを用いて堆積される、SiNxHy薄膜であり得る。
Claims (20)
- 集積回路であって、
強誘電性キャパシタ、
前記強誘電性キャパシタの底面に結合される下側水素障壁、及び
前記下側水素障壁の上部表面の一部に接する上側水素障壁層、
を含む、集積回路。 - 請求項1に記載の集積回路であって、前記上側水素障壁層が、前記強誘電性キャパシタの側面及び上部表面にも結合される、集積回路。
- 請求項1に記載の集積回路であって、前記下側水素障壁が前記集積回路のプリメタル(pre-metal)誘電体層に接する、集積回路。
- 請求項1に記載の集積回路であって、前記下側水素障壁が、AlO、AlON、SiNx、SiNxHy、及びそれらの任意の組合せから成るグループから選択される、集積回路。
- 請求項1に記載の集積回路であって、前記上側水素障壁層が、窒化されたAlO薄膜及びSiNxHy薄膜から構成される、集積回路。
- 請求項1に記載の集積回路であって、前記上側水素障壁層がSiNxHy薄膜である、集積回路。
- 請求項1に記載の集積回路であって、前記下側水素障壁が前記強誘電性キャパシタの底部プレートに接し、前記上側水素障壁層が前記強誘電性キャパシタの頂部プレートに接する、集積回路。
- 請求項1に記載の集積回路であって、前記下側水素障壁の底面に結合される水素放出薄膜を更に含む、集積回路。
- 請求項8に記載の集積回路であって、前記水素放出薄膜が前記下側水素障壁の前記底面に接する、集積回路。
- 請求項8に記載の集積回路であって、前記下側水素障壁と前記強誘電性キャパシタの前記底面との間に酸化物キャップ層が結合される、集積回路。
- 請求項10に記載の集積回路であって、前記酸化物キャップ層が前記強誘電性キャパシタの底部プレートに接し、前記上側水素障壁層が前記強誘電性キャパシタの頂部プレートに接する、集積回路。
- 請求項8に記載の集積回路であって、前記下側水素障壁が、AlO、AlON、SiNx、SiNxHy、及びそれらの任意の組合せから成るグループから選択される、集積回路。
- 請求項8に記載の集積回路であって、前記水素放出薄膜が、N−H結合より高濃度のSi−H結合のSiNxHyを含む、集積回路。
- 請求項1に記載の集積回路であって、前記下側水素障壁の底面に結合される重水素放出薄膜を更に含む、集積回路。
- 請求項14に記載の集積回路であって、前記下側水素障壁と前記強誘電性キャパシタの前記底面との間に酸化物キャップ層が結合される、集積回路。
- 請求項14に記載の集積回路であって、前記重水素放出薄膜が、N−D結合より高濃度のSi−D結合のSiNxDyを含む、集積回路。
- 集積回路を形成するプロセスであって、
プリメタル誘電体層を有する、部分的に処理された集積回路を提供する工程、
前記プリメタル誘電体層上に下側水素障壁を堆積する工程、及び、
前記下側水素障壁の上に強誘電性キャパシタを形成する工程、
を含む、プロセス。 - 請求項17に記載のプロセスであって、強誘電性キャパシタを形成する前記工程の前に、前記下側水素障壁の上に酸化物キャップ層を堆積する工程を更に含む、プロセス。
- 請求項17に記載のプロセスであって、前記下側水素障壁を堆積する工程の前に、水素放出薄膜及び重水素放出薄膜の少なくとも一方を堆積する工程を更に含む、プロセス。
- 請求項17に記載のプロセスであって、強誘電性キャパシタを形成する前記工程に続いて、前記集積回路上に上側水素障壁層を堆積する工程を更に含む、プロセス。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2010/059718 WO2012078162A1 (en) | 2010-12-09 | 2010-12-09 | Ferroelectric capacitor encapsulated with hydrogen barrier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014502783A true JP2014502783A (ja) | 2014-02-03 |
Family
ID=46207421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013543142A Pending JP2014502783A (ja) | 2010-12-09 | 2010-12-09 | 水素障壁で封止された強誘電性キャパシタ |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2014502783A (ja) |
CN (1) | CN103250251A (ja) |
WO (1) | WO2012078162A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015129279A1 (en) * | 2014-02-28 | 2015-09-03 | National Institute For Materials Science | Semiconductor device comprising a hydrogen diffusion barrier and method of fabricating same |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7330357B2 (ja) | 2019-10-12 | 2023-08-21 | 長江存儲科技有限責任公司 | 水素ブロッキング層を有する3次元メモリデバイスおよびその製作方法 |
US11430861B2 (en) | 2019-12-27 | 2022-08-30 | Kepler Computing Inc. | Ferroelectric capacitor and method of patterning such |
US11289497B2 (en) | 2019-12-27 | 2022-03-29 | Kepler Computing Inc. | Integration method of ferroelectric memory array |
US11482528B2 (en) | 2019-12-27 | 2022-10-25 | Kepler Computing Inc. | Pillar capacitor and method of fabricating such |
US11785782B1 (en) | 2021-06-11 | 2023-10-10 | Kepler Computing Inc. | Embedded memory with encapsulation layer adjacent to a memory stack |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002016249A (ja) * | 2000-06-30 | 2002-01-18 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002110931A (ja) * | 2000-10-02 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置 |
JP2003224206A (ja) * | 2002-01-29 | 2003-08-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US20050280059A1 (en) * | 2004-06-18 | 2005-12-22 | Katsuo Takano | Method for manufacturing semiconductor device, and semiconductor device |
JP2007109974A (ja) * | 2005-10-14 | 2007-04-26 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2007150025A (ja) * | 2005-11-29 | 2007-06-14 | Seiko Epson Corp | 強誘電体メモリの製造方法 |
JP2007329296A (ja) * | 2006-06-08 | 2007-12-20 | Seiko Epson Corp | キャパシタ、強誘電体メモリおよびキャパシタの製造方法 |
US20100224961A1 (en) * | 2009-03-06 | 2010-09-09 | Texas Instruments Incorporated | Passivation of integrated circuits containing ferroelectric capacitors and hydrogen barriers |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3212930B2 (ja) * | 1997-11-26 | 2001-09-25 | 日本電気株式会社 | 容量及びその製造方法 |
US6249014B1 (en) * | 1998-10-01 | 2001-06-19 | Ramtron International Corporation | Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices |
JP4632843B2 (ja) * | 2005-04-12 | 2011-02-16 | Okiセミコンダクタ株式会社 | 強誘電体メモリ装置及びその製造方法 |
JP2010056133A (ja) * | 2008-08-26 | 2010-03-11 | Panasonic Corp | 半導体記憶装置 |
-
2010
- 2010-12-09 CN CN2010800705676A patent/CN103250251A/zh active Pending
- 2010-12-09 JP JP2013543142A patent/JP2014502783A/ja active Pending
- 2010-12-09 WO PCT/US2010/059718 patent/WO2012078162A1/en active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002016249A (ja) * | 2000-06-30 | 2002-01-18 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002110931A (ja) * | 2000-10-02 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置 |
JP2003224206A (ja) * | 2002-01-29 | 2003-08-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US20050280059A1 (en) * | 2004-06-18 | 2005-12-22 | Katsuo Takano | Method for manufacturing semiconductor device, and semiconductor device |
JP2006005234A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
JP2007109974A (ja) * | 2005-10-14 | 2007-04-26 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2007150025A (ja) * | 2005-11-29 | 2007-06-14 | Seiko Epson Corp | 強誘電体メモリの製造方法 |
JP2007329296A (ja) * | 2006-06-08 | 2007-12-20 | Seiko Epson Corp | キャパシタ、強誘電体メモリおよびキャパシタの製造方法 |
US20100224961A1 (en) * | 2009-03-06 | 2010-09-09 | Texas Instruments Incorporated | Passivation of integrated circuits containing ferroelectric capacitors and hydrogen barriers |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015129279A1 (en) * | 2014-02-28 | 2015-09-03 | National Institute For Materials Science | Semiconductor device comprising a hydrogen diffusion barrier and method of fabricating same |
JP2015162615A (ja) * | 2014-02-28 | 2015-09-07 | 国立研究開発法人物質・材料研究機構 | 水素拡散障壁を備える半導体デバイス及びその製作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103250251A (zh) | 2013-08-14 |
WO2012078162A1 (en) | 2012-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8329588B2 (en) | Passivation of integrated circuits containing ferroelectric capacitors and hydrogen barriers | |
TW471001B (en) | Semiconductor device and method for producing the same | |
JP5006519B2 (ja) | 強誘電体キャパシタ水素障壁及びその製造方法 | |
US9218981B2 (en) | Hydrogen passivation of integrated circuits | |
US20140370621A1 (en) | Ferroelectric capacitor encapsulated with a hydrogen barrier | |
JPH09246497A (ja) | 半導体装置を形成する方法 | |
JP2014502783A (ja) | 水素障壁で封止された強誘電性キャパシタ | |
JP2015231025A (ja) | 半導体装置及びその製造方法 | |
US7892916B2 (en) | Semiconductor device and fabricating method thereof | |
JP2014501045A (ja) | 集積回路の水素パッシベーション | |
JP2004193280A (ja) | 半導体装置及びその製造方法 | |
JP4812949B2 (ja) | キャパシタの製造方法 | |
JP2012074479A (ja) | 半導体装置の製造方法 | |
WO2005117120A1 (ja) | 半導体装置及びその製造方法 | |
US9305998B2 (en) | Adhesion of ferroelectric material to underlying conductive capacitor plate | |
TWI833184B (zh) | 半導體裝置及其製造方法 | |
JP6351079B2 (ja) | 集積回路の水素パッシベーション | |
JP2017123388A (ja) | 半導体装置及びその製造方法 | |
JP2008091616A (ja) | 半導体装置の製造方法 | |
JP2007103769A (ja) | 半導体装置 | |
JP2004281935A (ja) | 半導体装置及びその製造方法 | |
JP4787152B2 (ja) | 半導体装置及びその製造方法 | |
KR100545900B1 (ko) | 반도체 소자 제조방법 | |
KR20010105885A (ko) | 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법 | |
TW471048B (en) | Method of preventing extrusion of a gate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151215 |