JP2015162615A - 水素拡散障壁を備える半導体デバイス及びその製作方法 - Google Patents

水素拡散障壁を備える半導体デバイス及びその製作方法 Download PDF

Info

Publication number
JP2015162615A
JP2015162615A JP2014037643A JP2014037643A JP2015162615A JP 2015162615 A JP2015162615 A JP 2015162615A JP 2014037643 A JP2014037643 A JP 2014037643A JP 2014037643 A JP2014037643 A JP 2014037643A JP 2015162615 A JP2015162615 A JP 2015162615A
Authority
JP
Japan
Prior art keywords
diffusion barrier
layer
semiconductor device
hydrogen diffusion
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014037643A
Other languages
English (en)
Other versions
JP6292507B2 (ja
Inventor
知京　豊裕
Toyohiro Chikyo
豊裕 知京
ナム ギュエン
Nam Nguyen
ナム ギュエン
猛 井下
Takeshi Ishita
猛 井下
生田目　俊秀
Toshihide Namatame
俊秀 生田目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2014037643A priority Critical patent/JP6292507B2/ja
Priority to PCT/JP2015/001013 priority patent/WO2015129279A1/en
Publication of JP2015162615A publication Critical patent/JP2015162615A/ja
Application granted granted Critical
Publication of JP6292507B2 publication Critical patent/JP6292507B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】水素が半導体デバイスの層内へ拡散して、その中にリーク経路を形成しデバイスの劣化を防止する。【解決手段】ＳｉＡｌＯＮの水素拡散障壁を半導体デバイスに作製し、これにより水素拡散がこの障壁によって防止又は低減されるようにする。障壁を作製する方法は、窒化シリコン層及び酸化アルミニウム層を加熱或いはアニールして、これらの層の界面にＳｉＡｌＯＮ層を形成する。【選択図】図２

Description

本発明は、不揮発性電荷トラップ型メモリデバイス等の半導体デバイスに関し、より具体的には、このようなデバイスに使用される水素拡散障壁に関する。本発明はまた、このようなデバイスの製作プロセスにも関する。
窒化シリコン層中の局在電荷トラップに基づく不揮発性フラッシュメモリデバイスは、近年、大容量のデータ記憶容量のために大きな注目を集めている。電荷トラップ型メモリデバイスは通常、シリコン基板上に積み重ねられているトンネリング酸化物層、トラップ窒化シリコン層及びブロッキング酸化物層、並びにブロッキング酸化物層上のゲート電極で構成され、シリコン−酸化物−窒化物−酸化物−シリコン（ＳＯＮＯＳ）としても知られる［特許文献１］。そのシンプルなセル構造、低電力動作、及び最も重要なことには、その従来の相補型金属−酸化物−半導体（ＣＭＯＳ）及び金属−酸化物電界効果トランジスタ（ＭＯＦＥＴ）技術との互換性から、これらは大容量の情報を保存する携帯記録デバイスにおいて幅広く使用されてきている。しかし、水素拡散はデバイス性能及び信頼性を低下させる一因となると考えられている。
ＳｉＯ２薄膜トランジスタを備える不揮発性メモリデバイスでは、水素ガスを含むフォーミングガスアニール（ＦＧＡ）は、ＳｉＯ２膜及び界面準位における欠陥を低減するために本業界で一般的に使用される標準的な製造プロセスである。これらの欠陥は、ＳｉＯ２／Ｓｉ界面でしばしば見られるＳｉダングリングボンドと関連する。通常、ＦＧＡ処理はＨ２−Ｎ２混合ガス中で約４００℃〜４５０℃にて３０分間行う。原子状水素はＳｉＯ２／Ｓｉ界面のダングリングボンドを終端させるＳｉ−Ｈ結合を形成して界面を修復して界面電荷トラップを減らすことによって、Ｓｉ−ＳｉＯ２界面トラップを不動態化すると考えられている。しかし、Ｓｉへの水素結合は、デバイスがイオン照射にさらされたとき及び／又は外部電場を受けたとき、切れることがあり得る［特許文献２］。言い換えれば、水素を使用してシリコンベースのメモリデバイス中の電気的に活性な界面トラップを不動態化すると、その後のデバイス動作中に水素欠陥又は不純物を形成するための段取りをつけることになりかねないが、これは電荷トラップの生成に影響を及ぼし、その結果電荷損失をもたらし得る。
これに加えて、ＣＭＯＳ／ＭＯＳＦＥＴ製造プロセスは、ゲート電極を堆積するための水素リッチな低圧化学気相成長（ＬＰＣＶＤ）及び／又はプラズマ励起型化学気相成長（ＰＥＣＶＤ）、並びに／または水素プラズマを使用するエッチングプロセス等の、デバイスをしばしば高温で水素に曝す他の製作工程をしばしば必要とする。水素をともなうこれらのプロセス工程の間、水素種は原理的にはゲート電極を通して下部の層及び／又は界面に拡散し得る。拡散したＨはＳｉＯ２ネットワークと反応することがあるが、これは漏れ経路の形成につながり、最終的には絶縁破壊を招く。これに加えて、水素種は窒化物及び底部の窒化物／酸化物界面に到達して留まり、そこで電荷を捕獲し、その結果としてデータが失なわれることがあり得る。水素拡散障壁膜をブロッキング酸化物層と窒化物層との間に組み入れることによって、水素原子の底部酸化物層への拡散を抑止することが可能である。以下の技術は、水素拡散障壁層のタイプに関連して開示されている。
水素劣化はまた、不揮発性強誘電体メモリ（ＦｅＲＡＭ）に使用される複合金属酸化物及びＭＯＳＦＥＴアプリケーションにおける高誘電率材料の分野において問題である。ＦｅＲＡＭ中で水素劣化の影響を受ける複合金属酸化物の例として、ＢＳＴ、ＢＳＮ、ＰＺＴ及びある種のペロブスカイトがある。これらの材料は、ＦＧＡ等の水素アニールの還元雰囲気中での熱処理の間、酸素原子の脱離に伴う問題を有する。結果として、キャパシタの電子的特性が劣化し、したがってこれらは情報の保存に好適でない［特許文献３］。これに加えて、水素が、負バイアス温度不安定性及びホットキャリア不安定性等のＭＯＳＦＥＴの不安定性の主要な原因であることが広く報告されている。こうした問題は、水素のＳｉＯ２／Ｓｉ界面への拡散、及びそのＳｉダングリングボンドを不動態化しまた不動態化解除する能力に関連する［非特許文献１］。
従来、ＴｉＮ、ＡｌＮ、Ｓｉ３Ｎ４及びＳｉＯｘＮｙが、水素拡散を防止するために半導体デバイスの製作に使用されてきた。しかし、これらの水素障壁はそれら自体いくつかの問題を有することが知られている。例えば、窒化シリコン層及び酸窒化シリコン層を生成するのに最も普及している方法は、ＳｉＨ４及びＮＨ３等のガスを使用する、しばしば有機金属前駆体と共に使用されるプラズマ励起型化学気相成長（ＰＥＣＶＤ）によるものであるが、これは膜の中に余剰の水素種を残留させることがある。これに加えて、窒化アルミニウムと窒化チタンは両方とも導電性であり、これらは熱処理中に大きな応力を生じる可能性があり、またその導電性により利用が限定されている。それ故、これらの水素障壁は水素拡散の問題を解決する上で完全に有効というわけではなく、したがって歩留まり及び信頼性を低下させる［特許文献４］。
近年、Ｎ２熱アニールによって窒化物層の上部に直接形成することができる、熱安定性のある酸窒化シリコン（Ｓｉ２Ｎ２Ｏ）が、その高密度のマトリックス構造によってＨ種が底部酸化物層へ拡散することを効果的に遮断できることが報告されている［非特許文献２］。しかし、熱力学的研究により、Ｓｉ２Ｎ２Ｏ相は狭い範囲の酸素及び窒素分圧下で高温のみでしか存在できないことが明らかになった［非特許文献３］。これは明らかにＳｉＯＮ拡散障壁層の製作が実験的に困難であることに関係している。
その上、フラッシュメモリデバイスの寸法がどんどん縮小化される中、デバイスのスケールダウンは、ＳｉＯ２ブロッキング酸化物層の厚さによって大きく制限される。デバイス動作中のゲート漏れ電流を低減するために、高誘電率のブロッキング酸化物が、デバイス性能の改善に向けて提案され研究されている。高誘電率材料のうち、酸化アルミニウム（Ａｌ２Ｏ３）が、ＴａＮ−Ａｌ２Ｏ３−Ｓｉ３Ｎ４−ＳｉＯ２−Ｓｉ（ＴＡＮＯＳ）のような形態で電荷トラップ構造に使用されてきた［非特許文献４］。そのバンドギャップ及び誘電率が大きいために、ブロッキング酸化物層として働くＡｌ２Ｏ３を有するメモリデバイスは、この構造が消去動作中にバックトンネリングを解消し、その結果、ブロッキング酸化物層としてＳｉＯ２を有するデバイスより消去速度及び効率を高めることができることを示している。したがって、高誘電率のブロッキング酸化物層を使用する電荷トラップメモリデバイスにＳｉ２Ｎ２Ｏ層と類似の性質を有する新規な水素拡散障壁を形成する必要がある。
本発明は、水素拡散の問題及び他の問題に対する解決法を提供し、また水素拡散障壁を有する酸化物−窒化物−酸化物フラッシュメモリデバイス及び水素拡散障壁を形成する方法に対する更なる利点を与える。
上述したことを考慮して、本発明の目的は、下地層、例えば底部の窒化物層及び酸化物層への水素の拡散を防止できる優れた水素障壁特性を有する水素拡散障壁を備えた電荷トラップ半導体メモリデバイス等の半導体デバイスを提供することである。
本発明の一側面によれば、水素拡散障壁を備えた半導体デバイスが提供され、この水素拡散障壁はＳｉＡｌＯＮを含有する。
前記水素拡散障壁はアモルファスであってもよい。
前記半導体デバイスは不揮発性電荷トラップ型メモリデバイスであってもよい。
前記水素拡散障壁は層の形状で形成されてもよい。
前記水素拡散障壁の層の厚さは１〜３ｎｍでもよい。
前記水素拡散障壁の層は酸化アルミニウム層と窒化シリコン層との間に挟まれていてもよい。
前記酸化シリコン層は前記窒化シリコン層の水素拡散障壁層と反対側の表面上に設けてもよい。
前記酸化シリコン層はトンネリング酸化物層であってよく、前記酸化アルミニウム層はブロッキング酸化物層であってよい。
ゲート電極をブロッキング酸化物層の水素拡散障壁と反対側の表面上に設けてよく、シリコン基板をトンネリング酸化物層の窒化物層と反対側の表面上に設けてよく、この前記基板はソース及びドレインを備える。
本発明の別の側面によれば、互いに接触している窒化シリコンと酸化アルミニウムとを熱アニールすることによって前記水素拡散障壁が製作される、上記の半導体デバイスのいずれか１つを製作する方法が提供される。
前記熱アニールは水素及び窒素の混合物又は窒素の雰囲気下で行ってよい。
前記熱アニールは６００〜９００℃の温度で行ってよい。
本発明のさらに別の側面によれば、前記水素拡散障壁が物理的蒸着によって製作される、上記の半導体デバイスのいずれか１つを製作する方法が提供される。
前記物理的蒸着はパルスレーザ蒸着又はスパッタリングでよい。
本発明によって、高性能で、製作がより容易な、新規の水素拡散障壁が提供される。
ブロッキング酸化物構造として酸化アルミニウムを有し、水素拡散障壁が備えられていない、先行技術のＭＯＮＯＳ構造の側断側面を示すブロック図である。 ブロッキング酸化物構造としての酸化アルミニウムと本発明による水素拡散障壁とを有する、ＭＯＮＯＳ構造の側断側面を示すブロック図である。 （ａ）は、ＳｉＡｌＯＮ水素拡散障壁がないＭＯＮＯＳ構造の断面ＴＥＭ像であり、（ｂ）は、ＳｉＡｌＯＮ水素拡散障壁を有するＭＯＮＯＳ構造の断面ＴＥＭ像である。 本発明による水素拡散障壁を備える半導体メモリデバイス及びそれが備えられていない半導体メモリデバイス中のＯＮＯＳ構造の水素含有量とデプスとの間の関係を示すグラフである。 熱アニールの代わりにＰＬＤによって製作した、より厚いＳｉＡｌＯＮ水素拡散障壁を有するＯＮＯＳ構造の水素含有量とデプスとの間の関係を示すグラフである。 （ａ）は、水素拡散障壁を有するＯＮＯＳ構造のＨ２Ｏ種及びＨ２種のＴＤＳを示すグラフであり、（ｂ）は、水素拡散障壁がないＯＮＯＳ構造のＨ２Ｏ種及びＨ２種のＴＤＳを示すグラフである。 （ａ）は、本発明による水素拡散障壁を備えたＭＯＮＯＳメモリデバイスの、メモリデバイスと比較した電気的特性における改善を示すグラフであり、（ｂ）は、本発明による水素拡散障壁がないＭＯＮＯＳメモリデバイスの、メモリデバイスと比較した電気的特性における改善を示すグラフである。
本発明は、水素拡散障壁層及びこの水素拡散障壁層を製作する方法を対象とする。この水素拡散障壁は、水素が底層まで浸透するのを防止するための水素拡散障壁を必要とする、ＳＯＮＯＳ、ＭＯＮＯＳ及び他の半導体デバイス等のメモリデバイスに特に有用な優れた水素障壁特性を有する。
本発明によれば、水素拡散障壁は、酸化シリコン、酸化アルミニウム及び窒化シリコン（ＳｉＡｌＯＮ）を含む。
本発明者らは、ＳｉＡｌＯＮの構造が非常に良好な水素障壁特性を示すＳｉＯＮの構造と類似していることに気付いた。ＳｉＡｌＯＮでは、Ｓｉ３Ｎ４のＳｉ原子がＡｌ原子で置換され、それとともに、原子価条件を満たすべく、Ｓｉ３Ｎ４のＮ原子がＯ原子により置換される。この化学置換によって、いくつかのＳｉ−Ｎ結合がＡｌ−Ｏ結合に変更される。これら２つの結合を比較すると、結合の長さはほぼ同じであるが、Ａｌ−Ｏ結合の強さはＳｉ−Ｎよりもかなり強い。より強いＡｌ−Ｏ結合が存在することにより、格子間種の拡散に必要な活性化エネルギーがより高くなる。本発明はまた、アモルファスの水素拡散障壁層も提供する。高温の製造プロセスを受けると、この水素障壁層は結晶化しない。さらに、アモルファスＳｉＡｌＯＮ水素拡散障壁は、熱アニール及び／又はパルスレーザ蒸着によって容易に形成することができる。
本発明の利点を確実なものとするために、水素拡散障壁を有するメモリデバイスサンプルを、金属−酸化物−窒化物−酸化物−シリコン（ＭＯＮＯＳ）に基づくＭＩＳ（金属−絶縁体−半導体）キャパシタ構造として作製した。
ＭＯＮＯＳ構造は、下部の薄い酸化物層又はトンネリング酸化物層、窒化シリコン層、薄い水素拡散層及びブロッキング酸化物層を含む。この構造を作製する方法は、熱成長によってシリコン基板の表面上に薄いトンネリング酸化物層（ＳｉＯ２）を形成することで開始される。次に、パルスレーザ蒸着（ＰＬＤ）によってトンネリング酸化物層の表面上に窒化シリコン（ＳｉＮ）層を形成する。次いで、窒化シリコン層の堆積時と同じ酸素分圧及び基板温度下で、ブロッキング酸化物（Ａｌ２Ｏ３）層を窒化シリコンの上部に堆積させて、酸化物−窒化物−酸化物−シリコン（ＯＮＯＳ）を形成する。最後に、ＯＮＯＳ構造をＨ２−Ｎ２混合ガス中で６０分間６００℃にてアニールして、ＳｉＡｌＯＮ水素拡散障壁をブロッキング酸化物層と窒化シリコン層との間に形成する。
電気的特性評価のために、シャドーマスクを有するイオンビームスパッタリングシステムを利用して、直径３００μｍのアルミニウムゲート電極を酸化物−窒化物−酸化物−シリコン構造の上に堆積させてよい。その後、５％Ｈ２−９５％Ｎ２混合ガス中で、４００℃で３０分間、ＦＧＡプロセスを行う。
ここで、本発明によるＭＯＮＯＳ構造及び当該構造を作製するプロセスを、図２から図７を参照しながら実験に基づいて詳細に説明していく。
図２は、本発明による水素拡散障壁を含むメモリキャパシタの側断面の概略図を示す。図２を参照すると、ＭＯＮＯＳ構造は下部の薄い酸化物層又はトンネリング酸化物層、窒化シリコン層、薄い水素拡散障壁層、ブロッキング酸化物層及び金属コンタクトを含む。一般に、基板は任意の公知のシリコンベースの半導体及び／又は非シリコンベースの半導体上に形成されたシリコン層であってよい。好ましくは、基板はドープされているシリコン又はドープされていないシリコン基板である。
本方法はシリコン基板の表面上に４ｎｍ〜５ｎｍのトンネリング酸化物層（ＳｉＯ２）を形成することで始められる。トンネリング酸化物は熱成長又は化学蒸着法（ＣＶＤ）によって形成できる。本実験において、トンネリング層はＯ２流量が０．４Ｌ／ｍｉｎの乾燥Ｏ２環境下において８００℃で５分間熱成長させ、８００℃で５分間酸化させることによって形成した。次に、トンネリング酸化物層の表面上に１０ｎｍの窒化シリコン層を形成した。次いで、同じ酸素分圧及び基板温度下で堆積室の真空状態を維持したまま、窒化シリコンの上部に１２ｎｍのブロッキング酸化物層（Ａｌ２Ｏ３）を堆積させて酸化物−窒化物−酸化物−シリコン（ＯＮＯＳ）構造を形成した。一般に、窒化物及びブロッキング酸化物は、これらに限定されないが、ＣＶＤ、スパッタリング、ＰＬＤ及び原子層成長法（ＡＬＤ）等の任意の好適な手段によって形成又は堆積させることができる。本実験では、窒化シリコン層及びブロッキング酸化物層はＰＬＤによって堆積した。以下は窒化物層及びブロッキング酸化物層を作製するために使用したＰＬＤ条件である。
１）レーザー：エネルギー１５０ｍＪ／ｍ２のＫｒＦエキシマレーザー
２）レーザー周波数：５Ｈｚ
３）Ｐ（Ｏ２）分圧：１×１０−５Ｔｏｒｒ
４）基板温度：３００℃
５）ターゲットと基板との間の距離：５０ｍｍ
６）装置：パルスレーザ蒸着システム［Pascal Technologiesから購入］
７）ターゲット：株式会社高純度化学研究所によって製造された、直径２０ｍｍで純度が少なくとも９９．９％のＳｉ３Ｎ４及びＡｌ２Ｏ３
本実験におけるＳｉＡｌＯＮ水素拡散障壁は、ＯＮＯＳ構造を６００℃で６０分間〜約９００℃で５秒間９５％Ｈ２−５％Ｎ２混合ガス中で、好ましくは少なくとも６００℃で９５％Ｈ２−５％Ｎ２混合ガス又は１００％Ｎ２ガス中でアニールすることによって、ブロッキング酸化物層と窒化シリコン層との間に形成した。
図３（ａ）及び図３（ｂ）は、それぞれ、比較のために、水素拡散障壁を有する場合及び有しない場合の断面ＴＥＭ像ＯＮＯＳ構造を示す。堆積したままの状態のサンプルのＴＥＭ像（図３（ａ））から酸化アルミニウム層のアモルファス性が確認され、また窒化シリコン層とブロッキング酸化物層との間に混合層が存在しないことが明らかになる。一方、図３ｂは、アニール後の界面中の酸化アルミニウム及び窒化シリコンの近傍における、厚さ約１ｎｍの比較的均一で厚い界面層を示す。報告されているところでは、酸化アルミニウムの形成中及び／又は後続するポストアニール中における界面層の形成は不可避であると考えられる［非特許文献５］。界面層形成の考えられる理由は、酸化アルミニウムと窒化シリコンとの界面付近での酸素の欠乏及びＡｌ原子とＳｉ原子との間の溶解度の違いである。界面付近の酸化アルミニウム膜中の酸素の欠乏は化学的不適合をもたらし、これが混合層の形成につながる。これに加えて、Ａｌ中のＳｉの溶解度はＳｉ中のＡｌの溶解度よりも高いため、界面付近の窒化シリコン中のＳｉが、アニール時に酸化アルミニウム層中に拡散して、アモルファスの界面層ＳｉＡｌＯＮを形成することがあり得る。角度分解Ｘ線光子放出（ＸＰＳ）の結果（図示せず）は、酸化アルミニウムと窒化シリコンとの界面で放出されたＡｌ２ｐ及びＳｉ２ｐ光電子が、Ａｌ２Ｏ３及びＳｉ３Ｎ４のピーク以外の、これよりも約１ｅＶ低い結合エネルギーのピークを示す。このことは、ＯＮＯＳ構造を６００℃において５％Ｈ２−９５％Ｎ２混合ガス中で６０分間アニールすることによって、薄いＳｉＡｌＯＮ層が窒化シリコン膜の上部に形成され得ることを示している。
図４は、東京大学のMicroAnalysis Laboratory（ＭＡＬＴ）タンデム型加速装置のイオンビームラインに接続された、ベース圧力が１０−６Ｔｏｒｒの真空室中での核反応分析（ＮＲＡ）によって測定した、水素拡散障壁を有する場合及び有しない場合のＯＮＯＳ構造の水素含有量とデプスとの間の関係を示す。共鳴エネルギー約６．４ｅＶ、ビーム電流１００〜２００ｎＡの典型的な１５Ｎ２＋イオンを使用して、垂直から４５度の角度でサンプル表面上に入射させ、ＳｉＡｌＯＮ層を有する場合及び有しない場合のＯＮＯＳ構造表面及び酸化アルミニウム／窒化シリコン界面付近の水素濃度分布の変化を可視化する。図４から、スペクトルが２つのピークのシグナルを示しているのを見て取ることができる。両方の構造について、６．３８５ｅＶのイオンエネルギーを中心とするピークは、原子状Ｈ、Ｈ２、Ｈ２Ｏ、ＯＨ及び炭化水素基等の任意のＨ含有化合物から構成されていて良い、酸化アルミニウム表面のＨに対応する。水素拡散障壁がないＯＮＯＳ構造と比較して、ＳｉＡｌＯＮ層を有するＯＮＯＳ構造の表面付近にはより多くのＨが存在することがわかる。高イオンビームエネルギー（約６．４３ｅＶ）であって約１２ｎｍの深さにおけるより小さいピークは、酸化アルミニウム表面に存在するがＮＲＡのイオンの高い運動エネルギーによって酸化アルミニウムと窒化シリコンとの界面付近に移動する水素種に対応付けられる。この結果は、ＳｉＡｌＯＮ層を有するＯＮＯＳ構造が、ＳｉＡｌＯＮ層のないＯＮＯＳ構造よりもかなり高いＨ濃度を酸化アルミニウムと窒化シリコンとの界面付近で蓄積できることを意味する。
図５は、ＰＬＤによって作製されたＳｉＡｌＯＮ水素拡散障壁を有するＯＮＯＳの水素含有量とデプスプロファイルとの間の関係を示す。ＰＬＤによって製作されたＳｉＡｌＯＮを有するＯＮＯＳ構造を形成するプロセスは、熱成長によってシリコン基板の表面上に４ｎｍのトンネリング酸化物層（ＳｉＯ２）を形成することで始められた。次に、１０ｎｍの窒化シリコン（ＳｉＮ）層をパルスレーザ蒸着（ＰＬＤ）によってトンネリング酸化物層の表面上に形成した。次いで、Ａｌ２Ｏ３：Ｓｉ３Ｎ４（１：１モル比）ターゲットを使用して、ＰＬＤにより３ｎｍのＳｉＡｌＯＮを窒化シリコン層の上部に形成した。最後に、上記と同じＰＬＤ条件を利用して９ｎｍのブロッキング酸化物（Ａｌ２Ｏ３）を堆積した。次いで、ＯＮＯＳ構造をＦＧＡで６００℃において１時間アニールした。図５から、ＰＬＤによって成長したＳｉＡｌＯＮも水素を蓄積できることがわかる。この結果は、熱アニールによって形成されたものであってもあるいはＰＬＤによって成長したものであっても、そのようなＳｉＡｌＯＮ層が効果的な水素障壁特性を有することを示す。しかし、ＮＲＡにおける化学的同定が行なわれないため、安定性水素と不安定性水素とを簡単に区別できない。したがって、水素拡散障壁を有する場合と有しない場合のＯＮＯＳ構造中の水素の熱挙動を、昇温脱離分光法（ＴＤＳ）によって調べる。
図６（ａ）及び図６（ｂ）はＳｉＡｌＯＮ層を有する場合及び有しない場合のＯＮＯＳ構造のＨ２Ｏ種及びＨ２種のＴＤＳを示す。このＴＤＳデータは、どちらの構造でもＨが６００℃未満で顕著に脱着することを明らかにしている。１３０℃〜１５０℃でのＨ２Ｏピーク及びＨピーク（αピーク）は酸化アルミニウムの表面からの水素脱着に対応付けられる。約５００℃でのＨ２Ｏピーク及びＨピーク（βピーク）はシラノール（ＳｉＯ−Ｈ２）からの水素脱着に対応付けられる。ＳｉＡｌＯＮ層を有するＯＮＯＳ構造は約５００℃においてより少ない水素脱着挙動を示すことがわかる。これは、ＯＮＯＳ構造が６００℃でアニールされる必要があるＳｉＡｌＯＮ層の形成中、ＳｉＯ２／Ｓｉ界面に存在するダングリングボンドによるＳｉ−Ｈ結合の大部分が真空中に脱着されるからであると説明できる。興味深いことに、図６ｂは、ＳｉＡｌＯＮ層を有するＯＮＯＳの場合には９００℃において追加のγピークが出現するが、ＳｉＡｌＯＮ層がないＯＮＯＳ構造では出現しないことを示す。これは熱安定なＨ種を捕獲するＳｉＡｌＯＮの能力を示している。従来のＳｉ−Ｈ、Ｎ−Ｈ、Ａｌ−Ｈ及びＯ−Ｈの構成単位の中のＨ結合ではこのような高温に耐えられないことが知られている。これらの結果は、これらのＨ種の安定性が、水素の結合力ではなくＳｉＡｌＯＮネットワークの高熱安定性によるものであることを示唆している。
図７（ａ）及び図７（ｂ）は、ＳｉＡｌＯＮ水素拡散障壁がないメモリデバイスと比較したときの、本発明によるＳｉＡｌＯＮ水素拡散障壁を有するＭＯＮＯＳメモリデバイスの電気的特性の改善を説明するグラフを示している。図７ａは、キャパシタンスと印加電圧との間の関係（Ｃ−Ｖ）を示す。この測定において、Ｃ−Ｖウィンドウはこの構造がどれほどよく電荷を蓄積するかを示す。図７ａから、水素拡散障壁がないＯＮＯＳ構造の場合のＣ−Ｖウィンドウは、水素拡散障壁を有するＯＮＯＳ構造よりも小さい。これは、水素拡散障壁を有するメモリデバイスが、水素拡散障壁を持たない従来のメモリデバイスと比較して同程度又はより良好な電荷トラップ能力を与えることを示唆する。図７ｂは漏れ電流と印加電圧との間の関係（Ｉ−Ｖ）を示す。この図から、ＳｉＡｌＯＮ水素拡散障壁を有するＯＮＯＳ構造が、ＳｉＡｌＯＮ水素拡散障壁がないＯＮＯＳ構造よりも漏れ電流が少ないことがわかる。この事実から、ＯＮＯＳ構造にＳｉＡｌＯＮ水素拡散障壁を組み入れることによって、効果的に水素を蓄積できるだけでなく、電荷トラップメモリデバイスの電気的特性を改善することもできることが確認される。
本発明の熱アニール又はＰＬＤによって形成されるＳｉＡｌＯＮ水素障壁は、ＳＯＮＯＳ又はＭＯＮＯＳ不揮発性電荷トラップ型メモリデバイスで非常に良好な障壁特性を示す。本発明は不揮発性電荷トラップ型メモリデバイス及びＦｅＲＡＭメモリデバイスに限定されない。したがって、当業者は本方法の様々な変更を特許請求の範囲で定義される本発明から逸脱することなく行うことができる。
本発明を、特定のデバイス構造、すなわち不揮発性電荷トラップ型メモリデバイスを参照することによって詳細に説明したが、本発明がこのような特定のタイプの半導体デバイスに限定されず、水素拡散障壁の導入が有益となる、あらゆる半導体デバイスに適用可能であることに留意されたい。
米国特許第７，１８７，０３０号 米国特許公開第２００８／００９６３９６号 米国特許第６，７８１，１８４号 ＵＳ００６４５５８８２Ｂ１
JOURNAL OF APPLIED PHYSIC, 94, 1, (2003), D. Schroder and J. A. Babcock, "Negative bias temperature instability: Road to cross in deep submicron silicon semiconductor manufacturing" APPLIED PHYSICS LETTERS, 92, 192115 (2008), Z. Liu, S. Ito, M. Wilde, K. Fukutani, I. Hirozawa, and T. Koganezawa, "A hydrogen storage layer on the surface of silicon nitride films" JOURNAL OF ELECTROCHEMICAL SOCIETY, 136, 5, (1989), H. Du, R. E. Tressler, K. E. Spear, and C. G. Pantano, " Oxidation Studies of Crystalline CVD Silicon Nitride" Non-volatile Semiconductor Memory Workshop, 2006, IEEE NVSMW 2006. 21st, C. H. Lee, C. Kang, J. Sim, J. S. Lee, J. Kim, Y. Shin, K. Park, S. Jeon, J. Sel, Y. Jeong, B. Choi, V. Kim, W. Jung, C. Hyun, J. Choi, K. Kim, "Charge Trapping Memory Cell of TANOS (Si-Oxide, SiN-Al2O3-TaN) Structure Compatible to Conventional NAND Flash Memory" JOURNAL OF ELECTROCHEMICAL SOCIETY, 151, G833 (2004), I. Levin, M. Kovler, Ya. Roizin, M. Vofsi, R. D. Leapman, G. Goodman, N. Kawada, and M. Funahashi, "Structure, Chemistry, and Electrical Performance of Silicon Oxide-Nitride-Oxide Stacks on Silicon"

Claims (14)

  1. 水素拡散障壁にＳｉＡｌＯＮを含有する水素拡散障壁を備えた半導体デバイス。
  2. 前記水素拡散障壁がアモルファスである、請求項１に記載の半導体デバイス。
  3. 不揮発性電荷トラップ型メモリデバイスである、請求項１又は２に記載の半導体デバイス。
  4. 前記水素拡散障壁が層の形状で形成される、請求項１〜３のいずれか一項に記載の半導体デバイス。
  5. 前記水素拡散障壁の層の厚さが１〜３ｎｍである、請求項４に記載の半導体デバイス。
  6. 前記水素拡散障壁の層が酸化アルミニウム層と窒化シリコン層との間に挟まれている、請求項４又は５に記載の半導体デバイス。
  7. 前記酸化シリコン層が前記窒化シリコン層の前記水素拡散障壁層と反対側の表面上に設けられる、請求項６に記載の半導体デバイス。
  8. 前記酸化シリコン層がトンネリング酸化物層であり、前記酸化アルミニウム層がブロッキング酸化物層である、請求項７に記載の半導体デバイス。
  9. ゲート電極が前記ブロッキング酸化物層の前記水素拡散障壁と反対側の表面上に設けられ、シリコン基板が前記トンネリング酸化物層の前記窒化物層と反対側の表面上に設けられ、前記基板がソース及びドレインを備える、請求項８に記載の半導体デバイス。
  10. 前記水素拡散障壁が互いに接している窒化シリコンと酸化アルミニウムとを熱アニールすることによって製作される、請求項１〜９のいずれか一項に記載の半導体デバイスを製作する方法。
  11. 前記熱アニールが水素及び窒素の混合ガス又は窒素ガスの雰囲気下で行われる、請求項１０に記載の半導体デバイスを製作する方法。
  12. 前記熱アニールが６００〜９００℃の温度で行われる、請求項１０又は１１に記載の半導体デバイスを製作する方法。
  13. 前記水素拡散障壁が物理的蒸着によって作製される、請求項１〜９のいずれか一項に記載の半導体デバイスを製作する方法。
  14. 前記物理的蒸着がパルスレーザ蒸着又はスパッタリングである、請求項１３に記載の半導体を製作する方法。
JP2014037643A 2014-02-28 2014-02-28 水素拡散障壁を備える半導体デバイス及びその製作方法 Active JP6292507B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014037643A JP6292507B2 (ja) 2014-02-28 2014-02-28 水素拡散障壁を備える半導体デバイス及びその製作方法
PCT/JP2015/001013 WO2015129279A1 (en) 2014-02-28 2015-02-26 Semiconductor device comprising a hydrogen diffusion barrier and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014037643A JP6292507B2 (ja) 2014-02-28 2014-02-28 水素拡散障壁を備える半導体デバイス及びその製作方法

Publications (2)

Publication Number Publication Date
JP2015162615A true JP2015162615A (ja) 2015-09-07
JP6292507B2 JP6292507B2 (ja) 2018-03-14

Family

ID=54008610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014037643A Active JP6292507B2 (ja) 2014-02-28 2014-02-28 水素拡散障壁を備える半導体デバイス及びその製作方法

Country Status (2)

Country Link
JP (1) JP6292507B2 (ja)
WO (1) WO2015129279A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059599A (ja) * 2015-09-14 2017-03-23 株式会社東芝 半導体装置
JP2020031235A (ja) * 2019-11-19 2020-02-27 株式会社東芝 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867376A (zh) * 2019-11-25 2020-03-06 上海华力集成电路制造有限公司 用于改善半导体应变器件nbti的方法和结构
CN116344478A (zh) 2021-12-24 2023-06-27 长鑫存储技术有限公司 一种半导体结构及半导体结构的制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268801A (ja) * 2004-03-18 2005-09-29 Texas Instr Inc <Ti> 強誘電体キャパシタ水素障壁及びその製造方法
JP2005311379A (ja) * 2004-04-23 2005-11-04 Samsung Electronics Co Ltd 多層の誘電体層を有するメモリ素子およびその製造方法
JP2008130743A (ja) * 2006-11-20 2008-06-05 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2008536318A (ja) * 2005-04-07 2008-09-04 アヴィザ テクノロジー インコーポレイテッド 多層多成分高ｋ膜及びそれを堆積させる方法
JP2009267366A (ja) * 2008-04-02 2009-11-12 Nec Electronics Corp 半導体記憶装置及びその製造方法
JP2010171137A (ja) * 2009-01-21 2010-08-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2010541296A (ja) * 2007-10-12 2010-12-24 マイクロン テクノロジー， インク． メモリセル、電子システム、メモリセルの形成方法、およびメモリセルのプログラミング方法
US20110101438A1 (en) * 2009-11-03 2011-05-05 Dong-Chul Yoo Nonvolatile Memory Devices Having Gate Structures Therein with Improved Blocking Layers
JP2011100950A (ja) * 2009-11-09 2011-05-19 Toshiba Corp 半導体記憶装置
JP2013043963A (ja) * 2011-08-26 2013-03-04 Konica Minolta Advanced Layers Inc 光学フィルムの製造方法及び該光学フィルムを用いた素子用基板
JP2014502783A (ja) * 2010-12-09 2014-02-03 日本テキサス・インスツルメンツ株式会社 水素障壁で封止された強誘電性キャパシタ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268801A (ja) * 2004-03-18 2005-09-29 Texas Instr Inc <Ti> 強誘電体キャパシタ水素障壁及びその製造方法
JP2005311379A (ja) * 2004-04-23 2005-11-04 Samsung Electronics Co Ltd 多層の誘電体層を有するメモリ素子およびその製造方法
JP2008536318A (ja) * 2005-04-07 2008-09-04 アヴィザ テクノロジー インコーポレイテッド 多層多成分高ｋ膜及びそれを堆積させる方法
JP2008130743A (ja) * 2006-11-20 2008-06-05 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2010541296A (ja) * 2007-10-12 2010-12-24 マイクロン テクノロジー， インク． メモリセル、電子システム、メモリセルの形成方法、およびメモリセルのプログラミング方法
JP2009267366A (ja) * 2008-04-02 2009-11-12 Nec Electronics Corp 半導体記憶装置及びその製造方法
JP2010171137A (ja) * 2009-01-21 2010-08-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
US20110101438A1 (en) * 2009-11-03 2011-05-05 Dong-Chul Yoo Nonvolatile Memory Devices Having Gate Structures Therein with Improved Blocking Layers
JP2011100950A (ja) * 2009-11-09 2011-05-19 Toshiba Corp 半導体記憶装置
JP2014502783A (ja) * 2010-12-09 2014-02-03 日本テキサス・インスツルメンツ株式会社 水素障壁で封止された強誘電性キャパシタ
JP2013043963A (ja) * 2011-08-26 2013-03-04 Konica Minolta Advanced Layers Inc 光学フィルムの製造方法及び該光学フィルムを用いた素子用基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059599A (ja) * 2015-09-14 2017-03-23 株式会社東芝 半導体装置
JP2020031235A (ja) * 2019-11-19 2020-02-27 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP6292507B2 (ja) 2018-03-14
WO2015129279A1 (en) 2015-09-03

Similar Documents

Publication Publication Date Title
TW561513B (en) Semiconductor device and method of manufacturing the same
KR100949227B1 (ko) 반도체 장치 및 그 제조 방법
TWI435441B (zh) 包括氘化閘極頂蓋層以增加資料保留之非揮發性電荷阱記憶裝置及其製造方法
US7374997B2 (en) Method of manufacturing flash memory device
JP2009267366A (ja) 半導体記憶装置及びその製造方法
JP2008034814A (ja) 不揮発性半導体メモリ素子及びその製造方法
US20080169501A1 (en) Flash memory device with hybrid structure charge trap layer and method of manufacturing same
US9406574B1 (en) Oxide formation in a plasma process
JP4357526B2 (ja) 不揮発性半導体メモリ装置およびその製造方法
KR101027350B1 (ko) 다층의 블록킹막을 구비하는 비휘발성메모리장치 및 그제조 방법
JP6292507B2 (ja) 水素拡散障壁を備える半導体デバイス及びその製作方法
Jeon et al. High work-function metal gate and high-/spl kappa/dielectrics for charge trap flash memory device applications
JP4609980B2 (ja) フラッシュメモリ素子の製造方法
TWI245347B (en) Method of fabricating a semiconductor structure
CN101494172A (zh) 半导体装置及其制造方法
JP5412048B2 (ja) 半導体記憶装置及びその製造方法
TWI225287B (en) Method for fabricating a non-volatile memory and metal interconnects process
US20050287740A1 (en) System and method of forming a split-gate flash memory cell
US9406519B2 (en) Memory device structure and method
JP4734799B2 (ja) 不揮発性半導体メモリ装置の製造方法
JPH09223752A (ja) 不揮発性半導体記憶装置の製造方法
KR101151153B1 (ko) 플래시 메모리 소자의 제조방법
JP2011210999A (ja) 半導体装置及びその製造方法
CN1449023A (zh) 一种降低快闪存储器随机位故障的方法
KR20180090656A (ko) 3차원 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180202

R150 Certificate of patent or registration of utility model

Ref document number: 6292507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250