JP2014501045A - 集積回路の水素パッシベーション - Google Patents

集積回路の水素パッシベーション Download PDF

Info

Publication number
JP2014501045A
JP2014501045A JP2013543143A JP2013543143A JP2014501045A JP 2014501045 A JP2014501045 A JP 2014501045A JP 2013543143 A JP2013543143 A JP 2013543143A JP 2013543143 A JP2013543143 A JP 2013543143A JP 2014501045 A JP2014501045 A JP 2014501045A
Authority
JP
Japan
Prior art keywords
integrated circuit
layer
hydrogen
passivation
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013543143A
Other languages
English (en)
Other versions
JP2014501045A5 (ja
Inventor
バハル バシム グル
アール サマーフェルト スコット
エス モイーズ テッド
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2014501045A publication Critical patent/JP2014501045A/ja
Publication of JP2014501045A5 publication Critical patent/JP2014501045A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

パッシベーショントラッピング層を備えた集積回路。
パッシベーショントラッピング層の下にある水素又は重水素放出層を備えた集積回路。水素又は重水素放出層を有する集積回路を形成するための方法。パッシベーショントラッピング層を有する集積回路を形成するための方法。

Description

本願は、集積回路の分野に関し、更に特定して言えば、集積回路の水素パッシベーションに関連する。
一実施例に従った集積回路を形成するための処理工程のフローチャートである。
別の実施例に従った集積回路プロセスフローにおける工程を図示する。 別の実施例に従った集積回路プロセスフローにおける工程を図示する。 別の実施例に従った集積回路プロセスフローにおける工程を図示する。 別の実施例に従った集積回路プロセスフローにおける工程を図示する。 別の実施例に従った集積回路プロセスフローにおける工程を図示する。
他の実施例に従った集積回路を図示する。 他の実施例に従った集積回路を図示する。
代替の実施例に従った集積回路を図示する。 代替の実施例に従った集積回路を図示する。 代替の実施例に従った集積回路を図示する。
図５は、例示の一実施例に従って形成されたトランジスタのトランジスタ閾値電圧（Ｖｔ）を、例示の実施例に従って形成されていないトランジスタのＶｔと比較する。
添付の図面を参照して例示の実施例を説明し、同様の又は類似の要素は複数の図面にわたって同じ参照符号で示している。これらの図面は一定の縮尺で描いてはおらず、単に例示の実施例を図示するために提供されている。
例証のため、例となる幾つかの応用例を参照して幾つかの側面を説明する。ことを理解されたい。多数の特定の詳細、関係、及び方法が、例示の実施例の充分な理解を提供するために記載されている。しかし、当業者であれば、例示の実施例は、１つ又は複数の特定の詳細なしに又は他の方法で実施され得ることが容易に認識できるだろう。他の例では、これらの実施例を曖昧にすること避けるため、周知の構造又はオペレーションは詳細には示していない。例示の実施例は、例示する順序又は事象により限定されなず、例示の実施例は、図示した行為又は事象の順序に限定されず、幾つかの行為は、異なる順序で及び／又はその他の行為／事象と同時に成されてもよい。また、全ての図示した行為又は事象が、これらの例示の実施例に従った手法を実装する必要はない。
トランジスタの閾値電圧（Ｖｔ）は概して、基板（ボディ）とゲート誘電体との間のインタフェースにおいて反転層が形成される、ゲート電圧として定義される。しかし、基板とゲート誘電体との間に位置するインタフェース状態は、トランジスタ閾値電圧に寄与するインタフェース電荷（Ｑｉｔ）を生成し得る。従って、Ｑｉｔの変動はＶｔを変動させ得る。このインタフェース電荷をパッシベートするための一つの方法は、通常は集積回路プロセスフローの最終工程の一つである、水素雰囲気中で約４００℃の温度のアニールである。
集積回路プロセスフローのこれ以前の工程が、ＣＭＯＳトランジスタのゲート誘電体の形成である。この工程は典型的に、基板の単結晶シリコン表面の酸化で始まる。酸化物がシリコン表面上に成長されるにつれて、シリコン原子は、単結晶シリコン表面から取り除かれて、二酸化シリコンのアモルファス層を形成する。酸化が停止すると、何らかのイオン性シリコン及び何らかの不完全なシリコン結合がインタフェース領域に残り、それにより、インタフェーストラップ電荷又はＱｉｔと呼ばれる正の電荷のシートを形成する。ゲート誘電体（これは、純二酸化シリコン、窒化された二酸化シリコン、又は高ｋ誘電体から構成され得る）が薄い二酸化シリコン層上に堆積される。
集積回路製造フローにおける他のプロセス（プラズマ蒸着及びプラズマエッチングなど）は、インタフェースにおいて弱い結合破断させ得、それにより、付加的なＱｉｔを形成させる。この電荷は、基板にわたって変動し得、不安定であり得る。この電荷はトランジスタのＶｔに寄与し得るため、基板にわたるＱｉｔの任意の変動性もＶｔ変動性を生じさせ得、トランジスタ不安定性につながる。
また、集積回路製造プロセスは、基板表面近辺で結晶欠陥も生じさせ得る。トランジスタのＰＮ接合のデプリーション領域における結晶欠陥が、ダイオードリークを増大させ得る。
インタフェース電荷の大きさ及び不安定性を低減するため（及び結晶欠陥をパッシベートするため）の１つの方法は、製造フローの後の方で約４００℃での形成ガス（Ｈ２＋Ｎ２）アニールを実行することである。水素は、シリコンイオン及び不完全なシリコン結合と反応してＳｉ‐Ｈ結合を形成し得、そのため、インタフェース電荷を低減及び安定化させる。トランジスタのＶｔ分布のスプレッドは典型的に、インタフェース状態のパッシベーションでタイトになり、時間に対するＶｔ分布の安定性は著しく増大され得る。また、ダイオードリーク及び集積回路スタンバイ電流は、水素が、結晶欠陥に沿って不完全なシリコン結合と反応してシリコン水素結合を形成するとき低減され得る。
集積回路の水素パッシベーションは、新しい技術と共にますます困難になってきている。例えば、相互接続層を形成するために用いられるＴａＮなどの材料は、水素のインタフェースへの拡散を阻止し得る。相互接続層の増加する数も拡散経路を長くし、それにより、水素をインタフェースに到達させるために一層長い拡散時間を必要とする。また、幾つかの集積回路プロセスフロー（例えば、強誘電体メモリのための）は、水素障壁フィルム（例えば、水素が強誘電性キャパシタの電気的特性を劣化させないようにするため）の形成に関与する。しかし、これらの水素障壁フィルムは、形成ガスアニールにおいて用いられる水素がインタフェースに到達することも防止する。
また、高度なプロセスフローにおいて用いられている幾つかの材料（金属ゲート及び超低ｋ誘電性材料など）は、１時間又はそれ以上の４００℃での水素アニールにより劣化され得る。形成ガスアニールが省かれる場合、幾つかのデジタル集積回路は増加するトランジスタ異形でも機能することが可能であり得るが、アナログプロセスフローからアニールを省くこと（これは、密に制御されたトランジスタ及び構成要素マッチングを必要とし得る）ができない可能性がある。
「パッシベーション」という用語は、Ｑｉｔの低減及び水素又は重水素を含むアニールの間生じ得るダイオードリークの低減を指す。水素又は重水素の不完全なシリコン結合及びシリコンイオンとの化学反応は、単結晶シリコン基板とアモルファス層二酸化シリコンとの間のインタフェースにおいて生じ得、また、シリコン水素（Ｓｉ−Ｈ）又はシリコン重水素（Ｓｉ−Ｄ）結合を形成する基板表面近辺の結晶欠陥においても生じ、それにより、インタフェース電荷を低減及び安定化させる。形成ガスアニール前、Ｑｉｔ密度は、１０１１ｃｍ−２ｅＶ−１範囲の低さであり得る。形成ガスアニール後、Ｑｉｔ密度は、１０１０ｃｍ−２ｅＶ−１範囲の低さまで低減され得る。Ｓｉ−Ｄ結合（これは、Ｓｉ‐Ｈ結合より一層安定であり得る）を形成するパッシベーションのため水素の代わりに水素の重水素アイソトープを用いることができる。
図１は、一実施例に従った集積回路を形成するための処理工程のフローチャートである。トランジスタが基板に形成された１０００後、この集積回路はアニールでパッシベーションされ１００２、パッシベーショントラッピング層が堆積される１００４。このトラッピング層は概して、水素又は重水素パッシベーションが、後続の熱処理工程の間トランジスタ及びインタフェース領域から離れて拡散することを防ぐ。パッシベーショントラッピング層の頂部上に任意選択のキャッピング層が堆積され得る１００６。例示の一実施例において、シリコンナイトライドパッシベーショントラッピング層（ＮＨ３で形成される）が、基板（トランジスタを含む）の頂部上に堆積される。その後、 酸化物キャップ層がシリコンナイトライドパッシベーショントラッピング層の頂部上に堆積される。シリコンナイトライドパッシベーショントラッピング層及び酸化物キャップ層は、ＮＨ３が、後続のフォトレジストパターニング工程（トランジスタの上に位置するプレメタル誘電体層のエッチングなど）に用いられるフォトレジストを損なわせることを防止し得る。更に、トランジスタへのコンタクトを形成すること、及び金属相互接続層を形成するバックエンド工程などの、処理が成され、集積回路を完成する。
トランジスタゲート、ソース、及びドレインのシリサイド化の後であるが、水素により悪影響を受け得る任意のバックエンド（ポストコンタクト形成）処理工程前にパッシベーション工程１００２が実行され得る。例えば、強誘電性キャパシタ（ＦｅＣａｐ）がコンタクト形成の後に製造されるべき場合、コンタクト形成後及びＦｅＣａｐ形成前にパッシベーション工程及びパッシベーショントラッピング層が形成され得る。ＦｅＣａｐが第１の相互接続層の形成の後形成されるべき場合、パッシベーション工程及びパッシベーショントラッピング層は、ＦｅＣａｐ形成前に第１の相互接続層の頂部上に形成され得る。例示の一実施例のパッシベーション工程１００２は、３５０℃又はそれ以上で水素又は重水素を含む高密度プラズマで実行される水素又は重水素アニールであり得、又はパッシベーション工程１００２は、水素又は重水素放出フィルムを堆積することにより達成され得る。水素放出フィルムは、例えば、高濃度のシリコン水素結合を備えたシリコンナイトライドフィルムであり得る。工程１００４において形成されるパッシベーショントラッピング層 は、ＡｌＯｘ、ＡｌＯＮｘ、ＳｉＮｘ、ＳｉＮｘＨｙ、Ａ１Ｎ、又はＢＮなどのフィルムであり得る。また、工程１００４において形成されるパッシベーショントラッピング層は、低濃度のＳｉ‐Ｈ結合を備えたシリコンナイトライドフィルムであり得る。また、シリコンナイトライドパッシベーショントラッピング層は、かなりの濃度のＮ−Ｈ結合を含み得る。
図２Ａ〜図２Ｅは、別の実施例の主な処理工程を図示する。この実施例を図示するために水素パッシベーションが用いられるが、重水素パッシベーションが代わりに用いられてもよい。
図２Ａは、部分的に処理されるがコンタクトフォトレジストパターニングを含まない、集積回路２０００を示す。集積回路は基板２００２上に形成され、シャロートレンチアイソレーション領域２００４、トランジスタ２０１０（トランジスタゲート誘電体２００６及びトランジスタゲート２００８を有する）、及びプレメタル誘電体（ＰＭＤ）２０１２を含む。水素放出層２０１４も例示の実施例のパッシベーション工程のため集積回路の上に堆積されている。この例示の実施例において、水素放出フィルムは、高密度プラズマ（ＨＤＰ）プロセス（ただし、このようなフィルムは低密度プラズマを用いても形成され得る）を用いて形成される高濃度のＳｉ‐Ｈ結合を備えるＳｉＮｘＨｙフィルムである。ＳｉＮｘＨｙフィルムは典型的に、Ｓｉ‐Ｈ及びＮ−Ｈ結合の形式の水素を含む。Ｓｉ‐Ｈ結合は、Ｎ−Ｈ結合（例えば、約４．０５ｅＶ）より結合エネルギー（例えば、約３．３４ｅＶ）が低い。ＳｉＮｘＨｙフィルムを含む高いＳｉ‐Ｈ結合における水素は、バックエンド（例えば、ポストコンタクト形成）熱処理工程（銅アニールなど）の間解離し得、その後パッシベーションのため利用可能となる。ＳｉＮｘＨｙ水素放出フィルムを形成するための例示の８インチＨＤＰプロセスが下記表１に示されている。当業者であればＰＥＣＶＤなど異なるプロセスを用いて等価の水素放出フィルムを用意し得る。
Figure 2014501045
図２Ｂに図示するように、水素拡散障壁層２１１６が、パッシベーショントラッピング層として機能するため集積回路２１００の水素放出層２０１４の頂部上に形成される。更に具体的には、水素拡散障壁層２１１６は概して、後続の熱処理（脱気となる）の間、水素がインタフェース及びシリコン結晶欠陥から離れて拡散しないようにする。水素拡散障壁層２１１６は、それがインタフェース状態及び結晶欠陥をパッシベートし得る、トランジスタ２０１０に近接する高い水素濃度の保持を助ける。水素障壁層は、ＡｌＯｘ、ＡｌＯＮｘ、ＳｉＮｘ、ＳｉＮｘＨｙ、Ａ１Ｎ、又はＢＮなど、１つ又は複数の誘電性薄いフィルムで形成され得る。例示の実施例において、水素障壁層は、Ｎ−Ｈ結合の形式の水素の殆どを備えたＳｉＮｘＨｙフィルムである。８インチプラズマ化学気相成長（ＰＥＣＶＤ）プロセスを用いてこのようなＳｉＮｘＨｙ水素障壁フィルムを形成するための例示のプロセスが下記表２に示されている。ＳｉＮｘＨｙ水素障壁フィルムは、代替として、ＨＤＰなどの他のプロセスを用いて当業者により準備されてもよい。
Figure 2014501045
図２Ｃに示すように、酸化物フィルム２２１８の任意選択のキャッピング層が集積回路２２００上に形成される。次に、コンタクトフォトレジストパターン ２２１７が、酸化物フィルム２２１８の頂部上に形成される。この実施例において、酸化物フィルム２２１８は、ＰＥＣＶＤ ＳｉＮｘＨｙ水素障壁フィルム２１１６及びコンタクトフォトレジストパターン２２１７に存在し得る残存ＮＨ３間の逆の反応（例えば、レジスト汚染）を防止し得る。逆の反応は、フォトレジストのパターニング及び成長と干渉し得、フォトレジスト除去プロセスとも干渉し得る。
図２Ｄは、従来の処理を用いてコンタクト２３２０が形成された後の集積回路２３００を示す。コンタクトエッチングは、水素放出２０１４及び水素障壁２１１６ＳｉＮｘＨｙフィルムをエッチングするように改変されてもよいことに留意されたい。
図２Ｅに示すように、第１レベル相互接続２４２４を付加するため付加的なバックエンド処理が実行され得る。第１の金属間誘電体層（ＩＭＤ−１）２４２２は、第１レベル相互接続（ｍｅｔａｌ−１）２４２４を電気的に絶縁する。ＩＭＤ−１２４２２は、ＰＥＣＶＤ酸化物又は低ｋ誘電体など、任意の適切な誘電体であり得る。第１レベル相互接続２４２４は、銅又はアルミニウム銅合金などの金属であり得る。集積回路を完成させるために誘電体及び相互接続の付加的なレベルを付加するための付加的な処理工程が実行され得る。この例示の実施例では、ＣＭＯＳプロセスフローにおける最終処理工程の一つとして現在一般的に用いられているバックエンドパッシベーションアニールは省かれてもよい。
実施例を図示するため図２Ａ〜図２Ｅにトランジスタを示すが、メモリセル（ＳＲＡＭ、ＤＲＡＭ、ＦＬＡＳＨ、ＦＲＡＭなど）、レジスタ、キャパシタ、アナログ構成要素、及び高電圧構成要素などの、他の構成要素もこの実施例を用いることにより利点を受け得ることに注意されたい。また、例示の実施例の基板２００２はバルクシリコン基板であるが、シリコンオンインシュレータなどの他の基板が代替として用いられてもよい。
図２Ａ〜図２Ｅを参照して上述した例示の実施例は、水素放出フィルム２０１４を用いる。更に別の実施例において、水素放出フィルムが省かれるが、水素又は重水素アニール、又は水素又は重水素を含む形成ガスアニールは、パッシベーショントラッピング層２１１６の堆積前に集積回路をパッシベートするために用いられる。この実施例を用いれば、ＣＭＯＳプロセスフローにおける最終処理工程の一つとして現在一般的に用いられているパッシベーションアニールは省かれてもよい。
上述の実施例において、水素放出フィルムは、トランジスタ形成の後及びコンタクトフォトレジストパターニング前に、平坦化されたＰＭＤ誘電体層の上に堆積される。しかし、パッシベーション工程及び任意選択の上にある水素障壁フィルムの堆積は、図３Ａ及び図３Ｂに図示するように、プロセスフローにおける他の時点で生じてもよい。図３Ａにおいて、水素放出フィルム３０１４及び水素障壁フィルム３０１６（及び酸化物フィルム（図示せず）、用いられる場合）は、コンタクト３０２０が形成された後集積回路３０００の上に堆積される。この実施例において、（パッシベート工程）水素放出フィルム３０１４及び（パッシベーショントラッピング）水素障壁フィルム３０１６は、ｍｅｔａｌ−１ ３０２４のためのエッチストップ層としても機能し得るエッチングプロセス。また、ｍｅｔａｌ−１誘電性材料３０２２は、ＴｉＮ又はＴａＮなど、水素障壁材料ＴｉＮ又はＴａＮなど、。ｍｅｔａｌ−１相互接続３０２４のための開口を介して水素障壁層３０１６を介してエッチングされる場合でも、ｍｅｔａｌ−１ ３０２４がコンタクト３０２０との所望の電気的接続をつくることができるようにし、ｍｅｔａｌ−１誘電性材料３０２２及び水素障壁層３０１６の組み合わせは、それでも、集積回路３０００上の実質的に連続的な水素障壁として機能し得る。
図３Ｂにおいて、水素放出層３１１４は、ソース及びドレイン３１１１及びトランジスタゲート３１０８の形成の後、及びソース及びドレイン３１１１の任意選択のシリサイド化３１１３の後、集積回路３１００の上に堆積される。水素放出層３１１４は、をパッシベートし得る集積回路３１００。水素放出層３１１４は、この実施例において、コンタクトエッチストップ層としても機能し得る。ＰＭＤ層３１１２の堆積及び平坦化の後、水素拡散障壁層３１１６が（用いられる場合、任意選択の酸化物キャップ層（図示せず）と共に）堆積される。水素拡散障壁層３１１６として機能するパッシベーショントラッピング層。次に、コンタクト３１２０が形成され、相互接続の第１レベル、ｍｅｔａｌ−１ ３１２４、がコンタクト３１２０の上に形成される。代替として、図３Ｂに示す実施例において水素拡散障壁層３１１６が水素放出層３１１４の頂部直上に堆積され得る、又はコンタクト３１２０形成後に堆積され得、その後ｍｅｔａｌ−１ ３１２４エッチングのためのエッチストップとして用いられ得る。
水素放出フィルム３１１４及び水素障壁フィルム３１１６が集積回路製造フローにおける他の時点で堆積され得ることも本発明の特許請求の範囲内にある。これらの他の実施例の幾つかを図４Ａ、図４Ｂ、及び図４Ｃに図示する。これらの実施例において、４０００、４１００、及び４２００は、水素放出層が省かれる場合。従って、図４Ａ、図４Ｂ、及び図４Ｃに示す実施例において、集積回路は、パッシベーショントラッピング層４０１６の堆積前にパッシベートされてもされなくてもよい。パッシベーショントラッピング層４０１６の堆積前に集積回路がパッシベートされる実施例では、集積回路は、水素又は重水素を含む高密度プラズマ（ＨＤＰ）への露出、又は代替として３５０℃又はそれ以上での水素又は重水素アニールを通じて、パッシベートされ得る。水素又は重水素を含むＨＤＰプラズマは、ＨＤＰプラズマは通常、インタフェース状態及び結晶欠陥をパッシベートする工程で特に有効である、反応性Ｈ及びＤラジカルを生成するため、例示の実施例のベストモードにおいて用いられる。
図４Ａにおいて、ソース及びドレインシリサイド４０１３及びゲートシリサイド４０１５の形成の後であるがパッシベーショントラッピング層４０１６の堆積前にＨＤＰパッシベーションが実行される。この実施例において、コンタクト４０２０パターニング工程前にパッシベーショントラッピング層４０１６が堆積される。パッシベーショントラッピング層４０１６がＳｉＮｘＨｙである場合、任意選択の酸化物キャップ層（図示せず）は、コンタクトパターニング（ＳｉＮｘＨｙにおける残存ＮＨ３に起因するフォトレジスト汚染を避けるため）前にパッシベーショントラッピング層４０１６の頂部上に堆積され得る。この例示の実施例において、ＦｅＣａｐ４０１６及び第２のコンタクト４０３８は、パッシベーショントラッピング層４０１６の上に形成される。
図４Ｂにおいて、ソース及びドレインシリサイド４０１３及びゲートシリサイド４０１５の形成の後であるが、パッシベーショントラッピング層４１１６の堆積前にパッシベーション工程も実行される。この実施例において、コンタクト４０２０の形成の後であるがｍｅｔａｌ−１相互接続４１２４の形成の前に、パッシベーショントラッピング層が堆積される。
図４Ｃにおいて、パッシベーション阻止層４２１６の堆積前後にパッシベーション工程も実行される。しかし、この実施例において、ＰＭＤ誘電体４２１２の堆積前にパッシベーショントラッピング層が堆積される。この実施例においてパッシベーショントラッピング層は、コンタクト４０２０エッチング工程のためのエッチストップ層としても機能し得る。
図４Ａ〜４Ｃに示され説明される実施例において、３５０℃（それより高い）アニールからの、又はＨＤＰプラズマからの水素又は重水素がインタフェース及び結晶欠陥をパッシベートした後、パッシベーショントラッピング層が集積回路の上に堆積される。水素又は重水素が、後続の熱処理工程の間、トランジスタインタフェースから離れて拡散しないようにするためパッシベーション障壁フィルムが堆積される。
図５は、スプレッド閾値電圧（Ｖｔ）、例えば、水素パッシベーションアニールなしで処理されたＮチャネル３．３ボルトのトランジスタ５００２、従来のエンドオブプロセス４００℃水素パッシベーションアニールで処理されたＮチャネル３．３ボルトのトランジスタ５００４、及び水素放出フィルム及びパッシベーショントラッピング層（コンタクトパターニング前に堆積されるＨＤＰ）で処理されたＮチャネル３．３ボルトのトランジスタ５００６、を図示する。図５に示すように、約０．６８ボルトの水素放出フィルム及びパッシベーショントラッピング層で形成されるトランジスタ５００６のＶｔに比べ、パッシベーションアニールなしで形成されるトランジスタ５００２のＶｔは、約０．７５ボルトである。従って、水素放出フィルム及びパッシベーショントラッピング層でトランジスタを形成するプロセスは、インタフェース変化（Ｑｉｔ）の有意な部分をパッシベーションし得、それにより、Ｖｔの低下を生じさせる。
図５に示す電気的データは、パッシベーションアニール５００２なしで形成されるトランジスタに対するＶｔのスプレッドが、水素放出フィルム及びパッシベーショントラッピング層５００６で形成されるトランジスタに対するＶｔのスプレッド（即ち、〜．０３ボルト）より大きい（即ち、〜．１２ボルト）ことを更に示す。従って、トランジスタＶｔの均一性は、トランジスタ及びパッシベーショントラッピング層で形成される水素放出フィルムに対し著しく改善されている。また、水素放出フィルム及びパッシベーショントラッピング層５００６で形成されるトランジスタのＶｔ（〜．６８ボルト）及びＶｔスプレッド（．０３ボルト）の、Ｖｔ（〜．６９ボルト）及びＶｔスプレッド（．０５ボルト）での、従来のエンドオブプロセス４００℃水素パッシベーションアニール５００４で処理されるトランジスタのベースラインシンタープロセスとの比較は、水素放出フィルム及びパッシベーショントラッピング層５００６で形成されるトランジスタは、ベースラインシンタープロセス５００４より改善され得ることを示す。
上述のように、開示される実施例のパッシベーション工程に対する水素の代わりに重水素も用いられ得る。例えば、水素放出フィルムの形成においてＳｉＨ４の代わりにＳｉＤ４を用いることができる。代替として、水素放出フィルムの形成の間、重水素含有ガスがＨＤＰに付加されてもよい。重水素は、通常、水素より安定なシリコンとの結合を形成し、従って、重水素は、時間にわたるＶｔ安定性（例えば、Ｖｔ分布）を改善し得る。開示される実施例の水素の代わりの重水素の利用は、従来のファーネス重水素アニールより一層コスト効率のよいパッシベーション方法を提供し得る。というのは、チャンバの大きさがずっと小さく、反応圧力がずっと低く、重水素濃度がずっと低く、プロセス時間は単一ウエハプラズマプロセス（バッチファーネス重水素アニールプロセスと比較して）においてずっと短縮されるためである。
例示のプロセス堆積条件は、８インチ堆積装置に対し与えられる。当業者であれば、等価のプロセスを開発するためのガイドとして１２インチ（又はそれ以上の直径）ツールに対しこれらの８インチ手法を用い得る。
種々の実施例をこれまで説明してきたが、これらの実施例は単に例示のためであり、これらに制限するものではないことを理解されたい。本発明の特許請求の範囲から逸脱することなく、開示された実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。

Claims (17)

  1. 集積回路であって、
    基板、
    前記基板に結合されるトランジスタ、
    前記基板に結合されるプレメタル誘電体層、及び
    前記プレメタル誘電体層の上にあるパッシベーショントラッピング層、
    を含む、集積回路。
  2. 請求項１に記載の集積回路であって、前記基板と前記トランジスタのゲート誘電体との間のインタフェースがパッシベートされ、更に、前記パッシベーショントラッピング層が、ＡｌＯ、ＡＩＯＮ、ＳｉＮｘ、及びＳｉＮｘＨｙから成るグループから選択されるフィルムである、集積回路。
  3. 請求項１に記載の集積回路であって、前記パッシベーショントラッピング層の下に位置する水素放出層を更に含む、集積回路。
  4. 請求項３に記載の集積回路であって、前記水素放出層がＮ−Ｈ結合より多くのＳｉ‐Ｈ結合を備えたＳｉＮｘＨｙフィルムである、集積回路。
  5. 請求項１に記載の集積回路であって、前記パッシベーション層の下に位置する重水素放出層を更に含み、前記重水素放出層がＮ−Ｄ結合より多いＳｉ−Ｄ結合を備えたＳｉＮｘＤｙフィルムである、集積回路。
  6. 請求項３に記載の集積回路であって、前記水素放出層が、前記プレメタル誘電体層の下に位置する、集積回路。
  7. 請求項１に記載の集積回路であって、前記基板と前記トランジスタのゲート誘電体との間のインタフェースがパッシベートされ、更にキャッピング層が、前記パッシベーショントラッピング層の上に位置する、集積回路。
  8. 請求項１に記載の集積回路であって、前記基板と前記トランジスタのゲート誘電体との間のインタフェースがパッシベートされ、更に前記パッシベーショントラッピング層が、前記ＰＭＤ層に形成されるコンタクトの上に位置する、集積回路。
  9. 集積回路であって、
    基板、
    前記基板に結合されるトランジスタであって、前記基板と前記トランジスタのゲート誘電体との間のインタフェースがパッシベートされる、前記トランジスタ、
    前記トランジスタ上にあるパッシベーショントラッピング層、及び
    前記パッシベーショントラッピング層に対して上にあるプレメタル誘電体層、
    を含む、集積回路。
  10. 集積回路を形成するプロセスであって、
    トランジスタ及び前記トランジスタの上にあるプレメタル誘電体層を有する部分的に処理された集積回路を提供する工程、
    前記部分的に処理された集積回路をパッシベートする工程、及び
    前記パッシベートする工程の後、前記プレメタル誘電体層の上にパッシベーショントラッピング層を堆積する工程、
    を含む、プロセス。
  11. 請求項１０に記載のプロセスであって、前記パッシベートする工程が、水素及び重水素のうち少なくとも１つを含む高密度プラズマプロセスである、プロセス。
  12. 請求項１０に記載のプロセスであって、前記パッシベートする工程が、水素放出層を堆積する工程を含む、プロセス。
  13. 請求項１２に記載のプロセスであって、前記水素放出層が、Ｎ−Ｈ結合より多いＳｉ‐Ｈ結合を備えたＳｉＮｘＨｙフィルムである、プロセス。
  14. 請求項１２に記載のプロセスであって、前記パッシベートする工程が、重水素放出層を堆積する工程を含み、前記重水素放出層がＮ−Ｄ結合より多いＳｉ−Ｄ結合を備えたＳｉＮｘＤｙフィルムである、プロセス。
  15. 請求項１０に記載のプロセスであって、前記パッシベートする工程が、水素又は重水素のうち少なくとも１つを含む雰囲気中で前記集積回路をアニールする工程を含む、プロセス。
  16. 請求項１０に記載のプロセスであって、前記パッシベーショントラッピング層が、ＡｌＯ、ＡＩＯＮ、ＳｉＮｘ、及びＳｉＮｘＨｙから成る群から選択されるフィルムを含む、プロセス。
  17. 集積回路を形成するプロセスであって、
    トランジスタを含む部分的に処理された集積回路を提供する工程、
    前記部分的に処理された集積回路をパッシベートする工程、
    前記パッシベートする工程の後、前記トランジスタの上にパッシベーショントラッピング層を堆積する工程、及び
    前記パッシベーショントラッピング層の上にプレメタル誘電体層を形成する工程、
    を含む、プロセス。
JP2013543143A 2010-12-09 2010-12-09 集積回路の水素パッシベーション Pending JP2014501045A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2010/059722 WO2012078163A1 (en) 2010-12-09 2010-12-09 Hydrogen passivation of integrated circuits

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016196116A Division JP6351079B2 (ja) 2016-10-04 2016-10-04 集積回路の水素パッシベーション

Publications (2)

Publication Number Publication Date
JP2014501045A true JP2014501045A (ja) 2014-01-16
JP2014501045A5 JP2014501045A5 (ja) 2014-02-27

Family

ID=46207422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013543143A Pending JP2014501045A (ja) 2010-12-09 2010-12-09 集積回路の水素パッシベーション

Country Status (3)

Country Link
JP (1) JP2014501045A (ja)
CN (1) CN103262223A (ja)
WO (1) WO2012078163A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013218494B4 (de) * 2013-09-16 2021-06-02 Infineon Technologies Ag Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
TWI548000B (zh) * 2014-12-22 2016-09-01 力晶科技股份有限公司 半導體元件及其製作方法
JP6468886B2 (ja) * 2015-03-02 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR101914039B1 (ko) * 2017-02-03 2018-11-01 주식회사 에이치피에스피 반도체 열처리방법
TW202104644A (zh) * 2019-06-17 2021-02-01 美商應用材料股份有限公司 含重氫之膜

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845926A (ja) * 1994-07-26 1996-02-16 Sony Corp 半導体装置およびその製造方法
JP2002016249A (ja) * 2000-06-30 2002-01-18 Toshiba Corp 半導体装置及びその製造方法
JP2003224206A (ja) * 2002-01-29 2003-08-08 Fujitsu Ltd 半導体装置及びその製造方法
JP2008210869A (ja) * 2007-02-23 2008-09-11 Canon Inc 光電変換装置の製造方法
JP2009289919A (ja) * 2008-05-28 2009-12-10 Fujitsu Microelectronics Ltd 半導体装置とその製造方法
US20100022961A1 (en) * 2006-06-23 2010-01-28 Jentec , Inc. Superthin wound dressing having folded release sheet
JP2010093064A (ja) * 2008-10-08 2010-04-22 Panasonic Corp 半導体装置及びその製造方法
US20100224961A1 (en) * 2009-03-06 2010-09-09 Texas Instruments Incorporated Passivation of integrated circuits containing ferroelectric capacitors and hydrogen barriers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
JP2007150025A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 強誘電体メモリの製造方法
US7985603B2 (en) * 2008-02-04 2011-07-26 Texas Instruments Incorporated Ferroelectric capacitor manufacturing process

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845926A (ja) * 1994-07-26 1996-02-16 Sony Corp 半導体装置およびその製造方法
JP2002016249A (ja) * 2000-06-30 2002-01-18 Toshiba Corp 半導体装置及びその製造方法
JP2003224206A (ja) * 2002-01-29 2003-08-08 Fujitsu Ltd 半導体装置及びその製造方法
US20100022961A1 (en) * 2006-06-23 2010-01-28 Jentec , Inc. Superthin wound dressing having folded release sheet
JP2008210869A (ja) * 2007-02-23 2008-09-11 Canon Inc 光電変換装置の製造方法
JP2009289919A (ja) * 2008-05-28 2009-12-10 Fujitsu Microelectronics Ltd 半導体装置とその製造方法
JP2010093064A (ja) * 2008-10-08 2010-04-22 Panasonic Corp 半導体装置及びその製造方法
US20100224961A1 (en) * 2009-03-06 2010-09-09 Texas Instruments Incorporated Passivation of integrated circuits containing ferroelectric capacitors and hydrogen barriers

Also Published As

Publication number Publication date
WO2012078163A1 (en) 2012-06-14
CN103262223A (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
US9218981B2 (en) Hydrogen passivation of integrated circuits
KR100563748B1 (ko) 반도체소자의제조방법
US6444592B1 (en) Interfacial oxidation process for high-k gate dielectric process integration
US20080296704A1 (en) Semiconductor device and manufacturing method thereof
TW201238057A (en) Plasma treatment of silicon nitride and silicon oxynitride
JP2011171706A (ja) トランジスタ及びその製造方法
US20060017132A1 (en) Method for producing a dielectric and semiconductor structure
JP2014501045A (ja) 集積回路の水素パッシベーション
US20070238254A1 (en) Method of etching low dielectric constant films
US11164957B2 (en) Semiconductor device with adhesion layer and method of making
JP2014502783A (ja) 水素障壁で封止された強誘電性キャパシタ
JP2006518106A (ja) 互いに重ねて堆積させた金属層の積層体中に形成されたゲート電極を含むｍｏｓトランジスタを備える半導体デバイスの製造方法
US7476916B2 (en) Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film
US20230369053A1 (en) Semiconductor Device and Method of Manufacturing
US20100001353A1 (en) SANOS Memory Cell Structure
JP6351079B2 (ja) 集積回路の水素パッシベーション
US9412861B2 (en) Semiconductor device having structure capable of suppressing oxygen diffusion and method of manufacturing the same
US8293659B2 (en) Method for fabricating dielectric layer with improved insulating properties
US7268088B2 (en) Formation of low leakage thermally assisted radical nitrided dielectrics
JP3833956B2 (ja) 半導体装置の製造方法及び半導体装置
JP2006073704A (ja) 半導体装置の製造方法
Yoon et al. Hydrogen-induced damage during the plasma etching process
JP2007048882A (ja) 半導体装置およびその製造方法
KR20210102465A (ko) 막의 유효 산화물 두께를 수정하기 위한 수소화 및 질화 프로세스들
JPH11176959A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170413