JP2009289919A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2009289919A
JP2009289919A JP2008139859A JP2008139859A JP2009289919A JP 2009289919 A JP2009289919 A JP 2009289919A JP 2008139859 A JP2008139859 A JP 2008139859A JP 2008139859 A JP2008139859 A JP 2008139859A JP 2009289919 A JP2009289919 A JP 2009289919A
Authority
JP
Japan
Prior art keywords
insulating film
film
etching
hydrogen barrier
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008139859A
Other languages
English (en)
Other versions
JP5326361B2 (ja
Inventor
Hideaki Kikuchi
秀明 菊池
Koichi Nagai
孝一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008139859A priority Critical patent/JP5326361B2/ja
Publication of JP2009289919A publication Critical patent/JP2009289919A/ja
Application granted granted Critical
Publication of JP5326361B2 publication Critical patent/JP5326361B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】半導体装置とその製造方法において、絶縁膜のホール内に形成される導電性プラグ等の導電性材料のコンタクト抵抗が基板面内でばらつくのを防止すること。
【解決手段】シリコン基板30の上方に第1の層間絶縁膜45を形成する工程と、第1の層間絶縁膜45の上方に強誘電体キャパシタQを形成する工程と、強誘電体キャパシタQの上方に、水素バリア絶縁膜55、57、62と第2の層間絶縁膜58とを有する積層膜を形成する工程と、エッチングにより積層膜にホール58b、58cを形成する工程と、ホール58b、58c内に金属配線(導電性材料)69を埋め込む工程とを有し、ホール58b、58cを形成する工程において、水素バリア絶縁膜55、57、62のエッチングを、第2の層間絶縁膜58のエッチングとは異なるエッチング手法で行う半導体装置の製造方法による。
【選択図】図24

Description

本発明は、半導体装置とその製造方法に関する。
LSI等の半導体装置では、半導体基板に形成された回路を外部雰囲気から保護するため、層間絶縁膜の上面等にバリア絶縁膜を形成することがある。そのバリア絶縁膜の材料は、バリアの対象となる雰囲気によって選択される。
例えば、FeRAM(Ferroelectric Random Access Memory)等の強誘電体デバイスでは、水素等の還元性物質によって強誘電体膜が還元されて劣化してしまうので、水素から強誘電体膜を保護するためにアルミナ膜等の絶縁性金属酸化膜が水素バリア絶縁膜として形成される。
しかしながら、アルミナ膜等の絶縁性酸化金属膜は、化学反応性に乏しいため、エッチングガスとの化学反応を利用したドライエッチングでホールを形成するのが難しいという問題がある。その結果、所定の形状のホールを形成するのが困難となり、ホール内に形成される導電性プラグのコンタクト抵抗が基板面内でばらつくおそれがある。
また、FeRAMに限らず、MOSトランジスタを備えたデバイスでは、そのMOSトランジスタを水分等から保護するため、半導体基板の上に酸窒化シリコン膜等のカバー絶縁膜が形成される。そのカバー絶縁膜には、MOSトランジスタのソース/ドレイン領域との電気的なコンタクトを図るために、ドライエッチングによりコンタクトホールが形成される。
そのドライエッチングでは、ソース/ドレイン領域の表層の高融点金属シリサイド層がエッチングストッパとして機能する。
但し、コンタクトホールが未開口になるのを防止すべくそのドライエッチングにおいてオーバーエッチングを行うと、コンタクトホールが高融点金属シリサイド層を突き抜けるおそれがある。こうなると、コンタクトホール内に形成される導電性プラグとソース/ドレイン領域とのコンタクト抵抗が、基板面内でばらつくという問題が発生する。
なお、本願に関連する技術が特許文献1、2に開示されている。
特開平6−266119号公報 特開2005−183414号公報
半導体装置とその製造方法において、絶縁膜のホール内に形成される導電性プラグ等の導電性材料のコンタクト抵抗が基板面内でばらつくのを防止することを目的とする。
以下の開示の一観点によれば、半導体基板の上方に第1の層間絶縁膜を形成する工程と、前記第1の層間絶縁膜の上方に強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタの上方に、水素バリア絶縁膜と第2の層間絶縁膜とを有する積層膜を形成する工程と、エッチングにより前記積層膜にホールを形成する工程と、前記ホール内に導電性材料を埋め込む工程とを有し、前記ホールを形成する工程において、前記水素バリア絶縁膜のエッチングを、前記第2の層間絶縁膜のエッチングとは異なるエッチング手法で行う半導体装置の製造方法が提供される。
このような半導体装置の製造方法では、第2の層間絶縁膜のエッチングとは異なる手法で水素バリア絶縁膜をエッチングする。したがって、水素バリア絶縁膜と第2の層間絶縁膜とを同じエッチング手法でエッチングする場合と比較して、水素バリア絶縁膜のエッチング時にホール側面に付着する反応生成物の量が低減される。その結果、反応生成物によってホール側面がマスクされ難くなるので、ホールがテーパー状になるのを防止でき、ホール内に埋め込まれる導電性材料のコンタクト抵抗が安定する。
また、その開示の別の観点によれば、半導体基板にトランジスタを形成する工程と、前記半導体基板の上方に、前記トランジスタを覆うカバー絶縁膜を形成する工程と、前記カバー絶縁膜の上に層間絶縁膜を形成する工程と、エッチングにより前記層間絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールを通じて前記カバー絶縁膜をウエットエッチングすることにより、前記カバー絶縁膜に開口を形成する工程と、前記コンタクトホールと前記開口とに導電性材料を埋め込む工程とを有する半導体装置の製造方法が提供される。
この半導体装置の製造方法によれば、ウエットエッチングによってコンタクトホールの下のカバー絶縁膜に開口を形成する。ウエットエッチングは、ドライエッチングと比較して、高融点金属シリサイド層等の下地層とのエッチング選択比を大きくし易いので、開口がその下地層を突き抜けるのを抑制することができる。これにより、開口内に埋め込まれる導電性材料と下地層とのコンタクト抵抗の安定化を図ることができる。
そして、その開示の他の観点によれば、半導体基板と、前記半導体基板の上方に形成された第1の層間絶縁膜と、前記第1の層間絶縁膜の上方に形成された強誘電体キャパシタと、前記強誘電体キャパシタの上方に形成されたと共に、水素バリア絶縁膜と第2の層間絶縁膜とを備え、ホールが形成された積層膜と、前記ホールに埋め込まれた導電性材料とを有し、前記水素バリア絶縁膜における前記ホールの直径が、前記第2の層間絶縁膜における前記ホールの直径よりも大きい半導体装置が提供される。
一方、その開示の更に別の観点によれば、半導体基板に形成されたトランジスタと、前記トランジスタを覆うと共に、開口が形成されたカバー絶縁膜と、前記カバー絶縁膜の上に形成され、前記開口の上にホールが形成された層間絶縁膜と、前記ホールと前記開口に埋め込まれた導電性材料とを有し、前記開口の直径が、前記ホールの直径よりも大きい半導体装置が提供される。
本発明に係る半導体装置の製造方法によれば、水素バリア絶縁膜と第2の層間絶縁膜をそれぞれ異なるエッチング手法によりエッチングするので、これらの絶縁膜に形成されるホールがテーパー状になるのを防止できる。
また、トランジスタを覆うカバー絶縁膜の開口をウエットエッチングにより形成するので、ドライエッチングで形成する場合と比較してその開口が高融点金属シリサイド層等の下地層を突き抜け難くなる。
(1)調査結果について
本発明の実施の形態の説明に先立ち、本願発明者が行った調査の結果について説明する。
図1〜図4は、この調査において使用したサンプルの製造途中の断面図である。そのサンプルは以下のようにして作製される。
まず、図1(a)に示すように、酸化シリコン膜等の下地絶縁膜1の上にアルミナ膜2を約20nmの厚さに形成する。
次いで、アルミナ膜2の上に、下部電極3、キャパシタ誘電体膜4、及び上部電極5をこの順に形成してなる強誘電体キャパシタQを形成する。これらのうち、下部電極3は厚さが約155nmのプラチナ膜よりなり、キャパシタ誘電体膜4は厚さが約150〜200nmのPZT膜よりなる。そして、上部電極5は、厚さが約250nm程度の酸化イリジウムよりなる。
キャパシタ誘電体膜4として形成されたPZT膜は、酸化物強誘電体膜であるため、水素等の還元性物質との接触により還元され、残留分極電荷量等の強誘電体特性が劣化してしまう。
そのような還元を防止するため、強誘電体キャパシタQの上には、水素バリア能力に優れたアルミナよりなる第1及び第2水素バリア絶縁膜6、7が形成される。このうち、第1の水素バリア絶縁膜6の厚さは約50nmであり、第2の水素バリア絶縁膜7の厚さは約20nmである。
続いて、第2の水素バリア絶縁膜7の上に層間絶縁膜8としてCVD法により酸化シリコン膜を形成し、更にその上に第3の水素バリア絶縁膜9としてスパッタ法でアルミナ膜を50nm程度の厚さに形成する。
その第3の水素バリア絶縁膜9は、第1及び第2の水素バリア絶縁膜6、7と同様に、キャパシタ誘電体膜4が水素に触れて還元されるのを防止する役割を担う。
その後、第3の水素バリア絶縁膜9の上にバッファ絶縁膜10としてCVD法により100nm程度の厚さの酸化シリコン膜を形成する。
このバッファ絶縁膜10は、その上に後で金属膜をエッチングして金属配線を形成するとき、エッチングが第3の水素バリア絶縁膜9に及ぶのを防止し、水素バリア絶縁膜9の厚さと水素バリア能力を維持するために形成される。
次に、図1(b)に示すように、バッファ絶縁膜の上にフォトレジストを塗布し、それを露光、現像してレジストパターン11を形成する。
図示のように、そのレジストパターン11は、下部電極3のコンタクト領域CR上と上部電極5の上に窓11aを備える。
続いて、図2(a)に示すように、窓11aを通じてバッファ絶縁膜をドライエッチングする。
このエッチングはRIE(Reactive Ion Etching)により行われ、そのエッチングガスとしてはC4F8、O2、及びArの混合ガスが使用される。
この例では、このエッチングガスを引き続き用いることにより、図2(b)に示すように第3の水素バリア絶縁膜9をエッチングする。
このとき、第3の水素バリア絶縁膜9は化学反応に乏しいアルミナよりなるので、エッチングにより発生した反応生成物がエッチング雰囲気中に逃げ難く、第3の水素バリア絶縁膜9の側面9aにその反応生成物が付着する。その結果、反応生成物がマスクとなって側面9aのエッチングが妨げられ、側面9aが図示のようにテーパー形状となる。
そして、さらに上記のエッチングガスを引き続き用いてエッチングを進めることにより、図3(a)に示すように層間絶縁膜8をエッチングする。
このとき、第3の水素バリア絶縁膜9をエッチングしたときに発生した反応生成物がエッチング雰囲気中に残留しているので、第3の水素バリア絶縁膜9の側面9aと同様に、層間絶縁膜8の側面8aもテーパー状になる。
更に、このエッチングガスを引き続き用い、第1及び第2の水素バリア絶縁膜6、7をエッチングすることで、図3(b)に示すような第1及び第2のホール13、14を形成する。
このとき、第3の水素バリア絶縁膜9と同様に、第1及び第2の水素バリア絶縁膜6、7の側面もテーパー状となる。
次いで、図4に示すように、各ホール13、14にタングステンを主材料とする導電性プラグ15を形成する。その導電性プラグ15は、下部電極3のコンタクト領域CRと上部電極5にそれぞれ電気的に接続される。
以上により、このサンプルの基本構造が完成する。
このようなサンプルでは、化学的にエッチングするのが困難な第1〜第3の水素バリア絶縁膜6、7、9を貫いて各ホール13、14を形成するので、上記のようにホール13、14の形状がテーパー状となる。そのため、ホール13、14の下部において、導電性プラグ15と各電極3、5との間の接触面積が小さくなり、これらの電極3、5と導電性プラグ15とのコンタクト抵抗が上昇してしまう。
また、上記のように、第1〜第3の水素バリア絶縁膜6、7、9のエッチングが困難なため、ホール13、14の形状がいびつになり易い。
図5は、第1のホール13を複数形成し、その各々を上から見た場合のSEM (Scanning Electron Microscope)像を基にして描いた平面図である。
これに示されるように、第1ホール13の内面の形状が実際にいびつになっているのが理解される。
このように第1及び第2のホール13、14の形状がいびつになると、これらの中に導電性プラグ15を形成するのが難しくなり、上記のコンタクト抵抗を更に上昇させてしまう。
更に、この方法では、図3(b)のようにホール13、14の底部の水素バリア絶縁膜6、7をドライエッチングにより除去しているので、これらの絶縁膜6、7が除去された時点で下部電極3と上部電極5がプラズマエッチング雰囲気に露出することになる。その結果、これらの電極3、5を通じてキャパシタ誘電体膜4がプラズマダメージを受け、キャパシタ誘電体膜4の強誘電体特性が劣化してしまう。
特に、本例のようなプレーナ型の強誘電体キャパシタQでは、上部電極5上の第1ホール13は、下部電極3上の第2ホール14よりも浅いので、第2ホール14よりも早く開口する。したがって、第1ホール13に露出する上部電極5は、第2ホール14が開口するまで長時間プラズマエッチング雰囲気に曝され、上記のようなプラズマダメージの問題が顕著となる。
また、電極3、5がプラズマエッチング雰囲気に曝されることで、これらの電極材料がエッチングされてエッチング雰囲気中に飛散し、ホール13、14の側壁にその電極材料が付着することもある。電極3、5の材料として水分を還元する作用のあるプラチナ等の白金族元素を使用する場合、ホール13、14の側壁に付着した電極材料によって、層間絶縁膜8中に含まれる水分が還元されて水素になる。その水素はキャパシタ誘電体膜4を還元するので、キャパシタ誘電体膜4の強誘電体特性が劣化してしまう。
本願発明者はこのような調査結果に鑑み、以下に説明するような本発明の実施の形態に想到した。
(2)第1実施形態
図6〜図23は、本発明の第1実施形態に係る半導体装置の製造途中の断面図である。この半導体装置はプレーナ型のFeRAMであって、以下のようにして製造される。
最初に、図6(a)に示す断面構造を得るまでの工程について説明する。
まず、n型又はp型のシリコン(半導体)基板30の表面を熱酸化することにより素子分離絶縁膜31を形成し、この素子分離絶縁膜31でトランジスタの活性領域を画定する。素子分離絶縁膜31の膜厚は、例えば、シリコン基板30の上面から測って約200nm程度である。
このような素子分離構造はLOCOS(Local Oxidation of Silicon)と呼ばれる。これに代えて、STI(Shallow Trench Isolation)により素子分離を行ってもよい。
次いで、シリコン基板30の活性領域にp型不純物、例えばボロンを導入して第1、第2pウェル32、33を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜34となる熱酸化膜を約6〜7nmの厚さに形成する。
続いて、シリコン基板30の上側全面に、厚さ約50nmの非晶質シリコン膜と厚さ約150nmのタングステンシリサイド膜を順に形成する。なお、非晶質シリコン膜に代えて多結晶シリコン膜を形成してもよい。その後に、フォトリソグラフィによりこれらの膜をパターニングして、シリコン基板30の活性領域上にゲート電極35を形成すると共に、素子分離絶縁膜31上に配線36を形成する。
ゲート電極35のゲート長は、例えば360μm程度である。
更に、ゲート電極35をマスクにするイオン注入により、ゲート電極35の横のシリコン基板30にn型不純物としてリンを導入し、第1〜第3ソース/ドレインエクステンション37a〜37cを形成する。
その後に、シリコン基板30の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極35と配線36の横に絶縁性サイドウォール38として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を45nmの厚さに形成する。
続いて、この絶縁性サイドウォール38とゲート電極35をマスクにしながら、シリコン基板30に砒素等のn型不純物を再びイオン注入することにより、ゲート電極35の側方のシリコン基板30に第1〜第3ソース/ドレイン領域39a〜39cを形成する。
更に、シリコン基板30の上側全面に、スパッタ法によりコバルト膜等の高融点金属膜を形成する。そして、その高融点金属膜を加熱させてシリコンと反応させることにより、各ソース/ドレイン領域39a〜39cにおけるシリコン基板30上にコバルトシリサイド層等の高融点シリサイド層41を形成し、各ソース/ドレイン領域39a〜39cを低抵抗化する。なお、このような高融点金属シリサイド層は、ゲート電極35や配線36の表層にも形成される。
その後に、素子分離絶縁膜31の上等で未反応となっている高融点金属層をウエットエッチングして除去する。
ここまでの工程により、シリコン基板30には、ゲート絶縁膜34、ゲート電極35、及び第1〜第3ソース/ドレイン領域39a〜39c等を有する第1〜第3MOSトランジスタTR1〜TR3が形成されたことになる。
次に、図6(b)に示すように、シリコン基板30の上側全面に、プラズマCVD法で酸窒化シリコン(SiON)膜を厚さ約200nmに形成し、それをカバー絶縁膜44とする。
更に、TEOSガスと酸素ガスとの混合ガスを使用するプラズマCVD法により、このカバー絶縁膜44の上に第1の層間絶縁膜45として酸化シリコン膜を厚さ約600nmに形成する。なお、カバー絶縁膜44として窒化シリコン(SiN)膜を形成してもよい。
その後に、第1の層間絶縁膜45の上面を平坦化するために、CMP(Chemical Mechanical Polishing)法によりその上面を研磨する。その研磨量は、例えば200nm程度である。
次いで、図7(a)に示すように、第1の層間絶縁膜45の上にフォトレジストを塗布し、それを露光、現像して第1のレジストパターン46を形成する。
そして、この第1のレジストパターン46の窓46aを通じて第1の層間絶縁膜45とカバー絶縁膜44とをドライエッチングし、ソース/ドレイン領域39a〜39cと配線36の上のこれらの絶縁膜44、45にコンタクトホール45aを形成する。
このドライエッチングはRIEにより行われ、酸化シリコンよりなる第1の層間絶縁膜45に対するエッチングガスとしてはC4F8、O2、及びArの混合ガスが使用される。一方、酸窒化シリコンよりなるカバー絶縁膜44に対するエッチングガスとしては、CHF3、O2、及びArの混合ガスが使用される。
この後に、第1のレジストパターン46は除去される。
次に、図7(b)に示す断面構造を得るまでの工程について説明する。
まず、コンタクトホール45aの内面と第1の層間絶縁膜45の上面に、スパッタ法によりグルー膜としてチタン膜と窒化チタン膜とをこの順に形成する。そのグルー膜の膜厚は特に限定されないが、チタン膜の厚さは約20nmであり、窒化チタン膜の厚さは約50nmである。
次いで、このグルー膜の上にCVD法によりタングステン膜を形成し、このタングステン膜でコンタクトホール45aを完全に埋め込む。タングステン膜の厚さは、例えば、第1の層間絶縁膜45の平坦面上で約500nmである。
そして、タングステン膜とグルー膜とをCMP法により研磨してこれらの膜をコンタクトホール45a内にのみ第1の導電性プラグ47として残す。その第1の導電性プラグ47は、第1〜第3のソース/ドレイン領域39a〜39cと配線36の各々に電気的に接続される。
その後に、N2Oプラズマ雰囲気中において第1の層間絶縁膜45をアニールすることにより、第1の層間絶縁膜45を脱水すると共に、その表層を窒化して水分の再吸着を防止する。このアニールの条件は、例えば、基板温度約350℃、処理時間2分である。
このようにして形成された第1の導電性プラグ47は、酸化され易いタングステンを主成分とするため、酸素に触れることで容易に酸化してコンタクト不良を引き起こす。
そこで、次の工程では、図8(a)に示すように、第1の導電性プラグ47と第1の層間絶縁膜45の上に、第1の酸化防止絶縁膜48としてプラズマCVD法により酸窒化シリコン膜を厚さ約100nmに形成する。
次に、図8(b)に示す断面構造を得るまでの工程について説明する。
まず、第1の酸化防止絶縁膜48の上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約100nmに形成し、この酸化シリコン膜を密着層49とする。
なお、窒素雰囲気中においてこの密着層49をアニールして脱水してもよい。その場合のアニール条件としては、例えば、基板温度650℃、処理時間30分が採用される。
そして、この密着層49の上に下地絶縁膜50としてスパッタ法によりアルミナ膜を厚さ約20nmに形成した後、この下地絶縁膜50に対して基板温度を650℃、処理時間を60秒とするRTA(Rapid Thermal Annealing)を酸素雰囲気中で行う。
次に、下地絶縁膜50の上に第1の導電膜51としてスパッタ法でプラチナ膜を厚さ約155nmに形成し、更にその上にスパッタ法でPZT膜を150〜200nmの厚さに形成して、このPZT膜を強誘電体膜52とする。
なお、強誘電体膜52の成膜方法としては、スパッタ法の他にゾル・ゲル法やMOCVD(Metal Organic CVD)法もある。更に、強誘電体膜52の材料はPZTに限定されず、SBT(SrBi2Ta2O9)、SrBi2(TaxNb1-x)2O9、Bi4Ti2O12等のBi層状構造化合物や、PZTにランタンをドープしたPLZT(Pb1-xLaxZr1-yTiyO3)、或いはその他の金属酸化物強誘電体で強誘電体膜52を構成してもよい。
このように強誘電体膜52を形成した後、強誘電体膜52をアニールして結晶化させる。このアニールは結晶化アニールと呼ばれる。本実施形態では、基板温度約563℃、処理時間90秒の条件で、RTA(Rapid Thermal Anneal)により結晶化アニールを行う。この場合、流量が2リットル/分のアルゴンガスと、流量が0.055リットル/分の酸素ガスとの混合ガスがアニール雰囲気に供給される。
その後に、強誘電体膜52の上にスパッタ法により第2の導電膜53として酸化イリジウム膜を厚さ約200nmに形成する。
なお、本実施形態のようにアルミナよりなる下地絶縁膜50の上に第1の導電膜51を形成することにより、下地絶縁膜50を省く場合と比較して第1の導電膜51中のプラチナの配向性が良好となる。その第1の導電膜51の配向の作用によって、強誘電体膜52中のPZTの配向が揃えられ、強誘電体膜52の強誘電体特性が向上する。
次に、図9(a)に示す断面構造を得るまでの工程について説明する。
まず、フォトリソグラフィにより第2の導電膜53をパターニングして上部電極53aを形成する。そして、このパターニングにより強誘電体膜52が受けたダメージを回復させるために、強誘電体膜52に対する回復アニールを縦型炉内で行う。この回復アニールは、酸素流量が20リットル/分の酸素含有雰囲気において行われ、その条件は、例えば、基板温度650℃、処理時間60分である。
次いで、フォトリソグラフィで強誘電体膜52をパターニングすることにより、PZT等の強誘電体材料よりなるキャパシタ誘電体膜52aを形成する。このパターニングでキャパシタ誘電体膜52aが受けたダメージは回復アニールによって回復される。この回復アニールは、縦型炉を用いて酸素含有雰囲気中で行われ、その条件として酸素流量20リットル/分、基板温度350℃、及び処理時間60分が採用される。
続いて、図9(b)に示すように、シリコン基板30の上側全面に、水素や水分等の還元性物質からキャパシタ誘電体膜52aを保護するための第1の水素バリア絶縁膜55としてアルミナ膜をスパッタ法で厚さ約50nmに形成する。
なお、アルミナ膜に代えて、酸化チタン(TiOx)膜、酸化ジルコニウム(ZrOx)膜、酸化マグネシウム(MgOx)膜、及び酸化チタンマグネシウム(MgTiOx)膜のいずれかを第1の水素バリア絶縁膜55として形成してもよい。
そして、このスパッタによりキャパシタ誘電体膜52aが受けたダメージを回復させるために、酸素流量が20リットル/分の酸素含有雰囲気中で基板温度を550℃とする回復アニールを約60分間行う。この回復アニールは、縦型炉を用いて行われる。
次に、図10(a)に示すように、フォトリソグラフィで第1の導電膜51と第1の絶縁性水素バリア膜55とをパターニングする。これにより、キャパシタ誘電体膜52aの下に下部電極51aが形成されると共に、この下部電極51aを覆うように第1の水素バリア絶縁膜55が残される。
なお、このパターニングでは、下部電極51aで覆われていない部分の下地絶縁膜50も除去される。
その後に、プロセス中にキャパシタ誘電層48aが受けたダメージを回復させるために、基板温度650℃、処理時間60分の条件で、酸素流量が20リットル/分の酸素含有雰囲気中においてキャパシタ誘電体膜52aに回復アニールを施す。その回復アニールは、例えば縦型炉を用いて行われる。
ここまでの工程により、下部電極51a、キャパシタ誘電体膜52a、及び上部電極53aをこの順に積層してなる強誘電体キャパシタQが形成されたことになる。
続いて、図10(b)に示すように、シリコン基板30の上側全面に、キャパシタQを保護するための第2の水素バリア絶縁膜57としてアルミナ膜をスパッタ法で約20nmの厚さに形成する。この第2の水素バリア絶縁膜57は、その下の第1の水素バリア絶縁膜55と協同して、水素や水分等の還元性物質がキャパシタ誘電体膜52aに至るのを防止し、キャパシタ誘電体膜52aが還元されてその強誘電体特性が劣化するのを抑えるように機能する。
このような機能を有する膜には、アルミナ膜の他に、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜があり、これらのいずれかを第2の水素バリア絶縁膜57として形成してもよい。
そして、基板温度550℃、処理時間60分の条件で、酸素含有雰囲気となっている縦型炉内においてキャパシタ誘電体膜52aに対して回復アニールを施す。この回復アニールにおける酸素流量は、例えば、酸素流量が20リットル/分である。
次いで、TEOSガスを使用するプラズマCVD法により、第2の水素バリア絶縁膜57上に酸化シリコン膜を約1500nmの厚さに形成し、その酸化シリコン膜を第2の層間絶縁膜58とする。
そして、CMP法により第2の層間絶縁膜55の上面を平坦化した後、該第2の層間絶縁膜55に対する脱水処理としてN2Oプラズマ処理を行う。このN2Oプラズマ処理では、基板温度が350℃に設定され、処理時間が2分とされる。
続いて、図11に示すように、TEOSガスを使用するプラズマCVD法により、第1の層間絶縁膜58の上にシリコン酸化膜を約100nmの厚さに形成し、このシリコン酸化膜を第1のキャップ絶縁膜61とする。
CMP時に研磨パッドとの接触でついた第2の層間絶縁膜58の上面の微細な傷(マイクロスクラッチ)は、この第1のキャップ絶縁膜61によって埋め込まれる。したがって、第1のキャップ絶縁膜61の上面は、マイクロスクラッチ等の微細な凹凸のない良好な平坦面となる。
なお、この第1のキャップ絶縁膜61を脱水するために窒素雰囲気中でアニールを行ってもよい。その場合、基板温度は350、処理時間は2分とされる。
次いで、第1のキャップ絶縁膜61の上にスパッタ法により第3の水素バリア絶縁膜62としてアルミナ膜を厚さ約50nmに形成する。
この第3の水素バリア絶縁膜62は、第1及び第2の水素バリア絶縁膜55、57と同様に、水素や水分等の還元性物質がキャパシタQに至るのを阻止し、キャパシタ誘電体膜52aが劣化するのを防止する役割を担う。
また、上記のように第1のキャップ絶縁膜61の上面の平坦性が良好なので、下地の凹凸に起因して第3の水素バリア絶縁膜62の膜厚が局所的に薄くなるのが防止される。これにより、シリコン基板30の全面にわたって第3の水素バリア絶縁膜62の水素バリア性を維持することができるようになる。
なお、第3の水素バリア絶縁膜62はアルミナ膜に限定されない。第3の水素バリア絶縁膜62としては、アルミナ膜、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜のいずれかを形成し得る。
次いで、TEOSガスを使用するプラズマCVD法により、第3の水素バリア絶縁膜62の上に酸化シリコン膜を約100nmの厚さに形成して、この酸化シリコン膜を第1のバッファ絶縁膜63とする。
その後に、N2Oプラズマ雰囲気中において、基板温度350℃、処理時間2分の条件で第1のバッファ絶縁膜63をアニールして脱水する。
次に、図12に示すように、第1のバッファ絶縁膜63の上にフォトレジストを塗布し、それを露光、現像して第2のレジストパターン64とする。
そして、第2のレジストパターン64の窓64aを通じて第1のバッファ絶縁膜63から第1の酸化防止絶縁膜48までをRIEによりドライエッチングする。これにより、第1の導電性プラグ47の上の各絶縁膜48、49、57、58、61〜63に第1のホール58aが形成される。
そのエッチングでは、例えば、C4F8、O2、及びArの混合ガスがエッチングガスとして使用される。
この後に、第2のレジストパターン64は除去される。
次に、図13に示す断面構造を得るまでの工程について説明する。
まず、第1ホール58aの内面と第1のバッファ絶縁膜63の上面に、グルー膜としてスパッタ法でチタン膜と窒化チタン膜とをそれぞれ厚さ約20nm、50nmに形成する。
そして、このグルー膜の上にCVD法によりタングステン膜を形成することで、第1ホール58aをそのタングステン膜で完全に埋め込む。その後に、CMP法によりタングステン膜とグルー膜とを研磨し、これらの膜を第1ホール58a内のみに第2の導電性プラグ66として残す。
次いで、酸化され易いタングステンを主材料とする第2の導電性プラグ66の酸化を防止すべく、第2の導電性プラグ66と第1のバッファ絶縁膜63のそれぞれの上面に、第2の酸化防止絶縁膜67としてCVD法により酸窒化シリコン膜を約100nmの厚さに形成する。
続いて、図14に示すように、第2の酸化防止絶縁膜の上にフォトレジストを塗布し、それを露光、現像して第3のレジストパターン70とする。図示のように、この第3のレジストパターン30は、下部電極51aのコンタクト領域CR上と上部電極53a上とに窓70aを有する。
この後は、第3のレジストパターン70をマスクにし、キャパシタQの上の各絶縁膜58、61〜63、67よりなる積層膜にホールを形成する工程に移る。
この工程について、図24及び図25を参照しながら説明する。
図24及び図25は、キャパシタQの近傍の拡大断面図である。
まず、図24(a)に示すように、第2の酸化防止絶縁膜67と第1のバッファ絶縁膜63とをRIEによりドライエッチングする。
このとき、酸窒化シリコンよりなる第2の酸化防止絶縁膜67と酸化シリコンよりなる第1のバッファ絶縁膜63のエッチングガスとして、CF4、C4F8、及びArの混合ガスが使用される。
また、本エッチングではホールのアスペクト比が緩いので、一般的な平行平板型プラズマエッチング装置が使用される。その場合、チャンバ内に導入されたエッチングガスには、プラズマ化のためのプラズマ化用高周波電力のみが印加され、プラズマを基板側に引き付けるためのバイアス用高周波電力は印加されない。このような装置は単周波型のプラズマエッチング装置とも呼ばれる。また、プラズマ化用高周波電力としては、例えば周波数が13.56MHzでパワーが1000W高周波電力を使用し得る。
なお、単周波型の装置に代えて、高アスペクト比のホール形成に適した二周波型のプラズマエッチング装置を使用してこのエッチングを行ってもよい。その場合、エッチングガスには、プラズマ化用高周波電力とバイアス用高周波電力の両方が印加される。
これらの高周波電力の周波数とパワーは特に限定されない。例えば、プラズマ化用高周波電力については、周波数を27.12Hzとし、パワーを2000Wとする。そして、バイアス用高周波電力については、周波数を800KHzとし、パワーを900Wとする。
また、このような二周波型のプラズマエッチング装置を使用する場合は、エッチングガスとしてC4F8、O2、及びArの混合ガスが使用される。更に、このエッチングガスにCOを添加してもよい。
既述のように、このようなドライエッチングをアルミナ等の絶縁性酸化金属膜よりなる第3の水素バリア絶縁膜62に対して行うと、そのエッチング時にホール側面に付着した反応生成物によってホールの断面形状がテーパー状となってしまう。
そのため、本実施形態では、このドライエッチングを第3の水素バリア絶縁膜62の上で停止させる。
なお、エッチングを停止させる位置は、図示のような第3の水素バリア絶縁膜62の表面に限らず、その表面よりも僅かに高い位置であってもよい。その場合、第3の水素バリア絶縁膜62の上に薄く残存する第1のバッファ絶縁膜63は、フッ酸溶液を用いたウエットエッチングにより除去される。
次いで、図24(b)に示すように、ウエットエッチングにより窓70aの下の第3の水素バリア絶縁膜62を選択的に除去する。
ウエットエッチングでは、ドライエッチングと比較して第3の水素バリア絶縁膜62の側面62aに付着する反応性生物の量が少なく、側面62aの断面形状がテーパー状になり難い。
この場合のエッチング液は特に限定されず、酸性溶液、中性溶液、アルカリ性溶液、及び塩溶液のいずれかをエッチング液として使用し得る。
このうち、酸性溶液のエッチング液には次に挙げるものがある。
・BHF(塩とフッ酸水溶液との混合溶液でpH調整がなされた緩衝フッ酸溶液)
・希HF溶液(水で希釈したフッ酸水溶液)
・FPM(フッ酸過酸化水素水溶液)
・SPM(硫酸過酸化水素水溶液)
・SC-2(塩酸過酸化水素水溶液)
・0.01〜10wt%程度に希釈した希HNO3溶液、希HCl溶液、希H2SO4溶液、希H3PO4溶液
一方、中性溶液としては、ハイドロキシルアミン含有溶液等のウエハ洗浄溶液を使用し得る。
また、アルカリ性溶液としては、以下のものを使用し得る。
・SC-1(アンモニア過酸化水素水溶液)
・レジスト剥離液(東京応化工業株式会社製のTOK106、EKCテクノロジー株式会社製のEKC265等)
・TMAH(水酸化テトラメチルアンモニウム溶液)等のレジスト現像液
そして、塩溶液としては、例えばフッ化アンモニウム溶液等を使用し得る。
これらのエッチング液に対し、アルミナよりなる第3の水素バリア絶縁膜62のエッチレートは、酸化シリコンよりなるバッファ絶縁膜63のそれよりも速い。また、このウエットエッチングは等方的に進行する。よって、ウエットエッチングの結果、第3の水素バリア絶縁膜62の側面62aは、バッファ絶縁膜63の側面63aよりも後退することになる。
次に、図25(a)に示すように、窓70aを通じて第1のキャップ絶縁膜61と第2の層間絶縁膜58とをRIEによりドライエッチングする。
既述のように、これらの絶縁膜58、61は酸化シリコン膜よりなり、そのエッチングガスとしては例えばC4F8、O2、及びArの混合ガスが使用される。
なお、エッチングガスに印加されるプラズマ化用高周波電力とバイアス用高周波電力としては、第1のバッファ絶縁膜63のエッチング時(図24(a))と同じ周波数とパワーのものが使用される。
また、前の工程でレジスト剥離液、ハイドロキシルアミン含有溶液、及び希H2SO4溶液のいずれかを使用したことで第3のレジストパターン70が溶解した場合には、改めてレジストパターンを形成し、その後に本工程を行ってもよい。
次いで、図25(b)に示すように、窓70aを通じて第1及び第2の水素バリア絶縁膜55、57をウエットエッチングする。これにより、上部電極53aと下部電極51aのコンタクト領域CRの上に、それぞれ第2及び第3のホール58b、58cが形成される。
このウエットエッチングのエッチング液は特に限定されず、第3の水素バリア絶縁膜62のエッチング工程(図24(b))におけるのと同じエッチング液を使用し得る。
このようにウエットエッチングで第1及び第2の水素バリア絶縁膜55、57を開口すると、ドライエッチングの場合のように各電極51a、53aの電極材料がエッチング雰囲気に飛散しない。
そのため、プラチナのように水分を還元する作用のある電極材料がホール58a、58bの内面に付着せず、電極材料によって第2の層間絶縁膜58等に含まれる水分が還元して水素になるのを防止でき、水素によるキャパシタ誘電体膜52aの劣化を抑制できる。
しかも、ドライエッチングと異なり、ウエットエッチングでは各電極51a、53aを通じてキャパシタ誘電体膜52aにプラズマダメージが入らないので、キャパシタ誘電体膜52aの劣化を抑制することが可能になる。
なお、第3の水素バリア絶縁膜62のウエットエッチング(図24(b))と同様に、このウエットエッチングでも第1及び第2の水素バリア絶縁膜55、57の側面55aが後退する。
ここまでの工程により、第1〜第3の水素バリア絶縁膜55、57、63と第2の層間絶縁膜58に、第2及び第3のホール58a、58bが形成される。
本実施形態では、上記のように第1〜第3の水素バリア絶縁膜55、57、63をウエットエッチングにより等方的にエッチングする。したがって、これらの水素バリア絶縁膜55、57、63におけるホール58a、58bの直径は、第2の層間絶縁膜58におけるそれよりも大きくなる。
図15は、この工程を終了した後における、二つの強誘電体キャパシタQを含む断面図である。
この後に、エッチングのマスクに使用した第3のレジストパターン70を除去する。
続いて、図16に示すように、ここまでの工程でキャパシタ誘電体膜52aが受けたダメージを回復させるたに、キャパシタ誘電体膜52aに対する回復アニールを縦型炉内で行う。この回復アニールは、酸素流量が20リットル/分の酸素含有雰囲気において行われ、その条件は、例えば、基板温度500℃、処理時間60分である。
このように酸素含有雰囲気中で回復アニールを行っても、第2の導電性プラグ66は第2の酸化防止絶縁膜67に覆われているので、第2の導電性プラグ66が酸化してコンタクト不良を起こすのを防止できる。
次に、図17に示すように、第1のバッファ絶縁膜63と第2の導電性プラグ66のそれぞれの上面と、第2及び第3のホール58a、58bの内面に、金属積層膜(導電性材料)をパターニングしてなる一層目金属配線69を形成する。
このパターニングでは、金属積層膜のエッチング残渣を残さないようにオーバーエッチングが行われるが、第1のバッファ絶縁膜63によってそのオーバーエッチングが吸収されるので、その下の第3の水素バリア絶縁膜62にはエッチングが及ばない。そのため、第3の水素バリア絶縁膜62がエッチングによって薄くならず、シリコン基板30の全面において第3の水素バリア絶縁膜62の水素バリア能力を維持することができる。
なお、本実施形態では、その金属積層膜として、約150nmの厚さの窒化チタン膜、約550nmの厚さの銅含有アルミニウム膜、約5nmの厚さのチタン膜、及び約150nmの厚さの窒化チタン膜をスパッタ法でこの順に形成する。
次いで、図18に示すように、一層目金属配線69と第1のバッファ絶縁膜63とを覆う第4の水素バリア絶縁膜71として、スパッタ法によりアルミナ膜を5nm〜30nm、例えば20nmの厚さに形成する。
この第4の水素バリア絶縁膜71は、水素や水分等の還元性物質をブロックしてキャパシタ誘電体膜52aを保護する機能を有する。このような機能を有する膜には、アルミナ膜の他に、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜があり、これらのいずれかを第4の水素バリア絶縁膜71として形成してもよい。
なお、水素によるキャパシタ誘電体膜52aの劣化が問題にならない場合には、第4の水素バリア絶縁膜71を省いてもよい。
次に、図19に示す断面構造を得るまでの工程について説明する。
まず、TEOSガスを使用するプラズマCVD法により、第4の水素バリア絶縁膜71の上に第3の層間絶縁膜72として酸化シリコン膜を形成する。この第3の層間絶縁膜72の膜厚は、例えば一層目金属配線69上で約2600nmである。
この後に、第3の層間絶縁膜72の上面を平坦化すべくCMPにより該上面を研磨した後、基板温度約350℃、処理時間約4分の条件で、第3の層間絶縁膜72の表面に対してN2Oプラズマ処理を行う。このようなN2Oプラズマ処理により、第3の層間絶縁膜72が脱水されると共に、その表面が窒化されて水分の再吸着が防止される。
次いで、TEOSガスを使用するプラズマCVD法により、第3の層間絶縁膜72の上に第2のキャップ絶縁膜73として酸化シリコン膜を厚さ約100nmに形成する。
ここで、第3の層間絶縁膜72の上面には、CMPを行った際にCMP装置のパッドとの接触で発生したマイクロスクラッチが形成されているが、上記の第2のキャップ絶縁膜73はこのマイクロスクラッチを埋め込んで平坦化する役割を担う。
その後、この第2のキャップ絶縁膜73の上に、キャパシタ誘電体膜52aを還元性物質から保護するための第5の水素バリア絶縁膜74として、水素や水分等の還元性物質に対するブロック性に優れたアルミナ膜を厚さ約20nmに形成する。
なお、アルミナ膜に代えて、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜のいずれかを第5の水素バリア絶縁膜74として形成してもよい。
更に、第5の水素バリア絶縁膜74の上に、TEOSガスを使用するプラズマCVD法により第2のバッファ絶縁膜75として酸化シリコン膜を約100nmの厚さに形成する。
なお、第2のバッファ絶縁膜75の脱水と水分の再吸着の防止のためにN2Oプラズマ処理を行ってもよい。そのN2Oプラズマ処理は、例えば基板温度350℃、処理時間2分の条件で行われる。
次いで、図20に示すように、第2のバッファ絶縁膜75の上にフォトレジストを塗布し、それを露光、現像することにより、一層目金属配線69の上にホール形状の窓76aを備えた第4のレジストパターン76を形成する。
続いて、図21に示すように、C4F8、Ar、及びO2の混合ガスをエッチングガスにするRIEにより、窓76aの下の各絶縁膜71〜75をエッチングすることにより、一層目金属配線69の上に第4のホール72aを形成する。
この後に、第4のレジストパターン76は除去される。
次に、図22に示すように、第4のホール72aの内面と第2のバッファ絶縁膜75の上面にスパッタ法により窒化チタン膜を厚さ約150nmに形成し、それをグルー膜81とする。
続いて、プラズマCVD法を用いて、このグルー膜81の上に第4のホール72aを完全に埋め込む厚さ、例えば約650nmの厚さのタングステン膜を形成する。そして、このタングステン膜をエッチバックしてグルー膜81の上面から除去し、第4のホール72a内のみに残す。これにより、第4のホール72a内には、一層目金属配線69と電気的に接続され且つタングステンを主材料とする第3の導電性プラグ80が形成されたことになる。
なお、この例ではタングステン膜をエッチバックしたが、エッチバックに変えてCMPを採用してもよい。
次に、図23に示す断面構造を得るまでの工程について説明する。
まず、上記の第3の導電性プラグ80とグルー膜81のそれぞれの上面に、スパッタ法により金属積層膜を形成する。その金属積層膜は、例えば、下から厚さ約550nmの銅含有アルミニウム膜、厚さ約5nmのチタン膜、そして厚さ約150nmの窒化チタン膜である。
その後に、フォトリソグラフィによりこの金属積層膜とグルー膜81とをパターニングして、これらの膜で構成される二層目金属配線82を第2のバッファ絶縁膜75上に形成する。
このパターニングでは、第2のバッファ絶縁膜75上にエッチングの残膜を残さないために、上記の金属積層膜とグルー膜81に対するエッチングをオーバーエッチとする。
このようにオーバーエッチとしても、第5の水素バリア絶縁膜74はバッファ絶縁膜75で覆われているので、上記のパターニングの際に第5の水素バリア絶縁膜74がエッチングされてその膜厚が薄くなるのが防止される。これにより、上記のパターニングを終了した後でも第5の水素バリア絶縁膜74の厚さを十分に維持でき、水素等の還元性物質を第5の水素バリア絶縁膜74で効果的にブロックすることができる。
以上により、本実施形態に係る半導体装置の基本構造が完成した。
上記した本実施形態によれば、図24(b)を参照して説明したように、キャパシタQ上に第2及び第3のホール58b、58cを形成するとき、第3の水素バリア絶縁膜62をウエットエッチングにより除去する。
このウエットエッチングでは、エッチング液と第3の水素バリア絶縁膜62との反応によって生成された反応生成物が、ホール58b、58cの側面に留まらずにエッチング液中に拡散する。よって、RIEにより第3の水素バリア絶縁膜62をエッチングする場合と比較して、ホール58b、58cの側面に付着する反応生成物の量が低減されることになる。
そのため、第2の層間絶縁膜58をドライエッチングするとき(図5(a))に、その反応生成物に起因してホール58a、58cの断面形状がテーパー状になり難くなり、一層目金属配線69(図17参照)が各電極51a、53aと広い面積で接触する。これにより、一層目金属配線69と電極71a、73aとの間のコンタクト抵抗の上昇が抑制され、半導体装置の歩留まりと長期信頼性とが向上する。
また、ウエットエッチングでは、RIEと比較して第3の水素バリア絶縁膜62をエッチングし易いので、各ホール58b、58cを綺麗に形成することができる。
図26は、第3の水素バリア絶縁膜62を省き、各絶縁膜58、61〜63、67をRIEによりドライエッチングして第2のホール58bを複数形成して、各第2のホール58bを上から見た場合のSEM像を基にして描いた平面図である。
これに示されるように、第3の水素バリア絶縁膜62がないと、RIEにより第2のホール58bを綺麗に形成できる。このことから、第3の水素バリア絶縁膜62をウエットエッチングする本実施形態でも、図26のような綺麗な形状の第2のホール58bが実際に得られると期待できる。
図27は、図26と同一のサンプルについて、一層目金属配線69と上部電極53aとの間のコンタクト抵抗の基板面内分布を調査して得られた図である。同図において、符号1〜11、A〜Kは、基板面内におけるチップの位置を示す座標である。
これに示されるように、第3の水素バリア絶縁膜62を形成しないサンプルでは、コンタクト抵抗は基板面内において略一様な値をとる。これは、図26のように第2のホール58aが綺麗に形成されたことから、第2のホール58a内に一層目金属配線69(図17参照)が良好に埋め込まれたためと考えられる。
よって、第3の水素バリア絶縁膜62をウエットエッチングする本実施形態でも、コンタクト抵抗がこれと同様に基板面内において一様になり、シリコン基板30の全面から良質な半導体装置が得られると期待できる。
一方、図28は、RIEにより第3の水素バリア絶縁膜62をドライエッチングし、第2のホール58bを形成したサンプルについて、図27と同じ調査をした場合に得られた調査結果を示す図である。
図28に示すように、このサンプルでは、図27の場合と比較してコンタクト抵抗が基板面内で大きくばらついている。これは、RIEにより第3の水素バリア絶縁膜62をドライエッチングしたことで、第2のホール58bの形状がいびつになったためと考えられる。
また、図29は、第3の水素バリア絶縁膜62を形成しない場合に、一層目金属配線69と上部電極53aとの間のコンタクト抵抗を基板面内の80箇所で平均したものを、48枚のシリコン基板30について調査して得られたグラフである。
これに示されるように、第3の水素バリア絶縁膜62を形成しないと、基板面内だけでなく複数の基板間でもコンタクト抵抗が一様となる。したがって、第3の水素バリア絶縁膜62をウエットエッチングにより除去する本実施形態でも、図29と同様にコンタクト抵抗が基板間で安定すると期待できる。
一方、図30は、第3の水素バリア絶縁膜62を形成し、それをRIEによりドライエッチングして第2のホール58bを形成した場合において、図29と同じ調査をして得られたグラフである。
図30に示されるように、この場合は、コンタクト抵抗が上昇すると共に、基板間でコンタクト抵抗のばらつきが大きくなってしまう。これは、図28で説明したように、RIEにより第3の水素バリア絶縁膜62をドライエッチングしたことで第2のホール58bの形状がいびつになったためと考えられる。
ところで、本実施形態では、第2及び第3のホール58b、58cがテーパー状になるのを防止する方法として、第3の水素バリア絶縁膜62をウエットエッチングした。ホールがテーパー状になる原因としては、第3の水素バリア絶縁膜62をエッチングするときに発生した反応生成物がホール58b、58cに付着し、その反応生成物がエッチングのマスクになることが考えられる。
したがって、第3の水素バリア絶縁膜62のエッチングを、反応生成物がホール58b、58cに付着し難いように、絶縁膜58、61、63、67とは異なるエッチング手法で行えば、本実施形態と同様にホール58b、58cがテーパー状になるのを防止できる。
以下に、そのようなエッチング手法の例について説明する。
・第1例
図31及び図32は、第1例に係るホール58b、58cの形成方法について説明するための断面図である。
本方法では、図31(a)に示すように、図24(a)と同様にしてRIEにより窓70aの下の第1のバッファ絶縁膜63と酸化防止絶縁膜67とをエッチングする。図24(a)を参照して説明したように、このエッチングは単周波型と二周波型のどちらのプラズマエッチング装置を用いてもよい。
次いで、図31(b)に示すように、第3のレジストパターン70の窓70aを通じてアルゴンプラズマにより第3の水素バリア絶縁膜62を物理的にスパッタエッチングする。
このスパッタエッチングの条件は特に限定されない。本実施形態では、アルゴンガスを50sccmの流量でICP (Inductively Coupled Plasma)プラズマエッチングチャンバ内に供給し、そのアルゴンガスを周波数が13.56Hzでパワーが2000Wの高周波電力でプラズマ化する。そして、アルゴンプラズマを基板側に引き付けるバイアス用高周波電力として、周波数が400Hzでパワーが1500Wの高周波電力を用いる。なお、エッチング時間については、エッチレートや第3の水素バリア絶縁膜62の膜厚を考慮して適宜調整すればよい。
アルゴンプラズマのように希ガスのみからなるプラズマ雰囲気は、第3の水素バリア絶縁膜62中のアルミナと化学反応を殆ど起こさない。したがって、このスパッタエッチングでは、ホール形状をテーパー状にする要因となる反応生成物が殆ど発生しない。
また、そのプラズマ雰囲気として、希ガスと酸素ガスよりなるプラズマ雰囲気を採用してもよい。この場合は、有機物である第3のレジストパターン30の表面が酸素によって酸化されるため、第3のレジストパターン30に起因した反応生成物が二酸化炭素等の気体になってホール側面に付着し難くなる。そのため、第3のレジストパターン30に由来してホール側面に付着する反応性生物が抑制され、ホール形状をテーパー状にする要因を更に少なくすることができる。
或いは、希ガスと窒素ガスよりなるプラズマ雰囲気においてこのスパッタエッチングを行ってもよい。この場合は、第3のレジストパターン30中の炭素がCNとなって揮発するため、上記と同様にホール側面に付着する反応生成物の量を低減できる。
なお、このスパッタエッチングでは、点線で示されるように、アルゴンプラズマの物理的な作用によって第3のレジストパターン70が若干エッチングされ、窓70aが僅かに変形してテーパー状になる。但し、その変形量は無視しうる程度に小さいので、これにより窓70aの下に形成されるホールの形状が顕著なテーパー状になることはない。
次に、図32(a)に示すように、図25(a)と同様のエッチング条件により、窓70aを通じて第1のキャップ絶縁膜61と第2の層間絶縁膜58とをRIEによりドライエッチングする。
そして、図32(b)に示すように、窓70aを通じて第1及び第2の水素バリア絶縁膜55、57をウエットエッチングし、上部電極53aと下部電極51aに第2及び第3のホール58b、58cを形成する。
このウエットエッチングで使用されるエッチング液としては、図24(b)の工程と同様に、酸性溶液、中性溶液、アルカリ性溶液、及び塩溶液のいずれかを使用し得る。
以上により、本例におけるホール58b、58cの形成を終了する。
本例では、図31(b)を参照して説明したように、希ガスよりなるプラズマ雰囲気中で第3の水素バリア絶縁膜62を物理的にスパッタエッチングする。そのため、RIEで第3の水素バリア絶縁膜62をエッチングする場合のように、エッチング雰囲気との化学的な反応によって生成される反応生成物が殆ど発生せず、その反応生物に起因してホール58b、58cがテーパー状になるのを抑制できる。
また、第1及び第2の水素バリア絶縁膜55、57についてはウエットエッチングにより除去するので、エッチング時に電極51a、53aの材料が飛散するのを防止できる。更に、このウエットエッチングによれば、ドライエッチングとは異なり、電極51a、53aを通じてキャパシタ誘電体膜52aにプラズマダメージが入るのを防止できる。
なお、このウエットエッチングは等方的に進行するので、第1及び第2の水素バリア絶縁膜55、57におけるホール58b、58cの直径は、第2の層間絶縁膜58のそれよりも大きくなる。これについては後述の第2、第3例でも同様である。
・第2例
図33及び図34は、第2例に係るホール58b、58cの形成方法について説明するための断面図である。
本例では、図33(a)に示すように、図24(a)と同様のエッチング条件でRIEにより窓70aの下の第1のバッファ絶縁膜63と酸化防止絶縁膜67とをエッチングする。図24(a)を参照して説明したように、このエッチングは単周波型と二周波型のどちらのプラズマエッチング装置を用いてもよい。
次いで、図33(b)に示すように、第3のレジストパターン70の窓70aを通じて水蒸気雰囲気中において第3の水素バリア絶縁膜62をエッチングする。
第3の水素バリア絶縁膜62としてスパッタ法で形成されたアルミナ膜は、加熱された水や水蒸気に溶解するので、このような水蒸気エッチングが可能である。
また、溶解したアルミナは、水蒸気と共に窓70aの外に運ばれるため、ホール形状をテーパー状にする要因となる反応生成物は第3の水素バリア絶縁膜62の側面62aに殆ど付着しない。
なお、このエッチングは等方的に進行するので、第3の水素バリア絶縁膜62の側面62aは、第1のバッファ絶縁膜63の側面63aよりも後退する。
図35は、このような水蒸気エッチングに使用されるエッチング装置の構成図である。
このエッチング装置200では、チャンバ201の下部に溜められた水が、ヒータ203によって加熱されて水蒸気となる。その水蒸気は、仕切り板204のスリット204aを通って上昇し、これによりチャンバ201内が水蒸気雰囲気となる。これにより、ウエハトレイ202に複数枚載せられたシリコン基板30に対し、上記のような水蒸気エッチングが行われる。
また、このエッチング装置200では、チャンバ201の内部を大気圧よりも高い圧力に加圧することができる。このように加圧した状態で水蒸気エッチングを行うと、大気圧下でのエッチングと比較してエッチレートを速めることができ、第3の水素バリア絶縁膜62のエッチングを速やかに終了することができる。
更に、このように加圧することで、大気圧下での水の沸点(100℃)よりも高い温度で水蒸気エッチングを行うこともできる。本実施形態では、ヒータ203の温度を制御することにより、100℃〜200℃程度の温度の水蒸気雰囲気でエッチングを行う。
なお、このようなエッチング装置200を使用せず、室温(20℃)よりも高い温度に加熱された水の中にシリコン基板30を浸し、第3の水素バリア絶縁膜62をエッチングするようにしてもよい。この場合、大気圧よりも高い圧力に加圧可能な容器内において水を加熱することにより、100℃よりも高い温度の水の中でエッチングをし、エッチングレートを高めるようにしてもよい。但し、水の温度が高すぎるとキャパシタ誘電体膜52aが劣化するおそれがあるので、水の温度の上限は200℃程度にするのが好ましい。
また、エッチング装置200の構成はこれに限定されず、別室で水を加熱して発生させた水蒸気をチャンバ201に導入してもよい。或いは、RIEチャンバ等のドライエッチングチャンバに水のバブリングによって水蒸気を供給し、そのドライエッチングチャンバ内において水蒸気エッチングを行ってもよい。
次に、図34(a)に示すように、図25(a)と同様のエッチング条件で窓70aを通じて第1のキャップ絶縁膜61と第2の層間絶縁膜58とをRIEによりドライエッチングする。
そして、図34(b)に示すように、窓70aを通じて第1及び第2の水素バリア絶縁膜55、57をウエットエッチングし、上部電極53aと下部電極51aのそれぞれの上に第2及び第3のホール58b、58cを形成する。
このウエットエッチングで使用されるエッチング液としては、図24(b)で第3の水素バリア絶縁膜62をウエットエッチングするときと同じエッチング液を使用し得る。
以上により、本例におけるホール58b、58cの形成を終了する。
本例によれば、図33(b)に示したように、水蒸気雰囲気中において第3の水素バリア絶縁膜62をエッチングする。そのような水蒸気エッチングでは、第3の水素バリア絶縁膜62から発生する反応生成物が水蒸気雰囲気中に逃げるので、反応生成物がホール内面に付着し難くなり、反応生成物によってホール58b、58cがテーパー形状になるのを防止できる。
また、この水蒸気エッチングは等方的に進行するので、第3の水素バリア絶縁膜62におけるホール58b、58cの直径は、第2の層間絶縁膜58におけるそれよりも大きくなる。
・第3例
図36〜図38は、第3例に係るホール58b、58cの形成方法について説明するための断面図である。
本例では、図36(a)に示すように、図24(a)と同様にして不図示のRIEチャンバ内で窓70aの下の第1のバッファ絶縁膜63と酸化防止絶縁膜67とをエッチングする。図24(a)を参照して説明したように、このエッチングは単周波型と二周波型のどちらのプラズマエッチング装置を用いてもよい。
次いで、図36(b)に示すように、上記のRIEチャンバを引き続き用いて、水素(H2)ガスとアルゴン(Ar)ガスからなるガスにエッチングガスを切り替えることにより、水素を含むプラズマ雰囲気に第3の水素バリア絶縁膜62を曝す。
第3の水素バリア絶縁膜62は、アルミナ等の絶縁性酸化金属膜よりなるので、このように水素に曝すことで、窓70aの下ではアルミナが還元されてアルミニウム等の金属膜となる。
このとき、RIEチャンバの基板載置台にバイアス用高周波電力を印加することにより、水素含有プラズマを基板側に引き込んで、プラズマによる第3の水素バリア絶縁膜62の還元作用を促進させるようにしてもよい。但し、還元作用を促進させる必要がない場合には、バイアス用高周波電力を印加しなくてもよい。
また、上記のような水素を含むプラズマ雰囲気に代えて、水を含むプラズマ雰囲気により、窓70aの下の第3の水素バリア絶縁膜62を還元するようにしてもよい。
次いで、図37(a)に示すように、上記のRIEチャンバを引き続き用いて、塩素(Cl2)ガスとBCl3ガスからなるガスにエッチングガスを切り替える。
上記のように、窓70aの下の第3の水素バリア絶縁膜62は、還元されて金属膜となっているので、塩素のようなハロゲンを含むプラズマ雰囲気によって容易にエッチングされる。また、金属膜のエッチングでは、アルミナ等の絶縁性酸化金属膜のエッチングと比較してホール側面に付着する反応生成物を少なくすることができる。
このとき、RIEチャンバの基板載置台にバイアス用高周波電力を印加することにより、塩素含有プラズマを基板側に引き込んで、プラズマによる第3の水素バリア絶縁膜62のエッチング作用を促進させるようにしてもよい。但し、エッチング作用を促進させる必要がない場合には、バイアス用高周波電力を印加しなくてもよい。
また、このときのエッチングガスは特に限定されず、C4F8、O2、Ar、及びCl2の混合ガス、或いはC4F8、O2、Ar、及びBCl3の混合ガスをそのエッチングガスとして使用してもよい。
次に、図37(b)に示すように、上記のRIEチャンバを引き続き用いて、エッチングガスをC4F8、O2、及びArの混合ガスに切り替えて、第1のキャップ絶縁膜61と第2の層間絶縁膜58とをRIEによりドライエッチングする。
そして、図38に示すように、窓70aを通じて第1及び第2の水素バリア絶縁膜55、57をウエットエッチングし、上部電極53aと下部電極51aに第2及び第3のホール58b、58cを形成する。
このウエットエッチングで使用されるエッチング液としては、図24(b)の工程と同様に、酸性溶液、中性溶液、アルカリ性溶液、及び塩溶液のいずれかを使用し得る。
以上により、本例におけるホール58b、58cの形成を終了する。
上記した本例によれば、図36(b)に示したように、水素を含むプラズマ雰囲気において第3の水素バリア絶縁膜62を金属膜に還元する。金属膜は、酸化金属膜と比較して塩素等のハロゲンを含むエッチングガスとの反応性が高いので、図37(a)の工程でRIEにより容易にエッチングすることができると共に、絶縁性酸化金属膜よりも反応生成物の量が少ない。これにより、ホール側面に付着した反応生成物によってホール58b、58cがテーパー状になるのを防止できる。
なお、水素含有プラズマに第3の水素バリア絶縁膜62を曝す工程(図36(b))において、水素とハロゲンとを含むプラズマを用いてもよい。
そのようなプラズマを生成するためのガスとしては、CHF3、O2、及びArの混合ガス、C4F8、O2、Ar、及びH2の混合ガス、Cl2、BCl3、及びCHF3の混合ガス、Cl2、BCl3、CHF3、及びArの混合ガスがある。
この場合、プラズマ中の水素原子によって第3の水素バリア絶縁膜62がアルミニウムに還元されるのと同時に、そのアルミニウムがフッ素や塩素等のハロゲンの作用によってエッチングされる。したがって、アルミニウムをエッチングするために第3の水素バリア絶縁膜62を塩素含有プラズマに曝す工程(図37(a))が不要となり、製造工程の簡略化が図られる。
なお、本実施形態では、図15に示したような強誘電体キャパシタQ上のホール58b、58cの形成方法について説明したが、本実施形態はこれに限定されない。本実施形態は、アルミナ膜等の絶縁性酸化金属膜を貫くホールを形成する工程に適用し得る。
そのような工程としては、図12のような第1の導電性プラグ47の上に第1のホール58aを形成する工程がある。この工程に本実施形態を適用することで、アルミナ膜よりなる第2及び第3の水素バリア絶縁膜57、62から発生してホール側面に付着する反応生成物の量を低減でき、第1のホール58aがテーパー状になるのを防止できる。
また、図21のように、一層目金属配線69の上に第4のホール72aを形成する工程に本実施形態を適用してもよい。この場合は、第4及び第5の水素バリア絶縁膜71、74に起因して第4のホール72aがテーパー状になるのを防止できる。
(3)第2実施形態
本実施形態では、第1実施形態のプロセスをスタック型のFeRAMに適用する。スタック型のFeRAMでは、キャパシタの下部電極の直下に導電性プラグが形成されるため、キャパシタの占有面積を低減し易く、高集積化に有利である。
図39〜図55は、本実施形態に係る半導体装置の製造途中の断面図である。なお、これらの図において、第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
この半導体装置を製造するには、まず、第1実施形態で説明した図6(a)〜図7(b)の工程を行うことにより、図39(a)に示すように第1の導電性プラグ47が形成された構造を作製する。
次いで、図39(b)に示すように、第1の導電性プラグ47の酸化を防ぐ第1の酸化防止絶縁膜92として、CVD法により酸窒化シリコン膜を厚さ約100nmに形成する。
なお、酸窒化シリコン膜に代えて窒化シリコン膜を第1の酸化防止絶縁膜92として形成してもよい。
更に、後述のキャパシタの下部電極との密着性を高めるべく、第1の酸化防止絶縁膜92の上に酸化シリコン膜を厚さ約100nmに形成し、その酸化シリコン膜を絶縁性密着膜93とする。
次に、図40(a)に示すように、絶縁性密着膜93の上にフォトレジストを塗布し、それを露光、現像して第1のレジストパターン90とする。
そして、その第1のレジストパターン90が備える窓90aを通じて第1の酸化防止絶縁膜92と絶縁性密着膜93とをドライエッチングすることにより、第1ソース/ドレイン領域39aの上方のこれらの絶縁膜に開口93aを形成する。
この後に、第1のレジストパターン90は除去される。
続いて、図40(b)に示すように、開口93a内に第2の導電性プラグ94を形成する。その第2の導電性プラグ94は、チタン膜と窒化チタン膜との積層膜よりなるグルー膜と、タングステン膜とをこの順に形成してなり、その形成方法は第1の導電性プラグ47と同様である。
その後、基板温度350℃、処理時間2分の条件で、N2Oプラズマ処理により絶縁性密着膜93の脱水と水分の再吸着防止を図る
次に、図41に示す断面構造を得るまでの工程について説明する。
まず、絶縁性密着膜93の上に、スパッタ法で厚さ約20nmのチタン膜95xを形成する。このチタン膜95xは、自身の配向の作用によってその上方に形成される強誘電体膜の配向を揃える役割を果たす。
次いで、チタン膜95xの上に、スパッタ法により厚さ約100nmの窒化チタンアルミニウム(TiAlN)膜95yと厚さ約100nmのイリジウム膜95zとをこの順に形成し、これらの膜95x〜95yを第1の導電膜95とする。
このように第1の導電膜95中に窒化チタンアルミニウム膜95yを形成することで、後述の酸素含有雰囲気中での回復アニールの際に酸素が酸化イリジウム膜95zを透過しても、その酸素を窒化チタンアルミニウム膜95yでブロックすることができる。これにより、回復アニールの際に、第2の導電性プラグ94が酸化してコンタクト不良を起こすのを抑制できる。なお、窒化チタンアルミニウム膜95yは、酸化しても導電性を保つので、このようにプラグ94上で酸素をブロックする膜として好適である。
次に、この第1の導電膜95の上にMOCVD法によりPZT膜を厚さ約120nmに形成し、そのPZT膜を強誘電体膜96とする。
更に、強誘電体膜96の上に、スパッタ法で第1の酸化イリジウム膜を厚さ約50nmに形成し、この第1の酸化イリジウム膜に対して酸素含有雰囲気中でRTAを施す。そのRTAの条件は、例えば、基板温度が725℃で処理時間が60秒である。また、アニール雰囲気には0.025リットル/分の酸素ガスが供給される。
その後に、第1の酸化イリジウム膜の上にスパッタ法により第2の酸化イリジウム膜を厚さ約100nmに形成し、これら第1及び第2の酸化イリジウム膜よりなる積層膜を第2の導電膜97とする。
そして、この第2の導電膜97に対し、基板温度700℃、酸素流量0.025リットル/分、処理時間60秒の条件で、酸素含有雰囲気中においてRTAを行う。
次いで、図42に示すように、第2の導電膜97の上に貴金属膜88としてプラチナ膜をスパッタ法で厚さ約100nmに形成し、更にその上に第1のマスク材料層98としてスパッタ法により窒化チタン膜を厚さ約200nmに形成する。
そして、TEOSガスを用いるCVD法により、この第1のマスク材料層98の上に酸化シリコン膜を厚さ約700nmに形成し、この酸化シリコン膜を第2のマスク材料層99とする。
その後、第2のマスク材料層99の上に、キャパシタ平面形状の第2のレジストパターン91を形成する。
次に、図43に示すように、第2のレジストパターン91をマスクにして第2のマスク材料層99をエッチングし、第2のハードマスク99aを形成する。
更に、図44に示すように、第2のハードマスク99aをマスクにしながら第1のマスク材料層98をエッチングすることにより、第1のハードマスク98aを形成する。第2のレジストパターン91は、このエッチングの雰囲気に曝されることで膜減りし、エッチングの終了時には殆ど消失する。
次いで、図45に示すように、第1及び第2のハードマスク98a、99aをマスクにしながら、第1の導電膜95、強誘電体膜96、第2の導電膜97、及び貴金属膜88を一括エッチングする。これにより、下部電極95a、キャパシタ誘電体膜96a、上部電極97a、及び貴金属膜88をこの順に積層してなるキャパシタQが図示のように形成される。
このキャパシタQが備える下部電極95aは、その直下の第2の導電性プラグ94と直接接続されており、更にその下の第1の導電性プラグ90を介して第1ソース/ドレイン領域39aと電気的に接続される。
続いて、図46に示すように、第1及び第2のハードマスク98a、99aをドライエッチングとウエットエッチングによって除去する。
そして、ここまでの工程においてキャパシタ誘電体膜96aが受けたダメージを回復するため、酸素含有雰囲気となっている縦型炉においてキャパシタ誘電体膜96aに対して回復アニールを行う。その回復アニールの条件は特に限定されない。本実施形態では、基板温度350℃、酸素流量20リットル/分、処理時間40分の条件でそのアニールを行う。
次に、図47に示す断面構造を得るまでの工程について説明する。
まず、シリコン基板30の上側全面に、水分や水素等の還元性物質からキャパシタ誘電体膜96aを保護するために、第1の水素バリア絶縁膜100としてアルミナ膜をALD(Atomic Layer Deposition)法で厚さ約50nmに形成する。
第1の水素バリア絶縁膜100はアルミナ膜に限定されない。アルミナ膜に代えて、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜のいずれかを第1の水素バリア絶縁膜100として形成してもよい。
次いで、この第1の水素バリア絶縁膜100の上に、第2の層間絶縁膜101として酸化シリコン膜を約1500nmの厚さに形成する。この酸化シリコン膜は、隣接するキャパシタQ間の狭い空間を埋め込むため、埋め込み特性に優れたHDPCVD(High Density Plasma CVD)法で形成するのが好ましい。
そして、この第2の層間絶縁膜101の上面をCMP法により研磨して平坦化した後、第2の層間絶縁膜101の上にALD法でアルミナ膜を約50nmの厚さに形成し、そのアルミナ膜を第2の水素バリア絶縁膜102とする。
その第2の水素バリア絶縁膜102は、第1の水素バリア絶縁膜100と同様に、還元性物質からキャパシタ誘電体膜96aを保護する機能を有する。このような機能を有する膜としては、アルミナ膜の他に、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜があり、これらの膜を第2の水素バリア絶縁膜102として形成してもよい。
その後に、第2の水素バリア絶縁膜102の上に、バッファ絶縁膜103として厚さが約100nmの酸化シリコン膜を形成する。その酸化シリコン膜は、例えばHDPCVD法により形成され得る。
次いで、図48に示すように、バッファ絶縁膜103の上にフォトレジストを塗布し、それを露光、現像して第3のレジストパターン105を形成する。
そして、この第3のレジストパターン105をマスクにしてバッファ絶縁膜103から第1の酸化防止絶縁膜92までをエッチングすることにより、第1の導電性プラグ47の上のこれらの絶縁膜に第2のホール107を形成する。
その後に、第3のレジストパターン105は除去される。
次に、図49に示すように、第2のホール107内とバッファ絶縁膜103上とにスパッタ法でグルー膜として厚さ約20nmのチタン膜と厚さ約50nmの窒化チタン膜をこの順に形成する。更に、このグルー膜の上にCVD法によりタングステン膜を形成し、そのタングステン膜で第2のホール107を完全に埋め込む。そのタングステン膜は、バッファ絶縁膜103上で例えば500nmの厚さを有する。
そして、バッファ絶縁膜103上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を第2のホール107内にのみ第3の導電性プラグ108として残す。第3の導電性プラグ108は、その下の第1の導電性プラグ47に直接接続される。
その第3の導電性プラグ108は、酸化され易いタングステンを主成分とするので、半導体装置の製造途中で酸化してコンタクト不良を起こし易い。
そこで、次の工程では、図50に示すように、第3の導電性プラグ108とバッファ絶縁膜103のそれぞれの上に第2の酸化防止絶縁膜110としてCVD法により酸窒化シリコン膜を厚さ約100nmに形成し、酸素含有雰囲気から第3の導電性プラグ108を保護するようにする。
次いで、図51に示すように、第2の酸化防止絶縁膜110の上にフォトレジストを塗布し、それを露光、現像して第4のレジストパターン111を形成する。
図示のように、この第4のレジストパターン111は、キャパシタQの上方に窓111aを有する。
そして、図52に示すように、その窓111aを通じて第2の酸化防止絶縁膜110とその下の各絶縁膜100〜103をエッチングし、これらの絶縁膜に第3のホール112を形成する。
このエッチングは、反応生成物が発生し易いアルミナを含む第2の水素バリア絶縁膜102を貫いて行われる。したがって、C4F8等のフッ素系ガスを含む酸化シリコン用のエッチングガスを用いたのでは、第2の水素バリア絶縁膜102をエッチングするときに反応生成物がホール側面に付着し、それにより第3のホール112がテーパー状になってしまう。
そこで、本実施形態では、第1実施形態の図15の工程で第1のホール58aを形成する場合と同じエッチング方法を用いることで、反応生成物がホール側面に付着するのを抑制しながら、第3のホール112を形成する。
そのエッチング方法では、第1実施形態で説明したように、第2の水素バリア絶縁膜102をウエットエッチングによりエッチングする。この場合のエッチング液としては、第1実施形態で挙げた酸性溶液、中性溶液、アルカリ性溶液、及び塩溶液のいずれかがある。
また、第1実施形態の第1例や第2例のように、第2の水素バリア絶縁膜102をスパッタエッチング又は水蒸気エッチングしてもよい。
更に、第1実施形態の第3例のように、第2の水素バリア絶縁膜102中のアルミナを水素により還元してアルミニウムにした後、塩素を含むエッチング雰囲気中でそのアルミニウムをエッチングしてもよい。
これらのエッチング方法を用いることで、反応生成物によって第3のホール112がテーパー状になるのを防止することができる。
また、第1の水素バリア絶縁膜100についても、第1実施形態と同じようにしてウエットエッチングを行う。これにより、RIEによるドライエッチングを行う場合のようなプラズマダメージが上部電極97aを通じてキャパシタ誘電体膜96aに入らなくなる。更に、上部電極97aの材料がプラズマエッチング雰囲気に飛散することもないので、第2の層間絶縁膜101に含まれる残留水分が飛散した電極材料によって水素に還元されず、その水素によるキャパシタ誘電体膜96aの劣化も防止できる。
この後に、エッチングのマスクに用いた第4のレジストパターン111は除去される。
次いで、図53に示すように、ここまでの工程でキャパシタ誘電体膜96aが受けたダメージを回復させるために、縦型炉を用いて酸素含有雰囲気中においてキャパシタ誘電体膜96aに対して回復アニールを行う。
その回復アニールの条件は、例えば、基板温度500℃、酸素ガス流量20リットル/分、及び処理時間60分である。
このように酸素含有雰囲気でアニールを行っても、第3の導電性プラグ108は第2の酸化防止絶縁膜110で保護されているため、タングステンを主にして構成される第3の導電性プラグ108が酸化してコンタクト不良が発生することはない。
続いて、図54に示すように、酸窒化シリコンよりなる第2の酸化防止絶縁膜110をRIEによりエッチバックして除去する。
そして、第3のホール112の内面とバッファ絶縁膜103の上面にグルー膜とタングステン膜とをこの順に形成した後、これらの膜をCMPにより研磨して第3のホール112内に第4の導電性プラグ(導電性材料)117として残す。そのグルー膜として、例えば、スパッタ法により厚さ約20nmのチタン膜と厚さ約50nmの窒化チタン膜とをこの順に形成する。
次に、図55に示すように、第4の導電性プラグ117とバッファ絶縁膜103のそれぞれの上にスパッタ法で金属積層膜を形成し、その金属積層膜をパターニングして一層目金属配線120を形成する。その金属積層膜は、下から順に約550nmの厚さの銅含有アルミニウム膜、約5nmの厚さのチタン膜、及び約150nmの厚さの窒化チタン膜である。
ここで、バッファ絶縁膜103を形成したことにより、上記の金属積層膜をパターニングするときのエッチングが第2の水素バリア絶縁膜102に及ばず、第2の水素バリア絶縁膜の膜厚と水素バリア能力とを維持することができる。
そして、基板温度350℃、処理時間30分、窒素流量20リットル/分の条件で、窒素雰囲気中でバッファ絶縁膜103をアニールして脱水する。
その後、バッファ絶縁膜103と一層目金属配線120のそれぞれの上に第3の水素バリア絶縁膜121としてALD法によりアルミナ膜を厚さ約20nmに形成する。
第3の水素バリア絶縁膜121は、水素等の還元性物質からキャパシタ誘電体膜96aを保護するものである。このような機能を有する膜としては、アルミナ膜の他に、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜があり、これらのいずれかを第3の水素バリア絶縁膜121として形成してもよい。
この後は、層間絶縁膜と金属配線とを交互に積層して多層配線構造を形成する工程が行われるが、その詳細については省略する。
以上により、本実施形態に係る半導体装置の基本構造が完成した。
上記した本実施形態では、図52の工程で第3のホール112を形成するとき、第1実施形態で説明したエッチング方法を採用するので、第2の水素バリア絶縁膜102から出る反応生成物によって第3のホール112がテーパー状になるのを防止できる。
これにより、第3のホール112の底部において、第4の導電性プラグ117(図54参照)と貴金属膜88との接触面積を十分広く確保することができ、これらの間のコンタクト抵抗が上昇するのを防止できる。
(4)第3実施形態
第1実施形態では、図7(a)を参照して説明したように、コンタクトホール45aを形成するためのエッチングとして、RIEによるドライエッチングを採用した。
図56は、このようにドライエッチングにより形成したコンタクトホール45a付近の拡大断面図である。
このドライエッチングでは、コンタクトホール45aを未開口にすべく、オーバーエッチングが行われる。ところが、オーバーエッチングの結果、コンタクトホール45aの底部45xが高融点金属シリサイド層41を突き抜けるおそれがある。
特に、RIE等のドライエッチングでは、エッチレートが基板面内で均一でないため、底部45xの突き抜け量が基板面内でばらつくことがある。こうなると、コンタクトホール45a内に形成される第1の導電性プラグ47(図7(b)参照)とソース/ドレイン領域39a〜39cとのコンタクト抵抗が、シリコン基板30の面内でばらつくという問題が発生する。
このような問題に鑑み、本実施形態では以下のようにしてコンタクトホール45aを形成する。
図57及び図58は、本実施形態に係る半導体装置の製造途中の断面図である。なお、これらの図において、第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
その半導体装置を製造するには、まず、図57(a)に示すように、第1実施形態に従うことにより、第1の層間絶縁膜45の上に第1のレジストパターン46を形成する。
次いで、図57(b)に示すように、第1のレジストパターン46の窓46aを通じて第1の層間絶縁膜45をドライエッチングし、第1〜第3ソース/ドレイン領域39a〜39cと配線36の上にコンタクトホール46aを形成する。
このドライエッチングはRIEにより行われ、C4F8、O2、及びArの混合ガスがエッチングガスとして使用される。
また、このドライエッチングではカバー絶縁膜44がストッパとなり、カバー絶縁膜44の上でエッチングが停止する。
続いて、図58(a)に示すように、燐酸溶液を用いるウエットエッチングにより、コンタクトホール46aを通じて酸窒化シリコンよりなるカバー絶縁膜44をエッチングし、開口44aを形成する。
燐酸溶液に対して酸窒化シリコンは酸化シリコンよりもエッチレートが高く、またウエットエッチングは等方的に進行する。
そのため、点線円内に示すように、酸窒化シリコンよりなるカバー絶縁膜44が選択的にエッチングされると共に、エッチングが横方向に進行し、開口44aの直径がコンタクトホール45aのそれよりも大きくなる。これについては、カバー絶縁膜44として窒化シリコン膜を形成する場合でも同様である。
また、燐酸溶液を用いたウエットエッチングでは、コバルトシリサイド層等の高融点金属シリサイド層41は実質的にエッチングされない。よって、開口44aが高融点金属シリサイド層41を突き抜けて形成されるおそれはない。
エッチング液は燐酸溶液に限定されず、HCl溶液又はH2SO4溶液でカバー絶縁膜44をウエットエッチングしてもよい。或いは、酸化シリコンよりなる第1の層間絶縁膜45がエッチングされても問題ない場合は、エッチング液としてフッ酸溶液を用いてもよい。
この後に、第1のレジストパターン46は除去される。
なお、ウエットエッチングにより開口44aを形成するときには、第1の層間絶縁膜45がマスクになるので、第1のレジストパターン46をマスクとして残しておく必要はない。したがって、開口44aの形成前に第1のレジストパターン46を除去するようにしてもよい。
次に、図58(a)に示すように、第1実施形態と同じ工程を行うことにより、コンタクトホール45a内にタングステンを主にしてなる第1の導電性プラグ47を形成する。
この後の工程は特に限定されない。例えば、第1実施形態又は第2実施形態に従ってFeRAMの強誘電体キャパシタを形成してもよいし、ロジック製品等のロジック回路を形成してもよい。
以上により、本実施形態に係る半導体装置の製造方法の主要工程を終了する。
上記した本実施形態では、図58に示したように、ウエットエッチングによりカバー絶縁膜44をエッチングして開口44aを形成するので、ドライエッチングを用いる場合のように開口44aが高融点金属シリサイド層41を突き抜ける心配がない。
したがって、高融点金属シリサイド層41と第1の導電性プラグ47との接触面積が基板面内で安定し、これらの間のコンタクト抵抗が基板面内でばらつくのを抑制することが可能となる。
以下に、本発明の諸態様を付記にまとめる。
(付記1) 半導体基板の上方に第1の層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜の上方に強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタの上方に、水素バリア絶縁膜と第2の層間絶縁膜とを有する積層膜を形成する工程と、
エッチングにより前記積層膜にホールを形成する工程と、
前記ホール内に導電性材料を埋め込む工程とを有し、
前記ホールを形成する工程において、前記水素バリア絶縁膜のエッチングを、前記第2の層間絶縁膜のエッチングとは異なるエッチング手法で行うことを特徴とする半導体装置の製造方法。
(付記2) 前記水素バリア絶縁膜のエッチングは、ウエットエッチングにより行われることを特徴とする付記1に記載の半導体装置の製造方法。
(付記3) 前記ウエットエッチングは、酸性溶液、中性溶液、アルカリ性溶液、及び塩溶液のいずれかにより前記水素バリア絶縁膜をエッチングして行われることを特徴とする付記2に記載の半導体装置の製造方法。
(付記4) 前記上部電極と前記下部電極の少なくとも一方の上面の上に前記絶縁性水素バリア絶縁膜を形成し、
前記上部電極と前記下部電極の少なくとも一方の上に前記ホールを形成することを特徴とする付記2に記載の半導体装置の製造方法。
(付記5) 前記水素バリア絶縁膜のエッチングは、室温よりも高温に加熱された水又は水蒸気により前記水素バリア絶縁膜を溶解して行われることを特徴とする付記1に記載の半導体装置の製造方法。
(付記6) 大気圧よりも高い圧力下において、前記水蒸気に前記水素バリア絶縁膜を溶解させることを特徴とする付記5に記載の半導体装置の製造方法。
(付記7) 前記水素バリア絶縁膜のエッチングは、希ガスよりなるプラズマ雰囲気中でのスパッタエッチングにより行われることを特徴とする付記1に記載の半導体装置の製造方法。
(付記8) 前記水素バリア絶縁膜のエッチングは、希ガスと酸素ガスよりなるプラズマ雰囲気中、又は希ガスと窒素ガスよりなるプラズマ雰囲気中でのスパッタエッチングにより行われることを特徴とする付記1に記載の半導体装置の製造方法。
(付記9) 前記水素バリア絶縁膜のエッチングは、水素又は水を含むプラズマ雰囲気に前記水素バリア絶縁膜を曝し、次いでハロゲンを含むプラズマ雰囲気に前記水素絶縁膜を曝して行われることを特徴とする付記1に記載の半導体装置の製造方法。
(付記10) 前記水素バリア絶縁膜のエッチングは、水素とハロゲンとを含むプラズマに前記水素バリア絶縁膜を曝して行われることを特徴とする付記1に記載の半導体装置の製造方法。
(付記11) 前記強誘電体キャパシタの上方に配線を形成する工程を更に有すると共に、
前記配線の上に前記積層膜の前記ホールを形成することを特徴とする付記1に記載の半導体装置の製造方法。
(付記12) 前記水素バリア絶縁膜は、絶縁性酸化金属膜であることを特徴とする付記1〜付記11のいずれかに記載の半導体装置の製造方法。
(付記13) 前記絶縁性酸化金属膜は、アルミナ膜、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜のいずれかであることを特徴とする付記12に記載の半導体装置の製造方法。
(付記14) 半導体基板にトランジスタを形成する工程と、
前記半導体基板の上方に、前記トランジスタを覆うカバー絶縁膜を形成する工程と、
前記カバー絶縁膜の上に層間絶縁膜を形成する工程と、
エッチングにより前記層間絶縁膜にコンタクトホールを形成する工程と、
前記コンタクトホールを通じて前記カバー絶縁膜をウエットエッチングすることにより、前記カバー絶縁膜に開口を形成する工程と、
前記コンタクトホールと前記開口とに導電性材料を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。
(付記15) 前記半導体基板の表層に高融点金属シリサイド層を形成する工程を更に有し、
前記高融点金属シリサイド層の上に前記開口を形成することを特徴とする付記14に記載の半導体装置の製造方法。
(付記16) 半導体基板と、
前記半導体基板の上方に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜の上方に形成された強誘電体キャパシタと、
前記強誘電体キャパシタの上方に形成されたと共に、水素バリア絶縁膜と第2の層間絶縁膜とを備え、ホールが形成された積層膜と、
前記ホールに埋め込まれた導電性材料とを有し、
前記水素バリア絶縁膜における前記ホールの直径が、前記第2の層間絶縁膜における前記ホールの直径よりも大きいことを特徴とする半導体装置。
(付記17) 半導体基板に形成されたトランジスタと、
前記トランジスタを覆うと共に、開口が形成されたカバー絶縁膜と、
前記カバー絶縁膜の上に形成され、前記開口の上にホールが形成された層間絶縁膜と、
前記ホールと前記開口に埋め込まれた導電性材料とを有し、
前記開口の直径が、前記ホールの直径よりも大きいことを特徴とする半導体装置。
図1(a)、(b)は、調査に使用されたサンプルの製造途中の断面図(その1)である。 図2(a)、(b)は、調査に使用されたサンプルの製造途中の断面図(その2)である。 図3(a)、(b)は、調査に使用されたサンプルの製造途中の断面図(その3)である。 図4は、調査に使用されたサンプルの製造途中の断面図(その4)である。 図5は、調査で使用したサンプルのホールを上から見た場合のSEM像を基にして描いた平面図である。 図6(a)、(b)は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その1)である。 図7(a)、(b)は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その2)である。 図8(a)、(b)は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その3)である。 図9(a)、(b)は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その4)である。 図10(a)、(b)は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その5)である。 図11は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その6)である。 図12は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その7)である。 図13は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その8)である。 図14は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その9)である。 図15は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その10)である。 図16は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その11)である。 図17は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その12)である。 図18は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その13)である。 図19は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その14)である。 図20は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その15)である。 図21は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その16)である。 図22は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その17)である。 図23は、本発明の第1実施形態に係る半導体装置の製造途中の断面図(その18)である。 図24(a)、(b)は、本発明の第1実施形態において、キャパシタの上にホールを形成するときの拡大断面図(その1)である。 図25(a)、(b)は、本発明の第1実施形態において、キャパシタの上にホールを形成するときの拡大断面図(その2)である。 図26は、本発明の第1実施形態において、第3の水素バリア絶縁膜を省き、RIEにより第2のホールを形成してそれを上から見た場合のSEM像を基にして描いた平面図である。 図27は、図26と同一のサンプルについて、一層目金属配線と上部電極との間のコンタクト抵抗の基板面内分布を調査して得られた図である。 図28は、本発明の第1実施形態において、RIEにより第3の水素バリア絶縁膜をドライエッチングして第2のホールを形成したサンプルについて、図27と同じ調査をした場合に得られた調査結果を示す図である。 図29は、本発明の第1実施形態において、第3の水素バリア絶縁膜を形成しない場合に、一層目金属配線と上部電極との間のコンタクト抵抗を基板面内の80箇所で平均したものを、48枚のシリコン基板について調査して得られたグラフである。 図30は、第3の水素バリア絶縁膜を形成し、それをRIEによりドライエッチングして第2のホールを形成した場合において、図29と同じ調査をして得られたグラフである。 図31(a)、(b)は、本発明の第1実施形態の第1例に係るホールの形成方法について説明するための断面図(その1)である。 図32(a)、(b)は、本発明の第1実施形態の第1例に係るホールの形成方法について説明するための断面図(その2)である。 図33(a)、(b)は、本発明の第1実施形態の第2例に係るホールの形成方法について説明するための断面図(その1)である。 図34(a)、(b)は、本発明の第1実施形態の第1例に係るホールの形成方法について説明するための断面図(その2)である。 図35は、本発明の第1実施形態において、水蒸気エッチングに使用されるエッチング装置の構成図である。 図36(a)、(b)は、本発明の第1実施形態の第3例に係るホールの形成方法について説明するための断面図(その1)である。 図37(a)、(b)は、本発明の第1実施形態の第3例に係るホールの形成方法について説明するための断面図(その2)である。 図38は、本発明の第1実施形態の第3例に係るホールの形成方法について説明するための断面図(その3)である。 図39(a)、(b)は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その1)である。 図40(a)、(b)は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その2)である。 図41は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その3)である。 図42は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その4)である。 図43は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その5)である。 図44は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その6)である。 図45は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その7)である。 図46は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その8)である。 図47は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その9)である。 図48は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その10)である。 図49は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その11)である。 図50は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その12)である。 図51は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その13)である。 図52は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その14)である。 図53は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その15)である。 図54は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その16)である。 図55は、本発明の第2実施形態に係る半導体装置の製造途中の断面図(その17)である。 図56は、ドライエッチングにより形成したコンタクトホール付近の拡大断面図である。 図57(a)、(b)は、本発明の第3実施形態に係る半導体装置の製造途中の断面図(その1)である。 図58(a)、(b)は、本発明の第3実施形態に係る半導体装置の製造途中の断面図(その2)である。
符号の説明
1…下地絶縁膜、2…アルミナ膜、3…下部電極、4…キャパシタ誘電体膜、5…上部電極、6、7…第1及び第2水素バリア絶縁膜、8…層間絶縁膜、9…第3の水素バリア絶縁膜、9a…側面、10…バッファ絶縁膜、11…レジストパターン、11a…窓、13、14…第1及び第2のホール、15…導電性プラグ、30…シリコン基板、31…素子分離絶縁膜、32、33…第1、第2pウェル、34…ゲート絶縁膜、35…ゲート電極、36…配線、37a〜37c…第1〜第3ソース/ドレインエクステンション、38…絶縁性サイドウォール、39a〜39c…第1〜第3ソース/ドレイン領域、44…カバー絶縁膜、45…第1の層間絶縁膜、45a…コンタクトホール、46…第1のレジストパターン、46a…窓、47…第1の導電性プラグ、48…第1の酸化防止絶縁膜、51…第1の導電膜、51a…下部電極、52…強誘電体膜、52a…キャパシタ誘電体膜、53…第2の導電膜、53a…上部電極、55…第1の水素バリア絶縁膜、57…第2の水素バリア絶縁膜、58…第2の層間絶縁膜、58a〜58c…第1〜第3のホール、61…第1のキャップ絶縁膜、62…水素バリア絶縁膜、63…第1のバッファ絶縁膜、64…第2のレジストパターン、64a…窓、66…第2の導電性プラグ、67…第2の酸化防止絶縁膜、69…一層目金属配線、70…第3のレジストパターン、70a…窓、71…第4の水素バリア絶縁膜、72…第3の層間絶縁膜、72a…第4のホール、73…第2のキャップ絶縁膜、74…第5の水素バリア絶縁膜、75…第2のバッファ絶縁膜、76…第4のレジストパターン、76a…窓、80…導電性プラグ、81…グルー膜、82…二層目金属配線、88…貴金属膜、90…第1のレジストパターン、90a…窓、91…第2のレジストパターン、92…第1の酸化防止絶縁膜、93…絶縁性密着膜、95…第1の導電膜、95a…下部電極、95x…チタン膜、95y…窒化チタンアルミニウム膜、95z…イリジウム膜、96…強誘電体膜、96a…キャパシタ誘電体膜、97…第2の導電膜、97a…上部電極、98…第1のマスク材料層、98a…第1のハードマスク、99…第2のマスク材料層、99a…第2のハードマスク、100…第1の水素バリア絶縁膜、101…第2の層間絶縁膜、103…バッファ絶縁膜、105…第3のレジストパターン、107…第2のホール、108…第3の導電性プラグ、110…第2の酸化防止絶縁膜、111…第4のレジストパターン、111a…窓、112…第3のホール、117…第4の導電性プラグ、120…一層目金属配線、121…第3の水素バリア絶縁膜、200…エッチング装置、201…チャンバ、202…ウエハトレイ、203…ヒータ、204…仕切り板、204a…スリット。

Claims (5)

  1. 半導体基板の上方に第1の層間絶縁膜を形成する工程と、
    前記第1の層間絶縁膜の上方に強誘電体キャパシタを形成する工程と、
    前記強誘電体キャパシタの上方に、水素バリア絶縁膜と第2の層間絶縁膜とを有する積層膜を形成する工程と、
    エッチングにより前記積層膜にホールを形成する工程と、
    前記ホール内に導電性材料を埋め込む工程とを有し、
    前記ホールを形成する工程において、前記水素バリア絶縁膜のエッチングを、前記第2の層間絶縁膜のエッチングとは異なるエッチング手法で行うことを特徴とする半導体装置の製造方法。
  2. 前記水素バリア絶縁膜のエッチングは、ウエットエッチングにより行われることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記水素バリア絶縁膜のエッチングは、室温よりも高温に加熱された水又は水蒸気により前記水素バリア絶縁膜を溶解して行われることを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 半導体基板にトランジスタを形成する工程と、
    前記半導体基板の上方に、前記トランジスタを覆うカバー絶縁膜を形成する工程と、
    前記カバー絶縁膜の上に層間絶縁膜を形成する工程と、
    エッチングにより前記層間絶縁膜にコンタクトホールを形成する工程と、
    前記コンタクトホールを通じて前記カバー絶縁膜をウエットエッチングすることにより、前記カバー絶縁膜に開口を形成する工程と、
    前記コンタクトホールと前記開口とに導電性材料を埋め込む工程と、
    を有することを特徴とする半導体装置の製造方法。
  5. 半導体基板と、
    前記半導体基板の上方に形成された第1の層間絶縁膜と、
    前記第1の層間絶縁膜の上方に形成された強誘電体キャパシタと、
    前記強誘電体キャパシタの上方に形成されたと共に、水素バリア絶縁膜と第2の層間絶縁膜とを備え、ホールが形成された積層膜と、
    前記ホールに埋め込まれた導電性材料とを有し、
    前記水素バリア絶縁膜における前記ホールの直径が、前記第2の層間絶縁膜における前記ホールの直径よりも大きいことを特徴とする半導体装置。
JP2008139859A 2008-05-28 2008-05-28 半導体装置の製造方法 Expired - Fee Related JP5326361B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008139859A JP5326361B2 (ja) 2008-05-28 2008-05-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008139859A JP5326361B2 (ja) 2008-05-28 2008-05-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009289919A true JP2009289919A (ja) 2009-12-10
JP5326361B2 JP5326361B2 (ja) 2013-10-30

Family

ID=41458863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008139859A Expired - Fee Related JP5326361B2 (ja) 2008-05-28 2008-05-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5326361B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204777A (ja) * 2011-03-28 2012-10-22 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
CN103262223A (zh) * 2010-12-09 2013-08-21 德克萨斯仪器股份有限公司 集成电路的氢钝化
JP2014013810A (ja) * 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器
US9218981B2 (en) 2009-10-07 2015-12-22 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
US9564474B2 (en) 2012-06-21 2017-02-07 Joled Inc. TFT substrate, method for producing same, organic EL display device, and method for manufacturing organic EL display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307731A (ja) * 1998-04-17 1999-11-05 Nec Corp 強誘電体集積回路の製造方法
JP2002110968A (ja) * 2000-09-26 2002-04-12 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP2006108268A (ja) * 2004-10-04 2006-04-20 Oki Electric Ind Co Ltd 強誘電体キャパシタ構造およびその作製方法
JP2006253532A (ja) * 2005-03-14 2006-09-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2006344749A (ja) * 2005-06-08 2006-12-21 Fujitsu Ltd 半導体装置の製造方法
JP2007266306A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307731A (ja) * 1998-04-17 1999-11-05 Nec Corp 強誘電体集積回路の製造方法
JP2002110968A (ja) * 2000-09-26 2002-04-12 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP2006108268A (ja) * 2004-10-04 2006-04-20 Oki Electric Ind Co Ltd 強誘電体キャパシタ構造およびその作製方法
JP2006253532A (ja) * 2005-03-14 2006-09-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2006344749A (ja) * 2005-06-08 2006-12-21 Fujitsu Ltd 半導体装置の製造方法
JP2007266306A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9218981B2 (en) 2009-10-07 2015-12-22 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
CN103262223A (zh) * 2010-12-09 2013-08-21 德克萨斯仪器股份有限公司 集成电路的氢钝化
JP2014501045A (ja) * 2010-12-09 2014-01-16 日本テキサス・インスツルメンツ株式会社 集積回路の水素パッシベーション
JP2012204777A (ja) * 2011-03-28 2012-10-22 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US9564474B2 (en) 2012-06-21 2017-02-07 Joled Inc. TFT substrate, method for producing same, organic EL display device, and method for manufacturing organic EL display device
JP2014013810A (ja) * 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器

Also Published As

Publication number Publication date
JP5326361B2 (ja) 2013-10-30

Similar Documents

Publication Publication Date Title
JP3654585B2 (ja) 半導体構造素子の製造方法
JP4946287B2 (ja) 半導体装置及びその製造方法
JP2001210798A (ja) コンデンサ構造の保護のための絶縁性と導電性の障壁の使用
US7550392B2 (en) Semiconductor device and method of manufacturing the same
US7633107B2 (en) Semiconductor device and manufacturing method thereof
JP5326361B2 (ja) 半導体装置の製造方法
JP3994017B2 (ja) 半導体装置の製造方法
US6602756B2 (en) Semiconductor device and its manufacture
JP5440493B2 (ja) 強誘電体メモリとその製造方法、及び強誘電体キャパシタの製造方法
KR20030074150A (ko) 반도체 장치 및 그 제조 방법
US7547638B2 (en) Method for manufacturing semiconductor device
JP2003332536A (ja) 半導体装置の製造方法
US6533948B2 (en) Method of manufacturing semiconductor device having ferro-dielectric material film
KR20020073450A (ko) 용량 소자의 형성 방법
US20030235944A1 (en) Semiconductor device manufacturing method
US6764896B2 (en) Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching
JP5239294B2 (ja) 半導体装置の製造方法
JP5242044B2 (ja) 強誘電体メモリ装置とその製造方法
JP4467891B2 (ja) 半導体装置の製造方法
JP4809367B2 (ja) 半導体装置とその製造方法
JP2006303544A (ja) 半導体メモリ装置およびその製造方法
JP4515492B2 (ja) 半導体装置の製造方法
JP4787152B2 (ja) 半導体装置及びその製造方法
JP2010192596A (ja) 半導体装置の製造方法
JP2005347491A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Ref document number: 5326361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees