JP2007266306A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007266306A JP2007266306A JP2006089312A JP2006089312A JP2007266306A JP 2007266306 A JP2007266306 A JP 2007266306A JP 2006089312 A JP2006089312 A JP 2006089312A JP 2006089312 A JP2006089312 A JP 2006089312A JP 2007266306 A JP2007266306 A JP 2007266306A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- hydrogen diffusion
- semiconductor device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000003990 capacitor Substances 0.000 claims abstract description 90
- 239000001257 hydrogen Substances 0.000 claims abstract description 81
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 81
- 238000009792 diffusion process Methods 0.000 claims abstract description 75
- 239000011229 interlayer Substances 0.000 claims abstract description 62
- 238000001312 dry etching Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000002265 prevention Effects 0.000 claims abstract description 26
- 238000001039 wet etching Methods 0.000 claims abstract description 24
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims abstract 11
- 230000003405 preventing effect Effects 0.000 claims description 49
- 239000000126 substance Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 30
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 21
- 239000010410 layer Substances 0.000 claims description 19
- 239000000243 solution Substances 0.000 claims description 15
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 14
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 13
- -1 Ta oxide Substances 0.000 claims description 9
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 7
- 229910000510 noble metal Inorganic materials 0.000 claims description 7
- 150000001408 amides Chemical class 0.000 claims description 6
- 239000008155 medical solution Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- MTHSVFCYNBDYFN-UHFFFAOYSA-N diethylene glycol Chemical compound OCCOCCO MTHSVFCYNBDYFN-UHFFFAOYSA-N 0.000 claims description 3
- 150000007524 organic acids Chemical class 0.000 claims description 3
- 125000003368 amide group Chemical group 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 1
- 150000002431 hydrogen Chemical class 0.000 description 64
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 239000003292 glue Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 11
- 238000000137 annealing Methods 0.000 description 10
- 238000001459 lithography Methods 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000011084 recovery Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052741 iridium Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910018182 Al—Cu Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910019899 RuO Inorganic materials 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Weting (AREA)
Abstract
【解決手段】ドライエッチングにより、層間絶縁膜33に強誘電体キャパシタ構造30への第1のビア孔34a,35aを形成した後、ウェットエッチングにより、第1のビア孔34a,35aに整合するように、水素拡散防止膜28,27に強誘電体キャパシタ構造30の一部を露出させる第2のビア孔34b,35bを形成し、第1のビア孔34a,35aと第2のビア孔34b,35bとがそれぞれ連通してなるビア孔34A,35Aを形成する。
【選択図】図4
Description
本発明者は、強誘電体キャパシタにドライエッチングのプラズマによるダメージを与えずに強誘電体キャパシタに対する開孔を層間絶縁膜及び水素拡散防止膜に形成すべく鋭意検討した結果、当該ダメージが特に水素拡散防止膜のドライエッチングに起因することを見出し、本発明に想到した。本発明では、水素拡散防止膜を介して強誘電体キャパシタを覆う層間絶縁膜(及びその他の膜)の開孔(第1の開孔)は従来と同様にドライエッチングにより形成し、水素拡散防止膜の開孔(第2の開孔)を第1の開孔と整合するようにウェットエッチングにより形成する。
以下、本発明を適用した具体的な実施形態について、図面を参照しながら詳細に説明する。これらの実施形態では、本発明をキャパシタ膜に強誘電体膜を適用してなる強誘電体キャパシタ構造を備えたFeRAMに適用する場合について例示する。本実施形態では、説明の便宜上、FeRAMの構成をその製造方法と共に説明する。なお本発明は、キャパシタ膜に通常の誘電体膜を適用してなる半導体メモリにも適用可能である。
図1〜図6は、本実施形態によるプレーナ型のFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
詳細には、シリコン半導体基板10の表層に例えばSTI(Shallow Trench Isolation)法により素子分離構造11を形成し、素子活性領域を確定する。
次に、素子活性領域に不純物、ここではBを例えばドーズ量3.0×1013/cm2、加速エネルギー300keVの条件でイオン注入し、ウェル12を形成する。
詳細には、MOSトランジスタ20を覆うように、保護膜21及び層間絶縁膜22aを順次堆積する。ここで、保護膜21としては、シリコン酸化膜を材料とし、CVD法により膜厚20nm程度に堆積する。層間絶縁膜22aとしては、例えばプラズマSiO膜(膜厚20nm程度)、プラズマSiN膜(膜厚80nm程度)及びプラズマTEOS膜(膜厚1000nm程度)を順次成膜した積層構造を形成し、積層後、CMPにより膜厚が700nm程度となるまで研磨する。
詳細には、先ず、スパッタ法により例えば膜厚が150nm〜200nm程度にPt膜を堆積し、下部電極層24を形成する。
上部電極層26としては、先ず反応性スパッタ法により、例えば導電性酸化物であるIrO2膜26aを膜厚30nm〜70nm程度に形成する。その後、IrO2膜26aをアニール処理する。このアニール処理の条件としては、Ar/O2ガスをArが2.0リットル/分、O2が0.02リットル/分の流量で供給しながら、例えば650℃〜850℃で10秒間〜60秒間実行する。次に、IrO2膜26a上に、反応性スパッタ法によりIrO2膜26bを膜厚150nm〜300nm程度に形成する。そして、IrO2膜26b上に、当該IrO2膜26bのキャップ膜として機能する白金(Pt)、イリジウム(Ir)等の貴金属膜、ここではPt膜26cをスパッタ法により膜厚100nm程度に形成する。IrO2膜26a,26b及びPt膜26cから上部電極層26が構成される。なお、上部電極層26において、IrO2膜26a,26bの代わりにIr、Ru、RuO2、SrRuO3、その他の導電性酸化物やこれらの積層構造としても良い。また、Pt膜26cの形成を省略することも可能である。
詳細には、上部電極層26をリソグラフィー及びそれに続くドライエッチングにより複数の電極形状に加工して、上部電極31をパターン形成する。
詳細には、強誘電体膜25を上部電極31に整合させて、リソグラフィー及びそれに続くドライエッチングにより加工する。この強誘電体膜25のパターニングの後に、強誘電体膜25をアニール処理して当該強誘電体膜25の機能回復を図る。
詳細には、Al2O3(アルミナ)、Al窒素酸化物、Ta酸化物、及びTi酸化物よりなる群から選ばれた少なくとも一種の材料、ここではアルミナを材料として、スパッタ法又はCVD法(例えばMO−CVD法)により、強誘電体膜25及び上部電極31を覆うように下部電極層24上に膜厚50nm程度に堆積し、水素拡散防止膜27を形成する。ここで、MO−CVD法を採用することにより、より緻密なアルミナ膜を形成することができ、高い水素拡散防止効果を奏することが可能となる。その後、水素拡散防止膜27をアニール処理する。
詳細には、水素拡散防止膜27及び下部電極層24を、加工された強誘電体膜25に整合させて下部電極層24が強誘電体膜25よりも大きいサイズに残るように、リソグラフィー及びそれに続くドライエッチングにより加工し、下部電極32をパターン形成する。これにより、下部電極32上に強誘電体膜25、上部電極31が順次積層され、強誘電体膜25を介して下部電極32と上部電極31とが容量結合する強誘電体キャパシタ構造30を完成させる。このとき同時に、上部電極31の上面から上部電極31及び強誘電体膜25の側面、下部電極層24の上面にかけて覆うように水素拡散防止膜27が残る。その後、水素拡散防止膜27をアニール処理する。
詳細には、強誘電体キャパシタ構造30の全面を覆うように、強誘電体キャパシタ構造30のキャパシタ特性の劣化を防止する(外部或いは上層の絶縁膜から発生する水分に起因して発生した水素の強誘電体膜25への浸入を防止する)ための水素拡散防止膜28を形成する。水素拡散防止膜28としては、Al2O3(アルミナ)、Al窒素酸化物、Ta酸化物、及びTi酸化物よりなる群から選ばれた少なくとも一種の材料、ここではアルミナを材料として、スパッタ法又はCVD法(例えばMO−CVD法)により膜厚20nm〜50nm程度に堆積する。ここで、MO−CVD法を採用することにより、より緻密なアルミナ膜を形成することができ、高い水素拡散防止効果を奏することが可能となる。その後、水素拡散防止膜28をアニール処理する。
詳細には、強誘電体キャパシタ構造30を水素拡散防止膜27,28を介して覆うように、層間絶縁膜33を形成する。ここで、層間絶縁膜33としては、例えばTEOSを用いたプラズマCVD法により、シリコン酸化膜を膜厚1500nm〜2500nm程度に堆積した後、CMPにより例えば膜厚が1000nm程度となるまで研磨して形成する。CMPの後に、層間絶縁膜33の脱水を目的として、例えばN2Oのプラズマアニール処理を施す。
詳細には、先ず、ソース/ドレイン領域18をエッチングストッパーとして、当該ソース/ドレイン領域18の表面の一部が露出するまで層間絶縁膜33、水素拡散防止膜28,27、層間絶縁膜22b,22a、及び保護膜21をリソグラフィー及びそれに続くドライエッチングにより加工し、例えば約0.3μm径のビア孔36aを形成する。
詳細には、先ず、残存したレジストマスク38を灰化処理等により除去する。その後、全面異方性エッチング、いわゆるエッチバックにより、ハードマスク37を除去する。
このエッチング装置は、半導体基板を吸着させるチャッキング機能と、半導体基板を回転させる回転機能(回転モータ)とを備えた基板ステージ101と、半導体基板の表面に薬液を吐出して供給する薬液ノズル102と、半導体基板の表面に純水(DIW)を吐出して供給するDIWノズル103と、基板ステージ101の収納部104とを備えて構成されている。
詳細には、図7(a)に示すように、基板ステージ101に第1の配線45のパターン形成されたシリコン半導体基板10を吸着させて固定し、開口104aから薬液ノズル102を設置する。そして、基板ステージ101によりシリコン半導体基板10を回転させながら、薬液ノズル102からシリコン半導体基板10の表面に薬液、ここでは第1の薬液を吐出して供給する。薬液処理に供された第1の薬液は、シリコン半導体基板10の表面から回収通路104bを通って回収される。
詳細には、図7(b)に示すように、開口104aからDIWノズル103を設置する。そして、基板ステージ101によりシリコン半導体基板10を回転させながら、DIWノズル103からシリコン半導体基板10の表面にDIWを吐出して供給し、当該表面を洗浄する。水洗処理に供されたDIWは、シリコン半導体基板10の表面から排出通路104cを通って外部へ排出される。
詳細には、図7(c)に示すように、基板ステージ101により水洗時よりも大きな回転数でシリコン半導体基板10を回転させてシリコン半導体基板10の表面に存するDIWを振り切り、当該表面を乾燥させる。乾燥処理により振り切られたDIWは、排出通路104cを通って外部へ排出される。
上記の薬液処理、水洗処理、及び乾燥処理の具体的条件の一例を、以下の表1に示す。
詳細には、ビア孔34A,35Aの内壁面を覆うように、スパッタ法により例えばTi膜及びTiN膜を膜厚20nm程度及びに膜厚50nm程度に順次堆積して、下地膜(グルー膜)29を形成する。そして、CVD法によりグルー膜29を介してビア孔34A,35Aを埋め込むように例えばW膜を形成する。その後、CMPにより層間絶縁膜33をストッパーとしてW膜及びグルー膜29を研磨し、ビア孔34A,35A内をグルー膜29を介してWで埋め込むプラグ34,35を形成する。CMPの後に、例えばN2Oのプラズマアニール処理を施す。
詳細には、先ず、層間絶縁膜33上の全面にスパッタ法等によりバリアメタル膜42、配線膜43及びバリアメタル膜44を堆積する。バリアメタル膜42としては、スパッタ法により例えばTiN膜を膜厚150nm程度に成膜する。配線膜43としては、例えばAl合金膜(ここではAl−Cu膜)を膜厚350nm程度に成膜する。バリアメタル膜44としては、スパッタ法により例えばTiN膜を膜厚150nm程度に成膜する。ここで、配線膜43の構造は、同一ルールのFeRAM以外のロジック部と同じ構造とされているため、配線の加工や信頼性上の問題はない。
詳細には、先ず、第1の配線45を覆うように層間絶縁膜46を形成する。層間絶縁膜46としては、シリコン酸化膜を膜厚700nm程度に成膜し、プラズマTEOS膜を形成して膜厚を全体で1100nm程度とした後に、CMPにより表面を研磨して、膜厚を750nm程度に形成する。
第1の配線45の表面の一部が露出するまで、層間絶縁膜46をリソグラフィー及びそれに続くドライエッチングにより加工して、例えば約0.25μm径のビア孔47aを形成する。次に、このビア孔47aの壁面を覆うように下地膜(グルー膜)48を形成した後、CVD法によりグルー膜48を介してビア孔47aを埋め込むようにW膜を形成する。そして、層間絶縁膜46をストッパーとして例えばW膜及びグルー膜48を研磨し、ビア孔47a内をグルー膜48を介してWで埋め込むプラグ47を形成する。
先ず、全面にスパッタ法等によりバリアメタル膜51、配線膜52及びバリアメタル膜53を堆積する。バリアメタル膜51としては、スパッタ法により例えばTiN膜を膜厚150nm程度に成膜する。配線膜52としては、例えばAl合金膜(ここではAl−Cu膜)を膜厚350nm程度に成膜する。バリアメタル膜53としては、スパッタ法により例えばTiN膜を膜厚150nm程度に成膜する。ここで、配線膜52の構造は、同一ルールのFeRAM以外のロジック部と同じ構造とされているため、配線の加工や信頼性上の問題はない。
前記キャパシタ構造を覆うように水素拡散防止膜を形成する工程と、
前記水素拡散防止膜を介して前記キャパシタ構造を覆う層間絶縁膜を形成する工程と、
前記キャパシタ構造の配線接続を行うため、前記キャパシタ構造の少なくとも一部を露出させるように、前記層間絶縁膜及び前記水素拡散防止膜に開孔を形成する工程と
を含み、
前記開孔を形成する工程では、
ドライエッチングにより、前記層間絶縁膜に第1の開孔を形成する第1の工程と、
ウェットエッチングにより、前記水素拡散防止膜の前記第1の開孔に整合した部位に第2の開孔を形成する第2の工程と
を実行することによって、前記第1の開孔と前記第2の開孔とが連通されてなる前記開孔を形成することを特徴とする半導体装置の製造方法。
前記キャパシタ構造を覆うように形成されてなる水素拡散防止膜と、
前記キャパシタ構造の少なくとも一部を露出させるように前記層間絶縁膜及び前記水素拡散防止膜に形成された開孔を埋め込む導電材料と
を含み、
前記開孔は、ドライエッチングにより前記層間絶縁膜に形成された第1の開孔と、ウェットエッチングにより前記水素拡散防止膜の前記第1の開孔に整合した部位に形成された第2の開孔とが連通されてなることを特徴とする半導体装置。
20 トランジスタ構造
23,27,28 水素拡散防止膜
30 強誘電体キャパシタ構造
33 層間絶縁膜
34a,34a 第1のビア孔
34b,34b 第2のビア孔
34A,34A ビア孔
34,35,36,47 プラグ
45 第1の配線
54 第2の配線
Claims (10)
- 半導体基板の上方に、下部電極と上部電極とにより強誘電体からなるキャパシタ膜を挟持してなるキャパシタ構造を形成する工程と、
前記キャパシタ構造を覆うように水素拡散防止膜を形成する工程と、
前記水素拡散防止膜を介して前記キャパシタ構造を覆う層間絶縁膜を形成する工程と、
前記キャパシタ構造の配線接続を行うため、前記キャパシタ構造の少なくとも一部を露出させるように、前記層間絶縁膜及び前記水素拡散防止膜に開孔を形成する工程と
を含み、
前記開孔を形成する工程では、
ドライエッチングにより、前記層間絶縁膜に第1の開孔を形成する第1の工程と、
ウェットエッチングにより、前記水素拡散防止膜の前記第1の開孔に整合した部位に第2の開孔を形成する第2の工程と
を実行することによって、前記第1の開孔と前記第2の開孔とが連通されてなる前記開孔を形成することを特徴とする半導体装置の製造方法。 - 前記水素拡散防止膜は、Al2O3(アルミナ)、Al窒素酸化物、Ta酸化物、及びTi酸化物よりなる群から選ばれた少なくとも一種の材料からなることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記上部電極は、最上層に貴金属膜を有してなることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記ウェットエッチングを、フッ化アンモニウム、アミド、有機酸、有機酸塩類、及び水を含有する薬液を用いて行うことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
- 前記薬液において、フッ化アンモニウムの濃度が1.0%以上4.5%以下であることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記ウェットエッチングを、フッ化アンモニウム、グリコールエーテル、アミド、及び水を含有する薬液を用いて行うことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
- 前記薬液において、フッ化アンモニウムの濃度が0.03%以上4.5%以下であることを特徴とする請求項6に記載の半導体装置の製造方法。
- 半導体基板の上方に形成された、下部電極と上部電極とにより強誘電体からなるキャパシタ膜を挟持してなるキャパシタ構造と、
前記キャパシタ構造を覆うように形成されてなる水素拡散防止膜と、
前記キャパシタ構造の少なくとも一部を露出させるように前記層間絶縁膜及び前記水素拡散防止膜に形成された開孔を埋め込む導電材料と
を含み、
前記開孔は、ドライエッチングにより前記層間絶縁膜に形成された第1の開孔と、ウェットエッチングにより前記水素拡散防止膜の前記第1の開孔に整合した部位に形成された第2の開孔とが連通されてなることを特徴とする半導体装置。 - 前記第2の開孔は、前記第1の開孔よりも大径に形成されていることを特徴とする請求項8に記載の半導体装置。
- 前記水素拡散防止膜は、Al2O3(アルミナ)、Al窒素酸化物、Ta酸化物、及びTi酸化物よりなる群から選ばれた少なくとも一種の材料からなることを特徴とする請求項8又は9に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006089312A JP4838613B2 (ja) | 2006-03-28 | 2006-03-28 | 半導体装置の製造方法 |
US11/495,769 US20070232016A1 (en) | 2006-03-28 | 2006-07-31 | Semiconductor device and manufacturing method of the same |
US12/543,179 US7960227B2 (en) | 2006-03-28 | 2009-08-18 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006089312A JP4838613B2 (ja) | 2006-03-28 | 2006-03-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266306A true JP2007266306A (ja) | 2007-10-11 |
JP4838613B2 JP4838613B2 (ja) | 2011-12-14 |
Family
ID=38559691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006089312A Expired - Fee Related JP4838613B2 (ja) | 2006-03-28 | 2006-03-28 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20070232016A1 (ja) |
JP (1) | JP4838613B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289919A (ja) * | 2008-05-28 | 2009-12-10 | Fujitsu Microelectronics Ltd | 半導体装置とその製造方法 |
JP2018121077A (ja) * | 2018-04-19 | 2018-08-02 | 東京エレクトロン株式会社 | 酸化チタン膜の除去方法および除去装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110079878A1 (en) * | 2009-10-07 | 2011-04-07 | Texas Instruments Incorporated | Ferroelectric capacitor encapsulated with a hydrogen barrier |
CN109314500A (zh) * | 2016-06-09 | 2019-02-05 | 株式会社村田制作所 | 弹性波装置 |
US10515897B2 (en) | 2018-05-17 | 2019-12-24 | Sandisk Technologies Llc | Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same |
US10515907B2 (en) | 2018-05-17 | 2019-12-24 | Sandisk Technologies Llc | Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same |
US11942133B2 (en) * | 2021-09-02 | 2024-03-26 | Kepler Computing Inc. | Pedestal-based pocket integration process for embedded memory |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307731A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | 強誘電体集積回路の製造方法 |
JP2004235560A (ja) * | 2003-01-31 | 2004-08-19 | Matsushita Electric Ind Co Ltd | 誘電体メモリ及びその製造方法 |
JP2004277576A (ja) * | 2003-03-17 | 2004-10-07 | Daikin Ind Ltd | エッチング用又は洗浄用の溶液の製造法 |
JP2006041246A (ja) * | 2004-07-28 | 2006-02-09 | Oki Electric Ind Co Ltd | 強誘電体キャパシタの製造方法 |
JP2006253532A (ja) * | 2005-03-14 | 2006-09-21 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6485988B2 (en) * | 1999-12-22 | 2002-11-26 | Texas Instruments Incorporated | Hydrogen-free contact etch for ferroelectric capacitor formation |
KR20010109610A (ko) * | 2000-05-31 | 2001-12-12 | 박종섭 | 반도체 소자의 강유전체 캐패시터 형성방법 |
JP2002151659A (ja) | 2000-11-10 | 2002-05-24 | Sharp Corp | 半導体装置、及びその製造方法 |
JP2003152165A (ja) * | 2001-11-15 | 2003-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2003174095A (ja) | 2001-12-05 | 2003-06-20 | Matsushita Electric Ind Co Ltd | 容量素子の製造方法 |
KR100434496B1 (ko) * | 2001-12-11 | 2004-06-05 | 삼성전자주식회사 | 단일 실린더 스택형 커패시터 및 이중 몰드를 이용한 제조방법 |
-
2006
- 2006-03-28 JP JP2006089312A patent/JP4838613B2/ja not_active Expired - Fee Related
- 2006-07-31 US US11/495,769 patent/US20070232016A1/en not_active Abandoned
-
2009
- 2009-08-18 US US12/543,179 patent/US7960227B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307731A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | 強誘電体集積回路の製造方法 |
JP2004235560A (ja) * | 2003-01-31 | 2004-08-19 | Matsushita Electric Ind Co Ltd | 誘電体メモリ及びその製造方法 |
JP2004277576A (ja) * | 2003-03-17 | 2004-10-07 | Daikin Ind Ltd | エッチング用又は洗浄用の溶液の製造法 |
JP2006041246A (ja) * | 2004-07-28 | 2006-02-09 | Oki Electric Ind Co Ltd | 強誘電体キャパシタの製造方法 |
JP2006253532A (ja) * | 2005-03-14 | 2006-09-21 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289919A (ja) * | 2008-05-28 | 2009-12-10 | Fujitsu Microelectronics Ltd | 半導体装置とその製造方法 |
JP2018121077A (ja) * | 2018-04-19 | 2018-08-02 | 東京エレクトロン株式会社 | 酸化チタン膜の除去方法および除去装置 |
Also Published As
Publication number | Publication date |
---|---|
US7960227B2 (en) | 2011-06-14 |
US20070232016A1 (en) | 2007-10-04 |
JP4838613B2 (ja) | 2011-12-14 |
US20100261294A1 (en) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4838811B2 (ja) | 強誘電性キャパシタ積層エッチ・クリーニング | |
JP5212358B2 (ja) | 半導体装置の製造方法 | |
JP4901105B2 (ja) | 半導体装置の製造方法 | |
WO2008082976A2 (en) | Method for leakage reduction in fabrication of high -density fram arrays | |
JP4690234B2 (ja) | 半導体装置及びその製造方法 | |
JP2007165350A (ja) | 半導体装置の製造方法 | |
JP4838613B2 (ja) | 半導体装置の製造方法 | |
JP2001210798A (ja) | コンデンサ構造の保護のための絶縁性と導電性の障壁の使用 | |
JP2005183842A (ja) | 半導体装置の製造方法 | |
US7190015B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4515333B2 (ja) | 半導体装置の製造方法 | |
JP2002373974A (ja) | 強誘電体メモリ素子およびその製造方法 | |
JP4580284B2 (ja) | 強誘電体素子の製造方法 | |
JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
JP4621081B2 (ja) | 半導体装置の製造方法 | |
JP2005116546A (ja) | 半導体装置およびその製造方法 | |
JP2008159924A (ja) | 半導体装置の製造方法 | |
JP2008305960A (ja) | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ | |
US20040266030A1 (en) | Method for fabricating ferroelectric random access memory device having capacitor with merged top-electrode and plate-line structure | |
JP2007266307A (ja) | 半導体装置及びその製造方法 | |
JP4787152B2 (ja) | 半導体装置及びその製造方法 | |
JP2008300397A (ja) | 強誘電体キャパシタの製造方法 | |
JPWO2006100737A1 (ja) | 半導体装置の製造方法 | |
KR20050041089A (ko) | 강유전체메모리소자의 캐패시터 및 그 제조 방법 | |
JP2009152295A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110930 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |