JP2003174095A - 容量素子の製造方法 - Google Patents
容量素子の製造方法Info
- Publication number
- JP2003174095A JP2003174095A JP2001371762A JP2001371762A JP2003174095A JP 2003174095 A JP2003174095 A JP 2003174095A JP 2001371762 A JP2001371762 A JP 2001371762A JP 2001371762 A JP2001371762 A JP 2001371762A JP 2003174095 A JP2003174095 A JP 2003174095A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- photoresist mask
- manufacturing
- capacitive element
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 コンタクト孔形成時にカバレッジ不良の発生
のない、強誘電体容量素子の安定な製造方法を提供す
る。 【解決手段】 支持基板１上に形成された下部電極３、
容量絶縁層４、および上部電極５から構成される容量素
子６を覆うようにして支持基板１上に絶縁層７を形成す
る工程と、絶縁層７上に開口部８を有するフォトレジス
トマスク９を形成し、フォトレジストマスク９をドライ
エッチングすることによりフォトレジストマスク９の開
口部８を、テーパー角１２を有する形状に加工する工程
とを含む。
のない、強誘電体容量素子の安定な製造方法を提供す
る。 【解決手段】 支持基板１上に形成された下部電極３、
容量絶縁層４、および上部電極５から構成される容量素
子６を覆うようにして支持基板１上に絶縁層７を形成す
る工程と、絶縁層７上に開口部８を有するフォトレジス
トマスク９を形成し、フォトレジストマスク９をドライ
エッチングすることによりフォトレジストマスク９の開
口部８を、テーパー角１２を有する形状に加工する工程
とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体材料を有
する容量素子の製造方法に関する。
する容量素子の製造方法に関する。
【０００２】
【従来の技術】近年、強誘電体材料が使用された容量素
子（以下、強誘電体容量素子という）の低消費電力特性
が注目され、強誘電体容量素子を備える半導体記憶装置
や、強誘電体容量素子を半導体集積回路装置に内蔵した
デバイスの開発が活発化している。
子（以下、強誘電体容量素子という）の低消費電力特性
が注目され、強誘電体容量素子を備える半導体記憶装置
や、強誘電体容量素子を半導体集積回路装置に内蔵した
デバイスの開発が活発化している。
【０００３】強誘電体容量素子は、製造工程において強
誘電体材料が受けたダメージを回復するために、高温で
加熱処理する必要があることから、耐熱性や耐酸化性に
優れる白金（Ｐｔ）、イリジウム（Ｉｒ）、ルテニウム
（Ｒｕ）等からなる金属膜が強誘電体容量素子の電極材
料に用いられている。
誘電体材料が受けたダメージを回復するために、高温で
加熱処理する必要があることから、耐熱性や耐酸化性に
優れる白金（Ｐｔ）、イリジウム（Ｉｒ）、ルテニウム
（Ｒｕ）等からなる金属膜が強誘電体容量素子の電極材
料に用いられている。
【０００４】以下、従来の強誘電体容量素子の製造方法
について、図面を参照しながら説明する。図４（ａ）に
示すように、まず、支持基板１上に密着層２を形成し、
次に密着層２上に下部電極３を形成する。次いで下部電
極３上に、強誘電体材料を含む容量絶縁層４を形成す
る。さらに、容量絶縁層４上に上部電極５を形成する。
こうして、下部電極３、容量絶縁層４、および上部電極
５からなる容量素子６が形成される。続いて、容量素子
６を覆うようにして、支持基板１上に絶縁層７を形成す
る。その後、開口部８を有するフォトレジストマスク９
を形成する。
について、図面を参照しながら説明する。図４（ａ）に
示すように、まず、支持基板１上に密着層２を形成し、
次に密着層２上に下部電極３を形成する。次いで下部電
極３上に、強誘電体材料を含む容量絶縁層４を形成す
る。さらに、容量絶縁層４上に上部電極５を形成する。
こうして、下部電極３、容量絶縁層４、および上部電極
５からなる容量素子６が形成される。続いて、容量素子
６を覆うようにして、支持基板１上に絶縁層７を形成す
る。その後、開口部８を有するフォトレジストマスク９
を形成する。
【０００５】次に、図４（ｂ）に示すように、フォトレ
ジストマスク９を介して絶縁層７をドライエッチングす
ることにより、それぞれ上部電極５と下部電極３に到る
コンタクト孔１０を形成する。このとき、エッチングガ
ス中に含まれる四フッ化炭素と電極材料中の白金とが化
学反応して反応生成物１１がフォトレジストマスク９や
コンタクト孔１０の側壁に付着する。反応生成物１１
は、図４（ｃ）に示すように、フォトレジストマスク９
を除去した後にも絶縁層７上に残存する。
ジストマスク９を介して絶縁層７をドライエッチングす
ることにより、それぞれ上部電極５と下部電極３に到る
コンタクト孔１０を形成する。このとき、エッチングガ
ス中に含まれる四フッ化炭素と電極材料中の白金とが化
学反応して反応生成物１１がフォトレジストマスク９や
コンタクト孔１０の側壁に付着する。反応生成物１１
は、図４（ｃ）に示すように、フォトレジストマスク９
を除去した後にも絶縁層７上に残存する。
【０００６】この後、絶縁層７上にアルミ配線を形成す
るため、チタン（Ｔｉ）や窒化チタン（ＴｉＮ）薄膜を
形成するが、このとき、絶縁層７上の反応生成物１１に
より、いわゆるカバレッジ不良が起こり、得られる強誘
電体容量素子の特性に異常を来すことがあった。
るため、チタン（Ｔｉ）や窒化チタン（ＴｉＮ）薄膜を
形成するが、このとき、絶縁層７上の反応生成物１１に
より、いわゆるカバレッジ不良が起こり、得られる強誘
電体容量素子の特性に異常を来すことがあった。
【０００７】これに対して、例えば、特開平４−２６７
３３７号公報には、絶縁層にコンタクト孔を形成した
後、コンタクト孔の内部に反応性イオンを入射してエッ
チングすることにより反応生成物を除去する技術が開示
されている。
３３７号公報には、絶縁層にコンタクト孔を形成した
後、コンタクト孔の内部に反応性イオンを入射してエッ
チングすることにより反応生成物を除去する技術が開示
されている。
【０００８】
【発明が解決しようとする課題】しかし、この技術によ
れば、反応性イオンをコンタクト孔１０の内部へ入射す
る際にエッチングの終点を検出することが困難となるた
め、コンタクト孔１０の側壁と底部が必要以上にエッチ
ングされてしまい、容量素子の完成後、コンタクト孔１
０における抵抗不良が生じていた。さらに、コンタクト
孔１０のアスペクト比（幅に対する深さの比率）が大き
くなると、コンタクト孔１０の側壁への反応性イオンの
入射が困難となっていた。
れば、反応性イオンをコンタクト孔１０の内部へ入射す
る際にエッチングの終点を検出することが困難となるた
め、コンタクト孔１０の側壁と底部が必要以上にエッチ
ングされてしまい、容量素子の完成後、コンタクト孔１
０における抵抗不良が生じていた。さらに、コンタクト
孔１０のアスペクト比（幅に対する深さの比率）が大き
くなると、コンタクト孔１０の側壁への反応性イオンの
入射が困難となっていた。
【０００９】本発明は、このような問題点を解決するた
めになされたものであり、カバレッジ不良の発生がな
く、強誘電体容量素子を安定に製造する方法を提供する
ことを目的とする。
めになされたものであり、カバレッジ不良の発生がな
く、強誘電体容量素子を安定に製造する方法を提供する
ことを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の容量素子の製造方法は、支持基板上に下部
電極を形成し、下部電極上に強誘電体材料を含む容量絶
縁層を形成し、容量絶縁層上に上部電極を形成する工程
と、下部電極、容量絶縁層、および上部電極から構成さ
れる容量素子を覆うようにして支持基板上に絶縁層を形
成する工程と、この容量素子を覆う絶縁層上に開口部を
有するフォトレジストマスクを形成し、フォトレジスト
マスクをドライエッチングすることにより当該フォトレ
ジストマスクの開口部の側壁をテーパー角を有する形状
に加工する工程と、フォトレジストマスクを介して容量
素子を覆う絶縁層をドライエッチングすることにより下
部電極または上部電極に到る、側壁にテーパー角を有す
るコンタクト孔を形成する工程とを含む。
に、本発明の容量素子の製造方法は、支持基板上に下部
電極を形成し、下部電極上に強誘電体材料を含む容量絶
縁層を形成し、容量絶縁層上に上部電極を形成する工程
と、下部電極、容量絶縁層、および上部電極から構成さ
れる容量素子を覆うようにして支持基板上に絶縁層を形
成する工程と、この容量素子を覆う絶縁層上に開口部を
有するフォトレジストマスクを形成し、フォトレジスト
マスクをドライエッチングすることにより当該フォトレ
ジストマスクの開口部の側壁をテーパー角を有する形状
に加工する工程と、フォトレジストマスクを介して容量
素子を覆う絶縁層をドライエッチングすることにより下
部電極または上部電極に到る、側壁にテーパー角を有す
るコンタクト孔を形成する工程とを含む。
【００１１】この方法によれば、フォトレジストマスク
とコンタクト孔の開口部が大きく開いた形状に加工さ
れ、絶縁層へのコンタクト孔形成時の反応生成物がスパ
ッタ性エッチングによって速やかに除去されてフォトレ
ジストマスク除去後に絶縁層上に残存しなくなり、強誘
電体容量素子が安定に製造できるようになる。
とコンタクト孔の開口部が大きく開いた形状に加工さ
れ、絶縁層へのコンタクト孔形成時の反応生成物がスパ
ッタ性エッチングによって速やかに除去されてフォトレ
ジストマスク除去後に絶縁層上に残存しなくなり、強誘
電体容量素子が安定に製造できるようになる。
【００１２】また、上記した製造方法において、フォト
レジストマスクの開口部の側壁をテーパー角を有する形
状に加工する工程と、コンタクト孔を形成する工程とを
同一装置内で行なうのが好ましい。
レジストマスクの開口部の側壁をテーパー角を有する形
状に加工する工程と、コンタクト孔を形成する工程とを
同一装置内で行なうのが好ましい。
【００１３】この方法によれば、製造工程が単純化さ
れ、製造工程のコスト低減が図れるようになる。
れ、製造工程のコスト低減が図れるようになる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。図１（ａ）に示すよ
うに、まず、スパッタ法により、半導体（Ｓｉ、ＧａＡ
ｓ）やガラス基板からなる支持基板１上に密着層２を形
成し、次に密着層２上に下部電極３を形成する。次いで
有機金属堆積法により、下部電極３上に、強誘電体材料
を含む容量絶縁層４を形成する。さらに、スパッタ法に
より、容量絶縁層４上に上部電極５を形成する。こうし
て、下部電極３、容量絶縁層４、および上部電極５から
なる容量素子６が形成される。続いて、化学気相成長に
より、容量素子６を覆うようにして、支持基板１上に絶
縁層７を形成する。
て、図面を参照しながら説明する。図１（ａ）に示すよ
うに、まず、スパッタ法により、半導体（Ｓｉ、ＧａＡ
ｓ）やガラス基板からなる支持基板１上に密着層２を形
成し、次に密着層２上に下部電極３を形成する。次いで
有機金属堆積法により、下部電極３上に、強誘電体材料
を含む容量絶縁層４を形成する。さらに、スパッタ法に
より、容量絶縁層４上に上部電極５を形成する。こうし
て、下部電極３、容量絶縁層４、および上部電極５から
なる容量素子６が形成される。続いて、化学気相成長に
より、容量素子６を覆うようにして、支持基板１上に絶
縁層７を形成する。
【００１５】ここで密着層２には酸化チタン（ＴｉＯ）
を、下部電極３と上部電極５には白金（Ｐｔ）をそれぞ
れ用いる。白金以外に、パラジウム、ルテニウム、酸化
ルテニウム、イリジウム、酸化イリジウム、チタン、酸
化チタン、および窒化チタンからなる群から選ばれる少
なくとも一種の金属を用いても良い。強誘電体材料には
タンタル酸ビスマスストロンチウム（ＳｒＢｉ2Ｔａ2Ｏ
9）を用いる。タンタル酸ビスマスストロンチウム以外
に、チタン酸ジルコニウム（ＰｂＺｒ1-xＴｉxＯ3[０＜
ｘ＜１]）を用いても良い。また、絶縁層７にはリン
（Ｐ）とボロン（Ｂ）を含む酸化膜を用いる。
を、下部電極３と上部電極５には白金（Ｐｔ）をそれぞ
れ用いる。白金以外に、パラジウム、ルテニウム、酸化
ルテニウム、イリジウム、酸化イリジウム、チタン、酸
化チタン、および窒化チタンからなる群から選ばれる少
なくとも一種の金属を用いても良い。強誘電体材料には
タンタル酸ビスマスストロンチウム（ＳｒＢｉ2Ｔａ2Ｏ
9）を用いる。タンタル酸ビスマスストロンチウム以外
に、チタン酸ジルコニウム（ＰｂＺｒ1-xＴｉxＯ3[０＜
ｘ＜１]）を用いても良い。また、絶縁層７にはリン
（Ｐ）とボロン（Ｂ）を含む酸化膜を用いる。
【００１６】次に、図１（ｂ）に示すように、露光技術
により、絶縁層７上に開口部８を有するフォトレジスト
マスク９を形成する。次いで、図１（ｃ）に示すよう
に、エッチングガスに酸素を用いてドライエッチングす
ることにより、フォトレジストマスク９の開口部８の側
壁を約８０°の大きさのテーパー角１２を有する形状に
加工する。
により、絶縁層７上に開口部８を有するフォトレジスト
マスク９を形成する。次いで、図１（ｃ）に示すよう
に、エッチングガスに酸素を用いてドライエッチングす
ることにより、フォトレジストマスク９の開口部８の側
壁を約８０°の大きさのテーパー角１２を有する形状に
加工する。
【００１７】さらに、図１（ｄ）に示すように、エッチ
ングガスに四フッ化炭素（ＣＦ4）ガス、アルゴン（Ａ
ｒ）、およびヘリウム（Ｈｅ）の混合ガスを用いてドラ
イエッチングを行い、フォトレジストマスク９を介して
絶縁層７をドライエッチングすることにより、ぞれぞれ
上部電極５と下部電極３に到るコンタクト孔１０を形成
する。ここで、コンタクト孔１０の側壁は約８０°のテ
ーパー角１３を有するように形成される。なお、エッチ
ングガス中に含まれる四フッ化炭素ガスは反応性エッチ
ングに寄与し、アルゴンとヘリウムガスはスパッタ性エ
ッチングに寄与する。このように、フォトレジストマス
ク９とコンタクト孔１０にテーパー角が形成され、フォ
トレジストマスクとコンタクト孔の開口部が大きく開い
た形状となることにより、絶縁層７にコンタクト孔を形
成する際の反応生成物１１（図４参照）が、エッチング
ガスに晒され易くなり、エッチングガス中のアルゴンと
ヘリウムによるスパッタ性エッチングによって速やかに
除去される。したがって、フォトレジストマスク除去後
に絶縁層上に残存しなくなり、後の工程に対する影響が
解消される。なお、ここでのエッチング処理には平行平
板型のドライエッチング装置を用いるのが好ましい。
ングガスに四フッ化炭素（ＣＦ4）ガス、アルゴン（Ａ
ｒ）、およびヘリウム（Ｈｅ）の混合ガスを用いてドラ
イエッチングを行い、フォトレジストマスク９を介して
絶縁層７をドライエッチングすることにより、ぞれぞれ
上部電極５と下部電極３に到るコンタクト孔１０を形成
する。ここで、コンタクト孔１０の側壁は約８０°のテ
ーパー角１３を有するように形成される。なお、エッチ
ングガス中に含まれる四フッ化炭素ガスは反応性エッチ
ングに寄与し、アルゴンとヘリウムガスはスパッタ性エ
ッチングに寄与する。このように、フォトレジストマス
ク９とコンタクト孔１０にテーパー角が形成され、フォ
トレジストマスクとコンタクト孔の開口部が大きく開い
た形状となることにより、絶縁層７にコンタクト孔を形
成する際の反応生成物１１（図４参照）が、エッチング
ガスに晒され易くなり、エッチングガス中のアルゴンと
ヘリウムによるスパッタ性エッチングによって速やかに
除去される。したがって、フォトレジストマスク除去後
に絶縁層上に残存しなくなり、後の工程に対する影響が
解消される。なお、ここでのエッチング処理には平行平
板型のドライエッチング装置を用いるのが好ましい。
【００１８】その後、図１（ｅ）に示すように、フォト
レジストマスク９を除去して、後の工程を行う。
レジストマスク９を除去して、後の工程を行う。
【００１９】本実施の形態においては、フォトレジスト
マスク９のテーパー角１２の大きさを約８０°とした
が、テーパー角１２の大きさは５°以上９０°未満とす
ることが好ましい。９０°とすると、後に絶縁層７にコ
ンタクト孔を形成する際の反応生成物１１が、エッチン
グガス中のアルゴンとヘリウムによるスパッタ性エッチ
ングによって除去されず、フォトレジストマスク９やコ
ンタクト孔１０の側壁に付着し易くなり、好ましくな
い。一方、５°以下とすると、フォトレジストマスク９
のマスク効果が損なわれるため好ましくない。なお、テ
ーパー角１２の大きさは４０°以上８０°以下とするの
がより好ましい。また、本実施の形態ではフォトレジス
トマスク９の加工時のエッチングガスに酸素を用いた
が、塩素（Ｃｌ 2）、四弗化炭素（ＣＦ4）ガスを用いる
こともできる。
マスク９のテーパー角１２の大きさを約８０°とした
が、テーパー角１２の大きさは５°以上９０°未満とす
ることが好ましい。９０°とすると、後に絶縁層７にコ
ンタクト孔を形成する際の反応生成物１１が、エッチン
グガス中のアルゴンとヘリウムによるスパッタ性エッチ
ングによって除去されず、フォトレジストマスク９やコ
ンタクト孔１０の側壁に付着し易くなり、好ましくな
い。一方、５°以下とすると、フォトレジストマスク９
のマスク効果が損なわれるため好ましくない。なお、テ
ーパー角１２の大きさは４０°以上８０°以下とするの
がより好ましい。また、本実施の形態ではフォトレジス
トマスク９の加工時のエッチングガスに酸素を用いた
が、塩素（Ｃｌ 2）、四弗化炭素（ＣＦ4）ガスを用いる
こともできる。
【００２０】図２に、フォトレジストマスク９の加工に
用いるドライエッチング装置の高周波印加電力と、フォ
トレジストマスク９のテーパー角１２の大きさとの関係
をグラフにして示す。このように、高周波印加電力を調
節することにより、フォトレジストマスク９のテーパー
角１２を調整することができる。なお、高周波印加電力
の調節以外に、ドライエッチング装置のチャンバー内圧
力やエッチングガスの流量を適宜調節することによって
も同様の作用、効果が得られる。
用いるドライエッチング装置の高周波印加電力と、フォ
トレジストマスク９のテーパー角１２の大きさとの関係
をグラフにして示す。このように、高周波印加電力を調
節することにより、フォトレジストマスク９のテーパー
角１２を調整することができる。なお、高周波印加電力
の調節以外に、ドライエッチング装置のチャンバー内圧
力やエッチングガスの流量を適宜調節することによって
も同様の作用、効果が得られる。
【００２１】また、ドライエッチングにてフォトレジス
トマスク９のテーパー角１２の大きさの調整を行えば、
例えば、製造工程を改善するため、フォトレジストマス
ク９の膜厚やコンタクト孔１０の深さを変更した際に、
ドライエッチングの高周波印加電力等の条件を変えるこ
とのみで容易にテーパー角１２の大きさを調整できるた
め好ましい。さらに、ドライエッチングによれば、フォ
トレジストマスク９の加工と、続く絶縁層７へのコンタ
クト孔１０の形成とを同一の装置内で連続して行うこと
が可能となり、反応生成物１１の除去のため、新たな装
置を用いる必要がなく製造コストの低減が図れるため好
ましい。
トマスク９のテーパー角１２の大きさの調整を行えば、
例えば、製造工程を改善するため、フォトレジストマス
ク９の膜厚やコンタクト孔１０の深さを変更した際に、
ドライエッチングの高周波印加電力等の条件を変えるこ
とのみで容易にテーパー角１２の大きさを調整できるた
め好ましい。さらに、ドライエッチングによれば、フォ
トレジストマスク９の加工と、続く絶縁層７へのコンタ
クト孔１０の形成とを同一の装置内で連続して行うこと
が可能となり、反応生成物１１の除去のため、新たな装
置を用いる必要がなく製造コストの低減が図れるため好
ましい。
【００２２】図３に、絶縁層７のコンタクト孔１０のテ
ーパー角１３の大きさとコンタクト孔１０の側壁におけ
る反応生成物１１付着の発生率（％）との関係をグラフ
にして示す。このように、反応生成物１１の付着を皆無
とするためには、コンタクト孔１０のテーパー角１３の
大きさは１°以上８５°以下とするのが良く、望ましく
は４０°以上８５°以下とするのが良い。なお、コンタ
クト孔１０のテーパー角１３の大きさが０°ではコンタ
クト孔１０の機能が実質上なくなるため好ましくない。
ーパー角１３の大きさとコンタクト孔１０の側壁におけ
る反応生成物１１付着の発生率（％）との関係をグラフ
にして示す。このように、反応生成物１１の付着を皆無
とするためには、コンタクト孔１０のテーパー角１３の
大きさは１°以上８５°以下とするのが良く、望ましく
は４０°以上８５°以下とするのが良い。なお、コンタ
クト孔１０のテーパー角１３の大きさが０°ではコンタ
クト孔１０の機能が実質上なくなるため好ましくない。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
強誘電体容量素子の製造時に、フォトレジストマスクと
コンタクト孔の開口部が大きく開いた形状となるため、
絶縁層へのコンタクト形成時の反応生成物がスパッタ性
エッチングによって速やかに除去されてフォトレジスト
マスク除去後に絶縁層上に残存しない。この結果、強誘
電体容量素子が安定に製造できるようになる。
強誘電体容量素子の製造時に、フォトレジストマスクと
コンタクト孔の開口部が大きく開いた形状となるため、
絶縁層へのコンタクト形成時の反応生成物がスパッタ性
エッチングによって速やかに除去されてフォトレジスト
マスク除去後に絶縁層上に残存しない。この結果、強誘
電体容量素子が安定に製造できるようになる。
【図１】 本発明による強誘電体容量素子の製造方法を
示す工程断面図
示す工程断面図
【図２】 高周波印加電力とフォトレジストマスクのテ
ーパー角の大きさとの関係を示すグラフ
ーパー角の大きさとの関係を示すグラフ
【図３】 コンタクト孔のテーパー角の大きさと反応生
成物付着の発生率との関係を示すグラフ
成物付着の発生率との関係を示すグラフ
【図４】 従来技術による強誘電体容量素子の製造方法
を示す工程断面図
を示す工程断面図
１ 支持基板
２ 密着層
３ 下部電極
４ 容量絶縁層
５ 上部電極
６ 容量素子
７ 絶縁層
８ 開口部
９ フォトレジストマスク
１０ コンタクト孔
１１ 反応生成物
１２、１３ テーパー角
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F038 AC05 AC15 AC18 AC19 EZ02
EZ14 EZ15 EZ20
5F083 FR01 GA27 JA15 JA17 JA38
JA39 JA40 JA43 MA01 MA18
PR03
Claims (7)
- 【請求項１】 支持基板上に下部電極を形成し、前記下
部電極上に強誘電体材料を含む容量絶縁層を形成し、前
記容量絶縁層上に上部電極を形成する工程と、 前記下部電極、容量絶縁層、および上部電極から構成さ
れる容量素子を覆うようにして前記支持基板上に絶縁層
を形成する工程と、 前記容量素子を覆う絶縁層上に開口部を有するフォトレ
ジストマスクを形成し、前記フォトレジストマスクをド
ライエッチングすることにより当該フォトレジストマス
クの開口部の側壁をテーパー角を有する形状に加工する
工程と、 前記フォトレジストマスクを介して前記容量素子を覆う
絶縁層をドライエッチングすることにより前記下部電極
または上部電極に到る、側壁にテーパー角を有するコン
タクト孔を形成する工程とを含むことを特徴とする容量
素子の製造方法。 - 【請求項２】 前記フォトレジストマスクの開口部の側
壁をテーパー角を有する形状に加工する工程と、前記コ
ンタクト孔を形成する工程とを同一装置内で行なうこと
を特徴とする請求項１に記載の容量素子の製造方法。 - 【請求項３】 前記コンタクト孔を前記容量素子を覆う
絶縁層に複数個形成し、当該複数のコンタクト孔の深さ
を、各々異なるようにすることを特徴とする請求項１ま
たは２に記載の容量素子の製造方法。 - 【請求項４】 前記フォトレジストマスクの開口部の側
壁を５°以上９０°未満の大きさのテーパー角を有する
形状に加工することを特徴とする請求項１〜３のいずれ
かに記載の容量素子の製造方法。 - 【請求項５】 前記容量素子を覆う絶縁層に１°以上８
５°以下の大きさのテーパー角を有するコンタクト孔を
形成することを特徴とする請求項１〜４のいずれかに記
載の容量素子の製造方法。 - 【請求項６】 前記下部電極を、白金、パラジウム、ル
テニウム、酸化ルテニウム、イリジウム、酸化イリジウ
ム、チタン、酸化チタン、および窒化チタンからなる群
から選ばれる少なくとも一種の金属を用いて形成するこ
とを特徴とする請求項１〜５のいずれかに記載の容量素
子の製造方法。 - 【請求項７】 前記上部電極を、白金、パラジウム、ル
テニウム、酸化ルテニウム、イリジウム、酸化イリジウ
ム、チタン、酸化チタン、および窒化チタンからなる群
から選ばれる少なくとも一種の金属を用いて形成するこ
とを特徴とする請求項１〜６のいずれかに記載の容量素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371762A JP2003174095A (ja) | 2001-12-05 | 2001-12-05 | 容量素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371762A JP2003174095A (ja) | 2001-12-05 | 2001-12-05 | 容量素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003174095A true JP2003174095A (ja) | 2003-06-20 |
Family
ID=19180764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371762A Pending JP2003174095A (ja) | 2001-12-05 | 2001-12-05 | 容量素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003174095A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009543334A (ja) * | 2006-06-30 | 2009-12-03 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 位置合せおよびフィーチャの成形に対してフレキシビリティが向上したナノインプリント技術 |
| US7633107B2 (en) | 2006-03-31 | 2009-12-15 | Fujitsu Microelectronics Limited | Semiconductor device and manufacturing method thereof |
| US7960227B2 (en) | 2006-03-28 | 2011-06-14 | Fujitsu Semiconductor Limited | Manufacturing method of semiconductor device |
-
2001
- 2001-12-05 JP JP2001371762A patent/JP2003174095A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7960227B2 (en) | 2006-03-28 | 2011-06-14 | Fujitsu Semiconductor Limited | Manufacturing method of semiconductor device |
| US7633107B2 (en) | 2006-03-31 | 2009-12-15 | Fujitsu Microelectronics Limited | Semiconductor device and manufacturing method thereof |
| JP2009543334A (ja) * | 2006-06-30 | 2009-12-03 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 位置合せおよびフィーチャの成形に対してフレキシビリティが向上したナノインプリント技術 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5840200A (en) | Method of manufacturing semiconductor devices | |
| US5254217A (en) | Method for fabricating a semiconductor device having a conductive metal oxide | |
| US5258093A (en) | Procss for fabricating a ferroelectric capacitor in a semiconductor device | |
| JP2006019729A (ja) | １層マスクエッチング方法 | |
| JPH09116115A (ja) | 半導体素子のキャパシター製造方法 | |
| US20030077843A1 (en) | Method of etching conductive layers for capacitor and semiconductor device fabrication | |
| KR100271111B1 (ko) | 재피착을사용하여구조를형성하는방법 | |
| US6296777B1 (en) | Structuring process | |
| JP2001035841A (ja) | ペロブスカイト強誘電性材料のウェット・エッチング・プロセスと溶液 | |
| JPH09266200A (ja) | 半導体装置の製造方法 | |
| US6670233B2 (en) | Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor | |
| JPWO2006080276A1 (ja) | キャパシタンス素子製造方法、エッチング方法 | |
| US20030047532A1 (en) | Method of etching ferroelectric layers | |
| JP2003298022A (ja) | 強誘電体メモリ及びその製造方法 | |
| JP2003174095A (ja) | 容量素子の製造方法 | |
| KR100338808B1 (ko) | 이리듐(Ｉｒ) 전극의 건식 식각방법 | |
| JP2006060203A (ja) | ＦｅＲＡＭ用途のためのＰｔ／ＰＧＯエッチングプロセス | |
| JP2006005152A (ja) | 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法 | |
| US20030143805A1 (en) | Semiconductor device having a capacitor and method of manufacturing the same | |
| JP2000196032A (ja) | キャパシタの製造方法及びキャパシタ | |
| US6800922B2 (en) | Semiconductor device with layer peeling resistance | |
| KR20010112086A (ko) | 반도체 장치의 제조 방법 | |
| JP2000138202A (ja) | 半導体装置の製造方法及び製造装置 | |
| KR100234707B1 (ko) | 캐패시터 및 그 제조방법 | |
| JP2006245457A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080115 |