KR20010112086A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20010112086A
KR20010112086A KR1020010031326A KR20010031326A KR20010112086A KR 20010112086 A KR20010112086 A KR 20010112086A KR 1020010031326 A KR1020010031326 A KR 1020010031326A KR 20010031326 A KR20010031326 A KR 20010031326A KR 20010112086 A KR20010112086 A KR 20010112086A
Authority
KR
South Korea
Prior art keywords
etching
semiconductor device
manufacturing
mixed solution
layer
Prior art date
Application number
KR1020010031326A
Other languages
English (en)
Inventor
도까시끼겐
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010112086A publication Critical patent/KR20010112086A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

소정의 패턴을 갖는 포토 레지스트가 Pt 층의 상면 상에 형성된다. 다음에, 에칭 가스로서 Cl2및 Ar의 혼합물을 사용하여 Pt 층이 드라이 에치된다. 이 경우, 에칭 부산물은 포토 레지스트의 양 측면에 퇴적된다. 이후, Pt 층이 드라이 에치된 후에 불필요해진 포토 레지스트는 산소 플라즈마에 의해 애싱 및 스트립된다. 에칭 부산물이 퇴적되는 Si 기판을 아세토 아세틸 아세톤, 암모니아 및 DI 워터로 구성된 혼합 용액에 담근다. 에칭 부산물은 쉽게 용해되어 제거된다.

Description

반도체 장치의 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치를 제조하는 방법, 특히 드라이 에칭 공정에서 전극의 측벽에 퇴적된 에칭 부산물이 파티클이 분산되지 않고 효과적으로 제거될 수 있는 반도체 장치의 제조 방법에 관한 것이다.
최근, Ir, Pt, 또는 IrO2와 같은 귀금속 또는 그 산화물이 전극 재료로 사용되는 캐패시터 및 스트론튬 티타늄 산화물 층(STO 층) 또는 바륨 스트론튬 티타늄 산화물 층(BTS 층)과 같은 강유전성 절연층을 사용하여 캐패시터를 제공하는 다이나믹 랜덤 액세스 메모리(DRAM), 또는 전술된 귀금속과 질코늄 납 티타늄 산화물 층(PZT 층) 또는 스트론튬 비트무스 탄탈륨 산화물 층(Y1 층)과 같은 강유전성 절연층을 사용하는 FRAM과 같은 마이크로 디바이스가 활발하게 개발되고 있다.
도 1a, 1b는 마이크로 디바이스에서 사용되는 귀금속의 미세 공정을 나타낸다.
도 1a에 나타낸 바와 같이, 포토 레지스트(1)는 Pt 또는 Ir로 형성된 귀금속 층(2) 상에 형성되고, 에칭 부산물로서 형성된 퇴적막(3)은 포토 레지스트 마스크(1)와 귀금속 층(2)의 양측에 퇴적된다. 에칭 부산물(3)은 Pt 층으로부터 스퍼터되고 Pt 층 상에 재퇴적되는 Pt 이온이 Pt 및 Cl이 혼합된 화합물로 형성된 부산물로 변화되는 과정에서 형성된다.
이어서, 귀금속 층(2)을 패터닝하는 에칭 공정이 설명된다. 소정 패턴의 포토 마스크(1)가 귀금속 층(2)의 표면 상에 형성된 후, 귀금속 층이 Cl2와 Ar의 혼합 가스와 같은 할로겐 가스에 의해 드라이 에칭된다.
전술된 에칭 공정이 끝난 후, 불필요해진 포토 레지스트 마스크(1)가 애싱 및 스트립된다. 레지스트(1)가 제거된 상태는 도 1b에 나타내어진다.
귀금속의 할로겐화물의 포화 증기압이 낮기 때문에, 도 1a에서 나타낸 드라이 에칭이 끝난 후에 귀금속 및 그 할로겐화물로 형성된 퇴적막이 포토 레지스트 마스크(1)의 측벽에 에칭 부산물(3)로서 부착된다. 레지스트 마스크가 산소 플라즈마에 의해 애싱 및 스트립될 때에도, 에칭 부산물(3)은 제거하기 어렵고, 울타리와 같은 잔류물로 남는다. 에칭 부산물(3)은 이전에는 스크럽 클린징과 같은 물리적 방법으로 제거해야 했고, 반도체 기판의 표면이 직접 스크럽되었다.
또한, 일본 특개평 제7-130702호에는 다음 방법이 제안되었다. 즉, Cl2및 Ar 혼합 가스를 사용함으로써 스퍼터 에칭한 후에, PtCl4로 형성되고 포토 레지스트의 측벽에 부착된 퇴적 재료 또는 에칭 부산물이 에틸 알코올(C2H5OH), 에틸 에테르(C2H5OC2H5) 또는 아세톤(CH3COCH3)에 의해 동시에 제거된다.
그러나, 전술된 종래 방법에 따라 퇴적막(에칭 부산물)이 스크럽 클린징에 의해 제거될 때, 분산되는 파티클이 반도체 장치의 수율에 크게 영향을 미치고, 퇴적막을 완전하게 제거하기가 어렵다.
또한, 일본 특개평 제7-130702호에 PtCl4가 에틸 알코올 또는 아세톤에 용해된다고 설명되었지만, 이들 화합물은 금속염 복합체를 형성하지 않기 때문에, 이러한 방법으로 분산물을 제거하기가 어렵다.
따라서, 본 발명의 목적은 전극의 측면에 퇴적된 에칭 부산물이 파티클을 분산시키지 않고 효과적으로 제거될 수 있고 반도체 장치의 수율 및 생산성이 향상될 수 있는 반도체 장치를 제조하는 방법을 제공하는 것이다.
본 발명의 특징에 따라, 반도체 장치를 제조하는 방법은, Pt, Ir, 및 IrO2로부터 선택된 한 종류의 재료로 선택된 전극의 표면 상에 소정의 패턴을 갖는 포토 마스크를 형성하는 단계, 포토 레지스트 마스크의 패턴에 따라 에칭 가스를 사용하여 전극을 드라이 에칭하는 단계, 애싱에 의해 포토 레지스트를 제거하는 단계, 및 드라이 에칭에 의해 패턴된 전극의 양측면에 퇴적된 에칭 부산물을 용해시켜 제거하는 단계를 포함한다.
이 방법에 따라, Pt 또는 Ir으로 형성된 전극이 에칭될 때 전극의 측면에 퇴적된 에칭 부산물을 포토 레지스트 마스크가 애싱에 의해 제거된 후에 용해시켜 쉽게 제거된다. 그 결과, 에칭 부산물이 확실히 제거되고 파티클이 분산되지 않기 때문에, 반도체 장치의 수율이 높아지고, 생산성이 향상될 수 있다.
도 1a, 1b는 반도체 장치를 제조하는 종래의 방법을 나타내는 도면. 도 1a는 에칭 부산물이 귀금속으로 형성된 전극의 측면에 퇴적된 상태를 나타내는 도면이고, 도 1b는 포토 레지스트 마스크가 애싱되고 스트립된 후 에칭 부산물이 기판에 울타리와 같이 잔류물로서 남아있는 상태를 나타내는 단면도.
도 2a 내지 2d는 본 발명에 따른 반도체 장치를 제조하기 위한 방법의 단계들을 나타내는 도면.
도 3은 본 발명에 따른 반도체 장치를 제조하기 위한 방법에 사용된 에칭 장치를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
21 : Si 기판
22 : SiO2
23 : Ti 층
24 : Pt 층
25 : 포토 레지스트 마스크
26 : 에칭 부산물
이후에, 본 발명의 바람직한 실시예가 첨부된 도면을 참조하여 설명된다.
제1 바람직한 실시예
도 2a 내지 2d는 본 발명의 제1 바람직한 실시예에 따라 반도체 장치를 제조하는 방법을 나타낸다.
Pt가 Cl2가스에 의해 에치된 후에, Pt 전극과 포토 레지스트의 측벽 상에 퇴적된 에칭 부산물(퇴적막)의 주 성분은 PtCl2와 금속 백금(Pt)이다. 에칭 공정이 수행된 후에, 포토 레지스트 마스크는 산소 플라즈마에 의해 애싱 및 스트립되지만, 에칭 부산물의 포화 증기압은 낮기 때문에 에칭 부산물은 제거하기 어렵고 기판 상에 울타리와 같이 잔류물로 남는다. Ir 또는 IrO2가 에치된 경우에, IrCl4로 형성된 에칭 부산물이 전극과 포토 레지스트의 측벽 상에 퇴적되고, 포토 레지스트가 전술된 경우와 유사하게 애싱된 후에 제거될 수 없다. 따라서, 현안 과제는 IrCl4로 형성된 에칭 부산물이 습식 공정에 의해 제거되는 방법을 적용함으로써 본 발명에서 해결된다.
본 발명의 개관은 포토 레지스트가 애싱된 후에 기판 상에 남아서 주로 PtCl2로 형성되는 에칭 부산물을 헥사 플로로 아세틸 아세톤(이하에, hfac) 또는 아세토 아세틸 아세톤(이하에, acac) 중 하나와 암모니아(NH3)와 물로 구성된 혼합 용액에 담구어 쉽게 용해시켜 제거한다. 암모니아는 액티베이터로서 작용하고, 에칭 부산물의 용해를 촉진한다.
도 3은 본 발명에 따른 반도체 장치를 제조하는 방법에 사용되는 드라이 에칭 장치를 나타낸다.
플라즈마가 생성되는 진공 용기(10)는 원통형의 금속 용기(11) 및 상면에 나선형 RF 안테나가 제공되는 석영판(12)으로 구성된다. 바이어스 전극(14)은 석영판(12)에 반대인 진공 용기(10)의 하부에 위치하고, 반도체 기판(15)은 바이어스 전극(14) 상에 설치된다.
금속 용기(11)의 직경은 이를테면 357 mm이고, 높이는 이를테면 125 mm이고, 두께는 이를테면 20 mm이다. 진공 용기(10)에서 가스압은 에칭 시간에 10 mTorr 이하로 유지된다. 에칭에 사용되는 플라즈마는 유도 결합 방전에 의해 생성된다. 유도 결합 방전은 13.56 MHz의 고주파 전력이 공급되는 RF 안테나(13)에 의해 생성된 유도 전계에 의해 일어난다. 유사하게, 13.56 MHz의 고주파 전력이 바이어스 전극에 공급된다. 바이어스 전극은 반도체 기판에 입사하는 플라즈마에서 이온의 에너지를 제어하는 역할을 한다.
이하에, 본 발명에 따라 반도체 장치를 제조하는 방법이 도 2a 내지 2d를 참조하여 설명된다.
우선, Si 기판(21)의 표면은 가열로 산화되어, 두께 200 nm의 SiO2층(22)이 Si 기판(21)의 표면 상에 형성된다. 또한, 두께 20 nm의 Ti 층(23), 및 두께 200 nm의 Pt 층(24)이 SiO2층(22) 상에 스퍼터링에 의해 연속적으로 형성된다. 이후, 에칭 마스크로 형성되는 포토 레지스트가 Pt 층(24)에 도포된 후에, 포토 리소그래피 장치에 의해 포토 레지스트가 노광되고 현상되어 도 2a에 나타낸 바와 같이 포토 레지스트 마스크(25)가 형성된다.
다음에, Pt 층(24)과 Ti 층(23)으로 구성된 귀금속 층이 연속적으로 드라이 에치된다. 전술된 에칭 공정은 다음 조건에 따라 수행된다. Cl2와 Ar의 혼합물이 에칭 가스로 사용된다. Cl2유속량은 5 SCCM이고, Ar의 유속량은 145 SCCM이다. 에칭 가스의 압력은 5 mTORR로 유지되고, 플라즈마 소스의 고주파 전력은 1300W이고, 바이어스 전극(14)에 공급되는 고주파 전력은 350 W이다. Si 기판(21)의 온도는 20 ℃로 유지된다. 전술된 조건에 따라, Pt 층(24)의 에치 속도는 250 nm/min로 얻어질 수 있다. 도 2b에 나타낸 바와 같이, Pt와 PtCl2로 형성된 에칭 부산물은 포토 레지스트 마스크(25)의 양측에 울타리와 같은 잔류물로 퇴적된다.
다음에, 불필요해진 포토 레지스트 마스크(25)를 제거하기 위하여, Si 기판(21)이 진공 이송 챔버(나타내지 않음)를 거쳐 포토 레지스트 마스크(25)가 애싱되는 반응 챔버(나타내지 않음)로 이동된다. 반응 챔버에서, 포토 레지스트 마스크(25)가 산소 플라즈마에 의해 애싱 및 스트립된다. 애싱 공정에서, Cl2의 유속량은 2000 SCCM이고, 압력은 3 TORR이고, Si 기판(21)의 온도는 200 ℃이다. 그 결과, 포토 레지스트 마스크(25)는 3 nm/min의 애싱 속도로 애싱되지만, 에칭 부산물(26)은 제거되지 않고, 도 2c에 나타낸 바와 같이 SiO2층(22) 상에 남는다.
다음에, 에칭 부산물(26)이 남는 Si 기판(21)을 hfac, 암모니아 및 용매로 작용하는 DI 워터로 구성된 혼합 용액에 담근다. 전술된 공정에서, 혼합 용액의온도는 실온에서 80 ℃의 범위이다. 그 결과, 에칭 부산물(26)이 hfac와 반응하여 Pt(hfac)2로 변화되어 용해된다. 이러한 방식으로, 에칭 부산물(26)은 도 2d에 나타낸 바와 같이 완전히 제거된다.
여기서, 에칭 부산물(26)이 습식 공정에 의해 제거되는 현상의 원리가 설명된다.
PtCl2, 또는 IrCl4을 hfac 또는 acac 중 하나와 DI 워터 및 암모니아로 구성된 혼합 용액에 담굴 때, 다음의 화학식으로 나타내는 화학 반응이 일어난다.
PtCl2를 hfac, DI 워터 및 암모니아(NH3)로 구성된 혼합 용액에 담굴 때, 다음 화학식에 따라 PtCl2가 용해된다.
PtCl2+ 2H(hfac) + 2NH3= Pt(hfac)2+ 2NH4Cl
또한, IrCl4를 hfac, DI 워터 및 암모니아로 구성된 혼합 용액에 담굴 때, 다음 화학식에 따라 IrCl4가 용해된다.
IrCl4+ 3H(hfac) + 3NH3= Ir(hfac)3+ 3NH4Cl + (1/2)Cl2
상기 설명에서 hfac에 대하여 설명되었으나, hfac 대신에 acac를 사용한 경우에 유사한 반응이 일어난다.
상기에 언급된 바와 같이, PtCl2또는 IrCl4로 형성되고 포토 레지스트가 애싱된 후에 기판 상에 울타리와 같이 잔류물로 남아있는 에칭 부산물(26)을 hfac 또는 acac 중 하나와 NH3로 구성된 혼합 용액에 담구어 쉽게 용해시킬 수 있다. 본 발명은 Pt 층이 Br2및 F2와 같은 다른 할로겐 가스에 의해 드라이 에치되는 경우에 적용될 수 있다. Ir 또는 IrO2로 형성된 에칭 부산물도 동일한 방법으로 제거될 수 있다.
Cl2를 사용한 드라이 에칭 공정이 상기 설명에서 예시되었지만, 본 발명은 Br2, HCl, SF6또는 F2를 사용하는 드라이 에칭 공정에도 적용될 수 있다.
제2 바람직한 실시예
다음에, 본 발명의 제2 바람직한 실시예가 설명된다. 제2 바람직한 실시예에서, Pt 층이 에치된 후에 불필요해진 포토 레지스트가 애싱되는 공정은 제1 바람직한 실시예에서와 동일하기 때문에, 중복되는 설명은 생략된다.
본 실시예에서, Pt 및 PtCl2로 형성된 에칭 부산물(26)을 제거하기 위하여, 에칭 부산물(26)을 acac, 암모니아 및 용매로 작용하는 DI 워터로 구성된 혼합 용액에 담근다. 전술된 공정에서, 혼합 용액의 온도는 실온에서 80 ℃의 범위이다. 그 결과, 에칭 부산물(26)은 acac와 반응하고, 높은 포화 증기압을 갖는 Pt(acac)2로 변화되어 용해되므로, 기판 상에 울타리와 같이 잔류물로 남은 에칭 부산물(26)이 완전히 제거된다.
제3 바람직한 실시예
다음에, 제3 바람직한 실시예가 설명된다. 본 실시예에서, HBr 가스가 Cl2가스 대신에 드라이 에칭 가스로서 사용된다. HBr 유속량은 45 SCCM이고, Ar 가스의 유속량은 155 SCCM이다. 에칭 가스의 압력은 5 mTORR이고, 플라즈마 소스의 고주파 전력은 1100 W이고, 바이어스 전극에 인가되는 고주파 전력은 350 W이다. Si 기판(21)의 온도는 20 ℃로 유지된다. 전술된 조건에서, Pt 층(24)의 에칭 속도는 320 nm/min이다.
다음에, 불필요해진 포토 레지스트 마스크를 제거하기 위하여, 포토 레지스트 마스크는 전술된 실시예와 동일한 공정 및 동일한 조건에 의해 애싱되고, 에칭 부산물(26)은 기판(21) 상에 울타리와 같이 잔류물로 남는다. 다음에, 에칭 부산물(26)이 퇴적되는 Si 기판(21)을 hfac, NH3, 및 용매로 작용하는 DI 워터로 구성된 혼합 용액에 담근다. 이 경우, 혼합 용액의 온도는 실온에서 80 ℃의 범위이다. 그 결과, 에칭 부산물(26)이 hfac와 반응하고 Pt(hfac)2로 변화되어 용해되므로, 에칭 부산물(26)이 완전히 제거된다.
제4 바람직한 실시예
다음에, 본 발명의 제4 바람직한 실시예가 설명된다. Pt 층이 드라이 에치된 후 불필요해진 포토 레지스트가 제4 바람직한 실시예에서 애싱되는 공정은 전술된 실시예와 동일하기 때문에, 중복되는 설명은 생략된다. Pt 및 PtBr2로 형성되고 기판 상에 울타리와 같은 잔류물로 남는 에칭 부산물(26)을 제거하기 위하여, 에칭 부산물(26)이 남는 Si 기판(21)을 acac, 암모니아 및 용매로 작용하는 DI 워터의 혼합 용액에 담근다. 이 경우, 혼합 용액의 온도는 실온에서 80 ℃의 범위이다.그 결과, 에칭 부산물(26)은 acac와 반응하여 높은 포화 증기압을 갖는 Pt(acac)2로 변화되어 용해되므로, 에칭 부산물(26)이 완전히 제거된다.
Pt 층(24)이 할로겐 가스에 의해 드라이 에치된 후에 Pt와 Pt의 할로겐화물로 형성된 에칭 부산물을 제거하는 방법이 상기 설명에서 설명되었으나, 에칭 부산물은 Ir 또는 IrO2가 드라이 에칭되는 경우에도 전술된 방법으로 제거될 수 있다.
전술된 바와 같이, 본 발명에 따라 반도체 장치를 제조하는 방법에 따라, 전극의 측벽에 퇴적된 에칭 부산물이 귀금속 층이 드라이 에치되는 경우에도 용해될 수 있기 때문에, 에칭 부산물은 전극의 측벽으로부터 파티클이 분산되지 않고 효과적으로 제거될 수 있다. 그 결과, 반도체 장치의 수율이 향상되고, 제조된 상품의 생산성이 높아질 수 있다.

Claims (5)

  1. 반도체 장치를 제조하는 방법에 있어서,
    Pt, Ir, 및 IrO2로부터 선택된 한 종류의 재료로 형성된 전극의 표면 상에 소정의 패턴을 갖는 포토 레지스트 마스크를 형성하는 단계,
    상기 포토 레지스트 마스크의 패턴에 따라 에칭 가스를 사용하여 상기 전극을 드라이 에칭하는 단계,
    애싱에 의해 상기 포토 레지스트 마스크를 제거하는 단계, 및
    상기 드라이 에칭에 의해 패턴된 상기 전극의 양 측면상에 퇴적된 에칭 부산물을 용해시켜 제거하는 단계
    를 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 전극을 드라이 에칭하는 상기 단계는 Cl2, HCl, Br2, SF6, 및 F2로부터 선택된 하나 이상의 가스를 Ar에 혼합하여 상기 에칭 가스를 제공하는 단계를 포함하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 에칭 부산물을 용해시켜 제거하는 상기 단계는,
    아세토 아세틸 아세톤 또는 헥사플로로 아세틸 아세톤 중의 하나와 용매로서 작용하는 DI 워터로 구성된 혼합 용액을 제공하는 단계, 및
    상기 혼합 용액에 상기 에칭 부산물을 담그는 단계
    를 포함하는 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 상기 혼합 용액은 암모니아를 포함하는 반도체 장치의 제조 방법.
  5. 제3항에 있어서, 상기 혼합 용액의 온도는 실온에서 80 ℃의 범위인 반도체 장치의 제조 방법.
KR1020010031326A 2000-06-07 2001-06-05 반도체 장치의 제조 방법 KR20010112086A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000169953A JP2001351898A (ja) 2000-06-07 2000-06-07 半導体装置の製造方法
JP2000-169953 2000-06-07

Publications (1)

Publication Number Publication Date
KR20010112086A true KR20010112086A (ko) 2001-12-20

Family

ID=18672733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010031326A KR20010112086A (ko) 2000-06-07 2001-06-05 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20010055884A1 (ko)
EP (1) EP1164633A2 (ko)
JP (1) JP2001351898A (ko)
KR (1) KR20010112086A (ko)
TW (1) TW582072B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491386B1 (ko) * 2001-09-26 2005-05-24 샤프 가부시키가이샤 산화 금속 박막 세정 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4196371B2 (ja) * 2002-08-20 2008-12-17 キヤノンアネルバ株式会社 ハロゲンガスの製造方法、ハロゲンガスの製造装置及びハロゲンガスの回収・循環システム
JP6199250B2 (ja) * 2014-07-25 2017-09-20 東京エレクトロン株式会社 被処理体を処理する方法
CN113054068B (zh) * 2019-12-27 2022-04-05 山东浪潮华光光电子股份有限公司 一种砷化镓基发光二极管粗化后取管芯的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221070A (ja) * 1994-01-28 1995-08-18 Sony Corp ドライエッチング方法
JPH0845905A (ja) * 1994-07-27 1996-02-16 Sharp Corp Pt膜のエッチング方法
JPH08296067A (ja) * 1995-04-28 1996-11-12 Rohm Co Ltd エッチング方法
JP2000138202A (ja) * 1998-10-30 2000-05-16 Nec Corp 半導体装置の製造方法及び製造装置
JP2000232096A (ja) * 1999-02-12 2000-08-22 Yamaha Corp 配線形成法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221070A (ja) * 1994-01-28 1995-08-18 Sony Corp ドライエッチング方法
JPH0845905A (ja) * 1994-07-27 1996-02-16 Sharp Corp Pt膜のエッチング方法
JPH08296067A (ja) * 1995-04-28 1996-11-12 Rohm Co Ltd エッチング方法
JP2000138202A (ja) * 1998-10-30 2000-05-16 Nec Corp 半導体装置の製造方法及び製造装置
JP2000232096A (ja) * 1999-02-12 2000-08-22 Yamaha Corp 配線形成法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491386B1 (ko) * 2001-09-26 2005-05-24 샤프 가부시키가이샤 산화 금속 박막 세정 방법

Also Published As

Publication number Publication date
EP1164633A2 (en) 2001-12-19
JP2001351898A (ja) 2001-12-21
US20010055884A1 (en) 2001-12-27
TW582072B (en) 2004-04-01

Similar Documents

Publication Publication Date Title
US8618000B2 (en) Selective wet etching of hafnium aluminum oxide films
US6254792B1 (en) Isotropic dry cleaning process for noble metal integrated circuit structures
JP2956485B2 (ja) 半導体装置の製造方法
KR20010082607A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR100269323B1 (ko) 반도체장치의백금막식각방법
KR20040102337A (ko) 기판으로부터 잔류물을 제거하는 방법
JP2006108268A (ja) 強誘電体キャパシタ構造およびその作製方法
US20090029555A1 (en) Multi-Step selective etching for cross-point memory
JPWO2006080276A1 (ja) キャパシタンス素子製造方法、エッチング方法
KR20010112086A (ko) 반도체 장치의 제조 방법
WO2003012851A2 (en) Method of etching ferroelectric layers
JP4054887B2 (ja) ケイ化ルテニウムのウェットエッチング方法及びエッチング液
KR100338808B1 (ko) 이리듐(Ir) 전극의 건식 식각방법
JPH03241829A (ja) 半導体装置の製造方法
KR100461743B1 (ko) 이리듐-탄탈-산소 전극의 플라즈마 에칭 및 에칭후세정하는 방법
JP2000138202A (ja) 半導体装置の製造方法及び製造装置
TWI278035B (en) Method for fabricating semiconductor device
JP3570903B2 (ja) 半導体装置の製造方法
JP3081200B2 (ja) 電子デバイスの製造方法
JP2008124391A (ja) 半導体装置の製造方法
KR20000003511A (ko) 질화티타늄막을 이용한 반도체 소자의 캐패시터 형성 방법
JP2003174095A (ja) 容量素子の製造方法
KR100448855B1 (ko) 반도체소자의 제조방법
KR19990011898A (ko) 플라즈마 식각장치를 이용한 전극물질 식각방법
KR20000042293A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application