KR20040102337A - 기판으로부터 잔류물을 제거하는 방법 - Google Patents

기판으로부터 잔류물을 제거하는 방법 Download PDF

Info

Publication number
KR20040102337A
KR20040102337A KR1020040037496A KR20040037496A KR20040102337A KR 20040102337 A KR20040102337 A KR 20040102337A KR 1020040037496 A KR1020040037496 A KR 1020040037496A KR 20040037496 A KR20040037496 A KR 20040037496A KR 20040102337 A KR20040102337 A KR 20040102337A
Authority
KR
South Korea
Prior art keywords
substrate
hydrogen
residue
aqueous solution
metal
Prior art date
Application number
KR1020040037496A
Other languages
English (en)
Inventor
잉 루이
천 얀
구오웬 딩
수잔느 아리아스
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20040102337A publication Critical patent/KR20040102337A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47GHOUSEHOLD OR TABLE EQUIPMENT
    • A47G21/00Table-ware
    • A47G21/14Knife racks or stands; Holders for table utensils attachable to plates
    • AHUMAN NECESSITIES
    • A45HAND OR TRAVELLING ARTICLES
    • A45CPURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C11/00Receptacles for purposes not provided for in groups A45C1/00-A45C9/00
    • A45C11/20Lunch or picnic boxes or the like
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04Cleaning involving contact with liquid
    • B08B3/08Cleaning involving contact with liquid the liquid having chemical or dissolving effect
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47GHOUSEHOLD OR TABLE EQUIPMENT
    • A47G2400/00Details not otherwise provided for in A47G19/00-A47G23/16
    • A47G2400/02Hygiene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

기판으로부터 잔류물을 제거하는 방법이 개시된다. 이 잔류물은 기판을 수소계 플라즈마에 노출시킴으로써 제거된다. 기판이 수소계 플라즈마에 노출된 후에, 이 기판은 불화 수소를 포함하는 수용액에 선택적으로 침지할 수 있다.

Description

기판으로부터 잔류물을 제거하는 방법{METHOD FOR REMOVAL OF RESIDUE FROM A SUBSTRATE}
본 발명은 반도체 기판 상에 소자를 제조하는 방법에 관한 것이다. 보다 상세하게는, 본 발명은 반도체 기판으로부터 잔류물을 제거하는 방법에 관한 것이다.
일반적으로, 초소형 전자 소자는, 소자 내에서 전기적인 신호의 전달을 촉진하기 위해 다양한 금속층이 상호 연결되는 집적회로로서 반도체 기판 상에 제조된다. 초소형 전자 소자의 제조를 위해 사용된 하나의 전형적인 공정으로 플라즈마 에칭 공정이 있다. 플라즈마 에칭 공정 동안에, 금속(가령, 탄탈륨(Ta), 티타늄(Ti) 등)이나 금속계 화합물(가령, 질화 탄탈륨(TaN), 질화 티타늄(TiN) 등)을 포함하는 하나 이상의 층이 제거되어, 부분적으로 또는 전체적으로 집적회로의 형상적 특징(가령, 상호 연결 라인 또는 콘택 바이어)을 형성한다.
일반적으로, 플라즈마 에칭 공정은, 에칭층이나 에칭 마스크를 포함하는 금속과 반응할 때에 부산물로서 비휘발성물질을 생성할 수 있는 기체 화학반응을 이용한다. 그같은 부산물은 잔류물로서 기판 상에 집적된다. 본 기술분야에 있어서, 그같은 잔류물은 통상적으로 "포스트 에칭 잔류물"이라 부른다. 포스트 에칭 잔류물은 기판의 공정을 방해하는데, 예를 들면, 잔류물이 잔존층을 오염시키거나 후속층에서의 증착에 어려움을 초래할 수도 있다. 금속 함유 잔류물은 또 집적회로의 동작을 두절시키거나 저하시키는 단락을 초래할 수도 있다.
잔류물을 제거하는 통상적인 방법은 주로, 산소계 화학약품을 사용하는 중간 플라즈마 박리공정에 의한 기판의 다중 습식처리를 포함한다. 중간 플라즈마 박리공정(즉, 에칭 및 박리공정)을 따라 다중 습식처리는 초소형 전자 소자의 제조 공안에 생산성을 감소시킨다. 또한, 산소계 플라즈마 박리공정은 기판 상의 금속 산화물을 제거하기 위해 단단하게 형성할 수 있다.
따라서, 본 기술분야에서는 초소형 전자 소자의 제조 동안에 기판으로부터 잔류물을 제거하기 위한 개량된 방법을 필요로 한다.
본 발명의 목적은 기판으로부터 잔류물을 제거하는 방법을 제공하는데 있다.
도 1은 본 발명의 실시예에 따라 잔류물을 제거하는 방법을 나타내는 흐름도이다.
도 2A-2D는 도 1의 방법에 따라 잔류물이 제거된 필름 스택을 갖는 기판을 연속으로 보인 개략 단면도이다.
도 3은 본 발명에 따른 방법의 실행부에서 사용된 예시적인 플라즈마 처리장치를 보인 개략도이다.
도 4는 도 3의 장치를 사용하여 실행할 때에 본 발명에 따른 방법의 일실시예의 처리 파라미터를 요약한 표이다.
♣도면의 주요부분에 대한 부호의 설명♣
100:시퀀스 200:웨이퍼
202:필름 스택 204:에칭 마스크
206:절연층 208:금속 함유층
210:격벽층 300:반응기
302:처리챔버 306:리모트 플라즈마 소오스
308:컨트롤러 400:표
본 발명은 기판으로부터 잔류물을 제거하는 방법에 관한 것이다. 이 잔류물은 기판을 수소계 플라즈마에 노출시킴으로써 제거된다. 기판이 수소계 플라즈마에 노출된 후에, 기판은 불화 수소를 포함하는 수용액에 선택적으로 침지할 수 있다. 하나의 적용에 있어서, 잔류물은 적어도 하나의 금속(가령, 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 하프늄(Hf) 등)을 포함한다.
이하 첨부한 도면과 함께 하기의 상세한 설명을 참고로 본 발명의 개시가 더욱 명확히 제시된다.
이해를 돕기 위해서, 도면에서 공통인 동일 요소를 나타내기 위해 가능하면동일한 참조부호가 사용되었다.
그러나, 첨부한 도면은 단지 본 발명의 예시적인 실시예에 불과하며 따라서 본 발명의 범위는 이것으로 제한되는 것이 아니며, 본 발명은 다른 동등의 유효한 실시예를 가능케 한다는 것을 이해해야 한다.
본 발명은 초소형 전자 소자의 제조 동안에 기판(가령, 실리콘(Si) 웨이퍼, 비소화 갈륨(GaAs) 웨이퍼 등)으로부터 잔류물을 제거하는 방법에 관한 것이다. 하나의 적용에 있어서, 본 발명의 방법은 적어도 하나의 금속(가령, 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 하프늄(Hf) 등) 뿐만 아니라 그들의 화합물을 포함하는 포스트 에칭 잔류물을 제거하는데 이용된다.
도 1은 시퀀스(100)로서 본 발명의 잔류물 제거방법의 일실시예를 나타내는 흐름도이다. 시퀀스(100)는 적어도 하나의 금속층을 갖는 필름 스택 상에서 실행되는 공정을 포함한다.
도 2A-2D는 시퀀스(100)를 이용하여 잔류물이 제거되는 필름 스택을 갖는 기판을 나타내는 일련의 개략 단면도이다. 도 2A-2D의 단면도들은 필름 스택 상에서 실행되는 개별 처리단계와 관련된다. 도 2A-2D 내의 그림들은 일정한 비율로 도시되어 있지 않으며 예시적인 목적을 위해서 단순화되어 있다.
본 시퀀스(100)는 단계 101에서 시작하며 필름 스택(202) 및 에칭 마스크(204)가 웨이퍼(200), 가령, 실리콘 웨이퍼 상에 형성될 때 단계 102로 진행한다(도 2A). 일실시예에 있어서, 필름 스택(202)은 격벽층(210), 금속 함유층(208), 및 절연층(206)을 포함한다.
격벽층(210) 및 절연층(206)은 일반적으로, 가령, 질화 규소(Si3N4), 산화 규소(SiO2), 이산화 하프늄(HfO2) 등의 유전체 물질로 약 300 내지 600Å의 두께로 형성된다. 금속 함유층(208)은 질화 탄탈륨(TaN), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W)등 또는 그들의 화합물로 약 600 내지 1000Å의 두께로 형성된다.
필름 스택(202)층은 가령, 원자층 증착(ALD), 화학적 증착(CVD), 플라즈마 증강 CVD(PECVD), 물리적 증착(PVD) 등과 같은 통상의 어떠한 박막 증착기술을 이용하여 형성할 수 있다. 초소형 전자 소자의 제조는 캘리포니아주 산타클라라 소재의 Applied Materials, Inc 사로부터 구득 가능한 CENTURA(등록상표), ENDURA(등록상표), 및 다른 반도체 웨이퍼 처리 시스템의 각각의 처리 반응기를 이용하여 실행할 수 있다.
에칭 마스크(204)는 절연층(206) 상에 형성된다(도 2A). 에칭 마스크(204)는 스택(202)의 인접영역(222)을 노출하는 동안 스택(202)의 영역(220)을 보호한다. 일반적으로, 에칭 마스크(204)는 통상의 리소그래픽 패터닝 공정을 이용하여 제조되는 포토레지스트 마스크이다. 그같은 공정 동안에, 포토레지스트 층은 패턴화된 마스크를 통해서 노출되어 현상되고, 포토레지스트의 비현상부는 제거된다. 포토레지스트 마스크(204)는 대체로 약 2000 내지 6000Å의 두께를 갖는다.
또한, 에칭 마스크(203)는 이산화 규소(SiO2), (캘리포니아주 산타클라라 소재의 Applied Materials, Inc 사로부터 구득 가능한) 개량 패터닝 필름(Advanced Patterning Film; APF)(등록상표) 및 이산화 하프늄(HfO2)으로 형성된 하드 마스크일 수 있다.
에칭 마스크(204)는 또한, 포토레지스트의 노출 동안에 광의 반사를 제어하는 광 반사 방지층(205)(점선으로 도시)을 추가로 포함할 수 있다. 형상적 특징의 사이즈가 감소됨에 따라서, 에칭 마스크 패턴 이송공정에서의 부정확은, 광반사와 같은 리소그래픽 공정에 대한 고유의 광제한으로부터 일어날 수 있다. 반사 방지층(205)은 가령, 산-질화 규소, 폴리아미드 등을 포함할 수 있다.
에칭 마스크(204)를 공급하는 공정은, 가령 여기에 참고로 인용된 것으로, 2002년 9월 16일자로 출원되고 공동 양도된 미국특허 출원번호 제 10/245,130호(대리인 정리번호 7524) 및 2000년 6월 8일자로 출원한 출원번호 09/590,322호(대리인 정리번호 4227)에 개시되어 있다.
단계 104에서, 절연층206 및 금속 함유층208은 플라즈마 에칭되며 비보호 영역(222)에서는 제거된다(도 2B). 절연층(206) 및 금속 함유층(208)은 염소계 가스 혼합물이나 불소계 가스 혼합물중 어느 하나를 이용하여 에칭할 수 있다. 염소계 가스 혼합물은 사불화 탄소(CF4) 등과 같은 소량의 탄소 함유가스에 따라서 염소(Cl2), BCL3및 아르곤(Ar), 헬륨(He), 네온(Ne) 등과 같은 적어도 하나의 불활성 가스를 포함할 수 있다. 또한, 불소계 가스 혼합물은 사불화 탄소(CF4), CHF3또는 SF6및 아르곤(Ar), 헬륨(He), 네온(Ne) 등과 같은 적어도 하나의 불활성 가스를 포함할 수 있다.
일실시예에 있어서, 스텝 104는 에칭 마스크로서 마스크(204), 에칭 정지층으로서 격벽층(210)을 사용한다. 특히, 금속 함유층(208)의 에칭 동안에, 에칭 공정의 끝을 결정하기 위해서 에칭 반응기의 엔드포인트 검출시스템은 소정의 파장에서 플라즈마 방출을 모니터할 수 있다. 통상적으로, 얕은 홈(224)이 격벽층(210)에 형성될 때까지 에칭 공정은 계속된다. 얕은 홈(224)은 대략 150Å을 넘지 않는, 특히 약 50 내지 75Å의 깊이(226)로 형성된다. 그같은 홈(224)은 영역(222)내의 격벽층(210)으로부터 금속 함유층(208)(가령, 질화 탄탈륨(TaN))의 제거를 용이하게 한다.
단계 104는 캘리포니아주 산타클라라 소재의 Applied Materials, Inc 사로부터 상업적으로 구득 가능한 CENTURA(등록상표) 시스템의 Decoupled Plasma Source(DPS) 반응기와 같은 에칭 반응기에서 실행될 수 있다. 이 DPS 반응기는 고밀도 유도 결합 플라즈마를 생성하기 위해서 약 50㎑ 내지 13.56㎒의 무선 주파수(RF) 전력을 사용한다.
단계 104 동안, 절연층(206) 및 그속 함유막(208)으로부터 제거된 물질의 일부는 에칭 가스 혼합물(가령, 염소 함유 또는 불소 함유 가스 등)뿐만 아니라, 비휘발성 성분을 형성하는 에칭 마스크(204)(가령, 중합 성분)의 성분과 결합된다. 그같은 비휘발성 성분은 기판(200)상에 재증축되어 잔류물(216)(가령, 포스트 에칭 잔류물)을 형성한다. 에칭 공정 후에, 포스트 에칭 잔류물(216)은 전형적으로 에칭 마스크(204), 필름 스택(202)의 측벽(212) 및 기판(200)의 다른 곳에서 발견된다.
금속 함유층(가령, 층 208)이 스텝104 동안에 에칭되고, 포스트 에칭 잔류물(216)은 또 에칭 공정 동안에 형성될 수 있는 금속(가령, 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 등) 및/또는 금속 화합물(가령, 염화 금속, 불화 금속, 산화 금속, 질화 금속 등)의 원자를 포함한다. 여기에서 논의하는 실시예에 있어서, 그같은 금속성 화합물은 TaxCly(여기에서, x와 y는 정수), TaxFy(여기에서 x와 y는 정수) 및 TaxOy(여기에서 x와 y는 정수) 등을 포함할 수 있다. 금속 함유 포스트 에칭 잔류물은 일반적으로 다른 형태의 잔류물보다도 기판으로부터 제거하기가 더욱 힘들다. 그같은 잔류물(216) 역시, 기판(200)의 후속 공정에 대한 오염물질로 여겨진다.
단계 106에서, 에칭 마스크(204)(가령, 포토레지스트 마스크) 및 포스트 에칭 잔류물(216)은 필름 스택(202) 및 기판(200)으로부터 제거된다(도 2C). 일실시예에 있어서, 마스크(204) 및 포스트 에칭 잔류물(216)은 수소계 플라즈마를 사용하여 제거된다. 수소계 플라즈마는 수소(H2), 수증기(H2O)를 함유하는 하나 이상의 수소 함유 가스를 포함할 수 있다. 수소계 플라즈마는 약 1.0 내지 10㎓로 여기되는 마이크로파 플라즈마나 약 0.05 내지 1000㎒로 여기되는 무선 주파수 플라즈마와 같은 리모트 플라즈마(가령, 처리챔버의 반응 체적 외부로 여기되는 플라즈마)가 바람직하다.
단계 106은 CENTURA(등록상표) 시스템의 Advanced Strip and Passivation(ASP) 반응기와 같은 반응기에서 실행될 수 있다. (도 3을 참고로 이하에서 상세하게 설명하는)ASP 반응기는 반응성 중성자가 처리 챔버의 밤응 체적으로 공급되도록 마이크로파 플라즈마가 감금되는 하류 플라즈마 반응기이다. 그같은 플라즈마의 감금은 기판 또는 기판 상에 형성된 회로의 플라즈마 관련 손상을 최소화한다. 또한, 단계 106는 캘리포니아주 산타클라라 소재의 Applied Materials, Inc 사로부터 상업적으로 구득 가능한 DPS 반응기나 AXIOM(등록상표) 반응기에서 실행될 수 있다. 이 AXIOM(등록상표) 반응기 역시 리모트 플라즈마 반응기로서, 여기에 참고로 인용되고 2002년 10월 4일자로 출원된 미국특허 출원번호 제10/264,664호(대리인 정리번호 6094)에 개시되어 있다.
CENTURA(등록상표) 시스템을 사용하여, 단계 104를 완성하면, 기판(200)은 진공 하에서 단계 106의 실행을 위해 DPS반응기로부터 ASP, AXIOM(등록상표) 또는 다른 DPS 반응기로 이송될 수 있다. 그같은 경우, 기판은 제조 환경의 비진공 부분에 존재할 수 있는 오염물질로부터 보호된다.
일실시예에 있어서, 에칭 마스크(204) 및 포스트 에칭 잔류물(216)은 약 1000 내지 5000sccm의 유량으로 수소(H2), 약 50sccm 까지 유량으로 수증기(H2O)(즉, H2:H20유량이 H2의 약 100% 내지 20:1의 범위)를 공급하고, 약 2.45㎓에서 약 1000 내지 2000W의 마이크로파 전력을 인가하며, 약 1 내지 4Torr의 처리 챔버압력에서 100 내지 300℃의 온도로 웨이퍼를 유지하여 ASP 반응기에서 제거된다. 스텝 106은 약 40 내지 200초간 지속된다. 하나의 예시적인 공정은 3000sccm의 유량으로 H2, 30sccm의 유량으로 H2O(즉, H2:H2O 유량이 약 100:1)를 공급하고, 1400W의 마이크로파 전력을 인가하며, 2Torr의 챔버압력에서 250℃의 온도로 웨이퍼를 유지한다.
단계 106은 에칭 마스크(204) 및 포스트 에칭 잔류물(216)을 박리 및 휘발시킨다. 그러나, 단계 106 후에, 포스트 에칭 잔류물(216) 및 에칭 마스크(204)의 자국(228)은 필름 스택(202) 및 기판(200) 상에 여전히 남게 된다. 또한, 어떤 적용에 있어서, 스텝 106의 플라즈마 박리공정은 잔류물(230)(도 2C에 가상선으로 도시함)을 생성할 수 있다.
단계 108에서, 잔류물(216, 230)는 필름 스택(202) 및 기판(200)의 어떤 곳으로부터 제거된다. 일실시예에 있어서, 잔류물(216, 230)은 불화 수소(HF)를 포함하는 수용액에 기판(200)을 침지함으로써 제거된다. 일실시예에 있어서, 수용액은 0.5 내지 12 부피%의 불화 수소를 함유한다. 불화 수소 용액은 0.5 내지 15 부피%의 적어도 하나의 질산(HNO3) 및 염화 수소(HCl)를 부가적으로 포함할 수 있다. 기판이 불화 수용액에 침지된 후에, 불화 수소의 어떤 자국들을 제거하기 위해 통상적으로 기판을 이온제거수로 린스한다. 침지 동안에, 불화 수소 용액은 약 10 내지 30℃의 온도로 유지될 수 있다. 습식 침지공정은 일반적으로 약 1 내지 10분간 지속된다. 하나의 특수 공정은 약 20℃의 온도(즉, 실온)에서 약 5분 동안, 약 1부피%의 불화 수소를 포함하는 수용액을 사용한다.
단계 110에서 시퀀스는 종료한다.
기판으로부터 잔류물을 제거하기 위한 본 발명의 방법은 하나의 습식 처리단계(스텝 108)만을 사용하며, 그같은 습식 처리단계는 기판이 제조 환경의 진공부로부터 제거된 후에 실행된다. 결과적으로, 비교의 적용에 있어서, 시퀀스(100)는 통상의 잔류물 제거 기법보다 약 4배 높은 처리량(시간 단위로 처리된 웨이퍼의 수로측정함)을 가져온다.
도 3은 예시적인 Advanced Strip and Passivation(ASP) 반응기(300)의 개략도로, 이 반응기는 본 발명의 실시부분에서 사용될 수 있다. 이 ASP 반응기는 캘리포니아주 산타클라라 소재의 Applied Materials, Inc 사로부터 구득할 수 있다. 이 반응기(300)는 처리챔버(302), 리모트 플라즈마 소오스(306) 및 컨트롤러(308)를 포함한다.
처리챔버(302)는 일반적으로 진공용기이며, 제 1부(310) 및 제 2부(320)를 포함한다. 일실시예에 있어서, 제 1부(310)는 기판 끝단(304), 측벽(316) 및 진공펌프(314)를 포함한다. 제 2부(312)는 덮개(318) 및 가스 분배 플레이트(샤워헤드)(320)를 포함하며, 가스 혼합체적(322) 및 반응체적(324)을 규정한다. 덮개(318) 및 측벽(316)은 일반적으로 금속(가령, 알루미늄(Al), 스테인리스 스틸 등)으로 형성되며 그라운드 기준부(360)에 전기적으로 결합된다.
기판 끝단(304)은 반응 체적(324)내에서 기판(웨이퍼)(326)을 지지한다. 일실시예에 있어서, 기판 끝단(304)은 가스 충진 램프(328)뿐만 아니라, 내장형 저항히터(330) 및 도관(332)과 같은 복사열 소오스를 포함할 수 있다. 도관(332)은 끝단(304)의 웨이퍼 지지 표면 내의 홈(도시 생략)을 통해서 소오스(334)로부터 웨이퍼(326)의 배면으로 가스(가령, 헬륨)를 공급한다. 가스는 기판 끝단(304) 및 웨이퍼(326) 간의 열교환을 촉진한다. 웨이퍼(326)의 온도는 20 내지 400℃로 제어할 수 있다.
진공펌프(314)는 처리챔버(302)의 바닥(316)에 형성된 배기포트(336)에 설치된다. 진공펌프(314)는 처리챔버(102)내를 소망의 가스압력으로 유지할 뿐만 아니라, 포스트 처리 가스를 배출하고, 챔버로부터의 성분을 휘발시킨다. 일실시예에 있어서, 진공펌프(314)는 처리 챔버(302) 내의 가스 압력을 제어하기 위한 트로틀 밸브(338)를 포함한다.
처리 챔버(302) 역시, 공정 검출의 끝단, 초기 진단 시에 웨이퍼(326)를 유지 및 분리하기 위한 통상의 시스템을 포함한다. 그같은 시스템은 서포트 시스템(340)으로서 도 3에 집합적으로 도시된다.
리모트 플라즈마 소오스(306)는 마이크로파 전원(346), 가스 패널(344), 및 리모트 플라즈마 챔버(342)를 포함한다. 마이크로파 전원(346)은 마이크로파 발생기(348), 튜닝 조립체(350), 및 어플리케이터(352)를 포함한다. 마이크로파 발생기(348)는 일반적으로 약 0.8 내지 3.0㎓의 주파수에서 약 200W 내지 3000W를 발생할 수 있다. 어플리케이터(352)는 리모트 플라즈마 챔버(342)에 결합되어 리모트 플라즈마 챔버(342)로 공급된 처리가스(또는 가스 혼합물)을 마이크로파 플라즈마(362)로 여기시킨다.
가스 패널(344)은 처리가스를 리모트 플라즈마 챔버(342)로 전달하기 위해 도관(366)을 사용한다. 가스채널(344)(또는 도관(366))은 챔버(342)로 공급된 각 개별 가스에 대한 가스압력 및 유량을 조절하기 위해서, 질량 유동 컨트롤러 및 차단밸브와 같은 수단(도시 생략)을 포함한다. 마이크로파 플라즈마(362)에 있어서, 처리가스는 이온화 및 분리되어 반응 종들(reactive species)을 형성한다.
반응 종들은 덮개(318)의 흡기포트(368)를 통해서 혼합 체적(322)내로 보내진다. 웨이퍼(326)에 형성된 소자의 플라즈마 손상을 최소화하기 위해서, 처리가스(364)의 이온 종들은 가스가 샤워헤드(320)내의 다수의 개구(370)를 통해 반응 체적(324)에 도달하기 전에, 혼합 체적(322)내에서 실질적으로 중화된다.
상술한 바와 같이, 처리챔버(300)의 제어를 용이하게 하기 위해서, 컨트롤러(308)는 다양한 챔버 및 서브 프로세서를 제어하기 위해 산업 분야에서 사용될 수 있는 범용 컴퓨터 프로세서의 어떤 하나의 형태일 수 있다. CPU(354)의 메모리, 또는 컴퓨터 판독가능한 매체(356)은 랜덤 억세스 메모리(RAM), 판독전용 메모리(ROM), 플로피 디스크, 하드 디스크, 또는 다른 어떤 형태의 디지털 저장매체, 로컬 또는 리모트와 같은 하나 이상의 쉽게 이용할 수 있는 메모리일 수 있다. 지원회로(358)는 통상적인 방법으로 프로세서를 지원하기 위해 CPU(354)에 결합된다. 이들 회로는 캐시, 전원, 클록 회로, 입/출력회로 및 서브 시스템 등을 구비한다. 본 발명의 방법은 일반적으로 소프트웨어 루틴으로서 메모리(356)에 저장된다. 소프트웨어 루틴 역시 CPU(354)에 의해서 제어되는 하드웨어로부터 떨어져 위치하는 제 2CPU(도시 생략)에 의해 저장 및/또는 실행될 수 있다.
도 4는 ASP 반응기를 이용하여 여기에 기술된 플라즈마 박리공정의 처리 파라미터를 요약한 표(400)이다. 칸(402)에 요약된 처리 파라미터는 상술한 본 발명의 일실시예에 대한 것이다. 처리 범위는 칸(404)에 나타나 있다. 플라즈마 박리공정에 대한 예시적인 공정 파라미터는 칸(406)에 나타나 있다. 그러나, 다른 플라즈마 반응기의 사용은 다른 처리 파라미터 값 및 범위를 필요로 할 수 있음을 이해해야 한다.
본 발명은 다른 반도체 시스템에서도 실행이 가능하며, 여기에서 처리 파라미터는 당업자라면, 본 발명의 정신으로부터 벗어남이 없이 여기에 개시된 기술을 이용하여 받아들일 수 있는 특성을 달성하기 위해서 조절할 수 있다.
이상으로 본 발명의 예시적인 실시예를 기술하였으나, 본 발명의 다른 및 추가의 실시예들는 본 발명의 기본적인 범위로부터 벗어남이 없이 달성될 수 있으며, 본 발명의 범위는 다음의 특허청구의 범위에 의해서 정해진다.
이상으로 설명한 본 발명에 의하면, 기판을 수소계 플라즈마에 노출시킴으로써 잔류물이 제거된다. 기판이 수소계 플라즈마에 노출된 후에, 기판은 불화 수소를 포함하는 수용액에 선택적으로 침지할 수 있다.

Claims (23)

  1. 금속 잔류물을 그 위에 갖는 기판을 제공하는 단계; 및
    기판을 수소계 플라즈마에 노출시켜 금속 잔류물을 휘발시키는 단계를 포함하는 기판으로부터 잔류물을 제거하는 방법.
  2. 제 1항에 있어서,
    금속 잔류물은 하나 이상의 금속 함유 잔류물 및 중합 잔류물을 포함하는 방법.
  3. 제 2항에 있어서, 금속 함유 잔류물을 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 및 하프늄(Hf)으로 이루어지는 그룹으로부터 선택된 하나 이상의 금속을 포함하는 방법.
  4. 제 1항에 있어서, 수소계 플라즈마는 수소(H2), 수증기(H2O)의 하나 이상을 포함하는 방법.
  5. 제 1항에 있어서, 수소계 플라즈마는 H2:H2O의 유량비가 20:1 내지 H2의 100%인 범위로 수소(H2)와 수증기(H2O)를 포함하는 방법.
  6. 제 1항에 있어서, 상기 노출단계는:
    H2:H2O의 유량비가 20:1 내지 H2의 100%인 범위로 수소(H2)와 수증기(H2O)를 제공하는 단계;
    약 1 내지 4 Torr의 처리 챔버 압력에서 약 100 내지 300℃의 온도로 기판을 유지하는 단계;
    약 2.45㎓에서 약 1000 내지 2000W의 마이크로파 전력을 인가하여 수소계 플라즈마를 형성하는 단계; 및
    약 40 내지 200초 동안 기판을 수소계 플라즈마에 노출시키는 단계를 포함하는 방법.
  7. 제 1항에 있어서, 기판을 수소계 플라즈마에 노출시킨 후에 불화 수소를 포함하는 수용액에 기판을 침지하는 단계를 추가로 포함하는 방법.
  8. 제 7항에 있어서, 수용액은 0.5 내지 12 부피%의 불화 수소를 포함하는 방법.
  9. 제 8항에 있어서, 수용액은 0.5 내지 15 부피%의 질산(HNO3)을 추가로 포함하는 방법.
  10. 제 8항에 있어서, 수용액은 0.5 내지 15 부피%의 염화수소(HCl)를 추가로 포함하는 방법.
  11. 제 7항에 있어서, 기판은 약 1 내지 10분 동안 수용액에 침지되는 방법.
  12. 제 7항에 있어서, 상기 침지단계는:
    약 10 내지 30℃의 온도로 약 0.5 내지 5분 동안, 0.5 내지 12 부피%의 불화 수소 및 이온제거수를 포함하는 수용액에 기판을 침지하는 단계를 포함하는 방법.
  13. 금속 잔류물을 그 위에 갖는 기판을 제공하는 단계;
    기판을 수소계 플라즈마에 노출시켜 금속 잔류물을 휘발시키는 단계; 및
    기판을 불화 수소를 함유하는 수용액에 침지하는 단계를 포함하는 기판으로부터 금속 잔류물을 제거하는 방법.
  14. 제 13항에 있어서,
    금속 잔류물은 하나 이상의 금속 함유 잔류물 및 중합 잔류물을 포함하는 방법.
  15. 제 14항에 있어서, 금속 함유 잔류물은 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 및 하프늄(Hf)으로 이루어지는 그룹으로부터 선택된 하나 이상의 금속을 포함하는 방법.
  16. 제 13항에 있어서, 수소계 플라즈마는 수소(H2), 수증기(H2O)의 하나 이상을 포함하는 방법.
  17. 제 13항에 있어서, 수소계 플라즈마는 H2:H2O의 유량비가 20:1 내지 H2의 100%인 범위로 수소(H2)와 수증기(H2O)를 포함하는 방법.
  18. 제 13항에 있어서, 수용액은 0.5 내지 12 부피%의 불화 수소를 포함하는 방법.
  19. 제 18항에 있어서, 수용액은 0.5 내지 15 부피%의 질산(HNO3)을 추가로 포함하는 방법.
  20. 제 18항에 있어서, 수용액은 0.5 내지 15 부피%의 염화수소(HCl)를 추가로 포함하는 방법.
  21. 제 13항에 있어서, 기판은 약 1 내지 10분 동안 수용액에 침지되는 방법.
  22. 제 13항에 있어서, 상기 노출단계는:
    H2:H2O의 유량비가 20:1 내지 H2의 100%인 범위로 수소(H2)와 수증기(H2O)를 제공하는 단계;
    약 1 내지 4Torr의 처리 챔버 압력에서 100 내지 300℃의 온도로 기판을 유지하는 단계;
    약 2.45㎓에서 약 1000 내지 2000W의 마이크로파 전력을 인가하여 수소계 플라즈마를 형성하는 단계; 및
    약 40 내지 200초 동안 기판을 수소계 플라즈마에 노출시키는 단계를 포함하는 방법.
  23. 제 13항에 있어서, 상기 침지단계는:
    약 10 내지 30℃의 온도로 약 0.5 내지 5분 동안, 0.5 내지 12 부피%의 불화 수소 및 이온제거수를 포함하는 수용액에 기판을 침지하는 단계를 포함하는 방법.
KR1020040037496A 2003-05-27 2004-05-25 기판으로부터 잔류물을 제거하는 방법 KR20040102337A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/446,332 US20040237997A1 (en) 2003-05-27 2003-05-27 Method for removal of residue from a substrate
US10/446,332 2003-05-27

Publications (1)

Publication Number Publication Date
KR20040102337A true KR20040102337A (ko) 2004-12-04

Family

ID=33451019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037496A KR20040102337A (ko) 2003-05-27 2004-05-25 기판으로부터 잔류물을 제거하는 방법

Country Status (4)

Country Link
US (1) US20040237997A1 (ko)
KR (1) KR20040102337A (ko)
CN (1) CN1574203A (ko)
TW (1) TW200501255A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150106359A (ko) * 2014-03-11 2015-09-21 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
KR20200085935A (ko) * 2017-12-14 2020-07-15 어플라이드 머티어리얼스, 인코포레이티드 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7134941B2 (en) * 2002-07-29 2006-11-14 Nanoclean Technologies, Inc. Methods for residue removal and corrosion prevention in a post-metal etch process
US8101025B2 (en) * 2003-05-27 2012-01-24 Applied Materials, Inc. Method for controlling corrosion of a substrate
JP2005260060A (ja) * 2004-03-12 2005-09-22 Semiconductor Leading Edge Technologies Inc レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置
JP2005268312A (ja) * 2004-03-16 2005-09-29 Semiconductor Leading Edge Technologies Inc レジスト除去方法及びそれを用いて製造した半導体装置
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8435895B2 (en) * 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
US20090120901A1 (en) * 2007-11-09 2009-05-14 Pixeloptics Inc. Patterned electrodes with reduced residue
US20090293907A1 (en) * 2008-05-28 2009-12-03 Nancy Fung Method of substrate polymer removal
CN102652351B (zh) 2009-12-11 2016-10-05 诺发系统有限公司 在高剂量植入剥除前保护硅的增强式钝化工艺
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US10217627B2 (en) * 2013-10-03 2019-02-26 Applied Materials, Inc. Methods of non-destructive post tungsten etch residue removal
CN103646872A (zh) * 2013-11-26 2014-03-19 上海华力微电子有限公司 一种去胶设备
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
US9653507B2 (en) * 2014-06-25 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation shrinkage method for enhanced device performance
JP6902941B2 (ja) * 2017-06-29 2021-07-14 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US11094511B2 (en) 2018-11-13 2021-08-17 Applied Materials, Inc. Processing chamber with substrate edge enhancement processing

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3917710A (en) * 1974-05-23 1975-11-04 Eastman Kodak Co Preparation of phytone via the addition of dimethylketene to 4,8-dimethyl-12-oxotridecanal
US5360995A (en) * 1993-09-14 1994-11-01 Texas Instruments Incorporated Buffered capped interconnect for a semiconductor device
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
JP3328416B2 (ja) * 1994-03-18 2002-09-24 富士通株式会社 半導体装置の製造方法と製造装置
DE19654642C2 (de) * 1996-12-28 2003-01-16 Chemetall Gmbh Verfahren zur Behandlung metallischer Oberflächen mit einer wässerigen Lösung
JPH10321610A (ja) * 1997-03-19 1998-12-04 Fujitsu Ltd 半導体装置の製造方法
JPH10326771A (ja) * 1997-05-23 1998-12-08 Fujitsu Ltd 水素プラズマダウンストリーム処理装置及び水素プラズマダウンストリーム処理方法
US5913336A (en) * 1997-07-17 1999-06-22 Ingram; Thomas L. Gasoline dispensing hose
US6599829B2 (en) * 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
US6276997B1 (en) * 1998-12-23 2001-08-21 Shinhwa Li Use of chemical mechanical polishing and/or poly-vinyl-acetate scrubbing to restore quality of used semiconductor wafers
US6153530A (en) * 1999-03-16 2000-11-28 Applied Materials, Inc. Post-etch treatment of plasma-etched feature surfaces to prevent corrosion
US6440864B1 (en) * 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
CN1218222C (zh) * 2000-07-10 2005-09-07 Ekc技术公司 用于清洁半导体设备上有机残余物和等离子蚀刻残余物的组合物
US6796314B1 (en) * 2001-09-07 2004-09-28 Novellus Systems, Inc. Using hydrogen gas in a post-etch radio frequency-plasma contact cleaning process
US7320942B2 (en) * 2002-05-21 2008-01-22 Applied Materials, Inc. Method for removal of metallic residue after plasma etching of a metal layer
US20040018715A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Method of cleaning a surface of a material layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150106359A (ko) * 2014-03-11 2015-09-21 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
KR20200085935A (ko) * 2017-12-14 2020-07-15 어플라이드 머티어리얼스, 인코포레이티드 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들
CN111566786A (zh) * 2017-12-14 2020-08-21 应用材料公司 蚀刻金属氧化物而蚀刻残留物较少的方法
CN111566786B (zh) * 2017-12-14 2024-03-15 应用材料公司 蚀刻金属氧化物而蚀刻残留物较少的方法

Also Published As

Publication number Publication date
US20040237997A1 (en) 2004-12-02
TW200501255A (en) 2005-01-01
CN1574203A (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
US10354888B2 (en) Method and apparatus for anisotropic tungsten etching
US10727080B2 (en) Tantalum-containing material removal
JP6646978B2 (ja) 高アスペクト比構造におけるコンタクト洗浄
US6759286B2 (en) Method of fabricating a gate structure of a field effect transistor using a hard mask
KR20040102337A (ko) 기판으로부터 잔류물을 제거하는 방법
US7431795B2 (en) Cluster tool and method for process integration in manufacture of a gate structure of a field effect transistor
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
KR101095416B1 (ko) 금속함유 게이트전극을 갖는 전계효과 트랜지스터의게이트 구조체를 제조하는 방법
US6893893B2 (en) Method of preventing short circuits in magnetic film stacks
KR20070089082A (ko) 기판의 부식을 제어하기 위한 방법
JP7314293B2 (ja) リソグラフィ応用のための膜積層体
US20060032833A1 (en) Encapsulation of post-etch halogenic residue
US8101025B2 (en) Method for controlling corrosion of a substrate
US20040072446A1 (en) Method for fabricating an ultra shallow junction of a field effect transistor
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
JP2016157940A (ja) 窒化シリコンのエッチング時における超高選択比を達成するための方法
KR20160075358A (ko) 선택적인 질화물 에칭
CN101131927A (zh) 增强等离子体蚀刻性能的方法
KR20040090931A (ko) 전계효과 트랜지스터의 게이트 구조를 제조하는 방법
JP7456023B2 (ja) リソグラフィ用途のフォトレジスト層上への炭素の選択的堆積
CN115485821A (zh) 用于移除含铝膜的系统和方法
US6921493B2 (en) Method of processing substrates
CN115485819A (zh) 用于选择性金属化合物移除的系统及方法
JPH0590223A (ja) 半導体装置の製造方法及び半導体製造装置
KR100777925B1 (ko) 금속 배선 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid