JP3328416B2 - 半導体装置の製造方法と製造装置 - Google Patents

半導体装置の製造方法と製造装置

Info

Publication number
JP3328416B2
JP3328416B2 JP04954794A JP4954794A JP3328416B2 JP 3328416 B2 JP3328416 B2 JP 3328416B2 JP 04954794 A JP04954794 A JP 04954794A JP 4954794 A JP4954794 A JP 4954794A JP 3328416 B2 JP3328416 B2 JP 3328416B2
Authority
JP
Japan
Prior art keywords
gas
hydrogen
semiconductor device
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04954794A
Other languages
English (en)
Other versions
JPH07263416A (ja
Inventor
純 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP04954794A priority Critical patent/JP3328416B2/ja
Priority to KR1019950005335A priority patent/KR0157139B1/ko
Priority to US08/404,735 priority patent/US5620559A/en
Priority to FR9503114A priority patent/FR2717503B1/fr
Priority to GB9505459A priority patent/GB2287826B/en
Publication of JPH07263416A publication Critical patent/JPH07263416A/ja
Application granted granted Critical
Publication of JP3328416B2 publication Critical patent/JP3328416B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造技術
に関し、特にシリコン基板表面の自然酸化膜を除去する
のに適した半導体装置の製造技術に関する。
【0002】
【従来の技術】多くの半導体、金属の表面は、空気中で
容易に酸化され、自然酸化膜を生じる。Si基板表面に
形成される自然酸化膜は厚さ約2nm程度(エリプソメ
ータ測定)の不完全なシリコン酸化膜と言われている。
【0003】シリコン酸化膜は絶縁体であり、シリコン
基板内の導電領域に電極を接続する場合、表面に残存し
ていると接触抵抗を増大させる。また、Si基板上の自
然酸化膜は、不完全な結晶性を有するシリコン酸化膜で
あり、熱酸化によって形成したシリコン酸化膜と較べる
と膜質が劣る。MOSFETのゲート酸化膜は、MOS
FETのスケールダウンと共に薄くなり厚さ10nm以
下になろうとしている。たとえば、厚さ5nmのゲート
酸化膜を形成する場合、膜質の悪い厚さ2nmの自然酸
化膜が残っているとゲート酸化膜全体の特性を劣化して
しまう。
【0004】Si基板上の自然酸化膜を除去する処理方
法とし、希釈弗酸を用いたウエット処理が知られている
(G. S. Higashi et al, J. Appl. Phys. 56、p65
6、1990)。希釈弗酸中にSi基板を浸漬すると表
面の自然酸化膜は溶解し、Si表面が現れる。また、S
i基板表面のダングリングボンドに水素が結合し、終端
化を行なう。
【0005】しかしながら、希釈弗酸を用いた自然酸化
膜除去は、(111)面のSi基板に対しては安定な表
面を形成するが、(100)面の基板に対しては安定性
が低い。また、希釈弗酸を用いるウエット処理は、直接
ドライプロセスと結合することが困難である。ウエット
処理後のSi基板をドライプロセス装置に搬送する際
に、Si基板表面が再び酸化される危険性がある。
【0006】Si基板上の自然酸化膜を除去する他の処
理方法として、水素プラズマを用いたドライ処理が知ら
れている(A. Kishimoto et al, Jpn. Appl. Phys.,
、p2273、1990)。ドライ処理によってSi
基板上の自然酸化膜を除去できるため、ドライプロセス
との結合性がよいが、プラズマ中にSi基板を曝すた
め、イオンや電子等の高エネルギ粒子の衝突により、S
i基板表面にダメージを与える恐れがある。
【0007】さらに、Si基板表面の自然酸化膜を除去
する他の処理方法として、水素原子(ラジカル)を用い
たドライ処理方法が知られている(T. Takahagi et a
l., J.Appl. Phys., 68、p2187、1990)。
水素原子(水素ラジカル)を用いたドライ処理によれ
ば、シリコン基板表面にダメージを与える恐れが少な
い。しかしながら、この方法による処理速度は遅く、上
記報告によればシリコン基板表面の自然酸化膜除去に時
間オーダーの処理時間が必要である。
【0008】
【発明が解決しようとする課題】以上説明したように、
半導体装置の製造プロセスにおいて、必要に応じ半導体
基板表面の自然酸化膜を効率的に除去することは必ずし
も容易ではない。
【0009】本発明の目的は、半導体基板表面の自然酸
化膜を効率的に除去することができる半導体装置の製造
方法を提供することである。本発明の他の目的は、半導
体基板表面の自然酸化膜を効率的に除去することのでき
る半導体装置の製造装置を提供することである。
【0010】本発明のさらに他の目的は、ドライプロセ
スを用いて、半導体基板表面にダメージを与えることな
く、半導体基板表面の自然酸化膜を容易に除去すること
のできる半導体装置の製造技術を提供することである。
【0011】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、(x)HF蒸気およびH2 Oまたはアルコー
ルの蒸気で基板を処理する工程と、(a)水素含有ガス
の流れに励起エネルギを与え、プラズマ化する工程と、
(b)プラズマ化された水素含有ガスの流れ下流で弗化
窒素含有ガスを添加する工程と、(c)弗化窒素含有ガ
スを添加されたガスの流れ下流で前記(x)工程後の基
板をガスに曝して処理する工程とを含む。
【0012】本発明の半導体装置の製造装置は、排気可
能な耐酸性処理室と、前記耐酸性処理室内へHF蒸気お
よびH2 Oまたはアルコールの蒸気を供給する手段と、
プラズマ発生領域とその下流に配置された添加ガス導入
領域を含み、排気可能なガス流路と、前記ガス流路に水
素含有ガスを供給する手段と、前記ガス流路のプラズマ
発生領域にプラズマ励起エネルギを供給する手段と、前
記ガス流路の添加ガス導入領域に弗化窒素含有ガスを導
入する手段と、前記ガス流路下流に接続された排気可能
なダウンフロー処理室と、前記耐酸性処理室と前記ダウ
ンフロー処理室とを連絡する排気可能な搬送路とを含ん
でなり、前記添加ガス導入領域は、前記プラズマ発生領
域で発生し、前記ガス流路を流れる高エネルギ粒子(イ
オン、電子)が消滅する位置より下流に配置されるよう
に構成する。
【0013】
【作用】HF蒸気およびH2 Oまたはアルコールの蒸気
を用いることにより、自然酸化膜は効率的に除去でき
る。
【0014】水素含有ガスをプラズマ化することによ
り、水素イオンと共に水素ラジカルを発生させることが
できる。プラズマの発生する領域下流で、弗化窒素含有
ガスを添加することにより、水素ラジカルを増量できる
ことが分かった。このような水素ラジカルを含むガスで
半導体基板を処理することにより、基板表面のHF処理
残留物を効率的に除去することができる。
【0015】
【実施例】図1は、予備実験に用いた水素プラズマダウ
ンフロー処理装置の構成を示す。この予備実験は、水素
ラジカルによるシリコン基板上の自然酸化膜除去の効果
を確認するために行なったものであり、簡単に構成され
ている。
【0016】内径約9mmの石英管1の両端には水素+
水蒸気導入手段2と排気手段3が接続されている。水素
+水蒸気導入手段2は、水素配管21に接続されたマス
フローコントローラ22、その下流に接続されたバルブ
23、混合点までの配管24および水蒸気配管26に接
続されたマスフローコントローラ27、その下流に接続
されたバルブ28、混合点までの配管29、および混合
点から混合ガスを継手20に供給する配管25を含んで
いる。マスフローコントローラ22、27を調整するこ
とにより、所望比に混合したH2 +H2 O混合ガスを継
手20に供給することができる。
【0017】排気系3は、石英管1に接続された継手3
0、配管31、バルブ32、ロータリーポンプ33を含
む。バルブ32を調整して石英管1内を排気することに
より、石英管1内部を所望の真空度に排気することがで
きる。石英管1の下流端近傍にはキャパシタンスマノメ
ータ14が接続され、石英管1内の真空度を測定するこ
とができる。
【0018】ガス励起手段4は、マイクロ波源41、マ
イクロ波源からマイクロ波を供給するための導波手段4
2、マイクロ波キャビティ43を含む。導波手段42
は、同軸ケーブルで構成したが、装置のスケールが大き
くなった時は導波管を用いればよい。マイクロ波キャビ
ティ43は、2つの部分に分離でき、石英管1を包んで
マイクロ波キャビティを形成する。このマイクロ波キャ
ビティ43で包まれた石英管1内の領域がプラズマ発生
領域44となる。
【0019】マイクロ波キャビティ43の下流約20c
mの位置に、添加ガス導入手段6が接続されている。添
加ガス導入手段6は、NF3 配管61に接続されたマス
フローコントローラ62、その下流に接続されたバルブ
63、バルブ下流の配管64、継手65および石英管1
内に接続する接続石英管66を含む。マスフローコント
ローラ62を制御することにより、所望流量のNF3
スを添加することができる。
【0020】図においては、添加ガス導入手段6に近接
して示しているが、添加ガス導入手段6の下流約80c
mの位置に、自然酸化膜10を有するシリコンチップ9
を配置する処理部7を形成した。処理部7の周囲には、
ヒータ12を配置し、加熱温度を熱電対18で測定す
る。ヒータ12は電源16から制御された電流を供給さ
れる。
【0021】まず、添加ガス導入手段6をプラズマ発生
部44下流約20cmの位置に設けた理由について説明
する。ガス導入手段2からH2 +H2 Oガスを導入し、
マイクロ波キャビティ43からマイクロ波を照射してプ
ラズマ発生領域44においてプラズマを発生させると、
そのプラズマはガス流に乗って下流に流れる。プラズマ
中には、高エネルギ状態の水素イオンや水素ラジカルが
存在する。これらの高エネルギ粒子が添加する弗化窒素
ガスと反応し、弗素ラジカルを生じる危険がある。高エ
ネルギ粒子(イオン、電子)はプラズマ発生領域から2
0cm下流ではほぼ完全に消滅していると考えることが
できる。
【0022】H2 +H2 Oガスに加え、NF3 ガスを添
加している。プラズマが発生もしくは残存している領域
に、NF3 ガスを導入すると、その結果は思わしくなか
った。そこで、添加ガス導入手段6は、プラズマが消滅
したプラズマ発生領域44下流20cmの位置に接続し
た。
【0023】H2 +H2 O混合ガスをプラズマ化し、そ
の高エネルギ粒子が消滅した領域でNF3 ガスを導入す
ると、シリコンチップ上の自然酸化膜除去に有効である
ことが実験的に確かめられた。また、添加ガス導入手段
6の下流どの位置にシリコンチップを配置するのが効果
的かを図3に示すような構成で調べた。
【0024】すなわち、添加ガス導入手段6下流側にE
SR測定装置11を配置し、水素ラジカルを検出した。
添加ガス導入手段6とESR測定装置11の距離を約4
0cm、約60cm、約80cmと変化させた時、距離
が長くなる程水素ラジカルの検出濃度が上昇した。この
結果は、プラズマ化された後の水素ガス(またはその誘
導体)とNF3 ガスとがなんらかの形で反応し、水素ラ
ジカルを増加させるものと考えられる。この化学反応に
よる反応生成物が、シリコンチップ9上の自然酸化膜1
0エッチングに有効であることが分かった。
【0025】そこで、反応をある程度十分に行なわせる
ため、添加ガス導入手段6の下流約80cmの位置に処
理部7を配置した。なお、ガス導入手段から水素ガスの
みでなく水蒸気も導入する理由は、以下の通りである。
水素ガスのみを導入し、水素ガスをプラズマ化した場
合、プラズマ中の水素ラジカルは石英管1下流に向かう
に従って急速に減少した。そこで、水素ガスに水蒸気を
混合すると、水素ラジカルの減少速度は著しく弱まっ
た。水蒸気を導入すると、石英管1内壁上に水蒸気の膜
が形成され、この水蒸気膜が水素ラジカルの反応を緩和
するものと考えられる。従って、プラズマで発生した水
素イオン、電子をできるだけ消滅させ水素ラジカルをで
きるだけ多く下流側に運ぶため、導入するガスはH2
2 Oとし、添加ガス導入手段6はプラズマ発生領域か
ら約20cm下流側に配置した。
【0026】このような構成により、ガス導入手段2か
らH2 +H2 Oガスを導入し、プラズマ発生領域44で
マイクロ波プラズマを発生させ、添加ガス導入手段6よ
りNF3 ガスを導入し、シリコンチップ9上の自然酸化
膜10を除去した。自然酸化膜10は実用的な速度でエ
ッチすることができた。
【0027】この自然酸化膜除去装置は、ドライ処理で
あるため、他のドライ処理装置との結合が容易となる。
たとえば、化学気相堆積(CVD)装置やスパッタ装置
などの成膜装置の準備プロセスとして用いることができ
る。
【0028】なお、上述の実験においては、水素ガスに
水蒸気を混合したが、プラズマ発生領域でH2 Oを生成
できればよく、少なくとも1原子以上の酸素原子を含む
分子を代わりに用いてもよい。
【0029】また、チャンバを構成する石英管は、酸化
硅素を含む他の材料の管であってもよい。なお、自然酸
化膜を除去したシリコンチップ表面にはダングリングボ
ンドが露出する。好ましくは、このダングリングボンド
を水素等で終端化すべきである。以下、表面を水素で終
端化できるプロセスを説明する。
【0030】図1に示す水素プラズマダウンフロー処理
装置を用い、サンプルとして図2に示すように、表面に
厚さ約1.3nmの自然酸化膜10が形成されているシ
リコンチップ9を用いた。なお、従来技術との比較を容
易にするため、シリコンチップ9は(111)面を有す
るものとした。
【0031】シリコンチップ9を図1に示す処理装置の
処理部7に置く。その後排気手段3からチャンバ1内を
排気する。続いてチャンバ1内を排気しつつ流量80s
ccmの水素ガスをガス導入手段2からチャンバ1内に
導入する。
【0032】次に、周波数2.45GHzのマイクロ波
を20W程度マイクロ波キャビティ43からプラズマ発
生領域44内に導入する。これにより、プラズマ発生領
域44内において水素ガスが放電し、水素イオン、電
子、水素ラジカルが発生する。この時、プラズマ状態の
ガスはプラズマ発生領域44近傍にのみ存在し、添加ガ
ス導入手段6の位置にまでは到達しない。水素ラジカル
は、水素ガスの流れに乗って、添加ガス導入手段6の位
置まで到達する。
【0033】添加ガス導入手段6からNF3 ガスを90
sccmの流量でチャンバ1内に導入する。水素ラジカ
ルを含む水素ガスとNF3 ガスが混合され、反応が生じ
る。その後、ガス導入手段2から流量20sccmの水
蒸気を追加的に供給し、水素プラズマにH2 Oを添加す
る。なお、この時チャンバ1内の圧力は約3Torrと
なるように調整する。
【0034】H2 Oが添加されない場合には、プラズマ
発生領域から下流に流れる活性化ガス中の水素ラジカル
は、石英管1管壁での再結合により多くは水素分子に変
換される。H2 Oを添加すると、水素ラジカルの減少は
かなり抑えられ、無視できない量の水素ラジカルが添加
ガス導入手段6の位置まで到達する。また、水素ラジカ
ルを含む活性化ガスとNF3 ガスは、石英管1内を流れ
るに従って何らかの反応を生じさせる。
【0035】この状態を15分間保持すると、図2
(B)に示すように、シリコンチップ9表面の自然酸化
膜10が除去され、シリコンチップ9の表面のダングリ
ングボンドに水素が結合し、水素終端化処理が行なわれ
る。
【0036】なお、自然酸化膜の有無は、シリコン基板
の表面が親水性か疎水性かによって判断した。親水性の
場合自然酸化膜10が残っており、疎水性に変化すれば
自然酸化膜は除去されていると判断した。
【0037】自然酸化膜除去工程を終了する際は、水蒸
気、NF3 の順序でガスの供給を停止した。その後マイ
クロ波の供給を停止してプラズマ発生を停止し、次に水
素ガスの導入を停止した。
【0038】水素ラジカルにより自然酸化膜を除去する
場合、従来技術によれば時間オーダーの処理時間が必要
であったが、上述の処理によれば、15分以下と分オー
ダーの処理により自然酸化膜を除去することができる。
【0039】また、プラズマ発生領域で発生したプラズ
マがほとんど消滅した領域より下流でNF3 ガスを添加
し、さらに下流でシリコンチップを処理しているため、
ラジカルによる化学反応が支配的となり、高エネルギ粒
子によるシリコンチップのダメージが低減する。また、
シリコンチップ表面は水素で終端化されていると考えら
れ、処理後の表面が化学的に安定になる。
【0040】なお、処理の手順としては、上述のように
水素ガス導入、プラズマ発生、NF 3 ガス導入、H2
ガス導入の順で処理を開始し、逆の順序で終了させるこ
とが好ましい。たとえば、水蒸気の停止を最後にする
と、シリコンチップ表面に水蒸気による酸化膜が成長す
る恐れが生じる。
【0041】NF3 ガスを添加しないとどのようなエッ
チングが行なわれるかを調べた。NF3 ガスを添加しな
いこと以外は上述の実施例と同様の条件およびプロセス
でシリコンチップを処理した。60分間以上処理を行な
っても自然酸化膜を完全に除去することはできなかっ
た。図4(A)に示すのようなサンプルが図4(B)に
示すような状態に変化したが依然として自然酸化膜10
aが残っているものと考えられる。
【0042】また、NF3 ガスをプラズマ発生領域から
導入した場合には、上述のような自然酸化膜の効率的除
去は行えなかった。この原因を調べるため、図3に示す
ような装置を用い、処理部7での水素ラジカルの量を調
べた。上述同様の手順で活性化ガスを流した場合、図5
(A)に示すようなスペクトルが得られた。なお、横軸
は磁場の強さをガウスで示し、縦軸は任意単位の信号強
度を示す。
【0043】NF3 ガスを添加しない比較例の場合、他
の条件を同一とした場合、図5(B)に示す結果が得ら
れた。横軸、縦軸は図5(A)と同様である。これらの
実験結果において、上下のピークの差が水素原子の量に
近似的に比例すると考えられる。
【0044】実験結果によれば、上述の処理の方が比較
例の場合よりも水素原子の量が多くなっていることが分
かる。これは、NF3 ガスを添加すると、その過程は明
確ではないが、水素ラジカルを増量する反応が生じてい
るものと考えられる。このNF3 ガスと水素ガス(水素
ラジカルを含む)の反応により、自然酸化膜の除去反応
が促進されていると考えられる。
【0045】ところで、上述の処理により、シリコンチ
ップにダメージを与えず、短時間で自然酸化膜を除去で
きたが、自然酸化膜除去後のシリコンチップ表面には反
応生成物が存在する場合がある。
【0046】図6(A)は、シリコンチップ表面の反応
生成物のフーリエ変換赤外線スペクトル(FT−IR)
である。なお、測定は減衰全反射法(ATR)によって
行った。図6(A)において、横軸は波数(cm-1)を
示し、縦軸は吸収強度を示す。図6(A)に示すよう
に、赤外線吸収スペクトルは3200〜3600cm-1
の波数領域で吸収ピークを示している。この吸収ピーク
はシリコンの吸収ではなくシリコンチップ表面に残留す
る反応生成物を表している。
【0047】この反応生成物は約12時間程度放置して
おくと自然に消滅する。しかし、自然酸化膜除去後のシ
リコンチップを12時間程度放置しておくことは、作業
のスループットの面から好ましくなく、かつ放置中にシ
リコンチップ表面が再び酸化する可能性もある。そこ
で、反応生成物を短時間に除去することが望まれる。
【0048】反応生成物の除去方法としては、たとえは
加熱、洗浄がある。図1に示す水素プラズマダウンフロ
ー処理装置は、処理部7の周囲にヒータ12が配置され
ている。電源16から制御された電力を供給することに
より、ヒータ12を加熱し、シリコンチップ9を所望温
度に加熱することができる。自然酸化膜除去後のシリコ
ンチップ9を、種々の温度で加熱し、表面の反応生成物
の存在/不存在を調べた。その結果、80℃以上の加熱
を行えば、反応生成物を除去できることが判った。量産
性を考慮すると100℃以上の温度に加熱することが好
ましい。
【0049】自然酸化膜除去後のシリコンチップを、温
度100℃で3分程度加熱した場合のシリコンチップの
FT−IRのスペクトルを図6(B)に示す。図6
(A)と比較すると、3350cm-1付近をピークとす
る吸収スペクトルがほぼ完全に消滅していることが判
る。約100℃以上の加熱により、短時間で反応生成物
が除去される。このため反応生成物を除去しても自然酸
化膜除去のプロセスのスループットが低減することは防
止され、清浄なシリコン基板表面を得ることができる。
【0050】なお、加熱後のシリコン基板表面のFT−
IRスペクトルのより詳細を観察したところ、図7
(A)に示すような吸収構造が発見された。なお、図7
(A)の縦軸の吸収強度は、図6の縦軸の吸収強度の1
/50であることに注意されたい。
【0051】図7(A)に示すように、2050〜21
50cm-1の波長範囲に、3つの赤外線吸収スペクトル
が存在する。これらのピークは、左側からSi−H3
Si−H2 、Si−Hの結合を表している。すなわち、
加熱処理後のシリコンチップ表面においては、シリコン
のダングリングボンドが水素によって終端化(ターミネ
ート)されているものと考えられる。
【0052】以上説明した反応生成物除去の加熱処理に
おいては、シリコンチップを水素雰囲気中に配置してい
る。しかしながら、シリコン表面に悪影響を与えない窒
素、アルゴンなどのガスを水素の代わりに用いることも
できる。また、雰囲気を高真空としてもよい。
【0053】シリコン表面に付着した反応生成物は水洗
によっても除去することができる。上述の手順により、
シリコンチップ表面上の自然酸化膜を除去した後、シリ
コンチップ9を処理装置外に取り出し、図8に示すよう
な水洗漕13内で容存酸素量を低減した純水中でリンス
した。溶存酸素量は、たとえば80ppb以下である。
たとえば約2分間の水洗を行うことにより、シリコンチ
ップ9表面の反応生成物は除去される。
【0054】なお、水洗時間を長くし過ぎると、シリコ
ンチップ表面が再び酸化される恐れがある。このため水
洗は30分以内にすることが好ましい。また、溶存酸素
低減処理を行った純水を用いることが好ましい。通常の
純水は、約1ppmの溶存酸素量を含む。実用的には、
1MDRAMの処理においては、溶存酸素量を50〜1
00ppbとすることが好ましく、4MDRAMの処理
においては、溶存酸素量を20〜50ppbとすること
が好ましい。
【0055】このような水洗処理を終わったシリコンチ
ップ表面を、ATR赤外線分光法により観察した。図6
(B)示すスペクトル同様、反応生成物の吸収ピークは
消滅した。さらに細かい吸収構造を調べた結果、図7
(B)に示すようなスペクトルが得られたことが分かっ
た。
【0056】図7(B)においては、横軸は図7(A)
同様の波数(cm-1)を示し、縦軸は吸収強度を示す。
しかしながら、縦軸のスケールは、図7(A)よりは大
きくなっている。
【0057】図7(B)に示すように、波数2050〜
2100cm-1の範囲でSi−Hの結合を示す1つのピ
ークが示されている。図7(A)の加熱後のスペクトル
においては3つのピークが現れるのに対し、水洗後には
1つのピークが現れることが判る。この原因は、加熱の
場合にはシリコンチップ表面に原子層オーダーの凹凸が
存在し、様々な面が現れるためであると考えられる。こ
れに対し、水洗後のシリコンチップ表面は均一な(11
1)面であると考えられる。
【0058】溶存酸素量の少ない純水による水洗を2分
程度行えば、反応生成物が効率的に除去されることが判
った。この工程を用いても、自然酸化膜の除去のプロセ
ス全体の時間はさほど長くはならない。但し、水洗はウ
エットプロセスであるため、他のドライプロセスと結合
する時には多少の不便が発生する。
【0059】図7(A)、(B)のスペクトルから、反
応生成物を除去したシリコンチップ表面は、水素で終端
化されていると考えられる。また、シリコンチップ表面
に酸化膜が存在すれば、波数2250cm-1に強い吸収
ピークが現れると考えられるが、加熱処理後のシリコン
チップ表面にはほとんどこのピークは見いだせず、酸化
膜はほとんど存在していないと考えられる。
【0060】水洗後のシリコンチップ表面のスペクトル
においては、2250cm-1に若干吸収ピークが観察さ
れるが、高さはさほど高くなく、わずかの酸化膜が形成
されるが、その量は無視できる程度と考えられる。
【0061】ところで、酸化シリコン膜はHFで除去可
能なことはよく知られている。図9は、HFによるシリ
コン酸化膜除去を用いた処理装置を示す。図9(A)
は、テフロン製容器101内にHF溶液102を収容
し、その上方にテフロン治具103を配置し、HF溶液
102上方約20mmの位置にウエハ104を保持する
処理装置を示す。HF溶液102としては、たとえば、
10V%HF水溶液を用いることができる。なお、HF
水溶液の代わりにHFのアルコール溶液を用いてもよ
い。アルコールとしては、CH3 OH、C2 5 OH、
3 7 OHを用いることができる。アルコールと水の
混合溶媒を用いてもよい。
【0062】10V%HF溶液を用いた場合、硫酸+過
酸化水素水中にて形成した1.3nmの自然酸化膜を約
3分間で除去する。溶液を用いず、純ドライプロセスで
HFを用いることもできる。図9(B)は、HFベーパ
を用いた処理装置を示す。テフロン製の気密容器105
内には、テフロン製の治具106が配置され、その上に
シリコンウエハ104を載置する。容器105上方か
ら、HF、H2 O、N2 の混合ガスを流し、下方から排
気する。このようにHFベーパーを適宜他のガスと混合
して供給することにより、ウエハ104上の自然酸化膜
を容易に除去することができる。
【0063】このように、HFベーパーを用いてシリコ
ンウエハ上の自然酸化膜を除去した後、図9(C)に示
すダウンフロー処理装置にウエハ104を搬入する。図
9(C)に示すダウンフロー処理チェンバは、図1に示
す処理装置と原理的には同等であるが、本実施例では反
応残留物除去に用いられ、その構成は大量生産に合わせ
若干修正してある。
【0064】石英管1の周囲に、マイクロ波キャビティ
44が配置され、その内部の石英管1内にマイクロ波を
供給する。石英管1上方からH2 +H2 O蒸気を供給す
ると、マイクロ波キャビティ44に囲まれた領域でプラ
ズマが発生する。プラズマ発生領域の下方には、プラズ
マが到達しない位置に添加ガス供給用石英管66が石英
管1に接続されている。
【0065】添加ガス供給管66からNF3 ガスが供給
される。石英管1のさらに下方には、ダウンフロー処理
チェンバ110が接続されている。ダウンフロー処理チ
ェンバの下方には、加熱可能なサセプタ112が配置さ
れ、石英管1から供給される活性化ガスをその表面に受
ける。なお、ダウンフロー処理チェンバ112には排気
手段113が接続されている。
【0066】本実施例においては、HFベーパーによっ
て自然酸化膜を除去したシリコンウエハ104がダウン
フロー処理チェンバ110内のサセプタ112上に載置
される。自然酸化膜はHFベーパーにより除去され、ウ
エハ表面には弗素や他の反応生成物が若干残留してい
る。
【0067】水素80sccmを流し、圧力を5Tor
rとする。次に、マイクロ波キャビティ44に2.45
GHzのマイクロ波を約50W供給し、プラズマ発生領
域でプラズマ放電を発生させる。次に、NF3 ガスをプ
ラズマの下流約20cmのところから90sccm添加
する。その後、H2 O蒸気を20sccm水素プラズマ
に添加する。この時管内の圧力は5Torrとする。こ
の状態で約5分間の処理を行う。その後、まず水蒸気
(H2 O)を停止し、次にNH3 を停止し、次に放電を
停止する。その後、水素のみを100sccm流し、1
Torrの状態でウエハ104を100℃に加熱し3分
間保つ。
【0068】このダウンフロー処理により、シリコンウ
エハ表面に残留する反応生成物を効率的に除去すること
ができる。なお、ウエハ表面に自然酸化膜が若干残存も
しくは再生していても、前述の処理で説明したようにこ
のダウンフロー処理により除去することが可能である。
【0069】図9(A)、(B)に示すHF処理後のシ
リコン表面と、図9(C)に示す水素ラジカル処理後の
シリコン表面のそれぞれについて、XPS測定を行ない
弗素を観察したところ、図9(C)の水素ラジカル処理
後のシリコン表面では弗素が減少していた。
【0070】図10は、より大量生産に適したHFベー
パー利用装置の構成例を示す。HFベーパー処理チェン
バ105内には、治具106が設けられ、その上にシリ
コンウエハ104を載置することができる。なお、HF
ベーパー処理チェンバ105内の表面は、全てテフロン
コートされている。もちろん全構成材をテフロンとして
もよい。HFベーパー処理チェンバ105には、マスフ
ローコントローラMFC、バルブVを介し、H2 O、H
F、H2 ガスが所望量供給される。
【0071】また、HFベーパー処理チェンバ105に
は、バルブVを介してロータリーポンプRPが接続さ
れ、内部を排気することができる。HFベーパー処理チ
ェンバ105は、ゲートバルブGV1を介して、ロード
ロックチェンバ120に接続されている。
【0072】ロードロックチェンバ120内には、水平
方向、垂直方法に可動のウエハハンドリングロボット1
22が配置され、ウエハをHFベーパー処理チェンバ1
05から取り出し、隣のダウンフロー処理チェンバ13
0に搬送することができる。ダウンフロー処理チェンバ
130は、ロードロックチェンバ120とゲートバルブ
GV2によって接続されている。
【0073】ダウンフロー処理チェンバ130内には、
加熱ステージ131が配置され、その上にシリコンウエ
ハ104を載置することができる。加熱ステージ131
上方にはプラズマ発生室133が形成され、メッシュを
介して接続されている。マイクロ波発生室133は、石
英窓135を介して導波管137に接続されている。導
波管137は、マイクロ波を伝達し、プラズマ発生室1
33に供給する。ダウンフロー処理チェンバの上方から
は、NF3 ガスがマスフローコントローラMFCとバル
ブVを介して供給される。
【0074】また、プラズマ発生室133には、H2
スとH2 Oガスが同様にマスフローコントローラMFC
とバルブVを介して供給される。また、ダウンフロー処
理チェンバ130下方には、バルブVを介して排気装置
としてターボ分子ポンプTMP、ロータリーポンプRP
が接続されている。このような構成によれば、ロードロ
ックチェンバ120からウエハ104を先ずHFベーパ
ー処理チェンバ1205に搬入し、HFベーパー処理に
よって自然酸化膜を除去する。自然酸化膜除去後のウエ
ハ104は、再びロードロックチェンバ内のウエハハン
ドリングロボット122により搬送し、ダウンフロー処
理チェンバ130に搬入する。
【0075】ダウンフロー処理チェンバでは、H2 +O
2 プラズマとNF3 添加ガスとの相乗効果によるドライ
処理を行ない、ウエハ表面に付着する弗素等の反応残留
物を除去する。除去後のウエハは、加熱ステージ131
により加熱され、さらに反応生成物を蒸発させる。その
後、ウエハ104は再びロードロックチェンバ120内
に回収される。
【0076】図11は、上述の処理装置を成膜装置と組
み合わせた構成を示す。ロードロックチェンバ120に
は、ゲートバルブGV1、GV2、GV3を介してHF
ベーパー処理チェンバ105、ダウンフロー処理チェン
バ130、成膜チェンバ140が接続されている。
【0077】ウエハ104は、まずロードロックチェン
バに搬入され、HFベーパー処理チェンバで自然酸化膜
を除去し、ダウンフロー処理チェンバ130で表面の残
留物を除去した後、成膜チェンバ140に送られてその
表面上に膜を形成する。このようにして清浄なシリコン
表面上に成膜を行うことができる。
【0078】なお、HFベーパー処理と水素ラジカル処
理を組み合わせた構成を示したが、水素ラジカル処理
(NF3 添加)のみを用いて、シリコンウエハ表面上の
自然酸化膜を除去することもできる。
【0079】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【0080】
【発明の効果】自然酸化膜除去をHFベーパー処理によ
って行うことができる。その後、水蒸気を添加した水素
プラズマの下流にNF3 を添加し、さらに下流において
半導体基板を配置することにより、表面の反応残留物を
効率的に除去することができる。また、自然酸化膜除去
後の半導体表面を水素で終端化処理することもできる。
このような処理を行うことにより、清浄な表面を得るこ
とができる。
【図面の簡単な説明】
【図1】水素プラズマダウンフロー処理装置の構成を示
す一部破断側面図である。
【図2】図1に示す処理装置で処理したシリコンチップ
の構成を概略的に示す断面図である。
【図3】図1に示す装置の解析を行うのに用いた構成を
示す概略側面図である。
【図4】比較例によるシリコンチップの処理を説明する
ための概略断面図である。
【図5】図1に示す装置による処理と、比較例による処
理とを比較して説明するためのグラフである。
【図6】自然酸化膜除去後のシリコン表面上の残留物
と、さらに処理を行ったシリコン表面のFT−IRスペ
クトルを示すグラフである。
【図7】自然酸化膜除去後の処理による半導体表面のF
T−IRスペクトルを示すグラフである。
【図8】自然酸化膜除去後の処理の1例を示す概略断面
図である。
【図9】HFベーパー処理を用いたシリコンウエハ処理
装置の構成を示す概略断面図である。
【図10】大量生産に適したシリコンウエハ表面処理装
置の概略断面図である。
【図11】シリコンウエハ表面処理装置と成膜装置を組
み合わせた生産装置の構成例を示す概略ブロック図であ
る。
【符号の説明】
1 石英管 2 ガス導入手段 3 排気手段 4 ガス励起手段 6 添加ガス導入手段 7 処理部 9 シリコンチップ 10 自然酸化膜 12 ヒータ 14 キャパシタンスマノメータ 16 電源 18 熱電対 44 マイクロ波キャビティ 66 添加ガス供給用石英管 101 HF溶液容器 103 テフロン治具 105 気密容器 106 治具 110 ダウンフロー処理チェンバ 112 サセプタ 113 排気手段 120 ロードロックチェンバ 130 ダウンフロー処理チェンバ 131 加熱ステージ 133 プラズマ発生室

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項1】 (x)HF蒸気およびH2 Oまたはアル
    コールの蒸気で基板を処理する工程と、 (a)水素含有ガスの流れに励起エネルギを与え、プラ
    ズマ化する工程と、 (b)プラズマ化された水素含有ガスの流れ下流で弗化
    窒素含有ガスを添加する工程と、 (c)弗化窒素含有ガスを添加されたガスの流れ下流で
    前記(x)工程後の基板をガスに曝して処理する工程と
    を含む半導体装置の製造方法。
  2. 【請求項2】 前記(x)工程の後、基板を酸化性雰囲
    気に曝すことなく前記(c)工程を行なう請求項1記載
    の半導体装置の製造方法。
  3. 【請求項3】 さらに、前記(c)工程の後、(d1)前
    記基板を100℃以上に加熱し、表面の反応生成物を蒸
    発させる工程を含む請求項1記載の半導体装置の製造方
    法。
  4. 【請求項4】 前記(d1)工程は水素、窒素、アルゴ
    ン、真空のいずれかの雰囲気中で行なう請求項3記載の
    半導体装置の製造方法。
  5. 【請求項5】 前記(d1)工程は基板表面の弗素を除
    去する請求項3記載の半導体装置の製造方法。
  6. 【請求項6】 前記弗化窒素ガスは、高エネルギ粒子
    (イオン、電子)が消滅する位置より下流で添加される
    請求項1記載の半導体装置の製造方法。
  7. 【請求項7】 前記(c)工程の被処理物はシリコンの
    自然酸化膜であり、前記水素含有ガスは水素ガスと酸素
    を含む分子のガスとを含む混合ガスである請求項6記載
    の半導体装置の製造方法。
  8. 【請求項8】 前記酸素を含む分子はH2 Oである請求
    項7記載の半導体装置の製造方法。
  9. 【請求項9】 前記励起エネルギはマイクロ波である請
    求項7記載の半導体装置の製造方法。
  10. 【請求項10】 前記(a)工程および(b)工程の開
    始は、所定のプラズマ発生領域に水素ガスを導入し、次
    にプラズマ発生領域より下流で弗化窒素ガスを添加し、
    次に水素ガスに酸素を含む分子のガスを混入し、プラズ
    マ発生領域に供給することを含む請求項7記載の半導体
    装置の製造方法。
  11. 【請求項11】 前記(c)工程および(b)工程の終
    了は、酸素を含む分子のガスの供給を停止し、次に弗化
    窒素含有ガス、励起エネルギ、水素ガスを停止させるこ
    とを含む請求項10記載の半導体装置の製造方法。
  12. 【請求項12】 さらに、前記(c)工程の後、(d
    2)前記基板を酸素低減処理を行なった純水中に浸漬す
    る工程を含む請求項7記載の半導体装置の製造方法。
  13. 【請求項13】 排気可能な耐酸性処理室と、 前記耐酸性処理室内へHF蒸気およびH2 Oまたはアル
    コールの蒸気を供給する手段と、 プラズマ発生領域とその下流に配置された添加ガス導入
    領域を含み、排気可能なガス流路と、 前記ガス流路に水素含有ガスを供給する手段と、 前記ガス流路のプラズマ発生領域にプラズマ励起エネル
    ギを供給する手段と、 前記ガス流路の添加ガス導入領域に弗化窒素含有ガスを
    導入する手段と、 前記ガス流路下流に接続された排気可能なダウンフロー
    処理室と、 前記耐酸性処理室と前記ダウンフロー処理室とを連絡す
    る排気可能な搬送路とを含んでなり、 前記添加ガス導入領域は、前記プラズマ発生領域で発生
    し、前記ガス流路を流れる高エネルギ粒子(イオン、電
    子)が消滅する位置より下流に配置されている 半導体装
    置の製造装置。
  14. 【請求項14】 前記ガス流路は石英管で形成され、前
    記耐酸性処理室内面はテフロン樹脂で覆われている請求
    項13記載の半導体装置の製造装置。
  15. 【請求項15】 前記プラズマ励起エネルギ供給手段が
    マイクロ波を供給する手段である請求項13乃至14の
    いずれか1項記載の半導体装置の製造装置。
  16. 【請求項16】 前記ダウンフロー処理室が半導体基板
    を載置するサセプタを含み、さらにサセプタ上の半導体
    基板を加熱できる加熱手段を含む請求項13乃至15の
    いずれか1項記載の半導体装置の製造装置。
JP04954794A 1994-03-18 1994-03-18 半導体装置の製造方法と製造装置 Expired - Lifetime JP3328416B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP04954794A JP3328416B2 (ja) 1994-03-18 1994-03-18 半導体装置の製造方法と製造装置
KR1019950005335A KR0157139B1 (ko) 1994-03-18 1995-03-15 반도체장치의 제조방법과 제조장치
US08/404,735 US5620559A (en) 1994-03-18 1995-03-15 Hydrogen radical processing
FR9503114A FR2717503B1 (fr) 1994-03-18 1995-03-17 Procédé et appareil de fabrication d'un dispositif à semi-conducteur pour retirer un film d'oxyde naturel sur la surface d'un substrat semi-conducteur.
GB9505459A GB2287826B (en) 1994-03-18 1995-03-17 Hydrogen radical processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04954794A JP3328416B2 (ja) 1994-03-18 1994-03-18 半導体装置の製造方法と製造装置

Publications (2)

Publication Number Publication Date
JPH07263416A JPH07263416A (ja) 1995-10-13
JP3328416B2 true JP3328416B2 (ja) 2002-09-24

Family

ID=12834229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04954794A Expired - Lifetime JP3328416B2 (ja) 1994-03-18 1994-03-18 半導体装置の製造方法と製造装置

Country Status (5)

Country Link
US (1) US5620559A (ja)
JP (1) JP3328416B2 (ja)
KR (1) KR0157139B1 (ja)
FR (1) FR2717503B1 (ja)
GB (1) GB2287826B (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3533583B2 (ja) * 1994-07-25 2004-05-31 富士通株式会社 水素プラズマダウンフロー装置の洗浄方法
JPH08176823A (ja) * 1994-12-26 1996-07-09 Sony Corp 高融点金属薄膜の成膜方法
JPH0967138A (ja) * 1995-06-22 1997-03-11 Toshiba Corp 半導体製造用石英及びその製造装置並びに製造方法
KR100232664B1 (ko) * 1995-07-31 1999-12-01 니시무로 타이죠 반도체장치의 제조방법 및 반도체 제조장치
JP2978748B2 (ja) * 1995-11-22 1999-11-15 日本電気株式会社 半導体装置の製造方法
US5685951A (en) * 1996-02-15 1997-11-11 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system
JPH10321610A (ja) * 1997-03-19 1998-12-04 Fujitsu Ltd 半導体装置の製造方法
JPH10326771A (ja) * 1997-05-23 1998-12-08 Fujitsu Ltd 水素プラズマダウンストリーム処理装置及び水素プラズマダウンストリーム処理方法
JP3627451B2 (ja) * 1997-06-04 2005-03-09 東京エレクトロン株式会社 表面処理方法及びその装置
US6706334B1 (en) 1997-06-04 2004-03-16 Tokyo Electron Limited Processing method and apparatus for removing oxide film
US6432830B1 (en) 1998-05-15 2002-08-13 Applied Materials, Inc. Semiconductor fabrication process
US7014788B1 (en) * 1998-06-10 2006-03-21 Jim Mitzel Surface treatment method and equipment
JP4612063B2 (ja) * 1998-11-11 2011-01-12 東京エレクトロン株式会社 表面処理方法及びその装置
TW448499B (en) * 1998-11-11 2001-08-01 Tokyo Electron Ltd Surface treatment method and surface treatment apparatus
US6579805B1 (en) 1999-01-05 2003-06-17 Ronal Systems Corp. In situ chemical generator and method
KR100316721B1 (ko) * 2000-01-29 2001-12-12 윤종용 실리사이드막을 구비한 반도체소자의 제조방법
KR100360399B1 (ko) 2000-03-07 2002-11-13 삼성전자 주식회사 반구형입자(hsg)막을 구비한 반도체소자의 제조방법
US6440864B1 (en) 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US7111629B2 (en) * 2001-01-08 2006-09-26 Apl Co., Ltd. Method for cleaning substrate surface
US6932915B2 (en) * 2001-01-11 2005-08-23 Texas Instruments Incorporated System and method for integrated oxide removal and processing of a semiconductor wafer
KR100439948B1 (ko) * 2002-04-19 2004-07-12 주식회사 아이피에스 리모트 플라즈마 ald 장치 및 이를 이용한 ald 박막증착방법
US20040129212A1 (en) * 2002-05-20 2004-07-08 Gadgil Pradad N. Apparatus and method for delivery of reactive chemical precursors to the surface to be treated
US20040086434A1 (en) * 2002-11-04 2004-05-06 Gadgil Pradad N. Apparatus and method for treating objects with radicals generated from plasma
JP4167542B2 (ja) * 2002-07-17 2008-10-15 積水化学工業株式会社 プラズマエッチング用ガス供給装置並びにプラズマエッチングシステム及び方法
US7556048B2 (en) * 2002-11-15 2009-07-07 Agere Systems Inc. In-situ removal of surface impurities prior to arsenic-doped polysilicon deposition in the fabrication of a heterojunction bipolar transistor
US7375035B2 (en) 2003-04-29 2008-05-20 Ronal Systems Corporation Host and ancillary tool interface methodology for distributed processing
US20040237997A1 (en) * 2003-05-27 2004-12-02 Applied Materials, Inc. ; Method for removal of residue from a substrate
US8101025B2 (en) * 2003-05-27 2012-01-24 Applied Materials, Inc. Method for controlling corrosion of a substrate
US20040241948A1 (en) * 2003-05-29 2004-12-02 Chun-Feng Nieh Method of fabricating stacked gate dielectric layer
JP4167544B2 (ja) * 2003-05-30 2008-10-15 積水化学工業株式会社 プラズマエッチング方法及び装置
US7429714B2 (en) * 2003-06-20 2008-09-30 Ronal Systems Corporation Modular ICP torch assembly
US7221018B2 (en) * 2004-02-10 2007-05-22 Micron Technology, Inc. NROM flash memory with a high-permittivity gate dielectric
US20060118240A1 (en) * 2004-12-03 2006-06-08 Applied Science And Technology, Inc. Methods and apparatus for downstream dissociation of gases
US7789965B2 (en) * 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber
US7969096B2 (en) 2006-12-15 2011-06-28 Mks Instruments, Inc. Inductively-coupled plasma source
US20080289650A1 (en) * 2007-05-24 2008-11-27 Asm America, Inc. Low-temperature cleaning of native oxide
US7871937B2 (en) 2008-05-16 2011-01-18 Asm America, Inc. Process and apparatus for treating wafers
JP5444961B2 (ja) 2009-09-01 2014-03-19 東京エレクトロン株式会社 成膜装置及び成膜方法
JP5823160B2 (ja) 2011-05-11 2015-11-25 東京エレクトロン株式会社 堆積物除去方法
JP5958950B2 (ja) * 2011-07-13 2016-08-02 株式会社Screenホールディングス 基板処理方法および基板処理装置
JP5859262B2 (ja) 2011-09-29 2016-02-10 東京エレクトロン株式会社 堆積物除去方法
KR101276262B1 (ko) * 2011-11-21 2013-06-20 피에스케이 주식회사 반도체 제조 장치 및 반도체 제조 방법
KR101276258B1 (ko) * 2011-11-21 2013-06-20 피에스케이 주식회사 반도체 제조 장치 및 반도체 제조 방법
JP6017170B2 (ja) 2012-04-18 2016-10-26 東京エレクトロン株式会社 堆積物除去方法及びガス処理装置
US9299557B2 (en) 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
JP2016025195A (ja) * 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
US9631276B2 (en) * 2014-11-26 2017-04-25 Lam Research Corporation Systems and methods enabling low defect processing via controlled separation and delivery of chemicals during atomic layer deposition
US9920844B2 (en) 2014-11-26 2018-03-20 Lam Research Corporation Valve manifold deadleg elimination via reentrant flow path
US9474163B2 (en) 2014-12-30 2016-10-18 Asm Ip Holding B.V. Germanium oxide pre-clean module and process
US9431268B2 (en) * 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
US9425041B2 (en) 2015-01-06 2016-08-23 Lam Research Corporation Isotropic atomic layer etch for silicon oxides using no activation
US10373850B2 (en) 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature
KR102052337B1 (ko) * 2017-08-24 2019-12-05 피에스케이홀딩스 (주) 기판 처리 장치 및 기판 처리 방법
US11661654B2 (en) 2018-04-18 2023-05-30 Lam Research Corporation Substrate processing systems including gas delivery system with reduced dead legs
WO2019226341A1 (en) 2018-05-25 2019-11-28 Lam Research Corporation Thermal atomic layer etch with rapid temperature cycling
KR20210019121A (ko) 2018-07-09 2021-02-19 램 리써치 코포레이션 전자 여기 원자 층 에칭

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4264374A (en) * 1978-09-25 1981-04-28 International Business Machines Corporation Cleaning process for p-type silicon surface
JPH0277124A (ja) * 1988-06-29 1990-03-16 Tokyo Electron Ltd ドライエッチング方法
US5458724A (en) * 1989-03-08 1995-10-17 Fsi International, Inc. Etch chamber with gas dispersing membrane
US5022961B1 (en) * 1989-07-26 1997-05-27 Dainippon Screen Mfg Method for removing a film on a silicon layer surface
DE69033452T2 (de) * 1989-09-08 2000-06-29 Tokyo Electron Ltd Vorrichtung und Verfahren zum Behandeln von Substraten
KR0161674B1 (ko) * 1989-11-03 1999-02-01 한스 피터 후크숀 수분 존재하에 반도체 기판을 할로겐 에칭하는 방법
JP2553946B2 (ja) * 1990-02-20 1996-11-13 信淳 渡辺 基板表面処理用ガスの供給方法
US5089441A (en) * 1990-04-16 1992-02-18 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafers
JPH0472727A (ja) * 1990-07-13 1992-03-06 Seiko Epson Corp ガス洗浄法
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 SiO2膜のエッチング方法
US5326723A (en) * 1992-09-09 1994-07-05 Intel Corporation Method for improving stability of tungsten chemical vapor deposition
JP2804700B2 (ja) * 1993-03-31 1998-09-30 富士通株式会社 半導体装置の製造装置及び半導体装置の製造方法
US5413670A (en) * 1993-07-08 1995-05-09 Air Products And Chemicals, Inc. Method for plasma etching or cleaning with diluted NF3
US5454903A (en) * 1993-10-29 1995-10-03 Applied Materials, Inc. Plasma cleaning of a CVD or etch reactor using helium for plasma stabilization
US5505816A (en) * 1993-12-16 1996-04-09 International Business Machines Corporation Etching of silicon dioxide selectively to silicon nitride and polysilicon
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer

Also Published As

Publication number Publication date
GB9505459D0 (en) 1995-05-03
JPH07263416A (ja) 1995-10-13
GB2287826A (en) 1995-09-27
KR0157139B1 (ko) 1998-12-01
FR2717503A1 (fr) 1995-09-22
GB2287826B (en) 1998-03-04
KR950027986A (ko) 1995-10-18
US5620559A (en) 1997-04-15
FR2717503B1 (fr) 1997-08-08

Similar Documents

Publication Publication Date Title
JP3328416B2 (ja) 半導体装置の製造方法と製造装置
JP3533583B2 (ja) 水素プラズマダウンフロー装置の洗浄方法
JP2804700B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
JP3921502B2 (ja) 酸化物の選択的エッチング方法
US6164295A (en) CVD apparatus with high throughput and cleaning method therefor
JP3086719B2 (ja) 表面処理方法
WO2002047142A1 (fr) Procede et appareil de traitement d'un article a traiter
KR100566472B1 (ko) 표면 처리 방법 및 장치와, 처리 방법
US6107215A (en) Hydrogen plasma downstream treatment equipment and hydrogen plasma downstream treatment method
JPH08330248A (ja) 半導体装置の製造方法
EP1237177A2 (en) Apparatus and method for etching semiconductor wafers
TWI485771B (zh) Semiconductor processing methods
JP2001068470A (ja) 窒化珪素系膜の成膜方法
JPH0496226A (ja) 半導体装置の製造方法
JPH10163127A (ja) 半導体装置の製造方法
JP2632261B2 (ja) 基板表面の酸化膜の除去方法
JP3723085B2 (ja) 半導体装置の製造方法及び製造装置
JP2950785B2 (ja) 酸化膜のドライエッチング方法
JPH03204932A (ja) シリコン層上の被膜除去方法
JP7397206B2 (ja) 半導体製造装置のクリーニング方法
JPH1098019A (ja) 表面清浄化方法
JP6165518B2 (ja) プラズマ処理方法および真空処理装置
JPH0897206A (ja) 熱酸化膜形成方法
JP2001102345A (ja) 表面処理方法および装置
US20020185554A1 (en) Method for treating a gas dispensing device and device treated

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130712

Year of fee payment: 11

EXPY Cancellation because of completion of term