JPH0277124A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH0277124A
JPH0277124A JP26339888A JP26339888A JPH0277124A JP H0277124 A JPH0277124 A JP H0277124A JP 26339888 A JP26339888 A JP 26339888A JP 26339888 A JP26339888 A JP 26339888A JP H0277124 A JPH0277124 A JP H0277124A
Authority
JP
Japan
Prior art keywords
etching
film
gas
semiconductor wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26339888A
Other languages
English (en)
Inventor
Kimihiro Matsuse
公裕 松瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP26339888A priority Critical patent/JPH0277124A/ja
Publication of JPH0277124A publication Critical patent/JPH0277124A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は、ドライエツチング方法に関する。
(従来の技術) 近年、超LSI等集積回路の高集積化・高速化・高密度
化に伴い、ゲート電極やコンタクト・ホールやスルー・
ホール等の形成の為に、多結晶Siに比べ抵抗が1桁以
上低いW(タングステン)等の高融点金属の金属薄膜を
選択的に堆積させる技術が重要となってきている。
上記のような金属薄膜を形成する手段としては、膜成長
用ガスを被処理基板の被処理面上に成長させるメタルC
VD装置で行なっていた。
ここで、上記のようなCVD装置による金属薄膜を形成
する場合、このCvD処理をす、る前工程装置から被処
理基板例えばシリコン(Si)で形成された半導体ウェ
ハをCVD装置に移送する時に、半導体ウェハ(Sl)
の表面に自然酸化FJ(SiO2)が例えば数十人8度
形成されてしまう。この酸体膜上に金属薄膜を形成した
としても、半導体ウェハ表面と金属の間の電気的接触抵
抗が高くなり、形成した金属の剥離等による品質の低下
を招いていた。このことに対応して品質を向上させるた
めに、成膜容器内で、まず上記自然酸化膜をドライエツ
チングし、その後CvD処理を行ないたいという要求が
高まってきている。
ここで、ドライエツチング処理に用いられろ従来の処理
ガスとしては、例えば特開昭6+−224326号、特
開昭61−281531号、特開昭62−4322号公
報に開示されているようにフッ素系の例えばNF3 が
知られている。又、このNFl ガスによるエツチング
処理としては、半導体ウェハを設置した処理室内にキャ
リアガス例えばArとこのArに対して10%程度のN
F、ガスを含んだ処理ガスを供給し、このNF、ガスを
所定のプラズマ発生電力により励起状態とし、所定の膜
をドライエツチングしていた。
(発明が解決しようとする課題) しかしながら、上記公報に記載されたようにエツチング
ガスとしてNF、  を用いると次のような問題点があ
る。
励起状態のNFl には1反応生物質として主に、Fラ
ジカル(F’)とF−(イオン)が含まれている。
」;記Fラジカルは被処理基板例えば、半導体ウェハを
形成するシリコン(SL)のエツチングに有効である。
又、F−は主に、酸化膜例えばウェハに形成された5i
n2のエツチングに有効である。このような励起状態で
エツチングを行なうと、通常、Sin。
に比べてSiの方が10倍程度エツチングが速く行なわ
れる。ここで、エツチング対象となるSin、膜はSi
上に形成されている場合がある。このような場合にNF
、 を励起状態としてエツチングを行なうと、Sin、
膜のエツチング終点において、エツチング時間が短かい
とS iO,膜が残留しエツチングを正確に行なえない
という問題点があった。又、このことに対応してエツチ
ング処理を多少水−バーして行なうと、NF、のSiへ
のエツチング速度は速いので、SLのエツチングがかな
り進む。すると、後工程処理例えばW等の金属膜を選択
的に堆積した場合Siへのダメージから電気的特性が悪
くなる等の問題点があった。
この発明は上記点に対処してなされたもので、酸化膜例
えば5102 Fのドライエツチングに際し。
5102とSiとのエツチングにおける選択性を向上し
たとえオーバーしてエツチング処理を行なっても、Si
のエツチングを最小限に押え、正確なドライエツチング
処理を行なうことを可能とするドライエツチング方法を
提供するものである。
〔発明の構成〕
(課題を解決するための手段) この発明は、少なくともNF、と11□を含む処理ガス
を用いてドライエツチングすることを特徴とする。
(作用効果) 少なくともNF、 とH2を含む処理ガスを用いてドラ
イエツチングすることにより、後工程処理に悪影響を及
ぼすことなく正確なドライエツチング処理が行なえる効
果が得られる。
特に、半導体ウェハ(Si)に形成されたSin、膜を
トライエツチングする場合、Siに対してSiO□のエ
ツチングの選択比を向上し、正確なエツチング処理が行
なえる。
(実施例) 次に、本発明方法を半導体製造工程で、半導体ウェハに
形成された自然酸化膜をドライエツチングした後、高融
点金属の薄膜形成に適用した一実施例につき図面を参照
して説明する。
この装置は、第1図に示すように、冷却水等で壁面を冷
却可能で気密な円筒状Ag (アルミニウム)製反応チ
ャンバ■が電気的に接地して設けられている。この反応
チャンバ■上方には、被処理基板例えば半導体ウェハ■
の被処理面が下向きになる如く設置可能な設置板(3)
が設けられている。この設置板0は、後に説明する加熱
光で急加熱可能な材質例えば石英ガラス製である。又、
この?i(2同板■の上方向には、設置板(3)の外周
縁部に接して支持する円筒状の支持体は)が設けられて
いる。この支持体0)は、心電性の材質例えばkQ製で
、−上記チャンバ0)とはリング状絶縁部材0を介して
、電気的に絶縁して設けられている。そして、上記支持
体0)は、プラズマ励起周波数例えば13.56MH2
のRF主電源0に電気的に接続されている。即ち、上記
支持体(へ)がプラズマ発生電極となる。
そして、上記設置板(3)近傍には、例えば半導体ウェ
ハ■の外縁を用いて設置板■に半導体ウェハ■を固定す
る如く、例えばエアシリンダ等のF7.降機構■を備え
た保持体(8)が設けられている。また、設置板(■の
上方には石英ガラス製の窓■)を通して設置板(3)に
設けられたウェハ■を、例えば300℃〜1000℃に
急加熱可能なIRシリンダinfrared rayl
amp) (10)が設けられている。そして、設置板
■近辺の反応チャンバ(υ−ヒ壁には、排気例えば2ケ
所の排気口(11)が設けられている。この排気口(1
1)には反応チャンバ(υ内を所望の圧力に減圧及び反
応ガス等を排出可能な真空ポンプ(12)例えばターボ
分子ポンプ等が接続されてしする。
また、反応チャンバ■の下方には、膵成長用ガスやキャ
リアガスやエツチングガス等を流出する多数の微少な流
出口をもつ円環状のガス導入口(13)が2系統独立し
て設けられている。これらガス導入口(13)は流量制
御機構(14)例えばマス・フロー・コントローラ等を
介してガス供給源に接続されている。また、設置板■と
ガス導入口(13)の間には、ガスの流れを制御するた
めの例えばステッピングモータ等を使用した直線移動に
よる移動機構(15)を備えた円板状制御板(16)が
設けられている。
そして、反応チャンバ■の一側面には自動開閉例えば昇
降機構により開閉可能なゲートバルブ(17)が設けら
れている。このゲートバルブ(17)を介して、半導体
ウェハ■を反応チャンバO)内に搬入及び搬出するため
、伸縮回転自在にウェハ■を保持搬送するハンドアーム
(18)と、ウェハ■を例えば25枚程度所定の間隔を
設けて積載収納したカセット(19)を載置して昇降可
能な載置台(20)を内蔵した気密な搬送予備室(21
)が配設、しである。
また、上記構成の膜形成処理及びドライエツチング処理
を行なう装置は制御部(22)で動作制御される。
次に、丘述した装置による半導体ウェハ■へのドライエ
ツチング及び成膜方法を第2図に示すフロー図に従って
説明する。
予備室(21)の図示しない開閉口よりロボットハンド
又は人手により、例えば被処理半導体ウェハ■が25枚
程度収納されたカセット(19)を、昇降可能な載置台
(20)上に載置する(A)、この時、ゲートバルブ(
17)は閉じた状態で、反応チャンバ(υ内は既に、真
空ポンプ(12)の働きで所望の低圧状1Nとなる様に
減圧操作されている。そして、カセット(19)をセッ
トした後、搬送予備室(!■)の図示しない開閉口は気
密となる如く自動的に閉じられ。
図示しない真空ポンプで反応チャンバ■と同程度に減圧
される(B)。次にゲートバルブ(17)が開かれ(C
)、所望の低圧状態を保持した状態で載置台(20)の
高さを調整することにより、半導体ウェハ■を伸縮自在
なハンドアーム(18)で、カセット(19)から所望
の1枚を取り出し、反応チャンバ■内に搬入する(D)
、この時、保持体■は昇降機構■により下降し、ウェハ
■の被処理面を下向きに保持体(8)上に設置する。そ
して、昇降機構■で保持体(8)を上昇し、ウェハ■の
周縁部を設置板■と保持体(8)で挟持し固定設定する
(E)、この半導体ウェハ■を設置板■への設定が終了
すると、ハンドアーム(18)を搬送予備室(21)内
に収納し、ゲートバルブ(17)を閉じる。(F)。
次に半導体ウェハ■被処理面への処理を開始する。
まず、半導体ウェハ■の表面に形成された自然酸化膜を
ドラ、イエッチングして除去するクリーニング処理を実
行する(G)。
この処理は、まず反応チャンバ■内を所望の低圧状態例
えば200mmTorrに保つように真空ポンプ(12
)で排気制御しておく。そして、ガス導入口(13)を
開いて、流量制御機W(14)で流量を調節しながら処
理ガスを均一に拡散して上記ウェハ■上に供給する。こ
の時、ウェハ■温度が例えば20℃程度になるように、
支持体(至)を図示しない冷却機構で冷却制御しておく
6又、上記処理ガスは、例えばNF、J流量例えばIO
3CCMとI+2流量例えば503CCMとする。即ち
、 NF、と11.を1=5の割合で供給する。そして
、導電性の支持体(至)とチャンバ■壁間に、RF電源
■からバイアス電圧例えば140(−V)の電力密度例
えば0.5W/aJを印加する。即ち、上記支持体(イ
)に電力が印加され、反応チャンバα)が接地電極のた
め、上記支持体に)との間に放電がおこる。すると半導
体ウェハ■上に供給された処理ガスがプラズマ化され、
励起状態となる。この状態でNF、から主にFラジカル
(F”)とF−(イオン)が発生する。ここでF兼は同
時に供給されたH%と反応し、HFとして排気口(11
)から排気される。
又F−は、半導体ウェハ■に形成された自然酸化[FJ
 (Sin、)と反応して1例えば60〜100A/+
win程度でエツチングする。このようなエツチング処
理を所定時間行ない、ウェハ■上に形成された自然酸化
膜を除去する。
ここで、上記条件のエツチングによる、Sin、とSL
についてのエツチングの選択性を下表に示す。
(Sin、か自然酸(iffの場合エツチングレートは
2〜3倍である)上記表からもわかるように、たとえ自
然酸化膜のエツチング終点をオーバーしてエツチングし
たとしても、Siと反応するFにがHlkによってほぼ
排気される。このため、Siのエツチングはほとんど行
なわれず、Sin、のエツチングを正確に行なえる。
上記のようなプラズマエツチング処理を終了後。
半導体ウェハ■の被処理面に化学的気相成長法により金
属薄膜を形成する(Fl)。
この処理は、反応チャンバω内を所望の低圧状態例えば
100〜200mmTorrに保つ如く、真空ポンプ(
12)で排気制御する。そして、IRクランプ10)か
ら加熱光である赤外光を設置板■に周縁が支持されたウ
ェハ■の裏面に照射する。このことにより、この設置板
(3)に設置されている半導体ウェハ■が急加熱される
この時、半導体ウェハ■の被処理面の温度をIRクラン
プ10)で例えば40〜530℃程度となる如くウェハ
■から放射される赤外線をパイロメーターを用いて制御
するか、高感度熱電対を用いてウェハ■の温度を直接検
知して制御する。そして、ガス導入口(I3)を開いて
、流量制御機構(14)で反応ガスを構成する膜成長用
ガス例えばすF6 とキャリアガス例えばH2及びAr
を流出し、化学的な気相成長を行なう。この処理に際し
、支持体(イ)のウェハ■当接面は熱伝導率の低いセラ
ミック等で構成すると、ウェハ■の熱分布が一様となり
、処理ムラが防止できる。
上記のように化学的な気相成長を行なうと、半導体ウェ
ハ■の被処理面等に形成されたホール等に金属例えばW
(タングステン)の膜を選択的に堆積することができる
そして、所望の膜形成が終了すると、反応ガスの流出が
止められ、昇降機構■で保持体(8)がウェハ■を支持
した状態で降下し、ゲートバルブ(17)が開かれ(I
)、伸縮回転自在なハンドアーム(18)により半導体
ウェハ■を反応チャンバ■より搬出する(、■)ととも
にゲートバルブ(17)を閉じて(K)処理が完了する
。この処理が完了後、カセット(19)内に未処理ウェ
ハが無いか確認しくL)、未処理ウェハがある場合再び
上記のドライエツチング処理および化学的気相成長処理
を実行し、未処理ウェハがない場合、終了する。
上述したようにこの実施例によれば、被処理基板例えば
半導体ウェハに形成された酸化膜例えば5in2をエツ
チングするに際し、エツチングガスとして少なくともN
F、とH2を含むガスを用いて行なうことにより、後工
程処理に悪影響を及ぼすことなく正確なエツチング処理
が行なえる。特に、半導体ウェハ(SL)に形成された
5in2fftJをエツチングする場合、SLに対して
Sin、のエツチングの選択比を向上することができる
ので、SiO□のエツチング終点をオーバーしても、S
jのエツチングはほとんど行なわれず、正確な処理が実
行できる。
この発明は上記実施例に限定するものではなく、例えば
エツチングガスとしてNF、と11.を含むものなら何
れでも良く、処理条件例えば各ガスの流h【、電力、圧
力、温度、バイアス電圧も適宜対応可能である。又、 
NF3 とH2のガス流量比は、はぼ1:5とすること
が望ましいが、これに限定しなくとも良い。
又、被処理基板は、半導体ウェハでなくとも液晶テレビ
などに用いられるLCD基板などでも何れでも良い。
さらに、被エツチング膜は、半導体ウェハに形成された
自然酸化膜(Sin、 )でなくとも、人工的に形成し
た5in2膜でも良く、他の酸化膜に応用できることは
言うまでもない。
さらに又、エツチング処理はプラズマエツチングでなく
とも良く、エツチングガスを励起状態とするものなら何
れでも良い。
さらに又、エツチング処理後の成膜処理も何れでも良く
1例えばプラズマCVD処理で行なっても良いことは言
うまでもない。
(他の実施例) 次に、上記実施例で説明したNF3 + Hz を含む
処理ガスにより、他の暎をエツチングするものに適用し
た一実施例について説明する。
半導体製造工程には、ウェハ膜上に配線されたA11I
(アルミニウム)膜上のスルーホールに、高融点金属例
えばW(タングステン)膵を選択的に穴埋めする工程が
ある。この工程で、 Affi[を形成する装置とW膜
を形成する装置が違う装置なので。
各工程間で、搬送のためAQll’i!は大気中に晒さ
れることになる。すると、この時にAQH上に自然酸化
膜であるA11l、O,(アルミナ)暎が形成されてし
まう。
この形成された状態をオージェ電子分光装置により分析
した結果を第3図に示す、縦軸は各原子(0,F、Ai
l、SL)の割合を示し、横軸は表面からの深さを示し
ている。また、この分析に際し、AQz03膜の分析対
象状態をかえないために、予めアモルファスシリコン(
Si)膜をAItzos IPiI上にキャップとして
形成し、4601Mを大気と遮断した状態としている。
この図かられかるように、表面から約300人 までは
rsiJが80%以上であり、アモルファスシリコン膜
を示し、約300〜500人の深さでは「o」が増加し
ており、Aも03膜を示し、500Å以下ではri」が
80%以上の一定値となりAl1膜を示している。この
ように、 AQ膜上に自然酸化膜であるAl−03JJ
a’が形成された状態でW膜を形成してもAg、O,膜
の電気抵抗が大きいため品質が低下してしまう。そこで
、wHを形成する前に真空中でAff、 O,膜を取り
除く必要がある。このA1220.膜のエツチング処理
を上記実施例と同様の装置で行なったものを次に示す。
この処理は、まず、反応チャンバω内を所望の低圧状態
例えば200mTorrに保つように真空ポンプ(12
)で排気制御しておく、そして、ガス導入口(13)を
開いて、流量制御機W(14)で流量を調節しながら処
理ガスを均一に拡散して上記ウェハ膜上に供給する。こ
の時、ウェハ■温度が例えば20膜程度になるように、
支持体(へ)を図示しない冷却機構で冷却制御しておく
。そして、導電性の支持体@)とチャンバの壁間に、 
RF電源■から電力密度例えば0.5w/cd を印加
する。すると、上記支持体(イ)に電力が印加され1反
応チャンバ■が接地電極のため、上記支持体(イ)との
間に放電がおこる。このことにより、半導体ウェハ膜上
に供給された処理ガスがプラズマ化され、励起状態とな
り、 AQ、O。
膜がエツチングされる。
このエツチング状態をオージェ電子分光装置により分析
した結果を第4図、第5図、第6図に示す。縦軸は各原
子(0,F、AQlsi)の割合を示し、横軸は表面か
らの深さを示している。また、この分析に際し、エツチ
ング処理後の分析対象状態をかえないために、予め、エ
ツチング処理と連続動作でアモルファスシリコン(SL
)膜をエツチング処理後の表面にキャップとして形成し
、処理面を大気と遮断した状態としている。第4図は、
と記に示すNF、+H2によるプラズマエツチング処理
を2分間行なった時の分析結果を示し、第5図は、プラ
ズマエツチングを5分間、第6図はプラズマエツチング
を10分間行なった時の分析結果を示す。これらの図か
られかるように、第3図で示したエツチングを行なわな
い場合に比べて、エツチングを実行した時は、夫々酸素
濃度が低下しており、NF3++(、プラズマエツチン
グで、 Agzoa 膜がエツチングできていることを
示している。また、エツチング時間を長くするにしたが
い酸素濃度が低下しており、プラズマエツチングを10
分間(第6図)行なった時には、はぼAQ、O,膜が除
去できることを示している。このNF3+H,のプラズ
マエツチング時間と「0」の相対比を第7図に示す。
上述したようなNF、+)J、a ガスでプラズマエツ
チング処理を行ない、その後連続動作で上記実施例を同
様な半導体ウェハ■の被処理面に化学的気相成長法によ
り金属薄膜例えばW膜を形成する。
上述したようにこの実施例によれば、被処理基板例えば
半導体ウェハに形成された酸化膜例えばA Q20.膜
をエツチングするに際し、エツチングガスとして少なく
ともNF、  とH2を含む、ガスを用いて行なうこと
により、正確に自然酸化膜を除去することができるにこ
で、AQ=0= Fのエツチング処理を他の処理ガスで
行なった時のオージェ電子分光装置の分析結果を第8図
、第9図に示す、第8図としては、エツチングガスとし
てArを用い、10分間プラズマ処理したものを示し、
第9図では、エツチングガスとしてNF3のみを用い、
2分間プラズマ処理したものを示しているにれらかられ
かるように、NF3+)I、ガスを使用したプラズマエ
ツチングの方が、他の処理ガスを檜柑キ≠使用するのと
比軸してエツチング効果が高いことを示している。
また、RF主電源らの電力密度を低く押えることができ
るので被処理基板であるウェハに与えるダメージを押え
ることができる。
また、 NF3 に11□を混ぜると、エツチング速度
を低く押えることができ、極薄い膜例えば自然酸化膜な
どをエツチングする際に、エツチング制御を容易に行な
うことができる。
【図面の簡単な説明】
第1図は本発明方法の一実施例を説明するためのエツチ
ング及びCVD処理を行なう装置構成説明図、第2図は
第1図装置による処理動作を示すフロー図、第3図は第
1図の他の実施例を説明するための自然酸化膜の濃度を
示す図、第4図から第6図は第3図の自然酸化1漠をプ
ラズマエツチングした時の分析濃度を示す図、第7図は
第4図から第6図において、酸素の相対比とエツチング
時間を示した図、第8図、第9図は第4図から第6図の
エツチングガスと違うガスを用いたときの分析結果を示
す図である。 1・・・反応チャンバ、   2・・・半導体ウェハ、
3・・・設置板、      4・・・支持体、6・・
・RF主電源     13・・・ガス導入口。 特許出願人 東京エレクトロン株式会社第1図 @ 2 M 第3図 第5図 第7図 H2NF3 plasma rfIH 第8図

Claims (1)

    【特許請求の範囲】
  1. 少なくともNF_3とH_2を含む処理ガスを用いてエ
    ッチングすることを特徴とするドライエッチング方法。
JP26339888A 1988-06-29 1988-10-19 ドライエッチング方法 Pending JPH0277124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26339888A JPH0277124A (ja) 1988-06-29 1988-10-19 ドライエッチング方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-161435 1988-06-29
JP16143588 1988-06-29
JP26339888A JPH0277124A (ja) 1988-06-29 1988-10-19 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH0277124A true JPH0277124A (ja) 1990-03-16

Family

ID=26487581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26339888A Pending JPH0277124A (ja) 1988-06-29 1988-10-19 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH0277124A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620559A (en) * 1994-03-18 1997-04-15 Fujitsu Limited Hydrogen radical processing
EP0807968A2 (en) * 1996-05-13 1997-11-19 Kabushiki Kaisha Toshiba Etching a metal silicide with HC1 and chlorine
US5919336A (en) * 1993-03-31 1999-07-06 Fujitsu Limited Apparatus for fabricating semiconductor device and method for fabricating semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6153732A (ja) * 1984-08-23 1986-03-17 Daikin Ind Ltd シリコン酸化膜の光照射によるエツチング方法
JPS62237729A (ja) * 1986-04-08 1987-10-17 Toshiba Corp シリコン酸化物のドライエツチング方法
JPS6370528A (ja) * 1986-09-12 1988-03-30 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション シリコン半導体表面の無マスクの高速エッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6153732A (ja) * 1984-08-23 1986-03-17 Daikin Ind Ltd シリコン酸化膜の光照射によるエツチング方法
JPS62237729A (ja) * 1986-04-08 1987-10-17 Toshiba Corp シリコン酸化物のドライエツチング方法
JPS6370528A (ja) * 1986-09-12 1988-03-30 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション シリコン半導体表面の無マスクの高速エッチング方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919336A (en) * 1993-03-31 1999-07-06 Fujitsu Limited Apparatus for fabricating semiconductor device and method for fabricating semiconductor device
US5620559A (en) * 1994-03-18 1997-04-15 Fujitsu Limited Hydrogen radical processing
EP0807968A2 (en) * 1996-05-13 1997-11-19 Kabushiki Kaisha Toshiba Etching a metal silicide with HC1 and chlorine
EP0807968A3 (en) * 1996-05-13 1999-07-28 Kabushiki Kaisha Toshiba Etching a metal silicide with HC1 and chlorine

Similar Documents

Publication Publication Date Title
US20240301584A1 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
KR0139793B1 (ko) 막형성 방법
KR101005953B1 (ko) 절연막 형성 방법
JP2002529912A (ja) 化学気相堆積膜のその場での堆積後表面パッシベーション方法
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP3258885B2 (ja) 成膜処理装置
JP7468946B2 (ja) 基板処理方法
CN109778140B (zh) 清洁方法和成膜方法
JP2000294542A (ja) 気相加工方法及びその装置
JPH0277124A (ja) ドライエッチング方法
JPH0722393A (ja) ドライエッチング装置及びドライエッチング方法
TW202230510A (zh) 基板處理方法
KR20220011582A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
WO2015011829A1 (ja) 基板処理装置及び半導体装置の製造方法
JPH09129611A (ja) エッチング方法
JP2001308085A (ja) 熱処理方法
JP2509820B2 (ja) 成膜装置
JP2641910B2 (ja) 処理装置
CN118588526A (zh) 处理方法和处理装置
JP2002305150A (ja) 成膜方法及びその装置
JPH0238571A (ja) 処理装置
JPH03138931A (ja) 成膜方法
JPH01307443A (ja) プラズマ処理装置
JPH07278816A (ja) 被処理体の処理方法
JP2003055767A (ja) 金属シリサイド膜の成膜方法