KR0139793B1 - 막형성 방법 - Google Patents

막형성 방법

Info

Publication number
KR0139793B1
KR0139793B1 KR1019900001950A KR900001950A KR0139793B1 KR 0139793 B1 KR0139793 B1 KR 0139793B1 KR 1019900001950 A KR1019900001950 A KR 1019900001950A KR 900001950 A KR900001950 A KR 900001950A KR 0139793 B1 KR0139793 B1 KR 0139793B1
Authority
KR
South Korea
Prior art keywords
processing chamber
gas
dry etching
substrate
wafer
Prior art date
Application number
KR1019900001950A
Other languages
English (en)
Other versions
KR900013588A (ko
Inventor
토모노리 나리타
Original Assignee
고다까 토시오
도오교오 에레구토론 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고다까 토시오, 도오교오 에레구토론 가부시끼 가이샤 filed Critical 고다까 토시오
Publication of KR900013588A publication Critical patent/KR900013588A/ko
Application granted granted Critical
Publication of KR0139793B1 publication Critical patent/KR0139793B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/006Apparatus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/017Clean surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/906Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

막 형성 방법
제 1 도는, 본 발명의 방법을 실시하기 위한장치의 단면도,
제 2 도는, 제 1 도에 나타낸 장치의 일부를 구성하는 에칭용기를 나타낸 단면도,
제 3 도는, 제 1 도에 나타낸 장치의 일부를 구성하는 CVD 용기를 나타낸 단면도,
제 4 도는, 제 2 도에 나타낸 에칭용기의 전극의 배치를 나타낸 도면,
제 5 도는, 접촉구멍의 지름에 의한 접촉저항의 변화를 드라이에칭을 행하는 경우와 행하지 않는 경우와를 비교하여 나타낸 그래프,
제 6 도 a 내지 제 6 도 f 는, 본 발명의 방법을 적용하는 MOS 트랜지스터의 제조 공정을 나타낸 단면도,
제 7 도는, 제 1 도에 나타낸 장치의 변형예를 나타낸 단면도 이다.
*도면의 주요 부분에 대한 부호의 설명
1 : 제 1 처리실 2 : 제 2 처리실
3 : 반송실 4 : 수납부
5 : 웨이퍼 6 : 웨이퍼 설치판
7 : 유지부재 8 : 승강기구
9 : 웨이퍼 유지부재 10a, 10b : 배기구
11 : 석영(石英)실 12a, 12b : 가스 도입관
13a, 13b : 플라즈마 발생전극 14 : 메쉬판
15 : 웨이퍼 설치링 16 :유지부재
17 : 승강기구 18 : 웨이퍼 유지부재
20 : 할로겐 램프 21a, 21b : 배기구
22a, 22b : 가스도입관 24 : 원반 형상 제어판
25a, 25b : 게이트 밸브 26a, 26b : 핸드아암
27a, 27b : 게이트 밸브 28 : 캐리어(Carrier)
31 : P 형 실리콘 웨이퍼 32 : 열산화막
33 : n 형 다결정 실리콘 34 : 텅스텐 규화물층
35 : 게이트 전극 36 : 소오스 영역
37 : 드레인 영역 38 : 층간 절연막
39 : 소오스 전극 40 : 드레인 전극
본 발명은 금속등의 도전층의 형성방법에 관한 것으로, 특히 플라즈마를 사용한 선택적인 퇴적(堆積)방법에 관한 것이다.
근년, 초 LSI(largo scaled integrated ciruit)등의 직접회로의 고직접화, 고속화, 고정밀도화에 따라, 게이트 전극의 형성이나, 접촉구멍 및 통과구멍내에로의 도전성재료의 퇴적을 위하여, 다결정 실리콘에 비해 10 분의 1 이하의 낮은 저항을 가지는 W(텅스텐)등의 고융점 금속을 선택적으로 용착하는 기술이 중요하게 되었다.
이와 같은 선택적인 용착작용에 의하여 금속박막을 형성하는 수단으로서는, 그 선택성의 유지를 위하여 피처리기판을 적외선에 의하여 급가열하고, 막 성장용 가스를 피처리기판의 피처리기면 위에서 성장 시키는 CVD(Chemical vapor deposition)장치가 있다.
CVD장치를 사용하여 금속박막을 형성하는 경우, 앞의 공정으로부터 피처릭기판 예를들면 실리콘 웨이퍼틀 CVD장치로 이송할 때, 실리콘 웨이퍼 표면에, 예를들면 수십옹구스트롬(Å)의 막두께의 자연 산화막(Sio2)이 형성되어 버린다.
이와같은 자연산화막이 형성된 실리콘 웨이퍼 위에 금속박막을 형성하면, 실리콘웨이퍼와 금속박막과의 사이의 접촉저항이 높게되고, 또한 금속박막이 실리콘 웨이퍼로부터 박리(剝離)하여 버리는 등, 반도체 장치의 품질의 저하를 초래하고 있었다.
이와같은 것을 방지하고, 반도체 장치의 품질을 향상시키기 위하여, 실리콘 웨이퍼 표면의 자연산화막을 드라이 에칭(Dry etching)에 의하여 제거하고, 그후, CVD 공정을 행하는 것이 고려되고 있다.
그러나, 상술의 드라이에칭과 CVD 공정과를 동일의 용기내에서 행하는 경우에는, 다음과 같은 문제점이 있다.
먼저, CVD 장치내에 에칭용의 플라즈마 발생전극을 형성할 필요가 있으나, 에칭중에 플라즈마 발생전극으로부터 Fe 등의 중금속이 발생해 버린다.
이 중금속은, 게이트 전극이나 확산 영역을 오염하고, 장치의 성능을 저하시켜 버린다.
또한, 에칭때에 플라즈마 중의 이온의 실리콘 웨이퍼 표면에로의 충격에 의하여 실리콘 웨이퍼가 손상하는 일이 있다.
이들을 방지하려면, 실리콘 웨이퍼가 플라즈마에 휩쓸리지 않도록 하면 좋으나, 그렇게 하기 위하여는 용기의 구조를 개조 할 필요가 있다.
이와같은 용기의 구조의 개조에 관한 종래의 기술로서, 일본국 특개소 60-221572 호, 60-238134 호, 61-95887 호, 61-231166 호 62-2131112 호, 62-250652 호 등이 있다.
이들 공보에는, 진공 처리실과 다른 처리실과를 조합한 것이 개시되어 있으나, 실리콘 웨이퍼 표면의 자연산화막을 드라이에칭에 의하여 제거하고, 그후 CVD 공정을 행하는 일에 대하여는 아무것도 기재되어 있지 않다.
본 발명의 목적은, 전극으로 부터의 중금속에 의한 게이트 전극이나 확산 영역의 오염, 및 이온충격에 의한 기판의 손상을 발생하는 일 없고, 기판표면의 자연산화막을 효과적으로 제거할 수 있고, 고성능의 반도체 장치의 제조를 가능하게 하는 도전층의 막형성방법을 제공하는 것에 있다.
본 발명의 다른 목적은, 전극으로 부터의 중금속에 의한 게이트 전극이나 확산 영역의 오염, 및 이온 충격에 의한 기판의 손상을 발생하는 일 없고, 기판 표면의 자연산화막의 효과적인 제거를 가능하게 하는, 고성능의 MOS 형 반도체 장치의 게이트 전극의 형성방법을 제공하는 것에 있다.
본 발명의 또 다른 목적은, 전극으로 부터의 중금속에 의한 게이트 전극이나 확산 영역의 오염, 및 이온 충격에 의한 기판의 손상을 발생하는 일 없고, 기판 표면의 자연산화막의 효과적인 제거를 가능하게 하는, 고성능의 반도체 장치의 확산 영역에로의 접촉구멍의 형성방법을 제공하는 것에 있다.
본 발명에 의하면, 비산화성 분위기로 유지된 제 1 처리실 내에서 기판 표면을 드라이에칭에 의하여 처리하여 기판 표면의 자연산화막을 제거하는 공정, 처리된 기판을 제 1 처리실으로부터 제 2 처리실에로, 비산화성 분위기를 유지하면서 반송하는 공정, 및 제 2 처리실 내에서 감압 CVD 에 의하여 기판 표면에 고융점 금속막을 형성하는 공정을 구비하는 도전성층의 막형성 방법이 제공된다.
또한 본 발명에 의하면, 반도체 기판의 표면에 게이트 산화막을 형성하는 공정, 이 게이트 산화막위에 다결정 실리콘층을 형성하는 공정, 비산화성분위기로 유지된 제 1 처리실 내에서 다결정 실리콘층 표면을 드라이 에칭에 의해 처리하여 다결정 실리콘층 표면의 자연산화막을 제거하는 공정, 처리된 기판을 제 1 처리실로부터 제 2 처리실에로, 비산화성 분위기를 유지하면서 반송하는 공정, 및 제 2 처리실 내에서 감압 CVD 에 의하여 다결정 실리콘층 표면에 고융점 금속 규화물층을 형성하는 공정, 및 다결정 실리콘층 및 고융점금속 규화물층을 패턴형성하여 다결정 실리콘층 및 고융점금속 규화물층으로 이루어진 게이트 전극을 형성하는 공정을 구비하는 MOS형 반도체 장치의 게이트 전극의 형성방법이 제공된다.
또한, 본 발명에 의하면, 반도체 기판 표면에 게이트 산화막 및 게이트 전극을 형성하는 공정, 반도체 기판에 불순물을 도입하여 소오스 및 드레인 영역을 형성하는 공정, 비산화성 분위기를 유지된 제 1 처리실 내에서 소오스 및 드레인 영역 표면을 드라이 에칭에 의해 처리하여 소오스 및 드레인 영역표면의 자연 산화막을 제거하는 공정, 처리된 기판을 제 1 처리실로부터 제 2 처리실에로, 비산화성 분위기를 유지하면서 반송하는 공정, 및 제 2 처리실내에서 감압 CVD 에 의하여 소오스 및 드레인 영역 표면에 고융점 금속을 퇴적하는 공정을 구비하는 MOS 형 반도체 장치의 소오스 및 드레인 전극의 형성방법이 제공된다.
[실시예]
이하, 본 발명을, 반도체 장치 제조공정에 있어서 실리콘 웨이퍼 상에로의 고융점 금속층의 형성에 적용한 예에 관하여 설명한다.
제 1 도는, 본 실시예에 사용되는 장치를 나타낸다.
이 장치는, 에칭을 행하는 제 1 처리실 (1) 과, CVD 를 행하는 제 2 처리실(2)과, 제 1 연소실(1)으로부터 제 2 연소실(2)에로 기판을 반송하는 반송실(3)과, 기판을 수납하는 수납부(4)로 구성된다.
제 1 처리실(1)은, 제 2 도에 나타낸 바와같이, 냉각수동에 의하여 벽면이 냉각가능하고, 또한 기밀한 원통형상체로서, 알루미늄제 이다.
이 제 1 처리실(1)의 상부에는, 반도체 웨이퍼 예를들면 실리콘 웨이퍼의 피처리면이 아래쪽으로 되도록 설치가능한 웨이퍼 설치판(6)이 형성되어 있다.
이 웨이퍼 설치판(6)은, 금속에 의한 오염을 방지하기 위하여, 예를들면 표면이 전기분해된 알루미늄으로 된다.
웨이퍼 설치판(6)은, 예를들면 13.56MHZ의 RF 전원과 전기적으로 접촉되어 있다.
또한, 웨이퍼 설치판(6)에는, 제 1 처리실(1)의 벽면과 동일의 온도로 냉각가능하도록 도시하지 않은 냉각기구가 형성되어 있다. 웨이퍼 설치판(6)은, 그 바깥둘레 가장자리부에서 원통형상의 유지부재(7)에 의해 유지되어 있다.
웨이퍼 설치판(6)의 근방에는, 공기 실린더 등의 승상기구(8)를 구비한 웨이퍼 유지부재(9)가 형성되어 있고, 이 웨이퍼 유지부재(9)에 의하여, 웨이퍼(5)의 바깥둘레 가장자리부가 유지되고 웨이퍼 설치판(6)에 고정되어 있다.
또한, 웨이퍼 설치판(6)의 근방에는 제 1 처리실(1)내를 진공배기하기 위한, 예를들면 2 개의 배기구(10a),(10b)가 형성되어 있다.
이들 배기구(10a),(10b)는, 제 1 처리실(1)내를 소망의 압력으로 감압 및 반응가스등을 배출가능하도록, 진공펌프 예를들면 티어보분자 펌프(도시않됨)등에 접속되어 있다.
제 1 처리실(1)의 하부에는, 바닥이 있는 원통형상의 석영실(11)이 형성되어 있다.
이 석영실(11)의 바닥부에는, 가스도입관(12a),(12b)이 형성되어 있다.
이 가스도입관(12a),(12b)은, 도시하지 않은 유량제어기구를 통하여 가습공급원에 접속 되어 있다.
또한, 석영실(11)의 바깥쪽면에는, 석영실(11)내로 도입된 에칭 가스를 여기하여 플라즈마를 형성하기 위한 한쌍의 플라즈마 발생전극(13a),(13b)이 대항하여 배치되어 있다.
이들 플라즈마 발생전극(13a),(13b)은 제 3 도에 나타낸 바와같이, 서로 절연된 반원통 형상으로, 석영실(11)을 둘러싸도록 형성되어 있다.
이들 플라즈마 발생전극(13a),(13b)중 플라즈마 발생전극(13a)은 예를들면 13.56 HZ 의 RF 전원에 접속되어 있고, 플라즈마 발생전극(13b)은 접지되어 있다.
석영실(11)의 상부개구부와 웨이퍼 설치핀(6)과의 사이에는, 실리콘 웨이퍼가 이온 충격에 의하여 손상을 받는 것을 방지하기 위하여, 메쉬(Mesh)판(14)이 형성되어 있다.
이 메쉬판(14)은, 예를들면 알루미늄 합금으로된 메쉬를 전기분해한 것이다.
이와같이하여, 실리콘 웨이퍼 표면의 자연산화막을 제제거하기 위한 제 1 처리실(1)이 형성되어 있다.
다음에, 표면의 자연산화막이 제거된 실리콘웨이퍼 표면에, CVD 에 의하여 고융점금속을 퇴적하기 위한 제 2 처리실에 대하여 설명한다. 제 2 처리실(2)은, 제 4 도에 나타낸 바와 같이, 냉각수등에 의하여 벽면이 냉각가능하며, 또한 긴밀한 원통형상체로서, 알루미늄제이다.
이 제 2 처리실(2)의 상부에는, 실리콘웨이퍼의 피처리면이 아래쪽으로 향하도록 설치가능한 웨이퍼 설치링(15)이 형성되어 있다. 이 웨이퍼 설치링(15)은 그의 바깥둘레부에 있어서 원통형상의 유지부재(16)에 의하여 유지된다.
웨이퍼 설치링(15)의 근방에는, 공기실린더등의 승강기구(17)를 갖춘 웨이퍼 유지부재(18)가 형성되어 있고, 이 웨이퍼 유지부재(18)에 의하여, 웨이퍼(5)의 바깥둘레부가 지지되고, 웨이퍼설치링(15)에 고정된다.
또한, 웨이퍼 설치링(15)의 위쪽에는, 할로겐 램프(20)가 형성되어, 이 할로겐 램프(20)에 의하여 석영유리제의 창을 통하여 웨이퍼(5)를 예를들면 섭씨 300 내지 1000 도로 급가열 된다.
또한, 웨이퍼 설치링(15)의 근방의 제 2 처리실(2)의 상부에는, 제 2 처리실(2)내를 진공배기하기 위한 예를들면 2 개의 배기구(21a),(21b)가 형성된다.
이들 배기구(21a),(21b)는 제 2 처리실(2)내를 소망의 압력으로 감압 및 반응가스등을 배출 가능하도록, 진공펌프 예를들면 터어보분자 펌프(도시않됨)등에 접속된다.
제 2 처리실(2)의 바닥부에는, 막성장용 가스, 캐리어 가스, 에칭가스등을 도입하기 위한 다수의 작은 가스도입구(22a),(22b)가 형성된다.
이 가스 도입구(22a),(22b)는, 도시하지 않은 유량 제어기구 예를들면 매스플로우콘트롤러(Mass Flow Controller)를 통하여 가스공급원에 접속된다.
웨이퍼 설치링(15)과 가스도입구(22a),(22b)의 사이에는, 가스도입구(22a),(22b)에서 제 2 처리실(2)내로 도입된 가스의 흐름을 제어하기 위한, 예를들면 스텝핑 모우터등의, 직선이동하는 이동기구를 갖춘 원반형상 제어판(24)이 형성된다.
이와같이하여 제 2 처리실(2)이 구성된다.
제 1 도에 나타낸 바와같이, 제 1 처리실(1)의 옆에는 게이트 밸브(25a)가, 제 2 처리실(2)의 측부에는 게이트 밸브(25b)가 각각 형성된다.
이들 게이트 벨브(25a),(25b)의 개폐는, 도시하지 않은 수단에 의하여 자동제어가능하다.
이들 게이트 밸브(25a),(25b)를 통하여 제 1 처리실(1)및 제 2 처리실(2)은, 반송실(3)에 접속된다.
반송실(3)에는, 웨이퍼(5)를 제 1 처리실(1)및 제 2 처리실(2)내로 반입 또는 반출하기 위한, 예를들면 신축회전이 자유로운 헨드아암(26a),(26b)이 형성된다.
반송실(3)은, 반송실(3)내를 원하는 압력으로 감압하는 진공펌프(도시않됨)에 접속된다.
또한, 반송실(3)은, 게이트 밸브(27a),(27b)를 통하여, 실리콘웨이퍼(5)를 수납하는 수납부(4)에 접속된다.
수납부(4)에는, 실리콘 웨이퍼(5)를 예를 들면 25 매, 소정의 간격으로 적재수납 가능한 얹어놓는대(도시않됨)가 내장되어 있다. 이상과 같이하여, 에칭 및 CVD를 진공중에서 연속하여 행하는 장치가 구성되어 있다.
또한, 이 장치의 동작은 도시하지 않은 제어 기구에 의하여 제어된다. 다음에, 이상 설명한 제 1 도에 나타낸 장치를 이용한, 실리콘 웨이퍼(5)에 대한 드라이에칭 및 CVD를 설명한다.
먼저, 게이트 밸브(27a)를 열고, 수납부(4)내의 캐리어(28)로부터 소정의 실리콘 웨이퍼(5)를, 미리 감압, 예를들면 10-3내지 10-4Torr 로 유지된 반송실(3)의 핸드아암(26)에 의하여 꺼낸다.
이때, 게이트 밸브(25a),(25b)는, 닫은 상태이며, 제 1 처리실(1)및 제 2 처리실(2)내는 진공펌프에 의하여 소정의 저압으로 유지되어 있다.
또한, 웨이퍼(5)의 꺼냄과 동시에 게이트 밸브(27a)는 자동적으로 닫힌다.
다음에, 제 1 처리실(1)의 게이트 밸브(25a)를 열고, 핸드아암(26)에 의하여(5)를 제 1 처리실(1)내로 반입한다.
이때, 웨이퍼 유지부재(9)는 승강기구(8)에 의하여 하강한 상태이며, 웨이퍼(5)피처리면이 아래쪽으로 향하도록 웨이퍼(5)를 웨이퍼 유지부재(9)상에 얹어놓는다.
그리고 승강기구(8)에 의하여 웨이퍼 유지부재(9)를 승강시켜, 웨이퍼(5)의 둘레부를 웨이퍼 설치판(6)과 웨이퍼 유지부재(9)로 끼워, 고정한다.
이 웨이퍼(5)의 설치판(6)으로의 고정이 종료하면, 핸드아암(26)을 반송실(3)내로 수납하고, 게이트 밸브를 닫는다. 다음에, 실리콘 웨이퍼(5)의 피처리면에 형성된 자연산화막을 드라이 에칭에 의하여 제거하는 세정처리를 행한다.
먼저, 제 1 처리실(1)내를 소망의 감압상태, 예를들면 200mmTorr로 유지하도록, 진공펌프에 의하여 배기한다.
그리고 가스 도입관(12a),(12b)로부터 예를들면 가스도입관(12a)에서는 H2가스, 가스도입관(12b)에서는 NF3가스를 도시하지 않은 유량제어 기구에서 이들 가스의 유량을 조절하면서, 석영실(11)내로 도입한다.
이와 동시에, 전극(13a)에 예를들면 수십 W 의 전력을 인가하면, 전극(13a),(13b)사이에 방전이 생기게 되고, 가스 플라즈마가 형성된다.
이에 의하여 형성된 플라즈마화된 처리가스가 웨이퍼(5)의 표면에 공급되어, 웨이퍼(5)표면의 자연 산화막을 에칭한다.
이 애칭을 소정시간, 예를들면 10 초간 행하고, 웨이퍼(5)표면의 자연 산화막의 정확한 제거를 행한다.
또한, H2가스 대신 N2가스를 사용하여도 좋다.
그후, 이들가스의 공급 및 방전을 정지하고, 웨이퍼(5)의 피처리면 상에, CVD 에 의하여 고융점 금속을 형성하기 위하여, 웨이퍼(5)를 제 1 처리실부터 제 2 처리실(2)로 진공증에 반송한다. 먼저, 게이트 밸브(25a)를 열고, 핸드아암(26)에 의하여 웨이퍼(5)를 제 1 처리실로부터 반송실(3)로 옮긴다.
그리고 게이트 밸브(25a)를 닫고, 핸드아암(26)을 소정각도 회전시킨다.
그후, 제 2 처리실(2)의 게이트 밸브(25b)를 연다.
그리고, 웨이퍼(5)를 핸드아암(26)에 의하여 제 2 처리실(2)로 반입한다.
제 2 처리실(2)에 있어서, 승강기구(17)에 의하여 웨이퍼 유지부재(18)는 하강한 상태이고, 웨이퍼(5)는 피처리면을 아래로 향하여 웨이퍼 유지부재(18)상에 얹어 놓는다.
다음에, 승강기구(17)에 의하여 웨이퍼 유지부재(18)가 상승하고, 웨이퍼(5)는 그 둘레부를 웨이퍼 설치링(15)과 웨이퍼 유지부재(18)사이에 끼워 웨이퍼 설치링(15)에 고정된다.
이 웨이퍼 설치링(15)에로의 고정이 종료하면, 핸드아암(26)은 반송실(3)내에 수납하고, 게이트 밸브(25b)를 닫는다.
그후, 웨이퍼(5)의 피처리면에 CVD 에 의하여 고융점 금속층의 형성을 다음과 같이 행한다.
즉, 먼저, 제 2 처리실(2)내를 소정의 감압상태, 예를들면 100 내지 200 mmTorr로 유지하도록 진공펌프로 배기한다.
다음에, 할로겐램프(20)에 의하여, 석영유리제의 창을 통하여 웨이퍼(5)의 뒷면을 조사하여 웨이퍼(5)를 급가열한다.
이때, 웨이퍼(5)로부터 방사되는 적외선을 파이로미터(Pyrometer)를 사용하여 검출함으로써, 또는 고감도 열전대를 사용하여 웨이퍼(5)의 온도를 직접 검출함으로써, 웨이퍼(5)의 피처리면의 온도를 예를들면 40 내지 530℃ 로 제어한다.
그리고 가스 도입구(22a),(22b)로부터 제 2 처리실(2)내로, 막성장 가스 예를들면 WF6및 SiH4와, 캐리어 가스 예를들면 H2및 Ar을 흘리고, CVD를 행한다.
그 결과, 웨이퍼(5)의 피처리면에 형성된 구멍등에 금속 예를들면 W(텅스텐)가 선택적으로 퇴적된다.
퇴적되는 금속으로서는 W(텅스텐)에 한하지 않고, WSi(규화 텅스텐), 다결정 실리콘 등을 이용하는 것도 가능하다.
소망의 금속층의 형성이 종료하면, 반응가스의 도입이 정지되고, 승강기구(17)에 의하여 웨이퍼 유지부재(18)가 웨이퍼(5)를 유지한 상태에서 하강하고, 게이트 밸브(25b)가 열린다.
그리고 신축회전이 자유로운 핸드아암(26)에 의하여 웨이퍼(5)가 제 2 처리실(2)에서 반출됨과 함께, 게이트 밸브(25b)가 닫히고, CVD 공정이 완료한다.
그후, 캐리어(28)내로 미처리웨이퍼가 있는지의 여부를 확인하고, 미처리웨이퍼가 있는 경우, 다시 상술한 드라이에칭 및 CVD를 행하고, 미처리 웨이퍼가 없을 때 모든 조작이 종료한다.
이상 설명한 방법에 따라 여러 가지의 크기의 접촉구멍내로 텅스텐을 선택적으로 퇴적한 경우의 접촉저항을, 드라이에칭을 행하지 않는 경우와 비교한 데이터를 제 5 도에 나타낸다.
제 5 도에 있어서 곡선(a)은 본 발명의 방법에 따라 드라이 에칭을 실시한 경우, 곡선(b)은 드라이 에칭을 행하지 않은 경우를 나타낸다.
제 5 도로부터 분명한 바와 같이, 본 발명의 방법에 의하면, 접촉 구멍의 직경에 관계없이 낮은 접촉저항이 얻어지지만, 드라이 에칭을 행하지 않은 경우에는 접촉저항이 높고, 또한 접촉구멍의 지름에 크게 영향을 받는다.
다음에 이상 설명한 드라이 에칭 및 CVD 의 연속 공정을 MOS 트랜지스터의 게이트 전극의 형성 및 소오스 및 드레인 전극의 형성에 적용한 예에 대해 설명한다.
제 6a 도 내지 제 6f 도는, MOS 트랜지스터의 제조공정을 나타내는 단면도이다.
또한, 게이트 전극의 형성을 위한 장치로서는, 제 7 도에 나타낸 장치를 사용한다.
이 장치는, 제 1 도에 나타낸 장치에, 제 2 처리실(2)과 동일한 구조를 갖는 게 3 처리실(2)을 게이트 밸브(25b)를 통하여 착설한 구성을 가진다.
먼저, 제 6a 도에 나타낸 바와같이, P형 실리콘 웨이퍼(31)의 표면에, 게이트 절연막으로 되는 열 산화막(32)(두께 : 100Å)을 형성한후, 제 7 도에 나타낸 장치의 제 3 처리실(2)내에서 제 6b 도에 나타낸 바와같이, n 형 다결정질 실리콘(33)(두께 : 1500Å)을 형성한다.
다음에, 실리콘 웨이퍼(31)를 제 3 처리실(2)에서 반송실(3)로, 또한 제 1 처리실(1)로 이동하고 여기서 드라이에칭을 행하여, 다결정질 실리콘(33)표면의 자연산화막을 제거한다.
다음에, 실리콘 웨이퍼(31)를 제 1 처리실(1)에서 반송실(3)로, 다시 제 2 처리실(2)로 이동하고, 여기서 CVD 에 의하여 제 6c 도에 나타낸 바와같이 텅스텐 규화물층(34)을 형성한다. 그후, 제 6d 도에 나타낸 바와같이, 다결정질 실리콘(33)및 텅스텐 규화물층(34)을 패턴형성하여, 다결정질 실리콘(33)및 텅스텐 규화물층(34)으로 되는 게이트 전극(35)을 형성한다.
다음에, 게이트 전극(35)을 마스크로서 사용하여 As를 찍고, 열처리하여, 제 6e 도에 나타낸 바와같이, 소오스 및 드레인 영역(36),(37)을 형성하고, 다시 전체면에 층간 절연막(38)을 형성한 후, 소오스 및 드레인영역(36),(37)상의 열산화막(32)및 층간절연막(38)에 접촉구멍을 형성한후, 전체면에 도전물질을 퇴적하고, 다시 패턴형성하여, 제 6f 도에 나타낸 바와같이 소오스 및 드레인 전극(39),(40)을 형성한다.
이와같이 하여 MOS 트랜지스터가 제조된다.
또한 제 1 도에 나타낸 장치를 사용하여 제 6f 도에 나타낸 소오스 및 드레인 전극(39),(40)의 형성에 본 발명의 에칭과 퇴적의 연속조작을 적용함이 가능하다.
즉, 접촉구멍을 형성한 후, 제 1 처리실(1)내에서 드라이에칭을 실시하고, 소오스 및 드레인 영역(36),(37)의 노출면의 자연산화막을 제거하고, 다음에 제 2 처리실(2)내에서 CVD 에 의하여 도전물질을 퇴적하며, 다음에 알루미늄으로 되는 상호접속층을 실시하여도 좋다.
상술한 바와같이 이 실시예에 의하면, 피처리기판 예를들면 반도체 웨이퍼의 자연산화막을 제거하여 피처리기판상에 고융점금속을 막형성할 때, 자연산화막의 제거용의 처리실과, 막형성용의 처리실을 각각 독립하여 형성하고, 진공상태중에서 웨이퍼를 반송함으로써, 웨이퍼가 대기에 휩쓸리지 않기 때문에, 자연 산화막에 의한 악영향을 방지하고 막형성처리를 정확하게 행할 수 있다.
또한, 각각의 처리를 전용의 처리실에서 행하므로, 중금속의 오염대책을 행하여 보다 정확한 처리를 행할 수 있다.
본 발명은 상기 실시예에 한정하는 것은 아니고, 처리실은, 2 개가 아니고 3 개 이상이어도 상관없다.
또한, 피처리기판은, 반도체 웨이퍼가 아니고 액정 텔리비젼등에 사용되는 LCD 기판등이라도 좋다.
또한, 피에칭막은, 반도체 웨이퍼에 형성된 자연산화막(SiO2)이 아니고, 인공적으로 형성한 SiO2막이어도 좋으며, 다른 산화막에도 응용가능하다.
또한, 에칭처리는 플라즈마 에칭이 아니어도 좋고, 에칭가스를 여기상태로 하는 것이라면 어떤 것이라도 좋다.
또한, 에칭처리후의 막형성 처리도 어떠한 것도 좋고, 예를들면 플라즈마 CVD 처리로 행하여도 좋다.

Claims (17)

  1. 비산화성 분위기로 유지된 제 1 처리실(1)내에서 기판 표면을 드라이 에칭에 의하여 처리하여 기판 표면의 자연 산화막을 제거하는 공정; 처리된 기판을 상기 제 1 처리실(1)로부터 제 2 처리실(2)로, 비산화성분위기를 유지하면서 반송하는 공정; 및 상기 제 2 처리실(2)내에서 감압 CVD 에 의하여 기판 표면에 고융점금속 또는 고융점금속화합물로 이루어지는 도전층을 형성하는 공정을 구비하는 도전층의 막 형성방법.
  2. 제 1 항에 있어서, 상기 드라이에칭은, 플라즈마를 사용한 화학적 드라이 에칭인 방법.
  3. 제 1 항에 있어서, 상기 드라이 에칭은, H2가스와 NF3가스를 상기 제 1 처리실(1)로 도입하고, 고주파전원을 인가함으로써 행해지는 방법.
  4. 제 1 항에 있어서, 상기 드라이 에칭은, N2가스와 NF3가스를 상기 제 1 처리실(1)로 도입하고, 고주파전원을 인가함으로써 행해지는 방법.
  5. 제 1 항에 있어서, 상기 고융점금속은 텅스텐인 방법.
  6. 제 1 항에 있어서, 상기 고융점 금속 화합물은 텅스텐 규화물인 방법.
  7. 제 1 항에 있어서, 상기 감압 CVD 는, 상기 기판을 가열하고, 상기 제 2 처리실(2)내로 WF6가스 및 SiH4가스를 도입함으로써 행해지는 방법.
  8. 반도체 기판 표면에 게이트 산화막을 형성하는 공정; 이 게이트 산화막상에 다결정 실리콘층을 형성하는 공정; 비산화성 분위기에 유지된 제 1 처리실(1)내에서 다결정 실리콘층 표면을 드라이 에칭에 의하여 처리하여 다결정 실리콘층 표면의 자연산화막을 제거하는 공정; 처리된 기판을 상기 제 1 처리실(1)로부터 제 2 처리실(2)로 비산화성 분위기를 유지하면서 반송하는 공정;상기 제 2 처리실(2)내에서 감압 CVD 에 의하여 다결정 실리콘층 표면에 고융점 금속규화물층을 형성하는 공정; 및 다결정 실리콘층 및 고융점 금속 규화물층을 패턴형성하여 다결정 실리콘 층 및 고융점 금속 규화물층으로 이루어지는 게이트 전극을 형성하는 공정을 구비하는 MOS 형 반도체 장치의 게이트 전극의 형성방법
  9. 제 8 항에 있어서, 상기 드라이에칭은 플라즈마를 사용한 화학적 드라이 에칭인 방법.
  10. 제 8 항에 있어서, 상기 드라이에칭은 H2가스와 NF3가스를 상기 제 1 처리실(1)내로 도입하고, 고주파 전원을 인가함으로써 행해지는 방법.
  11. 제 8 항에 있어서, 상기 드라이에칭은 N2가스와 NF3가스를 상기 제 1 처리실(1)내로 도입하고, 고주파 전원을 인가함으로써 행해지는 방법.
  12. 제 8 항에 있어서, 상기 고융점 금속규화물은, 텅스텐 규화물인 방법.
  13. 제 8 항에 있어서, 상기 감압 CVD 는, 상기 기판을 가열하고, 상기 제 2 처리실 내로 WF6가스 및 SiH4가스를 도입함으로써 행해지는 방법.
  14. 반도체 기판 표면에 게이트 산화막 및 게이트 전극을 형성하는 공정; 반도체 기판에 불순물을 도입하여 소오스 및 드레인 영역을 형성하는 공정; 비산화성 분위기로 유지된 제 1 처리실(1)내에서 소오스 및 드레인 영역 표면을 드라이 에칭에 의하여 처리하여 소오스 및 드레인 영역 표면의 자연산화막을 제거하는 공정; 처리된 기판을 제 1 처리실(1)로부터 제 2 처리실(2)로, 비산화성 분위기를 유지하면서 반송하는 공정; 및 제 2 처리실(2)내에서 감압 CVD 에 의하여 소오스 및 드레인 영역 표면에 고용점금속을 퇴적하는 공정을 구비하는 MOS 형 반도체 장치의 소오스 및 드레인 전극의 형성방법.
  15. 제 14 항에 있어서, 상기 드라이에칭은, 플라즈마를 사용한 화학적 드라이 에칭인 방법.
  16. 제 14 항에 있어서, 상기 드라이 에칭은, H2가스와 NF3가스를 상기 제 1 처리실(1)내로 도입하고, 고주파 전원을 인가함으로써 행해지는 방법.
  17. 제 14 항에 있어서, 상기 드라이에칭은, N2가스와 NF3가스를 상기 제 1 처리실(1)내로 도입하고, 고주파 전원을 인가함으로써 행해지는 방법.
KR1019900001950A 1989-02-17 1990-02-17 막형성 방법 KR0139793B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-37717 1989-02-17
JP37717 1989-02-17
JP3771789 1989-02-17

Publications (2)

Publication Number Publication Date
KR900013588A KR900013588A (ko) 1990-09-06
KR0139793B1 true KR0139793B1 (ko) 1998-07-15

Family

ID=12505267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900001950A KR0139793B1 (ko) 1989-02-17 1990-02-17 막형성 방법

Country Status (2)

Country Link
US (1) US4985372A (ko)
KR (1) KR0139793B1 (ko)

Families Citing this family (182)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508851B2 (ja) * 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
US5478780A (en) * 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
JP3023853B2 (ja) * 1990-08-23 2000-03-21 富士通株式会社 半導体装置の製造方法
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits
JP3163687B2 (ja) * 1991-11-12 2001-05-08 富士通株式会社 化学気相成長装置及び化学気相成長膜形成方法
DE4304849C2 (de) * 1992-02-21 2000-01-27 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 SiO2膜のエッチング方法
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
US5622595A (en) * 1992-06-16 1997-04-22 Applied Materials, Inc Reducing particulate contamination during semiconductor device processing
KR960002061B1 (ko) * 1992-10-05 1996-02-10 삼성전자주식회사 반도체 장치의 배선층 형성방법
JP3134137B2 (ja) * 1993-01-13 2001-02-13 東京エレクトロン株式会社 縦型処理装置
US5380677A (en) * 1993-06-23 1995-01-10 Vlsi Technology, Inc. Method for reducing resistance at interface of single crystal silicon and deposited silicon
JPH07115130A (ja) * 1993-10-14 1995-05-02 Toshiba Corp 半導体装置の製造方法
JP3326974B2 (ja) * 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
US6155198A (en) * 1994-11-14 2000-12-05 Applied Materials, Inc. Apparatus for constructing an oxidized film on a semiconductor wafer
US6699530B2 (en) * 1995-07-06 2004-03-02 Applied Materials, Inc. Method for constructing a film on a semiconductor wafer
US6465043B1 (en) 1996-02-09 2002-10-15 Applied Materials, Inc. Method and apparatus for reducing particle contamination in a substrate processing chamber
US5902494A (en) * 1996-02-09 1999-05-11 Applied Materials, Inc. Method and apparatus for reducing particle generation by limiting DC bias spike
US6121163A (en) 1996-02-09 2000-09-19 Applied Materials, Inc. Method and apparatus for improving the film quality of plasma enhanced CVD films at the interface
US6335280B1 (en) * 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
US5968279A (en) * 1997-06-13 1999-10-19 Mattson Technology, Inc. Method of cleaning wafer substrates
US6395192B1 (en) 1998-05-26 2002-05-28 Steag C.V.D. Systems Ltd. Method and apparatus for removing native oxide layers from silicon wafers
US20090004850A1 (en) * 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
JP4344320B2 (ja) * 2002-09-26 2009-10-14 東レエンジニアリング株式会社 接合装置
JP2004152862A (ja) * 2002-10-29 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
US20060051966A1 (en) * 2004-02-26 2006-03-09 Applied Materials, Inc. In-situ chamber clean process to remove by-product deposits from chemical vapor etch chamber
US7780793B2 (en) * 2004-02-26 2010-08-24 Applied Materials, Inc. Passivation layer formation by plasma clean process to reduce native oxide growth
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
US7494545B2 (en) * 2006-02-03 2009-02-24 Applied Materials, Inc. Epitaxial deposition process and apparatus
US8052799B2 (en) * 2006-10-12 2011-11-08 International Business Machines Corporation By-product collecting processes for cleaning processes
US20080242108A1 (en) * 2007-04-02 2008-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating semiconductor device
US7867900B2 (en) * 2007-09-28 2011-01-11 Applied Materials, Inc. Aluminum contact integration on cobalt silicide junction
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8771539B2 (en) 2011-02-22 2014-07-08 Applied Materials, Inc. Remotely-excited fluorine and water vapor etch
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8771536B2 (en) 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
US8679982B2 (en) 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en) 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
US8927390B2 (en) 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
WO2013070436A1 (en) 2011-11-08 2013-05-16 Applied Materials, Inc. Methods of reducing substrate dislocation during gapfill processing
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8765574B2 (en) 2012-11-09 2014-07-01 Applied Materials, Inc. Dry etch process
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US9064816B2 (en) 2012-11-30 2015-06-23 Applied Materials, Inc. Dry-etch for selective oxidation removal
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US8801952B1 (en) 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch
US10170282B2 (en) 2013-03-08 2019-01-01 Applied Materials, Inc. Insulated semiconductor faceplate designs
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US8895449B1 (en) 2013-05-16 2014-11-25 Applied Materials, Inc. Delicate dry clean
US9114438B2 (en) 2013-05-21 2015-08-25 Applied Materials, Inc. Copper residue chamber clean
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US8956980B1 (en) 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
US8951429B1 (en) 2013-10-29 2015-02-10 Applied Materials, Inc. Tungsten oxide processing
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9236265B2 (en) 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9117855B2 (en) 2013-12-04 2015-08-25 Applied Materials, Inc. Polarity control for remote plasma
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9263278B2 (en) 2013-12-17 2016-02-16 Applied Materials, Inc. Dopant etch selectivity control
US9190293B2 (en) 2013-12-18 2015-11-17 Applied Materials, Inc. Even tungsten etch for high aspect ratio trenches
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299538B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9136273B1 (en) 2014-03-21 2015-09-15 Applied Materials, Inc. Flash gate air gap
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9847289B2 (en) 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9159606B1 (en) 2014-07-31 2015-10-13 Applied Materials, Inc. Metal air gap
US9165786B1 (en) 2014-08-05 2015-10-20 Applied Materials, Inc. Integrated oxide and nitride recess for better channel contact in 3D architectures
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9355862B2 (en) 2014-09-24 2016-05-31 Applied Materials, Inc. Fluorine-based hardmask removal
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US9299583B1 (en) 2014-12-05 2016-03-29 Applied Materials, Inc. Aluminum oxide selective etch
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1138795A (en) * 1980-02-19 1983-01-04 Goodrich (B.F.) Company (The) Escape slide and life raft
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
US4517225A (en) * 1983-05-02 1985-05-14 Signetics Corporation Method for manufacturing an electrical interconnection by selective tungsten deposition
US4629635A (en) * 1984-03-16 1986-12-16 Genus, Inc. Process for depositing a low resistivity tungsten silicon composite film on a substrate
EP0157502A1 (en) * 1984-03-20 1985-10-09 WESTLAND plc Helicopter rotor
US4585517A (en) * 1985-01-31 1986-04-29 Motorola, Inc. Reactive sputter cleaning of semiconductor wafer
US4605479A (en) * 1985-06-24 1986-08-12 Rca Corporation In-situ cleaned ohmic contacts
US4619038A (en) * 1985-08-15 1986-10-28 Motorola, Inc. Selective titanium silicide formation
US4647361A (en) * 1985-09-03 1987-03-03 International Business Machines Corporation Sputtering apparatus
US4617087A (en) * 1985-09-27 1986-10-14 International Business Machines Corporation Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
EP0322466A1 (en) * 1987-12-24 1989-07-05 Ibm Deutschland Gmbh PECVD (plasma enhanced chemical vapor deposition) method for deposition of tungsten or layers containing tungsten by in situ formation of tungsten fluorides

Also Published As

Publication number Publication date
KR900013588A (ko) 1990-09-06
US4985372A (en) 1991-01-15

Similar Documents

Publication Publication Date Title
KR0139793B1 (ko) 막형성 방법
US20240301584A1 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US7524769B2 (en) Method and system for removing an oxide from a substrate
JP2024102093A (ja) 間隙充填堆積プロセス
US20230377958A1 (en) Cluster processing system for forming a metal containing material
JP2001196363A (ja) 基板を加熱及び冷却する方法及び装置
JP3204836B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP2000208498A (ja) 表面処理方法及びその装置
US20110272279A1 (en) Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same
EP0477990B1 (en) A method of enhancing the properties of a thin film on a substrate
JP3667038B2 (ja) Cvd成膜方法
JP3297857B2 (ja) クラスタツール装置
JP3793273B2 (ja) 半導体集積回路装置の製造方法
JPH03148829A (ja) 熱処理装置
JPH11354514A (ja) クラスターツール装置及び成膜方法
JPH02298270A (ja) 成膜方法
KR100221352B1 (ko) 다결정 실리콘의 형성방법 및 형성장치
JP2799471B2 (ja) 減圧処理装置
JP2509820B2 (ja) 成膜装置
JP3261440B2 (ja) アルミニウム膜の成膜方法
KR100331964B1 (ko) 원자층 증착 설비 및 이를 이용한 원자층 증착 방법
JPH03138931A (ja) 成膜方法
JPH0629234A (ja) 半導体装置の製造方法
JPS5922323A (ja) 半導体装置の製造方法
JPH01307443A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090225

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee