JPH02298270A - 成膜方法 - Google Patents

成膜方法

Info

Publication number
JPH02298270A
JPH02298270A JP2035849A JP3584990A JPH02298270A JP H02298270 A JPH02298270 A JP H02298270A JP 2035849 A JP2035849 A JP 2035849A JP 3584990 A JP3584990 A JP 3584990A JP H02298270 A JPH02298270 A JP H02298270A
Authority
JP
Japan
Prior art keywords
chamber
wafer
substrate
oxide film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2035849A
Other languages
English (en)
Inventor
Noriyoshi Narita
知徳 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2035849A priority Critical patent/JPH02298270A/ja
Publication of JPH02298270A publication Critical patent/JPH02298270A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は、成膜方法に関する。
(従来の技術および発明が解決しようとする課題)近年
、ウルトラL S I (Jarge 5caQed 
inte−gratsd circuit)等の集積回
路の高集積化、高速化、高密度化に伴い、ゲート電極の
形成や、コンタクトホール及びスルーホール内への導電
性物質のデポジシミンのために、ボリクリスラインシリ
コンに比べ10分の1以下の低い抵抗を有するW(tu
nlcsten)等の高融点金属を選択的にデポジット
する技術が重要となっている。
このようなセレクティブデポジションにより薄膜金属フ
ィルムを形成する手段としては、その選択性の維持のた
め、被処理基板を赤外m (infra−red ra
ys)により急加熱し、フィルムホーミングガスを被処
理基板の被処理面上に成長させるCVD (ehemi
caQvapordeposition)装置がある。
CVD装置を用いて薄膜金属フィルムを形成する場合、
前の工程から被処理基板例えばシリコンウェハをCVD
装置に移送する時、シリコンウェハ表面に1例えば数1
OAの膜厚の自然酸化膜(Sin、)が形成されてしま
う、 このような自然酸化膜が形成されたシリコンウェ
ハ上に薄膜金属フィルムを形成すると、シリコンウェハ
と薄膜金属フィルムとの間の接触抵抗が高くなり、かつ
薄膜金属フィルムがシリコンウェハから剥離してしまう
等、半導体装置の品質の低下を招いていた。
このようなことを防止し、半導体装置の品質を向上させ
るため、シリコンウェハ表面の自然酸化膜をドライエツ
チングにより除去し、その後、CVDプロセスを行なう
ことが考えられる。
しかし、上述のドライエツチングとCVDプロセスとを
同一のチャンバ内で行なう場合には、次のような問題点
がある。
まず、CVD装置内にエツチング用のプラズマ発生電極
を設ける必要があるが、エツチング中にプラズマ発生電
極からFa等の重金属が飛び出してしまう。この重金属
は、ゲート電極や拡散領域を汚染し、装置の性能を低下
させてしまう。
また、エツチングの際にプラズマ中のイオンがシリコン
ウェハ表面を衝撃することにより、シリコンウェハが損
傷することがある。これを防止するにはシリコンウェハ
がプラズマにさらされないようにすればよいが、そうす
るためにはチャンバの構造を改造する必要がある。
このようなチャンバの構造の改造に関する従来技術とし
て、特開昭60−221572号、60−238134
号。
61−95887号、61−231166号、 62−
213112号、62−250652号等がある。これ
ら公報には、真空チャンバと他のチャンバとを組合わせ
たものが開示されているが、シリコンウェハ表面の自然
酸化膜をドライエツチングにより除去し、その後、CV
Dプロセスを行なうことについては何ら記載されていな
い。
本発明の目的は、電極からの重金属によるゲート電極や
拡散領域の汚染、及びイオン衝撃による基板の損傷を生
ずることなく、基板表面の自然酸化膜を効果的に除去し
、高性能の半導体装置の製造を可能とする導電層の形成
方法を提供することにある。
本発明の他の目的は、電極からの重金属によるゲート電
極や拡散領域の汚染、及びイオン衝撃による基板の損傷
を生ずることなく、基板表面の自然酸化膜の効果的な除
去を可能とする、高性能のMO8型半導体装置のゲート
電極の形成方法を提供することにある。
本発明の更に他の目的は、電極からの重金属によるゲー
ト電極や拡散領域の汚染、及びイオン衝撃による基板の
損傷を生ずることなく、基板表面の自然酸化膜の効果的
な除去を可能とする、高性能の半導体装置の拡散領域へ
のコンタクトの形成方法を提供することにある。
本発明によると、非酸化性雰囲気に維持された第1のチ
ャンバ内で基板表面をドライエツチングにより処理して
基板表面の自然酸化膜を除去する工程、処理された基板
を第1のチャンバから第2のチャンバへ、非酸化性雰囲
気を維持しつつ搬送する工程、及び第2のチャンバ内で
減圧CVDにより基板表面に高融点金属フィルムを形成
する工程を具備する導電層の形成方法が提供される。
〔発明の構成] (課題を解決するための手段) この発明は、第1の処理室で被処理基板の自然酸化膜を
除去し、上記被処理基板を第1の処理室から第2の処理
室に真空中で搬送し、第2の処理室で、被処理基板に高
融点金属膜を形成することを特徴とする。
(作用効果) 第1の処理室で被処理基板の自然酸化膜を除去し、上記
被処理基板を第1の処理室から第2の処理室に真空中で
搬送し、第2の処理室で、被処理基板に高融点金属を形
成することにより、被処理基板の自然酸化膜を除去でき
、重金属の汚染も防止し、良好な成膜を実行することが
できる効果が得られる。
(実施例) 以下、本発明を、半導体装置製造工程におけるシリコン
ウェハ上への高融点金属層の形成に適用した例につき説
明す°る。
第1図は、エツチングを行なう第1のチャンバ1とCV
Dを行なう第2のチャンバ2と、第1のチャンバ1から
第2のチャンバ2へと基板を搬送する搬送チャンバ3と
、基板を収納する収納部4とから構成される。
第1のチャンバ1は、第2図に示すように、冷却水等に
より壁面が冷却可能で、かつ気密な円筒状体であり、ア
ルミニウム製である。第1のチャンバ1の上部には、半
導体ウェハ例えばシリコンウェハの被処理面が下向きに
なるように設置可能なウェハ支持電極6が設けられてい
る。このウェハ支持電極6は、メタルによる汚染を防止
するため、例えば表面がアルマイト処理されたアルミニ
ウムからなる。ウェハ支持電極6は1例えば13.56
M1lzのRF源と電気的に接続されている。またウェ
ハ支持電極6には、第1のチャンバ1の壁面と同一の温
度に冷却可能なように、図示しない冷却機構が設けられ
ている。
ウェハ支持電極(3は、その外周縁部において円筒状の
サポートメンバ7により支持されている。
ウェハ支持電極6の近傍には、エアシリンダ等の昇降機
構8を備えたウェハ支持機構9が設けられており、この
ウェハ支持機構9により、ウェハ5の外周縁部が支持さ
れ、ウェハ支持電極6に固定されている。また、ウェハ
支持電極6の近傍には、第1のチャンバ1内を真空排気
するための、例えば2つの排気口10a、 10bが設
けられている。これら排気口10a、 1Obは、第1
のチャンバ1内を所望の圧力に減圧及び反応ガス等を排
出可能なように、真空ポンプ例えばターボ分子ポンプ(
図示せず)等に接続されている。
第1のチャンバ1の下部には、有底円筒状の石英チャン
バ11が設けられている。この石英チャンバ11の底部
には、ガス導入パイプ12a、 12bが設けられてい
る。このガス導入バイブ12a、 12bは、図示しな
い流量制御機構を介してガス供給源に接続されている。
また、石英チャンバ11の外側側面には、石英チャンバ
11内に導入されたエツチングガスを励起してプラズマ
を形成するための一対のプラズマ発生電極13a、 1
3bが対向して配置されている。これらプラズマ発生電
極13a、 13bは、第3図に示すように、互いに絶
縁された半円筒状であり、石英チャンバ11を囲むよう
に設けられている。これらプラズマ発生電極13a、 
13bのうちプラズマ発生電極13aは例えば13.5
6MHzのRF源に接続されており、プラズマ発生電極
13bは接地されている。
石英チャンバ11の上部開口部とウェハ支持電極6との
間には、シリコンウェハがイオンの衝撃によりダメージ
を受けることを防止するため、メツシュ電極14が設け
られている。このメツシュ電極14は1例えばアルミニ
ウム合金からなるメツシュをアルマイト処理したもので
ある。このようにして、シリコンウェハ表面の自然酸化
膜を除去するための第1のチャンバ1が構成されている
次に、表面の自然酸化膜が除去されたシリコンウェハ表
面に、CVDにより高融点金属をデポジットするための
第2のチャンバ2について説明する。第2のす■シバ2
は、第4図に示すように、冷却水等により壁面が冷却可
能で、かつ気密な円筒状体であり、アルミニウム製であ
る。この第2のチャンバ2の1一部には、シリコンウェ
ハの被処理面がト向きになるように設置可能なウエノ)
支持リング15が設けられている。このウェハ支持リン
グ15は、その外周縁部において円筒状の支持部材16
により支持されている。
ウェハ支持リング15の近傍には、エアシリンダ等の昇
降機構17を備えたウェハ支持部材18が設けられてお
り、このウェハ支持部材18により、ウェハ5の外周縁
部が支持され、ウェハ支持リング15に固定されている
。また、ウェハ支持リング15の上方には、ハロゲンラ
ンプ20が設けられ、このハロゲンランプ20により1
石英ガラス製の窓を通してウェハ5を、例えば300〜
1ooo℃に急加熱される。
更に、ウェハ支持リング15の近傍の第2のチャンバ2
の上部には、第2のチャンバ2内を真空排気するための
、例えば2つの排気IT]21a、 21bが設けられ
ている。これら排気口21a、 21bは、第2のチャ
ンバ2内を所望の圧力に減圧及び反応ガス等を排出可能
なように、真空ポンプ例えばターボ分子ポンプ(図示せ
ず)等に接続されている。
第2のチャンバ2の底部には、デポジションガス、キャ
リアガス、エツチングガス等を導入するための多数の小
さいガス流入口からなるガス導入口22a 、 ’ 2
2bが設けられている。このガス導入口22a、 22
bは、図示しない流量制御機構例えばマスフローコント
ローラを介してガス供給源に接続されている。
ウェハ支持リング15とガス導入口22a、 22bと
の間には、ガス導入口22a、 22bから第2のチャ
ンバ2内に導入されたガスの流れを制御するための、例
えばステッピングモータ等の、直線移動する移動機構を
備えた円盤状制御板24が設けられている。
このようにして第2のチャンバ2が構成されている。
第1図に示すように、第1のチャンバ1の側部にはゲー
トバルブ25aが、第2のチャンバ2の側部にはゲート
バルブ25bがそれぞれ設けられている。これらゲート
バルブ25a、 25bの開閉は1図示しない手段によ
り自動制御可能である。これらゲートバルブ25a 、
 25bを介して第1のチャンバ1及び第2のチャンバ
2は、搬送チャンバ3に接続されている。
搬送チャンバ3には、ウェハ5を第1のチャンバ1及び
第2のチャンバ2内に搬入又は搬出するための、例えば
伸縮回転自在のハンドアーム26a。
26bが設けられている。搬送チャンバ3は、搬送チャ
ンバ3内を所望の圧力に減圧する真空ポンプ(図示せず
)に接続されている。また、搬送チャンバ3は、ゲート
バルブ27a、 27bを介して、シリコンウェハ5を
収納する収納部4に接続されている。
収納部4には、シリコンウェハ5を例えば25枚、所定
の間隔で積載収納可能な載置台(図示せず)が内蔵され
ている。
以上のようにして、エツチング及びCVDを真空中で連
続して行う装置が構成されている。なお。
この装置の動作は図示しない制御機構により制御される
次に、以上説明した・第1図に示す装置を用いた。
シリコンウェハ5に対するドライエツチング及びCVD
を説明する。
まず、ゲートバルブ27aを開とし、収納部4内のウェ
ハキャリア28から所定のシリコンウェハ5を、予め減
圧例えば1O−3〜10−’torrに維持された搬送
チャンバ3のハンドアーム26により取り出す。
この時、ゲートバルブ25a、 25bは閉じた状態で
あり、第1のチャンバ1及び第2のチャンバ2内は真空
ポンプにより所定の低圧に維持されている。
なお、ウェハ5の取り出しと同時にゲートバルブ27a
は自動的に閉ざされる。
次に、第1のチャンバ1のゲートバルブ25aを開とし
、ハンドアーム26によりウェハ5を第1のチャンバ1
内に搬入する。この時、ウェハ支持体9は昇降機構8に
より下降した状態にあり、ウェハ5の被処理面が下向き
になるようにウェハ5をウェハ支持体9上に載置する。
そして昇降機構8によりウェハ支持体9を上昇させ、ウ
ェハ5の周縁部をウェハ支持電極6とウェハ支持体9と
で挟持し、固定する。このウェハ5のマウンティングプ
レート6への固定が終了すると、ハンドアーム26を搬
送チャンバ3内に収納し、ゲートバルブを閉じる。
次に、シリコンウェハ5の被処理面に形成された自然酸
化膜をドライエツチングにより除去するクリーニング処
理を行う。
まず、第1のチャンバ1内を所望の低圧状態、例えば2
00■torrに維持するように、真空ポンプにより排
気する。そして、ガス導入パイプ12a。
12bから例えばガス導入パイプ12aからN2ガス、
ガス導入パイプ12bからNF、ガスを、図示しない流
量制御機構でこれらのガスの流量を調節しながら、石英
チャンバ11内に導入する。これと同時に、電極13a
に例えば数10Wの電力を印加すると、電極13a、 
13b間に放電が生じ、ガスプラズマが形成される。こ
れによって生じたエッチャントがウェハ5の表面に供給
されて、ウェハ5表面の自然酸化膜をエツチングする。
このエツチングを所定時間、例えば10秒行い、ウェハ
5表面の自然酸化膜の正確な除去を行う、なお、N2ガ
スの変わりにN2ガスを用いてもよい。
その後、ガスの供給及び放電を停止し、ウェハ5の被処
理面上に、CVDにより高融点金属を形成するために、
ウェハ5を第1のチャンバ1から第2のチャンバ2に真
空中を搬送する。
まず、ゲートバルブ25aを開とし、ハンドアーム26
によりウェハ5を第1のチャンバ1から搬送チャンバ3
に移す、そしてゲートバルブ25aを閉じ、ハンドアー
ム26を所定角度回転させる。その後、第2のチャンバ
2のゲートバルブ25bを開とする。そして、ウェハ5
をハンドアーム26により第2のチャンバ2に搬入する
第2のチャンバ2内において、昇降機構17によリウエ
ハ支持体18は下降した状態にあり、ウェハ5は被処理
面を下向きにしてウェハ支持体18上に載置される。次
いで、昇降機構17によりウェハ支持体18は−F昇し
、ウェハ5はその周縁部をウェハ支持リング15とウェ
ハ支持体18とで挟まれ、ウェハ支持リング15に固定
されている。このウェハ支持リング15への固定が終了
すると、ハンドアーム26を搬送チャンバ3内に収納し
、ゲートバルブ25bを閉じる。
その後、ウェハ5の被処理面にCVDより高融点金属層
の形成を次のようにして行う、即ち、まず、第2のチャ
ンバ2内を所定の低圧状施、例えば100〜200膿t
orrに維持するように真空ポンプで排気する1次いで
、ハロゲンランプ20により1石英ガラス製の窓を通し
てウェハ5の裏面を照射し、ウェハ5を急加熱する。こ
の時、ウェハ5から放射される赤外線をパイロメータを
用いて検出することにより、又は高感度熱電対を用いて
ウェハ5の温度を直接検出することにより、ウェハ5の
被処理面の温度を例えば40〜530℃に制御する。そ
して、ガス導入パイプ22a、 22bから第2のチャ
ンバ2内に、デポジションガス例えばWF、及びSiH
4と、キャリアガス例えばH2及びArを流し、CVD
を行う、その結果、ウェハ5の被処理面に形成さたホー
ル等にメタル例えばW (tungsten)が選択的
にデポジットされる。デポジットされる金属としては、
W (t:ungsten)に限らず、WSi (tu
ngsi;ensiQieide)、ポリクリスタライ
ンシリコン等を用いることも可能である。
所望のメタル層の形成が終了すると1反応ガスの導入が
停止され、昇降機構17によりウェハ支持体18がウェ
ハ5を支持した状態で降下し、ゲートバルブ25bが開
かれる。 そして伸縮回転自在なハンドアーム26によ
りウェハ5が第2のチャンバ2から搬出されるとともに
、 ゲートバルブ25bが閉ざされ、CVDプロセスが
完了する。
その後、キャリア28内に未処理ウェハがないかどうか
を確認し、未処理ウェハがある場合、再び上述のドライ
エツチング及びCVDを行い、未処理ウェハがない場合
すべての操作が終了する。
以上説明した方法により種々の寸法のコンタクトホール
内にWを選択的にデポジットした場合のコンタクト抵抗
を、ドライエツチングを行なわない場合と比較したデー
タを第5図に示す、第5図において、カーブaは本発明
の方法に従いドライエツチングを施した場合、カーブb
はドライエツチングを行なわない場合を示す、第5図か
ら明らかなように、本発明の方法によると、コンタクト
ホールの径に関わり無く低いコンタクト抵抗が得られる
が、ドライエツチングを行なわない場合にはコンタクト
抵抗は高く、かつコンタクトホールの径に大きく影響さ
れる。
次に以上説明したドライエツチング及びCVDの連続プ
ロセスをMOSトランジスタのゲート電極の形成及びソ
ース・ドレイン電極の形成に適用した例につき説明する
第6図A−Fは、MOSトランジスタの製造工程を示す
断面図である。なお、ゲート電極の形成のための装置と
しては、第7図に示す装置を用いた。この装置は、第1
図に示す装置に、第2のチャンバ2と同様の構造を有す
る第3のチャンバ2′をゲートバルブ25b′  を介
して取り付けた構成を有する。
まず、第6図Aに示すように、p−タイプSiウェハ3
1の表面に、ゲート酸化膜となる熱酸化膜32(厚さ8
100人)を形成した後、第7図に示す装置の第3のチ
ャンバ2′内において第6図Bに示すように、n−タイ
プボリクリスタラインシリコン33(厚さ: 1500
人)を形成する1次いで、Siウェハ31を第3のチャ
ンバ2′から搬送チャンバ3に。
更に第1のチャンバ1に移動し、そこでドライエツチン
グを行ない、ポリグリスタラインシリコン33表面の自
然酸化膜を除去する。
次に、Siウェハ31を第1のチャンバ1から搬送チャ
ンバ3に、更に第2のチャンバ2に移動し、そこでCV
Dにより、第6図″Cに示すようにタングステンシリサ
イド層34を形成する。その後、第6図りに示すように
、ポリクリスタラインシリコン33及びタングステンシ
リサイド層34をパターニングして、ポリクリスタライ
ンシリコン33及びタングステンシリサイド層34から
なるゲート電極35を形成する。
次いで、ゲート電極35をマスクとして用いてAsをイ
ンブラントし、熱処理し、第6図Eに示すように、ソー
ス・ドレイン領域36.37を形成し、更に全面に層間
絶縁膜38を形成した後、ソース・ドレイン領域36.
37上の熱酸化膜32及び層間絶縁膜38にコンタクト
ホールを形成した後、全面に導電性物質をデポジットし
、更にパターニングし、第6図Fに示すように、ソース
・ドレイン電極39゜40を形成する。このようにして
MOSトランジスタが製造される。
なお、第1図に示す装置を用い、第6図Fに示すソース
・ドレイン電極39.40の形成に本発明のエツチング
とデポジションの連続操作を適用することが可能である
。即ち、コンタクトホールを形成した後、第1のチャン
バ1丙でドライエツチングを施して、ソース・ドレイン
領域36.37の露出面の自然酸化膜を除去し、次いで
第2のチャンバ2内でCVDにより導電性物質をデポジ
ットする。
この場合、コンタクトホール内のみに選択的にWをデポ
ジットし、次いでAQからなるインターコネクション層
を施してもよい。
上述したようにこの実施例によれば、被処理基板例えば
半導体ウェハの自然酸化膜を除去し被処理基板上に高融
点金属を成膜するに際し、自然酸化膜の除去用の処理室
と、成膜用の処理室を夫々独立に設け、真空状態中でウ
ェハを搬送することにより、ウェハが大気にさらされる
ことがないため、自然酸化膜による悪影響を防止し成膜
処理を正確に行なえる。
また、夫々の処理を専用の処理室で行なえるため、重金
属の汚染対策を行なえ、より正確な処理を行なうことが
できる。
この発明は上記実施例に限定するものではなく、処理室
は、2つでなくとも3つ以上でも何れでも良い。
又、被処理基板は、半導体ウェハでなくとも液晶テレビ
などに用いられるLCD基板、アモルファスSLなどで
も何れでも良い。
さらに、被エツチング膜は、半導体ウェハに形成された
自然酸化膜(Sin、)でなくとも、人工的に形成した
Sin、膜でも良く、他の酸化膜に応用できることは言
うまでもない。
さらに又、エツチング処理はプラズマエツチングでなく
とも良く、エツチングガスを励起状態とするものなら何
れでも良い。
さらに又、エツチング処理後の成膜処理も何れでも良く
、例えばプラズマCVD処理で行なっても良いことは言
うまでもない。
さらに本発明によると、半導体基板の表面にゲート酸化
膜を形成する工程と、このゲート酸化膜上にポリクリス
タラインシリコン層を形成する工程、非酸化性雰囲気に
維持された第1のチャンバ内でポリクリスタラインシリ
コン層表面をドライエツチングにより処理してポリクリ
スタラインシリコン層表面の自然酸化膜を除去する工程
、処理された基板を第1のチャンバから第2のチャンバ
へ、非酸化性雰囲気を維持しつつ搬送する工程、及び第
2のチャンバ内で減圧CVDによりポリクリスタライン
シリコン層表面に高融点金属シリコン層を形成する工程
、及びポリクリスタラインシリコン層及び高融点金属シ
リコン層をパターニングしてポリクリスタラインシリコ
ン層及び高融点金属シリコン層からなるゲート電極を形
成する工程を具備するMO8型半導体装置のゲート電極
の形成方法が提供される。
さらにまた本発明によると、半導体基板表面にゲート酸
化膜及びゲート電極を形成する工程、半導体基板に不純
物を導入してソース及びドレイン領域を形成する工程、
非酸化性雰囲気に維持された第1のチャンバ内でソース
及びドレイン領域表面をドライエツチングにより処理し
てソース及びドレイン領域表面の自然酸化膜を除去する
工程、処理された基板を第1のチャンバから第2のチャ
ンバへ、非酸化性雰囲気を維持しつつ搬送する工程、及
び第2のチャンバ内で減圧CVDによりソ−ス及びドレ
イン領域表面に高融点金属をデポジットする]−程を具
備するMO3型半導体装置のソース・トレイン電極の形
成方法が提供される。
【図面の簡単な説明】
第1図は本発明方法の実施例を説明するための装置の断
面図、第2図は第1図に示す装置の一部をなすエツチン
グチャンバを示す断面図、第33図は第1図に示す装置
の一部をなすCVDチャンバを示す断面図、第4図は第
2図に示すエツチングチャンバの電極の配置を示す図、
第5図は本発明方法により得られたコンタクトホールの
径によるコンタクト抵抗の変化を、ドライエツチングを
行なう場合と行なわない場合とを比較して示す特性曲線
図、第6図は本発明の方法を適用する、MoSトランジ
スタの製造工程を示す断面図、及び第7図は第1図に示
す装置の変形例を示す断面図である。 1・・・第1の処理室  2・・・第2の処理室3・・
・搬送室     5・・・半導体ウェハ特許出願人 
東京エレクトロン株式会社第1図 第2図 第3図 第4図 第5図 第6図 第7図

Claims (1)

    【特許請求の範囲】
  1.  第1の処理室で被処理基板の自然酸化膜を除去し、上
    記被処理基板を第1の処理室から第2の処理室に真空中
    で搬送し、第2の処理室で、被処理基板に高融点金属膜
    を形成することを特徴とする成膜方法。
JP2035849A 1989-02-17 1990-02-16 成膜方法 Pending JPH02298270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2035849A JPH02298270A (ja) 1989-02-17 1990-02-16 成膜方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-37717 1989-02-17
JP3771789 1989-02-17
JP2035849A JPH02298270A (ja) 1989-02-17 1990-02-16 成膜方法

Publications (1)

Publication Number Publication Date
JPH02298270A true JPH02298270A (ja) 1990-12-10

Family

ID=26374846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2035849A Pending JPH02298270A (ja) 1989-02-17 1990-02-16 成膜方法

Country Status (1)

Country Link
JP (1) JPH02298270A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138931A (ja) * 1989-10-24 1991-06-13 Tokyo Electron Ltd 成膜方法
JPH03151634A (ja) * 1989-11-09 1991-06-27 Anelva Corp 選択タングステン成長方法および装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200966A (ja) * 1984-03-16 1985-10-11 ジ−ナス インコ−ポレイテツド 複合被膜
JPS62176986A (ja) * 1986-01-27 1987-08-03 Anelva Corp 薄膜処理装置
JPH01108723A (ja) * 1987-10-21 1989-04-26 Matsushita Electric Ind Co Ltd 金属の選択堆積方法及びその装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200966A (ja) * 1984-03-16 1985-10-11 ジ−ナス インコ−ポレイテツド 複合被膜
JPS62176986A (ja) * 1986-01-27 1987-08-03 Anelva Corp 薄膜処理装置
JPH01108723A (ja) * 1987-10-21 1989-04-26 Matsushita Electric Ind Co Ltd 金属の選択堆積方法及びその装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138931A (ja) * 1989-10-24 1991-06-13 Tokyo Electron Ltd 成膜方法
JPH03151634A (ja) * 1989-11-09 1991-06-27 Anelva Corp 選択タングステン成長方法および装置

Similar Documents

Publication Publication Date Title
KR0139793B1 (ko) 막형성 방법
US10837122B2 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
JP3247270B2 (ja) 処理装置及びドライクリーニング方法
US7524769B2 (en) Method and system for removing an oxide from a substrate
TW202117931A (zh) 間隙填充沉積製程
US20230377958A1 (en) Cluster processing system for forming a metal containing material
JPH01319944A (ja) 半導体基板表面に薄膜を形成する方法およびその装置
JP2005039185A (ja) 被処理体処理装置、その被処理体処理方法、圧力制御方法、被処理体搬送方法、及び搬送装置
JP3204836B2 (ja) プラズマ処理方法およびプラズマ処理装置
US20110272279A1 (en) Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same
JP3667038B2 (ja) Cvd成膜方法
JP3297857B2 (ja) クラスタツール装置
JPH07147273A (ja) エッチング処理方法
JPH03148829A (ja) 熱処理装置
JPH02298270A (ja) 成膜方法
JPH11354514A (ja) クラスターツール装置及び成膜方法
JP2799471B2 (ja) 減圧処理装置
JP3393213B2 (ja) 成膜方法
TW202433643A (zh) 用於形成過渡金屬材料的群集處理系統
JPH03138931A (ja) 成膜方法
JP2728176B2 (ja) 成膜処理装置及び方法
JP3551705B2 (ja) 成膜方法
JPH01244615A (ja) 成膜装置
JPH03179730A (ja) 半導体製造装置