JPS62176986A

JPS62176986A - 薄膜処理装置

Info

Publication number: JPS62176986A
Application number: JP1531286A
Authority: JP
Inventors: Tetsuo Ishida; 哲夫石田; Yoshio Sakai; 酒井　純郎; Shunichi Murakami; 俊一村上
Original assignee: Anelva Corp
Current assignee: Canon Anelva Corp
Priority date: 1986-01-27
Filing date: 1986-01-27
Publication date: 1987-08-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、基板の清浄面を被覆する保護膜の、脱離若く
は作成またはその両機能を備えた、分子線エピタキシャ
ル成長装置、・ＭＯＣＶＤ装置などの結晶成長膜作成装
置やイオン照射装置などの薄膜処理装置に関し、半導体
装置の製造に用途をもつものである。

（従来の技術）従来の薄膜処理装置、例えば、Ｉｆ　−ＶＩ族化合物半
導体またはｍ−ｖ族化合物半導体の成膜に用いられる分
子線エピタキシャル成長装置では、第２図に略示する構
成の装置が用いられている。この装置の使用法を説明す
ると、大気中で硫酸系等のエツチング溶液で基板１０を
エツチング処理した後、該基板１０をモリブデン製の基
板ホルダー１１の表面に低融点金属１１１（インジウム
、ガリウム、又はその混合物）で融着し、その基板ホル
ダー１１を、まず、結晶成長室１２とゲートバルブ１３
で連結されている基板前処理室１４ヘハツチ１５を開い
て導入して所要の前処理を行い、次にゲートバルブ１３
を開き結晶成長室１２に入れて分子線エピタキシャル成
長層の成長処理を行っている。

この場合の前処理は、真空中の基板前処理室１４内に入
れられた基板１０を加熱手段１６を用いて４５０℃以下
の温度に加熱し、結晶成長室１２へ導入する前に基板ホ
ルダー１１と基板１０に付着した水等の大気成分を脱離
させて取り除くものである。

一方、結晶成長室１２における処理は次のように行われ
る。この結晶成長室１２には■族又は■族の結晶成長用
の蒸発原材料を備えた第１の蒸発源１２１と、■族又は
■族の蒸発原材料を備えた解離粒子発生源（１２２＋１
２３）即ち第２の蒸発源１２２およびその蒸着を高温に
加熱して解離粒子をつくる解離機構１２３が配設されて
おり、真空状態の結晶成長室１２内に入れられた前処理
済みの基板１０（基板ホルダー１１に融着状態となって
いる）は、第２の蒸着源１２２と解離機構１２３で発生
する蒸発物質の照射を受けながら加熱手段１７により約
６５０℃に加熱される。通常、その基板加熱は１時間に
わたって行われる。この加熱によって前記エツチング処
理によって形成された基板１０の表面の自然酸化膜（１
０数人）が除去され（この酸化膜は５２５℃〜５３５℃
で除去される。）、さらに低融点金属１１１に混入して
いる大気成分等の脱離が行われる。この大気成分等の脱
離は６００℃〜６５０’Ｃで行われるため、前記前処理
室１４の処理温度４５０℃以下ではその脱離が不可能で
あり、この結晶成長室１２での・加熱によって始めて除
去されるのである。このように、基板１０を６００℃〜
６５０℃に加熱すると前述のように基板表面と周辺を清
浄にすることができるのであるが、その一方において、
その基板加熱により基板１０からｍ−ｖ族化合物半導体
では■族の元素が遊離し、またＩＩ　−ＶＩ族化合物半
導体の場合には■族の元素が遊離してしまうという問題
がある。そこで、基板加熱中は常時その遊離する■族又
は■族の元素（分子）を基板１０に照射して、つまり第
２の蒸発源１２２と解離機構１２３からの蒸発物質を基
板１０に照射して遊離した分の元素の補充が行われてい
る。

ところで、上記の従来の装置においては、残留不純物ガ
スを極力嫌う結晶成長室１２内で低融点金属１１１に混
入している大気成分等の脱離を行うため、この脱離放出
された気体成分等が結晶成長室１２内を汚染し、基板清
浄後の結晶成長中の薄膜内に大気成分等、特にｃｏ、ｃ
ｏ２が混入し、結晶膜の品質が低下してしまうという問
題がある。

また、低融点金属１１１内の大気成分等の脱離、すなわ
ち、基板清浄のためには結晶成長室１２内を約１時間と
いう長い時間高温に保っておく必要があるが、この高温
のため第１の蒸発源１２１中の原料がこの基板洗浄中に
蒸発を続け、実際に結晶成長に消費される割合が小さく
なって、結晶成長用蒸発原料の有効利用が図れないとい
う不都合がある。しかもこの結晶成長用の蒸発原料の枯
渇が早くなり、その原料補足のため結晶成長室１２を頻
繁に開放しなければならず、この大気開放により結晶成
長室１２内が頻繁に汚染されるという欠点がある。さら
に、基板１０の清浄プロセスと結晶の成長プロセスとを
同じ真空容器１２内で行うため、清浄プロセス中は結晶
プロセスを同時進行できず、半導体成膜の量産性が著し
く低下してしまうという問題がある。

近時は、基板表面を清浄に保ったま＼で、大気中のバタ
ーニング工程を結晶成長工程の中に挟んで自由に行なう
ことを目的として１分子線エピタキシャル装置内にて清
浄な基板表面に表面保護用の砒素を固着させる提案がな
されている。（特開昭６Ｏ−６６８１Ｏｒ分子線エピタ
キシー成長法」、その他）。大気中でのパターニングは
この砒素の保護膜をつけたま＼で行なわれ、パターニン
グ後の結晶成長の続行は、基板１０を分子線エピタキシ
ャル装置に戻して一度加熱し、砒素保護膜を蒸発させて
得た露出清浄表面に対してなされるようにしたものであ
る。

この場合は大気中でパターニングできるため、作業が大
幅に簡易化・効率化されるとともに、基板表面の清浄さ
が良く保たれるため、結晶成長の界面で電子濃度の低下
するなどの品質上の不具合が防止され、前記した１０数
人の自然酸化膜除去の操作も不要となる。

しかし、大気中への基板持出しによって基板およびその
周辺が再汚染されるため、低融点全層１１１内の大気成
分等の脱離などが必要になる点は前述の説明と変らず、
前記した問題の主要部は依然未解決である。

上記は砒素（Ａｓｈ）を保護膜とするものであったが、
保護膜は■・■族、■・Ｖ族化合物半導体のそれぞれに
対して−Ｐ２９　Ｓｂ２ｍ　Ｓｇ　Ｓｅｇ　Ｔｅ等様々
のものが用途に応じて選定使用されている。

そして、前記した問題はそのすべてに共通して存在する
、ということができる。

更に上記、分子線エピタキシャル成長装置の場合を述べ
たが、全く同様の問題はＭＯＣＶＤ装置にも、またイオ
ン照射装置などの薄膜処理装置にも存在するものである
。

（発明の目的）本発明は、薄膜処理に際して、保護膜を用いて工程の簡
易化・高効率化と結晶界面などの高品質の確保を可能に
するとともに、薄膜処理室の頻繁な開放、汚染を防ぎ、
かつ、薄膜処理に要する時間を大幅に短縮することので
きる新規な薄膜処理装置の提供を目的とする。

（発明の構成）本発明は、基板表面に薄膜処理を施す薄膜処理装置にお
いて、この装置を、薄膜処理室と；前処理室と；両室間
に置かれたゲートバルブと；前記前処理室の導入側に置
かれたゲートバルブ又はハツチと；の囲者で構成し、前
記前処理室内には、解離粒子発生源と基板温度調整機構
とを含む基板表面の保護膜脱離・作成手段を設けた薄膜
処理装置によって前記目的を達成したものである。

（実　施　例）以下、本発明の実施例を図面に基づいて説明する。第１
図には本発明を実施する装置を、分子線エピタキシャル
装置の場合を例にとって、その構成が示されている。

図において、真空容器からなる薄膜処理室即ちこの場合
は結晶成長室１２と同じく真空容器からなる前処理室２
とはゲートバルブ１３によって連結されている。これら
結晶成長室１２および前処理室２は図示されていない真
空ポンプに連結されており、真空ポンプを動作すること
により各室内は高真空状態に維持できるようになってい
る。前記前処理室２の下方位置には、従来の第２図の解
離粒子発生源（１２２＋１２３）と同様の解離粒子発生
源（４＋５）即ち第２の蒸発源４と解離機構５が配設さ
れいる。この第２の蒸発源４にはリン、砒素、アンチモ
ン、硫黄、セレン、テレル等の■族又は■族の物質が収
容される。これら被収容物質のいずれを蒸発原材料とし
て用いるかは半導体化合物の種類によって適宜選択され
る。この第２の蒸発源４には図示されていない加熱手段
が設けられ、この第２の蒸発源４を加熱することによっ
て該第２の蒸発源４から蒸発原材料の蒸気を発生させる
ようになっている。第２の蒸発源４の上方位置には解離
機構５が設けられている。この解離機構５は第２の蒸発
源４から蒸発した蒸発物質（蒸気）を加熱、電子衝撃、
光励起又はプラズマ励起させるなどのいずれかの手段又
はその組合わせの手段により構成される。

第１図の装置においては、解離機構５は加熱手段で構成
されており、第２の蒸発源４からの蒸発物質を加熱する
ことにより、解離粒子６を発生するものである。前処理
室２の上半部は断面が円状の空間部に形成されておりこ
の空間部に複数の基板７ａ、同７ｂ、・・・、同７ｅお
よび同７ｆが順次前処理位置Ｃに間欠移送自在に取り付
は配置されている。前記前処理位置Ｃは解離機構５の直
上位置にあり、この前処理位置Ｃに在る基板７ａの近傍
直上位置には基板７ａを加熱する基板温度調整機構８が
配設されている。

もう一方の、前記結晶成長室１２内の構成は第２図の従
来の装置のものと同じである。

本発明の実施例の分子線エピタキシャル装置は上記構成
からなり、以下、上記装置の使用方法をＧａＡｓ半導体
化合物の結晶成長例に基づいて説明する。まず従来例と
同様に、基板７ａ、同７ｂ。

・・・、同７ｅおよび同７ｆをエツチング処理若しくは
パターニング処理した後、該基板７ａ乃至同７ｆをそれ
ぞれ基板ホルダー（図示せず）に低融点金属で融着し、
（またはすでに融着されているま＼のものを、）大気側
のハツチ１５（もし、この前に基板前処理室などを置く
ときは、ゲートバルブがこ＼に設けられる）を開いて前
処理室２内に導入し、室内に図示の如く配置する。次に
、金属砒素を蒸発原材料とする第２の蒸発源４を加熱手
段によって２００℃〜３００℃に加熱し、金属砒素を昇
華させる。この昇華した蒸発物質Ａｓ４は解離機構５に
至るが、この解離機構５によって８００℃〜９００℃に
加熱し蒸発物質Ａｓ、をＡｓ、に変化（反応）させて解
離粒子６を発生させ、この発生した解離粒子６を前処理
位置Ｃに在る基板７ａに向けて照射する。このように基
板７ａが解離粒子６にさらされている状態で基板温度調
整機構８を動作し、基板７ａを６５０℃以上に加熱する
。

この基板加熱によって前記低融点金属部ち基板と基板ホ
ルダーを融着している金属に混入している大気成分等が
脱離放出されると同時に、基板表面に自然酸化膜があれ
ばこれも除去され基板表面と周辺の清浄化が達成される
。この場合、基板加熱によって、基板のＧ　ａ　Ａ　ｓ
層の表面からＶ族元素である砒素が抜は出るが、解離粒
子のＡｓ、を基板７ａに照射しているため、抜は出た分
の砒素が新たに補充され、結局Ｇ　ａ　Ａ　ｓ表面上の
砒素の量は一定となり何ら支障は生じない。上記のよう
にして一連の清浄化が終わったのち、加熱温度を下げる
と、解離粒子Ａｓ２が、基板７ａの温度が１００℃以上
、゛本実施例の場合には２００℃前後で清浄基板面に堆
積し、非結晶の保護膜が基板７ａの表面に形成される。

このようなＡｓ２の保護膜形成は解離機構５によって蒸
発物質Ａｓ４をＡｓ２に解離することによって始めて効
果的に行われるものである。この解離機構５がない場合
には、前記基板加熱によるＧ　ａ　Ａ　ｓ表面上の砒素
枯渇は蒸発物質のＡｓ４で補充されるが、基板温度が室
温になっても保護膜は形成されず、基板清浄化面は真空
中に放出された人気成分等の残留ガスによって汚染され
るので好ましくない。このようにして、基板７ａの洗浄
および保護膜の形成が完了したときに基板７ａ乃至７ｆ
の間欠移送が行われ、前処理位置Ｃに移送されて来た次
の基板７ｂに同様の清浄化および保護膜形成の各処理を
行う。一方、前処理室２での処理が済んだＧ　ａ　Ａ　
ｓの基板７ａは結晶成長室１２へ導入され、結晶成長室
１２内の加熱手段１７で加熱される。この加熱によりＡ
ｓ、の保護膜がまず２５０℃〜３００’Ｃで除去される
が、基板７ａはさらに４５０℃〜６５０℃まで加熱され
、この温度で第１の蒸発源１２１から蒸発照射されるＧ
ａと解離粒子発生源（１２２＋１２３）からのＡｓとが
基板７ａの清浄面に付着し、この基板清浄面に所望の結
晶成長層が形成されるのである。

本実施例の装置の使用方法は上記の通りであるため、基
板７ａ乃至７ｆが前処理室２から結晶成長室１２に導入
される間、基板７ａ乃至７ｆは保護膜で覆われており、
基板清浄面が基板前処理室２内に放出された大気成分に
よって汚染されることはない。したがって、結晶成長過
程で基板から大気成分等の不純物ガスが結晶成長室１２
内に放出されることがなく、このため、結晶成長室１２
内の汚染を防止でき、これにより、高品質の成長膜を生
成することが可能である。

また、本実施例の方法では、前処理室２で不純物のガス
除去と、自然酸化膜の除去と、保護膜の作成、除去を行
っているから、結晶成長室１２ではこれらの処理を繰り
返し行う必要がなく直ちに結晶成長過程に移行できる。

この結果、処理時間の大幅短縮を図ることができる。例
えば、前処理°室２に基板をＮ枚まで収納するものとす
る。正味成長に必要な時間をｔｇ待時間基板清浄化にか
かる時間をｔｃ待時間清浄基板に保護膜をつける時をｔ
ｐ待時間結晶成長室１２と前処理室２間を搬送する時間
を１１時間とすると、前処理室２で基板清浄化が出来な
い従来例の場合は、Ｎ枚すべての結晶が終わるまでに要
する時間は。

Ｔ、＝Ｎ　Ｘ（ｔｇ＋　ｔｃ＋　２　ｔｔ）−−−−一
−−−（１）である。一方、本実施例の如く基板清浄化
および保護膜形成を前処理室２で行える場合には、最初
の一枚のみに（ｔｏ＋ｔｐ）時間が加算されるが、２枚
目以降は、一般的に分子線エピタキシャル成長ではｔｇ
＞　（ｔｃ＋ｔｐ）であるため、（Ｎ−１）枚目の結晶
成長中にＮ枚目の基板清浄化と保護膜形成が可能であり
、Ｎ枚すべての成長が終わるまでの時間はＴ２＝ｔｃ＋ｔｐ＋Ｎ（ｔｇ＋２ｔｃ）−−−−−−（
２）である。前処理室２で基板清浄化と保護膜形成を行
えるか否かでその処理時間の差は ΔＴ＝　（Ｎ−１）ｔｃ−ｔｐとなる。

通常、基板清浄化にかける時間は約１時間である。また
保護膜作成に要する時間は膜形成速度にもよるが０．５
時間以内である。したがって、例えば、１０枚の基板処
理を行う場合の時間短縮量はΔＴ＝８．５時間となる。

この大幅な時間短縮は半導体製品製造の量産性を図る上
で有利である。

また、本実施例では結晶成長用の蒸発原材料Ｇａの蒸発
は結晶成長プロセスのみで行われ、基板前処理プロセス
では行われないから結晶成長用の蒸発原材料の有効利用
にもつながる。さらに、結晶成長終了後の基板面にも保
護膜を形成することが可能であり、そうすることにより
、結晶成長層に不純物質が付着することが防止でき、後
プロセスへの適合が可能になる。なお、本実施例では蒸
発物質（金属砒素）を解離して解離粒子を発生させるク
ラッカーセル方式の解離粒子発生源を用いているが、必
ずしもこれに限定されることはなく前処理室２０へ外部
からＡ　ｓ　Ｈ３等の気体を導入し。

この導入した気体を解離して解離粒子Ａｓ、等を発生さ
せるクラッキング機能を備えたガスセルを解離粒子発生
源とするものであってもよい。

（発明の効果）本発明の装置は、以上説明したような構成を有している
ので、薄膜処理装置の薄膜処理室内を不純物ガス等によ
って汚染することがなく、これにより高品質の薄膜処理
を行なうことができる。また、薄膜処理の全処理時間を
従来例に較べて大幅に短縮できるので半導体成膜の生産
性を改善することが可能である。さらに、結晶成長装置
の場合は、蒸発原材料の蒸発が結晶成長プロセスのみで
行われ、基板の前処理中には行われないので、この蒸発
原材料の早期枯渇が防止でき、これにより蒸発原材料の
有効利用が図れる。

【図面の簡単な説明】

第１図は本発明の実施例の分子線エピタキシャル装置の
構成図。第２図は従来の分子線エピタキシャル装置の構
成図である。１２−−−一結晶成長室（薄膜処理室）、２−−−一前
処理室、１３−−−−ゲートバルブ、４−一一一第２の
蒸発源、５−一一一解離機構、（４＋５）−−−一解離
粒子発生源、７ａ〜７ｆ−一−−基板、８−ｍ−一基板
温度調整機構。

Claims

【特許請求の範囲】

（１）基板表面に薄膜処理を施す薄膜処理装置において
、該装置を、薄膜処理室と；前処理室と；両室間に置か
れたゲートバルブと；前記前処理室の導入側に置かれた
ゲートバルブ又はハッチと；の四者で構成し、前記前処理室内には、解離粒子発生源と基板温度調整機
構とを含む基板表面の保護膜脱離・作成手段を設けるこ
とを特徴とする薄膜処理装置。
（２）解離粒子発生源がクラッカーセルであることを特
徴とする特許請求の範囲第１項記載の薄膜処理装置。
（３）解離粒子発生源がクラッキング機能を備えたガス
セルであることを特徴とする特許請求の範囲第１項記載
の薄膜処理装置。
（４）薄膜処理が分子線エピタキシャル成長膜生成であ
る特許請求の範囲第１項記載の薄膜処理装置。