JPH03195016A - Si基板の熱清浄化法及びエピタキシャル成長及び熱処理装置 - Google Patents

Si基板の熱清浄化法及びエピタキシャル成長及び熱処理装置

Info

Publication number
JPH03195016A
JPH03195016A JP33569889A JP33569889A JPH03195016A JP H03195016 A JPH03195016 A JP H03195016A JP 33569889 A JP33569889 A JP 33569889A JP 33569889 A JP33569889 A JP 33569889A JP H03195016 A JPH03195016 A JP H03195016A
Authority
JP
Japan
Prior art keywords
substrate
epitaxial growth
heat treatment
ash3
torr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33569889A
Other languages
English (en)
Inventor
Yoshio Ito
義夫 伊藤
Hidefumi Mori
森 英史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP33569889A priority Critical patent/JPH03195016A/ja
Publication of JPH03195016A publication Critical patent/JPH03195016A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はSiの熱処理およびSi基板上へのエピタキシ
ャル成長に関する。
(従来の技術) Si基板上にエピタキシャル成長を行う場合、Si基板
表面の酸化膜を除去する必要がある。このため、SI基
板表面を清浄化するため化学処理を施した後、真空中や
水素雰囲気中で約1000℃以上に加熱しSi酸化膜を
除去する必要があった。しかしながら、このようにして
、酸化膜を除去した基板にGaAsをエピタキシャル成
長すると基板温度の均熱性によって基板全体にわたって
鏡面膜が得られたり曇った膜となったりする。すなわち
、基板の大きさが10■■角と小さい時には全面を鏡面
膜とするのは容易であるが2インチあるいは3インチと
大きな基板を用いると基板全体にわたって鏡面膜を得る
のは非常に困難であった。また、このように高い温度で
の基板処理方法は多量の基板の一括処理を行うには温度
の制約から殆ど不可能である。
他方、800℃のような比較的低い温度ではSiの方位
によっては熱酸化膜の除去は可能であった。
たとえば、Si基板上にGaAsなどの■−v族化合物
半導体を成長する場合(100)から2度あるいは4度
傾いた基板を用い、800から1000℃でAsHsの
分圧を約0.1〜0.5Torrに保ちながら熱処理を
行い、酸化膜を除去した後、成長を行い良好な膜が得ら
れている。しかしながら、(10())のSl基板で同
様なことを行っても、良好な膜は得られない。したがっ
て、特に■−v族の化合物半導体を成長する場合は基板
の方位を選ぶ必要があった。
以上述べたようなエピタキシャル装置はSlのCVDや
MOCVD装置であるが、5i(7)CVD装置でtよ
AsHzの導入機構を備えていなかったり、GaAs成
長用のMOCVD装置ではAsHzの流量が多くとれる
ように構成されているため、AsHs分圧を約10− 
”Torr以下に制御することは不可能であった。
(発明が解決しようとする課題) 本発明は上記の欠点を改善するために提案されたもので
、その目的は、今まで困難とされてきたSiの(100
)基板でも低温での熱処理によって、酸化膜を除去し、
多量のSiやGaAsなどのエピタキシャル成長が可能
な方法及び装置を提供することにある。
(課題を解決するための手段) 上記の目的を達成するため、本発明はSi基板にエピタ
キシャル成長前の該SI基板表面の熱清浄化法において
、10−’Torrか610− ’TorrのAshs
分圧下で熱処理をすることを特徴とするSi基板の熱清
浄化法を発明の要旨とするものである。
さらに、本発明はAsHzの分圧を10−’Torrか
ら10−’Torrに制御できる手段と基板を加熱でき
る手段とを備えたことを特徴とするエピタキシャル成長
及び熱処理装置を発明の要旨とするものである。
(作用) 本発明においては、Si基板を10−’Torrから1
O−7TorrのAs[3分圧下で熱処理を行うことに
よって、Siの(100)基板においても、低温の熱処
理により酸化膜を除去し、Siの(100)基板にエピ
タキシャル成長が可能となる作用を有する。
(実施例) 次に本発明の実施例について説明する。なお、実施例は
一つの例示であって、本発明の精神を逸脱しない範囲で
、種々の変更があるいは改良を行いうることは言うまで
もない。
第1図で、1は流量が5リツトル以下の第1のマスフロ
ーコントローラ、2は流量が0.1cc以下の第2のマ
スフローコントローラを示す、3.4はエアバルブを示
す。
このMOCVD装置はAsHsの分圧が10−’Tor
rから10− ’Torrまで制御可能なようにAsH
sラインは平行に2コのマスフローコントローラ1.2
が設けてあり、一つは成長時のAS83流量を制御する
ため5リツトル、他は酸化膜除去の熱処理時のAaHs
流量制御用であり、0.1ccのマスフローコントロー
ラである。用いたAsHx原料は10%のAsH2濃度
になるよう水素希釈したものである。
この装置は次のようにして用いる。
熱清浄化の場合は、エアバルブ3を閉、エアバルブ4を
開とし、マスフローコントローラ2により0.1cc以
下の八sH,を流す、成長時はエアバルブ3を開、エア
バルブ4を閉とし、マスフローコントローラlのライン
を使用する。
この装置を用いて、GaAs1膜をStの(100)基
板にMOCVD法で成長を行った。
成長を行う前にSi基板はトリクロルエチレンとアセト
ンで脱脂し、過酸化水素、硫酸および水の混液、並びに
弗酸の希釈水溶液で処理を行い乾燥させた後、成長装置
内にセットした。装置を10− ’Torrまで真空排
気した後、基板を成長室に移し、10−’Torrにな
るように水素ガスと共に、^sHzガスを導入した。こ
のへsHsガスの量は分圧で10−’Torrとした。
こうしてAsHsを流しながら基板の加熱を行い850
℃まで温度を上げた後400℃になるように温度を下げ
た。この時、基板の温度が600℃以下に下がってから
AsHsの流量を成長時の量150cc(分圧で0.2
5Torrに対応する)に設定した。400”CrGa
Asを約150人成長後700°Cで3fi成長した。
その結果、Si基板全面にわたって鏡面膜が得られ、A
sH,を微量流しながらの熱処理はSi表面の酸化膜除
去に有効なこと、その後のエピタキシャル成長に有効な
ことがf1認された。
(発明の効果) 以上説明したように本発明によれば、Stの(100)
基板をわざわざ傾けることなく通常の(100)基板を
■−■族化合物半導体の成長に使用できる。また、Si
の半導体プロセスにおいても低温での酸化膜除去に効果
がある。
【図面の簡単な説明】
第1図は本発明のエピタキシャル成長及び熱処理装置の
実施例を示す。 1.2・・・マスフローコントローラ 3.4・・・エアバルブ 第1

Claims (2)

    【特許請求の範囲】
  1. (1)Si基板にエピタキシャル成長前の該Si基板表
    面の熱清浄化法において、10^−^4Torrから1
    0^−^7TorrのAsH_3分圧下で熱処理をする
    ことを特徴とするSi基板の熱清浄化法。
  2. (2)AsH_3の分圧を10^−^4Torrから1
    0^−^7Torrに制御できる手段と基板を加熱でき
    る手段とを備えたことを特徴とするエピタキシャル成長
    及び熱処理装置。
JP33569889A 1989-12-25 1989-12-25 Si基板の熱清浄化法及びエピタキシャル成長及び熱処理装置 Pending JPH03195016A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33569889A JPH03195016A (ja) 1989-12-25 1989-12-25 Si基板の熱清浄化法及びエピタキシャル成長及び熱処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33569889A JPH03195016A (ja) 1989-12-25 1989-12-25 Si基板の熱清浄化法及びエピタキシャル成長及び熱処理装置

Publications (1)

Publication Number Publication Date
JPH03195016A true JPH03195016A (ja) 1991-08-26

Family

ID=18291488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33569889A Pending JPH03195016A (ja) 1989-12-25 1989-12-25 Si基板の熱清浄化法及びエピタキシャル成長及び熱処理装置

Country Status (1)

Country Link
JP (1) JPH03195016A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997032060A1 (en) * 1996-03-01 1997-09-04 Shin-Etsu Handotai Co., Ltd. Process for preparing semiconductor monocrystalline thin film
US6336970B1 (en) * 1998-10-14 2002-01-08 Dowa Mining Co., Ltd. Surface preparation method and semiconductor device
DE10332295A1 (de) * 2003-07-16 2005-02-17 Infineon Technologies Ag Verfahren zur Entfernung von Metallspuren aus dem Siliziumbulk

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997032060A1 (en) * 1996-03-01 1997-09-04 Shin-Etsu Handotai Co., Ltd. Process for preparing semiconductor monocrystalline thin film
US6336970B1 (en) * 1998-10-14 2002-01-08 Dowa Mining Co., Ltd. Surface preparation method and semiconductor device
DE10332295A1 (de) * 2003-07-16 2005-02-17 Infineon Technologies Ag Verfahren zur Entfernung von Metallspuren aus dem Siliziumbulk
DE10332295B4 (de) * 2003-07-16 2005-09-01 Infineon Technologies Ag Verfahren zur Entfernung von Metallspuren aus festem Silizium

Similar Documents

Publication Publication Date Title
JP3895410B2 (ja) Iii−v族窒化物結晶膜を備えた素子、およびその製造方法
JPH03195016A (ja) Si基板の熱清浄化法及びエピタキシャル成長及び熱処理装置
JP2987926B2 (ja) 気相成長方法
JP2656029B2 (ja) 結晶成長装置
JPH0427116A (ja) 半導体異種接合を形成する方法
JP2853226B2 (ja) 半導体装置およびその製造方法
JPS62279625A (ja) エピタキシヤル成長法
JPH04252023A (ja) シリコン結晶の選択的成長方法
JPS6134922A (ja) 超格子半導体装置の製造方法
JPH01144620A (ja) 半導体成長装置
JPH01179788A (ja) Si基板上への3−5族化合物半導体結晶の成長方法
JP2753832B2 (ja) 第▲iii▼・v族化合物半導体の気相成長法
JPH0243720A (ja) 分子線エピタキシャル成長方法
JPH118226A (ja) 半導体基板表面の清浄化方法及びその装置
JPH01212296A (ja) Si基板上への3―5族化合物半導体結晶の成長方法
JPH02218116A (ja) 半導体製造装置
JPH0669131A (ja) 半導体薄膜形成方法
JPS5965434A (ja) 化合物半導体の気相エツチング方法
JPH01145806A (ja) 有機金属気相成長装置
JPS62208637A (ja) 気相成長方法
JP2000351694A (ja) 混晶膜の気相成長方法およびその装置
JPH07201740A (ja) エピタキシャル成長方法
JPS63129616A (ja) 半導体装置及びその形成方法
JPS5875830A (ja) 減圧ホツトウオ−ルcvd法
JPH02254715A (ja) 化合物半導体結晶層の製造方法