JPH01179788A - Si基板上への3−5族化合物半導体結晶の成長方法 - Google Patents

Si基板上への3−5族化合物半導体結晶の成長方法

Info

Publication number
JPH01179788A
JPH01179788A JP146888A JP146888A JPH01179788A JP H01179788 A JPH01179788 A JP H01179788A JP 146888 A JP146888 A JP 146888A JP 146888 A JP146888 A JP 146888A JP H01179788 A JPH01179788 A JP H01179788A
Authority
JP
Japan
Prior art keywords
substrate
crystal
growth
iii
hcl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP146888A
Other languages
English (en)
Inventor
Taku Matsumoto
卓 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP146888A priority Critical patent/JPH01179788A/ja
Publication of JPH01179788A publication Critical patent/JPH01179788A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はSiの(001)ジャスト基板上に■−V族化
合物半導体結晶を成長する方法に関するものである。
〔従来の技術〕
近年、Si基板上に■−V族化合物半導体結晶を成長さ
せる試みがなされており、特に■−V族化合物半導体結
晶の中でもGaAsについて最も活発に研究開発が行わ
れている(ジャパニーズジャーナル オブ アプライド
 フィジックス(Jpn、J、Appl、Phys)2
3 (1984)L843)。
ところでSi基板上の■−V族化合物半導体結晶の転位
、積層欠陥等の結晶性は、成長直前のSi基板の表面状
態に大きく依存している。
特にアンチフェイズドメインについてはSi基板表面の
影響が直接反映される。
ところで−船釣なアンチフェイズドメインのないSi基
板状のI[[−V族化合物半導体の成長方法としては(
001)面からO15°以上傾けた基板を用いて900
〜1000℃の高温で十数分程度熱処理したのち、■−
V族化合物半導体結晶を成長するとこである。Si基板
のオフ アングルが0.2°程度以下の場合にはこの程
度の熱処理ではアンチ フェイズ ドメインが発生して
しまう(J、Cryst、Growdh 77.198
6 P、490−497>。
Si基板の高温熱処理の効果としてS i 02自然酸
化膜を除去することとSi基板表面にパイレイヤーステ
ップを形成することにある。
Si基板表面のパイレイヤーステップはSi基板が高温
で熱処理されることにより表面リコンストラクションが
起こりステップが移動することによって形成される(S
urf、Sci、93.193OP、145)。ところ
でSi3°オフ基板(基板面が(001)面から3°傾
いている基板)の場合、1原子ステツプ(2,7人)に
対するテラスの長さは19原子(51人)となり、この
距離をステップが移動することによってパイレイヤース
テップは形成される。とことでオフ アングルの少ない
(001)面上にパイレイヤーステップを形成するため
にはステップは極めて長いテラス上を移動しなければな
らず、オフ基板以上に高温長時間の熱処理を必要とする
(Jpn、J、Appl、Phys、251986 L
、7g)。
ところでSiデバイスに用いられる一般的な基板はジャ
スト基板(基板面が結晶面に、一致(±01°以内)し
ている基板)であり、オフ基板はあまり用いられない。
これはイオン注入等のデバイスプロセスが確立している
ためで、Si基板上の■−V族化合物半導体の成長にも
ジャスト基板を用いることが望ましい。
〔発明が解決しようとする問題点〕
Siジャスト基板を用いてアンチ フェイズドメインの
ない■−■族化合物結晶を成長させるためには上記の様
な高温長時間の熱処理を必要とし、この様な熱処理はS
i基板上にすでに構造を有するデバイスの場合には熱拡
散によりデバイスプロファイルの劣化を生じさせてしま
う。
〔問題点を解決するための手段〕
本発明の結晶成長方法は、シリコン(Si)の(001
)ジャスト基板上にI−V族化合物半導体結晶層をエピ
タキシャル成長させる成長方法において、結晶成長開始
に先立って、水素雰囲気においてSi基板加熱中にHC
1!を供給することを特徴としている。
〔作 用〕
Si基板の表面は通常数原子レベルのステップが存在し
、Siジャスト基板といえども原子レベルでのアトミッ
クフラットな表面にはなっていない。この為アンチ フ
ェイズ ドメインのない■−V族化合物半導体結晶を成
長させるためにはパイレイヤーステップを形成する必要
がある。ところが従来の技術の項でも述べたようにSi
ジャスト基板の場合には極めて広いテラスをステップが
移動しなければならない。そこでSi○2酸化膜を除去
した後、高温水素雰囲気中でHCffを供給することに
よって、Si基板表面をエツチングし、基板表面に数原
子レベルの凹凸を形成する。
このエツチング処理によりテラスの長さは大幅に縮小し
、オフ基板兼の熱処理でパイレイヤーステップを形成す
ることが可能となる。
〔実施例〕
本実施例ではハロゲン輸送法に基づ<Si基板上のGa
As原子層エピタキシー(ALE)成長について述べる
。成長装置の概略を第1図に示しな。なお多成長室を有
するALE成長装置については碓井等によってジャパニ
ーズ ジャーナルオブ アプライド フィジックス(J
apaneseJournal of Applied
 Physics)25.1986.pp、L212−
214、に報告されている。この成長装置では、下段の
成長室11の上流にGaソースポート12を置き、その
上流がらH2キャリアガスと共にHCI!ガスを供給す
る。この結果、GaCfが生成され下流に輸送される。
一方上段の成長室13にはAsの水素化物であるA s
 H2とHCJガスをH2キャリアガスと共に供給出来
る。基板結晶14としては2インチ5i(001)ジャ
スト(+0.1°)基板を用いた。
反応管の温度は抵抗加熱炉により制御し、第2図に示す
様なプログラムで基板温度を変化させた。まず水素雰囲
気中で昇温し基板温度が950℃に達したところで5分
間HClを5secm供給し、水素雰囲気中でさらに1
o分間熱処理をおこなった。しがる後、450’CでA
LE−GaAs成長を行った。
ガス流量条件は次のとおりである。
ガ  ス  種         流 量まず下段の成
長室11でGaCffを基板上に吸着させ、基板を上段
の成長室13へ移動して、ASH3を供給し、GaAs
層を一分子層成長した。これら操゛作を500回繰り返
した。
この結果、鏡面性に優れたエピタキシャル層が得られ、
成長膜厚から単分子成長が実現されていることを確認し
た。
またRHEED観察により単結晶スポットのみが観測さ
れた。さらに断面TEM観察により結晶欠陥の極めて少
ないGaAsエピタキシャル層が確認された。
これらのことよりALE成長によるSi基板上のGaA
sの成長では、950℃でHCffを供給することによ
って、オフ基板兼の熱処理でSi基板との界面から結晶
性の良好な単結晶エピタキシャル層を成長出来ることが
確認された。
〔発明の効果〕
以上述べたように、Siジャスト基板上の■−V族化合
物半導体結晶層をエピタキシャル成長させる成長方法に
おいて、水素雰囲気においてSi基板加熱中にHCff
を供給することをによって熱処理時間を縮少化できるこ
とがわかり、上記熱処理方法によるSiジャスト基板表
面上に成長した■−V族化合物半導体エピタキシャル層
はアンチフェイズ ドメインのない良好な結晶性を有し
ていることがわかった。
【図面の簡単な説明】
第1図は本発明の詳細な説明するためのハロゲン輸送法
に基づく原子層エピタキシャル成長装置の概略図を示す
。第2図は本発明の詳細な説明するための基板温度プロ
グラムを示す。 図中の番号は、11・・・下段成長室、12・・・Ga
ソースポート、13・・・上段成長室、14・・・結晶
基板を示す。

Claims (1)

    【特許請求の範囲】
  1.  原料ガスを供給してシリコン(Si)の(001)ジ
    ャスト基板上にIII−V族化合物半導体結晶層をエピタ
    キシャル成長させる成長工程に先立つて、HClを含有
    する水素雰囲気中でSi基板を加熱する工程を有するこ
    とを特徴とするSi基板上へのIII−V族化合物半導体
    結晶の成長方法。
JP146888A 1988-01-06 1988-01-06 Si基板上への3−5族化合物半導体結晶の成長方法 Pending JPH01179788A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP146888A JPH01179788A (ja) 1988-01-06 1988-01-06 Si基板上への3−5族化合物半導体結晶の成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP146888A JPH01179788A (ja) 1988-01-06 1988-01-06 Si基板上への3−5族化合物半導体結晶の成長方法

Publications (1)

Publication Number Publication Date
JPH01179788A true JPH01179788A (ja) 1989-07-17

Family

ID=11502294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP146888A Pending JPH01179788A (ja) 1988-01-06 1988-01-06 Si基板上への3−5族化合物半導体結晶の成長方法

Country Status (1)

Country Link
JP (1) JPH01179788A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050579A (ja) * 2000-05-25 2002-02-15 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体基板の製造方法及びその使用
JP2014511815A (ja) * 2011-04-07 2014-05-19 エヌアーエスペー スリー/ヴィー ゲーエムベーハー III/VSiテンプレートの製造方法
US9595438B2 (en) 2011-09-12 2017-03-14 Nasp Iii/V Gmbh Method for producing a III/V Si template

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050579A (ja) * 2000-05-25 2002-02-15 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体基板の製造方法及びその使用
JP2014511815A (ja) * 2011-04-07 2014-05-19 エヌアーエスペー スリー/ヴィー ゲーエムベーハー III/VSiテンプレートの製造方法
US9595438B2 (en) 2011-09-12 2017-03-14 Nasp Iii/V Gmbh Method for producing a III/V Si template

Similar Documents

Publication Publication Date Title
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
JPH04297023A (ja) 窒化ガリウム系化合物半導体の結晶成長方法
JP2004107114A (ja) Iii族窒化物系化合物半導体基板の製造方法
US6339014B1 (en) Method for growing nitride compound semiconductor
WO2023079880A1 (ja) ヘテロエピタキシャルウェーハの製造方法
JPH04198095A (ja) 化合物半導体薄膜成長方法
KR19990016925A (ko) GaN 단결정 제조 방법
JP3946805B2 (ja) 窒化ガリウム系化合物半導体の結晶成長方法
JP2004006568A (ja) 3−5族化合物半導体の製造方法
JPH01179788A (ja) Si基板上への3−5族化合物半導体結晶の成長方法
JP2845464B2 (ja) 化合物半導体の成長方法
JPH0754806B2 (ja) 化合物半導体単結晶膜の成長方法
JP2003224072A (ja) 半導体構造物およびその製造方法
JPH0645249A (ja) GaAs層の成長方法
JP7259906B2 (ja) ヘテロエピタキシャルウェーハの製造方法
KR20000056002A (ko) 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법
JP2743351B2 (ja) 気相エピタキシヤル成長方法
JP3078927B2 (ja) 化合物半導体薄膜の成長方法
JP2576135B2 (ja) Si基板上のGaP結晶の成長方法
JP2704224B2 (ja) 半導体素子及びその製法
JP2847198B2 (ja) 化合物半導体の気相成長方法
JP2853226B2 (ja) 半導体装置およびその製造方法
JPH118226A (ja) 半導体基板表面の清浄化方法及びその装置
JPH04179219A (ja) 化合物半導体基板の製造方法
JP2753832B2 (ja) 第▲iii▼・v族化合物半導体の気相成長法