KR20000056002A - 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법 - Google Patents

변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법 Download PDF

Info

Publication number
KR20000056002A
KR20000056002A KR1019990004983A KR19990004983A KR20000056002A KR 20000056002 A KR20000056002 A KR 20000056002A KR 1019990004983 A KR1019990004983 A KR 1019990004983A KR 19990004983 A KR19990004983 A KR 19990004983A KR 20000056002 A KR20000056002 A KR 20000056002A
Authority
KR
South Korea
Prior art keywords
gan
sio
pattern
gan single
single crystal
Prior art date
Application number
KR1019990004983A
Other languages
English (en)
Other versions
KR100455277B1 (ko
Inventor
한재용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-1999-0004983A priority Critical patent/KR100455277B1/ko
Publication of KR20000056002A publication Critical patent/KR20000056002A/ko
Application granted granted Critical
Publication of KR100455277B1 publication Critical patent/KR100455277B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

본 발명은 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법을 기재한다. 본 발명에 따른 변형된 선택 성장법을 이용한 GaN 결정 성장 방법은, 박막증착장치를 사용하여 두께 100 ~ 1000nm의 SiO2막을 사파이어 기판 위에 직접 증착시키고 사진식각법으로 SiO2패턴을 형성시킨 다음, MOCVD에 SiO2패턴이 형성된 사파이어 기판을 장입하고 400~800℃에서 20~40nm로 저온 GaN 박막을 성장시키고 이를 결정 성장온도에서 열처리하여 GaN 단결정을 선택적으로 성장시키는 방법으로 ELO 제조 공정을 단순하게 변형함으로써, 기존의 ELO법과 동일한 품질의 GaN 단결정을 성장시키면서도 GaN 단결정을 성장시키는 공정시간을 크게 줄인다.

Description

변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법{Method for growing GaN crystalline using lateral epitaxy growth}
본 발명은 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법에 관한 것이다.
단결정 성장 방법에는 기상, 액상, 고상, 용융법 등 다양한 방법이 있다. 단결정 성장은 단결정 고유의 특성에 따라 결정 성장 방법이 결정되며 대형화, 결정 품질, 대량생산, 용도 등의 요소에 따라 결정 성장 가능한 여러 방법 중에서 가장 이상적인 결정 성장 방법이 선택된다.
GaN은 밴드갭(bandgap) 에너지가 3.39eV이고, 직접 천이형인 와이드 밴드갭(wide bandgap) 반도체이므로 단파장 영역의 발광 소자 제작 등에 유용한 물질이다. GaN는 고온에서 질소 증기압이 높기 때문에 액상 결정 성장으로는 1500℃ 이상의 고온과 약 15,000기압 이상의 질소 압력이 필요하므로 대량 생산이 어려울 뿐만 아니라 현재 사용 가능한 결정 크기도 80㎟ 정도의 박판형이므로, 이를 소자 제작에 사용하기 곤란하다. 따라서, 현재 GaN 단결정 성장은 이종 기판 위에 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Deposition), HVPE(Hydride or Halide Vapor Phase Epitaxy), SVPE(Sublimation Vapor Phase Epitaxy)와 같은 기상 성장법에 의해 이루어지고 있다.
이종 기판으로는 SiC나 사파이어 단결정이 주로 이용되어 왔다. SiC는 고온에서 안정하며, GaN과 같은 육방정계의 구조를 갖는다. 또한 GaN과의 격자 상수 및 열팽창계수 차가 사파이어 보다 작고, 열전도도 및 전기 전도도가 우수하여 GaN 박막의 성장 및 GaN 박막을 사용한 소자 제조에 사파이어 보다 더 많은 장점을 갖고 있다. 그러나 가격이 사파이어 보다 수십배 비싸며, SiC 기판 내의 마이크로파이프(micropipe)가 GaN 박막으로 전파되어 GaN 소자의 특성이 저하되는 단점을 갖고 있어 현재에는 사파이어 기판을 가장 많이 사용한다.
이러한 사파이어 기판 위에 양질의 GaN 단결정 후막을 성장시키는 방법으로는 선택 성장(Epitaxial Lateral Overgrowth; ELO)법이 있다. 이 방법은 사파이어 기판과 GaN 결정 사이에 존재하는 격자상수 차이 및 열팽창계수 차이에 의한 스트레스 발생을 스트라이프 형태의 SiO2마스크를 사용하여 감소시키는 방법으로 상당히 양호한 품질의 결정을 얻을 수 있으나 공정이 복잡한 단점을 지니고 있다. ELO법으로 성장된 GaN 기판은 품질이 우수하므로 호모에피택시(Homoepitaxy)에 의한 청색 LD, 자외선 LD, 고온/고출력 소자, HEMT, HBT 등의 고속소자 등의 제조에 이용할 수 있다.
도 1a 내지 도 1f는 종래의 선택 성장법에 의한 GaN 결정 성장 방법을 공정 단계별로 보여주는 도면이다.
먼저, 도 1a에 도시된 바와 같이, 사파이어나 SiC 기판(1) 상에 MOCVD로 저온 GaN 또는 AlN 버퍼(buffer)층(2)를 20 ~ 40nm의 두께로 성장시킨다.
다음에, 도 1b에 도시된 바와 같이, 버퍼층(2) 위에 다시 GaN층(3)을 약 1㎛의 두께로 성장시킨다.
다음에, 도 1c에 도시된 바와 같이, GaN층(3) 위에 E-BEAM 증착장치, 스퍼터( SPUTTER) 등과 같은 다른 박막증착장치를 사용하여 두께 100 ~ 1000nm의 SiO2박막(4)을 증착시키고 사진식각법으로 SiO2패턴(4)을 형성한다. SiO2패턴(4)은, 도 2에 도시된 바와 같이, 스트라이프 상으로 형성된다. GaN층(3) 위에 형성된 SiO2패턴(4)은 SiO2스트라이프의 폭과 SiO2스트라이프 간의 간격이 약 1 ~ 수십 ㎛정도이며 길이는 수백 ~ 수천㎛ 정도이다.
다음에, 도 1d에 도시된 바와 같이, SiO2패턴(4)이 형성된 GaN층(3) 위에 GaN을 단결정을 성장시키면 초기에는 SiO2스트라이프의 사이에서만 GaN 단결정(5') 성장이 진행되고 SiO2패턴(4) 위에는 GaN 단결정이 성장되지 않는 선택성장이 이루어진다. SiO2스트라이프의 사이에서 성장된 단결정의 전위밀도는 이종기판의 영향을 받으므로 약 109개/㎠ ~ 1010개/㎠로 많은 결함을 지니고 있다.
다음에, 도 1e에 도시된 바와 같이, SiO2스트라이프의 사이에서 성장된 결정이 수평방향으로 성장되도록 성장조건을 맞추어 주면 GaN 단결정(5")이 측면으로 성장되어 SiO2스트라이프 위의 중간부분에서 서로 만나게 된다. SiO2스트라이프 위에 성장된 GaN 단결정(5")은 SiO2와 거의 반응을 하지 않으므로 스트레스가 없는 상태로 결정성장이 이루어져 결함밀도가 104개/㎠ 정도로 극히 적은 결함을 지닌 양질의 단결정이 성장된다. 다만, SiO2스트라이프 위의 중간부분에서 만난 부분의 결정에는 갭 또는 크랙(6)이 존재하게 된다.
다음에, 도 1f에 도시된 바와 같이, 상기와 같은 상태에서 단결정 성장을 진행시키면 수직방향으로 결정성장이 진행되어 두꺼운 결정이 이루어지고 결정의 두께가 수㎛~ 수백㎛이상이 되면 갭 또는 크랙이 소멸되고 전위(dislocation)들은 서로 루프(loop)를 형성하여 수직방향으로 전위가 전파되지 않아 두께가 커질수록 전위밀도가 감소하게 되어 결정의 질이 향상된다.
이와같이 기존의 ELO방법은 저온의 GaN 버퍼와 1㎛ 두께의 GaN층을 MOCVD로 성장시키는 단계와 기판을 꺼내서 일반적인 SiO2증착장비로 SiO2박막을 형성시키고 사진식각법에 의하여 SiO2패턴을 형성시키는 단계 및 마지막으로 이를 다시 MOCVD 장치의 반응기(reactor)에 장입하여 GaN층을 성장시키는 단계로 구성되어 결정 성장 공정이 복잡한 단점을 지니고 있다.
본 발명은 상기와 같은 문제점을 개선하고자 창안한 것으로, 기존의 ELO법이 갖고 있는 우수한 특징을 유지시키면서 공정의 복잡성을 크게 간소화하고 제조시간을 절감하는 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f는 종래의 선택 성장법에 의한 GaN 결정 성장 방법을 공정 단계별로 보여주는 도면,
도 2는 도 1c의 사파이어 기판 위에 형성된 SiO2패턴의 형태를 입체적으로 보여주는 도면,
그리고 도 3a 내지 도 3f는 본 발명에 따른 변형된 선택 성장법(Epitaxial Lateral Overgrowth)을 이용한 GaN 결정 성장 방법을 공정 단계별로 보여주는 도면들이다.
〈도면의 주요부분에 대한 부호의 설명〉
1. 사파이어 기판 2. GaN 저온 버퍼층
3. GaN 박막층 4. SiO2패턴
5. GaN 단결정층 6. 크랙
11. 사파이어 기판 12. SiO2패턴
13a. GaN 저온 버퍼층 13b. GaN 고온 열처리 단결정
13c. GaN 단결정층 13d. GaN 박막 단결정층
13. GaN 단결정층 14. 크랙
상기와 같은 목적을 달성하기 위하여 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법은, (가) 반도체 이종 기판 상에 SiO2패턴을 직접 형성하는 단계; (나) 상기 SiO2패턴이 형성된 상기 반도체 이종 기판을 MOCVD 반응기에 장입하여 소정의 제1온도영역에서 소정의 두께로 GaN 저온 버퍼층을 성장시키는 단계; (다) 상기 반응기의 온도를 GaN 단결정 성장온도영역인 소정의 제2온도 영역으로 상승시켜 열처리하여 SiO2스트라이프 위에 형성된 GaN 버퍼층이 SiO2패턴 사이의 영역으로 이동하여 SiO2스트라이프 사이의 노출된 사파이어 기판면에만 GaN 단결정이 형성되도록 하는 단계; (라) 상기 SiO2패턴 사이의 GaN 단결정을 선택적으로 성장시키되, 이 선택 성장된 GaN 단결정이 상기 SiO2패턴 위에서 측방으로 성장되도록 연속적으로 성장시켜 상기 SiO2패턴 상면에서 서로 붙게하는 단계; 및 (마) 상기 GaN 단결정층을 두껍게 성장시키는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (가) 단계에서 상기 반도체 이종 기판으로 사파이어 혹은 SiC 기판을 사용하고, 상기 (나) 단계에서 상기 제1온도영역은 400~800℃의 범위이며, 상기 GaN 저온 버퍼층의 성장 두께는 20~40nm이며, 상기 (다) 단계에서 상기 제2온도영역은 1000~1150℃인 것이 바람직하다.
이하 도면을 참조하면서 본 발명에 따른 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법을 상세하게 설명한다.
본 발명에 따른 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법은 사파이어나 SiC 기판 위에 저온 GaN 또는 AlN 버퍼(buffer)층과 1㎛ 정도 두께의 GaN 결정층을 형성시키지 않고 바로 사파이어 기판 위에 SiO2패턴을 직접 형성시킨 다음 기판을 MOCVD에 장입하여 GaN 결정을 성장시키는데 그 특징이 있다.
이러한 본 발명에 따른 변형된 선택 성장법(Epitaxial Lateral Over Growth)을 이용한 GaN 결정 성장 방법을, 도 3a 내지 도 3f를 참조하여 공정 단계별로 상세하게 설명하면 다음과 같다.
먼저, 도 3a에 도시된 바와 같이, 사파이어나 SiC 기판과 같은 이종 기판(11) 위에 SiO2패턴(12)을 직접 형성한다.
다음에, 도 3b에 도시된 바와 같이, SiO2패턴(12)을 직접 형성된 기판(11)을 MOCVD용 장치에 장입하여 GaN 저온 버퍼층(13a)을 약 400~800℃의 온도영역에서 두께 20~40nm로 성장시킨다.
다음에, 도 3c에 도시된 바와 같이, GaN 저온 버퍼층(13a)이 형성된 기판(11)을 반응기(reactor)에 넣고 반응기의 온도를 실제 GaN 단결정 성장온도영역인 1000~1150℃로 상승시켜 열처리를 함으로써 SiO2스트라이프(12) 위에 형성된 GaN 버퍼층(13a)이 SiO2스트라이프 사이의 영역으로 이동(migration)하여 SiO2스트라이프 사이의 노출된 사파이어 기판(11) 상면에만 GaN 단결정(13b)이 형성되도록 한다.
다음에, 도 3d에 도시된 바와 같이, SiO2스트라이프(12) 사이의 GaN 단결정(13c) 만을 선택적으로 성장시킨다.
다음에, 도 3e에 도시된 바와 같이, SiO2스트라이프(12) 사이에서 선택적으로 성장된 GaN 단결정(13c)이 측면으로 성장되도록 계속적으로 성장시켜 서로 붙은 GaN 단결정(13d)을 형성한다.
다음에, 도 3f에 도시된 바와 같이, GaN 단결정(13d) 위에 GaN 단결정 계속적으로 성장시켜 두꺼운 GaN 단결정(13)을 형성한다.
이와 같은 GaN 단결정 성장법은, 기존의 ELO법에서 이루어지는 공정들 중에서, MOCVD에 사파이어 기판을 장입하여 저온 GaN 버퍼층을 성장시키고 그 위에 다시 두께 1㎛정도의 GaN 박막층을 성장시킨 후 기판을 MOCVD에서 끄집어 내어 E-BEAM 증착장치, 스퍼터(SPUTTER) 등과 같은 박막증착장치를 사용하여 두께 100 ~ 1000nm의 SiO2막을 증착시키고 사진식각법으로 SiO2패턴을 형성시키는 공정을 변형하여, E-BEAM 증착장치, 스퍼터(SPUTTER) 등과 같은 박막증착장치를 사용하여 두께 100 ~ 1000nm의 SiO2막을 사파이어 기판 위에 직접 증착시키고 사진식각법으로 SiO2패턴을 형성시킨 다음, MOCVD에 SiO2패턴이 형성된 사파이어 기판을 장입하고 400~800℃에서 20~40nm로 저온 GaN 박막을 성장시키고 이를 결정 성장온도에서 열처리하여 GaN 단결정을 선택적으로 성장시키는 방법으로 단순화함으로써, 기존의 ELO법과 동일한 품질의 GaN 단결정을 성장시킬 수 있으면서도 GaN 단결정을 성장시키는 공정시간을 크게 줄일 수 있는 장점을 지닌다.
다음은 실시예를 소개한다.
E-BEAM 증착장치를 사용하여 (0001) 사파이어 기판 위에 두께 200nm의 SiO2박막을 성장시켰다. 일반적인 사진식각법으로 SiO2패턴을 형성시켰다. 이 때 스트라이프의 길이 방향은 사파이어 기판의 (10-10) 방향과 같은 방향으로 하였다. SiO2패턴은 스트라이프 폭 4㎛, 스트라이프 사이의 간격 4㎛의 것을 사용하였다. SiO2패턴이 형성된 사파이어 기판을 MOCVD에 장입하고 480℃의 성장온도에서 두께 20nm인 저온 GaN 버퍼층을 성장시켰다. 기판의 온도를 1050℃로 상승시켜 암모니아 분위기에서 30분간 열처리하여 스트라이프 사이의 영역에만 GaN 결정이 형성되도록 하였다. Ga 소스(source)인 TMG(Trimethylgallium)를 공급함에 따라 GaN 결정은 측면 성장을 하여 스트라이프의 중앙 부분에서 서로 붙었고, 이후 높이 성장을 하여 두께 약 80㎛인 GaN 결정이 성장되었다.
이와같이 성장된 결정의 품질을 측정하고자 TEM으로 전위밀도를 계산한 결과 107/㎠의 값을 얻었으며 Double x-ray Rocking Curve(ω-SCAN)에 의한 반치폭 측정 결과 약 80arcsec의 값을 얻어 성장된 결정의 품질이 대단히 양호한 것임을 확인할 수 있었다.
이상 설명한 바와 같이 본 발명에 따른 변형된 선택 성장법을 이용한 GaN 결정 성장 방법은, 박막증착장치를 사용하여 두께 100 ~ 1000nm의 SiO2막을 사파이어 기판 위에 직접 증착시키고 사진식각법으로 SiO2패턴을 형성시킨 다음, MOCVD에 SiO2패턴이 형성된 사파이어 기판을 장입하고 400~800℃에서 20~40nm로 저온 GaN 박막을 성장시키고 이를 결정 성장온도에서 열처리하여 GaN 단결정을 선택적으로 성장시키는 방법으로 ELO 제조 공정을 단순하게 변형함으로써, 기존의 ELO법과 동일한 품질의 GaN 단결정을 성장시킬 수 있으면서도 GaN 단결정을 성장시키는 공정시간을 크게 줄일 수 있는 효과가 있다.

Claims (5)

  1. (가) 반도체 이종 기판 상에 SiO2패턴을 직접 형성하는 단계;
    (나) 상기 SiO2패턴이 형성된 상기 반도체 이종 기판을 MOCVD 반응기에 장입하여 소정의 제1온도영역에서 소정의 두께로 GaN 저온 버퍼층을 성장시키는 단계;
    (다) 상기 반응기의 온도를 GaN 단결정 성장온도영역인 소정의 제2온도 영역으로 상승시켜 열처리하여 SiO2스트라이프 위에 형성된 GaN 버퍼층이 SiO2패턴 사이의 영역으로 이동하여 SiO2스트라이프 사이의 노출된 사파이어 기판면에만 GaN 단결정이 형성되도록 하는 단계;
    (라) 상기 SiO2패턴 사이의 GaN 단결정을 선택적으로 성장시키되, 이 선택 성장된 GaN 단결정이 상기 SiO2패턴 위에서 측방으로 성장되도록 연속적으로 성장시켜 상기 SiO2패턴 상면에서 서로 붙게하는 단계; 및
    (마) 상기 GaN 단결정층을 두껍게 성장시키는 단계;를
    포함하는 것을 특징으로 하는 변형된 선택 성장법을 이용한 GaN 결정 성장 방법.
  2. 제1항에 있어서,
    상기 (가) 단계에서 상기 반도체 이종 기판으로 사파이어 혹은 SiC 기판을 사용하는 것을 특징으로 하는 변형된 선택 성장법을 이용한 GaN 결정 성장 방법.
  3. 제1항에 있어서,
    상기 (나) 단계에서 상기 제1온도영역은 400~800℃의 범위인 것을 특징으로 하는 변형된 선택 성장법을 이용한 GaN 결정 성장 방법.
  4. 제1항에 있어서,
    상기 (나) 단계에서 상기 GaN 저온 버퍼층의 성장 두께는 20~40nm인 것을 특징으로 하는 변형된 선택 성장법을 이용한 GaN 결정 성장 방법.
  5. 제1항에 있어서,
    상기 (다) 단계에서 상기 제2온도영역은 1000~1150℃인 것을 특징으로 하는 변형된 선택 성장법을 이용한 GaN 결정 성장 방법.
KR10-1999-0004983A 1999-02-12 1999-02-12 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법 KR100455277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0004983A KR100455277B1 (ko) 1999-02-12 1999-02-12 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0004983A KR100455277B1 (ko) 1999-02-12 1999-02-12 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법

Publications (2)

Publication Number Publication Date
KR20000056002A true KR20000056002A (ko) 2000-09-15
KR100455277B1 KR100455277B1 (ko) 2004-11-06

Family

ID=19574212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0004983A KR100455277B1 (ko) 1999-02-12 1999-02-12 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법

Country Status (1)

Country Link
KR (1) KR100455277B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707166B1 (ko) * 2005-10-12 2007-04-13 삼성코닝 주식회사 GaN 기판의 제조방법
KR101011945B1 (ko) * 2002-02-27 2011-01-31 소니 주식회사 질화물 반도체 및 반도체 소자의 제조 방법
US8158501B2 (en) 2006-11-07 2012-04-17 Siltron, Inc. Compound semiconductor substrate grown on metal layer, method of manufacturing the same, and compound semiconductor device using the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956499B1 (ko) 2008-08-01 2010-05-07 주식회사 실트론 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
EP3813096A1 (en) 2019-10-22 2021-04-28 Imec VZW Method for manufacturing an iii-nitride semiconductor structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482422A (en) * 1982-02-26 1984-11-13 Rca Corporation Method for growing a low defect monocrystalline layer on a mask
JPH06163930A (ja) * 1992-11-17 1994-06-10 Hitachi Ltd 半導体装置とその製造方法
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 GaN系半導体の成長方法およびGaN系半導体膜
JPH10265297A (ja) * 1997-03-26 1998-10-06 Shiro Sakai GaNバルク単結晶の製造方法
JPH11163404A (ja) * 1997-11-25 1999-06-18 Toyoda Gosei Co Ltd GaN系半導体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011945B1 (ko) * 2002-02-27 2011-01-31 소니 주식회사 질화물 반도체 및 반도체 소자의 제조 방법
KR101011934B1 (ko) * 2002-02-27 2011-02-08 소니 주식회사 질화물 반도체 및 반도체 소자
KR100707166B1 (ko) * 2005-10-12 2007-04-13 삼성코닝 주식회사 GaN 기판의 제조방법
US8158501B2 (en) 2006-11-07 2012-04-17 Siltron, Inc. Compound semiconductor substrate grown on metal layer, method of manufacturing the same, and compound semiconductor device using the same
US8198649B2 (en) 2006-11-07 2012-06-12 Siltron, Inc. Compound semiconductor substrate grown on metal layer, method for manufacturing the same, and compound semiconductor device using the same
TWI395259B (zh) * 2006-11-07 2013-05-01 Siltron Inc 成長於金屬層上之複合半導體基板、其製造方法及利用該複合半導體基板形成之複合半導體元件

Also Published As

Publication number Publication date
KR100455277B1 (ko) 2004-11-06

Similar Documents

Publication Publication Date Title
US7790489B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
JP4783483B2 (ja) 半導体基板および半導体基板の形成方法
JP4581490B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
CN101388338B (zh) 制备用于生长氮化镓的衬底和制备氮化镓衬底的方法
JP2003277195A (ja) Iii−v族窒化物系半導体基板およびその製造方法
JPH04223330A (ja) 単結晶珪素基板上への化合物半導体単結晶の作製方法
KR100331447B1 (ko) GaN 후막 제조 방법
JP4664464B2 (ja) モザイク性の小さな炭化珪素単結晶ウエハ
KR100450781B1 (ko) Gan단결정제조방법
JP5093740B2 (ja) 半導体結晶膜の成長方法
KR100455277B1 (ko) 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법
JP4665286B2 (ja) 半導体基材及びその製造方法
JP3982788B2 (ja) 半導体層の形成方法
KR100506739B1 (ko) 알루미늄(Al)을 함유한 질화물 반도체 결정 성장방법
JPH03132016A (ja) 結晶の形成方法
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
EP1460154A1 (en) Group iii nitride semiconductor substrate and its manufacturing method
KR100450784B1 (ko) Gan단결정제조방법
JP2013209270A (ja) 周期表第13族金属窒化物半導体結晶の製造方法および当該製造方法によって得られた周期表第13族金属窒化物半導体結晶
JPH01155630A (ja) 半導体装置の製造方法
JP2001126985A (ja) 化合物半導体基板
KR20220066610A (ko) h-BN을 이용한 GaN 단결정 성장기판 및 이의 제조방법
KR20060124509A (ko) 질화물 반도체 단결정 성장방법
JPH01179788A (ja) Si基板上への3−5族化合物半導体結晶の成長方法
KR100590444B1 (ko) 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140922

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160920

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 15

EXPY Expiration of term