JP2001126985A - 化合物半導体基板 - Google Patents
化合物半導体基板Info
- Publication number
- JP2001126985A JP2001126985A JP30305099A JP30305099A JP2001126985A JP 2001126985 A JP2001126985 A JP 2001126985A JP 30305099 A JP30305099 A JP 30305099A JP 30305099 A JP30305099 A JP 30305099A JP 2001126985 A JP2001126985 A JP 2001126985A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- semiconductor layer
- substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Junction Field-Effect Transistors (AREA)
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 転位密度が高く、結晶性が悪いという問題が
あった。 【解決手段】 Ｓｉ（１００）単結晶基板上に化合物半
導体層を形成した化合物半導体基板において、前記基板
上に第１の化合物半導体層を設け、この第１の化合物半
導体層上に幅が１〜１０μｍで厚さが０．１〜１．０μ
ｍのマスク層を前記基板の［０−１１］方向に対して５
°〜４５°の傾きと１〜１０μｍの間隔をもって設け、
このマスク層の間からマスク上にかけて厚さ１．０μｍ
以上の第２の化合物半導体層を設けた。
あった。 【解決手段】 Ｓｉ（１００）単結晶基板上に化合物半
導体層を形成した化合物半導体基板において、前記基板
上に第１の化合物半導体層を設け、この第１の化合物半
導体層上に幅が１〜１０μｍで厚さが０．１〜１．０μ
ｍのマスク層を前記基板の［０−１１］方向に対して５
°〜４５°の傾きと１〜１０μｍの間隔をもって設け、
このマスク層の間からマスク上にかけて厚さ１．０μｍ
以上の第２の化合物半導体層を設けた。
Description
【０００１】
【発明の属する技術分野】本発明はＳｉ基板上に化合物
半導体層を形成した化合物半導体基板に関する。
半導体層を形成した化合物半導体基板に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】Ｇａ
ＡｓやＩｎＰなどの化合物半導体基板は、機械的に脆
く、取り扱いが難しい。また、良質で大面積の基板が得
られ難いなどの問題がある。この問題を解決するため
に、安価で大面積で高強度のＳｉ基板上にＧａＡｓなど
の化合物半導体を結晶成長させる方法が提案されてい
る。
ＡｓやＩｎＰなどの化合物半導体基板は、機械的に脆
く、取り扱いが難しい。また、良質で大面積の基板が得
られ難いなどの問題がある。この問題を解決するため
に、安価で大面積で高強度のＳｉ基板上にＧａＡｓなど
の化合物半導体を結晶成長させる方法が提案されてい
る。
【０００３】しかしながら、Ｓｉ基板上にＧａＡｓなど
の化合物半導体を結晶成長させる場合、両材料の格子定
数差および熱膨張係数差に起因して転位欠陥（結晶欠
陥）が発生し、結晶性が劣化する。例えばＳｉ基板上に
ＧａＡｓをへテロエピタキシャル成長した場合、成長し
たＧａＡｓ層の転位欠陥密度は１×１０8ｃｍ-2台とな
っている。例えば光デバイスでは転位欠陥が再結合中心
として働くために、少数キャリアの寿命を減少させると
ともに、転位欠陥が増加してデバイス特性の劣化を引き
起こす。
の化合物半導体を結晶成長させる場合、両材料の格子定
数差および熱膨張係数差に起因して転位欠陥（結晶欠
陥）が発生し、結晶性が劣化する。例えばＳｉ基板上に
ＧａＡｓをへテロエピタキシャル成長した場合、成長し
たＧａＡｓ層の転位欠陥密度は１×１０8ｃｍ-2台とな
っている。例えば光デバイスでは転位欠陥が再結合中心
として働くために、少数キャリアの寿命を減少させると
ともに、転位欠陥が増加してデバイス特性の劣化を引き
起こす。
【０００４】そこで、Ｓｉ基板上にＧａＡｓを成長させ
る場合、成長したＧａＡｓ層上部への転位伝幡を抑制
し、転位密度を低減させる方法が従来から提案されてい
る。これらの方法として、２段階成長法、歪み超格子層
を挿入する方法、および熱サイクルアニール法などがあ
る。２段階成長法とは、界面で発生する転位を１段階目
の低温成長層に集中させることによって２段階目の層の
転位を低減させる方法である。また、歪み超格子層を挿
入する方法とは、超格子層における各層の格子定数、弾
性係数、あるいは熱膨張係数などの機械的物性の差によ
って転位が上部へ伝播することを抑制し、上層の転位を
低減させる方法である。そして、熱サイクルアニール法
とは、Ｓｉ基板上に形成したＧａＡｓ層を熱処理して転
位を消失させ、上層の転位を低減させる方法である。
る場合、成長したＧａＡｓ層上部への転位伝幡を抑制
し、転位密度を低減させる方法が従来から提案されてい
る。これらの方法として、２段階成長法、歪み超格子層
を挿入する方法、および熱サイクルアニール法などがあ
る。２段階成長法とは、界面で発生する転位を１段階目
の低温成長層に集中させることによって２段階目の層の
転位を低減させる方法である。また、歪み超格子層を挿
入する方法とは、超格子層における各層の格子定数、弾
性係数、あるいは熱膨張係数などの機械的物性の差によ
って転位が上部へ伝播することを抑制し、上層の転位を
低減させる方法である。そして、熱サイクルアニール法
とは、Ｓｉ基板上に形成したＧａＡｓ層を熱処理して転
位を消失させ、上層の転位を低減させる方法である。
【０００５】ところが、上記転位低減法を組み合わせた
直接成長法では、転位密度は８×１０5ｃｍ-2程度まで
にしか低減できない（例えば特開平７−１０６２４５号
参照）。
直接成長法では、転位密度は８×１０5ｃｍ-2程度まで
にしか低減できない（例えば特開平７−１０６２４５号
参照）。
【０００６】これらの転位低減法に対し、横方向エピタ
キシャル成長法（ELO; Epitaxial Lateral Overgrowt
h）がある。このＥＬＯ法では、例えばＳｉ基板（１１
１）上にＧａＡｓ層を分子ビームエピタキシャル成長法
でヘテロエピタキシャル成長した後、プラズマＣＶＤ法
でＳｉＯ2層を形成し、そのＳｉＯ2層に窓を形成して露
出させたＧａＡｓ層を液相エピタキシャル成長の種とし
てＧａＡｓ層をさらに垂直方向にヘテロエピタキシャル
成長させ、ＧａＡｓがＳｉＯ2層表面に達した後、横方
向にもヘテロエピタキシャル成長（ＥＬＯ）させる方法
である（Y. Ujiieand T. Nishinaga, J. Jpn. Appl. Ph
ys. 28, L337. 1989）。この方法で、ＥＬＯ領域の転位
密度は１×１０6ｃｍ-2台以下まで低減する。
キシャル成長法（ELO; Epitaxial Lateral Overgrowt
h）がある。このＥＬＯ法では、例えばＳｉ基板（１１
１）上にＧａＡｓ層を分子ビームエピタキシャル成長法
でヘテロエピタキシャル成長した後、プラズマＣＶＤ法
でＳｉＯ2層を形成し、そのＳｉＯ2層に窓を形成して露
出させたＧａＡｓ層を液相エピタキシャル成長の種とし
てＧａＡｓ層をさらに垂直方向にヘテロエピタキシャル
成長させ、ＧａＡｓがＳｉＯ2層表面に達した後、横方
向にもヘテロエピタキシャル成長（ＥＬＯ）させる方法
である（Y. Ujiieand T. Nishinaga, J. Jpn. Appl. Ph
ys. 28, L337. 1989）。この方法で、ＥＬＯ領域の転位
密度は１×１０6ｃｍ-2台以下まで低減する。
【０００７】しかしながら、図５に示すようなＳｉ基板
のマスクの配置方向が［０１１］方向あるいは［０−１
１］方向のパターンを用いる従来のＥＬＯ成長は、通常
の垂直方向へのヘテロエピタキシャル成長に比べて成長
速度が遅いという問題がある。また、図６（ａ）に示す
ように、マスクの配置方向が［０１１］あるいは［０−
１１］ではＡｓ末端が現れている（１１１）Ｂ面による
ＥＬＯ成長が起こり、さらに成長を継続すると、図６
（ｂ）のように、ＥＬＯ領域の接合部に空洞が発生して
転位がマスク層４の上部にも伝播し、転位の分布が全体
的に均一になって転位密度の低減が図れず、ＫＯＨエッ
チング法による転位密度は１×１０6ｃｍ- 2と高くな
る。また、このときのＸ線２結晶回折法によるロッキン
グカーブ測定におけるＧａＡｓの（４００）面のピーク
半値幅は２５０〜３００ｓｅｃであり、転位密度が高く
て良好な結晶性は得られない。
のマスクの配置方向が［０１１］方向あるいは［０−１
１］方向のパターンを用いる従来のＥＬＯ成長は、通常
の垂直方向へのヘテロエピタキシャル成長に比べて成長
速度が遅いという問題がある。また、図６（ａ）に示す
ように、マスクの配置方向が［０１１］あるいは［０−
１１］ではＡｓ末端が現れている（１１１）Ｂ面による
ＥＬＯ成長が起こり、さらに成長を継続すると、図６
（ｂ）のように、ＥＬＯ領域の接合部に空洞が発生して
転位がマスク層４の上部にも伝播し、転位の分布が全体
的に均一になって転位密度の低減が図れず、ＫＯＨエッ
チング法による転位密度は１×１０6ｃｍ- 2と高くな
る。また、このときのＸ線２結晶回折法によるロッキン
グカーブ測定におけるＧａＡｓの（４００）面のピーク
半値幅は２５０〜３００ｓｅｃであり、転位密度が高く
て良好な結晶性は得られない。
【０００８】本発明はかかる問題に鑑みてなされたもの
であり、その目的とするところは転位密度をさらに低減
させ、結晶性の良い化合物半導体をＳｉ基板上にへテロ
エピタキシャル形成した化合物半導体基板を提供するこ
とにある。
であり、その目的とするところは転位密度をさらに低減
させ、結晶性の良い化合物半導体をＳｉ基板上にへテロ
エピタキシャル形成した化合物半導体基板を提供するこ
とにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る化合物半導体基板では、Ｓｉ（１０
０）単結晶基板上に化合物半導体層を形成した化合物半
導体基板において、前記基板上に第１の化合物半導体層
を設け、この第１の化合物半導体層上に幅が１〜１０μ
ｍで厚さが０．１〜１．０μｍのマスク層を前記基板の
［０−１１］方向に対して５°〜４５°の傾きと１〜１
０μｍの間隔をもって設け、このマスク層の間からマス
ク上にかけて厚さ１．０μｍ以上の第２の化合物半導体
層を設けた。
に、請求項１に係る化合物半導体基板では、Ｓｉ（１０
０）単結晶基板上に化合物半導体層を形成した化合物半
導体基板において、前記基板上に第１の化合物半導体層
を設け、この第１の化合物半導体層上に幅が１〜１０μ
ｍで厚さが０．１〜１．０μｍのマスク層を前記基板の
［０−１１］方向に対して５°〜４５°の傾きと１〜１
０μｍの間隔をもって設け、このマスク層の間からマス
ク上にかけて厚さ１．０μｍ以上の第２の化合物半導体
層を設けた。
【００１０】上記化合物半導体基板では、前記第１の化
合物半導体層とマスク層との間に、この第１の化合物半
導体層とは格子定数の異なる第３の化合物半導体層を設
けることが望ましい。
合物半導体層とマスク層との間に、この第１の化合物半
導体層とは格子定数の異なる第３の化合物半導体層を設
けることが望ましい。
【００１１】また、上記化合物半導体基板では、前記マ
スク層がＳｉＯ2またはＳｉＮxから成ることが望まし
い。
スク層がＳｉＯ2またはＳｉＮxから成ることが望まし
い。
【００１２】また、上記化合物半導体基板では、前記第
１の化合物半導体層と第２の化合物半導体層がＧａＡｓ
から成り、前記第３の化合物半導体層がＩｎxＧａ1-xＡ
ｓから成ることが望ましい。
１の化合物半導体層と第２の化合物半導体層がＧａＡｓ
から成り、前記第３の化合物半導体層がＩｎxＧａ1-xＡ
ｓから成ることが望ましい。
【００１３】
【発明の実施の形態】以下、請求項１に係る発明の実施
形態を説明する。図１は、請求項１に係る化合物半導体
基板の実施形態を示す図であり、１はＳｉ基板、２、３
は第１の化合物半導体層、４はマスク層、５は第２の化
合物半導体層である。
形態を説明する。図１は、請求項１に係る化合物半導体
基板の実施形態を示す図であり、１はＳｉ基板、２、３
は第１の化合物半導体層、４はマスク層、５は第２の化
合物半導体層である。
【００１４】Ｓｉ基板１は、［０１１］方向に２°オフ
カットした（１００）Ｓｉ基板などを用いる。安価で高
強度で大口径化が可能なＳｉ基板１を用いるため、高強
度で放熱特性に優れた高周波化合物半導体装置や光化合
物半導体装置を低コストで形成することができる。
カットした（１００）Ｓｉ基板などを用いる。安価で高
強度で大口径化が可能なＳｉ基板１を用いるため、高強
度で放熱特性に優れた高周波化合物半導体装置や光化合
物半導体装置を低コストで形成することができる。
【００１５】Ｓｉ基板１上に第１の化合物半導体層２、
３を形成する。第１の化合物半導体層（低温層）２は炭
素を１×１０16〜１０18ｃｍ-3含み、０．０１〜０．０
４μｍ程度の厚みに形成する。この範囲外の膜厚では、
その後に形成する第１の化合物半導体層（高温層）３の
表面モホロジが悪くなる。
３を形成する。第１の化合物半導体層（低温層）２は炭
素を１×１０16〜１０18ｃｍ-3含み、０．０１〜０．０
４μｍ程度の厚みに形成する。この範囲外の膜厚では、
その後に形成する第１の化合物半導体層（高温層）３の
表面モホロジが悪くなる。
【００１６】第１の化合物半導体層２上に第１の化合物
半導体層３を形成する。この第１の化合物半導体層３は
２．０〜５．０μｍ程度の厚みに形成する。この膜厚が
２．０μｍ未満では転位密度の低減が図れない。また、
５．０μｍ以上の膜厚では成長時間が長くなり、基板の
反りも大きくなるため、実用的でない。
半導体層３を形成する。この第１の化合物半導体層３は
２．０〜５．０μｍ程度の厚みに形成する。この膜厚が
２．０μｍ未満では転位密度の低減が図れない。また、
５．０μｍ以上の膜厚では成長時間が長くなり、基板の
反りも大きくなるため、実用的でない。
【００１７】第１の化合物半導体層３上に膜厚０．１〜
１．０μｍのアモルファス状のマスク層４を形成する。
このマスク層４は、例えばＳｉＯ2あるいはＳｉＮxなど
からなる。また、このマスク層４は、幅Ｌが１〜１０μ
ｍ、間隔Ｓが１〜１０μｍにパターニングされている。
このマスク層４は、Ｓｉ（１００）単結晶基板１の［０
−１１］方向に対して５°〜４５°傾けて形成される。
１．０μｍのアモルファス状のマスク層４を形成する。
このマスク層４は、例えばＳｉＯ2あるいはＳｉＮxなど
からなる。また、このマスク層４は、幅Ｌが１〜１０μ
ｍ、間隔Ｓが１〜１０μｍにパターニングされている。
このマスク層４は、Ｓｉ（１００）単結晶基板１の［０
−１１］方向に対して５°〜４５°傾けて形成される。
【００１８】このようにマスク層４をＳｉ基板１の［０
−１１］方向に対して５°〜４５°傾けることによっ
て、図５（ａ）に示すように、（１１１）Ａ面ファセッ
トによるＥＬＯ成長を実現させ、さらに成長を継続する
と、図５（ｂ）に示すように、ＥＬＯ接合部の空洞の形
成を抑制し、成長速度を大きくするとともに、ファセッ
トによって転位を横方向に折り曲げることにより、転位
密度を低減できる。
−１１］方向に対して５°〜４５°傾けることによっ
て、図５（ａ）に示すように、（１１１）Ａ面ファセッ
トによるＥＬＯ成長を実現させ、さらに成長を継続する
と、図５（ｂ）に示すように、ＥＬＯ接合部の空洞の形
成を抑制し、成長速度を大きくするとともに、ファセッ
トによって転位を横方向に折り曲げることにより、転位
密度を低減できる。
【００１９】マスク層４の膜厚は、０．１μｍ以下では
転位伝播の抑制が困難であり、１．０μｍ以上では成長
時間が長くなるため、実用的でない。幅Ｌが１μｍ以下
では転位密度を低減させたＥＬＯ領域が小さく、デバイ
スを形成することが困難となる。一方、幅Ｌが１０μｍ
以上では成長速度の遅いＥＬＯ領域が広く、成長時間が
長くなるため、実用的でない。逆に、間隔Ｓは、１μｍ
以下ではマスク層４の領域が増え、マスク層４上にも結
晶性の悪いへテロエピタキシャル成長が起こるため、結
晶性が劣化する。一方、１０μｍ以上では転位密度を低
減させたＥＬＯ領域が小さく、デバイスを形成すること
が困難となる。また、マスク層４のパターンの傾き角の
範囲外では、図６に示すように、（１１１）Ｂ面による
ＥＬＯ成長が起こり、転位密度の低減が図れない。
転位伝播の抑制が困難であり、１．０μｍ以上では成長
時間が長くなるため、実用的でない。幅Ｌが１μｍ以下
では転位密度を低減させたＥＬＯ領域が小さく、デバイ
スを形成することが困難となる。一方、幅Ｌが１０μｍ
以上では成長速度の遅いＥＬＯ領域が広く、成長時間が
長くなるため、実用的でない。逆に、間隔Ｓは、１μｍ
以下ではマスク層４の領域が増え、マスク層４上にも結
晶性の悪いへテロエピタキシャル成長が起こるため、結
晶性が劣化する。一方、１０μｍ以上では転位密度を低
減させたＥＬＯ領域が小さく、デバイスを形成すること
が困難となる。また、マスク層４のパターンの傾き角の
範囲外では、図６に示すように、（１１１）Ｂ面による
ＥＬＯ成長が起こり、転位密度の低減が図れない。
【００２０】マスク層４の間およびマスク層４上に第２
の化合物半導体層４を形成する。この第２の化合物半導
体層４上に、高周波半導体装置、発光装置、太陽電池な
どの各種半導体装置を形成する。
の化合物半導体層４を形成する。この第２の化合物半導
体層４上に、高周波半導体装置、発光装置、太陽電池な
どの各種半導体装置を形成する。
【００２１】本発明では、放熱特性に優れる安価で丈夫
な大口径のＳｉ基板上に化合物半導体装置である高周波
半導体装置のＭＥＳＦＥＴ、ＨＥＭＴ、ＨＢＴなど、発
光装置のＬＥＤ、ＬＤ、ＰＤなど、あるいは高効率太陽
電池などを形成することによって、その化合物半導体装
置の製造コストの低減を図ることができる。
な大口径のＳｉ基板上に化合物半導体装置である高周波
半導体装置のＭＥＳＦＥＴ、ＨＥＭＴ、ＨＢＴなど、発
光装置のＬＥＤ、ＬＤ、ＰＤなど、あるいは高効率太陽
電池などを形成することによって、その化合物半導体装
置の製造コストの低減を図ることができる。
【００２２】次に、図２に基づいて他の実施形態を説明
する。図２中、１はＳｉ基板、２、３は第１の化合物半
導体層、４はマスク層、５は第２の化合物半導体層、６
は第３の化合物半導体層、７は第４の化合物半導体層、
８は第５の化合物半導体層である。
する。図２中、１はＳｉ基板、２、３は第１の化合物半
導体層、４はマスク層、５は第２の化合物半導体層、６
は第３の化合物半導体層、７は第４の化合物半導体層、
８は第５の化合物半導体層である。
【００２３】Ｓｉ基板１上に低温成長するＧａＡｓなど
から成る第１の化合物半導体層２を形成する。この第１
の化合物半導体層２は炭素を１×１０16〜１０18ｃｍ-3
含み、０．０１〜０．０４μｍ程度の厚みに形成する。
この範囲外の膜厚では、その後に形成する第２の化合物
半導体層３の表面モホロジが悪くなる。
から成る第１の化合物半導体層２を形成する。この第１
の化合物半導体層２は炭素を１×１０16〜１０18ｃｍ-3
含み、０．０１〜０．０４μｍ程度の厚みに形成する。
この範囲外の膜厚では、その後に形成する第２の化合物
半導体層３の表面モホロジが悪くなる。
【００２４】第１の化合物半導体層２上に高温成長する
ＧａＡｓなどから成る第１の化合物半導体層３を形成す
る。この第１の化合物半導体層３は２．０〜５．０μｍ
程度の厚みに形成する。この膜厚が２．０μｍ未満では
転位密度の低減が図れない。また、５．０μｍ以上では
成長時間が長くなり、基板の反りも大きくなるため、実
用的でない。
ＧａＡｓなどから成る第１の化合物半導体層３を形成す
る。この第１の化合物半導体層３は２．０〜５．０μｍ
程度の厚みに形成する。この膜厚が２．０μｍ未満では
転位密度の低減が図れない。また、５．０μｍ以上では
成長時間が長くなり、基板の反りも大きくなるため、実
用的でない。
【００２５】第１の化合物半導体層２、３を形成した
後、熱サイクルアニールを行い、第１の化合物半導体層
３の転位密度を３×１０6〜７×１０6ｃｍ-2まで低減さ
せる。
後、熱サイクルアニールを行い、第１の化合物半導体層
３の転位密度を３×１０6〜７×１０6ｃｍ-2まで低減さ
せる。
【００２６】第１の化合物半導体層２、３上に転位密度
が３×１０6〜７×１０6ｃｍ-2の第３の化合物半導体層
６を０．１〜０．７μｍ程度形成する。典型的にはＧａ
Ａｓを用いる。この第３の化合物半導体層６は、熱サイ
クル後の化合物半導体層の界面欠陥を抑制するために設
ける。この膜厚が０．１μｍ以下では、この後に形成す
る第４の化合物半導体層７の転位密度が低減できない。
また、０．７μｍ以上では、成長時間が長くなり、基板
反りも大きくなるため、実用的でない。
が３×１０6〜７×１０6ｃｍ-2の第３の化合物半導体層
６を０．１〜０．７μｍ程度形成する。典型的にはＧａ
Ａｓを用いる。この第３の化合物半導体層６は、熱サイ
クル後の化合物半導体層の界面欠陥を抑制するために設
ける。この膜厚が０．１μｍ以下では、この後に形成す
る第４の化合物半導体層７の転位密度が低減できない。
また、０．７μｍ以上では、成長時間が長くなり、基板
反りも大きくなるため、実用的でない。
【００２７】第３の化合物半導体層６上に例えばＩｎx
Ｇａ1-xＡｓなどから成る第４の化合物半導体層７を
０．０３〜０．１０μｍ程度形成する。この範囲外で
は、次に形成する第５の化合物半導体層８の転位密度が
低減しにくくなる。また、例えば第３の化合物半導体層
６がＧａＡｓのとき、格子定数の大きい第４の化合物半
導体層７はＩｎxＧａ1-xＡｓの組成ｘは０．０５〜０．
１５である。この範囲外では、次に形成する第５の化合
物半導体層８の転位密度の低減が図りにくくなる。
Ｇａ1-xＡｓなどから成る第４の化合物半導体層７を
０．０３〜０．１０μｍ程度形成する。この範囲外で
は、次に形成する第５の化合物半導体層８の転位密度が
低減しにくくなる。また、例えば第３の化合物半導体層
６がＧａＡｓのとき、格子定数の大きい第４の化合物半
導体層７はＩｎxＧａ1-xＡｓの組成ｘは０．０５〜０．
１５である。この範囲外では、次に形成する第５の化合
物半導体層８の転位密度の低減が図りにくくなる。
【００２８】第４の化合物半導体層７上に例えば第５の
化合物半導体層８を０．１〜０．５μｍ形成する。この
第５の化合物半導体層８は、転位伝播を抑制するために
設ける。この膜厚が０．１μｍ未満では転位密度が低減
しにくくなる。また、０．５μｍ以上では、成長時間が
長くなり、基板の反りも大きくなるため、実用的でな
い。第５の化合物半導体層８の転位密度は２×１０6ｃ
ｍ-2まで低減させる。
化合物半導体層８を０．１〜０．５μｍ形成する。この
第５の化合物半導体層８は、転位伝播を抑制するために
設ける。この膜厚が０．１μｍ未満では転位密度が低減
しにくくなる。また、０．５μｍ以上では、成長時間が
長くなり、基板の反りも大きくなるため、実用的でな
い。第５の化合物半導体層８の転位密度は２×１０6ｃ
ｍ-2まで低減させる。
【００２９】第５の化合物半導体層８上に膜厚０．１〜
１．０μｍのマスク層４を形成する。このマスク層４
は、例えばＳｉＯ2あるいはＳｉＮxからなる。また、こ
のマスク層４は、幅Ｌは１μｍ〜１０μｍ、間隔Ｓは１
〜１０μｍである。さらに、そのマスク層４は、Ｓｉ
（１００）単結晶基板１の［０−１１］方向に対して５
°〜４５°傾けて形成する。
１．０μｍのマスク層４を形成する。このマスク層４
は、例えばＳｉＯ2あるいはＳｉＮxからなる。また、こ
のマスク層４は、幅Ｌは１μｍ〜１０μｍ、間隔Ｓは１
〜１０μｍである。さらに、そのマスク層４は、Ｓｉ
（１００）単結晶基板１の［０−１１］方向に対して５
°〜４５°傾けて形成する。
【００３０】マスク層４の膜厚が０．１μｍ以下では転
位伝播の抑制が困難であり、１．０μｍ以上では成長時
間が長くなるため、実用的でない。幅Ｌは、１μｍ以下
では転位密度を低減させたＥＬＯ領域が小さく、デバイ
スを形成することが困難となる。一方、幅Ｌが１０μｍ
以上では成長速度の遅いＥＬＯ領域が広く、成長時間が
長くなるため、実用的でない。逆に、間隔Ｓは、１μｍ
以下ではマスク層４の領域が増えてマスク層４上にも結
晶性の悪いヘテロエピタキシャル成長が起こるため、結
晶性が劣化する。一方、１０μｍ以上では転位密度を低
減させたＥＬＯ領域が小さく、デバイスを形成すること
が困難となる。また、マスク層４の傾き角が５°〜４５
°の範囲外では、（１１１）Ｂ面によるＥＬＯ成長が起
こって転位密度の低減が図れない。
位伝播の抑制が困難であり、１．０μｍ以上では成長時
間が長くなるため、実用的でない。幅Ｌは、１μｍ以下
では転位密度を低減させたＥＬＯ領域が小さく、デバイ
スを形成することが困難となる。一方、幅Ｌが１０μｍ
以上では成長速度の遅いＥＬＯ領域が広く、成長時間が
長くなるため、実用的でない。逆に、間隔Ｓは、１μｍ
以下ではマスク層４の領域が増えてマスク層４上にも結
晶性の悪いヘテロエピタキシャル成長が起こるため、結
晶性が劣化する。一方、１０μｍ以上では転位密度を低
減させたＥＬＯ領域が小さく、デバイスを形成すること
が困難となる。また、マスク層４の傾き角が５°〜４５
°の範囲外では、（１１１）Ｂ面によるＥＬＯ成長が起
こって転位密度の低減が図れない。
【００３１】マスク層４の間からマスク層４上にかけて
第２の化合物半導体層４を形成する。
第２の化合物半導体層４を形成する。
【００３２】
【実施例】−実施例１− ［０１１］方向に２°オフカットした（１００）Ｓｉ基
板１を９００℃で熱処理して基板表面の自然酸化膜の除
去を行う。
板１を９００℃で熱処理して基板表面の自然酸化膜の除
去を行う。
【００３３】その後、有機金属化学気相成長（ＭＯＣＶ
Ｄ）法でＳｉ基板１上に第１のＧａＡｓ層２を基板温度
４００℃で形成した。この第１のＧａＡｓ層２は０．０
２μｍ程度の厚みに形成した。
Ｄ）法でＳｉ基板１上に第１のＧａＡｓ層２を基板温度
４００℃で形成した。この第１のＧａＡｓ層２は０．０
２μｍ程度の厚みに形成した。
【００３４】続いて、第１のＧａＡｓ層２上に第２のＧ
ａＡｓ層３を基板温度６５０℃で形成した。この第２の
ＧａＡｓ層３は、２．０μｍ程度の厚みに形成した。そ
の後、エピタキシャル成長を中断し、基板１を反応炉か
ら取り出した。
ａＡｓ層３を基板温度６５０℃で形成した。この第２の
ＧａＡｓ層３は、２．０μｍ程度の厚みに形成した。そ
の後、エピタキシャル成長を中断し、基板１を反応炉か
ら取り出した。
【００３５】次に、第２のＧａＡｓ層３上に、プラズマ
ＣＶＤ法などで、基板温度３５０℃以下で膜厚０．２μ
ｍのＳｉＯ2膜４を形成し、そのＳｉＯ2膜４をフォトリ
ソグラフ法によって幅Ｌ＝５μｍ、間隔Ｓ＝１μｍとな
るパターンを形成した。そのＳｉＯ2膜４のストライプ
部および開口部は、図３に示すように、Ｓｉ（１００）
単結晶基板１の［０−１１］方向に対して１５°傾けて
パターンを形成した。
ＣＶＤ法などで、基板温度３５０℃以下で膜厚０．２μ
ｍのＳｉＯ2膜４を形成し、そのＳｉＯ2膜４をフォトリ
ソグラフ法によって幅Ｌ＝５μｍ、間隔Ｓ＝１μｍとな
るパターンを形成した。そのＳｉＯ2膜４のストライプ
部および開口部は、図３に示すように、Ｓｉ（１００）
単結晶基板１の［０−１１］方向に対して１５°傾けて
パターンを形成した。
【００３６】次に、基板１を反応炉に入れて、アルシン
雰囲気中の６５０℃で前処理を行い、ＭＯＣＶＤ法ある
いはＭＢＥ法で第２のＧａＡｓ層３上に基板温度６５０
℃で第３のＧａＡｓ層５を１０．０μｍ程度選択成長な
らびにＥＬＯ成長させた。
雰囲気中の６５０℃で前処理を行い、ＭＯＣＶＤ法ある
いはＭＢＥ法で第２のＧａＡｓ層３上に基板温度６５０
℃で第３のＧａＡｓ層５を１０．０μｍ程度選択成長な
らびにＥＬＯ成長させた。
【００３７】図６のように、従来の方法で形成されたＧ
ａＡｓ層において、Ａｓ末端が現れている（１１１）Ｂ
面によるＥＬＯ成長では、ＥＬＯ領域の接合部に空洞が
存在し、転位はＳｉＯ2ストライプの上部にも伝播する
ため、転位の分布は全体的に均一となり、ＫＯＨエッチ
ング法による転位密度は５×１０7ｃｍ-2と高かった。
このときのＸ線２結晶回折法によるロッキングカーブ測
定におけるＧａＡｓの（４００）面のピーク半値幅は３
００ｓｅｃであり、転位密度が高かった。
ａＡｓ層において、Ａｓ末端が現れている（１１１）Ｂ
面によるＥＬＯ成長では、ＥＬＯ領域の接合部に空洞が
存在し、転位はＳｉＯ2ストライプの上部にも伝播する
ため、転位の分布は全体的に均一となり、ＫＯＨエッチ
ング法による転位密度は５×１０7ｃｍ-2と高かった。
このときのＸ線２結晶回折法によるロッキングカーブ測
定におけるＧａＡｓの（４００）面のピーク半値幅は３
００ｓｅｃであり、転位密度が高かった。
【００３８】しかし、図５のように、上記の方法で形成
された第２のＧａＡｓ層５において、Ｇａ末端が現れて
いる（１１１）Ａ面によるＥＬＯ成長では、転位がＳｉ
Ｏ2膜４の開口部のみに集中することができ、ストライ
プ上のＥＬＯ成長部において、転位はほぼ０となった。
基板全体においてＫＯＨエッチング法による転位密度は
２×１０5ｃｍ-2と低かった。このときのＸ線２結晶回
折法によるロッキングカーブ測定におけるＧａＡｓの
（４００）面のピーク半値幅は１００ｓｅｃであり、転
位密度が低く、結晶性が大幅に改善されたことが確認さ
れた。 −実施例２− 図２に示す実施例２では、ＳｉＯ2膜４の間に集中する
第２のＧａＡｓ層５中の転位を低減するために、ＭＯＣ
ＶＤ法あるいはＭＢＥ法で、実施例１と同様に第１のＧ
ａＡｓ層２、３を形成した後、３５０℃と７５０℃の熱
サイクルアニールを４回行った。この熱サイクルアニー
ルで第１のＧａＡｓ層３の転位密度を５×１０6ｃｍ-2
以下に低減できた。４回以上の熱サイクルアニールでは
転位密度の低減効果は飽和した。
された第２のＧａＡｓ層５において、Ｇａ末端が現れて
いる（１１１）Ａ面によるＥＬＯ成長では、転位がＳｉ
Ｏ2膜４の開口部のみに集中することができ、ストライ
プ上のＥＬＯ成長部において、転位はほぼ０となった。
基板全体においてＫＯＨエッチング法による転位密度は
２×１０5ｃｍ-2と低かった。このときのＸ線２結晶回
折法によるロッキングカーブ測定におけるＧａＡｓの
（４００）面のピーク半値幅は１００ｓｅｃであり、転
位密度が低く、結晶性が大幅に改善されたことが確認さ
れた。 −実施例２− 図２に示す実施例２では、ＳｉＯ2膜４の間に集中する
第２のＧａＡｓ層５中の転位を低減するために、ＭＯＣ
ＶＤ法あるいはＭＢＥ法で、実施例１と同様に第１のＧ
ａＡｓ層２、３を形成した後、３５０℃と７５０℃の熱
サイクルアニールを４回行った。この熱サイクルアニー
ルで第１のＧａＡｓ層３の転位密度を５×１０6ｃｍ-2
以下に低減できた。４回以上の熱サイクルアニールでは
転位密度の低減効果は飽和した。
【００３９】次に、第３のＧａＡｓ層６を０．５μｍ成
長した。次に、第３のＧａＡｓ層６の格子定数よりも大
きい第４のＩｎxＧａ1-xＡｓ層７を０．０５μｍ成長し
た。次に、第４のＩｎxＧａ1-xＡｓ層７よりも格子定数
の小さい第５のＧａＡｓ層８を０．５μｍ成長した。熱
サイクルアニール後の各層の膜厚は、転位密度と表面モ
ホロジに著しく影響を与える。この歪み層７の挿入によ
り、第５のＧａＡｓ層８の転位密度は２×１０6ｃｍ-2
に低減できた。第５の化合物半導体層８上に膜厚０．２
μｍのＳｉＯ2膜４を形成する。ＳｉＯ2膜４は、幅Ｌは
５μｍ、間隔Ｓは１μｍのパターンである。さらに、そ
のＳｉＯ2から成るマスク層４は、Ｓｉ（１００）単結
晶基板１の［０−１１］方向に対して１５°傾けてパタ
ーンを形成した。
長した。次に、第３のＧａＡｓ層６の格子定数よりも大
きい第４のＩｎxＧａ1-xＡｓ層７を０．０５μｍ成長し
た。次に、第４のＩｎxＧａ1-xＡｓ層７よりも格子定数
の小さい第５のＧａＡｓ層８を０．５μｍ成長した。熱
サイクルアニール後の各層の膜厚は、転位密度と表面モ
ホロジに著しく影響を与える。この歪み層７の挿入によ
り、第５のＧａＡｓ層８の転位密度は２×１０6ｃｍ-2
に低減できた。第５の化合物半導体層８上に膜厚０．２
μｍのＳｉＯ2膜４を形成する。ＳｉＯ2膜４は、幅Ｌは
５μｍ、間隔Ｓは１μｍのパターンである。さらに、そ
のＳｉＯ2から成るマスク層４は、Ｓｉ（１００）単結
晶基板１の［０−１１］方向に対して１５°傾けてパタ
ーンを形成した。
【００４０】次に、基板１を反応炉に入れて、アルシン
雰囲気中の６５０℃で前処理を行い、転位密度を２×１
０6ｃｍ-2まで低減させた第５のＧａＡｓ層８上に、Ｍ
ＯＣＶＤ法あるいはＭＢＥ法で基板温度６５０℃で第２
のＧａＡｓ層５を１０．０μｍ程度選択成長ならびにＥ
ＬＯ成長させる。
雰囲気中の６５０℃で前処理を行い、転位密度を２×１
０6ｃｍ-2まで低減させた第５のＧａＡｓ層８上に、Ｍ
ＯＣＶＤ法あるいはＭＢＥ法で基板温度６５０℃で第２
のＧａＡｓ層５を１０．０μｍ程度選択成長ならびにＥ
ＬＯ成長させる。
【００４１】上記の方法で形成された第２のＧａＡｓ層
５において、Ｇａ末端が現れている（１１１）Ａ面によ
るＥＬＯ成長では、わずかな転位がＳｉＯ2膜４の開口
部のみに集中でき、ストライプ上のＥＬＯ成長部におい
て、転位はほぼ０となった。ＫＯＨエッチング法による
転位密度は１×１０4ｃｍ-2と低い。このときの、Ｘ線
２結晶回折法によるロッキングカーブ測定におけるＧａ
Ａｓの（４００）面のピーク半値幅は１５ｓｅｃであ
り、転位密度が低く、結晶性がさらに改善されたことが
確認された。
５において、Ｇａ末端が現れている（１１１）Ａ面によ
るＥＬＯ成長では、わずかな転位がＳｉＯ2膜４の開口
部のみに集中でき、ストライプ上のＥＬＯ成長部におい
て、転位はほぼ０となった。ＫＯＨエッチング法による
転位密度は１×１０4ｃｍ-2と低い。このときの、Ｘ線
２結晶回折法によるロッキングカーブ測定におけるＧａ
Ａｓの（４００）面のピーク半値幅は１５ｓｅｃであ
り、転位密度が低く、結晶性がさらに改善されたことが
確認された。
【００４２】
【発明の効果】以上のように、請求項１に係る発明によ
れば、基板上に第１の化合物半導体層を設け、この第１
の化合物半導体層上に幅が１〜１０μｍで厚さが０．１
〜１．０μｍのマスク層をこの基板の［０−１１］方向
に対して５°〜４５°の傾きと１〜１０μｍの間隔をも
って設け、このマスク層の間からマスク上にかけて厚さ
１．０μｍ以上の第２の化合物半導体層を設けたことか
ら、（１１１）Ａ面によるＥＬＯ成長の結晶性が良くな
り、ＥＬＯ領域の接合部に空洞のない半導体結晶層を得
ることができる。その結果、熱伝導性が高く、低コスト
な大面積のＳｉ基板上に化合物半導体装置を形成でき、
高周波半導体装置、発光装置、あるいは高効率太陽電池
の低コスト化が図れ、さらに電気特性、光特性および信
頼性をさらに改善することができる。
れば、基板上に第１の化合物半導体層を設け、この第１
の化合物半導体層上に幅が１〜１０μｍで厚さが０．１
〜１．０μｍのマスク層をこの基板の［０−１１］方向
に対して５°〜４５°の傾きと１〜１０μｍの間隔をも
って設け、このマスク層の間からマスク上にかけて厚さ
１．０μｍ以上の第２の化合物半導体層を設けたことか
ら、（１１１）Ａ面によるＥＬＯ成長の結晶性が良くな
り、ＥＬＯ領域の接合部に空洞のない半導体結晶層を得
ることができる。その結果、熱伝導性が高く、低コスト
な大面積のＳｉ基板上に化合物半導体装置を形成でき、
高周波半導体装置、発光装置、あるいは高効率太陽電池
の低コスト化が図れ、さらに電気特性、光特性および信
頼性をさらに改善することができる。
【図１】本発明に係る化合物半導体基板の構造を説明す
る図である。
る図である。
【図２】本発明に係る化合物半導体基板の構造を説明す
る図である。
る図である。
【図３】本発明に係る発明のマスク層のパターンを示す
図である。
図である。
【図４】本発明のＥＬＯ成長と転位の伝播状態を示す図
である。
である。
【図５】従来のマスク層のパターンを示す図である。
【図６】従来のＥＬＯ成長と転位の伝播状態と空洞の形
成を示す図である。
成を示す図である。
１………Ｓｉ単結晶基板、２、３………第１の化合物半
導体層、４………アモルファス層、５………第２の化合
物半導体層、６………第３の化合物半導体層、７………
第４の化合物半導体層、８………第５の化合物半導体
層、Ｌ………マスク層の幅、Ｓ………マスク層の間隔
導体層、４………アモルファス層、５………第２の化合
物半導体層、６………第３の化合物半導体層、７………
第４の化合物半導体層、８………第５の化合物半導体
層、Ｌ………マスク層の幅、Ｓ………マスク層の間隔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 33/00 Ｈ０１Ｌ 31/04 Ｅ ５Ｆ１０２ Ｈ０１Ｓ 5/323 Ｆターム(参考） 5F041 AA40 AA44 CA23 CA33 CA34 CA35 CA65 CA66 5F045 AA04 AB10 AB17 AF03 AF13 BB08 BB12 CA02 CA07 CA10 DA53 DA67 DB02 DB04 HA06 5F051 AA08 CB09 CB12 CB24 GA04 GA20 5F052 CA01 CA04 CA06 CA10 DA04 DB06 DB10 EA03 EA07 EA11 GA01 GB06 GB09 GC03 HA01 HA08 JA01 JA09 JA10 KA01 KA06 5F073 CB04 DA05 DA06 DA07 DA16 EA29 5F102 GD01 GJ03 GK00 GK05 GK09 GL04 GQ01 GR01 HC00 HC01
Claims (4)
- 【請求項１】 Ｓｉ（１００）単結晶基板上に化合物半
導体層を形成した化合物半導体基板において、前記基板
上に第１の化合物半導体層を設け、この第１の化合物半
導体層上に幅が１〜１０μｍで厚さが０．１〜１．０μ
ｍのマスク層を前記基板の［０−１１］方向に対して５
°〜４５°の傾きと１〜１０μｍの間隔をもって設け、
このマスク層の間からマスク上にかけて厚さ１．０μｍ
以上の第２の化合物半導体層を設けたことを特徴とする
化合物半導体基板。 - 【請求項２】 前記第１の化合物半導体層とマスク層と
の間に、この第１の化合物半導体層とは格子定数の異な
る第３の化合物半導体層を設けたことを特徴とする請求
項１に記載の化合物半導体基板。 - 【請求項３】 前記マスク層がＳｉＯ2またはＳｉＮxか
ら成ることを特徴とする請求項１または請求項２に記載
の化合物半導体基板。 - 【請求項４】 前記第１の化合物半導体層と第２の化合
物半導体層がＧａＡｓから成り、前記第３の化合物半導
体層がＩｎxＧａ1-xＡｓから成ることを特徴とする請求
項１、請求項２、または請求項３に記載の化合物半導体
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30305099A JP2001126985A (ja) | 1999-10-25 | 1999-10-25 | 化合物半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30305099A JP2001126985A (ja) | 1999-10-25 | 1999-10-25 | 化合物半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001126985A true JP2001126985A (ja) | 2001-05-11 |
Family
ID=17916323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30305099A Pending JP2001126985A (ja) | 1999-10-25 | 1999-10-25 | 化合物半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001126985A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005523A (zh) * | 2009-09-01 | 2011-04-06 | 夏普株式会社 | 氮化物半导体元件及其制造方法及半导体层的制造方法 |
| JP2014511815A (ja) * | 2011-04-07 | 2014-05-19 | エヌアーエスペー スリー／ヴィー ゲーエムベーハー | ＩＩＩ／ＶＳｉテンプレートの製造方法 |
| US9595438B2 (en) | 2011-09-12 | 2017-03-14 | Nasp Iii/V Gmbh | Method for producing a III/V Si template |
| JP2017183697A (ja) * | 2016-03-23 | 2017-10-05 | パナソニックＩｐマネジメント株式会社 | Ｉｉｉ族窒化物半導体及びその製造方法 |
| KR20220107068A (ko) * | 2019-12-19 | 2022-08-01 | 루미레즈 엘엘씨 | 고밀도 텍스처들을 갖는 발광 다이오드(led) 디바이스들 |
-
1999
- 1999-10-25 JP JP30305099A patent/JP2001126985A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005523A (zh) * | 2009-09-01 | 2011-04-06 | 夏普株式会社 | 氮化物半导体元件及其制造方法及半导体层的制造方法 |
| US8445930B2 (en) | 2009-09-01 | 2013-05-21 | Sharp Kabushiki Kaisha | Nitride semiconductor element, methods for manufacturing nitride semiconductor element and nitride semiconductor layer, and nitride semiconductor light-emitting element |
| JP2014511815A (ja) * | 2011-04-07 | 2014-05-19 | エヌアーエスペー スリー／ヴィー ゲーエムベーハー | ＩＩＩ／ＶＳｉテンプレートの製造方法 |
| US9595438B2 (en) | 2011-09-12 | 2017-03-14 | Nasp Iii/V Gmbh | Method for producing a III/V Si template |
| JP2017183697A (ja) * | 2016-03-23 | 2017-10-05 | パナソニックＩｐマネジメント株式会社 | Ｉｉｉ族窒化物半導体及びその製造方法 |
| KR20220107068A (ko) * | 2019-12-19 | 2022-08-01 | 루미레즈 엘엘씨 | 고밀도 텍스처들을 갖는 발광 다이오드(led) 디바이스들 |
| KR102497403B1 (ko) | 2019-12-19 | 2023-02-10 | 루미레즈 엘엘씨 | 고밀도 텍스처들을 갖는 발광 다이오드(led) 디바이스들 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4223219B2 (ja) | 窒化ガリウム半導体層の製造方法 | |
| KR101251443B1 (ko) | 수소화물 기상 에피택시법에 의한 평면의, 전위 밀도가 감소된 ｍ-면 질화갈륨의 성장 | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| JP4529846B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 | |
| JP2000164929A5 (ja) | 半導体薄膜および半導体素子の製造方法 | |
| JP2003277195A (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板およびその製造方法 | |
| KR20100092932A (ko) | 반도체 기판 및 반도체 기판의 제조 방법 | |
| EP1298709B1 (en) | Method for producing a iii nitride element comprising a iii nitride epitaxial substrate | |
| JP4356208B2 (ja) | 窒化物半導体の気相成長方法 | |
| EP0430562B1 (en) | Semiconductor heterostructure and method of producing the same | |
| KR101021775B1 (ko) | 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조 | |
| KR20010026835A (ko) | ＧａＮ 후막 제조 방법 | |
| KR19990016925A (ko) | ＧａＮ 단결정 제조 방법 | |
| JP2001126985A (ja) | 化合物半導体基板 | |
| JP4665286B2 (ja) | 半導体基材及びその製造方法 | |
| JP2001135854A (ja) | Ｉｉｉ族窒化物系化合物半導体素子 | |
| Haino et al. | Buried tungsten metal structure fabricated by epitaxial-lateral-overgrown GaN via low-pressure metalorganic vapor phase epitaxy | |
| JP2000022283A (ja) | 半導体素子、半導体素子の製造方法及び半導体基板の製造方法 | |
| JP3805703B2 (ja) | ３−５族化合物半導体の製造方法及び３−５族化合物半導体 | |
| KR100455277B1 (ko) | 변형된 선택 성장 공정을 이용한 ＧａＮ 단결정 성장 방법 | |
| JP2003224072A (ja) | 半導体構造物およびその製造方法 | |
| Bradley et al. | Control of defects in the heteroepitaxial growth of GaAs on silicon | |
| KR100450784B1 (ko) | Gan단결정제조방법 | |
| JP2002261024A (ja) | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ並びに半導体デバイス | |
| KR101020498B1 (ko) | 에피택셜 성장 방법 |