JP2002261024A - 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ並びに半導体デバイス - Google Patents
窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ並びに半導体デバイスInfo
- Publication number
- JP2002261024A JP2002261024A JP2001055028A JP2001055028A JP2002261024A JP 2002261024 A JP2002261024 A JP 2002261024A JP 2001055028 A JP2001055028 A JP 2001055028A JP 2001055028 A JP2001055028 A JP 2001055028A JP 2002261024 A JP2002261024 A JP 2002261024A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- substrate
- epitaxial wafer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 結晶欠陥が少なく、反りやクラックの少ない
窒化物半導体エピタキシャルウェハの製造方法及び窒化
物半導体エピタキシャルウェハ並びに半導体デバイスを
提供する。 【解決手段】 表面に第一の窒化物半導体層２を形成し
たサファイア基板１の表面または裏面から水素、窒素等
のイオンを打ち込み、サファイア基板１中に機械的強度
の弱い中間層５を形成したものを基板とし、その基板の
第一の窒化物半導体層２の上に第二の窒化物半導体層４
のエピタキシャル成長を行うものである。成長する層構
造は１層以上のエピタキシャル構造であり、ｐｎ接合や
ヘテロ接合等の半導体構造が形成されたり、発光ダイオ
ードやレーザダイオード、受光素子、電界効果トランジ
スタ、ＨＥＭＴ、ＨＢＴ等の種々の半導体素子に適した
層構造、あるいはその一部を構成するエピタキシャル層
構造となる。
窒化物半導体エピタキシャルウェハの製造方法及び窒化
物半導体エピタキシャルウェハ並びに半導体デバイスを
提供する。 【解決手段】 表面に第一の窒化物半導体層２を形成し
たサファイア基板１の表面または裏面から水素、窒素等
のイオンを打ち込み、サファイア基板１中に機械的強度
の弱い中間層５を形成したものを基板とし、その基板の
第一の窒化物半導体層２の上に第二の窒化物半導体層４
のエピタキシャル成長を行うものである。成長する層構
造は１層以上のエピタキシャル構造であり、ｐｎ接合や
ヘテロ接合等の半導体構造が形成されたり、発光ダイオ
ードやレーザダイオード、受光素子、電界効果トランジ
スタ、ＨＥＭＴ、ＨＢＴ等の種々の半導体素子に適した
層構造、あるいはその一部を構成するエピタキシャル層
構造となる。
Description
【０００１】
【発明の属する技術分野】本発明は、窒化物半導体エピ
タキシャルウェハの製造方法及び窒化物半導体エピタキ
シャルウェハ並びに半導体デバイスに関する。
タキシャルウェハの製造方法及び窒化物半導体エピタキ
シャルウェハ並びに半導体デバイスに関する。
【０００２】
【従来の技術】近年、発光ダイオード（ＬＥＤ）やレー
ザダイオード（ＬＤ）等の高出力化、高効率化等を図る
ため、バンドギャップが大きく（３．４ｅＶ）、直接遷
移型であり、しかもバンドギャップを広範囲で制御でき
ることから窒化物半導体が用いられるようになってき
た。
ザダイオード（ＬＤ）等の高出力化、高効率化等を図る
ため、バンドギャップが大きく（３．４ｅＶ）、直接遷
移型であり、しかもバンドギャップを広範囲で制御でき
ることから窒化物半導体が用いられるようになってき
た。
【０００３】
【発明が解決しようとする課題】ところで、ＧａＮある
いはその混晶であるＡｌＧａＮやＩｎＧａＮ等は実用的
な同種の基板がないため、サファイアやＳｉＣ等の異種
基板上で結晶成長が行われる。これら異種基板は格子定
数が成長層と大きく異なるために成長層の結晶欠陥が多
い。また、膨張係数も大きく異なるために厚膜成長時や
成長後に反りやクラックが発生する。これらの反りやク
ラックは特に窒化物半導体厚膜を成長させるときに深刻
な問題となる。
いはその混晶であるＡｌＧａＮやＩｎＧａＮ等は実用的
な同種の基板がないため、サファイアやＳｉＣ等の異種
基板上で結晶成長が行われる。これら異種基板は格子定
数が成長層と大きく異なるために成長層の結晶欠陥が多
い。また、膨張係数も大きく異なるために厚膜成長時や
成長後に反りやクラックが発生する。これらの反りやク
ラックは特に窒化物半導体厚膜を成長させるときに深刻
な問題となる。
【０００４】そこでこのような問題を根本的に解決する
ためにＧａＮ基板の開発が進められており、高温高圧下
でＧａＮ単結晶を合成する高温高圧法（Ｓ．Ｐｏｒｏｗ
ｓｋｉ ｅｔ ａｌ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ
１７８（１９９７）ｐ１７４）やサファイヤ基板上にＨ
ＶＰＥ法で数百μｍ程度の厚膜を成長させた後、サファ
イア基板を取り除くことによってＧａＮの自立単結晶基
板を得る方法（Ｍｉｃｈａｅｌ Ｋ．Ｋｅｌｌｙ ｅｔ
ａｌ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３８（１９
９９）Ｐｔ．２，Ｎｏ．３Ａ，ｐｐ．Ｌ２１７）等の方
法が代表的である。
ためにＧａＮ基板の開発が進められており、高温高圧下
でＧａＮ単結晶を合成する高温高圧法（Ｓ．Ｐｏｒｏｗ
ｓｋｉ ｅｔ ａｌ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ
１７８（１９９７）ｐ１７４）やサファイヤ基板上にＨ
ＶＰＥ法で数百μｍ程度の厚膜を成長させた後、サファ
イア基板を取り除くことによってＧａＮの自立単結晶基
板を得る方法（Ｍｉｃｈａｅｌ Ｋ．Ｋｅｌｌｙ ｅｔ
ａｌ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３８（１９
９９）Ｐｔ．２，Ｎｏ．３Ａ，ｐｐ．Ｌ２１７）等の方
法が代表的である。
【０００５】しかし、高温高圧法は超高圧セル中で結晶
成長が行われるため、得られるＧａＮ単結晶のサイズを
あまり大きくすることができず、現在のところ直径１０
ｍｍ程度のものしか得られていない。そのうえ製造コス
トが非常に高く、実用的ではない。ＨＶＰＥ（ハイドラ
イド気相成長法：Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａ
ｓｅ Ｅｐｉｔａｘｙ）でサファイア基板上に直接Ｇａ
Ｎ厚膜を成長させる方法はより現実的ではあるが、この
場合でも結晶欠陥はかなり多く、サファイア基板の実用
的な除去方法が無い。しかも、除去後もＧａＮ厚膜には
反りが残る等の問題がある。
成長が行われるため、得られるＧａＮ単結晶のサイズを
あまり大きくすることができず、現在のところ直径１０
ｍｍ程度のものしか得られていない。そのうえ製造コス
トが非常に高く、実用的ではない。ＨＶＰＥ（ハイドラ
イド気相成長法：Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａ
ｓｅ Ｅｐｉｔａｘｙ）でサファイア基板上に直接Ｇａ
Ｎ厚膜を成長させる方法はより現実的ではあるが、この
場合でも結晶欠陥はかなり多く、サファイア基板の実用
的な除去方法が無い。しかも、除去後もＧａＮ厚膜には
反りが残る等の問題がある。
【０００６】窒化物半導体のエピタキシャル成長の時サ
ファイア基板の反りは、窒化物半導体のエピタキシャル
成長中に、例えばグラファイトのサセプタ等の加熱物体
との接触の不均一を生じ、成長層のキャリア濃度や組成
等の特性を不均一にする。特にＩｎＧａＮではこの濃度
不均一は致命的である。また、成長後のサファイア基板
の反りは、フォトリソグラフィにおける微細パターンの
露光で大きな問題となる。
ファイア基板の反りは、窒化物半導体のエピタキシャル
成長中に、例えばグラファイトのサセプタ等の加熱物体
との接触の不均一を生じ、成長層のキャリア濃度や組成
等の特性を不均一にする。特にＩｎＧａＮではこの濃度
不均一は致命的である。また、成長後のサファイア基板
の反りは、フォトリソグラフィにおける微細パターンの
露光で大きな問題となる。
【０００７】また、結晶欠陥は光素子の発光特性や信頼
性を悪化させ、電子デバイスのリーク電流や非線形性、
信頼性低下等の原因となる。
性を悪化させ、電子デバイスのリーク電流や非線形性、
信頼性低下等の原因となる。
【０００８】この対策として、選択成長によるラテラル
方向成長を利用したＥＬＯ法（Ｏ．Ｈ．Ｎａｍ ｅｔ
ａｌ，Ａｐｐｌ．ｐｈｙｓ．Ｌｅｔｔ．７１（１９９
７）２４７２）やＦＩＥＬＯ法（Ａ．Ｓａｋａｉ ｅｔ
ａｌ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７１（１９９
７）２２５９）等が開発されているが、いまだに結晶欠
陥は１０6 〜１０7 ｃｍ-3ほど存在し、反りの問題はま
ったく改善されていないという問題があった。
方向成長を利用したＥＬＯ法（Ｏ．Ｈ．Ｎａｍ ｅｔ
ａｌ，Ａｐｐｌ．ｐｈｙｓ．Ｌｅｔｔ．７１（１９９
７）２４７２）やＦＩＥＬＯ法（Ａ．Ｓａｋａｉ ｅｔ
ａｌ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７１（１９９
７）２２５９）等が開発されているが、いまだに結晶欠
陥は１０6 〜１０7 ｃｍ-3ほど存在し、反りの問題はま
ったく改善されていないという問題があった。
【０００９】一方、反りを軽減する方法に関しては例え
ば特開平９−２２３８１９号公報に開示されているよう
に、Ｓｉ基板の表面より下に酸素若しくは窒素のイオン
打ち込みによって緩和層兼剥離層を形成し、さらに表面
を炭化してＳｉＣとしたＳｉ基板上に窒化物半導体を成
長させ、その後のエッチングによってＳｉ基板を除去す
る方法がある。
ば特開平９−２２３８１９号公報に開示されているよう
に、Ｓｉ基板の表面より下に酸素若しくは窒素のイオン
打ち込みによって緩和層兼剥離層を形成し、さらに表面
を炭化してＳｉＣとしたＳｉ基板上に窒化物半導体を成
長させ、その後のエッチングによってＳｉ基板を除去す
る方法がある。
【００１０】しかし、この方法では窒化物半導体への応
力を軽減するためにＳｉ基板とそのＳｉ基板上に形成す
るＳｉＣ層、ＡｌＧａＮバッファ層及び窒化物半導体層
構造の厚さのバランスを精密に制御しなければならな
い。特に窒素打ち込みによって形成した窒化物半導体層
を歪み緩和層とした場合、Ｓｉ基板をエッチングによっ
て除去するためにはＳｉＣ層と歪み緩和層との間にＳｉ
の層を残さなければならないので、表面炭化の条件が厳
しく、かつ歪み緩和層が窒化物半導体成長層から遠くな
るので、歪み緩和効果が小さくなってしまう。また、基
板表面を完全に覆うほどに表面炭化を行うのは量産を考
えた場合困難である。
力を軽減するためにＳｉ基板とそのＳｉ基板上に形成す
るＳｉＣ層、ＡｌＧａＮバッファ層及び窒化物半導体層
構造の厚さのバランスを精密に制御しなければならな
い。特に窒素打ち込みによって形成した窒化物半導体層
を歪み緩和層とした場合、Ｓｉ基板をエッチングによっ
て除去するためにはＳｉＣ層と歪み緩和層との間にＳｉ
の層を残さなければならないので、表面炭化の条件が厳
しく、かつ歪み緩和層が窒化物半導体成長層から遠くな
るので、歪み緩和効果が小さくなってしまう。また、基
板表面を完全に覆うほどに表面炭化を行うのは量産を考
えた場合困難である。
【００１１】そこで、本発明の目的は、上記課題を解決
し、結晶欠陥が少なく、反りやクラックの少ない窒化物
半導体エピタキシャルウェハの製造方法及び窒化物半導
体エピタキシャルウェハ並びに半導体デバイスを提供す
ることにある。
し、結晶欠陥が少なく、反りやクラックの少ない窒化物
半導体エピタキシャルウェハの製造方法及び窒化物半導
体エピタキシャルウェハ並びに半導体デバイスを提供す
ることにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本発明の窒化物半導体エピタキシャルウェハの製造方
法は、サファイア基板上に第一の窒化物半導体層を形成
した基板の表面または裏面からイオンを打ち込み、サフ
ァイア基板中に周囲より機械的強度の小さい中間層を形
成するものである。
に本発明の窒化物半導体エピタキシャルウェハの製造方
法は、サファイア基板上に第一の窒化物半導体層を形成
した基板の表面または裏面からイオンを打ち込み、サフ
ァイア基板中に周囲より機械的強度の小さい中間層を形
成するものである。
【００１３】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、中間層を形成した基板
の第一の窒化物半導体層の上に第二の窒化物半導体層を
エピタキシャル成長させるのが好ましい。
タキシャルウェハの製造方法は、中間層を形成した基板
の第一の窒化物半導体層の上に第二の窒化物半導体層を
エピタキシャル成長させるのが好ましい。
【００１４】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、第一の窒化物半導体半
導体層の厚さを５μｍ以下とするのが好ましい。
タキシャルウェハの製造方法は、第一の窒化物半導体半
導体層の厚さを５μｍ以下とするのが好ましい。
【００１５】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、打ち込むイオンを水素
イオン、窒素イオン、酸素イオンのいずれか若しくはそ
れらの混合とするのが好ましい。
タキシャルウェハの製造方法は、打ち込むイオンを水素
イオン、窒素イオン、酸素イオンのいずれか若しくはそ
れらの混合とするのが好ましい。
【００１６】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、イオンの打ち込みの加
速電圧を１ｋｅＶ以上１ＭｅＶ以下とし、かつ、イオン
のドーズ量を１×１０15ｃｍ-2以上１×１０19ｃｍ-2以
下とするのが好ましい。
タキシャルウェハの製造方法は、イオンの打ち込みの加
速電圧を１ｋｅＶ以上１ＭｅＶ以下とし、かつ、イオン
のドーズ量を１×１０15ｃｍ-2以上１×１０19ｃｍ-2以
下とするのが好ましい。
【００１７】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、イオンを打ち込んだ後
で熱処理を行うことにより第一の窒化物半導体層の表面
結晶層のイオン打ち込みによるダメージを回復させると
共に、中間層に微細なボイド及びボイドの集合体を生じ
させるのが好ましい。
タキシャルウェハの製造方法は、イオンを打ち込んだ後
で熱処理を行うことにより第一の窒化物半導体層の表面
結晶層のイオン打ち込みによるダメージを回復させると
共に、中間層に微細なボイド及びボイドの集合体を生じ
させるのが好ましい。
【００１８】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、微細なボイド及びボイ
ドの集合体の大きさ、数量、密度、分布等を熱処理によ
って制御するのが好ましい。
タキシャルウェハの製造方法は、微細なボイド及びボイ
ドの集合体の大きさ、数量、密度、分布等を熱処理によ
って制御するのが好ましい。
【００１９】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、熱処理をＨ2 、ＮＨ3
若しくはこれらの混合雰囲気下で行うのが好ましい。
タキシャルウェハの製造方法は、熱処理をＨ2 、ＮＨ3
若しくはこれらの混合雰囲気下で行うのが好ましい。
【００２０】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、中間層を境にしてサフ
ァイア基板を剥離、除去してもよい。
タキシャルウェハの製造方法は、中間層を境にしてサフ
ァイア基板を剥離、除去してもよい。
【００２１】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、第二の窒化物半導体層
の表面に他の基板を貼り付けた後で中間層を境にしてサ
ファイア基板を剥離、除去してもよい。
タキシャルウェハの製造方法は、第二の窒化物半導体層
の表面に他の基板を貼り付けた後で中間層を境にしてサ
ファイア基板を剥離、除去してもよい。
【００２２】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、他の基板としてＳｉ等
の半導体、ＡｌＮ等の高熱伝導性基板あるいはＣｕ、Ａ
ｌ等の金属を用いるのが好ましい。
タキシャルウェハの製造方法は、他の基板としてＳｉ等
の半導体、ＡｌＮ等の高熱伝導性基板あるいはＣｕ、Ａ
ｌ等の金属を用いるのが好ましい。
【００２３】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、除去、剥離した第二の
窒化物半導体層の裏面に残ったサファイア基板の一部を
研磨等により部分的若しくは全て除去するのが好まし
い。
タキシャルウェハの製造方法は、除去、剥離した第二の
窒化物半導体層の裏面に残ったサファイア基板の一部を
研磨等により部分的若しくは全て除去するのが好まし
い。
【００２４】本発明の窒化物半導体エピタキシャルウェ
ハは上記いずれかの方法で製造された、Ｉｎx Ａｌy Ｇ
ａ1-x-y Ｎ（ｘ、ｙ≦１、ｘ＋ｙ≦１）の組成を有する
ものである。
ハは上記いずれかの方法で製造された、Ｉｎx Ａｌy Ｇ
ａ1-x-y Ｎ（ｘ、ｙ≦１、ｘ＋ｙ≦１）の組成を有する
ものである。
【００２５】本発明の半導体デバイスは、上記いずれか
の方法で製造された、Ｉｎx ＡｌyＧａ1-x-y Ｎ（ｘ、
ｙ≦１、ｘ＋ｙ≦１）の組成を有する窒化物半導体エピ
タキシャルウェハを用いたものである。
の方法で製造された、Ｉｎx ＡｌyＧａ1-x-y Ｎ（ｘ、
ｙ≦１、ｘ＋ｙ≦１）の組成を有する窒化物半導体エピ
タキシャルウェハを用いたものである。
【００２６】本発明は表面に第一の窒化物半導体層を形
成したサファイア基板の表面または裏面から水素、窒素
等のイオンを打ち込み、サファイア基板中に機械的強度
の弱い中間層を形成したものを基板とし、その基板上に
第二の窒化物半導体のエピタキシャル成長を行うもので
ある。成長する層構造は１層以上のエピタキシャル構造
であり、ｐｎ接合やヘテロ接合等の半導体構造が形成さ
れたり、発光ダイオードやレーザダイオード、受光素
子、電界効果トランジスタ、ＨＥＭＴ（高電子移動度ト
ランジスタ）、ＨＢＴ（ヘテロ接合バイポーラトランジ
スタ）等の種々の半導体素子に適した層構造、あるいは
その一部を構成するエピタキシャル層構造となる。
成したサファイア基板の表面または裏面から水素、窒素
等のイオンを打ち込み、サファイア基板中に機械的強度
の弱い中間層を形成したものを基板とし、その基板上に
第二の窒化物半導体のエピタキシャル成長を行うもので
ある。成長する層構造は１層以上のエピタキシャル構造
であり、ｐｎ接合やヘテロ接合等の半導体構造が形成さ
れたり、発光ダイオードやレーザダイオード、受光素
子、電界効果トランジスタ、ＨＥＭＴ（高電子移動度ト
ランジスタ）、ＨＢＴ（ヘテロ接合バイポーラトランジ
スタ）等の種々の半導体素子に適した層構造、あるいは
その一部を構成するエピタキシャル層構造となる。
【００２７】また、イオン打ち込み後の基板に熱処理を
加えることで中間層に多数の微細なボイドを形成するこ
とにより中間層の機械的強度をさらに弱めることもでき
る。この中間層が窒化物半導体結晶とサファイア基板と
の熱膨張係数の相違を緩和するバッファ層として機能す
るため、従来問題となっていたクラックや反りが解消
し、高品質な窒化物半導体エピタキシャルウェハが得ら
れる。さらにこの中間層を境にしてサファイア基板を容
易に剥離、除去することができる。剥離、除去後に窒化
物半導体層の裏面にわずかに残ったサファイア基板を研
磨等によって除去することにより、大口径でフラットな
自立窒化物半導体エピタキシャルウェハを容易に得るこ
とができる。
加えることで中間層に多数の微細なボイドを形成するこ
とにより中間層の機械的強度をさらに弱めることもでき
る。この中間層が窒化物半導体結晶とサファイア基板と
の熱膨張係数の相違を緩和するバッファ層として機能す
るため、従来問題となっていたクラックや反りが解消
し、高品質な窒化物半導体エピタキシャルウェハが得ら
れる。さらにこの中間層を境にしてサファイア基板を容
易に剥離、除去することができる。剥離、除去後に窒化
物半導体層の裏面にわずかに残ったサファイア基板を研
磨等によって除去することにより、大口径でフラットな
自立窒化物半導体エピタキシャルウェハを容易に得るこ
とができる。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳述する。
図面に基づいて詳述する。
【００２９】図１（ａ）〜（ｆ）は本発明の窒化物半導
体エピタキシャルウェハの製造方法の一実施の形態を示
す工程図である。
体エピタキシャルウェハの製造方法の一実施の形態を示
す工程図である。
【００３０】サファイア基板１の表面に第一の窒化物半
導体層２を形成した基板を準備する（図１（ａ））。
導体層２を形成した基板を準備する（図１（ａ））。
【００３１】基板の表面または裏面からサファイア基板
１中に水素、窒素あるいは酸素等のイオンを打ち込んで
イオン打ち込み層３を形成する（図１（ｂ））。
１中に水素、窒素あるいは酸素等のイオンを打ち込んで
イオン打ち込み層３を形成する（図１（ｂ））。
【００３２】イオン打ち込み層３が形成された基板に熱
処理を施す（図１（ｃ））。
処理を施す（図１（ｃ））。
【００３３】熱処理が終了した基板の第一の窒化物半導
体層２の上に第二の窒化物半導体層４をエピタキシャル
成長させる。
体層２の上に第二の窒化物半導体層４をエピタキシャル
成長させる。
【００３４】成長する層構造は少なくとも１層のエピタ
キシャル構造であり、ｐｎ接合、ヘテロ接合、発光ダイ
オード、レーザ、受光素子、電界効果トランジスタ、Ｈ
ＥＭＴ、ＨＢＴ等の電子デバイス等、種々の半導体素子
に適した層構造、あるいはその一部を構成するエピタキ
シャル層構造となる。イオン打ち込み層３はアモルファ
ス的な構造となっているので、歪みを吸収し、緩和し、
クラックや反り等がなくなる。また、水素イオンの打ち
込み層３は窒化物半導体結晶の成長中に加熱されること
により、中間層としてのボイド層５となる。これはＵｎ
ｉｂｏｎｄ法と言われるＳＯＩ（絶縁膜上に単結晶Ｓｉ
を成長させたウェハ）の作製法（Ａ．Ｊ．Ａｕｂｅｒｔ
ｏｎ−Ｈｅｒｖｅ ｅｔ ａｌ 電子材料６月号（１９
９７）２９）の一部と原理は同じである。このボイド層
５は歪みの吸収、緩和効果が高く、クラックや反り等の
問題を解決し、結晶欠陥を減少させる。
キシャル構造であり、ｐｎ接合、ヘテロ接合、発光ダイ
オード、レーザ、受光素子、電界効果トランジスタ、Ｈ
ＥＭＴ、ＨＢＴ等の電子デバイス等、種々の半導体素子
に適した層構造、あるいはその一部を構成するエピタキ
シャル層構造となる。イオン打ち込み層３はアモルファ
ス的な構造となっているので、歪みを吸収し、緩和し、
クラックや反り等がなくなる。また、水素イオンの打ち
込み層３は窒化物半導体結晶の成長中に加熱されること
により、中間層としてのボイド層５となる。これはＵｎ
ｉｂｏｎｄ法と言われるＳＯＩ（絶縁膜上に単結晶Ｓｉ
を成長させたウェハ）の作製法（Ａ．Ｊ．Ａｕｂｅｒｔ
ｏｎ−Ｈｅｒｖｅ ｅｔ ａｌ 電子材料６月号（１９
９７）２９）の一部と原理は同じである。このボイド層
５は歪みの吸収、緩和効果が高く、クラックや反り等の
問題を解決し、結晶欠陥を減少させる。
【００３５】本方法で用いられる基板は、表面が窒化物
半導体であり、ボイド層５の歪み吸収効果が大きいた
め、例えば特開平９−２２３８１９号公報に開示されて
いるような面倒な表面炭化処理や複数の層の膜厚バラン
スを精密に制御する必要もなく、高品質な窒化物半導体
エピタキシャルウェハを容易に得ることができる（図１
（ｄ））。
半導体であり、ボイド層５の歪み吸収効果が大きいた
め、例えば特開平９−２２３８１９号公報に開示されて
いるような面倒な表面炭化処理や複数の層の膜厚バラン
スを精密に制御する必要もなく、高品質な窒化物半導体
エピタキシャルウェハを容易に得ることができる（図１
（ｄ））。
【００３６】さらに、このボイド層（あるいはアモルフ
ァス層）５は第一の窒化物半導体結晶２やサファイア基
板１の単結晶部に比べ機械的に弱いため、熱処理や機械
衝撃等の種々の方法で第二の窒化物半導体結晶層４をサ
ファイア基板１から剥離することができる。
ァス層）５は第一の窒化物半導体結晶２やサファイア基
板１の単結晶部に比べ機械的に弱いため、熱処理や機械
衝撃等の種々の方法で第二の窒化物半導体結晶層４をサ
ファイア基板１から剥離することができる。
【００３７】この剥離方法は、窒化物半導体結晶膜成長
過程での加熱による自然剥離、あるいはその後の熱処理
に剥離、側面からの窒素ジェットによる剥離、ウォータ
ージェットによる剥離、レーザ照射による剥離等種々の
方法が使用できる（図１（ｅ））。
過程での加熱による自然剥離、あるいはその後の熱処理
に剥離、側面からの窒素ジェットによる剥離、ウォータ
ージェットによる剥離、レーザ照射による剥離等種々の
方法が使用できる（図１（ｅ））。
【００３８】剥離した第二の窒化物半導体層４の裏面に
わずかに残ったサファイアを部分的に、または全て研磨
等の方法によって除去すれば、大口径でフラットな自立
窒化物半導体エピタキシャルウェハ４を容易に得ること
ができる（図１（ｆ））。 （最適条件に関する根拠）第一の窒化物半導体層２の膜
厚を５μｍ以下とする第一の理由は、基板の反りを防止
するためであり、これ以上の厚さにすると第一の窒化物
半導体２とサファイア基板１との熱膨張差によって基板
が反ってしまうためである。
わずかに残ったサファイアを部分的に、または全て研磨
等の方法によって除去すれば、大口径でフラットな自立
窒化物半導体エピタキシャルウェハ４を容易に得ること
ができる（図１（ｆ））。 （最適条件に関する根拠）第一の窒化物半導体層２の膜
厚を５μｍ以下とする第一の理由は、基板の反りを防止
するためであり、これ以上の厚さにすると第一の窒化物
半導体２とサファイア基板１との熱膨張差によって基板
が反ってしまうためである。
【００３９】第二の理由は、第一の窒化物半導体層２の
膜厚を５μｍ以上の厚さにすると、第一の窒化物半導体
層２の表面の結晶性を良好に保ったままでサファイア基
板１中にイオン打ち込みを行うことが困難になるからで
ある。
膜厚を５μｍ以上の厚さにすると、第一の窒化物半導体
層２の表面の結晶性を良好に保ったままでサファイア基
板１中にイオン打ち込みを行うことが困難になるからで
ある。
【００４０】イオン打ち込みの加速電圧を１ｋｅＶ以上
１ＭｅＶ以下としたのは、中間層５の形成深さを適切に
し、基板表面の結晶状態を良好に保つためである。１ｋ
ｅＶ以下では中間層５の形成される位置が浅すぎて、基
板表面の結晶性に悪影響を与える。これとは逆に１Ｍｅ
Ｖ以上では打ち込んだイオンが基板表面に与えるダメー
ジが無視できなくなる。また、中間層５の形成される位
置が深くなり過ぎて中間層による歪み緩衝効果が小さく
なったり、基板剥離後に窒化物半導体単結晶の裏面に残
るサファイア等が厚くなるために除去するため、研磨に
手間がかかってしまう。
１ＭｅＶ以下としたのは、中間層５の形成深さを適切に
し、基板表面の結晶状態を良好に保つためである。１ｋ
ｅＶ以下では中間層５の形成される位置が浅すぎて、基
板表面の結晶性に悪影響を与える。これとは逆に１Ｍｅ
Ｖ以上では打ち込んだイオンが基板表面に与えるダメー
ジが無視できなくなる。また、中間層５の形成される位
置が深くなり過ぎて中間層による歪み緩衝効果が小さく
なったり、基板剥離後に窒化物半導体単結晶の裏面に残
るサファイア等が厚くなるために除去するため、研磨に
手間がかかってしまう。
【００４１】ドーズ量を１×１０15ｃｍ-2以上１×１０
19ｃｍ-2以下としたのは、基板表面の結晶のダメージを
無視できる範囲に抑えつつ反りを緩和し、歪み緩衝及び
基板の剥離に充分なほどのボイドを発生させるためであ
る。ドーズ量が１×１０15ｃｍ-2以下ではボイドの発生
密度が小さいため、歪み緩衝効果が小さく、基板を剥離
するのにも不十分である。ドーズ量が１×１０19ｃｍ-2
以上になると、打ち込んだイオンが基板表面の結晶に与
えるダメージが無視できなくなってしまう。
19ｃｍ-2以下としたのは、基板表面の結晶のダメージを
無視できる範囲に抑えつつ反りを緩和し、歪み緩衝及び
基板の剥離に充分なほどのボイドを発生させるためであ
る。ドーズ量が１×１０15ｃｍ-2以下ではボイドの発生
密度が小さいため、歪み緩衝効果が小さく、基板を剥離
するのにも不十分である。ドーズ量が１×１０19ｃｍ-2
以上になると、打ち込んだイオンが基板表面の結晶に与
えるダメージが無視できなくなってしまう。
【００４２】次に本発明の窒化物半導体エピタキシャル
ウェハの製造方法の実施例について添付図面に基づいて
詳述する。尚、具体的な数値を挙げて説明するが限定さ
れるものではない。
ウェハの製造方法の実施例について添付図面に基づいて
詳述する。尚、具体的な数値を挙げて説明するが限定さ
れるものではない。
【００４３】
【実施例】（実施例１） (1) サファイア基板（直径５０ｍｍ、厚さ０．３３ｍ
ｍ）にＭＯＶＰＥ法（有機金属気相成長法）を用いてＧ
ａＮ単結晶層を２μｍの厚さにエピタキシャル成長させ
た。成長炉は横型常圧ＭＯＶＰＥ炉を用い、原料として
アンモニアガスとトリメチルガリウムとを用い、キャリ
アガスとして水素と窒素との混合ガスを用いた。まず、
基板を水素雰囲気で１１００℃に加熱し、表面の酸化物
等をクリーニングした。続いて基板温度を５５０℃に下
げて、ＧａＮ層を２０ｎｍの厚さに成長させ、さらに基
板温度を１０５０℃に上げてＧａＮ層を２μｍの厚さに
成長させた。 (2) (1) のＧａＮ単結晶層側からサファイア基板中に水
素をイオン打ち込みする。その条件はドーズ量を１×１
０17ｃｍ-2とし、加速電圧を１２０ｋｅＶとし、ＧａＮ
単結晶層との界面から約０．５μｍの深さに厚さ０．１
μｍ程度の中間層を形成した。 (3) 水素を打ち込んだＧａＮエピタキシャル成長基板表
面には単結晶層が形成されており、サファイア基板中に
水素の打ち込み層が形成されている。 (4) (3) で水素を打ち込んだＧａＮエピタキシャル成長
基板をアンモニア雰囲気中、８００℃で３０分間熱処理
した。熱処理の終了した試料の断面を走査型電子顕微鏡
で観察したところ、中間層は微細なボイドの多数発生し
たボイド層になっていた。 (5) (4) で熱処理の終了したＧａＮエピタキシャル成長
基板上に、ＨＶＰＥ法を用いてＧａＮ単結晶層を３００
μｍの厚さにエピタキシャル成長させた。成長に用いた
装置は横型常圧ＨＶＰＥ炉であった。原料としてアンモ
ニアガス及び金属ＧａとＨＣｌガスとを８５０℃で反応
させて得られたＧａＣｌを用い、ｎ型の導電型を得るた
め、ＳｉＨ2 Ｃｌ2 とを同時に流した。キャリアガスに
は水素ガスを用いた。成長温度は１０５０℃、成長速度
は８０μｍ／ｈである。 (6) (5) のエピタキシャル成長終了後、成長温度から室
温までの冷却過程において中間層（ボイド層）を境にサ
ファイア基板が自然に剥離した。ＧａＮ単結晶層の裏面
にわずかに残ったサファイアを研磨して除去することに
より、ｎ型ＧａＮ自立単結晶基板が得られた。 (7) (6) で得られたｎ型ＧａＮ自立単結晶基板は直径５
０ｍｍ、厚さ約３００μｍの無色透明のものであり、ク
ラックや反りの全く無いものであった。 （実施例２） (1) サファイア基板（直径５０ｍｍ、厚さ０．１５ｍ
ｍ）にＭＯＶＰＥ法を用いてＧａＮ単結晶層を２μｍの
厚さにエピタキシャル成長させた。成長炉には横型常圧
ＭＯＶＰＥ炉を用い、原料としてアンモニアガスとトリ
メチルガリウムとを用い、キャリアガスとして水素と窒
素との混合ガスを用いた。まず、基板を水素雰囲気で１
１００℃に加熱し、表面の酸化物等をクリーニングし
た。続いて基板温度を５５０℃に下げてＧａＮ層を２０
ｎｍの厚さに成長させ、さらに基板温度を１０５０℃に
上げてＧａＮ層を２μｍの厚さに成長させた。 (2) (1) のサファイア基板側からサファイア基板中に水
素をイオン打ち込みする。その条件はドーズ量を１×１
０17ｃｍ-2とし、加速電圧を２００ｋｅＶとし、ＧａＮ
単結晶層との界面から約０．５μｍの深さに厚さ０．１
μｍ程度の中間層を形成した。 (3) 水素を打ち込んだＧａＮエピタキシャル成長基板表
面には単結晶層が形成され、サファイア基板中に水素の
打ち込み層が形成されている。 (4) (3) 水素を打ち込んだＧａＮエピタキシャル成長基
板をアンモニア雰囲気中、８００℃で３０分熱処理し
た。熱処理の終了した試料の断面を走査型電子顕微鏡で
観察したところ、中間層は微細なボイドの多数発生した
ボイド層になっていた。 (5) (4) で熱処理の終了したＧａＮエピタキシャル成長
基板上に、ＨＶＰＥ法を用いてＧａＮ単結晶層を３００
μｍの厚さにエピタキシャル成長させた。成長に用いた
装置は横型常圧ＨＶＰＥ炉である。原料としてアンモニ
アガス及び金属ＧａとＨＣｌガスとを８５０℃で反応さ
せて得られたＧａＣｌを用い、ｎ型の導電型を得るため
にＳｉＨ2 Ｃｌ2 を同時に流した。キャリアガスには水
素ガスを用いた。成長温度は１０５０℃、成長速度は８
０μｍ／ｈである。 (6) (5) のエピタキシャル成長終了後、成長温度から室
温までの冷却過程において中間層を境にサファイア基板
が自然に剥離した。ＧａＮ単結晶層の裏面にわずかに残
ったサファイアを研磨して除去することにより、ｎ型Ｇ
ａＮ自立単結晶基板が得られた。 (7) (6) で得られたｎ型ＧａＮ自立単結晶基板は直径５
０ｍｍ、厚さ約３００μｍの無色透明のものであり、ク
ラックや反りの全く無いものであった。 （実施例３） (1) 実施例２で得られたｎ型ＧａＮ自立単結晶基板上に
ＭＯＶＰＥ法によって図２に示すようなＬＤ構造を形成
した。図２は図１（ａ）〜（ｆ）に示した製造方法を適
用したＧａＮ自立単結晶基板上に形成されたＬＤの断面
構造模式図である。 (2) ＬＤ構造は、ＧａＮ自立単結晶基板１０側から順に
ＳｉドープＧａＮバッファ層（厚さ２μｍ、ｎ＝５×１
０17ｃｍ-3）１１、ＳｉドープＡｌ0.07Ｇａ0.93Ｎクラ
ッド層（厚さ１．０μｍ、ｎ＝５×１０17ｃｍ-3）１
２、ＳｉドープＧａＮ ＳＣＨ層（厚さ０．１μｍ、ｎ
＝１×１０17ｃｍ-3）１３、アンドープＩｎ 0.2 Ｇａ
0.8 Ｎ／Ｉｎ0.05Ｇａ0.95Ｎ多重量子井戸層（厚さ３ｎ
ｍ／厚さ５ｎｍ×３）１４、ＭｇドープＡｌ0.2 Ｇａ
0.8 Ｎオーバーフロー防止層（厚さ２０ｎｍ、ｐ＝２×
１０19ｃｍ-3）１５、ＭｇドープＧａＮ光閉込層（厚さ
０．１μｍ、ｐ＝２×１０19ｃｍ-3）１６、Ｍｇドープ
Ａｌ0.07Ｇａ0.93Ｎクラッド層（厚さ０．５μｍ、ｐ＝
２×１０19ｃｍ-3）１７及びＭｇドープＧａＮコンタク
ト層（厚さ５０ｎｍ、ｐ＝２×１０19ｃｍ-3）１８から
なる。 (3) ｐ側にドライエッチングにより幅４μｍ、深さ０．
４μｍのリッジ構造を作製し、電流狭窄を行った。さら
にリッジ上部にＮｉ／Ａｕ電極を形成し、ｐ型オーミッ
ク電極１９とした。裏面のＧａＮ自立単結晶基板１０側
にはＴｉ／Ａｌ電極を全面に形成し、ｎ型オーミック電
極２０とした。さらに両端面にＴｉＯ2 ／ＳｉＯ2 から
なる高反射コーティング膜を形成することにより半導体
デバイスとしてのＬＤ素子が得られた。素子長は５００
μｍとした。 (4) このＬＤ素子に通電すると閾値電流密度４．５ｋＡ
／ｃｍ2 であり、閾値電圧５．５Ｖで室温連続発振し
た。また、結晶欠陥が低減されているため、ＬＤ素子の
寿命は室温２５℃で、３０ｍＷ駆動時において５０００
時間と良好な特性を有していた。 (5) さらに本発明による自立基板は反りが無い上にサフ
ァイア基板上にＬＤ構造を形成した場合に比べて劈開が
容易なため、プロセス時の歩留りが大幅に改善され、９
０％以上の素子で良好な特性が得られた。 （実施例４） (1) 実施例２の(1) 〜(4) で得られたＧａＮエピタキシ
ャル成長基板上にＬＥＤ構造を成長させた。 (2) ＬＥＤ構造は、基板側から順にＳｉドープＧａＮク
ラッド層（厚さ３μｍ、ｎ＝５×１０17ｃｍ-3）３５、
アンドープＩｎ0.2 Ｇａ0.8 Ｎ量子井戸層（３ｎｍ）３
４、ＭｇドープＡｌ0.2 Ｇａ0.8 Ｎクラッド層（厚さ
０．５μｍ、ｐ＝２×１０19ｃｍ-3）３３及びＭｇドー
プＧａＮコンタクト層（厚さ５０ｎｍ、ｐ＝２×１０19
ｃｍ-3）３２からなる。 (3) 成長したＬＥＤエピタキシャルウェハ表面にＮｉ／
Ａｕ層を真空蒸着し、そのＮｉ／Ａｕ層の上に直径５０
ｍｍ、厚さ０．２ｍｍのＡｌ基板を電気炉中、窒素雰囲
気下６６０℃で融着した。融着終了後、ウェハ側面から
の窒素ジェットによって中間層からサファイア基板まで
の部分を剥離、除去した。サファイア基板を除去したＬ
ＥＤエピタキシャルウェハの、Ａｌ基板と反対側にＴｉ
／Ａｌ電極を形成した。このＬＥＤエピタキシャルウェ
ハを図３に示す。図３は図１（ａ）〜（ｆ）に示した製
造方法を適用したＧａＮ自立単結晶基板上に形成された
ＬＥＤの断面構造模式図である。
ｍ）にＭＯＶＰＥ法（有機金属気相成長法）を用いてＧ
ａＮ単結晶層を２μｍの厚さにエピタキシャル成長させ
た。成長炉は横型常圧ＭＯＶＰＥ炉を用い、原料として
アンモニアガスとトリメチルガリウムとを用い、キャリ
アガスとして水素と窒素との混合ガスを用いた。まず、
基板を水素雰囲気で１１００℃に加熱し、表面の酸化物
等をクリーニングした。続いて基板温度を５５０℃に下
げて、ＧａＮ層を２０ｎｍの厚さに成長させ、さらに基
板温度を１０５０℃に上げてＧａＮ層を２μｍの厚さに
成長させた。 (2) (1) のＧａＮ単結晶層側からサファイア基板中に水
素をイオン打ち込みする。その条件はドーズ量を１×１
０17ｃｍ-2とし、加速電圧を１２０ｋｅＶとし、ＧａＮ
単結晶層との界面から約０．５μｍの深さに厚さ０．１
μｍ程度の中間層を形成した。 (3) 水素を打ち込んだＧａＮエピタキシャル成長基板表
面には単結晶層が形成されており、サファイア基板中に
水素の打ち込み層が形成されている。 (4) (3) で水素を打ち込んだＧａＮエピタキシャル成長
基板をアンモニア雰囲気中、８００℃で３０分間熱処理
した。熱処理の終了した試料の断面を走査型電子顕微鏡
で観察したところ、中間層は微細なボイドの多数発生し
たボイド層になっていた。 (5) (4) で熱処理の終了したＧａＮエピタキシャル成長
基板上に、ＨＶＰＥ法を用いてＧａＮ単結晶層を３００
μｍの厚さにエピタキシャル成長させた。成長に用いた
装置は横型常圧ＨＶＰＥ炉であった。原料としてアンモ
ニアガス及び金属ＧａとＨＣｌガスとを８５０℃で反応
させて得られたＧａＣｌを用い、ｎ型の導電型を得るた
め、ＳｉＨ2 Ｃｌ2 とを同時に流した。キャリアガスに
は水素ガスを用いた。成長温度は１０５０℃、成長速度
は８０μｍ／ｈである。 (6) (5) のエピタキシャル成長終了後、成長温度から室
温までの冷却過程において中間層（ボイド層）を境にサ
ファイア基板が自然に剥離した。ＧａＮ単結晶層の裏面
にわずかに残ったサファイアを研磨して除去することに
より、ｎ型ＧａＮ自立単結晶基板が得られた。 (7) (6) で得られたｎ型ＧａＮ自立単結晶基板は直径５
０ｍｍ、厚さ約３００μｍの無色透明のものであり、ク
ラックや反りの全く無いものであった。 （実施例２） (1) サファイア基板（直径５０ｍｍ、厚さ０．１５ｍ
ｍ）にＭＯＶＰＥ法を用いてＧａＮ単結晶層を２μｍの
厚さにエピタキシャル成長させた。成長炉には横型常圧
ＭＯＶＰＥ炉を用い、原料としてアンモニアガスとトリ
メチルガリウムとを用い、キャリアガスとして水素と窒
素との混合ガスを用いた。まず、基板を水素雰囲気で１
１００℃に加熱し、表面の酸化物等をクリーニングし
た。続いて基板温度を５５０℃に下げてＧａＮ層を２０
ｎｍの厚さに成長させ、さらに基板温度を１０５０℃に
上げてＧａＮ層を２μｍの厚さに成長させた。 (2) (1) のサファイア基板側からサファイア基板中に水
素をイオン打ち込みする。その条件はドーズ量を１×１
０17ｃｍ-2とし、加速電圧を２００ｋｅＶとし、ＧａＮ
単結晶層との界面から約０．５μｍの深さに厚さ０．１
μｍ程度の中間層を形成した。 (3) 水素を打ち込んだＧａＮエピタキシャル成長基板表
面には単結晶層が形成され、サファイア基板中に水素の
打ち込み層が形成されている。 (4) (3) 水素を打ち込んだＧａＮエピタキシャル成長基
板をアンモニア雰囲気中、８００℃で３０分熱処理し
た。熱処理の終了した試料の断面を走査型電子顕微鏡で
観察したところ、中間層は微細なボイドの多数発生した
ボイド層になっていた。 (5) (4) で熱処理の終了したＧａＮエピタキシャル成長
基板上に、ＨＶＰＥ法を用いてＧａＮ単結晶層を３００
μｍの厚さにエピタキシャル成長させた。成長に用いた
装置は横型常圧ＨＶＰＥ炉である。原料としてアンモニ
アガス及び金属ＧａとＨＣｌガスとを８５０℃で反応さ
せて得られたＧａＣｌを用い、ｎ型の導電型を得るため
にＳｉＨ2 Ｃｌ2 を同時に流した。キャリアガスには水
素ガスを用いた。成長温度は１０５０℃、成長速度は８
０μｍ／ｈである。 (6) (5) のエピタキシャル成長終了後、成長温度から室
温までの冷却過程において中間層を境にサファイア基板
が自然に剥離した。ＧａＮ単結晶層の裏面にわずかに残
ったサファイアを研磨して除去することにより、ｎ型Ｇ
ａＮ自立単結晶基板が得られた。 (7) (6) で得られたｎ型ＧａＮ自立単結晶基板は直径５
０ｍｍ、厚さ約３００μｍの無色透明のものであり、ク
ラックや反りの全く無いものであった。 （実施例３） (1) 実施例２で得られたｎ型ＧａＮ自立単結晶基板上に
ＭＯＶＰＥ法によって図２に示すようなＬＤ構造を形成
した。図２は図１（ａ）〜（ｆ）に示した製造方法を適
用したＧａＮ自立単結晶基板上に形成されたＬＤの断面
構造模式図である。 (2) ＬＤ構造は、ＧａＮ自立単結晶基板１０側から順に
ＳｉドープＧａＮバッファ層（厚さ２μｍ、ｎ＝５×１
０17ｃｍ-3）１１、ＳｉドープＡｌ0.07Ｇａ0.93Ｎクラ
ッド層（厚さ１．０μｍ、ｎ＝５×１０17ｃｍ-3）１
２、ＳｉドープＧａＮ ＳＣＨ層（厚さ０．１μｍ、ｎ
＝１×１０17ｃｍ-3）１３、アンドープＩｎ 0.2 Ｇａ
0.8 Ｎ／Ｉｎ0.05Ｇａ0.95Ｎ多重量子井戸層（厚さ３ｎ
ｍ／厚さ５ｎｍ×３）１４、ＭｇドープＡｌ0.2 Ｇａ
0.8 Ｎオーバーフロー防止層（厚さ２０ｎｍ、ｐ＝２×
１０19ｃｍ-3）１５、ＭｇドープＧａＮ光閉込層（厚さ
０．１μｍ、ｐ＝２×１０19ｃｍ-3）１６、Ｍｇドープ
Ａｌ0.07Ｇａ0.93Ｎクラッド層（厚さ０．５μｍ、ｐ＝
２×１０19ｃｍ-3）１７及びＭｇドープＧａＮコンタク
ト層（厚さ５０ｎｍ、ｐ＝２×１０19ｃｍ-3）１８から
なる。 (3) ｐ側にドライエッチングにより幅４μｍ、深さ０．
４μｍのリッジ構造を作製し、電流狭窄を行った。さら
にリッジ上部にＮｉ／Ａｕ電極を形成し、ｐ型オーミッ
ク電極１９とした。裏面のＧａＮ自立単結晶基板１０側
にはＴｉ／Ａｌ電極を全面に形成し、ｎ型オーミック電
極２０とした。さらに両端面にＴｉＯ2 ／ＳｉＯ2 から
なる高反射コーティング膜を形成することにより半導体
デバイスとしてのＬＤ素子が得られた。素子長は５００
μｍとした。 (4) このＬＤ素子に通電すると閾値電流密度４．５ｋＡ
／ｃｍ2 であり、閾値電圧５．５Ｖで室温連続発振し
た。また、結晶欠陥が低減されているため、ＬＤ素子の
寿命は室温２５℃で、３０ｍＷ駆動時において５０００
時間と良好な特性を有していた。 (5) さらに本発明による自立基板は反りが無い上にサフ
ァイア基板上にＬＤ構造を形成した場合に比べて劈開が
容易なため、プロセス時の歩留りが大幅に改善され、９
０％以上の素子で良好な特性が得られた。 （実施例４） (1) 実施例２の(1) 〜(4) で得られたＧａＮエピタキシ
ャル成長基板上にＬＥＤ構造を成長させた。 (2) ＬＥＤ構造は、基板側から順にＳｉドープＧａＮク
ラッド層（厚さ３μｍ、ｎ＝５×１０17ｃｍ-3）３５、
アンドープＩｎ0.2 Ｇａ0.8 Ｎ量子井戸層（３ｎｍ）３
４、ＭｇドープＡｌ0.2 Ｇａ0.8 Ｎクラッド層（厚さ
０．５μｍ、ｐ＝２×１０19ｃｍ-3）３３及びＭｇドー
プＧａＮコンタクト層（厚さ５０ｎｍ、ｐ＝２×１０19
ｃｍ-3）３２からなる。 (3) 成長したＬＥＤエピタキシャルウェハ表面にＮｉ／
Ａｕ層を真空蒸着し、そのＮｉ／Ａｕ層の上に直径５０
ｍｍ、厚さ０．２ｍｍのＡｌ基板を電気炉中、窒素雰囲
気下６６０℃で融着した。融着終了後、ウェハ側面から
の窒素ジェットによって中間層からサファイア基板まで
の部分を剥離、除去した。サファイア基板を除去したＬ
ＥＤエピタキシャルウェハの、Ａｌ基板と反対側にＴｉ
／Ａｌ電極を形成した。このＬＥＤエピタキシャルウェ
ハを図３に示す。図３は図１（ａ）〜（ｆ）に示した製
造方法を適用したＧａＮ自立単結晶基板上に形成された
ＬＥＤの断面構造模式図である。
【００４４】すなわち、ＬＥＤエピタキシャルウェハ
は、Ａｌ基板３０上にＮｉ／Ａｕ層３１、ＭｇドープＧ
ａＮ層３２、ＭｇドープＡｌ0.2 Ｇａ0.8 Ｎクラッド層
３３、アンドープＩｎ0.2 Ｇａ0.8 Ｎ量子井戸層３４、
ＳｉドープＧａＮクラッド層３５及びｎ型電極３６が順
次形成されたものである。
は、Ａｌ基板３０上にＮｉ／Ａｕ層３１、ＭｇドープＧ
ａＮ層３２、ＭｇドープＡｌ0.2 Ｇａ0.8 Ｎクラッド層
３３、アンドープＩｎ0.2 Ｇａ0.8 Ｎ量子井戸層３４、
ＳｉドープＧａＮクラッド層３５及びｎ型電極３６が順
次形成されたものである。
【００４５】このようなＬＥＤエピタキシャルウェハを
３００μｍ角にカットし、得られたチップの上下両面に
Ａｕワイヤをボンディングすることにより半導体デバイ
スとしてのＬＥＤ素子が得られた。 (4) このＬＥＤ素子に通電したところ、発光波長は４５
０ｎｍで、発光出力は２０ｍＡ通電時で約７ｍＷであっ
た。サファイア上に直接成長したＬＥＤとは異なり、結
晶欠陥が少なく、放熱特性も良いため素子の信頼性が高
く、樹脂モールドした状態で室温４０℃、湿度１００
％、電流２０ｍＡで１０００時間の連続通電試験を行っ
たところ、１０００時間通電後においても発光出力は初
期状態とほぼ変わらなかった。 （変形例）上述した実施例では基板として表面に窒化物
半導体層を形成したサファイア基板を用い、打ち込むイ
オンとして水素イオンを用いた場合について説明した
が、本発明はこれに限定されるものではなく、サファイ
ア以外の基板や水素イオン以外のイオンを用いてもよ
い。
３００μｍ角にカットし、得られたチップの上下両面に
Ａｕワイヤをボンディングすることにより半導体デバイ
スとしてのＬＥＤ素子が得られた。 (4) このＬＥＤ素子に通電したところ、発光波長は４５
０ｎｍで、発光出力は２０ｍＡ通電時で約７ｍＷであっ
た。サファイア上に直接成長したＬＥＤとは異なり、結
晶欠陥が少なく、放熱特性も良いため素子の信頼性が高
く、樹脂モールドした状態で室温４０℃、湿度１００
％、電流２０ｍＡで１０００時間の連続通電試験を行っ
たところ、１０００時間通電後においても発光出力は初
期状態とほぼ変わらなかった。 （変形例）上述した実施例では基板として表面に窒化物
半導体層を形成したサファイア基板を用い、打ち込むイ
オンとして水素イオンを用いた場合について説明した
が、本発明はこれに限定されるものではなく、サファイ
ア以外の基板や水素イオン以外のイオンを用いてもよ
い。
【００４６】また、窒化物半導体のエピタキシャル成長
法としては、ＭＯＶＰＥ法、ＨＶＰＥ法、ＭＢＥ法等の
すでに公知の方法があり、利用することができる。ま
た、窒化ガリウムや窒化アルミニウム等の低温バッファ
層を用いる二段階成長法、直接高温で成長させる方法、
成長の途中で微細加工と再成長を用いてラテラル成長に
よる転位低減を図るＥＬＯ法、ＦＩＥＬＯ法等公知の種
々の方法を用いることができる。
法としては、ＭＯＶＰＥ法、ＨＶＰＥ法、ＭＢＥ法等の
すでに公知の方法があり、利用することができる。ま
た、窒化ガリウムや窒化アルミニウム等の低温バッファ
層を用いる二段階成長法、直接高温で成長させる方法、
成長の途中で微細加工と再成長を用いてラテラル成長に
よる転位低減を図るＥＬＯ法、ＦＩＥＬＯ法等公知の種
々の方法を用いることができる。
【００４７】中間層をボイド層とするのは第二の窒化物
半導体層の成長前の昇温中、成長中、冷却中、成長後の
いずれかあるいは全ての工程、あるいは幾つかの工程で
行うことができる。またイオン打ち込み後、第二の窒化
物半導体層の成長開始前に他の熱処理によって行っても
よい。
半導体層の成長前の昇温中、成長中、冷却中、成長後の
いずれかあるいは全ての工程、あるいは幾つかの工程で
行うことができる。またイオン打ち込み後、第二の窒化
物半導体層の成長開始前に他の熱処理によって行っても
よい。
【００４８】中間層を境にサファイア基板を剥離する方
法は、成長後の熱処理による剥離、側面からの窒素ジェ
ットによる剥離、ウォータジェットによる剥離、レーザ
照射による剥離等の種々の方法でも実施できる。
法は、成長後の熱処理による剥離、側面からの窒素ジェ
ットによる剥離、ウォータジェットによる剥離、レーザ
照射による剥離等の種々の方法でも実施できる。
【００４９】実施例４ではＡｌ基板を貼り付けた上で剥
離を行ったが、その他に例えば、Ｓｉ基板、ガラス基
板、Ｃｕ等の金属基板、ＡｌＮ等の熱伝導性のよい薄膜
を積層した金属基板等、その後の素子作製プロセスに適
した基板を用いることができる。
離を行ったが、その他に例えば、Ｓｉ基板、ガラス基
板、Ｃｕ等の金属基板、ＡｌＮ等の熱伝導性のよい薄膜
を積層した金属基板等、その後の素子作製プロセスに適
した基板を用いることができる。
【００５０】ここで、従来、窒化物半導体のエピタキシ
ャル成長は熱膨張係数の大きく異なるサファイア等の基
板上で行われていたため、結晶欠陥が多かったり、厚膜
を成長させると反りやクラックが発生するという問題が
あった。この問題を根本的に解決するために窒化物半導
体基板の開発も行われてきたが、窒化物半導体基板の作
製は超高圧下で行われていたためにコストが非常に高い
上に直径１０ｍｍ程度の小さなものしか得られなかっ
た。また、ＨＶＰＥ法で数百μｍ程度のＧａＮ厚膜をサ
ファイア基板上に成長させた後、サファイア基板を除去
することによってＧａＮの自立基板を得る方法はより現
実的ではあるが、サファイア基板と窒化物半導体との熱
膨張率の差に起因するクラックが発生する上に結晶欠陥
がかなり多い。さらに、サファイア基板の実用的な除去
方法が無い、除去後も反りが残る等の問題があった。
ャル成長は熱膨張係数の大きく異なるサファイア等の基
板上で行われていたため、結晶欠陥が多かったり、厚膜
を成長させると反りやクラックが発生するという問題が
あった。この問題を根本的に解決するために窒化物半導
体基板の開発も行われてきたが、窒化物半導体基板の作
製は超高圧下で行われていたためにコストが非常に高い
上に直径１０ｍｍ程度の小さなものしか得られなかっ
た。また、ＨＶＰＥ法で数百μｍ程度のＧａＮ厚膜をサ
ファイア基板上に成長させた後、サファイア基板を除去
することによってＧａＮの自立基板を得る方法はより現
実的ではあるが、サファイア基板と窒化物半導体との熱
膨張率の差に起因するクラックが発生する上に結晶欠陥
がかなり多い。さらに、サファイア基板の実用的な除去
方法が無い、除去後も反りが残る等の問題があった。
【００５１】しかし、本発明を用いれば、水素打ち込み
と熱処理とによって基板中に形成された中間層が熱膨張
率の差を緩和するバッファ層として機能し、従来問題と
なっていた結晶欠陥が著しく減少し、反りやクラックが
解消された高品質な窒化物半導体エピタキシャルウェハ
を容易に得ることができる。また、窒化物半導体層をこ
の中間層を境に基板から剥離して窒化物半導体の大面積
でフラットな自立エピタキシャルウェハを容易に得るこ
とができる。
と熱処理とによって基板中に形成された中間層が熱膨張
率の差を緩和するバッファ層として機能し、従来問題と
なっていた結晶欠陥が著しく減少し、反りやクラックが
解消された高品質な窒化物半導体エピタキシャルウェハ
を容易に得ることができる。また、窒化物半導体層をこ
の中間層を境に基板から剥離して窒化物半導体の大面積
でフラットな自立エピタキシャルウェハを容易に得るこ
とができる。
【００５２】
【発明の効果】以上要するに本発明によれば、次のよう
な優れた効果を発揮する。
な優れた効果を発揮する。
【００５３】結晶欠陥が少なく、反りやクラックの少な
い窒化物半導体エピタキシャルウェハの製造方法及び窒
化物半導体エピタキシャルウェハ並びに半導体デバイス
の提供を実現することができる。
い窒化物半導体エピタキシャルウェハの製造方法及び窒
化物半導体エピタキシャルウェハ並びに半導体デバイス
の提供を実現することができる。
【図１】（ａ）〜（ｆ）は本発明の窒化物半導体エピタ
キシャルウェハの製造方法の一実施の形態を示す工程図
である。
キシャルウェハの製造方法の一実施の形態を示す工程図
である。
【図２】図１（ａ）〜（ｆ）に示した製造方法を適用し
たＧａＮ自立単結晶基板上に形成されたＬＤの断面構造
模式図である。
たＧａＮ自立単結晶基板上に形成されたＬＤの断面構造
模式図である。
【図３】図１（ａ）〜（ｆ）に示した製造方法を適用し
たＧａＮ自立単結晶基板上に形成されたＬＥＤの断面構
造模式図である。
たＧａＮ自立単結晶基板上に形成されたＬＥＤの断面構
造模式図である。
１ サファイア基板 ２ 第一の窒化物半導体層 ３ イオン打ち込み層 ４ 第二の窒化物半導体層 ５ ボイド層（中間層）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F041 AA40 CA04 CA05 CA34 CA40 CA46 CA65 CA71 CA77 5F045 AA04 AB14 AB17 AB18 AC08 AC12 AC13 AC18 AC19 AD09 AD12 AD14 AE29 AF03 AF04 AF09 AF10 AF11 BB11 BB12 CA02 CA07 CA10 CA12 CA13 DA53 DA55 DQ08 EB15 GH08 HA15 HA16 5F073 AA74 CA07 CB02 CB05 CB07 DA05 DA14 DA16 DA35 EA29
Claims (14)
- 【請求項１】 サファイア基板上に第一の窒化物半導体
層を形成した基板の表面または裏面からイオンを打ち込
み、上記サファイア基板中に周囲より機械的強度の小さ
い中間層を形成することを特徴とする窒化物半導体エピ
タキシャルウェハの製造方法。 - 【請求項２】 上記中間層を形成した基板の上記第一の
窒化物半導体層の上に第二の窒化物半導体層をエピタキ
シャル成長させる請求項１に記載の窒化物半導体エピタ
キシャルウェハの製造方法。 - 【請求項３】 上記第一の窒化物半導体半導体層の厚さ
を５μｍ以下とする請求項１または２に記載の窒化物半
導体エピタキシャルウェハの製造方法。 - 【請求項４】 上記打ち込むイオンを水素イオン、窒素
イオン、酸素イオンのいずれか若しくはそれらの混合と
する請求項１から３のいずれかに記載の窒化物半導体エ
ピタキシャルウェハの製造方法。 - 【請求項５】 上記イオンの打ち込みの加速電圧を１ｋ
ｅＶ以上１ＭｅＶ以下とし、かつ、上記イオンのドーズ
量を１×１０15ｃｍ-2以上１×１０19ｃｍ-2以下とする
請求項１から４のいずれかに記載の窒化物半導体エピタ
キシャルウェハの製造方法。 - 【請求項６】 上記イオンを打ち込んだ後で熱処理を行
うことにより上記第一の窒化物半導体層の表面結晶層の
イオン打ち込みによるダメージを回復させると共に、上
記中間層に微細なボイド及びボイドの集合体を生じさせ
る請求項１から５のいずれかに記載の窒化物半導体エピ
タキシャルウェハの製造方法。 - 【請求項７】 上記微細なボイド及びボイドの集合体の
大きさ、数量、密度、分布等を熱処理によって制御する
請求項６に記載の窒化物半導体エピタキシャルウェハの
製造方法。 - 【請求項８】 上記熱処理をＨ2 、ＮＨ3 若しくはこれ
らの混合雰囲気下で行う請求項６または７に記載の窒化
物半導体エピタキシャルウェハの製造方法。 - 【請求項９】 上記中間層を境にして上記サファイア基
板を剥離、除去する請求項１から８のいずれかに記載の
窒化物半導体エピタキシャルウェハの製造方法。 - 【請求項１０】 上記第二の窒化物半導体層の表面に他
の基板を貼り付けた後で上記中間層を境にして上記サフ
ァイア基板を剥離、除去する請求項９に記載の窒化物半
導体エピタキシャルウェハの製造方法。 - 【請求項１１】 上記他の基板としてＳｉ等の半導体、
ＡｌＮ等の高熱伝導性基板あるいはＣｕ、Ａｌ等の金属
を用いる請求項１０に記載の窒化物半導体エピタキシャ
ルウェハの製造方法。 - 【請求項１２】 上記除去、剥離した第二の窒化物半導
体層の裏面に残ったサファイア基板の一部を研磨等によ
り部分的若しくは全て除去する請求項９から１１のいず
れかに記載の窒化物半導体エピタキシャルウェハの製造
方法。 - 【請求項１３】 請求項１から１２に記載のいずれかの
方法で製造された、Ｉｎx Ａｌy Ｇａ1-x-y Ｎ（ｘ、ｙ
≦１、ｘ＋ｙ≦１）の組成を有する窒化物半導体エピタ
キシャルウェハ。 - 【請求項１４】 請求項１３に記載の窒化物半導体エピ
タキシャルウェハを用いた半導体デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001055028A JP4192430B2 (ja) | 2001-02-28 | 2001-02-28 | 窒化物半導体エピタキシャルウェハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001055028A JP4192430B2 (ja) | 2001-02-28 | 2001-02-28 | 窒化物半導体エピタキシャルウェハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002261024A true JP2002261024A (ja) | 2002-09-13 |
| JP4192430B2 JP4192430B2 (ja) | 2008-12-10 |
Family
ID=18915275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001055028A Expired - Fee Related JP4192430B2 (ja) | 2001-02-28 | 2001-02-28 | 窒化物半導体エピタキシャルウェハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4192430B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005091391A1 (en) * | 2004-03-18 | 2005-09-29 | Showa Denko K.K. | Group iii nitride semiconductor light-emitting device and method of producing the same |
| KR100663043B1 (ko) | 2005-07-27 | 2007-01-02 | 서울옵토디바이스주식회사 | 에피층 기판 위에 형성된 반절연층을 갖는 발광소자 및 그제조방법 |
| JP2007502546A (ja) * | 2003-05-21 | 2007-02-08 | ルミログ | マスクを通るラテラル成長による窒化ガリウム基板の製造とそれから製作されたデバイス |
| JP2013533621A (ja) * | 2010-06-24 | 2013-08-22 | ソイテック | 注入および照射により基板を調製する方法 |
| CN110233105A (zh) * | 2019-06-20 | 2019-09-13 | 江苏能华微电子科技发展有限公司 | 一种翘曲可调的SiC基HEMT结构的制备方法及结构 |
-
2001
- 2001-02-28 JP JP2001055028A patent/JP4192430B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007502546A (ja) * | 2003-05-21 | 2007-02-08 | ルミログ | マスクを通るラテラル成長による窒化ガリウム基板の製造とそれから製作されたデバイス |
| WO2005091391A1 (en) * | 2004-03-18 | 2005-09-29 | Showa Denko K.K. | Group iii nitride semiconductor light-emitting device and method of producing the same |
| US7495261B2 (en) | 2004-03-18 | 2009-02-24 | Showa Denko K.K. | Group III nitride semiconductor light-emitting device and method of producing the same |
| KR100663043B1 (ko) | 2005-07-27 | 2007-01-02 | 서울옵토디바이스주식회사 | 에피층 기판 위에 형성된 반절연층을 갖는 발광소자 및 그제조방법 |
| JP2013533621A (ja) * | 2010-06-24 | 2013-08-22 | ソイテック | 注入および照射により基板を調製する方法 |
| KR101770678B1 (ko) | 2010-06-24 | 2017-08-23 | 소이텍 | 주입 및 조사에 의해 기판을 제조하는 방법 |
| CN110233105A (zh) * | 2019-06-20 | 2019-09-13 | 江苏能华微电子科技发展有限公司 | 一种翘曲可调的SiC基HEMT结构的制备方法及结构 |
| CN110233105B (zh) * | 2019-06-20 | 2022-07-08 | 江苏能华微电子科技发展有限公司 | 一种翘曲可调的SiC基HEMT结构的制备方法及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4192430B2 (ja) | 2008-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3352712B2 (ja) | 窒化ガリウム系半導体素子及びその製造方法 | |
| US8878189B2 (en) | Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor element and group III nitride semiconductor free-standing substrate, and method of producing the same | |
| JP3785970B2 (ja) | Ｉｉｉ族窒化物半導体素子の製造方法 | |
| JP5135501B2 (ja) | 窒化物単結晶基板の製造方法及びこれを利用した窒化物半導体発光素子の製造方法 | |
| JP4231189B2 (ja) | Ｉｉｉ族窒化物系化合物半導体基板の製造方法 | |
| JP4907691B2 (ja) | イオンの注入による窒化物半導体の形成方法及びこれを利用して製造した電子素子 | |
| JP4127463B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法 | |
| JP3729065B2 (ja) | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ | |
| JP2004193617A (ja) | 通常の低温核生成層なしでのミスマッチした基板上におけるｉｉｉ族窒化物フィルムの成長 | |
| KR101020958B1 (ko) | 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법 | |
| JPH0831419B2 (ja) | 単結晶珪素基板上への化合物半導体単結晶の作製方法 | |
| WO2005088687A1 (ja) | 窒化ガリウム系半導体基板の作製方法 | |
| KR100691159B1 (ko) | 질화갈륨계 반도체의 제조 방법 | |
| JPH11243253A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法 | |
| US6881261B2 (en) | Method for fabricating semiconductor device | |
| JP2002053399A (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
| JP4192430B2 (ja) | 窒化物半導体エピタキシャルウェハの製造方法 | |
| JP2005005723A (ja) | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ | |
| JP2999435B2 (ja) | 半導体の製造方法及び半導体発光素子 | |
| JP2009084136A (ja) | 半導体デバイスの製造方法 | |
| KR101384071B1 (ko) | 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드 | |
| KR100576850B1 (ko) | 질화물 반도체 발광소자 제조방법 | |
| JP2002343717A (ja) | 半導体結晶の製造方法 | |
| JP2002289541A (ja) | ＧａＮ系半導体結晶の形成方法及びその結晶を用いたＧａＮ系半導体素子の製造方法 | |
| JP2000277440A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |