JP2013533621A - 注入および照射により基板を調製する方法 - Google Patents

注入および照射により基板を調製する方法 Download PDF

Info

Publication number
JP2013533621A
JP2013533621A JP2013515809A JP2013515809A JP2013533621A JP 2013533621 A JP2013533621 A JP 2013533621A JP 2013515809 A JP2013515809 A JP 2013515809A JP 2013515809 A JP2013515809 A JP 2013515809A JP 2013533621 A JP2013533621 A JP 2013533621A
Authority
JP
Japan
Prior art keywords
layer
substrate
buried
region
luminous flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013515809A
Other languages
English (en)
Other versions
JP5832531B2 (ja
Inventor
ブリュエル ミシェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2013533621A publication Critical patent/JP2013533621A/ja
Application granted granted Critical
Publication of JP5832531B2 publication Critical patent/JP5832531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、基板に光束(F)を照射することによって基板の埋込領域を加熱し、前記埋込領域内の材料の分解を起こして、剥離層を剥離させることを目的とする、剥離層と呼ばれる層を剥離するための基板(1)を調製する方法であって、この方法は:a)埋込層と呼ばれる第1層(2)と、被覆層と呼ばれ、前記第1層(2)の全てまたは一部を覆う第2層(4)とを含む中間体基板を製造する工程であって、前記被覆層(4)は前記光束(F)に対して実質的に透明であり、前記基板に対する粒子の注入によって作成される前記埋込層(2)は、前記光束(F)の一部を吸収する工程と、b)被処理領域と呼ばれる前記埋込層(2)の領域を、それを構成する材料の少なくとも部分的な分解が起こるまで、選択的かつ断熱的に照射する工程とを含む方法に関する。

Description

本発明は、基板から層を剥離すること(detaching)を目的とする半導体材料製の基板を調製するための方法に関する。
一般式AlxGayIn1-x-yN(式中、0≦x≦1、0≦y≦1、およびx+y≦1)を有し、特にGaNであるIII−N型の半導体は、光電子分野、電力部品、および高周波用途において非常に魅力的な特性を有する。
しかしながら、これらの用途の開発は、基板の技術−経済的限界によって減速されている。
実際、デバイスの製造は、一般に、ドナー基板から得られる薄層の支持基板への転写に依存する。ドナー基板は、目的とする用途に適した高品質のIII−N材料の塊状基板である。
特に、SmartCut(商標)は、よく知られた転写技術であり、それは、一般的に、ドナー基板に対してある量の原子種またはイオン種を注入して、基板内の特定の深さに脆化区域を形成し、転写される層を画定する工程と、ドナー基板を支持基板すなわちレセプタ基板上に貼り付ける工程と、脆化区域においてドナー基板を破断させ、レセプタ基板上に貼り付いた前記薄層の剥離を可能にする工程とを含む。この技術において、転写される層の分離(separation)およびそのドナー基板からの剥離は、注入される種によって誘起されるプレートリットおよびホールのような結晶欠陥の生成、および熱的活性化によるそれらの合体によって得られる。
しかしながら、III−N材料製の基板の場合、シリコンの場合よりも5〜10倍の量の原子種またはイオン種の注入を必要とし、それは、プロセス費用の相当な増大をもたらす。
基板を損傷させることなしに、可能な限り薄い形態で取扱(handling)基板へと転写することができる、広いバンドギャップを有する半導体の薄板を製造する方法が、国際公開第2010/067835号パンフレットに記載されている(特許文献1参照)。
その方法は、イオン注入層を形成するための広バンドギャップ半導体表面からのイオン注入と、少なくとも取扱基板の前述の表面に対する表面活性化処理を適用する工程と、取扱基板の表面に広バンドギャップ半導体表面の表面を結合させて、結合体を形成する工程と、結合体を150〜400℃の温度における熱処理を適用する工程と、イオン注入層を可視光に暴露してイオン注入層を脆化させ、広バンドギャップ半導体層を取扱基板に転写する工程とを含む。
前述のように、光暴露工程はイオン注入層の脆化を目的としており、そのため、この技術は、以前に言及したSmartCut(商標)プロセスと完全に同種であり、必然的なコストの問題点を含む。実際、注入を実施して目的とする層を脆化し、次いで熱処理によって結晶欠陥の生成を活性化し、そして最終的に、前記結晶欠陥において前記層を断裂させる。
さらに、Y.Kunoh他、「Fabrication of light emitting diodes transferred onto different substrates by GaN substrate separation technique」、Phys Status Solidi C7, N) 7-8, 2091-2093 (2010) /DOI10.002/pssc200983576)の論文は、2つの積み重ねられた層、すなわち可視光を吸収する層、および、その層を覆い、当該光に対して「透明」な層が形成される技術を記載している。犠牲層として存在する埋込層の特性は変化させられる(非特許文献1参照)。
この変化は、前記層の形成直後、すなわち、それが透明層で覆われる前に実施される。
それは、層を「熱的に分解する」アニーリングによって実施される。
透明層の形成前に実施されるこの分解は、「熱的損傷を受けた表面層で終端されることを回避する(LED)」ことを可能にするために提供される。
次いで犠牲層の上への透明層の成長をエピタキシーによって実施し、次いで光の照射が犠牲層の転写を可能にする。
したがって、アニーリングは、犠牲層の分解を開始させ、犠牲層をより吸収性とし、次いで分解は光の照射によって完了するように見える。
したがって、これは、引き続いてエピタキシーによって覆われる層の分解を伴う。これは、重大な欠点を形成する。なぜなら、犠牲層の表面はこれらの処理によって劣化し、もはやエピタキシーに最適化された結晶マトリクスを持たないからである。
国際公開第2010/067835号パンフレット
Y.Kunoh他、「Fabrication of light emitting diodes transferred onto different substrates by GaN substrate separation technique」、Phys Status Solidi C7, N) 7-8, 2091-2093 (2010) /DOI10.002/pssc200983576)
本発明によって得ようとする態様の1つは、半導体の層を剥離することを目的とする、半導体材料製の基板を調製するための方法であって、既存の方法の制限を持たず、かつよりコストが低い方法を開発することである。
この目的のために、本発明は、半導体材料製の基板を調製するための方法であって、当該基板は、基板に対する光束の照射によって基板の埋込領域を加熱し、前記剥離層を剥離するように材料を分解することによって、基板から剥離層と呼ばれる層を剥離することを目的とし、前記方法は、
a) 埋込層と呼ばれる第1層と、被覆層と呼ばれ、前記第1層の全てまたは一部を覆う第2層とを含む中間体基板を製造する工程であって、前記第1層の材料は、前記第2層の材料の吸収光学特性とは異なる吸収光学特性を有し、
・ 被覆層は前記光束に対して実質的に透明であり、
・ 基板に対する粒子の注入によって作成される前記埋込層は、前記光束の一部を吸収する工程と、
b) 被処理領域と呼ばれる前記埋込層の領域を選択的かつ断熱的に照射し、それを構成する材料の少なくとも部分的な分解まで、前記光に対する光学吸収特性を増加させる工程と
を含む。
「吸収」という用語は、光束のエネルギーの相当部分、すなわち、埋込層に到達した光束の少なくとも10%が、埋込層の材料により吸収されることを意味する。
選択的かつ断熱的照射は、埋込層の剥離に必要とされる光供給の削減を可能とする。
本方法の有利かつ非制限的特徴によれば、
・ 前記注入される粒子は軽イオンであり;
・ 前記イオンは、H+およびHe+からなる群に含まれ;
・ 注入量は、1014〜2×1016原子・cm-2の間であり;
・ 前記注入は、中間体基板の作成後に実施され;
・ 前記注入は、中間体基板の作成前に実施され;
・ 前記区域に対する光束の照射時間は、当該時間に対応する熱拡散長さが前記層の厚さより短いか、または同一のオーダーであるように選択され;
・ 工程a)および工程b)の間、または工程b)の後に、基板は別の部分に結合され;
・ 前記別の部分は、前記光束の波長に対して実質的に透明であり、前記光束は、前記別の部分を通して印加され;
・ 前記基板は、III−V族の化合物材料であり;
・ 前記化合物材料の組成は、AlxGayIn1-x-yN(式中、0≦x≦1、0≦y≦1、およびx+y≦1)型であり;
・前記基板は、ニオブ酸リチウム、チタン酸ジルコン酸鉛のような圧電性材料、合金、ガラス、固溶体、特に熱力学的平衡にないものであり;
・ 基板は、電子産業、光学産業、または電気光学産業用の化合物半導体材料で作成され、工程b)の後に、基板の表面と埋込層との間に位置する層の剥離を誘起するように、熱的および/または機械的付加が埋込層に印加され;
・ 工程a)は、層材料の吸収係数よりも大きな吸収係数を有する材料中の材料中に別個の結晶性層の形成を含み;
・ 前記粒子は、前記別個の結晶性層中に注入され;
・ 前記別個の結晶層は、InGaNまたはAlGaN、およびGaNの透明層で作成される。
本発明の別の目的、特徴および利点は、添付の図面を参照する以下の詳細な記載に鑑みて、より良好に理解されるであろう。
基板中の、光学的に変化した埋込層の形成を示す図である。 埋込層を含む基板に対する光束の照射を示す図である。 支持体に対する基板の結合を示す図である。 基板内部への注入時に粒子によって生成される欠陥のプロファイルを示す図であり、言い換えると、入射イオンに起因し、かつ結果として欠陥となりがちな衝突の厚さ1Åの層中の数を、深さの関数として示す図であり、したがって、注入工程後の欠陥プロファイルの形状のグラフである。
本発明は、結晶性または非結晶性の化合物材料製の任意の基板に適用され、当該基板の光吸収特性(特に、所与の周波数範囲内の光吸収係数、または屈折率の虚数部分)は、粒子の注入によって局所化された領域内で変化させることができる。また化合物材料は、この領域内および近傍における光束によるエネルギー入力の影響下で、この領域内で分解できなければならない。
「化合物材料」とは、少なくとも2つの元素からなる材料を意味する。
「分解」とは、材料に依存して、相分離、新規な相の生成、介在物の生成などからなる、材料の基礎構造の変化を意味する。
化合物材料は、少なくとも2種の原子からなる材料である。前記化合物材料の中で、特にIII−V化合物半導体、および特に窒化物(一般式AlxGayIn1-x-yN(式中、0≦x≦1、0≦y≦1、およびx+y≦1)を有するIII−V化合物である)のみならず、圧電性材料(ニオブ酸リチウム、チタン酸ジルコン酸鉛…)、合金、ガラス、固溶体、特に熱力学的平衡にないものに言及することができる。
本明細書において、用語「基板」は、電子産業、光学産業、または電気光学産業において用いることができる基板だけではなく、粗さの大きさがイオンの注入深さよりも著しく小さい、インゴット、球、またはそれを通して注入を実施することができる表面を有する任意の他の物体をも包含する。
図1〜3を参照して上述される非制限的な例において、処理される部分1は、AlxGayIn1-x-yN(式中、0≦x≦1、0≦y≦1、およびx+y≦1)の組成を有する材料で作成される基板である。
図1から分かるように、本方法の第1の工程は、基板1の埋込層2からなる埋込区域の光学特性の変化を含む。
「埋込」が意味するとことは、層2が完全に基板の表面まで延在せず、しかし、基板表面に平行な2つの面の間に存在し、当該2つの面のそれぞれは、基板の表面から非ゼロの深さに位置することである。言い換えると、この埋込層は、基板の表面と同一平面をなすものではなく、かつ、この層の外側では光学吸収特性は著しく変化させられない。
この第1工程において、埋込層2となる区域の吸収係数が、基板1の残余の部分の吸収係数に比較して、増大する。
この目的のために、粒子3が基板1中に注入され、形成されることが所望され、所望の吸収係数の値を有する埋込層2の厚さおよび深さによって、注入のパラメーター(基本的には、イオンの種類、量およびエネルギー)が決定される。
したがって、注入される粒子は、好ましくは、ヘリウムイオンおよび水素イオンのようなガス状または非ガス状のイオンである。
リチウムのような比較的重いイオンは、所与の深さにおいて、たとえば水素よりも大きなエネルギーを必要とする。しかしながら、それら比較的重いイオンは、欠陥を生成すること、および吸収係数を変化させることにおいて、遙かに有効性が高い。
注入される量は、典型的には、1014〜2×1016原子・cm-2の間である。
この点に関して、それは、SmartCut(商標)型の方法の実施のために基板を脆化させるのに用いられる量よりも遙かに少ない量であることに注意されたい。SmartCut(商標)型の方法では、III−V化合物材料における通常の量は1017イオン・cm-2よりも多い。
「軽い」イオンを選択することは、材料内で消費されるエネルギーが本質的に電子的制動によって伝達されるエネルギーであることを可能とし、それは、粒子がそのエネルギーのかなりの部分を核衝突によって伝達し、その結果として欠陥を生成する移動の終点を除いて、横断される厚みにおいて欠陥を誘起することがない。
これらの条件下で、および図4に示すグラフ(横軸は基板表面から注入が実施される場所までの深さ(単位μm)を示し、縦軸は欠陥数を示す)から分かるように、生成される欠陥のプロファイルの形状は、表面から始まって次第に大きくなる大きさを有し、目的深さの近傍の深さにおいて明確なピークPに到達する。より正確には、この図は、厚さ1Åの層中の衝突(入射イオンによって誘起され、欠陥をもたらすことができる衝突)の数を、深さの関数として示している。このグラフは、注入工程後の欠陥プロファイルの形状を示す。
注入中、自己修復現象を回避するために、基板温度が過度に高くならないことが好ましい。自己修復現象は、埋込層の光学特性を変化させることにおける注入の効率を低下させる可能性がある。よって、注入条件は、好ましくは基板温度が低温の範囲(たとえば、常温と200℃との間)にとどまるように選択される。
粒子3のそのような注入は、粒子3の移動終了領域に実質的に相当する埋込層2において欠陥を生成させると同時に、粒子3が移動した領域4(基板の表面と埋込層2との間)は、有意に外乱を受けることがなく、したがってその初期の光学特性を維持する。
材料が結晶性半導体である場合において、埋込層中の前記欠陥によって起こり得る効果は、半導体のバンドギャップの内部に副準位を生成させることである。
これらの欠陥および関連する外乱は、注入量に依存する程度まで、埋込層の吸収係数の増大をもたらす。一般的に、注入量が多いほど、光学特性の変化の程度が大きい。非常に大きい注入量においては、飽和効果が現れる可能性がある。
したがって、当業者は、基板材料に依存して、所望される吸収係数の変化量を得るために適切な量を選択するであろう。
この目的のために、当業者は、異なる量を用いる注入試験を実施し、たとえば分光光度計のような既知の装置を用いて、得られる吸収係数を測定してもよい。
好みの問題として、埋込層2の厚さは、少なくとも0.1マイクロメートルであり、その吸収係数は1000〜50,000cm-1の間にある。
本方法の第1の工程は、基板の厚さの範囲内で、光学特性が異なることによって基板1の残余の部分から区別される埋込層2を「マーク」すること、すなわち、局所的に画定することを可能にする。
埋込層2は、初期では基板1の残余の部分と同一の材料を有して、処理前には1つの領域を構成し、処理後において別個の層をもたらす。
光学特性を大きく変化させられる層2の深さ、およびその厚さは、それが真に埋め込まれるように、すなわち、層2が化合物の自由表面にまで延在しないようなものでなければならない。
この最初の処理工程の後に、基板1を厚くすること、すなわち、より大きな実質的厚さを与えることが可能である。たとえば、それは、基板1の材料と同一の材料、または、異種の材料であるが、その格子パラメーターが基板1の材料のパラメーターに整合する材料を用いるエピタキシャル成長によって実施することができる。この「増厚」は、後天的に、光学的に変化した層2をより深い位置に埋め込むことをもたらす。
この堆積物は、以下で説明するように、光に対して「透明」でなければならず、かつ、その前に実施した吸収係数の変化に何の効果も及ぼさない方法によって形成されなければならない。
図2に関して、基板1の表面に、光束Fを照射する。光束Fの波長は、埋込層2が前記波長を吸収し、表面と光学特性が変化した前記埋込層との間に位置する基板の残余の部分(層4)が前記波長に対して実質的に透明であるように選択される。
「実質的に透明」が意味するところは、基板1は少量の光束を吸収することが起こり得てもよいとしても、その起こり得るわずかな吸収が、埋込層の照射に必要な時間の間に、それが横断する基板の部分のわずかな加熱をもたらすのみであること、より正確には、その加熱が、材料の分解温度よりも遙かに低い温度までに限定されることを意味する。また、「実質的に透明」とは、この温度上昇による基板の層4の光学特性の変化が、埋込層2に到達する光束の通過を著しく妨害しないことを意味する。
しかしながら、光束は、埋込層2による吸収が、その層の加熱をもたらすように選択されるエネルギー密度および相互作用時間を有する。
光束Fは、埋込層2の吸収係数に適切な任意の波長を有することができ、したがって、可視、赤外または紫外域に属することができる。
光束Fは、不連続、すなわちある時間内に離散している光パルスからなってもよいし、連続であってもよい。後者の場合、基板1の照射は、好ましくは光束の掃引によって実施され、その表面の所与の点が、時間内に離散している光パルスの形態で光束を受容するようにすることが好ましい。
埋込層2と光束の相互作用は断熱的である。すなわち、温度上昇は、光束がそのエネルギーを伝達した区域(同時に光学特性が変化した区域である)に実質的に限定される。この断熱特性は、埋込層を選択的に加熱することを可能にし、以下に記載するように、材料の分解を埋込層に限定することを可能にする。
この目的のために、光束のパラメーターは、必要な相互作用時間が可能な限り短くなるように選択される。
概算値を設定する単純な規則は、たとえば、相互作用時間τ(タウ)を選択して、その時間τに相当する熱拡散長さを、その光学特性を変化させられる区域2の厚さより小さく、またはそれと同じオーダーにするようにすることである。
たとえば、0.1cm2/sの拡散係数(D)、500nmの光学的に変化する層2の厚さ、および20,000cm-1より大きな吸収係数を用いて、この層が入射する光束の事実上全てを吸収させるためには、τは、(D・τ)の平方根=500nmになるように選択され、それは、τに25ナノ秒の値を与える。
熱拡散係数(単位m2/s)はk/(ρ・C)の関係で与えられることを想起されたい。ここで、kは材料の熱伝導率であり、ρ(ロー)は材料の密度であり、Cは、単位質量あたりの熱容量(すなわち比熱)である。
より高い精度が所望される場合、たとえば市販の2Dソフトウェアによる迅速なシュミュレーションが、この値を迅速に決定することを可能にする。
層2の厚さを知ると、光束を受容する材料の体積もまた知ることとなり、比熱によって、所望の温度を達成するために必要なエネルギー体積密度および光束のエネルギー密度が推定される。
たとえば、500nmの厚さの前述の場合において、比熱が1J/(cm3×℃)であり、達成される温度が常温よりも500℃高い温度の場合、以下の計算が実施される。
断面積1cm2当たりの体積に関して、問題となる体積は、5×10-5cm3(1cm2×500nm)である。
したがって、この材料の温度を周囲より500℃上昇させるために必要な単位体積あたりのエネルギーは、500℃×1J/(cm3×℃)=500J/cm3である。
したがって,必要なエネルギーは、500×5×10-5=2.5×10-2Jであり、これは、2.5×10-2J/cm2のエネルギー密度を有する光束に相当する。
したがって、このエネルギーを25ナノ秒(ns)以内に送達するためには、必要とされるパワーフラックスは、2.5×10-2J/cm2/25×10-9=1000kW/cm2である。
この光束は、レーザーを用いて得ることができる。
光束は、それを通して粒子3の注入を実施した基板の面に印加することができる。しかし、同様に、別法として、基板の反対側の面から印加することもできる。
1つの具体的実施形態において、図3に示すように、注入後に基板1の一方の面に別の部品5を結合することができる。
この部品5は、特に後続して基板の層の剥離が意図されている場合、たとえば、剛直または可撓性の支持体の機能を有することができる。
この場合、光束の照射は、基板の自由表面にて実施することができる。または、部品5も同様に光束の波長に対して実質的に透明である場合、光束の照射は、前記部品5の自由かつ露出している面にて実施することができる。
光束の印加によってもたらされる埋込層2の選択的加熱が十分な強度であれば、材料の局所的分解、または相分離、脆化、新しい相の生成などが、この層内で少なくとも部分的に進行する。
たとえば、GaNの場合、約900℃を超える温度上昇が、金属ガリウム相および気体状窒素相を与える分解をもたらすことが観察される。
特に有利なことには、この変化は、基板1を埋込層2で脆化させ、基板1から、基板表面とこの層2との間に位置する層4を剥離させるるために利用することができる。
剥離工程は、当業者によく知られている手段による熱的および/または機械的エネルギーの付加が必要となる可能性がある。
示されていない本発明の実施形態において、透明層の材料の吸収係数よりも大きな吸収係数を有する材料で構成されている別個の結晶性層において注入工程を実施することができる。透明層4は、たとえばエピタキシーにより、注入工程の前または後に、結晶性透明層を覆って形成することができる。この実施形態においては、層2において、より大きな吸収を利用できる。同様に前述の場合において、注入工程によって影響されていないことによって別個の結晶性層の上側表面は優れた品質を有し、これは、別個の結晶性層/層4の界面、および層4そのものの品質に好ましい効果を有する。
1 基板
2 第1層(埋込層)
3 粒子
4 第2層(被覆層)
5 別の部品
F 光束

Claims (16)

  1. 剥離層と呼ばれる層を剥離するための基板(1)を調製する方法であって、前記基板は、前記基板に光束(F)を照射することによって前記基板の埋込領域を加熱し、前記埋込領域内の材料の分解を起こして、前記剥離層を剥離させることを目的とし、前記方法は、
    a) 埋込層と呼ばれる第1層(2)と、被覆層と呼ばれ、前記第1層(2)の全てまたは一部を覆う第2層(4)とを含む中間体基板を製造する工程であって、前記被覆層(4)は前記光束(F)に対して実質的に透明であり、前記基板に対する粒子の注入によって作成される前記埋込層(2)は、前記光束(F)の一部を吸収する工程と、
    b) 被処理領域と呼ばれる前記埋込層(2)の領域を、それを構成する材料の少なくとも部分的な分解が起こるまで、選択的かつ断熱的に照射する工程と
    を含むことを特徴とする方法。
  2. 前記注入される粒子が軽イオンであることを特徴とする請求項1に記載の方法。
  3. 前記粒子が、H+およびHe+の群を含むイオンであることを特徴とする請求項1に記載の方法。
  4. 注入量が1014〜2×1016原子・cm-2の間であることを特徴とする請求項2または3に記載の方法。
  5. 前記注入が、前記被覆層を形成する工程の後に実施されることを特徴とする請求項1から4のいずれかに記載の方法。
  6. 前記注入が、前記被覆層を形成する工程の前に実施されることを特徴とする請求項1から4のいずれかに記載の方法。
  7. 前記光束(F)による前記区域の照射時間が、前記時間に相当する熱拡散長さが前記層の厚さより短いか、または同一のオーダーであるように選択されることを特徴とする請求項1から6のいずれかに記載の方法。
  8. 工程a)と工程b)との間、または工程b)の後に、前記基板(1)が別の部品(5)に結合されることを特徴とする請求項1から7のいずれかに記載の方法。
  9. 前記別の部品(5)が、前記光束(F)の波長に対して実質的に透明であり、前記光束は、前記別の部品(5)を通して印加されることを特徴とする請求項8に記載の方法。
  10. 前記基板の材料は、III−V族の材料であることを特徴とする請求項1から9のいずれかに記載の方法。
  11. 前記材料の組成は、AlxGayIn1-x-yN型であり、ここで0≦x≦1、0≦y≦1、およびx+y≦1であることを特徴とする請求項10に記載の方法。
  12. 前記材料は、ニオブ酸リチウム、チタン酸ジルコン酸鉛のような圧電性材料、合金、固溶体、好ましくは熱力学的平衡にないものであることを特徴とする請求項1から9のいずれかに記載の方法。
  13. 前記基板(1)が、電子産業、光学産業または電気光学産業用の化合物半導体材料で形成される基板であり、工程b)の後に、前記基板(1)の表面と前記埋込層(2)との間に位置する層(4)の剥離を起こすように、前記埋込層に熱的および/または機械的付加を印加することを特徴とする請求項1から12のいずれかに記載の方法。
  14. 工程a)は、前記層(4)の材料の吸収係数より大きな吸収係数を有する材料による別個の結晶性層の形成を含むことを特徴とする請求項1から13のいずれかに記載の方法。
  15. 前記粒子が前記別個の結晶性層に注入されることを特徴とする請求項14に記載の方法。
  16. 前記別個の結晶性層は、InGaNまたはAlGaNおよびGaNの透明層で作成されることを特徴とする請求項15に記載の方法。
JP2013515809A 2010-06-24 2011-06-08 注入および照射により基板を調製する方法 Active JP5832531B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1055058A FR2961719B1 (fr) 2010-06-24 2010-06-24 Procede de traitement d'une piece en un materiau compose
FR1055058 2010-06-24
PCT/EP2011/059440 WO2011160950A1 (en) 2010-06-24 2011-06-08 Method for preparing a substrate by implantation and irradiation

Publications (2)

Publication Number Publication Date
JP2013533621A true JP2013533621A (ja) 2013-08-22
JP5832531B2 JP5832531B2 (ja) 2015-12-16

Family

ID=43038072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013515809A Active JP5832531B2 (ja) 2010-06-24 2011-06-08 注入および照射により基板を調製する方法

Country Status (7)

Country Link
US (1) US8759196B2 (ja)
EP (1) EP2586054A1 (ja)
JP (1) JP5832531B2 (ja)
KR (1) KR101770678B1 (ja)
CN (1) CN102986019B (ja)
FR (1) FR2961719B1 (ja)
WO (1) WO2011160950A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
CN103966551B (zh) * 2013-01-27 2016-11-23 常州国成新材料科技有限公司 一种解决高温下衬底原子蒸发影响平整度的方法及装置
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
JP6396853B2 (ja) 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396852B2 (ja) 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6454606B2 (ja) * 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396854B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
FR3079657B1 (fr) * 2018-03-29 2024-03-15 Soitec Silicon On Insulator Structure composite demontable par application d'un flux lumineux, et procede de separation d'une telle structure
JP7160943B2 (ja) * 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261024A (ja) * 2001-02-28 2002-09-13 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ並びに半導体デバイス
JP2007220900A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd Soi基板の製造方法
JP2008501228A (ja) * 2004-06-01 2008-01-17 ミッシェル ブリュエル 深さ方向に分離層を含む多層構造物の製造方法
WO2008098404A2 (en) * 2007-02-16 2008-08-21 ETH Zürich Method for manufacturing a single-crystal film, and integrated optical device comprising such a single-crystal film
JP2008273825A (ja) * 2001-09-05 2008-11-13 Cree Inc 独立(Al、Ga、In)Nおよびそれを形成するための分割方法
JP2009010409A (ja) * 1996-05-15 2009-01-15 Commiss Energ Atom 固体材料の薄膜形成方法及び該方法の応用
WO2009030662A2 (en) * 2007-09-04 2009-03-12 S.O.I.Tec Silicon On Insulator Technologies Process for obtaining a hybrid substrate comprising at least one layer of a nitrided material
WO2010067835A1 (ja) * 2008-12-11 2010-06-17 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758169A3 (en) * 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
JP3962282B2 (ja) * 2002-05-23 2007-08-22 松下電器産業株式会社 半導体装置の製造方法
JP5110772B2 (ja) * 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
KR101319468B1 (ko) * 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5336101B2 (ja) * 2008-04-01 2013-11-06 信越化学工業株式会社 Soi基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010409A (ja) * 1996-05-15 2009-01-15 Commiss Energ Atom 固体材料の薄膜形成方法及び該方法の応用
JP2002261024A (ja) * 2001-02-28 2002-09-13 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ並びに半導体デバイス
JP2008273825A (ja) * 2001-09-05 2008-11-13 Cree Inc 独立(Al、Ga、In)Nおよびそれを形成するための分割方法
JP2008501228A (ja) * 2004-06-01 2008-01-17 ミッシェル ブリュエル 深さ方向に分離層を含む多層構造物の製造方法
JP2007220900A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd Soi基板の製造方法
WO2008098404A2 (en) * 2007-02-16 2008-08-21 ETH Zürich Method for manufacturing a single-crystal film, and integrated optical device comprising such a single-crystal film
WO2009030662A2 (en) * 2007-09-04 2009-03-12 S.O.I.Tec Silicon On Insulator Technologies Process for obtaining a hybrid substrate comprising at least one layer of a nitrided material
WO2010067835A1 (ja) * 2008-12-11 2010-06-17 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法

Also Published As

Publication number Publication date
FR2961719A1 (fr) 2011-12-30
EP2586054A1 (en) 2013-05-01
WO2011160950A1 (en) 2011-12-29
US8759196B2 (en) 2014-06-24
KR20130083429A (ko) 2013-07-22
FR2961719B1 (fr) 2013-09-27
CN102986019B (zh) 2016-05-25
US20130072009A1 (en) 2013-03-21
KR101770678B1 (ko) 2017-08-23
CN102986019A (zh) 2013-03-20
JP5832531B2 (ja) 2015-12-16

Similar Documents

Publication Publication Date Title
JP5832531B2 (ja) 注入および照射により基板を調製する方法
TWI527099B (zh) 用於回收基材之方法
US9257339B2 (en) Techniques for forming optoelectronic devices
JP3681178B2 (ja) 包含物作成工程を含んで成る薄膜の移行法
JP5458362B2 (ja) 基板をへき開する方法
JP2010103488A (ja) 制御伝搬を利用する膜のレイヤトランスファ
FR2978604A1 (fr) Procede de guerison de defauts dans une couche semi-conductrice
TW201021125A (en) Relaxation and transfer of strained layers
FR2947098A1 (fr) Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
TW201140662A (en) Method for the preparation of a multi-layered crystalline structure
TW201246343A (en) Method for recycling a source substrate
US9048288B2 (en) Method for treating a part made from a decomposable semiconductor material
JP2012038932A (ja) 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
KR102682067B1 (ko) 광 플럭스를 사용하여 제거 가능한 복합 구조물을 분리하는 방법
US7655578B2 (en) Method for nanostructuring of the surface of a substrate
US20150187638A1 (en) Process for transferring a layer
US8236674B2 (en) Substrate processing method and semiconductor device manufacturing method including a proton injection step and a laser irradiation step
FR2784794A1 (fr) Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication
Emel'yanov et al. Theory of formation of an ensemble of nanoclusters on the surface of CdTe crystals irradiated by a laser pulse
Abed et al. Study the effect of CO2 laser annealing on silicon nanostructures
Acosta-Zepeda et al. Diffraction-assisted micropatterning of silicon surfaces by ns-laser irradiation
Özel et al. Nanosecond Pulsed Laser Processing of Ion Implanted Single Crystal Silicon Carbide Thin Layers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151027

R150 Certificate of patent or registration of utility model

Ref document number: 5832531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250