FR2784794A1 - Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication - Google Patents

Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication Download PDF

Info

Publication number
FR2784794A1
FR2784794A1 FR9813135A FR9813135A FR2784794A1 FR 2784794 A1 FR2784794 A1 FR 2784794A1 FR 9813135 A FR9813135 A FR 9813135A FR 9813135 A FR9813135 A FR 9813135A FR 2784794 A1 FR2784794 A1 FR 2784794A1
Authority
FR
France
Prior art keywords
wafer
layer
semiconductor layer
insulating support
irradiated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR9813135A
Other languages
English (en)
Inventor
Jean Pierre Joly
Michel Bruel
Claude Jaussaud
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR9813135A priority Critical patent/FR2784794A1/fr
Priority to PCT/FR1999/002529 priority patent/WO2000024054A1/fr
Publication of FR2784794A1 publication Critical patent/FR2784794A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un structure (3) comportant une couche semiconductrice (4) sur un support (1) électriquement isolant. Le support (1) est constitué à partir de matériau semiconducteur rendu électriquement isolant suite à une irradiation par des particules.

Description

STRUCTURE COMPORTANT UNE COUCHE SEMICONDUCTRICE ET/OU
DES ELEMENTS ELECTRONIQUES SUR UN SUPPORT ISOLANT ET
SON PROCEDE DE FABRICATION
Domaine technique
La présente invention concerne une structure comportant une couche semiconductrice et/ou des éléments électroniques sur un support isolant et son procédé de fabrication.
Etat de la technique antérieure
Le besoin d'intégration dans un mme circuit intégré de fonction logiques, analogiques, de composants passifs et actifs radiofréquences, impose de porter une attention particulière aux pertes électriques liées à la nature du support sur lequel sont réalisés les circuits. Il est en particulier important que, à l'exception des zones de la couche superficielle de la structure où sont réalisés les dispositifs électroniques et des éléments électroniques, le reste de la structure soit hautement résistif ou isolant électrique. De plus, il est important d'éviter l'auto-échauffement des dispositifs électroniques et, plus généralement, l'élévation de température de cette couche superficielle. Pour cela, il est important d'éviter la présence sous cette couche superficielle d'un matériau qui soit mauvais conducteur thermique ou isolant thermique.
Les dispositifs électroniques en arséniure de gallium (AsGa) peuvent tre réalisés sur des
Structures constitués d'une plaquette d'AsGa dit semi-isolant, servant de support, recouverte d'une couche épitaxiée d'AsGa apte à y réaliser les dispositifs désirés. L'utilisation d'une plaquette d'AsGa comme support présente plusieurs inconvénients qui sont : leur coût élevé, leur limitation de taille (diamètre de 150 mm au maximum), leur mauvaise adaptation à la réalisation de circuits intégrés complexes et leur mauvaise conductibilité thermique.
Le silicium présente une conductibilité thermique qui peut tre considérée comme satisfaisante.
Cependant, pour rendre le silicium électriquement isolant, il faudrait pouvoir l'élaborer avec une pureté extrme, ce qui est souvent difficile. Le procédé de fabrication par fusion de zone permet d'obtenir du silicium présentant une isolation électrique satisfaisante. Cependant, ce procédé est coûteux à mettre en oeuvre et il ne peut fournir de plaquettes de grande dimension (c'est-à-dire de diamètre supérieur à 150 mm).
Il est connu par ailleurs que la résistivité d'un matériau semiconducteur augmente lorsque ce matériau a été soumis à un flux de particules énergétiques. On peut se reporter à ce sujet aux articles suivants :
-"Neutron Transmutation Doping"de H.
HERZER, paru dans Proceedings of the Third
International Symposium on Silicon Materials Science and Technology. Semiconductor Silicon 1977, édité par
H. R. HUFF et E. SIRTL, The Electrochemical Society
Inc., P. O. Box 2071, Princeton, N. J. 08540, Vol. 77-2, pages 106-115.
-"The Effect of Fast Neutron Bombardment on the Electrical Properties of p-and n-Type Silicon Carbide"de P. NAGELS et M. DENAYER, 7th International
Conference on the Physics of Semiconductors. Radiation
Damage in Semiconductors, Paris-Royaumont, France, 1964, édité par Dunod, Paris, 1965, pages 225-233.
L'augmentation de la résistivité des matériaux semiconducteurs soumis à un flux de particules résulte de la création de défauts (déplacements atomiques) qui se traduisent par des niveaux profonds (pièges) dans la bande interdite de semiconducteur. Lorsque la densité de ces centres est plus élevée que la densité de dopants (niveaux peu profonds), le niveau de Fermi se retrouve figé à une valeur proche de celle des niveaux profonds résultant de l'irradiation et rendant ainsi le matériau isolant.
Ce phénomène d'augmentation de la résistivité des matériaux semiconducteurs soumis à irradiation a été étudié pour la raison qu'il est gnant pour la tenue des composants aux radiations. Les défauts créés perturbent en effet notablement les caractéristiques de ces composants (résistivités, piégeage des porteurs, dégradation de la mobilité des porteurs).
Exposé de l'invention
Afin de résoudre les problèmes liés aux structures de l'art antérieur formés d'une couche semiconductrice ou d'éléments électroniques tels que des puces sur un support isolant, les inventeurs de la présente invention ont eu l'idée d'utiliser le phénomène d'augmentation de la résistivité des matériaux semiconducteurs soumis à irradiation pour obtenir des supports satisfaisants. Ils ont donc mis à profit un phénomène considéré jusqu'à présent comme un inconvénient.
Il est à noter que les défauts ainsi créés dans le silicium, et plus encore dans le carbure de silicium, sont très stables en température, ce qui permet de garder le caractère isolant mme après recuit. De plus, en raison de sa large bande interdite et de la profondeur des niveaux de pièges créés, le carbure de silicium devenu isolant peut le rester jusqu'à des températures élevées de fonctionnement des dispositifs élaborés dans la couche semiconductrice superficielle (par exemple 200 à 300 C, voire plus) ou plus généralement des dispositifs électroniques.
La présente invention permet ainsi de fournir des structures comportant une couche semiconductrice et/ou des éléments électroniques reposant sur un support qui est à la fois électriquement isolant et bon conducteur thermique.
On entend par éléments électroniques tous les éléments actifs et/ou passifs éventuellement regroupés sous forme de puces et rapportés par exemple par les techniques de"Flip Chip"sur un support isolant.
Un autre avantage de la présente invention est que le support et la couche semiconductrice superficielle pouvant tre réalisés à partir du mme matériau de base, il ne se pose pas de problème dû à des différences de coefficient de dilatation thermique entre ces parties de Structure.
L'invention a donc pour objet un procédé de fabrication d'une structure comportant une couche semiconductrice et/ou des éléments électroniques sur un support électriquement isolant, caractérisé en ce qu'il comprend une étape d'irradiation d'une plaquette de matériau semiconducteur par des particules susceptibles de rendre électriquement isolant ce matériau semiconducteur par création de défauts, ladite plaquette irradiée procurant ainsi le support électriquement isolant.
L'étape d'irradiation peut tre mise en oeuvre sur une plaquette de matériau semiconducteur possédant une conductibilité thermique considérée comme satisfaisante.
Le matériau semiconducteur de la plaquette peut tre soumis à une irradiation de neutrons, d'électrons, d'ions, de particules a, etc... L'énergie de ces particules est choisie de façon que 1'ensemble du volume de la plaquette, ou une proportion significative de celui-ci, soit irradié. La dose d'irradiation est choisie de façon que la résistivité finale du support soit suffisamment élevée pour l'application désirée.
Le procédé peut comporter une étape d'épitaxie de matériau semiconducteur sur la plaquette irradiée en vue d'élaborer ladite couche semiconductrice. Dans ce cas, le budget thermique de l'épitaxie est choisi de façon à tre faible devant le budget thermique nécessaire pour altérer l'état de forte résistivité de la plaquette irradiée.
Le procédé peut comporter une étape de traitement thermique d'une couche superficielle de la plaquette irradiée, de manière à recuire les défauts qui y ont été créés par ladite irradiation, en vue d'élaborer ladite couche semiconductrice, le reste de la plaquette irradiée n'étant pas soumis à ce traitement thermique et formant ainsi le support électriquement isolant. Le traitement thermique est donc réalisé de façon adiabatique. Pour l'obtenir, on peut employer un faisceau laser du type argon ionisé émettant une puissance lumineuse de 10 watts, focalisé à la surface de la plaquette sous la forme d'une tache lumineuse de 100 um de diamètre, balayé sur la surface de la plaquette selon une direction donnée au moyen d'un miroir oscillant à la vitesse de 50 cm/s. Le traitement complet de la surface peut tre assuré par un déplacement mécanique dans la direction perpendiculaire à la direction de balayage et selon une vitesse de l'ordre de 1 cm/s.
La couche semiconductrice peut tre une couche rapportée sur la plaquette irradiée. Elle peut tre obtenue à partir d'une plaquette complémentaire de matériau semiconducteur collée sur la plaquette irradiée, ladite plaquette complémentaire étant amincie pour fournir ladite couche rapportée. Elle peut aussi tre obtenue à partir d'une plaquette complémentaire de matériau semiconducteur dans laquelle la couche semiconductrice a été définie par une couche de microcavités générées par implantation ionique, la plaquette complémentaire étant collée sur la plaquette irradiée puis clivée au niveau de la couche de microcavités pour ne conserver que la couche semiconductrice sur la plaquette irradiée. De préférence, le clivage de la plaquette complémentaire est obtenu par la coalescence des microcavités résultant d'un traitement thermique. La couche rapportée peut également tre obtenue à partir d'une plaquette complémentaire de matériau semiconducteur dans laquelle a été définie une couche intermédiaire permettant de séparer la couche semiconductrice du reste de la plaquette complémentaire, cette couche intermédiaire étant attaquable sélectivement par rapport à ladite couche semiconductrice et au reste de la plaquette complémentaire ou apte à tre arrachée mécaniquement du reste de la plaquette complémentaire après que celle-ci ait été collée sur la plaquette irradiée. Cette couche intermédiaire est obtenue par exemple par attaque anodique d'une plaquette initiale destinée à constituer la plaquette complémentaire, cette attaque anodique produisant une couche poreuse formant la couche intermédiaire, la couche semicondouctrice étant constituée par épitaxie réalisée sur la couche intermédiaire. Avantageusement, le collage de ladite plaquette complémentaire sur ladite plaquette irradiée est obtenu par adhésion moléculaire.
Le procédé peut comprendre aussi l'interposition d'une couche intermédiaire entre la plaquette irradiée et la plaquette complémentaire afin d'améliorer le collage.
Lorsque la couche semiconductrice est une couche rapportée sur la plaquette irradiée, elle peut avoir été au préalable au moins partiellement traitée pour y élaborer au moins un composant électronique.
Le procédé peut comprendre le report d'au moins un élément électronique sur la plaquette irradiée.
L'invention a aussi pour objet une structure comportant une couche semiconductrice et/ou des éléments électroniques sur un support électriquement isolant, caractérisé en ce que le support isolant comporte un matériau semiconducteur dont la résistivité a été augmentée par irradiation au moyen de particules. Le matériau semiconducteur du support isolant peut tre choisi pour posséder une conductibilité thermique considérée comme satisfaisante.
La couche semiconductrice peut tre une couche épitaxiée sur le support électriquement isolant.
Elle peut aussi tre une couche rapportée sur le support électriquement isolant. Dans ce cas, elle peut comporter au moins un composant électronique réalisé totalement ou partiellement. Le Structure peut comprendre en outre une couche intermédiaire entre le support électriquement isolant et la couche semiconductrice. La couche semiconductrice peut tre en un matériau choisi parmi le silicium, l'arséniure de gallium, le carbure de silicium et le phosphure d'indium. La structure peut aussi comprendre au moins un élément électronique reporté sur le support isolant.
Le support électriquement isolant peut tre en un matériau choisi parmi le silicium et le carbure de silicium.
Brève description des dessins
L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, accompagnée des dessins annexés parmi lesquels :
-la figure 1 représente, en vue transversale, une plaquette de matériau semiconducteur au cours de l'étape d'irradiation du procédé selon l'invention,
-la figure 2 représente, en vue transversale, une structure comportant une couche semiconductrice sur un support électriquement isolant selon la présente invention,
-la figure 3 illustre un mode de mise en oeuvre de la présente invention,
-la figure 4 représente, en vue transversale, la structure obtenue après avoir mis en oeuvre le procédé illustré par la figure 3,
-la figure 5 illustre un mode de mise en oeuvre de la présente invention pour lequel des composants électroniques ont été réalisés dans la couche semiconductrice avant son report sur le support irradié,
-la figure 6 représente, en vue transversale, la structure obtenue après avoir mis en oeuvre le procédé illustré par la figure 5,
-la figure 7 représente, en vue transversale, une structure selon l'invention comportant des éléments électroniques sur un support électriquement isolant.
Description détaillée de modes de réalisation de l'invention
Pour réaliser le support électriquement isolant et pour certaines applications de conductibilité thermique satisfaisante, on peut partir d'une plaquette de matériau semiconducteur classique, disponible selon les tailles et la qualité voulues et de résistivité usuelle. A titre d'exemple, on peut citer le silicium qui possède une conductibilité thermique de 1,5 W/cm. K, le carbure de silicium soit monocristallin soit polycristallin possédant une conductibilité thermique de 4,5 et 3 W/cm. K respectivement.
Pour rendre la plaquette isolante électriquement on l'irradie avec un flux de particules de façon à créer des défauts dans le réseau cristallin.
C'est ce que représente la figure 1 qui montre une plaquette de matériau semiconducteur 1 soumise à une irradiation de particules représentée par les flèches 2. Les défauts cristallins créés ont pour effet d'augmenter très fortement la résistivité électrique du matériau semiconducteur.
L'irradiation est de préférence réalisée au moyen d'un flux de neutrons comportant une proportion élevée de neutrons énergétiques qui sont efficaces pour la création des défauts voulus. On entend par neutrons énergétiques ceux qui vont des neutrons épithermiques jusqu'aux neutrons rapides, soit une gamme d'énergie allant de quelques eV à quelques MeV, par opposition aux neutrons thermiques (de quelques meV à quelques eV) qui sont moins efficaces pour la création de défauts et qui génèrent des transmutations. Selon l'invention, l'irradiation est faite dans des conditions très différentes de celles utilisées dans la technique dite de"neutron transmutation doping"où l'on favorise le rapport inverse puisque l'on cherche à éviter la création de défauts et à maximaliser les transmutations pour, par exemple, transformer l'isotope 30 du silicium en phosphore. L'irradiation peut tre réalisée dans un réacteur nucléaire, de type piscine par exemple, ou au moyen d'un générateur de neutrons utilisant les réactions nucléaires d'un faisceau de particules chargées avec une cible. On peut utiliser dans ce cas un faisceau d'ions deutérium bombardant une cible tritiée.
L'irradiation de la plaquette semiconductrice avec un flux intégré suffisant de neutrons énergétiques, de l'ordre de 2.1015 à 5. 1016 neutrons/cm2, crée suffisamment de défauts pour qu'il soit très difficile de les recuire au cours des traitements thermiques postérieurs que le Structure peut subir au cours de son utilisation. On peut noter que l'irradiation peut aussi tre réalisée sur le lingot, la découpe du lingot et son conditionnement sous forme de plaquettes étant réalisés par la suite.
Une dose de neutrons énergétiques de 1017 neutrons/cm2 permet d'obtenir une résistivité supérieure à 104 Q. cm dans le carbure de silicium quelle que soit la résistivité de départ. Pour le silicium, une dose de 1015 neutrons/cm2 permet d'obtenir une résistivité supérieure à 105 Q. cm, ce qui permet d'utiliser comme matériau semiconducteur du silicium obtenu par la méthode de Czochralski.
Après irradiation, l'ensemble de la plaquette est dans un état de forte résistivité et, telle quelle, est impropre à la réalisation de dispositifs électroniques.
Si la plaquette de matériau semiconducteur irradiée est par exemple en carbure de silicium, la couche semiconductrice destinée à l'élaboration de composants électroniques peut tre formée sur la plaquette irradiée par épitaxie. On obtient la structure 3, représentée à la figure 2, constitué d'un support isolant 1 auquel adhère la couche semiconductrice 4.
La couche semiconductrice peut tre rendue adhérente au support isolant par collage. Ce mode de mise en oeuvre est illustré par la figure 3 qui montre la mise en contact adhérent du support isolant 1 (par exemple en silicium ou en SiC) avec une plaquette semiconductrice 10 (par exemple en Si, AsGa, SiC) destinée à fournir la couche semiconductrice. La mise en contact adhérent peut se faire au moyen d'une substance adhésive. Elle peut également se faire par la technique d'adhésion moléculaire. Dans ce cas, on peut utiliser une couche intermédiaire 11 pour assurer une meilleure qualité du collage et/ou de meilleures propriétés d'interface entre le support isolant et la couche semiconductrice superficielle du futur
Structure.
L'épaisseur de la couche semiconductrice de la structure doit tre une fraction de l'épaisseur de la plaquette semiconductrice 10. Sur la figure 3, la future couche semiconductrice est délimitée par la ligne en traits interrompus 12.
Une fois le collage réalisé, la partie non désirée de la plaquette semiconductrice 10 est éliminée. Différentes méthodes peuvent tre utilisées pour parvenir à ce résultat. On peut utiliser la rectification, l'attaque chimique, le polissage. On peut aussi utiliser le procédé de clivage divulgué par le document FR-A-2 681 472 et qui présente l'avantage de conserver la partie non désirée de la plaquette 10 sous une forme réutilisable. Ce procédé implique que la plaquette 10 a subi au préalable une implantation ionique qui a permis de générer une couche de microcavités le long de la ligne 12. Une fois le collage des plaquettes 1 et 10 réalisé, le clivage est obtenu par un traitement thermique approprié.
Une fois éliminée la partie non désirée de la plaquette 10 on obtient la structure représentée à la figure 4, c'est-à-dire une structure 13 formée d'un support isolant 1, d'une couche intermédiaire 11 et d'une couche semiconductrice superficielle 14. Cette structure peut par exemple comprendre un support 1 en silicium rendu électriquement isolant supportant une couche 11 d'oxyde de silicium qui supporte elle-mme une couche superficielle 14 de silicium apte à l'élaboration de composants électroniques. Un polissage final permet éventuellement de parfaire l'état de surface de la couche superficielle 14.
Le collage peut permettre la mise en place sur le support isolant d'une couche semiconductrice dans laquelle on a réalisé, partiellement ou complètement, des composants électroniques. C'est ce que représente la figure 5 qui montre la mise en contact adhérent du support isolant 1 avec une plaquette semiconductrice 20 par l'intermédiaire d'une couche intermédiaire 11 de collage. La référence 21 représente des composants électroniques qui ont été réalisés à partir de la face 22 de la plaquette semiconductrice 20. La future couche semiconductrice de la structure est délimitée par la ligne en traits interrompus 23.
Une fois le collage réalisé, la partie non désirée de la plaquette semiconductrice 20 est éliminée, par exemple par l'une des méthodes mentionnées plus haut. On obtient alors la structure représentée à la figure 6, c'est-à-dire une structure 24 formée d'un support isolant 1, d'une couche intermédiaire 11 et d'une couche semiconductrice superficielle 25 contenant des composants électroniques 21.
La figure 7 représente une structure 30 selon l'invention comportant cette fois le support isolant 1 sur une face duquel ont été reportés directement des éléments électroniques 31, par exemple des puces électroniques

Claims (25)

REVENDICATIONS
1. Procédé de fabrication d'une structure (3,13,24,30) comportant une couche semiconductrice (4,14,25) et/ou au moins un élément électronique (21,31) sur un support électriquement isolant (1), caractérisé en ce qu'il comprend une étape d'irradiation d'une plaquette de matériau semiconducteur par des particules susceptibles de rendre électriquement isolant ce matériau semiconducteur par création de défauts, ladite plaquette irradiée procurant ainsi le support électriquement isolant (1).
2. Procédé selon la revendication 1, caractérisé en ce que l'étape d'irradiation est mise en oeuvre sur une plaquette de matériau semiconducteur possédant une conductibilité thermique considérée comme satisfaisante.
3. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que les particules de l'étape d'irradiation sont choisies parmi un ou plusieurs types de particules parmi les neutrons, les électrons, les ions, les particules a.
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comporte une étape d'épitaxie de matériau semiconducteur sur la plaquette irradiée (1) en vue d'élaborer ladite couche semiconductrice (4).
5. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comporte une étape de traitement thermique d'une couche superficielle de la plaquette irradiée, de manière à recuire les défauts qui y ont été créés par ladite irradiation, en vue d'élaborer ladite couche semiconductrice, le reste de la plaquette irradiée n'étant pas soumis à ce traitement thermique et formant ainsi le support électriquement isolant.
6. Procédé selon la revendication 5, caractérisé en ce que l'étape de traitement thermique est réalisée au moyen d'un faisceau laser.
7. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la couche semiconductrice (14,25) est une couche rapportée sur la plaquette irradiée.
8. Procédé selon la revendication 7, caractérisé en ce que la couche semiconductrice (14,25) est obtenue à partir d'une plaquette complémentaire de matériau semiconducteur (10,20) collée sur la plaquette irradiée (1), ladite plaquette complémentaire étant amincie pour fournir ladite couche rapportée.
9. Procédé selon la revendication 7, caractérisé en ce que la couche semiconductrice (14,25) est obtenue à partir d'une plaquette complémentaire de matériau semiconducteur (10,20) dans laquelle la couche semiconductrice a été définie par une couche de microcavités générées par implantation ionique, la plaquette complémentaire étant collée sur la plaquette irradiée (1) puis clivée au niveau de la couche de microcavités pour ne conserver que la couche semiconductrice sur la plaquette irradiée.
10. Procédé selon la revendication 9, caractérisé en ce que le clivage de la plaquette complémentaire (10,20) est obtenu par la coalescence des microcavités résultant d'un traitement thermique.
11. Procédé selon la revendication 7, caractérisé en ce que la couche semiconductrice est obtenue à partir d'une plaquette complémentaire de matériau semiconducteur dans laquelle a été définie une couche intermédiaire permettant de séparer la couche semiconductrice du reste de la plaquette complémentaire, cette couche intermédiaire étant attaquable sélectivement par rapport à ladite couche semiconductrice et au reste de la plaquette complémentaire ou étant apte à tre arrachée mécaniquement du reste de la plaquette complémentaire après que celle-ci ait été collée sur la plaquette irradiée.
12. Procédé selon la revendication 11, caractérisé en ce que la couche intermédiaire est obtenue par attaque anodique d'une plaquette initiale destinée à constituer la plaquette complémentaire, cette attaque anodique produisant une couche poreuse formant ladite couche intermédiaire, ladite couche semiconductrice étant constituée par épitaxie réalisée sur la couche intermédiaire.
13. Procédé selon l'une quelconque des revendications 8 à 12, caractérisé en ce que le collage de ladite plaquette complémentaire (10,20) sur ladite plaquette irradiée est obtenu par adhésion moléculaire.
14. Procédé selon la revendication 13, caractérisé en ce qu'il comprend l'interposition d'une couche intermédiaire (11) entre la plaquette irradiée (1) et la plaquette complémentaire (10,20) afin d'améliorer le collage.
15. Procédé selon l'une quelconque des revendications 7 à 14, caractérisé en ce que la couche semiconductrice a été, avant d'tre rapportée sur la plaquette irradiée, au moins partiellement traitée pour y élaborer au moins un composant électronique (21).
16. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comprend le report d'au moins un élément électronique (31) sur la plaquette irradiée (1).
17. Structure (3,13,24,30) comportant une couche semiconductrice (4,14,25) et/ou au moins un élément électronique (21,31) sur un support électriquement isolant (1), caractérisée en ce que le support isolant (1) comporte un matériau semiconducteur dont la résistivité a été augmentée par irradiation au moyen de particules.
18. Structure selon la revendication 17, caractérisée en ce que le matériau semiconducteuer du support isolant possède une conductibilité thermique considérée comme satisfaisante.
19. Structure selon l'une des revendications 17 ou 18, caractérisée en ce que la couche semiconductrice (4) est une couche épitaxiée sur le support électriquement isolant (1).
20. Structure selon l'une des revendications 17 ou 18, caractérisée en ce que la couche semiconductrice (14,25) est une couche rapportée sur le support électriquement isolant (1).
21. Structure selon la revendication 20, caractérisée en ce que la couche semiconductrice (25) est une couche rapportée comportant au moins un composant électronique (21) réalisé totalement ou partiellement.
22. Structure selon l'une des revendications 20 ou 21, caractérisée en ce qu'elle comprend en outre une couche intermédiaire (11) entre le support électriquement isolant (1) et la couche semiconductrice (14,25).
23. Structure selon l'une quelconque des revendications 13 à 17, caractérisée en ce que la couche semiconductrice (4,14,25) est en un matériau choisi parmi le silicium, l'arséniure de gallium, le carbure de silicium et le phosphure d'indium.
24. Structure selon l'une des revendications 17 ou 18, caractérisée en ce qu'elle comprend au moins un élément électronique (31) reporté sur le support isolant (1).
25. Structure selon l'une quelconque des revendications 17 à 24, caractérisée en ce que le support électriquement isolant (1) est en un matériau choisi parmi le silicium et le carbure de silicium.
FR9813135A 1998-10-20 1998-10-20 Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication Withdrawn FR2784794A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9813135A FR2784794A1 (fr) 1998-10-20 1998-10-20 Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication
PCT/FR1999/002529 WO2000024054A1 (fr) 1998-10-20 1999-10-18 Structure comportant une couche semiconductrice et/ou des elements electroniques sur un support isolant et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9813135A FR2784794A1 (fr) 1998-10-20 1998-10-20 Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication

Publications (1)

Publication Number Publication Date
FR2784794A1 true FR2784794A1 (fr) 2000-04-21

Family

ID=9531774

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9813135A Withdrawn FR2784794A1 (fr) 1998-10-20 1998-10-20 Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication

Country Status (2)

Country Link
FR (1) FR2784794A1 (fr)
WO (1) WO2000024054A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1229582A2 (fr) * 2001-01-31 2002-08-07 Canon Kabushiki Kaisha Composant semi-conducteur à couches minces et son procédé de fabrication
US7633616B2 (en) 2003-06-02 2009-12-15 Sensovation Ag Apparatus and method for photo-electric measurement

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4469527A (en) * 1981-06-19 1984-09-04 Tokyo University Method of making semiconductor MOSFET device by bombarding with radiation followed by beam-annealing
JPH07302889A (ja) * 1994-03-10 1995-11-14 Canon Inc 半導体基板の作製方法
EP0807970A1 (fr) * 1996-05-15 1997-11-19 Commissariat A L'energie Atomique Procédé de réalisation d'une couche mince de matériau semiconducteur

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4469527A (en) * 1981-06-19 1984-09-04 Tokyo University Method of making semiconductor MOSFET device by bombarding with radiation followed by beam-annealing
JPH07302889A (ja) * 1994-03-10 1995-11-14 Canon Inc 半導体基板の作製方法
US5856229A (en) * 1994-03-10 1999-01-05 Canon Kabushiki Kaisha Process for production of semiconductor substrate
EP0807970A1 (fr) * 1996-05-15 1997-11-19 Commissariat A L'energie Atomique Procédé de réalisation d'une couche mince de matériau semiconducteur

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"IMPROVED PACKAGING FOR VLSIC", NTIS TECH NOTES, 1 August 1990 (1990-08-01), pages 645, 1 - 02, XP000162714 *
DI CIOCCIO L ET AL: "Silicon carbide on insulator formation by the Smart-Cut(R) process", MATERIALS SCIENCE AND ENGINEERING B, vol. 46, no. 1-3, 1 April 1997 (1997-04-01), pages 349-356, XP004085343 *
PATENT ABSTRACTS OF JAPAN vol. 096, no. 003 29 March 1996 (1996-03-29) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1229582A2 (fr) * 2001-01-31 2002-08-07 Canon Kabushiki Kaisha Composant semi-conducteur à couches minces et son procédé de fabrication
EP1229582A3 (fr) * 2001-01-31 2005-10-19 Canon Kabushiki Kaisha Composant semi-conducteur à couches minces et son procédé de fabrication
US7029950B2 (en) 2001-01-31 2006-04-18 Canon Kabushiki Kaisha Thin-film semiconductor device and method of manufacturing the same
US7633616B2 (en) 2003-06-02 2009-12-15 Sensovation Ag Apparatus and method for photo-electric measurement

Also Published As

Publication number Publication date
WO2000024054A1 (fr) 2000-04-27

Similar Documents

Publication Publication Date Title
EP0994503B1 (fr) Procédé de fabrication d'une structure comportant une couche mince de matériau composée de zones conductrices et de zones isolantes
EP1010198B1 (fr) Procede de fabrication d'un film mince de materiau solide
US8993461B2 (en) Method for curing defects in a semiconductor layer
EP1435111B1 (fr) Procede de fabrication de couches minces contenant des microcomposants
FR3067517B1 (fr) Substrat soi compatible avec les technologies rfsoi et fdsoi
WO2001003172A1 (fr) Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
EP1766676A1 (fr) Support d'epitaxie hybride et son procede de fabrication
EP0869593A1 (fr) Laser semiconducteur à émission de surface
FR2967813A1 (fr) Procédé de réalisation d'une structure a couche métallique enterrée
WO2014207184A1 (fr) Procédé de transfert d'une couche mince avec apport d'énergie thermique à une zone fragilisée via une couche inductive
FR2784794A1 (fr) Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication
EP3678168B1 (fr) Procédé de guérison avant transfert d'une couche semi-conductrice
FR2640428A1 (fr) Procede de durcissement vis-a-vis des rayonnements ionisants de composants electroniques actifs, et composants durcis de grandes dimensions
EP2979306A1 (fr) Procédé de fabrication d'une structure à multijonctions pour cellule photovoltaïque
FR3058561A1 (fr) Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
FR2863770A1 (fr) Dispositif a semiconducteur du type a separation dielectrique et procede de fabrication
EP2193540A2 (fr) Procede de chauffage d'une plaque par un flux lumineux
EP3903341B1 (fr) Procede de fabrication d'un substrat pour un capteur d'image de type face avant
EP4060716A1 (fr) Procede de modification d'un etat de contrainte d'au moins une couche semi-conductrice
FR2747840A1 (fr) Appareil d'irradiation combinee par un faisceau d'ions et un rayonnement micro-onde, et procede associe
FR3033083A1 (fr) Structure pour dispositifs photovoltaiques a bande intermediaire

Legal Events

Date Code Title Description
ST Notification of lapse