FR2863770A1 - Dispositif a semiconducteur du type a separation dielectrique et procede de fabrication - Google Patents

Dispositif a semiconducteur du type a separation dielectrique et procede de fabrication Download PDF

Info

Publication number
FR2863770A1
FR2863770A1 FR0413029A FR0413029A FR2863770A1 FR 2863770 A1 FR2863770 A1 FR 2863770A1 FR 0413029 A FR0413029 A FR 0413029A FR 0413029 A FR0413029 A FR 0413029A FR 2863770 A1 FR2863770 A1 FR 2863770A1
Authority
FR
France
Prior art keywords
layer
zone
porous
active layer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0413029A
Other languages
English (en)
Other versions
FR2863770B1 (fr
Inventor
Hajime Akiyama
Shinichi Izuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2863770A1 publication Critical patent/FR2863770A1/fr
Application granted granted Critical
Publication of FR2863770B1 publication Critical patent/FR2863770B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

Un dispositif à semiconducteur du type à séparation diélectrique et un procédé de fabrication pour celui-ci permettent d'obtenir une résistance au claquage élevée tout en évitant ne soit limitée en relation avec l'épaisseur d'une couche diélectrique et l'épaisseur d'une première couche de semiconducteur. Un substrat semiconducteur (1) et une couche de semiconducteur de type n- (2) sont assemblés l'un à l'autre avec interposition d'une couche de pellicule d'oxyde enterrée (3). Une première zone de pellicule d'oxyde poreux (10) est formée dans le substrat semiconducteur dans un état dans lequel elle vient en contact avec la couche de pellicule d'oxyde enterrée (3). Un dispositif de puissance est formé sur la couche de semiconducteur de type n- (2). La première zone de pellicule d'oxyde poreux (10) est formée dans une zone incluant un emplacement situé exactement au-dessous d'une première électrode principale (6) et s'étendant à partir du côté de la première électrode principale jusqu'à une distance supérieure à 40% d'une distance entre les première et seconde électrodes principale (6, 7).

Description

DISPOSITIF A SEMICONDUCTEUR DU TYPE A SEPARATION
DIELECTRIQUE ET PROCEDE DE FABRICATION
La présente invention concerne un dispositif à semiconducteur du type à séparation diélectrique et un procédé pour fabriquer celui-ci, dans lesquels une paire de substrats semiconducteurs sont assemblés l'un à l'autre avec interposition d'une pellicule d'oxyde enterrée ou noyée. L'invention concerne plus particulièrement un dispositif à semiconducteur du type à séparation diélectrique et un procédé de fabrication de celuici, dans lesquels une pellicule d'oxyde poreux est formée en contact avec une pellicule d'oxyde enterrée ou noyée, et à un emplacement situé exactement au-dessous de cette dernière.
Divers dispositifs à semiconducteur du type à séparation diélectrique ont été proposés dans le passé (voir par exemple un premier document de brevet: Brevet Japonais n 2739018 (figures 52 à 57)).
Comme représenté sur les figures 52 et 53 dans le premier document de brevet, un substrat semiconducteur d'un dispositif à semi-conducteur du type à séparation diélectrique comporte sur sa surface supérieure et sa surface inférieure respectivement une couche diélectrique et une électrode de surface arrière, avec une couche de semiconducteur de type n- disposée sur une surface supérieure de la couche diélectrique.
De plus, la couche diélectrique a pour fonction de séparer mutuellement de façon diélectrique le substrat semiconducteur et la couche de semiconducteur de type n-, et une première pellicule isolante définit la couche de semiconducteur de type n- dans une plage prédéterminée.
Une zone de semiconducteur de type n+ ayant une valeur de résistance électrique relativement faible est formée sur la surface supérieure de la couche de semiconducteur de type n- dans la plage prédéterminée définie par la première pellicule isolante, et une zone de semi- conducteur de type p+ est également formée de façon à entourer la zone de semiconducteur de type n+. En outre, une électrode de cathode et une électrode d'anode sont connectées respectivement à la zone de semi- conducteur de type n+ et à la zone de semiconducteur de type p+, et l'électrode de cathode et l'électrode d'anode sont électriquement isolées l'une de l'autre par une seconde pellicule isolante.
De plus, comme représenté sur la figure 54 dans le premier document de brevet, si à la fois l'électrode d'anode et l'électrode de surface arrière sont fixées à 0 V avec une tension positive appliquée à l'électrode de cathode qui est progressivement augmentée, il se développera une première couche de déplétion qui s'étend à partir d'un jonction pn entre la couche de semiconducteur de type n- et la zone de semiconducteur de type p+. A ce moment, du fait que la tension du substrat semiconducteur est fixée au potentiel de masse et agit comme une plaque de champ à travers la couche diélectrique, une seconde couche de déplétion, en plus de la première couche de déplétion, se développe de façon à s'étendre à partir d'une interface entre la couche de semiconducteur de type n- et la couche diélectrique, dans une direction allant vers la surface supérieure de la couche de semiconducteur de type n-.
De cette manière, la première couche de déplétion devient capable de s'étendre aisément vers l'électrode de cathode, grâce à l'extension de la seconde couche de déplétion, ce qui fait qu'un champ électrique à la jonction pn entre la couche de semiconducteur de type n- et la zone de semiconducteur de type p+ est atténué. Cet effet est connu de façon générale comme un effet RESURF (Reduced SURface Field, c'est- à-dire "champ en surface réduit).
En outre, comme représenté sur la figure 55 dans le premier document de brevet, on suppose que dans la distribution d'intensité de champ électrique dans une section transversale à un emplacement suffi- samment éloigné de la zone de semiconducteur de type p+, la largeur verticale de la seconde couche de déplétion est désignée par x; l'épaisseur de la couche diélectrique est désignée par t0; et la surface supérieure de la couche de semiconducteur de type n- est mise en correspondance avec l'origine de l'axe des abscisses. Dans ce cas, une chute de tension totale V dans la section transversale ci-dessus est représentée par l'expression (3) suivante.
V = q.N/(s2. so) x (x2/2 + c2.ta.x/s3) (3) Ici, on note que dans l'expression (3) ci-dessus, N est une con-centration d'impuretés [cm-3] de la couche de semiconducteur de type n+, so est une constante diélectrique [C.V-1 cm-1]; 82 est la constante diélectrique de la couche de semiconducteur de type n-; et 83 est la constante diélectrique de la couche diélectrique.
D'après l'expression (3) ci-dessus, on trouve que lorsque l'épaisseur to de la couche diélectrique est augmentée, tout en mainte- nant inchangée la valeur de chute de tension totale V, la largeur verticale x de la seconde couche de déplétion est diminuée. Ceci signifie que l'effet RESURF devient plus faible.
D'autre part, dans la condition dans laquelle il ne se produit pas un claquage par avalanche dû à la concentration de champ électrique à la fonction pn entre la couche de semi_co_nducte_ur__de ype_m e#_laiouchede semiconducteur de type p+, et à la concentration de champ électrique à l'interface entre la couche de semiconducteur de type n- et la zone de semiconducteur de type n+, la résistance au claquage du dispositif à semiconducteur est finalement déterminée par le claquage par avalanche dû à la concentration du champ électrique à l'interface entre la couche de semiconducteur de type n- et la couche diélectrique, à un emplacement situé exactement au-dessous de la couche de semiconducteur de type n+.
Pour construire le dispositif à semiconducteur de façon à respecter une telle condition, la distance entre la zone de semiconducteur de type p+ et la zone de semiconducteur de type n+ doit seulement être fixée à une très grande longueur, de façon à pouvoir optimiser l'épaisseur d et la concentration d'impuretés de la couche de semiconducteur de type n-.
Pour la condition ci-dessus, on sait de façon générale que lors-qu'une déplétion se produit à partir de l'interface entre la couche de semiconducteur de type n- et la couche diélectrique, jusqu'à une surface avant de la couche de semiconducteur de type n-, la concentration du champ électrique à l'interface entre la couche de semiconducteur de type n- et la couche diélectrique correspond juste à la condition de claquage par avalanche, comme représenté sur la figure 56 dans le premier docu- ment de brevet. Dans ce cas, la couche de déplétion atteint la zone de semiconducteur de type n+, et place dans une condition de déplétion l'intégralité de la couche de semiconducteur de type n-.
Une résistance au claquage V dans une telle condition est re-5 présentée par l'expression (4) suivante.
V = Ecr.(d/2 + E2.t0/E3) (4) On notera ici que dans l'expression (4) ci-dessus, Ecr est une intensité de champ électrique critique qui occasionne le claquage par avalanche, et l'épaisseur de la zone de semiconducteur de type n+ est négli- gée.
Comme représenté sur la figure 57 dans le premier document de brevet mentionné ci-dessus, une intensité de champ électrique a une frontière entre la couche de semiconducteur de type n- et la couche diélectrique (c'est-à-dire une position à une distance d de l'origine vers le côté de l'électrode) dans la distribution verticale d'intensité de champ électrique dans une section transversale exactement au-dessous de la zone de semiconducteur de type n+, atteint l'intensité de champ électrique critique Ecr.
Dans le cas où la résistance au claquage V du dispositif à semiconducteur est calculée en considérant que la couche de semiconducteur de type n- consiste en silicium, et la couche diélectrique consiste en une pellicule d'oxyde de silicium, on adopte d = 4 x 10-4 et t0 = 2 x 10-4 en tant que valeurs générales respectivement pour la distance d et l'épaisseur t0.
En outre, dans ce cas, l'intensité de champ électrique critique Ecr est représentée approximativement par Ecr = 4 x 105, bien qu'elle soit influencée par l'épaisseur d de la couche de semiconducteur de type n-. Lorsque cette intensité de champ électrique critique Ecr (=4 x 105), E2 (=11,7) et E3 (= 3,9) sont substituées dans l'expression (4) ci-dessus, la résistance au claquage V est représentée par l'expression (5) suivante.
V = 320 V (5) Par conséquent, lorsque l'épaisseur d de la couche de semiconducteur de type n- augmente de 1 pm, on obtient une élévation ou 35 augmentation de tension aV représentée par l'expression (6) suivante.
AV = Ecr x 0,5 x 10-4 = 20 [V] (6) De plus, lorsque l'épaisseur t0 de la couche diélectrique augmente de 1 pm, on obtient l'élévation ou l'augmentation de tension AV représentée par l'expression (7) suivante.
AV = Ecr = 11,7 x 10-4/3,9= 120 [V] (7) Comme il ressortira clairement des résultats des calculs des ex-pression (6), (7) ci-dessus, une élévation ou une augmentation de la résistance au claquage est plus grande lorsque la couche diélectrique est épaisse que lorsque la couche de semiconducteur de type n- est épaisse, et par conséquent on peut voir que dans le but d'élever ou d'augmenter la résistance au claquage, il est efficace de faire en sorte que la couche diélectrique soit épaisse.
En plus de ceci, le fait de former la couche de semiconducteur de type nde façon qu'elle soit épaisse nécessite d'employer une techni- que de gravure de tranchées plus profondes afin de former la première pellicule isolante, ce qui exige le développement d'une nouvelle technologie et n'est donc pas souhaitable.
D'autre part, lorsque l'épaisseur t0 de la couche diélectrique est augmentée, l'extension x de la seconde couche de déplétion devient faible, comme indiqué ci-dessus, ce qui conduit à une réduction de l'effet RESURF. Ainsi, la concentration du champ électrique à la jonction pn entre la zone de semiconducteur de type p+ et la couche de semiconducteur de type n- augmente, ce qui fait que la résistance au claquage sera limitée par la probabilité ainsi augmentée de claquage par avalanche à cette jonction pn.
Ainsi, comme indiqué ci-dessus, le dispositif à semiconducteur du type à séparation diélectrique connu a un problème consistant en ce que la résistance au claquage du dispositif à semiconducteur est limitée en fonction de l'épaisseur to de la couche diélectrique et de l'épaisseur d de la couche de semiconducteur de type n-.
La présente invention vise à résoudre le problème mentionné ci-dessus, et son but est d'obtenir un dispositif à semiconducteur du type à séparation diélectrique et un procédé de fabrication de celui-ci, dans les- quels il soit possible d'obtenir une résistance diélectrique élevée tout en empêchant que la résistance au claquage du dispositif à semiconducteur ne soit limitée en fonction de l'épaisseur d'une couche diélectrique et de l'épaisseur d'une première couche de semiconducteur.
Un dispositif à semiconducteur du type à séparation diélectrique conforme à la présente invention comprend un substrat semiconducteur ayant un plan principal et une surface arrière disposés sur des faces op-posées de celui-ci, et une couche diélectrique principale disposée en position adjacente à une zone entière du plan principal du substrat semiconducteur. Une première couche de semiconducteur d'un premier type de conductivité, d'une faible concentration en impuretés, ayant une surface avant, est assemblée sur le substrat semiconducteur avec interposition de la première couche diélectrique. Une seconde couche de semiconducteur d'un premier type de conductivité, d'une concentration en impuretés éle- vée, ayant une surface avant, est formée sélectivement sur la surface avant de la première couche de semiconducteur. Une troisième couche de semiconducteur d'un second type de conductivité, d'une concentration en impuretés élevée, est formée sur la première couche de semiconducteur à un emplacement distant de la seconde couche de semiconducteur, de fa- çon à entourer la seconde couche de semiconducteur. Une couche isolante de forme annulaire est formée sur la première couche de semi-conducteur de manière à entourer un bord périphérique extérieur de la troisième couche de semiconducteur et à s'étendre à partir de la surface avant de la première couche de semiconducteur jusqu'à la couche diélec- trique principale. Une première électrode principale est disposée sur la surface avant de la seconde couche de semiconducteur et est jointe à cette surface. Une seconde électrode principale est disposée sur la sur- face avant de la troisième couche de semiconducteur et est jointe à cette surface. Une électrode de surface arrière est formée sur la surface arrière du substrat semiconducteur. Une première couche diélectrique supplémentaire est formée dans le substrat semiconducteur dans un état dans lequel elle vient en contact avec le côté du plan principal de la couche diélectrique principale. La première couche diélectrique supplémentaire est constituée d'une pellicule d'oxyde poreux, et elle est formée dans une zone incluant un emplacement situé exactement au-dessous de la pre- mière électrode principale et s'étendant à partir du côté de la première électrode principale jusqu'à une distance de plus de 40% d'une distance entre les première et seconde électrodes principales.
Conformément à la présente invention, l'épaisseur de la couche diélectrique principale peut être fixée de façon à être mince, afin de ne pas dégrader un effet RESURF, et en même temps, l'épaisseur totale de la couche diélectrique peut être augmentée dans une plage dans laquelle la première couche diélectrique supplémentaire est formée, de façon qu'une chute de tension soit augmentée, ce qui offre la possibilité d'améliorer la résistance au claquage du dispositif. De plus, du fait que la première couche diélectrique supplémentaire est constituée d'une pellicule d'oxyde poreux ayant une vitesse de formation de pellicule d'oxyde élevée, le temps et le coût de fabrication peuvent être remarquablement réduits.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation préférés, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés dans lesquels La figure 1 est une vue en perspective et en coupe montrant un dispositif à semiconducteur du type à séparation diélectrique conforme à 20 un premier mode de réalisation de la présente invention.
La figure 2 est une coupe de parties essentielles montrant le dispositif à semiconducteur du type à séparation diélectrique conforme au premier mode de réalisation de la présente invention.
La figure 3 est une coupe expliquant l'opération de maintien de 25 la résistance au claquage normale ou en sens direct du dispositif à semiconducteur du type à séparation diélectrique conforme au premier mode de réalisation de la présente invention.
La figure 4 est une représentation explicative montrant la distribution d'intensité de champ électrique dans une coupe selon la ligne A-A' 30 sur la figure 3.
La figure 5 est une coupe expliquant l'opération de maintien de la résistance au claquage normale ou en sens direct, du dispositif à semiconducteur du type à séparation diélectrique dans une condition de résistance au claquage en conformité avec le premier mode de réalisation de 35 la présente invention.
La figure 6 est une représentation explicative montrant la distribution d'intensité de champ électrique dans une coupe selon une ligne B-B' sur la figure 5.
La figure 7 est une représentation expliquant la relation entre le rapport (W/L) de la largeur W d'une zone de pellicule d'oxyde poreux à la distance L entre des première et seconde électrodes principales, et la résistance au claquage dans le dispositif à semiconducteur du type à séparation diélectrique conforme au premier mode de réalisation de la pré- sente invention.
Les figures 8A à 8E sont des coupes expliquant un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme au premier mode de réalisation de la présente invention.
La figure 9 est une coupe montrant un dispositif à semiconducteur du type à séparation diélectrique conforme à un second mode de ré- alisation de la présente invention.
La figure 10 est une coupe montrant un dispositif à semiconducteur du type à séparation diélectrique conforme à un troisième mode de réalisation de la présente invention.
Les figures 11A à 11E sont des coupes expliquant un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme au troisième mode de réalisation de la présente invention.
Les figures 12A à 12C sont des coupes expliquant une étape de formation d'une zone de pellicule d'oxyde poreux dans un procédé de fa- brication d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un quatrième mode de réalisation de la présente invention.
La figure 13 est une coupe expliquant un état d'application de tension correspondant à la résistance au claquage dans un dispositif à semiconducteur du type à séparation diélectrique conforme à un cin- quième mode de réalisation de la présente invention.
La figure 14 est une coupe expliquant une étape de formation d'une zone de silicium poreux dans un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme au cinquième mode de réalisation de la présente invention.
La figure 15 est une coupe expliquant un état d'application de tension correspondant à la résistance au claquage dans le dispositif à semiconducteur du type à séparation diélectrique conforme au premier mode de réalisation de la présente invention.
La figure 16 est un schéma expliquant un processus d'anodisa- tion appliqué à un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme à la présente invention.
La figure 17 est une coupe expliquant une étape de formation d'une zone de silicium poreux dans un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un sixième mode de réalisation de la présente invention.
Les figures 18A à 18C sont des coupes expliquant une étape d'oxydation et une étape d'assemblage dans le procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique con-forme au premier mode de réalisation de la présente invention.
La figure 19 est une coupe expliquant une étape de formation d'une zone de pellicule d'oxyde poreux dans un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique con-forme à un septième mode de réalisation de la présente invention.
La figure 20 est une coupe expliquant une étape de formation d'une zone de pellicule d'oxyde poreux dans un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique con-forme à un neuvième mode de réalisation de la présente invention.
La figure 21 est une vue par l'arrière expliquant l'étape de formation d'une zone de pellicule d'oxyde poreux dans le procédé de fabrica- tion d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un neuvième mode de réalisation de la présente invention.
Les figures 22A et 22B sont des coupes expliquant une étape de formation d'une zone de pellicule d'oxyde poreux dans un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectri- que conforme à un dixième mode de réalisation de la présente invention.
La figure 23 est une coupe expliquant une étape de formation d'une zone de pellicule d'oxyde poreux dans un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique con-forme à un onzième mode de réalisation de la présente invention.
La figure 24 est une vue en plan de dessus expliquant l'étape de formation d'une zone de pellicule d'oxyde poreux dans le procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme au onzième mode de réalisation de la présente invention.
Les figures 25A et 25B sont des coupes montrant un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un douzième mode de réalisation de la présente invention.
Mode de réalisation 1 La figure 1 est une vue en perspective et en coupe qui illustre un dispositif à semiconducteur du type à séparation diélectrique conforme à un premier mode de réalisation de la présente invention, et la figure 2 est une coupe de parties essentielles qui illustre le dispositif à semi- conducteur du type à séparation diélectrique conforme au premier mode de réalisation de la présente invention.
Sur les figures 1 et 2, une couche de pellicule d'oxyde enterrée ou noyée 3 (couche diélectrique principale) et une électrode de surface arrière 8 sont formées respectivement sur une surface supérieure et une surface inférieure d'un substrat semiconducteur 1, avec une couche de semiconducteur de type n- 2 (première couche de semiconducteur d'un premier type de conductivité ayant une faible concentration en impuretés) disposée sur une surface supérieure de la couche de pellicule d'oxyde enterrée 3. Cette couche de pellicule d'oxyde enterrée 3 constitue une couche diélectrique qui a pour fonction de séparer ou d'isoler mutuellement de façon diélectrique le substrat semiconducteur 1 et la couche de semiconducteur de type n- 2. De plus, une couche isolante 9 (séparation par tranchée) est formée avec la forme d'un anneau de façon à pénétrer à travers la couche de semiconducteur de type n- 2 en s'étendant à partir d'une surface avant de la couche de semiconducteur de type n- 2 jusqu'à la couche de pellicule d'oxyde enterrée 3, pour définir ainsi la couche de semiconducteur de type n- 2 avec une plage prédéterminée (forme annulaire).
La zone de semiconducteur de type n+ 4 (seconde couche de semiconducteur d'un premier type de conductivité, ayant une concentration en impuretés élevée), qui a une résistance électrique inférieure à celle de la couche de semiconducteur de type n- 2, est formée sur la cou- che de semiconducteur de type n- 2 dans la plage prescrite définie par la 2863770 11 couche isolante 9, et la zone de semiconducteur de type p+ 5 (troisième couche de semiconducteur du second type de conductivité, ayant une concentration en impuretés élevée) est formée sélectivement dans la couche de semiconducteur de type n- 2, de manière à entourer la zone de semiconducteur de type n+ 4. Une première électrode principale 6 et une seconde électrode principale 7 sont connectées respectivement à la zone de semiconducteur de type n+ 4 et à la zone de semiconducteur de type p+ 5, et elles sont électriquement isolées l'une de l'autre par une pellicule isolante 11.
La première zone de pellicule d'oxyde poreux 10 (première couche diélectrique supplémentaire) est formée dans le substrat semiconducteur 1 de manière à être en contact avec une surface inférieure de la couche de pellicule d'oxyde enterrée 3, à un emplacement situé exactement audessous de la première électrode principale 6. De plus, une zone de semiconducteur de type n+ 12 est formée sélectivement sur une surface supérieure de la zone de semiconducteur de type p+ 5, de façon à être connectée à la zone de semiconducteur de type p+ 5 et à la seconde électrode principale 7. De plus, une électrode de grille 14 est formée au voisinage de la seconde électrode principale 7 et à un emplacement plus pro- che de la première électrode principale 6, de façon à être incluse dans la pellicule isolante 11. La pellicule isolante 11 est constituée par exemple d'une pellicule d'oxyde, et une zone de la pellicule isolante 11 s'étendant exactement au-dessous de l'électrode de grille 14 remplit la fonction d'une pellicule d'oxyde de grille 13.
Un dispositif à semiconducteur du type à séparation diélectrique 100 construit de cette manière a une structure dans laquelle l'électrode de grille 14 est disposée face à la zone de semiconducteur de type p+ 5, à la zone de semiconducteur de type n+ 12 et à la couche de semiconducteur de type n- 2, avec interposition de la pellicule d'oxyde de grille 13. Le dispositif à semiconducteur du type à séparation diélectrique 100 remplit la fonction d'un dispositif de puissance de la forme d'un transistor MOS à canal n, avec la seconde électrode principale 7 fonctionnant comme une électrode de source, et la première électrode principale 6 fonctionnant comme une électrode de drain.
La figure 3 est une coupe qui explique l'opération de maintien de la résistance au claquage normale ou en sens direct du dispositif à semiconducteur du type à séparation diélectrique 100 conforme au premier mode de réalisation de la présente invention, et la figure 4 est une représentation explicative qui illustre la distribution d'intensité de champ électrique dans une coupe selon la ligne A-A' de la figure 3.
La figure 3 montre l'épaisseur to de la couche de pellicule d'oxyde enterrée 3, un bord 16 de la première zone de pellicule d'oxyde poreux 10, des couches de déplétion 15a, 15b associées à la couche de semiconducteur de type n- 2, l'épaisseur x de la couche de déplétion 15b, et une distance L entre la première électrode principale 6 et la seconde électrode principale 7.
Sur la figure 3, lorsqu'une tension positive (+V) appliquée à la première électrode principale 6 est progressivement augmentée avec à la fois la seconde électrode principale 7 et l'électrode de surface arrière 8 fixées au potentiel de masse (0 V), la couche de déplétion 15a se développe de façon à s'étendre à partir d'une jonction pn entre la couche de semiconducteur de type n- 2 et la zone de semiconducteur de type p+ 5.
A ce moment, le substrat semiconducteur 1 fonctionne comme une plaque de champ avec sa tension fixée au potentiel de masse, avec interposition des couches diélectriques (la couche de pellicule d'oxyde enterrée 3 et la première zone de pellicule d'oxyde poreux 10), ce qui fait que la couche de déplétion 15b, en plus de la couche de déplétion 15a, se développe également de façon à s'étendre dans une direction partant d'une interface entre la couche de semiconducteur de type n- 2 et les couches diélectriques, vers une surface supérieure de la couche de semiconducteur de type n- 2.
Par conséquent, un champ électrique à la jonction pn entre la couche de semiconducteur de type n- 2 et la zone de semiconducteur de type p+ 5 est atténué par un effet RESURF.
La figure 4 montre la distribution d'intensité de champ électrique à un emplacement (c'est-à-dire dans une coupe selon la ligne A-A' sur la figure 3) suffisamment éloigné de la zone de semiconducteur de type p+ 5.
Sur la figure 4, l'axe des abscisses représente des positions du côté de l'électrode de surface arrière 8, et l'axe des ordonnées représente l'intensité de champ électrique, et la surface supérieure de la couche de semiconducteur de type n- 2 correspond à l'origine de l'axe des abscisses, avec l'épaisseur (extension) de la couche de déplétion 15b représentée par x et l'épaisseur de la couche de pellicule d'oxyde enterrée 3 représentée par t0.
Une chute de tension totale V dans la coupe selon la ligne A-A' estreprésentée par l'expression (3) précitée, comme dans le cas du dispositif à semiconducteur du type à séparation diélectrique connu, envisagé précédemment.
En d'autres termes, même si la chute de tension totale est égale ou inchangée, l'extension x de la couche de déplétion 15b devient plus courte lorsque l'épaisseur to de la couche de pellicule d'oxyde enterrée 3 est fixée de façon à être plus épaisse, et il en résulte que l'effet RESURF est réduit.
D'autre part, dans la condition dans laquelle un claquage par avalanche dû à la concentration de champ électrique à la jonction pn entre la couche de semiconducteur de type n- 2 et la zone de semiconducteur de type p+ 5, et à la concentration de champ électrique à l'interface entre la couche de semiconducteur de type n- 2 et la zone de semiconducteur de type n+ 4, ne se produit pas, la résistance au claquage du disposi- tif à semiconducteur 100 est finalement déterminée par le claquage par avalanche qui est dû à la concentration de champ électrique à l'interface entre la couche de semiconducteur de type n- 2 et la couche de pellicule d'oxyde enterrée 3, à un emplacement exactement au-dessous de la zone de semiconducteur de type n+ 4.
Pour construire le dispositif à semiconducteur 100 de façon à satisfaire à une telle condition, la distance L entre la zone de semi-conducteur de type p+ 5 et la zone de semiconducteur de type n+ 4 doit être fixée pour être très longue, de façon qu'il soit possible d'optimiser l'épaisseur d et la concentration en impuretés N de la couche de semi- conducteur de type n- 2. Par exemple, en supposant que la résistance au claquage soit de 600 V, la distance L peut être fixée à 70 pm - 100 pm ou une valeur de cet ordre.
La figure 5 est une coupe qui explique l'opération de maintien de la résistance au claquage normale ou en sens direct du dispositif à semiconducteur du type à séparation diélectrique 100, dans la condition indiquée ci-dessus.
On sait de façon générale que la condition ci-dessus signifie que lorsqu'une déplétion se produit à partir de l'interface entre la couche de semiconducteur de type n- 2 et la couche de pellicule d'oxyde enterrée 3, jusqu'à la surface avant de la couche de semiconducteur de type n- 2, la concentration de champ électrique à l'interface entre la couche de semiconducteur de type n- 2 et la couche de pellicule d'oxyde enterrée 3 satisfait exactement à la condition de claquage par avalanche.
La figure 5 illustre la situation dans laquelle la couche de déplé- tion 15b atteint la zone de semiconducteur de type n+ 4, et la couche de semiconducteur de type n- 2 entière est dans l'état de déplétion.
La résistance au claquage V dans une telle condition est représentée par une chute de tension totale à un emplacement exactement pu-dessous de la zone de semiconducteur de type n+ 4 (c'est-à-dire surie coupe selon la ligne B-B' sur la figure 5), et est représentée par une ex- pression telle que l'expression (8) suivante: V = Ecr.(d / 2 + E2.t1 / E3) (8) Ici, dans l'expression (8) ci-dessus, t1 est l'épaisseur totale des couches diélectriques (c'est-à-dire l'épaisseur de la couche de pellicule d'oxyde enterrée 3 plus la première zone de pellicule d'oxyde poreux 10) [cm], et l'épaisseur de la zone de semiconducteur de type n+ 4 est négligée.
A cet égard, on note que l'expression (8) ci-dessus est identique à l'expression (4) mentionnée ci-dessus, avec l'épaisseur tp à l'intérieur remplacée par l'épaisseur t1.
La figure 6 est une représentation explicative qui montre la distribution d'intensité de champ électrique dans une coupe selon la ligne B-B' sur la figure 5.
Sur la figure 6, l'intensité de champ électrique à une frontière entre la couche de semiconducteur de type n- 2 et les couches diélectri- ques (c'est-à-dire la position à une distance d de l'origine, du côté de l'électrode 8) atteint l'intensité de champ électrique critique Ecr.
Ainsi, comme on peut le voir d'après les expressions (3), (8) indiquées ci-dessus, une chute de tension peut être augmentée pour améliorer ainsi la résistance au claquage en comparaison avec le cas connu mentionné précédemment, en fixant l'épaisseur te de la couche de pellicule d'oxyde enterrée 3 de façon qu'elle soit relativement mince, afin de ne pas dégrader l'effet RESURF, et en fixant l'épaisseur totale ti des couches diélectriques, dans une plage dans laquelle la première zone de pellicule d'oxyde poreux 10 est formée, de façon qu'elle soit relativement épaisse.
On considérera ici la relation entre le rapport (W/L) de la largeur W de la première zone de pellicule d'oxyde poreux 10 à la distance L entre les première et seconde électrodes principales 6, 7, et la résistance au claquage, en se référant à la figure 7. Sur la figure 7, l'axe des ordonnées représente la résistance au claquage ou la tension normalisée, et l'axe des abscisses représente le rapport W/L.
D'après la figure 7, on trouve que dans une zone dans laquelle la largeur W de la première zone de pellicule d'oxyde poreux 10 est infé- rieure à 40% de la distance L entre les première et seconde électrodes principales 6, 7, la résistance au claquage augmente rapidement conformément à l'augmentation de la largeur W de la première zone de pellicule d'oxyde poreux 10, et une valeur pratiquement prédéterminée pour la résistance au claquage peut être obtenue lorsque la largeur W de la pre- mière zone de pellicule d'oxyde poreux 10 dépasse 40% de la distance L entre les première et seconde électrodes principales 6, 7.
D'après ceci, il est préférable, du point de vue de la résistance au claquage, que le bord 16 de la première zone de pellicule d'oxyde poreux 10 soit placé à une position éloignée de 40%, ou plus, de la distance L entre les première et seconde électrodes principales 6, 7, à partir du côté de la première électrode principale 6, vers la seconde électrode principale 7.
En outre, dans ce dispositif à semiconducteur du type à séparation diélectrique 100, l'épaisseur tp de la couche de pellicule d'oxyde enterrée 3 est correctement diminuée pour éviter une influence nuisible sur l'effet RESURF, et en même temps, l'épaisseur totale t1 des couches diélectriques est augmentée dans la plage dans laquelle la première zone de pellicule d'oxyde poreux 10 est formée, grâce à quoi une chute de tension peut être augmentée, ce qui permet d'améliorer la résistance au claquage du dispositif. Ici, la vitesse d'oxydation du silicium poreux est changée conformément à sa porosité, ce qui permet de la maîtriser pour l'augmenter de plusieurs dizaines de fois jusqu'à 100 fois. Par conséquent, au moment de l'oxydation, le silicium poreux peut être oxydé à une vitesse élevée plusieurs dizaines de fois supérieure à une vitesse de formation de pellicule d'oxyde ordinaire. Par conséquent, dans un cas dans lequel une partie de couche diélectrique dont l'épaisseur doit être augmentée pour l'amélioration de la résistance au claquage est formée d'une pellicule d'oxyde ordinaire, un temps de traitement de plusieurs jours à une semaine ou plus est exigée, mais dans le cas d'une pellicule d'oxyde poreux qui est utilisée à la place de la pellicule d'oxyde ordinaire, seulement moins d'une demi-journée est exigée, même en incluant le temps pour former le silicium poreux qui est un précurseur de la pellicule d'oxyde poreux, et il en résulte que le temps et le coût de fabrication peuvent être remarquablement réduits.
Ici, on note que le concept de "porosité" mentionné ci-dessus est une "densité grossière". En d'autres termes, une porosité est une va-leur physique qui est spécifiée d'après le poids du silicium enlevé et la taille d'une zone dans laquelle du silicium polycristallin est formé au moment du traitement du silicium monocristallin pour le transformer en sili- cium poreux, et elle représente la caractéristique de forme ou ce qu'on appelle le "niveau de grossièreté à sec" du silicium poreux. Une porosité (P) est spécifiée par l'expression (9) suivante (voir le document Appl. Phys. Lett., 42(4), pages 386 - 388, par R.P. Holmstrom et J.Y. Chi).
P=am/(axAxt) (9) Ici, on note que dans l'expression (9) ci-dessus, Am est le poids du silicium enlevé lorsqu'il est transformé en silicium poreux; a est la masse volumique (2,33 glcm3) du silicium; A est une aire (cm2) sur la-quelle du silicium poreux est formé; et t est l'épaisseur (cm) de la pellicule de silicium poreux.
Cette porosité est une valeur physique qui varie entre 0 et 1, la valeur "0" représentant le silicium monocristallin lui-même, et "1" représentant l'état d'un espace dans lequel l'attaque a été complète. En d'autres termes, la pellicule de silicium poreux devient plus grossière au fur et à mesure que la porosité s'approche de 1.
On considérera ensuite un procédé de fabrication du dispositif à semiconducteur du type à séparation diélectrique 100, en se référant aux figures 8A à 8E.
En premier lieu, on prépare un substrat de silicium de type p 20 en tant que substrat semiconducteur. Ensuite, on forme une zone de diffusion n+ 21 et une zone de diffusion p+ 22 sur un plan principal du substrat en silicium de type p 20, comme représenté sur la figure 8A. A ce moment, on forme la zone de diffusion n+ 21 de façon qu'elle entoure la zone de diffusion p+ 22. Ensuite, on anodise le substrat en silicium de type p 20 dans une solution de HF, de façon qu'une courant d'anodisation 23 circule à partir de la surface arrière du substrat de silicium de type p 20 vers la zone de diffusion p+ 22, pour transformer ainsi la zone de diffusion p+ 22 en une zone de silicium poreux 22a, comme représenté sur la figure 8B.
Ensuite, on applique un traitement d'oxydation au substrat en silicium de type p 20, grâce à quoi une zone de pellicule d'oxyde 24 et une première zone de pellicule d'oxyde poreux 10 sont formées, comme représenté sur la figure 8C. Ici, après que la zone de silicium poreux 22a a été exposée initialement à une atmosphère oxydante à une température basse, de 300 C ou moins, elle est oxydée à une température élevée de 1100 C ou plus. Il en résulte que la condensation du silicium poreux est atténuée, ce qui permet d'obtenir la première zone de pellicule d'oxyde poreux 10 ne s'accompagnant pas d'un décollement. On notera ici qu'on peut obtenir un effet similaire même si l'oxydation ci-dessus est effectuée en utilisant une oxydation sous pression élevée.
Ensuite, on prépare un substrat en silicium de type n qui a une couche de pellicule d'oxyde 25 formée sur son plan principal. Ensuite, on place en contact mutuel intime la première zone de pellicule d'oxyde poreux 10 et la couche de pellicule d'oxyde 25, et on assemble l'un à l'autre le substrat en silicium de type p 20 et le substrat en silicium de type n, et on les soumet à un traitement thermique tel qu'une pyro-oxydation ou similaire, par exemple, à une température de 1200 C pendant 3 heures, de façon à pouvoir améliorer la force de liaison entre eux. Ensuite, on polit ou on meule le substrat en silicium de type n jusqu'à une épaisseur prédéterminée, pour former ainsi la couche de semiconducteur de type n- 2.
Il en résulte qu'on obtient une structure silicium sur isolant ou SOI (Silicon On insulator), comme représenté sur la figure 8D. Ici, on note que la zone de pellicule d'oxyde 24 et la couche de pellicule d'oxyde 25 correspondent à la couche de pellicule d'oxyde enterrée 3.
Ensuite, on fabrique au moyen d'un processus SOI un dispositif à semiconducteur du type à séparation diélectrique 100 sur lequel est formé un transistor MOS à haute tension, à canal n, comme représenté sur la figure 8E.
A cet égard, on notera que le processus ou l'étape de fabrica-10 tion de la figure 8D peut être effectué par exemple par le processus sui- vant, bien que ceci ne soit pas illustré.
En premier lieu, on forme une pellicule d'oxyde sur la couche de semiconducteur de type n- 2, et on enlève une partie de la pellicule d'oxyde correspondant à la couche isolante 9, de façon que la couche de semiconducteur de type n- 2 soit gravée pendant qu'elle est masquée par la pellicule d'oxyde restante, pour former ainsi un sillon qui atteint la couche de pellicule d'oxyde 25. Une fois que la pellicule d'oxyde a été enlevée, on soumet la couche de semiconducteur de type n- 2 à une oxydation thermique, de façon qu'une pellicule d'oxyde soit ainsi formée à nouveau sur la surface de la couche de semiconducteur de type n- 2. La pellicule d'oxyde ainsi formée est ensuite soumise à une gravure de réduction d'épaisseur pour remplir le sillon avec la couche isolante 9.
Ensuite, on forme une pellicule d'oxyde sur la couche de semi-conducteur de type n- 2 et on effectue une opération de définition de motif sur la pellicule d'oxyde. On implante ensuite du bore dans la couche de semiconducteur de type n- 2, en utilisant en tant que masque la pellicule d'oxyde dans laquelle on a ainsi défini un motif, et ensuite, on recuit la couche de semiconducteur de type n- 2 pour former une zone de semiconducteur de type p+ 5. De plus, de façon similaire, on forme une zone de semiconducteur de type n+ 4 au moyen d'opérations d'implantation ionique et de recuit. De façon semblable, on forme également une zone de semiconducteur de type n+ 12 au moyen d'opérations d'implantation ionique et de recuit. En outre, on forme une pellicule isolante 11, une électrode de grille 14 et des première et seconde électrodes principales 6, 7.
Enfin, on polit la surface arrière entière du substrat semiconducteur 1, de façon que la zone de pellicule d'oxyde 24 formée sur la surface arrière du substrat semiconducteur 1 soit ainsi enlevée, pour former une électrode de surface arrière 8 comprenant une couche de dépôt de métal (par exemple un dépôt à trois couches de Ti/Ni/Au, etc.). Un dispositif à semiconducteur du type à séparation diélectrique 100 est ainsi fabriqué.
Conformément à ce procédé de fabrication du dispositif à semi-conducteur du type à séparation diélectrique 100, on forme la zone de diffusion p+ 22 et la zone de diffusion n+ 21 sur le plan principal du substrat en silicium de type p 20 avant une étape consistant à assembler l'un à l'autre le substrat en silicium de type n et le substrat en silicium de type p 20, et on fait circuler un courant d'anodisation à travers la zone de diffusion p+ 22 et la zone de diffusion n+ 21, de façon que la zone de diffusion p+ 22 soit transformée pour devenir la zone de silicium poreux 22a, qui est ensuite oxydée pour former la première zone de pellicule d'oxyde po- yeux 10. Avec un tel procédé, on peut produire en une courte durée une partie de pellicule épaisse des couches diélectriques, supportant une chute de tension élevée, ce qui permet de réduire le temps et le coût de fabrication.
De plus, du fait que l'intérieur de la zone de silicium poreux 22a est oxydé à une température de 1100 C ou plus, après avoir été exposé initialement à une atmosphère oxydante à une température basse de 300 C ou moins, la condensation du silicium poreux est atténuée, et par conséquent la première zone de pellicule d'oxyde poreux 10 peut être produite sans être accompagnée d'un décollement.
Mode de réalisation 2 La figure 9 est une coupe qui illustre un dispositif à semi-conducteur du type à séparation diélectrique conforme à un second mode de réalisation de la présente invention.
Sur la figure 9, une seconde zone de pellicule d'oxyde poreux 30 est formée dans un substrat semiconducteur 1 de manière à venir en contact avec une surface inférieure d'une couche de pellicule d'oxyde en- terrée 3, à un emplacement situé exactement au-dessous d'une couche isolante 9.
On note ici qu'à l'exception de ce qui précède, la structure de ce second mode de réalisation est similaire à celle du premier mode de réali- sation envisagé ci-dessus.
Dans un dispositif à semiconducteur du type à séparation diélectrique 101 conforme à ce second mode de réalisation, la seconde zone de pellicule d'oxyde poreux 30 (seconde couche supplémentaire) est for- mée dans le substrat semiconducteur 1 de manière à venir en contact avec la surface inférieure de la couche de pellicule d'oxyde enterrée 3 à l'emplacement situé exactement au-dessous de la couche isolante 9. Avec cette configuration, on peut obtenir les effets suivants, en plus des effets précités du premier mode de réalisation. Ainsi, une contrainte générée au moment de la formation de la couche isolante 9 (séparation par tranchée) est atténuée par la seconde zone de pellicule d'oxyde poreux 30. Par conséquent, il est possible de réduire l'apparition de défauts autour de la couche isolante 9, et en même temps, il est possible d'éviter un change-ment dans la caractéristique de déblocage d'un dispositif de puissance à cause d'un effet piézoélectrique, ce qui permet d'améliorer la fiabilité fonctionnelle du dispositif de puissance.
A cet égard, on note que dans les processus ou les étapes des figures 8A et 8B dans le procédé de fabrication conforme au premier mode de réalisation envisagé ci-dessus, on forme une zone de diffusion p+ 22 dans une zone d'un substrat en silicium de type p 20 pour la formation d'une première zone de pellicule d'oxyde poreux 10 et d'une seconde zone de pellicule d'oxyde poreux 30, et on fait circuler un courant d'anodisation 23 à partir d'une surface arrière du substrat en silicium de type p 20 vers la zone de diffusion p+ 22, grâce à quoi la première pellicule d'oxyde poreux 10 et la seconde pellicule d'oxyde poreux 30 sont formées sur le substrat en silicium de type p 20. Ensuite, en accomplissant les processus ou les étapes des figures 8C à 8E, on peut fabriquer un dispositif à semiconducteur du type à séparation diélectrique 101.
Mode de réalisation 3 La figure 10 est une coupe qui illustre un dispositif à semi-conducteur du type à séparation diélectrique conforme à un troisième mode de réalisation de la présente invention. Les figures 11A à 11E sont des coupes qui expliquent un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme au troisième mode de réalisation de la présente invention.
Sur la figure 10, une première zone creuse ou de cavité (cavité enterrée) 31 est formée dans un substrat semiconducteur 1 à un emplacement situé exactement au-dessous d'une couche isolante 9, de façon à être en contact avec une surface inférieure d'une couche de pellicule d'oxyde enterrée 3.
On note ici qu'à l'exception de ce qui précède, la structure de ce troisième mode de réalisation est similaire à celle du premier mode de réalisation envisagé ci-dessus.
On considérera ensuite un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique 102 construit de cette manière, en se référant aux figures 11A à 11E.
En premier lieu, on prépare un substrat en silicium de type p 20 en tant que substrat semiconducteur, et ensuite, on forme une zone de diffusion n+ 21, une première zone de diffusion p+ 32 et une seconde zone de diffusion p+ 33, sur un plan principal du substrat en silicium de type p 20. A ce moment, on forme la zone de diffusion n+ 21 de façon qu'elle entoure la zone de diffusion p+ 32, et on forme la seconde zone de diffusion p+ 33 en lui donnant la forme d'un anneau, de façon qu'elle soit positionnée à un emplacement situé exactement au-dessous de la couche isolante 9. Ensuite, comme représenté sur la figure 11A, on forme une pellicule d'oxyde 34 sur le plan principal du substrat en silicium de type p 20, et on définit un motif dans cette pellicule de façon à mettre à nu la première zone de diffusion p+ 32. Ensuite, on fait circuler un courant d'anodisation 23 à partir de la surface arrière du substrat en silicium de type p 20, vers la première zone de diffusion p+ 32, grâce à quoi la première zone de diffusion p+ 32 est transformée en une zone de silicium poreux 32a.
Ensuite, après avoir enlevé la pellicule d'oxyde 34, on soumet le substrat en silicium de type p 20 à un traitement d'oxydation similaire à celui dans le premier mode de réalisation envisagé ci-dessus. Il en résulte que la zone de silicium poreux 32a est oxydée pour former une première zone de pellicule d'oxyde poreux 10, et une seconde zone de pellicule d'oxyde 24 est formée dans une zone du côté du plan principal du substrat en silicium de type p 20, à l'exclusion de la première pellicule d'oxyde poreux 10. Ensuite, on définit un motif dans la zone de pellicule d'oxyde 24 de manière à mettre à nu la seconde zone de diffusion de type p+ 33, et ensuite, comme représenté sur la figure 11B, on fournit un courant d'anodisation 35 d'une tension relativement élevée, de façon que la seconde zone de diffusion p+ 33 soit soumise à un polissage électrolytique 36. Par conséquent, comme représenté sur la figure 22C, la seconde zone de diffusion p+ 33 est enlevée pour former une première zone de cavité 31 sur le substrat en silicium de type p 20.
Ensuite, on prépare un substrat en silicium de type n qui a une couche de pellicule d'oxyde 25 formée sur son plan principal. Ensuite, on place en contact mutuel intime la première zone de pellicule d'oxyde poreux 10 et la couche de pellicule d'oxyde 25, et on assemble l'un à l'autre le substrat en silicium de type p 20 et le substrat en silicium de type n, et on les soumet à un traitement thermique tel qu'une pyro-oxydation ou autres, par exemple, à une température de 1200 C pendant 3 heures, de façon que la force de liaison entre eux puisse être améliorée. Ensuite, on polit ou on meule le substrat en silicium de type n jusqu'à une épaisseur prédéterminée, pour former ainsi la couche de semiconducteur de type n-2. Il en résulte qu'on obtient une structure silicium sur isolant ou SOI (Silicon On Insulator), comme représenté sur la figure 11D. On note ici que la zone de pellicule d'oxyde 24 et la couche de pellicule d'oxyde 25 correspondent à la couche de pellicule d'oxyde enterrée 3.
Ensuite, par un processus SOI, on fabrique un dispositif à semiconducteur du type à séparation diélectrique 102 sur lequel est formé un transistor MOS à haute tension à canal n, comme représenté sur la figure 11E, comme dans le premier mode de réalisation envisagé ci-dessus.
Dans le dispositif à semiconducteur du type à séparation diélectrique 102 conforme à ce troisième mode de réalisation, la première zone de cavité 31 est formée dans le substrat semiconducteur 1 de manière à être en contact avec la surface inférieure de la couche de pellicule d'oxyde enterrée 3, à l'emplacement situé exactement au-dessous de la couche isolante 9. Avec cette configuration, on peut obtenir les effets suivants, en plus des effets précités du premier mode de réalisation. Ainsi, une contrainte générée au moment de la formation de la couche isolante 9 (séparation par tranchée) est atténuée par la première zone de cavité 31.
De ce fait, il est possible de réduire l'apparition de défauts autour de la couche isolante 9 et, en même temps, il est possible d'éviter un change-ment dans la caractéristique de déblocage du dispositif de puissance à cause d'un effet piézoélectrique, ce qui permet d'améliorer la fiabilité fonctionnelle du dispositif de puissance.
Il en résulte qu'on peut obtenir en même temps une augmentation de la résistance au claquage du dispositif de puissance ainsi qu'une réduction de la contrainte se manifestant à l'intérieur.
Mode de réalisation 4 Les figures 12A à 12C sont des coupes qui expliquent un procé- dé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un quatrième mode de réalisation de la présente invention.
On considérera ensuite le procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique, en se référant aux 15 figures 12A à 12C.
En premier lieu, on exécute les processus ou les étapes représentés sur les figures 8A et 8B dans le premier mode de réalisation envisagé cidessus, de façon à former une zone de silicium poreux 22a sur le plan principal d'un substrat en silicium de type p 20.
Ensuite, on soumet le substrat en silicium de type p 20 à un chauffage sous vide, 37, dans une plage de température de 300 C ou moins, comme représenté sur la figure 12A, de façon que l'intérieur de la zone de silicium poreux 22a soit séché et dégazé.
Ensuite, on place le substrat en silicium de type p 20 dans une atmosphère d'oxygène sous une pression de 106 Pa, et on l'irradie avec un faisceau d'électrons 38, comme représenté sur la figure 12B. Il en résulte que de l'ozone 39 est produit au voisinage du plan principal du substrat en silicium de type p 20, et la zone de silicium poreux 22a et le côté du plan principal du substrat en silicium de type p 20 sont oxydés, de façon qu'une zone de pellicule d'oxyde 24 et une première zone de pellicule d'oxyde poreux 10 soient formées sur le côté du plan principal du substrat en silicium de type p 20.
Ensuite, on prépare un substrat en silicium de type n qui a une couche de pellicule d'oxyde 25 formée sur son plan principal. Ensuite, on 35 place en contact mutuel intime la première zone de pellicule d'oxyde po- reux 10 et la couche de pellicule d'oxyde 25, et on assemble l'un à l'autre le substrat en silicium de type p 20 et le substrat en silicium de type n, et on les soumet à un traitement thermique tel qu'une pyro- oxydation ou autres, par exemple, à une température de 1200 C pendant 3 heures, de façon à pouvoir améliorer la force de liaison entre eux. Ensuite, on polit ou on meule le substrat en silicium de type n jusqu'à une épaisseur pré-déterminée, pour former ainsi une couche de semiconducteur de type n-2. Il en résulte qu'on obtient une structure SOI comme celle représentée sur la figure 12C. On note ici que la zone de pellicule d'oxyde 24 et la couche de pellicule d'oxyde 25 correspondent à la couche de pellicule d'oxyde enterrée 3.
Ensuite, on fabrique au moyen d'un processus SOI un dispositif à semiconducteur du type à séparation diélectrique sur lequel est formé un transistor MOS à haute tension à canal n, comme dans le premier mode de réalisation envisagé ci-dessus.
Conformément à ce quatrième mode de réalisation, une étape d'oxydation accomplie avant une étape consistant à assembler l'un à l'autre le substrat en silicium de type p 20 et le substrat en silicium de type n, est accomplie dans un environnement à basse température, de façon à pouvoir réduire la génération de corps étrangers dans l'étape d'oxydation, et en même temps, il est possible de réduire la génération d'une nouvelle contrainte dans une zone frontière entre la zone de pellicule d'oxyde 24 et la première zone de pellicule d'oxyde poreux 10. Par conséquent, des irrégularités (régions convexes et concaves) sur la surface oxydée du plan principal du substrat en silicium de type p 20 peuvent être réduites, grâce à quoi il est également possible de réduire la génération de zones non assemblées au moment où on assemble ensemble le substrat en silicium de type p 20 et le substrat en silicium de type n, et la force de liaison entre eux peut être améliorée. Il en résulte que la fraction défectueuse dans la fabrication d'un substrat SOI peut être réduite, ce qui permet d'obtenir un dispositif ayant une plus grande fiabilité.
Mode de réalisation 5 La figure 13 est une coupe qui explique un état d'application de tension correspondant à la résistance au claquage dans un dispositif à semiconducteur du type à séparation diélectrique conforme à un cin- quième mode de réalisation de la présente invention. La figure 14est une coupe qui explique un procédé de fabrication d'un dispositif à semi- conducteur du type à séparation diélectrique conforme au cinquième mode de réalisation de la présente invention.
Sur la figure 13, une première zone de pellicule d'oxyde poreux 40 de forme annulaire (première couche diélectrique supplémentaire) est formée dans un substrat semiconducteur 1 de manière à venir en contact avec une surface inférieure d'une couche de pellicule d'oxyde enterrée 3 à un emplacement situé exactement au-dessous d'une première électrode principale 6. La première zone de pellicule d'oxyde poreux 40 comporte, sur sa partie périphérique extérieure en contact avec la couche de pellicule d'oxyde enterrée 3, une paire de parties en saillie 40a qui font saillie dans une direction radiale ou diamétrale de cette zone.
On note ici qu'à l'exception de ce qui précède, la structure de ce 15 cinquième mode de réalisation est similaire à celle du premier mode de réalisation envisagé ci-dessus.
On considérera ensuite un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique 103 construit de cette manière.
En premier lieu, comme représenté sur la figure 14, on forme sélectivement sur un plan principal d'un substrat en silicium de type p 20 respectivement des zones de diffusion n+ 21 et une zone de diffusion p+ 22, et on forme en outre des zones de diffusion enterrées n+ 41 dans des plages s'étendant exactement au-dessous des zones de diffusion n+ 21 et des parties périphériques de la zone de diffusion p+ 22, à une profondeur adjacente aux zones de diffusion n+ 21. Ensuite, on fait circuler un courant d'anodisation 23 dans une direction indiquée par une flèche, pour transformer ainsi la zone de diffusion p+ 22 en une zone de silicium poreux 42. Du fait que le chemin de courant de ce courant d'anodisation 23 est limité à une zone de substrat p- et à la zone de diffusion p+, la zone de silicium poreux 42 ainsi formée prend une forme convexe retournée.
Ensuite, on oxyde le substrat en silicium de type p 20 pour for-mer une zone de pellicule d'oxyde 24 et une première zone de pellicule d'oxyde poreux 40, qui a la forme convexe retournée ayant des parties en saillie 40a formées sur ses parties périphériques extérieures. Après ceci, on assemble ensemble un substrat en silicium de type n et le substrat en silicium de type p 20, et on meule ou on polit le substrat en silicium de type n pour former une couche de semiconducteur de type n- 2, sur laquelle on forme un dispositif de puissance, grâce à quoi on obtient un dispositif à semiconducteur du type à séparation diélectrique 103.
Ici, dans le dispositif à semiconducteur du type à séparation diélectrique 100 conforme au premier mode de réalisation envisagé ci- dessus, lorsqu'une tension élevée d'une polarité positive (+) est appliquée à la première électrode principale 6, tandis que la seconde électrode principale 7 et l'électrode de surface arrière 8 sont mises au potentiel de la masse, un potentiel électrique 44 est établi sur la couche de semiconducteur de type n- 2, la couche de pellicule d'oxyde 25, la zone de pellicule d'oxyde 24 et la première zone de pellicule d'oxyde poreux 10, comme représenté sur la figure 15. Dans un tel potentiel électrique 44, une concentration de champ électrique 45 pourrait se produire dans une partie d'extrémité de la première zone de pellicule d'oxyde poreux 10, et devenir un facteur qui occasionne un fonctionnement instable ou un claquage diélectrique à cause de la concentration excessive de champ électrique.
D'autre part, dans ce dispositif à semiconducteur du type à sé- paration diélectrique 103 conforme au cinquième mode de réalisation, lorsqu'une tension élevée de polarité positive est appliquée à la première électrode principale 6, tandis que la seconde électrode principale 7 et l'électrode de surface arrière 8 sont mises au potentiel de la masse, un potentiel électrique 43 est établi sur la couche de semiconducteur de type n- 2, la couche de pellicule d'oxyde 25, la zone de pellicule d'oxyde 24 et la première zone de pellicule d'oxyde poreux 40, comme représenté sur la figure 13. Dans ce cas, le potentiel électrique 43 ainsi établi s'étend le long des profils de saillie des parties en saillie 40a de la première zone de pellicule d'oxyde poreux 40, de façon que la concentration de champ électri- que 45 précitée, dans une partie d'extrémité de la première zone de pellicule d'oxyde poreux 10, puisse être atténuée. Par conséquent, il est possible de réduire une instabilité dans le fonctionnement ou l'apparition d'un claquage diélectrique résultant d'une telle concentration de champ électrique 45, ce qui permet d'éviter la dégradation des propriétés du dispositif.
Mode de réalisation 6 La figure 16 est un schéma qui explique un processus d'anodisation appliqué à un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme à la présente invention.
La figure 17 est une coupe qui explique un processus ou une étape de formation de zone de silicium poreux dans un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un sixième mode de réalisation de la présente invention.
Premièrement, on décrira ci-dessous l'anodisation en se réfé- rant à la figure 16. Pour la commodité, le caractère de référence "a" est annexé à un élément se trouvant dans la partie centrale d'une tranche, et le caractère "b" est annexé à un élément se trouvant sur les parties périphériques de la tranche.
Premièrement, on forme sélectivement respectivement des zo- nes de diffusion n+ 51 et des zones de diffusion p+ 52a, 52b sur un plan principal d'une tranche de silicium de type p 50, et on forme des zones de pellicule d'oxyde 53 sur le plan principal de la tranche de silicium de type p 50, de manière à laisser à nu les zones de diffusion p+ 52a, 52b. On trempe dans une solution de HF la tranche de silicium de type p 50 formée de cette manière, et on applique une tension entre une paire d'électrodes en Pt 54, pour effectuer une anodisation. A ce moment, des courants d'anodisation 55a, 55b circulent à partir de la surface arrière de la tranche de silicium de type p 50 respectivement vers les zones de diffusion p+ 52a, 52b, grâce à quoi les zones de diffusion p+ 52a, 52b sont respectivement transformées en zones de silicium poreux 56a, 56b.
On suppose ici que les composantes de résistance (c'est-à-dire trois parties de la tranche 50) du chemin de courant pour le courant d'anodisation 55a sont RI, R2 et R3; la profondeur de la zone de silicium poreux 56a ainsi formée est tp; les composantes de résistance (c'est-àdire trois parties de la tranche 50) du chemin de courant pour le courant d'anodisation 55b sont RI', R2' et R3'; et la profondeur de la zone de silicium poreux 56b ainsi formée est tp'.
Si un déséquilibre ou une disproportion se manifeste entre les résistances totales (R1 + R2 + R3) et (RI' + R2' + R3') des chemins de courant respectifs à chaque position, un déséquilibre ou une disproportion apparaîtra également entre les profondeurs tp, tp' des zones de silicium poreux 56a, 56b, en proportion inverse de la valeur du déséquilibre ou de la disproportion entre les résistances totales. Il en résulte que des variations dans les profondeurs des zones de silicium poreux dans la tranche de silicium de type p 50 seront augmentées. Ceci entraînera une variation dans les valeurs de résistance au claquage réelles de dispositifs de puissance formés sur la tranche de silicium de type p 50, après sa fabrication.
De façon spécifique, dans ce sixième mode de réalisation, comme représenté sur la figure 17, des zones de diffusion n+ 21 et une zone de diffusion p+ 22 sont respectivement formées sélectivement sur un plan principal d'un substrat en silicium de type p 20, et une zone de diffusion enterrée n+ 46 est en outre formée dans une plage s'étendant exactement au-dessous de la zone de diffusion p+ 22 et des parties périphériques des zones de diffusion n+ 21, à une profondeur différente de celle des zones de diffusion n+ 21. Ensuite, un courant d'anodisation 23 est appliqué pour transformer la zone de diffusion p+ 22 en une zone de silicium poreux 47.
Dans ce cas, le courant d'anodisation 23 circule à travers un chemin de courant s'étendant à partir de la surface arrière du substrat en silicium de type p 20 vers la zone de diffusion p+ 22, en contournant la zone de diffusion enterrée n+ 46, et le silicium poreux dans la zone de diffusion p+ 22 croît de manière à progresser vers l'amont à travers le chemin de courant du courant d'anodisation 23. A un stade auquel la zone de diffusion enterrée n+ 46 est atteinte, la croissance du silicium poreux dans la direction de la profondeur est arrêtée, et la zone de silicium poreux 47 d'une profondeur tp" est obtenue.
Ensuite, par exemple, conformément aux étapes représentées sur les figures 8C à 8E, on oxyde le substrat en silicium de type p 20, et on assemble ensuite ensemble le substrat en silicium de type n et le substrat en silicium de type p 20, après quoi on meule ou on polit le substrat en silicium de type n pour former une couche de semiconducteur de type n- 2, sur laquelle on forme finalement un dispositif de puissance, grâce à quoi on obtient un dispositif à semiconducteur du type à séparation diélectrique.
Ainsi, du fait que dans le procédé de formation d'une zone de silicium poreux conformément à ce sixième mode de réalisation, la zone de diffusion enterrée n+ 46 est formée dans une plage s'étendant exacte-ment au-dessous de la zone de diffusion p+ 22 et des parties périphériques des zones de diffusion n+ 21, à une profondeur différente de celle des zones de diffusion n+ 21, la croissance du silicium poreux sous l'effet de l'anodisation est arrêtée au stade auquel la zone de diffusion enterrée n+ 46 est atteinte. De cette manière, la profondeur de la zone de silicium poreux 47 peut être commandée par la position, dans la direction de la profondeur, de la zone de diffusion enterrée n+ 46, ce qui fait que même s'il y a une variation des résistances totales des chemins de courant, il est possible de former la zone de silicium poreux 47 avec une profondeur uniforme sur la surface entière de la tranche 50.
Par conséquent, en utilisant le procédé de formation d'une zone de silicium poreux conforme à ce mode de réalisation, des dispositifs de puissance ayant des caractéristiques désirées peuvent être fabriqués d'une manière stable avec un rendement de fabrication élevé.
Mode de réalisation 7 Les figures 18A à 18C sont des coupes qui expliquent une étape d'oxydation et une étape d'assemblage dans le procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique con-forme au premier mode de réalisation de la présente invention. La figure 19 est une coupe qui explique une étape de formation d'une zone de pellicule d'oxyde poreux dans un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un septième mode de réalisation de la présente invention.
Premièrement, on se référera au cas dans lequel une zone de pellicule d'oxyde poreux est formée dans un substrat en silicium de type p, avant une étape consistant à assembler l'un à l'autre le substrat en silicium de type p et un substrat en silicium de type n, en se référant aux figures 18A à 18C.
On forme une zone de diffusion n+ et une zone de diffusion p+ sur un plan principal d'un substrat en silicium de type p 20, et on anodise en-suite le substrat en silicium de type p 20 dans une solution de HF. Il en résulte qu'on obtient le substrat en silicium de type p 20 dans lequel est for- mée une zone de silicium poreux 22a, comme représenté sur la figure 18A.
Ensuite, après avoir exposé la zone de silicium poreux 22a à une atmosphère oxydante à une température basse de 300 C ou moins, on l'oxyde à une température élevée de 1100 C ou plus, pour former une zone de pellicule d'oxyde 24 et une première zone de pellicule d'oxyde poreux 10.
Dans cette étape d'oxydation, si la porosité de la zone de silicium poreux 22a n'est pas uniforme, il se produira un déséquilibre ou une disproportion entre la vitesse de croissance d'une pellicule d'oxyde et une distribution de contraintes dans fa zone de silicium poreux 22a, ce qui fait que des irrégularités (parties convexes et concaves) pourraient être formées dans la surface de la première zone de pellicule d'oxyde poreux 10, comme représenté sur la figure 18B.
Dans le cas où des irrégularités sont formées sur la surface de la première pellicule d'oxyde poreux 10, des défauts d'assemblage (zones non assemblées) 48 pourraient être induits entre le substrat en silicium de type p 20 et le substrat en silicium de type n (c'est-à-dire la couche de semiconducteur de type n- 2), comme représenté sur la figure 18C.
Dans ce cas, une série d'opérations telles que des processus de diffusion, des oxydations et autres, sont exigées pendant le temps allant de la formation de zones de silicium poreux jusqu'à l'achèvement d'oxydations, ce qui fait craindre que des corps étrangers 49 puissent adhérer ou être inclus. L'adhérence ou l'inclusion de corps étrangers 49 conduit à la formation des défauts d'assemblage (zones non assemblées) 48 entre le substrat en silicium de type p 20 et le substrat en silicium de type n.
Dans un dispositif à semiconducteur du type à séparation diélectrique 104 conforme à ce septième mode de réalisation, comme représenté sur la figure 19, une première zone de pellicule d'oxyde poreux 58 comprend une partie principale en forme de disque 58a (première couche diélectrique supplémentaire) qui est formée dans le substrat en silicium de type p 20 de façon à être en contact avec une surface inférieure d'une couche de pellicule d'oxyde 25, et s'étendant sur 40% ou plus d'une dis- tance L entre les première et seconde électrodes principales 6, 7, à partir du côté de la première électrode principale 6 vers la seconde électrode principale 7, tout en incluant un emplacement situé exactement au- dessous de la première électrode principale 6, et une partie étendue 58b (troisième couche diélectrique supplémentaire) d'une largeur prédéterminée s'étendant à partir de la partie principale 58a jusqu'à un emplacement situé exactement au-dessous de la seconde électrode principale 7. De plus, une partie d'ouverture de surface arrière 59 est formée à travers le substrat en silicium de type p 20 à l'emplacement situé exactement au-dessous de la couche isolante 9, de façon à s'étendre à partir d'une sur-face arrière du substrat en silicium de type p 20 jusqu'à la couche de pellicule d'oxyde 25. La partie étendue 58b de la première zone de pellicule d'oxyde poreux 58 est à nu dans la partie d'ouverture de surface arrière 59.
On notera ici qu'à l'exception de ce qui précède, la structure de ce septième mode de réalisation est similaire à celle du premier mode de réalisation envisagé ci-dessus.
On considérera ensuite un procédé de fabrication du dispositif à semiconducteur du type à séparation diélectrique 104 construit de cette 15 manière, en se référant aux figures 18A à 18C et 19.
En premier lieu, on obtient un substrat en silicium de type p 20 comportant une zone de silicium poreux 57 ayant la même configuration que la première zone de pellicule d'oxyde poreux 58 envisagée ci-dessus.
Ensuite, on prépare un substrat en silicium de type n qui a une couche de pellicule d'oxyde 25 formée sur son plan principal. Ensuite, on place en contact mutuel intime le plan principal du substrat en silicium de type p 20 dans lequel la zone de silicium poreux 57 est formée, et le plan principal du substrat en silicium de type n sur lequel la couche de pellicule d'oxyde 25 est formée, et on assemble l'un à l'autre le substrat en silicium de type p 20 et le substrat en silicium de type n, et on les soumet à un traitement thermique tel par exemple qu'une pyro- oxydation ou autres, à une température de 1200 C pendant 3 heures, de façon à pouvoir améliorer la force de liaison entre eux. Ensuite, on polit ou on meule le substrat en silicium de type n jusqu'à une épaisseur prédéterminée, pour former ainsi une couche de semiconducteur de type n- 2. En outre, on forme un transistor MOS à haute tension à canal n sur la couche de semi-conducteur de type n- 2 au moyen d'un processus SOI. Après ceci, on forme une partie d'ouverture de surface arrière 59 à travers le substrat en silicium de type p 20, de manière qu'elle s'étende à partir de la surface arrière du substrat en silicium de type p 20 jusqu'à la couche de pellicule d'oxyde 25 située exactement au-dessous de la couche isolante 9, au moyen d'une opération de gravure par voie sèche, de gravure par KOH, etc. Ici, une partie de la zone de silicium poreux 57 est mise à nu dans la partie d'ouverture de surface arrière 59.
Ensuite, dans un tel état, la zone de silicium poreux 57 est ex-posée à une atmosphère ayant une concentration en ozone élevée, grâce à quoi l'oxydation par l'ozone 60 de la zone de silicium poreux 57 progresse à partir de la partie d'ouverture de surface arrière 59 vers un côté de la première électrode principale 6, en formant ainsi une première zone de pellicule d'oxyde poreux 58.
Dans ce septième mode de réalisation, une partie d'extrémité de la partie principale 58a de la première zone de pellicule d'oxyde poreux 58 est placée à un emplacement distant de 40%, ou plus, d'une distance L entre les première et seconde électrodes principales 6, 7 à partir du côté de la première électrode principale vers la seconde électrode principale 7. Par conséquent, de façon similaire au premier mode de réalisation envisagé ci-dessus, une chute de tension est augmentée par la première zone de pellicule d'oxyde poreux 58, ce qui améliore la résistance au claquage.
En outre, conformément à ce septième mode de réalisation, le substrat en silicium de type p 20 sur lequel est formée la zone de silicium poreux 57 et le substrat en silicium de type n sont assemblés ensemble, et le substrat en silicium de type n est poli ou meulé pour former la couche de semiconducteur de type n- 2. Après la formation du transistor MOS à haute tension à canal n sur la couche de semiconducteur de type n- 2, la partie d'ouverture de surface arrière 59 est formée à travers le substrat en silicium de type p 20, de façon que la zone de silicium poreux 57 soit oxydée par l'ozone 60 à partir de la partie d'ouverture de surface arrière 59. En d'autres termes, après que le substrat en silicium de type p 20 et le substrat en silicium de type n ont été assemblés ensemble, l'étape d'oxydation de la zone de silicium poreux 57 est exécutée, et par conséquent il n'apparaîtra pas le problème précité de défauts d'assemblage (zones non assemblées) 48 entre le substrat en silicium de type p 20 et le substrat en silicium de type n, qui résulterait par ailleurs d'irrégularités de la surface de la première zone de pellicule d'oxyde poreux. De façon simi- taire, l'adhérence ou l'inclusion de corps étrangers 49 résultant d'une sé- rie d'opérations telles que des processus de diffusion, des oxydations ou autres, ne se produit pas pendant le temps allant de la formation de zones de silicium poreux jusqu'à l'achèvement d'oxydations, ce qui permet de réduire l'apparition des défauts d'assemblage (zones non assemblées) 48 entre le substrat en silicium de type p 20 et le substrat en silicium de type n, dus aux corps étrangers 49.
Par conséquent, il est possible d'obtenir un dispositif à semi-conducteur du type à séparation diélectrique et un procédé de fabrication de celuici dans lesquels la réduction de défauts d'assemblage et I'obten- tion d'une résistance au claquage élevée peuvent être rendues mutuelle- ment compatibles.
Bien que la première zone de pellicule d'oxyde poreux 58 formée par le procédé de ce mode de réalisation présente plus ou moins de contraintes, la force de liaison d'une interface entre la pellicule d'oxyde et le substrat en silicium assemblés ensemble préalablement, est beaucoup plus forte que ces contraintes, et par conséquent de telles contraintes n'induisent pas des défauts de liaison. De plus, du fait que la partie d'ouverture de surface arrière 59 n'est pas dans un état dans lequel elle s'étend à travers la couche de pellicule d'oxyde 25, et le diamètre de la partie d'ouverture de surface avant 63 est plus petit que 100 pm, il n'y a aucune crainte d'occasionner des difficultés pour le maintien de la tranche par aspiration dans une étape d'assemblage.
En outre, bien que la zone de silicium poreux 57 soit oxydée dans l'atmosphère d'ozone à concentration élevée, elle peut être oxydée dans une atmosphère d'oxygène.
Mode de réalisation 8 Dans un huitième mode de réalisation de la présente invention, la porosité de la zone de silicium poreux 57 dans le septième mode de réalisation envisagé ci-dessus est ajustée de façon à être de 0,6 ou plus.
Dans ce huitième mode de réalisation, du fait que la porosité de la zone de silicium poreux 57 est fixée à 0,6 ou plus, il est possible de garantir une vitesse d'oxydation d'une valeur prescrite, ou plus, ainsi que d'atténuer les contraintes dans la zone de silicium poreux 57, après oxydation de celle-ci. Il en résulte qu'il est possible non seulement de réduire des défauts de liaison, mais également d'augmenter la fiabilité fonction- nelle dans un dispositif de puissance d'un dispositif à semiconducteur du type à séparation diélectrique fabriqué conformément à ce mode de réalisation.
Mode de réalisation 9 Les figures 20 et 21 sont respectivement une coupe et une vue par l'arrière qui expliquent un processus ou une étape de formation d'une zone de pellicule d'oxyde poreux dans un procédé de fabrication d'un dis-positif à semiconducteur du type à séparation diélectrique conforme à un neuvième mode de réalisation de la présente invention.
Sur les figures 20 et 21, une première zone de pellicule d'oxyde poreux 62 comprend une partie principale en forme de disque 62a (première couche diélectrique supplémentaire) qui est formée dans un substrat en silicium de type p 20, de façon à être en contact avec une surface inférieure d'une couche de pellicule d'oxyde 25, et qui s'étend sur 40% ou plus d'une distance L entre les première et seconde électrodes principales 6, 7, à partir du côté de la première électrode principale 6 vers la seconde électrode principale 7, tout en incluant un emplacement situé exactement au-dessous de la première électrode principale 6, et une multiplicité (par exemple quatre dans l'exemple illustré) de parties étendues 62b (troisième couche diélectrique supplémentaire), ayant chacune une largeur prédéterminée, s'étendant à partir de la partie principale 62a jusqu'à l'emplacement situé exactement au-dessous de la seconde électrode principale 7. De plus, les quatre parties étendues 62b sont formées de façon à s'étendre à partir de la partie principale 62a avec un pas ou un inter- valle angulaire égal dans une direction de circonférence. De plus, un nombre correspondant (par exemple quatre dans l'exemple illustré) de parties d'ouverture de surface arrière 59 sont formées à travers le substrat en silicium de type p, à des emplacements situés exactement audessous de la couche isolante 9, de façon à s'étendre à partir d'une surface arrière du substrat en silicium de type p 20 jusqu'à la couche de pellicule d'oxyde 25. Les parties étendues 62b de la première zone de pellicule d'oxyde poreux 62 sont respectivement mises à nu dans les parties d'ouverture de surface arrière 59 correspondantes. Sur la figure 21, le caractère de référence A désigne une zone de séparation définie par la couche isolante 9, et le caractère de référence B désigne une zone de dispositif de puissance.
On notera ici qu'à l'exception de ce qui précède, la structure de ce neuvième mode de réalisation est similaire à celle du septième mode de réalisation envisagé ci-dessus.
On considérera ensuite un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique 105 construit de la manière ci-dessus, en se référant aux figures 20 et 21.
En premier lieu, on obtient un substrat en silicium de type p 20 dans lequel est formée une zone de silicium poreux 61. La zone de sili- cium poreux 61 a la même forme que la première zone de pellicule d'oxyde poreux 62 envisagée ci-dessus.
Ensuite, on prépare un substrat en silicium de type n ayant une couche de pellicule d'oxyde 25 formée sur son plan principal. Ensuite, on place mutuellement en contact intime le plan principal du substrat en sili- cium de type p 20 sur lequel est formée la zone de silicium poreux 61, et le plan principal du substrat en silicium de type n sur lequel est formée la couche de pellicule d'oxyde 25, et on assemble l'un à l'autre le substrat en silicium de type p 20 et le substrat en silicium de type n, et on les soumet à un traitement thermique tel par exemple qu'une pyro- oxydation, ou autres, à une température de 1200 C pendant 3 heures, de façon à pouvoir améliorer la force de liaison entre eux. Ensuite, on polit ou on meule le substrat en silicium de type n jusqu'à une épaisseur prédéterminée, pour former ainsi une couche de semiconducteur de type n2. En outre, on forme un transistor MOS à haute tension à canal n sur la couche de semiconducteur de type n- 2, au moyen d'un processus SOI. Après ce-ci, on forme des parties d'ouverture de surface arrière 59 à travers le substrat en silicium de type p 20, de manière qu'elles s'étendent à partir de la surface arrière du substrat en silicium de type p 20 jusqu'à la couche de pellicule d'oxyde 25 située exactement au-dessous de la couche isolante 9, en procédant par gravure par voie sèche, gravure par KOH, etc. Ici, des parties de la zone de silicium poreux 61 sont à nu dans les parties d'ouverture de surface arrière 59.
Ensuite, dans un tel état, on expose la zone de silicium poreux 61 à une atmosphère ayant une concentration en ozone élevée, grâce à 35 quoi l'oxydation, par l'ozone 60, de la zone de silicium poreux 61 pro- 2863770 36 gresse à partir des parties d'ouverture de surface arrière 29 jusqu'à un côté de la première électrode principale 6, en formant ainsi la première zone de pellicule d'oxyde poreux 62, comme représenté sur la figure 20.
Ainsi, dans ce neuvième mode de réalisation également, l'étape d'oxydation de la zone de silicium poreux 61 est exécutée après que le substrat en silicium de type p 20 et le substrat en silicium de type n ont été assemblés ensemble, ce qui fait qu'il est possible de rendre compatibles la réduction de défauts d'assemblage et l'obtention d'une résistance au claquage élevée, comme dans le septième mode de réalisation envisa- gé ci-dessus.
De plus, conformément à ce neuvième mode de réalisation, les quatre parties étendues 62b sont formées avec un pas ou un intervalle angulaire égal dans une direction de circonférence, de façon que l'oxydation de la zone de silicium poreux 61 progresse vers le haut, vers le bas, vers la droite et vers la gauche sur la figure 21. Il en résulte qu'il y a peu de chances que la distribution de contraintes et la configuration de la pellicule d'oxyde obtenue puissent être localement déséquilibrées sur un côté du dispositif.
Bien que dans le neuvième mode de réalisation, quatre parties étendues 61b soient formées avec un pas ou un intervalle angulaire égal dans unedirection de circonférence, le nombre des parties étendues 61b n'est pas limité à quatre, mais peut être quelconque à condition de ne pas être inférieur à deux, et ces parties doivent seulement être formées avec un pas ou un intervalle angulaire égal dans une direction de circonfé- rence, de façon à garantir leur symétrie structurale.
Mode de réalisation 10 Les figures 22A et 22B sont des coupes qui expliquent une étape de formation d'une zone de pellicule d'oxyde poreux dans un procédé de fabrication d'un dispositif à semiconducteur du type à séparation dié- lectrique conforme à un dixième mode de réalisation de la présente invention.
Un dispositif à semiconducteur du type à isolation diélectrique 106 conforme à ce dixième mode de réalisation a la même structure que le septième mode de réalisation envisagé ci-dessus, à l'exception du fait qu'une partie d'ouverture de surface avant 63 est formée à la place de la partie d'ouverture de surface arrière 59.
Ensuite, on considérera le procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme à ce dixième mode de réalisation, en se référant aux figures 22A et 22B.
En premier lieu, on obtient un substrat en silicium de type p 20 dans lequel est formée une zone de silicium poreux 57, comme dans le septième mode de réalisation envisagé ci-dessus.
Ensuite, on prépare un substrat en silicium de type n qui a une couche de pellicule d'oxyde 25 formée sur son plan principal, et on enlève une partie de la couche de pellicule d'oxyde 25 pour former une zone d'enlèvement de pellicule d'oxyde 64. On note ici que cette zone d'enlèvement de pellicule d'oxyde 64 est formée de façon à être placée à un emplacement situé exactement au-dessous d'une couche isolante 9 qu'on décrira ultérieurement.
Ensuite, on place mutuellement en contact intime le plan principal du substrat en silicium de type p 20 dans lequel est formée la zone de silicium poreux 57, et le plan principal du substrat en silicium de type n sur lequel est formée la couche de pellicule d'oxyde 25, et on assemble l'un à l'autre le substrat en silicium de type p 20 et le substrat en silicium de type n, et on les soumet à un traitement thermique comme par exemple une pyro-oxydation ou autres, à une température de 1200 C pendant 3 heures, de façon à pouvoir améliorer la force de liaison entre eux. Ensuite, on polit ou on meule le substrat en silicium de type n jusqu'à une épaisseur prédéterminée, pour former ainsi une couche de semiconduc- teur de type n- 2, comme représenté sur la figure 22A.
Ensuite, on forme un transistor MOS à haute tension à canal n sur la couche de semiconducteur de type n- 2, au moyen d'un processus SOI. Ensuite, comme représenté sur la figure 22B, on forme une partie d'ouverture de surface avant 63 à travers la couche de semiconducteur de type n- 2, de manière qu'elle s'étende à partir d'une surface avant de la couche de semiconducteur de type n- 2 jusqu'à une surface inférieure de la zone de silicium poreux 57, à un emplacement de la formation de la zone d'enlèvement de pellicule d'oxyde 64, au moyen d'une opération de gravure par voie sèche, de gravure par KOH, etc. Ici, une partie de la zone de silicium poreux 57 est à nu dans la partie d'ouverture de surface avant 63.
Ensuite, dans un tel état, on expose la zone de silicium poreux 57 à une atmosphère ayant une concentration en ozone élevée, grâce à quoi l'oxydation, par l'ozone 60, de la zone de silicium poreux 57 pro- Bresse à partir de la partie d'ouverture de surface avant 63 vers un côté de la première électrode principale 6, en formant ainsi une première zone de pellicule d'oxyde poreux 58.
Dans ce dixième mode de réalisation également, une partie d'extrémité de la partie principale 58a de la première zone de pellicule d'oxyde poreux 58 est placée à un emplacement distant de 40%, ou plus, d'une distance L entre les première et seconde électrodes principales 6, 7, à partir du côté de la première électrode principale 6 en direction de la seconde électrode principale 7, de façon qu'une chute de tension puisse être augmentée par la première zone de pellicule d'oxyde poreux 58, améliorant ainsi la résistance au claquage.
Ainsi, dans ce dixième mode de réalisation également, l'étape d'oxydation de la zone de silicium poreux 57 est exécutée après que le substrat en silicium de type p 20 et le substrat en silicium de type n ont été assemblés ensemble, et par conséquent il est possible de rendre compatible la réduction de défauts d'assemblage et l'obtention d'une résistance au claquage élevée, comme dans le septième mode de réalisation envisagé ci-dessus.
Bien que la première zone de pellicule d'oxyde poreux 58 formée par le procédé de ce mode de réalisation conserve plus ou moins des contraintes, la force de liaison d'une interface entre la pellicule d'oxyde et le substrat en silicium assemblés préalablement ensemble est beaucoup plus forte en comparaison avec ces contraintes, et par conséquent de tel-les contraintes n'induisent pas des défauts d'assemblage. De plus, du fait que la partie d'ouverture de surface avant 63 n'est pas dans un état dans lequel elle s'étend à travers le substrat en silicium de type p 20 jusqu'à sa surface arrière, et le diamètre de la partie d'ouverture de surface avant 63 est inférieur à 100 pm, il n'y a pas de crainte d'occasionner des difficultés dans le maintien de la tranche par aspiration dans une étape d'assemblage.
Dans ce dixième mode de réalisation également, si la porosité de la zone de silicium poreux 57 est fixée à 0,6 ou plus, il est possible de garantir une vitesse d'oxydation qui n'est pas inférieure à une valeur prescrite, ce qui permet d'atténuer des contraintes dans la zone de silicium poreux 57 après oxydation de celle-ci. Il en résulte qu'il est possible non seulement de réduire des défauts d'assemblage, mais également d'améliorer la fiabilité fonctionnelle dans un dispositif de puissance d'un dispositif à semiconducteur du type à séparation diélectrique fabriqué conformément à ce mode de réalisation.
Mode de réalisation 11 Les figures 23 et 24 sont respectivement une coupe et une vue en plan de dessus qui expliquent une étape de formation d'une zone de pellicule d'oxyde poreux dans un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un onzième mode de réalisation de la présente invention.
Un dispositif à semiconducteur du type à séparation diélectrique 107 conforme à ce onzième mode de réalisation a la même structure que celui du neuvième mode de réalisation envisagé ci-dessus, à l'exclusion du fait qu'une multiplicité de parties d'ouverture de surface avant 63 sont formées à la place de la partie d'ouverture de surface arrière 59.
On considérera ensuite le procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme à ce onzième mode de réalisation, en se référant aux figures 23 et 24.
En premier lieu, on obtient un substrat en silicium de type p 20 à l'intérieur duquel est formée une zone de silicium poreux 61, comme dans le neuvième mode de réalisation envisagé ci-dessus.
Ensuite, on prépare un substrat en silicium de type n qui a une couche de pellicule d'oxyde 25 formée sur son plan principal, et on enlève des parties de la couche de pellicule d'oxyde 25 pour former une multiplicité de zones d'enlèvement de pellicule d'oxyde 64, comme dans le dixième mode de réalisation envisagé ci-dessus. On note ici que ces zones d'enlèvement de pellicule d'oxyde 64 sont formées de façon à être positionnées à un emplacement situé exactement au-dessous d'une couche isolante 9 qu'on décrira ultérieurement.
Ensuite, on place mutuellement en contact intime le plan princi- pal du substrat en silicium de type p 20 avec la zone de silicium poreux 61 formée à l'intérieur, et le plan principal du substrat en silicium de type n sur lequel est formée la couche de pellicule d'oxyde 25, et on assemble ensemble le substrat en silicium de type p 20 et le substrat en silicium de type n, et on les soumet à un traitement thermique comme par exemple une pyro-oxydation ou autres, à une température de 1200 C pendant 3 heures, de façon à pouvoir améliorer la force de liaison entre eux. Ensuite, on polit ou on meule le substrat en silicium de type n jusqu'à une épaisseur prédéterminée, pour former ainsi une couche de semiconducteur de type n- 2.
Ensuite, on forme un transistor MOS à haute tension à canal n sur la couche de semiconducteur de type n- 2, au moyen d'un processus SOI. Ensuite, comme représenté sur la figure 23, on forme une multiplicité (par exemple quatre dans l'exemple illustré) de parties d'ouverture de surface avant 63 à travers la couche de semiconducteur de type n- 2, de manière qu'elles s'étendent à partir d'une surface avant de la couche de semiconducteur de type n- 2, jusqu'à une surface inférieure de la zone de silicium poreux 61, à des positions de la formation des zones d'enlèvement de pellicule d'oxyde 64, au moyen d'une opération de gravure par voie sèche, de gravure par KOH, etc. Ici, des parties de la zone de sili- cium poreux 61 sont mises à nu dans les parties d'ouverture de surface avant 63.
Ensuite, dans un tel état, on expose la zone de silicium poreux 61 à une atmosphère ayant une concentration en ozone élevée, grâce à quoi l'oxydation, par l'ozone 60, de la zone de silicium poreux 61 pro- gresse à partir des parties d'ouverture de surface avant 63 vers un côté de la première électrode principale 6, en formant ainsi une première zone de pellicule d'oxyde poreux 62.
Ainsi, dans ce onzième mode de réalisation également, l'étape d'oxydation de la zone de silicium poreux 61 est exécutée après que le substrat en silicium de type p 20 et le substrat en silicium de type n ont été assemblés ensemble, ce qui fait qu'il est possible de rendre compatibles la réduction de défauts d'assemblage et l'obtention d'une résistance au claquage élevée, comme dans le septième mode de réalisation envisagé cidessus.
De plus, conformément à ce onzième mode de réalisation, les quatre parties étendues 62b sont formées avec un pas ou un intervalle angulaire égal dans une direction de circonférence, de façon que l'oxydation de la zone de silicium poreux 61 progresse vers le haut, le bas, la droite et la gauche sur la figure 24. Il en résulte qu'il y a peu de chances que la distribution de contraintes et la configuration de la pellicule d'oxyde obtenue puissent être localement déséquilibrées d'un côté du dis-positif.
Bien que dans le onzième mode de réalisation, quatre parties étendues 62b soient formées à un pas ou un intervalle angulaire égal dans une direction de circonférence, le nombre des parties étendues 62b n'est pas limité à quatre mais peut être quelconque, à condition qu'il ne soit pas inférieur à deux, et il suffit qu'elles soient formées à un pas ou un intervalle angulaire égal dans une direction de circonférence, de façon à garantir leur symétrie structurale.
Mode de réalisation 12 Les figures 25A et 25B sont des coupes qui illustrent un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un douzième mode de réalisation de la présente invention.
Ensuite, on considérera le procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique 108 conforme à ce douzième mode de réalisation, en se référant aux figures 25A et 25B.
En premier lieu, on obtient un substrat en silicium de type p 20 à l'intérieur duquel est formée une zone de silicium poreux 22a, comme dans le premier mode de réalisation envisagé ci-dessus.
Ensuite, on prépare un substrat en silicium de type n qui a une couche de pellicule d'oxyde 25 formée sur son plan principal, et on enlève une partie de la couche de pellicule d'oxyde 25 pour former une zone d'enlèvement de pellicule d'oxyde 65. On note ici que cette zone d'enlèvement de pellicule d'oxyde 65 est formée de façon à être placée à une position située exactement au-dessous d'une première électrode principale 6.
Ensuite, on place en contact mutuel intime le plan principal du substrat en silicium de type p 20 à l'intérieur duquel est formée la zone de silicium poreux 22a, et le plan principal du substrat en silicium de type n sur lequel est formée la couche de pellicule d'oxyde 25, et on assemble ensemble le substrat en silicium de type p 20 et le substrat en silicium de type n et on les soumet à un traitement thermique comme par exemple une pyro-oxydation ou autres, à une température de 1200 C pendant 3 heures, de façon à pouvoir améliorer la force de liaison entre eux. En- suite, on polit ou on meule le substrat en silicium de type n jusqu'à une épaisseur prédéterminée, pour former ainsi une couche de semiconducteur de type n2.
Ensuite, on forme un transistor MOS à haute tension à canal n sur la couche de semiconducteur de type n- 2, au moyen d'un processus SOI, comme représenté sur la figure 25A. A ce moment, la profondeur de diffusion d'une zone de semiconducteur de type n+ 4 (zone de diffusion n+) atteint la couche de pellicule d'oxyde 25, de façon à venir en contact avec une partie creuse ou de cavité enterrée, qui est définie par la zone d'enlèvement de pellicule d'oxyde 65, à un emplacement situé exactement au-dessous de la couche de pellicule d'oxyde 25.
Ensuite, comme représenté sur la figure 25B, on forme une partie d'ouverture de surface avant 63 à travers la couche de semiconducteur de type n- 2, de manière qu'elle s'étende à partir d'une surface avant de la couche de semiconducteur de type n- 2 jusqu'à la zone de silicium po- reux 22a, à un emplacement de la formation de la zone d'enlèvement de pellicule d'oxyde 64, au moyen d'une opération de gravure par voie sèche, de gravure par KOH, etc. Dans un tel état, on expose la zone de silicium poreux 22a à une atmosphère ayant une concentration en ozone élevée, de façon qu'elle soit oxydée par l'ozone 60 contenu à l'intérieur, pour pro- duire une première zone de pellicule d'oxyde poreux 10.
Ainsi, dans ce douzième mode de réalisation également, l'étape d'oxydation de la zone de silicium poreux 22a est exécutée après que le substrat en silicium de type p 20 et le substrat en silicium de type n ont été assemblés ensemble, de façon à éviter l'apparition du problème préci- té de défauts d'assemblage (zones non assemblées) 48 entre le substrat en silicium de type p 20 et le substrat en silicium de type n, qui résulterait par ailleurs d'irrégularités de la surface de la première zone de pellicule d'oxyde poreux. De façon similaire, l'adhérence ou l'inclusion de corps étrangers résultant d'une série d'opérations telles que des processus de diffusion, des oxydations et autres, ne se produit pas pendant le temps allant de la formation des zones de silicium poreux jusqu'à l'achèvement d'oxydations, grâce à quoi il est possible de réduire l'apparition de défauts d'assemblage (zones non assemblées) entre le substrat en silicium de type p 20 et le substrat en silicium de type n, sous l'effet de corps étrangers.
Par conséquent, il est possible d'obtenir un dispositif à semi-conducteur du type à séparation diélectrique et un procédé de fabrication de celuici, dans lesquels la réduction de défauts d'assemblage et l'obtention d'une résistance au claquage élevée peuvent être rendues mutuelle- ment compatibles.
Bien que la première zone de pellicule d'oxyde poreux 10 formée par le procédé de ce mode de réalisation conserve plus ou moins des contraintes, la force de liaison d'une interface entre la pellicule d'oxyde et le substrat en silicium assemblés ensemble préalablement est beaucoup plus forte comparée à ces contraintes, et par conséquent de telles contraintes n'induisent pas des défauts d'assemblage. De plus, du fait que la partie d'ouverture de surface avant 63 n'est pas dans un état dans lequel elle s'étend à travers le substrat en silicium de type p 20 jusqu'à sa surface arrière, et le diamètre de la partie d'ouverture de surface avant 63 est in- férieur à 100 dam, il n'y a pas de crainte d'occasionner des difficultés dans le maintien de la tranche par aspiration dans une étape d'assemblage.
Bien que dans les modes de réalisation respectifs mentionnés ci-dessus, un dispositif de puissance se présentant sous la forme d'un transistor MOS à canal n soit formé sur la couche de semiconducteur de type n- 2, un tel dispositif de puissance devant être formé sur la couche de semiconducteur de type n- 2 n'est pas limité à un transistor MOS à canal n, mais peut être d'autres dispositifs, comme par exemple un transistor npn, un thyristor commandé par MOS (MCT pour "MOS Controlled Thyristor"), un thyristor commuté par l'émetteur (EST pour "Emitter Switched Thyristor") à canal n, un transistor bipolaire à porte isolée (IGBT pour "Insulated Gate Bipolar Transistor"), etc. Bien que l'invention ait été décrite en termes de modes de réalisation préférés, l'homme de l'art reconnaîtra que l'invention peut être mise en pratique avec des modifications entrant dans l'esprit et le cadre
des revendications annexées.

Claims (18)

REVENDICATIONS
1. Dispositif à semiconducteur du type à séparation diélectrique comprenant: un substrat semiconducteur (1, 20) ayant un plan principal et une surface arrière disposés sur des faces opposées de celui-ci; une couche diélectrique principale (3, 25) disposée en position adjacente à une étendue entière du plan principal du substrat semiconducteur (1, 20); une première couche de semiconducteur (2) d'un premier type de conductivité, d'une faible concentration en impuretés, ayant une surface avant, et étant assemblée au substrat semiconducteur (1, 20) avec interposition de la couche diélectrique principale (3, 25); une seconde couche de semi-conducteur (4) d'un premier type de conductivité, d'une concentration en impuretés élevée, ayant une surface avant et étant formée sélectivement sur la surface avant de la première couche de semiconducteur (2); une troisième couche de semiconducteur (5) d'un second type de conductivité, d'une concentration en impuretés élevée, formée sur la première couche de semiconducteur (2) à un emplacement distant de la seconde couche de semiconducteur (4), de façon à entourer la seconde couche de semi-conducteur (4); une couche isolante de forme annulaire (9) formée sur la première couche de semiconducteur (2) de manière à entourer un bord périphérique extérieur de la troisième couche de semiconducteur (5) et à s'étendre à partir de la surface avant de la première couche de semi- conducteur (2) jusqu'à la couche diélectrique principale (3, 25); une première électrode principale (6) disposée sur la surface avant de la seconde couche de semiconducteur (4) et jointe à cette surface; une seconde élec- trode principale (7) disposée sur la surface avant de la troisième couche de semiconducteur (5) et jointe à cette surface; une électrode de surface arrière (8) formée sur la surface arrière du substrat semiconducteur (1, 20); et une première couche diélectrique supplémentaire (10, 40, 58a, 62a) formée dans le substrat semiconducteur (1, 20) dans un état dans lequel elle est en contact avec le côté du plan principal de la couche diélectrique principale (3, 25); caractérisé en ce que la première couche diélectrique supplémentaire (10, 40, 58a, 62a) est formée dans une zone in- cluant une position située exactement au-dessous de la première électrode principale (6) et s'étendant à partir du côté de la première électrode principale (6) jusqu'à une distance supérieure à 40% d'une distance (L) entre les première et seconde électrodes principales (6, 7), et en ce que la première couche diélectrique supplémentaire est constituée d'une pelli- cule d'oxyde poreux.
2. Dispositif à semiconducteur du type à séparation diélectrique selon la revendication 1, caractérisé en ce que la seconde couche diélectrique supplémentaire (30) constituée d'une pellicule d'oxyde poreux est formée dans le substrat semiconducteur (1, 20) à un emplacement situé exactement au-dessous de la couche isolante de forme annulaire (9), dans un état dans lequel elle est en contact avec le côté du plan principal de la couche diélectrique principale (3).
3. Dispositif à semiconducteur du type à séparation diélectrique selon la revendication 1, caractérisé en ce qu'une cavité enterrée (31) est formée dans le substrat semiconducteur (1, 20) à un emplacement situé exactement au-dessous de la couche isolante de forme annulaire (9), dans un état dans lequel elle est en contact avec le côté du plan principal de la couche diélectrique principale (3).
4. Dispositif à semiconducteur du type à séparation diélectrique selon la revendication 1, caractérisé en ce que la première couche diélectrique supplémentaire (40) a un côté de sa périphérie extérieure venant en contact avec la couche diélectrique principale (3) auquel on a donné une forme telle qu'il fasse saillie vers l'extérieur en direction radiale.
5. Dispositif à semiconducteur du type à séparation diélectrique selon la revendication 1, caractérisé en ce qu'une troisième couche diélectrique supplémentaire (58b, 62b) formée d'une pellicule d'oxyde poreux est incorporée de façon à s'étendre à partir de la première couche diélectrique supplémentaire (58a, 62a) jusqu'à l'emplacement situé exactement au-dessous de la couche isolante de forme annulaire (9), et une partie d'ouverture (59, 63) est formée à s'étendre à partir de la surface arrière du substrat semiconducteur (20) ou de la surface avant de la première couche de semiconducteur (2) jusqu'à une partie d'extrémité de la troisième couche diélectrique supplémentaire (58b, 62b).
6. Dispositif à semiconducteur du type à séparation diélectrique selon la revendication 5, caractérisé en ce que la troisième couche diélectrique supplémentaire (62b) s'étendant à partir de la première couche diélectrique supplémentaire (62a) jusqu'à l'emplacement situé exactement au-dessous de la couche isolante de forme annulaire (9) est disposée sous la forme d'une multiplicité de couches à un pas angulaire égal dans une direction de circonférence, et la partie d'ouverture (59, 63) est également formée comme une multiplicité d'ouvertures, de façon à s'étendre jusqu'à une partie d'extrémité de chacune de la multiplicité de troisièmes couches diélectriques supplémentaires (62b).
7. Dispositif à semiconducteur du type à séparation diélectrique selon la revendication 1, caractérisé en ce qu'une partie d'ouverture (63) est formée de façon à s'étendre à travers la première électrode principale (6) , la seconde couche de semiconducteur (4), la première couche de semiconducteur (2) et la couche diélectrique principale (25), jusqu'à la première couche diélectrique supplémentaire (10).
8. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique dans lequel un substrat semiconducteur (1, 20) et une couche active sont assemblés l'un à l'autre avec interposition d'une couche diélectrique principale (3), et une couche diélectrique supplémentaire (10) comprenant une pellicule d'oxyde poreux est formée dans le substrat semiconducteur (1, 20) dans un état dans lequel elle vient en contact avec la couche diélectrique principale (3), avec un dispositif de puissance formé sur ladite couche active; ce procédé étant caractérisé en ce qu'il comprend: une étape de formation d'une zone de diffusion p+ (22) et d'une zone de diffusion n+ (21) sur un plan principal du substrat semiconducteur (20); une étape consistant à rendre poreuse une zone incluant la zone de diffusion p+ (22); une étape d'oxydation du côté du plan principal du substrat semiconducteur (20) et de la zone qui a été rendue poreuse; une étape consistant à assembler l'un à l'autre le substrat semiconducteur (20) et un substrat en silicium (2) du côté de la cou- che active; une étape de polissage du substrat en silicium (2) du côté de la couche active, pour former la couche active; et une étape de formation du dispositif de puissance sur la couche active.
9. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique dans lequel un substrat semiconducteur (1, 20) et une couche active sont assemblés l'un à l'autre avec interposition d'une couche diélectrique principale (3), et une couche diélectrique supplémentaire (10) comprenant une pellicule d'oxyde poreux est formée dans le substrat semiconducteur (1, 20) dans un état dans lequel elle vient en contact avec la couche diélectrique principale (3), avec un dispo- sitif de puissance formé sur ladite couche active; ce procédé étant caractérisé en ce qu'il comprend: une étape de formation d'une première zone de diffusion p+ (32), d'une seconde zone de diffusion p+ (33) et d'une zone de diffusion n+ (21) sur un plan principal du substrat semiconducteur (20); une étape consistant à rendre poreuse une zone incluant la première zone de diffusion p+ (32); une étape d'oxydation du côté du plan principal du substrat semiconducteur (20) et de la zone qui a été rendue poreuse; une étape de polissage électrolytique de la seconde zone de diffusion p+ (33), pour former ainsi une zone de cavité (31); une étape consistant à assembler l'un à l'autre le substrat semiconducteur (20) et un substrat en silicium (2) du côté de la couche active; une étape de polissage du substrat en silicium (2) du côté de la couche active, pour former la couche active; et une étape de formation du dispositif de puissance sur la couche active.
10. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique dans lequel un substrat semiconducteur (1, 20) et une couche active sont assemblés ensemble avec interposition d'une couche diélectrique principale (3), et une couche diélectrique supplémentaire (40) comprenant une pellicule d'oxyde poreux est formée dans le substrat semiconducteur (1, 20) dans un état dans lequel elle vient en contact avec la couche diélectrique principale (3), avec un dispositif de puissance formé sur ladite couche active; ce procédé étant caractérisé en ce qu'il comprend: une étape de formation d'une zone de diffusion p+ (22), et d'une zone de diffusion n+ (21) sur un plan principal du substrat semiconducteur (20); une étape de formation d'une zone de dif- fusion enterrée n+ (41) à un emplacement situé au-dessous de la zone de diffusion n+ (21), de manière que la zone de diffusion enterrée n+ (41) soit en contact avec la zone de diffusion n+ (21) et chevauche une périphérie extérieure de la zone de diffusion p+ (22); une étape consistant à rendre poreuse la zone de diffusion p+ (22); une étape d'oxydation du cô- té du plan principal du substrat semiconducteur (20) et de ladite zone (42) qui a été rendue poreuse; une étape consistant à assembler l'un à l'autre le substrat semiconducteur (20) et un substrat en silicium (2) du côté de la couche active; une étape de polissage du substrat en silicium (2) du côté de la couche active pour former la couche active; et une étape de formation du dispositif de puissance sur la couche active.
11. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique dans lequel un substrat semiconducteur (20) et une couche active sont assemblés l'un à l'autre avec interposition d'une couche diélectrique principale, et une couche diélectrique supplémentaire comprenant une pellicule d'oxyde poreux est formée dans le substrat semiconducteur (20), dans un état dans lequel elle vient en contact avec la couche diélectrique principale, avec un dispositif de puissance formé sur ladite couche active; ce procédé étant caractérisé en ce qu'il comprend: une étape de formation d'une zone de diffusion p+ (22) et d'une zone de diffusion n+ (21) sur un plan principal du substrat semiconducteur (20); une étape de formation d'une zone de diffusion enterrée n+ (46) à un emplacement situé sous la zone de diffusion p+ (22), de manière que la zone de diffusion n+ enterrée (46) soit en contact avec la zone de diffusion p+ (22) et chevauche une partie inférieure de la périphérie extérieure de la zone de diffusion n+ (21), de manière à être distante de celle-ci; une étape consistant à rendre poreuse la zone de diffusion p+ (22) jusqu'à une profondeur atteignant la zone de diffusion enterrée n+ (46); une étape d'oxydation du côté du plan principal du substrat semiconducteur (20) et de ladite zone (47) qui a été rendue poreuse; une étape consistant à assembler l'un à l'autre le substrat semiconducteur (20) et un substrat en silicium (2) du côté de la couche active; une étape de polissage du substrat en silicium (2) du côté de la couche active, pour former ladite couche active; et une étape de formation du dispositif de puissance sur la couche active.
12. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique selon l'une quelconque des revendications 8 à 11, caractérisé en ce que l'étape d'oxydation effectue une oxydation à basse température, à 300 C ou moins, et effectue ensuite une oxydation à haute température, à 1100 C ou plus.
13. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique selon l'une quelconque des revendications 8 à 11, caractérisé en ce que l'étape d'oxydation effectue un chauffage sous vide à 300 C ou moins, et effectue ensuite une irradiation par faisceau d'électrons dans une atmosphère d'oxygène à 106 Pa ou plus.
14. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique dans lequel un substrat semiconducteur (20) et une couche active sont assemblés l'un à l'autre avec interposition d'une couche diélectrique principale (25), et une couche diélectrique supplémentaire comprenant une pellicule d'oxyde poreux est formée dans le substrat semiconducteur (20), dans un état dans lequel elle vient en contact avec la couche diélectrique principale (25), avec un dispositif de puissance formé dans une zone de séparation (A) sur la couche active, ce procédé étant caractérisé en ce qu'il comprend: une étape de formation d'une zone de diffusion p+ et d'une zone de diffusion n+ sur un plan principal du substrat semiconducteur (20); une étape consistant à rendre poreuse la zone de diffusion p+, pour former une zone poreuse (57, 61); une étape consistant à assembler l'un à l'autre le substrat semiconducteur (20) et un substrat en silicium (2) du côté de la couche active; une étape de polissage du substrat en silicium du côté de la couche active pour former ladite couche active; une étape de formation de la zone de séparation (A) sur la couche active; une étape de formation du dispositif de puissance dans la zone de séparation (A) sur la couche active; une étape de formation d'une partie d'ouverture (59) s'étendant à partir d'une surface arrière du substrat semiconducteur (20) jusqu'à la zone poreuse (57, 61) à un emplacement situé exactement au-dessous de la zone de séparation (A); et une étape consistant à exposer la zone poreuse (57, 61) à une atmosphère ayant une concentration en ozone élevée, ou à une atmosphère d'oxydation thermique, à travers ladite partie d'ouverture (59), pour oxyder la zone poreuse (57, 61) et former ainsi la couche diélectrique sup- plémentaire.
15. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique dans lequel un substrat semiconducteur (20) et une couche active sont assemblés l'un à l'autre avec interposition d'une couche diélectrique principale (25), et une couche diélectrique supplémentaire comprenant une pellicule d'oxyde poreux est formée dans le substrat semiconducteur (20) dans un état dans lequel elle vient en contact avec la couche diélectrique principale (25), avec un dispositif de puissance formé dans une zone de séparation (A) sur ladite couche active, ce procédé étant caractérisé en ce qu'il comprend: une étape de formation d'une zone de diffusion p+ et d'une zone de diffusion n+ sur un plan principal du substrat semiconducteur (20); une étape consistant à rendre poreuse la zone de diffusion p+, pour former une zone poreuse (57, 61); une étape d'enlèvement d'une région de la partie d'une couche de pellicule d'oxyde (25) formée sur une surface arrière d'un substrat en silicium (2) du côté de la couche active, qui correspond à un emplacement situé exactement au-dessous de la zone de séparation (A); une étape consistant à assembler l'un à l'autre le substrat semiconducteur (20) et un substrat en silicium (2) du côté de la couche active; une étape de polis-sage du substrat en silicium (2) du côté de la couche active, pour former la couche active; une étape de formation de la zone de séparation (A) sur la couche active; une étape de formation du dispositif de puissance dans la zone de séparation (A) sur la couche active; une étape de formation, à un emplacement dans la zone de séparation (A), d'une partie d'ouverture (63) s'étendant à partir d'une surface avant de la couche active jusqu'à la zone poreuse (57, 61), à travers une zone d'enlèvement (64) dans laquelle la région de la couche de pellicule d'oxyde (25) est enlevée; et une étape d'exposition de la zone poreuse (57, 61) à une atmosphère ayant une concentration en ozone élevée, ou à une atmosphère d'oxydation thermique, à travers la partie d'ouverture (63), pour oxyder la zone poreuse (57, 61) et former ainsi la couche diélectrique supplémentaire.
16. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique selon la revendication 14 ou 15, caractérisé en ce que la zone poreuse (57, 61) a une porosité de 0,6 ou plus.
17. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique selon la revendication 14 ou 15, caractérisé en ce que la partie d'ouverture (59, 63) est formée sous la forme d'une multiplicité de parties à un pas angulaire égal dans une direction de circonférence, par rapport à un centre du dispositif de puissance.
18. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique dans lequel un substrat semiconducteur (20) et une couche active sont assemblés l'un à l'autre avec interposition d'une couche diélectrique principale (25), et une couche diélectrique supplémentaire (10) comprenant une pellicule d'oxyde poreux est formée dans le substrat semiconducteur (20) dans un état dans lequel elle vient en contact avec la couche diélectrique principale (25), avec un dispositif de puissance formé dans une zone de séparation sur ladite couche active, ce procédé étant caractérisé en ce qu'il comprend: une étape de formation d'une zone de diffusion p+ et d'une zone de diffusion n+ sur un plan principal du substrat semiconducteur (20); une étape consistant à rendre poreuse la zone de diffusion p+, pour former une zone poreuse (22a); une étape d'enlèvement d'une région de la partie d'une couche de pellicule d'oxyde (25) formée sur une surface arrière d'un substrat en silicium (2) du côté de la couche active, qui correspond à une position centrale du dispositif de puissance; une étape consistant à assembler l'un à l'autre le substrat semiconducteur (20) et un substrat en silicium (2) du côté de la couche active; une étape de polissage du substrat en silicium (2) du côté de la couche active, pour former la couche active; une étape de formation de la zone de séparation sur la couche active; une étape de formation du dispositif de puissance dans la zone de séparation sur la couche active; une étape de formation, à un emplacement de la position centrale du dis-positif de puissance, d'une partie d'ouverture (63) s'étendant à partir d'une surface avant de la couche active jusqu'à la zone poreuse (22a), à travers une zone d'enlèvement (65) dans laquelle la région de la couche de pellicule d'oxyde (25) est enlevée; et une étape d'exposition de la zone poreuse (22a) à une atmosphère ayant une concentration en ozone élevée, ou une atmosphère d'oxydation thermique, à travers la partie d'ouverture (63), pour oxyder la zone poreuse (22a) et former ainsi la couche diélectrique supplémentaire (10).
FR0413029A 2003-12-12 2004-12-07 Dispositif a semiconducteur du type a separation dielectrique et procede de fabrication Expired - Fee Related FR2863770B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003415253A JP4420196B2 (ja) 2003-12-12 2003-12-12 誘電体分離型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
FR2863770A1 true FR2863770A1 (fr) 2005-06-17
FR2863770B1 FR2863770B1 (fr) 2006-09-29

Family

ID=34616805

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0413029A Expired - Fee Related FR2863770B1 (fr) 2003-12-12 2004-12-07 Dispositif a semiconducteur du type a separation dielectrique et procede de fabrication

Country Status (7)

Country Link
US (2) US7135752B2 (fr)
JP (1) JP4420196B2 (fr)
KR (1) KR100689918B1 (fr)
CN (1) CN100449777C (fr)
DE (1) DE102004059629B4 (fr)
FR (1) FR2863770B1 (fr)
TW (1) TWI254966B (fr)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4629490B2 (ja) * 2005-05-09 2011-02-09 三菱電機株式会社 誘電体分離型半導体装置
JP2008227474A (ja) * 2007-02-13 2008-09-25 Toshiba Corp 半導体装置
TW200905793A (en) * 2007-07-19 2009-02-01 Promos Technologies Inc Isolation method of active area for semiconductor device
JP5201169B2 (ja) * 2010-05-13 2013-06-05 三菱電機株式会社 誘電体分離型半導体装置の製造方法
FR2987698B1 (fr) * 2012-03-02 2014-04-04 St Microelectronics Tours Sas Composant de puissance vertical
JP5762353B2 (ja) * 2012-05-01 2015-08-12 三菱電機株式会社 半導体装置
JP6053415B2 (ja) * 2012-09-19 2016-12-27 三菱電機株式会社 半導体装置
FR3011124A1 (fr) * 2013-09-26 2015-03-27 St Microelectronics Tours Sas Composant scr a caracteristiques stables en temperature
DE102016119799B4 (de) * 2016-10-18 2020-08-06 Infineon Technologies Ag Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
US10541214B2 (en) * 2018-04-27 2020-01-21 Juniper Networks, Inc. Enhanced bonding between III-V material and oxide material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4326846A1 (de) * 1992-10-21 1994-04-28 Mitsubishi Electric Corp Halbleitervorrichtung mit dielektrisch isolierten Elementen und Herstellungsverfahren dafür
US6096582A (en) * 1992-01-28 2000-08-01 Canon Kabushiki Kaisha Method of making a semiconductor device
US6249026B1 (en) * 1999-06-01 2001-06-19 Mitsubishi Denki Kabushiki Kaisha MOS Transistor with a buried oxide film containing fluorine
EP1239522A2 (fr) * 2001-03-07 2002-09-11 Kabushiki Kaisha Toshiba Dispositif semi-conducteur comprenant un transistor biplaire à grille isolée avec une structure diélectrique d'isolation et procédé pour sa fabrication

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4231310C1 (de) 1992-09-18 1994-03-24 Siemens Ag Verfahren zur Herstellung eines Bauelementes mit porösem Silizium
JPH0945762A (ja) 1995-07-26 1997-02-14 Matsushita Electric Works Ltd 半導体素子基体およびその製造方法
JP3435930B2 (ja) 1995-09-28 2003-08-11 株式会社デンソー 半導体装置及びその製造方法
US6750506B2 (en) * 1999-12-17 2004-06-15 Matsushita Electric Industrial Co., Ltd. High-voltage semiconductor device
JP4020195B2 (ja) * 2002-12-19 2007-12-12 三菱電機株式会社 誘電体分離型半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096582A (en) * 1992-01-28 2000-08-01 Canon Kabushiki Kaisha Method of making a semiconductor device
DE4326846A1 (de) * 1992-10-21 1994-04-28 Mitsubishi Electric Corp Halbleitervorrichtung mit dielektrisch isolierten Elementen und Herstellungsverfahren dafür
US6249026B1 (en) * 1999-06-01 2001-06-19 Mitsubishi Denki Kabushiki Kaisha MOS Transistor with a buried oxide film containing fluorine
EP1239522A2 (fr) * 2001-03-07 2002-09-11 Kabushiki Kaisha Toshiba Dispositif semi-conducteur comprenant un transistor biplaire à grille isolée avec une structure diélectrique d'isolation et procédé pour sa fabrication

Also Published As

Publication number Publication date
KR100689918B1 (ko) 2007-03-09
US20050127470A1 (en) 2005-06-16
TWI254966B (en) 2006-05-11
JP2005175296A (ja) 2005-06-30
CN1645622A (zh) 2005-07-27
KR20050059411A (ko) 2005-06-20
US20060138586A1 (en) 2006-06-29
TW200520035A (en) 2005-06-16
DE102004059629B4 (de) 2011-12-01
JP4420196B2 (ja) 2010-02-24
CN100449777C (zh) 2009-01-07
US7135752B2 (en) 2006-11-14
FR2863770B1 (fr) 2006-09-29
DE102004059629A1 (de) 2005-07-14
US7125780B2 (en) 2006-10-24

Similar Documents

Publication Publication Date Title
EP1145300B1 (fr) Procede de fabrication d'un transistor mis sur un substrat semi-conducteur
EP3175477B1 (fr) Structure pour applications radio-frequences
EP1266409B1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
FR2869457A1 (fr) Dispositif a semiconducteur du type a separation dielectrique
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
EP0801419A1 (fr) Procédé d'obtention d'un film mince de matériau semiconducteur comprenant notamment des composants électroniques
EP3531444B1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
EP3127142B1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
WO2003032384A1 (fr) Procede de fabrication de couches minces contenant des microcomposants
FR2821483A1 (fr) Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
FR2863770A1 (fr) Dispositif a semiconducteur du type a separation dielectrique et procede de fabrication
EP3840033A1 (fr) Procédé de fabrication d'un substrat rf-soi à couche de piégeage issue d'une transformation cristalline d'une couche enterrée
FR2744566A1 (fr) Dispositif a semiconducteurs comprenant deux dispositifs elementaires, et procede de fabrication
FR2806833A1 (fr) Procede de fabrication d'un transistor mos a deux grilles, dont l'une est enterree, et transistor correspondant
FR2759491A1 (fr) Cathode froide a emission de champ et son procede de fabrication
EP1407486B1 (fr) Procede de fabrication d'un transistor sur un substrat soi
WO2021140300A1 (fr) Procede de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences
EP0862787B1 (fr) Procede d'isolation laterale d'une region active d'un transistor mos
WO2006070154A1 (fr) Structure amelioree de transistor sur film mince semi-conducteur
FR3091004A1 (fr) Structure de type semi-conducteur pour applications digitales et radiofréquences
FR3057104A1 (fr) Transistors a effet de champ de type fdsoi
FR2776828A1 (fr) Region de base-emetteur d'un transistor bipolaire submicronique
FR2897201A1 (fr) Dispositif de transistor a doubles grilles planaires et procede de fabrication.
FR3091010A1 (fr) Structure de type semi-conducteur pour applications digitales et radiofréquences, et procédé de fabrication d’une telle structure

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150831