DE4326846A1 - Halbleitervorrichtung mit dielektrisch isolierten Elementen und Herstellungsverfahren dafür - Google Patents

Halbleitervorrichtung mit dielektrisch isolierten Elementen und Herstellungsverfahren dafür

Info

Publication number
DE4326846A1
DE4326846A1 DE4326846A DE4326846A DE4326846A1 DE 4326846 A1 DE4326846 A1 DE 4326846A1 DE 4326846 A DE4326846 A DE 4326846A DE 4326846 A DE4326846 A DE 4326846A DE 4326846 A1 DE4326846 A1 DE 4326846A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
region
dielectric
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4326846A
Other languages
English (en)
Other versions
DE4326846C2 (de
Inventor
Tomohide Terashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4326846A1 publication Critical patent/DE4326846A1/de
Application granted granted Critical
Publication of DE4326846C2 publication Critical patent/DE4326846C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Description

Die Erfindung betrifft eine Halbleitervorrichtung nach dem Oberbegriff des Anspruches 1, 4, 9, 22, 24, 25 oder 26, und ein Verfahren nach dem Oberbegriff des Anspruches 27, 28, 30, 32, 33 oder 34. Die Erfindung betrifft eine Halbleitervorrichtung, die eine hohe Durchbruchspannung beibehalten kann, und insbesondere eine Halbleitervorrichtung, die eine Isolierung durch eine dielektrische Schicht aufweist.
Fig. 52 und 53 zeigen den perspektivischen Querschnitt bzw. den Querschnitt einer Halbleitervorrichtung 200, die eine Isolierung durch ein dielektrisches Element aufweist. Auf den Deck- und Bodenflächen eines Halbleitersubstrats 1 sind eine dielektrische Schicht 3 bzw. eine rückseitige Elektrode 8 gebildet. Eine n⁻- Halbleiterschicht 2 ist auf der Deckfläche der dielektrischen Schicht 3 gebildet. Die dielektrische Schicht 3 isoliert das Halbleitersubstrat 1 dielektrisch von der n⁻-Halbleiterschicht 2. Die n⁻-Halbleiterschicht 2 ist durch einen Isolierfilm 9 in einen vorbestimmten Bereich abgegrenzt.
In der Deckfläche der n⁻-Halbleiterschicht 2 in einem abgegrenzten Bereich ist ein n⁺-Halbleiterbereich 4 mit einem geringeren Widerstand als die n⁻-Halbleiterschicht 2 gebildet, wobei die n⁻- Halbleiterschicht 2 von einem p⁺-Halbleiterbereich 5 umgeben ist. Der n⁺-Halbleiterbereich 4 und der p⁺-Halbleiterbereich 5 sind jeweils mit einer Kathodenelektrode 6 und einer Anodenelektrode 7 verbunden, die durch einen Isolierfilm 11 voneinander isoliert sind.
Fig. 54 zeigt einen Querschnitt, der den Betrieb der Halbleitervorrichtung 200 mit einer Isolierung durch ein dielektrisches Element darstellt. Wenn die Anodenelektrode 7 und die rückseitige Elektrode 8 auf 0V gehalten werden und der Kathodenelektrode 6 eine allmählich steigende positive Spannung zugeführt wird, wächst die Verarmungsschicht 41a von einem pn- Übergang zwischen der n⁻-Halbleiterschicht 2 und dem p⁺- Halbleiterbereich 5. Wenn dies geschieht, erstreckt sich zusätzlich zur Verarmungsschicht 41a eine weitere Verarmungsschicht 41b von der Schnittstelle zwischen der n⁻-Halbleiterschicht 2 und der dielektrischen Schicht 3 zur Deckfläche der n⁻-Halbleiterschicht 2, weil das Halbleitersubstrat 1 durch die dielektrische Schicht 3 als Feldplatte dient.
Das Wachstum der Verarmungsschicht 41b vereinfacht die Erweiterung der Verarmungsschicht 41a, wodurch das elektrische Feld am pn- Übergang zwischen der n⁻-Halbleiterschicht 2 und dem p⁺- Halbleiterbereich 5 gemildert wird. Diese Erscheinung ist allgemein als RESURF- (Reduced Surface Field, dt. verminderter Oberflächenfeld-) Effekt bekannt.
Fig. 55 zeigt die Abhängigkeit der elektrischen Feldstärke in Tiefenrichtung von der Dicke der Vorrichtung, wobei die Abhängigkeit an einem Punkt aufgenommen wird, der weit genug vom p⁺- Halbleiterbereich 5 entfernt ist, d. h. entsprechend dem G-G- Querschnitt in Fig. 54. Im Graphen ist x die (Wachstums-) Dicke der Verarmungsschicht 41a, t0 die Dicke der dielektrischen Schicht 3 und der Ursprung der Abszisse ist die Deckfläche der n⁻- Halbleiterschicht 2.
Am G-G-Querschnitt wird der volle Spannungsabfall V ausgedrückt durch:
V = q · N / (ε2 · ε0) · (x2/2 + ε2 · t0 · x/ε3) (1)
worin N: Fremdatomkonzentration der n-Halbleiterschicht
ε0: Dielektrizitätskonstante im Vakuum
ε2: Dielektrizitätskonstante der n⁻-Halbleiterschicht 2
ε3: Dielektrizitätskonstante der dielektrischen Schicht 3.
Gl. 1 gibt an, daß mit einem Anstieg der Dicke t0 der dielektrischen Schicht 3 das Wachstum x der Verarmungsschicht sinkt, wenn der volle Spannungsabfall V unverändert bleibt. Das bedeutet, daß der RESURF- Effekt geschwächt wird.
Andererseits bestimmt der Lawinendurchbruch aufgrund der Feldkonzentration an der Schnittstelle zwischen der n⁻- Halbleiterschicht 2 und der dielektrischen Schicht 3 unmittelbar unter dem n⁺-Halbleiterbereich 4 die Durchbruchspannung der Halbleitervorrichtung 200, wenn ein Lawinendurchbruch weder aufgrund der Feldkonzentration am pn-Übergang zwischen der n⁻- Halbleiterschicht 2 und dem p⁺-Halbleiterbereich 5 noch wegen der Feldkonzentration an der Schnittstelle zwischen der n⁻- Halbleiterschicht 2 und dem n⁺-Halbleiterbereich 4 auftritt. Um eine Halbleitervorrichtung 200 zu erhalten, die diese Bedingung erfüllt, muß der Abstand L zwischen dem p⁺-Halbleiterbereich 5 und dem n⁺- Halbleiterbereich 4 groß genug und die Dicke d sowie die Fremdatomkonzentration N der n⁻-Halbleiterschicht 2 muß optimal sein.
Fig. 56 zeigt einen Querschnitt, der den Betrieb der Halbleitervorrichtung 200 mit einer Isolierung durch ein dielektrisches Element darstellt, die die oben gestellte Bedingung erfüllt. Es ist allgemein bekannt, daß die Feldkonzentration, die an der Schnittstelle zwischen der n⁻-Halbleiterschicht 2 und der dielektrischen Schicht 3 auftritt, die Lawinendurchbruchbedingung genau dann erfüllt, wenn die n⁻-Halbleiterschicht 2 von ihrer Schnittstelle mit der dielektrischen Schicht 3 bis zu ihrer Oberfläche verarmt ist. In Fig. 56 hat die Verarmungsschicht 41 den n⁺-Halbleiterbereich 4 erreicht, wodurch die n⁻-Halbleiterschicht vollständig verarmt ist.
Wenn die Halbleitervorrichtung 200 mit einer Isolierung durch ein dielektrisches Element einen Zustand annimmt, in dem die Dicke des n⁺-Halbleiterbereichs 4 nicht betrachtet wird, wird die Durchbruchspannung V ausgedrückt durch:
V = Ecr · (d / 2 + ε2 · t0/ε3) (2)
worin Ecr: kritisches elektrisches Feld für einen Lawinendurchbruch.
Fig. 57 zeigt die Abhängigkeit der elektrischen Feldstärke in Tiefenrichtung durch die Vorrichtung hindurch von der Dicke der Vorrichtung, wobei die Abhängigkeit unmittelbar unter dem n⁺- Halbleiterbereich 4 aufgenommen wird, d. h. am H-H-Querschnitt in Fig. 56. Der Graph zeigt an, daß die kritische elektrische Feldstärke Ecr an der Schnittstelle zwischen der n⁻- Halbleiterschicht 2 und der dielektrischen Schicht 3 erreicht wird (d. h. in einem Abstand d vom Ursprung in Richtung zur Elektrode 8).
Die Durchbruchspannung der Halbleitervorrichtung 200 mit einer Isolierung durch ein dielektrisches Element wird nun unter der Annahme berechnet, daß die n⁻-Halbleiterschicht 2 aus Silizium besteht und die dielektrische Schicht 3 aus einem Siliziumoxidfilm gebildet ist. Üblicherweise ist d=4·10-4 und t0=2·10-4. Die kritische elektrische Feldstärke Ecr, die von der Dicke d der n⁻- Halbleiterschicht 2 abhängt, beträgt in diesem Fall etwa Ecr=4*105. Durch Einsetzen diese Werte sowie ε2 = 11,7 und ε3 = 3,9 in Gleichung 2 ergibt für die Durchbruchspannung V:
V = 320 [V] (3).
Wenn die Dicke d der n⁻-Halbleiterschicht 2 um 1 µm ansteigt, dann steigt die Durchbruchspannung daher um:
ΔV = Ecr · 0,5 · 10-4 = 20 [V] (4).
Andererseits steigt die Durchbruchspannung bei einem Anstieg der Dicke t0 der dielektrischen Schicht 3 um 1 µm folgendermaßen an:
ΔV = Ecr · 11,7 · 1 · 10-4 /3,9 = 120 [V] (5).
Daraus folgt, daß ein besserer Anstieg der Durchbruchspannung erreicht wird, wenn man die dielektrische Schicht 3 dicker macht und nicht die n⁻-Halbleiterschicht 2. Damit ist eine dicke dielektrische Schicht 3 wirksam zur Verbesserung der Durchbruchspannung. Gleich wichtig ist, daß ein Anstieg der Dicke der n⁻-Halbleiterschicht auch im Hinblick auf die Bildung des Isolierfilms 9 nicht wünschenswert ist.
Wenn die Dicke t0 der dielektrischen Schicht vergrößert wird, wird jedoch das Wachstum x der Verarmungsschicht 41b und damit der RESURF-Effekt unterdrückt. Wenn die dielektrische Schicht 3 dicker wird, steigt mit anderen Worten die Feldkonzentration am pn-Übergang zwischen der n⁻-Halbleiterschicht 2 und dem p⁺-Halbleiterbereich 5. Das verursacht einen Lawinendurchbruch, der die Durchbruchspannung begrenzt.
Weil die Halbleitervorrichtung einen solchen Aufbau hat, ist die Durchbruchspannung der Halbleitervorrichtung durch die Dicke der dielektrischen Schicht 3 und die Dicke der n⁻-Halbleiterschicht 2 begrenzt.
Aufgabe der Erfindung ist es, die Begrenzung der Durchbruchspannung der Halbleitervorrichtung zu beseitigen, die durch die Dicke der dielektrischen Schicht und der ersten Halbleiterschicht gegeben ist, so daß eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element geschaffen wird, die eine hohe Durchbruchspannung aufweist.
Die Aufgabe wird gelöst durch die in Anspruch 1, 4, 9, 22, 24, 25 oder 26 gekennzeichnete Vorrichtung. Das Verfahren ist im Anspruch 27, 28, 30, 32, 33 oder 34 gekennzeichnet.
Eine erfindungsgemäße Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element weist einen Elektrodenkörper, eine dielektrische Schicht, die auf dem Elektrodenkörper gebildet ist und einen ersten und einen zweiten Bereich hat, wobei der erste Bereich eine erste Dielektrizitätskonstante und eine erste Dicke und der zweite Bereich eine zweite Dielektrizitätskonstante und eine zweite Dicke besitzt, eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, die auf der dielektrischen Schicht gebildet ist, wobei die erste Halbleiterschicht einen relativ hohen Widerstand aufweist, eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem ersten Bereich gebildet ist, wobei die zweite Halbleiterschicht einen relativ niedrigen Widerstand aufweist, eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem zweiten Bereich gebildet ist, eine erste Elektrode, die elektrisch mit der zweiten Halbleiterschicht verbunden ist, und eine zweite Elektrode, die elektrisch mit der dritten Halbleiterschicht verbunden ist, auf. Die Halbleitervorrichtung ist dadurch gekennzeichnet, daß der Wert, den man durch Teilen der ersten Dicke durch die erste Dielektrizitätskonstante erhält, größer als der Wert ist, den man durch Teilen der zweiten Dicke durch die zweite Dielektrizitätskonstante erhält.
Nach dem ersten Aspekt umgibt der zweite Bereich bevorzugterweise den ersten Bereich.
Nach dem ersten Aspekt dringt die dritte Halbleiterschicht bevorzugterweise in die zweite Halbleiterschicht ein.
Nach einem zweiten Aspekt weist eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element einen Elektrodenkörper, eine dielektrische Schicht, die auf dem Elektrodenkörper gebildet ist und einen relativ dicken ersten und einen relativ dünnen zweiten Bereich hat, eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, der auf der dielektrischen Schicht gebildet ist, wobei die erste Halbleiterschicht einen relativ hohen Widerstand aufweist, eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem ersten Bereich gebildet ist, wobei die zweite Halbleiterschicht einen relativ niedrigen Widerstand aufweist, eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem zweiten Bereich gebildet ist, eine erste Elektrode, die elektrisch mit der zweiten Halbleiterschicht verbunden ist, und eine zweite Elektrode, die elektrisch mit der dritten Halbleiterschicht verbunden ist, auf.
Nach dem zweiten Aspekt weist der Elektrodenkörper bevorzugterweise eine vierte Halbleiterschicht mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, an der die vierte Halbleiterschicht die dielektrische Schicht berührt, und eine leitende Schicht, die die erste Hauptoberfläche der vierten Halbleiterschicht berührt, auf.
Nach dem zweiten Aspekt umgibt der zweite Bereich bevorzugterweise den ersten Bereich.
Nach dem zweiten Aspekt weist die dielektrische Schicht bevorzugterweise eine ebene Deckfläche auf.
Nach dem zweiten Aspekt dringt die dritte Halbleiterschicht bevorzugterweise in die zweite Halbleiterschicht ein.
Nach einem zweiten Aspekt weist eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element einen Elektrodenkörper, eine dielektrische Schicht, die auf dem Elektrodenkörper gebildet ist und einen ersten Bereich mit einer relativ niedrigen Dielektrizitätskonstante und einen zweiten Bereich mit einer relativ hohen Dielektrizitätskonstante besitzt, eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, die auf der dielektrischen Schicht gebildet ist, wobei die erste Halbleiterschicht einen relativ hohen Widerstand aufweist, eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem ersten Bereich gebildet ist, wobei die zweite Halbleiterschicht einen relativ niedrigen Widerstand aufweist, eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem zweiten Bereich gebildet ist, eine erste Elektrode, die elektrisch mit der zweiten Halbleiterschicht verbunden ist, und eine zweite Elektrode, die elektrisch mit der dritten Halbleiterschicht verbunden ist, auf.
Nach dem dritten Aspekt weist die Dielektrizitätskonstante im ersten Bereich der dielektrischen Schicht bevorzugterweise eine Verteilung in Tiefenrichtung auf.
Nach dem dritten Aspekt kann die dielektrische Schicht im ersten Bereich durch eine Stapelstruktur gebildet sein, bei der eine Mehrzahl von dielektrischen Elementstreifen mit unterschiedlichen Dielektrizitätskonstante aufeinander geschichtet ist.
Nach dem dritten Aspekt kann ein Streifen der Mehrzahl von dielektrischen Elementstreifen eine Dielektrizitätskonstante aufweisen, die gleich der Dielektrizitätskonstante der dielektrischen Schicht im zweiten Bereich ist.
Nach dem dritten Aspekt kann ein Streifen der Mehrzahl von dielektrischen Elementstreifen mit einer Dielektrizitätskonstante, die kleiner als die Dielektrizitätskonstante im zweiten Bereich ist, in der dielektrischen Schicht als Zwischenschicht gebildet sein.
Nach dem dritten Aspekt weist der Elektrodenkörper bevorzugterweise eine vierte Halbleiterschicht mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, an der die vierte Halbleiterschicht die dielektrische Schicht berührt, und eine leitende Schicht, die die erste Hauptoberfläche der vierten Halbleiterschicht berührt, auf.
Nach dem dritten Aspekt umgibt der zweite Bereich bevorzugterweise den ersten Bereich.
Nach dem dritten Aspekt dringt die dritte Halbleiterschicht bevorzugterweise in die zweite Halbleiterschicht ein.
Nach einem vierten Aspekt kann in der Vorrichtungsstruktur nach dem dritten Aspekt die dielektrische Schicht im zweiten Bereich relativ dünn und im ersten Bereich relativ dick sein.
Nach dem vierten Aspekt weist die dielektrische Schicht bevorzugterweise eine ebene Deckfläche auf.
Nach einem fünften Aspekt kann die Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element nach dem zweiten Aspekt ferner eine vierte Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der dritten Halbleiterschicht gebildet und zusammen mit der dritten Halbleiterschicht elektrisch mit der zweiten Elektrode verbunden ist, und eine Steuerelektrode, die auf einer Seite der zweiten Elektrode näher bei der ersten Elektrode gebildet ist, aufweisen, wobei sich die Steuerelektrode über der ersten, dritten und vierten Halbleiterschicht in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet.
Nach einem sechsten Aspekt kann die Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element nach dem zweiten Aspekt ferner eine vierte Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der dritten Halbleiterschicht gebildet ist, und eine dritte Elektrode, die auf einer Seite der zweiten Elektrode näher bei der ersten Elektrode gebildet und elektrisch mit der vierten Halbleiterschicht verbunden ist, aufweisen.
Nach einem siebten Aspekt kann die Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element nach dem zweiten Aspekt alternativ ferner eine vierte Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der zweiten Halbleiterschicht gebildet und zusammen mit der zweiten Halbleiterschicht mit der ersten Elektrode verbunden ist, eine fünfte Halbleiterschicht des zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht gebildet ist und sich von der dritten Halbleiterschicht in die Umgebung der zweiten Halbleiterschicht erstreckt, wobei die fünfte Halbleiterschicht einen höheren Widerstand als die dritte Halbleiterschicht aufweist, und eine Steuerelektrode, die auf einer Seite der ersten Elektrode näher bei der zweiten Elektrode gebildet ist, aufweisen, wobei sich die Steuerelektrode über der ersten, zweiten, vierten und fünften Halbleiterschicht in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet.
Nach einem achten Aspekt weist eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element einen Elektrodenkörper, eine dielektrische Schicht, die auf dem Elektrodenkörper gebildet ist und einen ersten Bereich mit einer ersten Dielektrizitätskonstante und einer ersten Dicke und einen zweiten Bereich mit einer zweiten Dielektrizitätskonstante und einer zweiten Dicke hat, eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, die auf der dielektrischen Schicht gebildet ist, wobei die erste Halbleiterschicht einen relativ hohen Widerstand aufweist, eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem ersten Bereich gebildet ist, wobei die zweite Halbleiterschicht einen relativ niedrigen Widerstand aufweist, eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem zweiten Bereich gebildet ist, eine vierte Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der dritten Halbleiterschicht gebildet ist, eine fünfte Halbleiterschicht des zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der zweiten Halbleiterschicht gebildet ist, eine erste Elektrode, die elektrisch mit der fünften Halbleiterschicht verbunden ist, eine zweite Elektrode, die elektrisch mit der dritten und vierten Halbleiterschicht verbunden ist, und eine Steuerelektrode, die auf einer Seite der zweiten Elektrode näher bei der ersten Elektrode gebildet ist, auf, wobei sich die Steuerelektrode über der ersten, dritten und vierten Halbleiterschicht in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet. Bei der Halbleitervorrichtung ist der Wert, den man durch Teilen der ersten Dicke durch die erste Dielektrizitätskonstante erhält, größer als der Wert, den man durch Teilen der zweiten Dicke durch die zweite Dielektrizitätskonstante erhält.
Nach dem neunten Aspekt kann in der Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element nach dem achten Aspekt die erste Elektrode elektrisch mit der zweiten Halbleiterschicht verbunden sein.
Nach einem zehnten Aspekt weist eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element einen Elektrodenkörper, eine dielektrische Schicht, die auf dem Elektrodenkörper gebildet ist und einen ersten Bereich mit einer ersten Dielektrizitätskonstante und einer ersten Dicke und einen zweiten Bereich mit einer zweiten Dielektrizitätskonstante und einer zweiten Dicke hat, eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, die auf der dielektrischen Schicht gebildet ist, wobei die erste Halbleiterschicht einen relativ hohen Widerstand aufweist, eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem ersten Bereich gebildet ist, wobei die zweite Halbleiterschicht einen relativ niedrigen Widerstand aufweist, eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem zweiten Bereich gebildet ist, eine vierte Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der dritten Halbleiterschicht gebildet ist, eine fünfte Halbleiterschicht des zweiten Leitfähigkeitstyps, die in der Deckfläche der zweiten Halbleiterschicht gebildet ist, eine sechste Halbleiterschicht des ersten Leitfähigkeitstyps, die in der Deckfläche der dritten Halbleiterschicht auf einer Seite der vierten Halbleiterschicht näher bei der ersten Elektrode gebildet ist, eine erste Elektrode, die elektrisch mit der fünften Halbleiterschicht verbunden ist, eine zweite Elektrode, die elektrisch mit der dritten und fünften Halbleiterschicht verbunden ist, eine erste Steuerelektrode, die auf einer Seite der zweiten Elektrode näher bei der ersten Elektrode gebildet ist, wobei sich die erste Steuerelektrode über der dritten, vierten und sechsten Halbleiterschicht in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet, und eine zweite Steuerelektrode, die auf einer Seite der ersten Elektrode näher bei der ersten Elektrode gebildet ist, wobei sich die zweite Steuerelektrode über der ersten, dritten und sechsten Halbleiterschicht in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet, auf. Bei der Halbleitervorrichtung ist der Wert, den man durch Teilen der ersten Dicke durch die erste Dielektrizitätskonstante erhält, größer als der Wert, den man durch Teilen der zweiten Dicke durch die zweite Dielektrizitätskonstante erhält.
Nach einem elften Aspekt weist eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element einen Elektrodenkörper, eine dielektrische Schicht, die auf dem Elektrodenkörper gebildet ist und einen ersten Bereich mit einer ersten Dielektrizitätskonstante und einer ersten Dicke und einen zweiten Bereich mit einer zweiten Dielektrizitätskonstante und einer zweiten Dicke hat, eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, die auf der dielektrischen Schicht gebildet ist, wobei die erste Halbleiterschicht einen relativ hohen Widerstand aufweist, eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem ersten Bereich gebildet ist, wobei die zweite Halbleiterschicht einen relativ niedrigen Widerstand aufweist, eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem zweiten Bereich gebildet ist, eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der zweiten Halbleiterschicht gebildet ist, eine fünfte Halbleiterschicht des zweiten Leitfähigkeitstyps, die in der Deckfläche der ersten Halbleiterschicht gebildet ist und sich von der dritten Halbleiterschicht bis in die Umgebung der zweiten Halbleiterschicht erstreckt, wobei die fünfte Halbleiterschicht einen höheren Widerstand als die dritte Halbleiterschicht hat, eine sechste Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der dritten Halbleiterschicht über dem zweiten Bereich gebildet ist, eine erste Elektrode, die elektrisch mit der zweiten und fünften Halbleiterschicht verbunden ist, eine zweite Elektrode, die elektrisch mit der sechsten Halbleiterschicht verbunden ist, und eine Steuerelektrode, die auf einer Seite der ersten Elektrode näher bei der zweiten Elektrode gebildet ist, auf, wobei sich die Steuerelektrode über der ersten, zweiten, vierten und fünften Halbleiterschicht in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet. Bei der Halbleitervorrichtung ist der Wert, den man durch Teilen der ersten Dicke durch die erste Dielektrizitätskonstante erhält, größer als der Wert, den man durch Teilen der zweiten Dicke durch die zweite Dielektrizitätskonstante erhält.
Nach einem zwölften Aspekt weist eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element einen Elektrodenkörper, eine dielektrische Schicht, die auf dem Elektrodenkörper gebildet ist und einen ersten Bereich mit einer ersten Dielektrizitätskonstante und einer ersten Dicke und einen zweiten Bereich mit einer zweiten Dielektrizitätskonstante und einer zweiten Dicke hat, eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, die auf der dielektrischen Schicht gebildet ist, wobei die erste Halbleiterschicht einen relativ hohen Widerstand aufweist, eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem ersten Bereich gebildet ist, wobei die zweite Halbleiterschicht einen relativ niedrigen Widerstand aufweist, eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht über dem zweiten Bereich gebildet ist, eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der zweiten Halbleiterschicht gebildet ist, eine fünfte Halbleiterschicht des zweiten Leitfähigkeitstyps, die in der Deckfläche der ersten Halbleiterschicht gebildet ist, wobei sich die fünfte Halbleiterschicht auf einer Seite der dritten Halbleiterschicht näher bei der ersten Elektrode befindet, eine sechste Halbleiterschicht des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der fünften Halbleiterschicht über dem zweiten Bereich gebildet ist, eine Steuerelektrode, die über der ersten, dritten, fünften und sechsten Halbleiterschicht in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet, eine erste Elektrode, die elektrisch mit der vierten Halbleiterschicht verbunden ist, eine zweite Elektrode, die elektrisch mit der dritten Halbleiterschicht verbunden ist, und eine dritte Elektrode, die elektrisch mit der sechsten Halbleiterschicht verbunden ist, auf. Bei der Halbleitervorrichtung ist der Wert, den man durch Teilen der ersten Dicke durch die erste Dielektrizitätskonstante erhält, größer als der Wert, den man durch Teilen der zweiten Dicke durch die zweite Dielektrizitätskonstante erhält.
Der dreizehnte Aspekt der Erfindung betrifft ein Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element. Das Verfahren weist die Schritte: (a) Vorbereiten eines ersten Substrats mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche und eines zweiten Substrats eines ersten Leitfähigkeitstyps, wobei das zweite Substrat eine erste und eine zweite Hauptoberfläche und einen relativ hohen Widerstand aufweist, (b) Bilden einer ersten dielektrischen Schicht auf der ersten Hauptoberfläche des ersten Substrats so, daß die erste dielektrische Schicht einen relativ dicken ersten Bereich und einen relativ dünnen zweiten Bereich, der den ersten Bereich umgibt, aufweist, (c) Bilden einer zweiten dielektrischen Schicht in der ersten Hauptoberfläche des zweiten Substrats, (d) Verbinden des ersten und zweiten Substrats an den ersten Hauptoberflächen mit der ersten und der dielektrischen Schicht nach innen, (e) Bilden einer ersten Halbleiterschicht mit einem relativ niedrigen Widerstand und einer zweiten Halbleiterschicht in der zweiten Hauptoberfläche des zweiten Substrats von einer Seite der zweiten Hauptoberfläche des zweiten Substrats so, daß sich die erste Halbleiterschicht in einer dem ersten Bereich gegenüberliegenden Weise und die zweite Halbleiterschicht in einer dem zweiten Bereich gegenüberliegenden Weise befindet, und (f) Bilden einer ersten Elektrode und einer zweiten Elektrode, die elektrisch mit der ersten Halbleiterschicht bzw. der zweiten Halbleiterschicht verbunden sind, auf.
Nach einem vierzehnten Aspekt der Erfindung weist ein Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element die Schritte: (a) Vorbereiten eines ersten Substrats mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche und eines zweiten Substrats eines ersten Leitfähigkeitstyps, wobei das zweite Substrat eine erste und eine zweite Hauptoberfläche und einen relativ hohen Widerstand aufweist, (b) Bilden einer ersten dielektrischen Schicht auf der ersten Hauptoberfläche des ersten Substrats, (c) Bilden einer zweiten dielektrischen Schicht auf der ersten Hauptoberfläche des zweiten Substrats, wobei die zweite dielektrische Schicht einen ersten Bereich mit einer relativ niedrigen Dielektrizitätskonstante und einen zweiten Bereich mit einer relativ hohen Dielektrizitätskonstante, der den ersten Bereich umgibt, aufweist, (d) Verbinden des ersten und zweiten Substrats an den ersten Hauptoberflächen mit der ersten und der zweiten dielektrischen Schicht nach innen, (e) Bilden einer ersten Halbleiterschicht mit einem relativ niedrigen Widerstand und einer zweiten Halbleiterschicht in der zweiten Hauptoberfläche des zweiten Substrats von einer Seite der zweiten Hauptoberfläche des zweiten Substrats so, daß sich die erste Halbleiterschicht in einer dem ersten Bereich gegenüberliegenden Weise und die zweite Halbleiterschicht in einer dem zweiten Bereich gegenüberliegenden Weise befindet, und (f) Bilden einer ersten Elektrode und einer zweiten Elektrode, die elektrisch mit der ersten Halbleiterschicht bzw. der zweiten Halbleiterschicht verbunden sind, auf.
Beim Verfahren nach dem vierzehnten Aspekt der Erfindung wird die zweite dielektrische Schicht so gebildet, daß sie im ersten Bereich einen dielektrischen Elementstreifen aufweist, der dünner als die zweite dielektrische Schicht ist.
Nach einem fünfzehnten Aspekt der Erfindung weist ein Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element die Schritte: (a) Vorbereiten eines ersten Substrats mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, wobei in der ersten Hauptoberfläche ein relativ dünner erster Bereich und ein relativ dicker zweiter Bereich enthalten ist, der dem ersten Bereich umgibt, (b) Vorbereiten eines zweiten Substrats eines ersten Leitfähigkeitstyps mit einer ersten und einer zweiten Hauptoberfläche, wobei das zweite Substrat einen relativ hohen Widerstand aufweist, (c) Bilden einer ersten dielektrischen Schicht mit einer relativ hohen Dielektrizitätskonstante auf der ersten Hauptoberfläche des ersten Substrats so, daß die erste dielektrische Schicht im ersten Bereich einen konkaven Abschnitt bildet, (d) Füllen des konkaven Abschnitts mit einer dritten dielektrischen Schicht mit einer relativ niedrigen Dielektrizitätskonstante, (e) Bilden einer zweiten dielektrischen Schicht mit einer relativ hohen Dielektrizitätskonstante auf der ersten Hauptoberfläche des zweiten Substrats, (f) Verbinden des ersten und zweiten Substrats an den ersten Hauptoberflächen mit den ersten bis dritten dielektrischen Schichten nach innen, (g) Bilden einer ersten Halbleiterschicht mit einem relativ niedrigen Widerstand und einer zweiten Halbleiterschicht in der zweiten Hauptoberfläche des zweiten Substrats von einer Seite der zweiten Hauptoberfläche des zweiten Substrats so, daß sich die erste Halbleiterschicht in einer dem ersten Bereich gegenüberliegenden Weise und die zweite Halbleiterschicht in einer dem zweiten Bereich gegenüberliegenden Weise befindet, und (h) Bilden einer ersten Elektrode und einer zweiten Elektrode, die elektrisch mit der ersten Halbleiterschicht bzw. der zweiten Halbleiterschicht verbunden sind, auf.
Beim Verfahren nach dem fünfzehnten Aspekt der Erfindung ist die dritte dielektrische Schicht eine Luftschicht.
Nach einem sechzehnten Aspekt der Erfindung weist ein Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element die Schritte: (a) Vorbereiten eines ersten Substrats mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche und eines zweiten Substrats eines ersten Leitfähigkeitstyps mit einer ersten und einer zweiten Hauptoberfläche sowie einem relativ hohen Widerstand, (b) Bilden einer ersten dielektrischen Schicht auf der ersten Hauptoberfläche des ersten Substrats, wobei die erste dielektrische Schicht einen relativ dicken ersten Bereich, einen relativ dünnen zweiten Bereich, der den ersten Bereich umgibt, und einen relativ dicken dritten Bereich, der außerhalb des zweiten Bereichs angeordnet ist, aufweist, (c) Bilden einer zweiten dielektrischen Schicht auf der ersten Hauptoberfläche des zweiten Substrats, (d) Verbinden des ersten und zweiten Substrats an den ersten Hauptoberflächen mit den ersten bis dritten dielektrischen Schichten nach innen, (e) selektives Entfernen des zweiten Substrats, der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht, um dadurch die erste dielektrische Schicht im dritten Bereich freizulegen, und (f) Bilden einer ersten Halbleiterschicht mit einem relativ niedrigen Widerstand und einer zweiten Halbleiterschicht in der zweiten Hauptoberfläche des zweiten Substrats von einer Seite der zweiten Hauptoberfläche des zweiten Substrats unter Verwendung der ersten dielektrischen Schicht im dritten Bereich als Referenzmusterungsposition so, daß sich die erste Halbleiterschicht in einer dem ersten Bereich gegenüberliegenden Weise und die zweite Halbleiterschicht in einer dem zweiten Bereich gegenüberliegenden Weise befindet, auf.
Nach einem Siebzehnfen Aspekt der Erfindung weist ein Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element die Schritte: (a) Vorbereiten eines ersten Substrats mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche und eines zweiten Substrats eines ersten Leitfähigkeitstyps, das eine erste und eine zweite Hauptoberfläche sowie einen relativ hohen Widerstand hat, (b) Bilden einer ersten dielektrischen Schicht auf der ersten Hauptoberfläche des ersten Substrats, (c) Bilden einer zweiten dielektrischen Schicht auf der ersten Hauptoberfläche des zweiten Substrats, die einen relativ dünnen ersten Bereich, einen relativ dicken zweiten Bereich und einen relativ dünnen dritten Bereich, der außerhalb des zweiten Bereichs angeordnet ist, aufweist, so daß die zweite dielektrische Schicht einen konkaven Abschnitt im ersten und dritten Bereich bildet, (d) Verbinden des ersten und zweiten Substrats an den ersten Hauptoberflächen mit der ersten und zweiten dielektrischen Schicht nach innen, (e) selektives Entfernen des zweiten Substrats, der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht, um dadurch die erste dielektrische Schicht im dritten Bereich freizulegen, und (f) Bilden einer ersten Halbleiterschicht mit einem relativ niedrigen Widerstand und einer zweiten Halbleiterschicht in der zweiten Hauptoberfläche des zweiten Substrats von einer Seite der zweiten Hauptoberfläche des zweiten Substrats unter Verwendung der ersten dielektrischen Schicht im dritten Bereich als Referenzmusterungsposition so, daß sich die erste Halbleiterschicht in einer dem ersten Bereich gegenüberliegenden Weise und die zweite Halbleiterschicht in einer dem zweiten Bereich gegenüberliegenden Weise befindet, auf.
Nach einem achtzehnten Aspekt der Erfindung weist ein Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element die Schritte: (a) Vorbereiten eines ersten Substrats mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, das in der ersten Hauptoberfläche einen relativ dünnen ersten Bereich, einen relativ dicken zweiten Bereich, der den ersten Bereich umgibt, und einen relativ dünnen dritten Bereich, der außerhalb des zweiten Bereichs angeordnet ist, aufweist, (b) Vorbereiten eines zweiten Substrats eines ersten Leitfähigkeitstyps, das eine erste und eine zweite Hauptoberfläche sowie einen relativ hohen Widerstand hat, (c) Bilden einer ersten dielektrischen Schicht auf der ersten Hauptoberfläche des ersten Substrats so, daß die erste dielektrische Schicht einen konkaven Abschnitt im ersten und dritten Bereich bildet, (d) Bilden einer zweiten dielektrischen Schicht auf der ersten Hauptoberfläche des zweiten Substrats, (e) Verbinden des ersten und zweiten Substrats an den ersten Hauptoberflächen mit der ersten und zweiten dielektrischen Schicht nach innen, (f) selektives Entfernen des zweiten Substrats, der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht, um dadurch die erste dielektrische Schicht im dritten Bereich freizulegen, und (g) Bilden einer ersten Halbleiterschicht mit einem relativ niedrigen Widerstand und einer zweiten Halbleiterschicht in der zweiten Hauptoberfläche des zweiten Substrats von einer Seite der zweiten Hauptoberfläche des zweiten Substrats unter Verwendung der ersten dielektrischen Schicht im dritten Bereich als Referenzmusterungsposition so, daß sich die erste Halbleiterschicht in einer dem ersten Bereich gegenüberliegenden Weise und die zweite Halbleiterschicht in einer dem zweiten Bereich gegenüberliegenden Weise befindet, auf.
Damit stellt die dielektrische Schicht einen großen Spannungsabfall in ihrem ersten Bereich sicher, der die Durchbruchspannung der Halbleitervorrichtung bestimmt. In ihrem zweiten Bereich, der den RESURF-Effekt beeinflußt, mindert die dielektrische Schicht die Feldkonzentration, die zwischen der ersten und dritten Halbleiterschicht auftritt.
Der dritte Bereich dient als Ausrichtungsmarke zur Verwendung während der Herstellung der ersten Halbleiterschicht auf dem ersten Bereich.
Daher ist es entsprechend der Vorrichtung nach den Aspekten der vorliegenden Erfindung möglich, eine Verschlechterung des RESURF- Effekts zu verhindern und den Spannungsabfall zu erhöhen. Somit wird die Durchbruchspannung der Halbleitervorrichtung verbessert.
Nach den Verfahren entsprechend den Aspekten der vorliegenden Erfindung können Halbleitervorrichtungen mit einer Isolierung durch ein dielektrisches Element entsprechend den Vorrichtungen nach den angeführten Aspekten gebildet werden. Insbesondere ist die Bildung der ersten Halbleiterschicht in einer dem ersten Bereich der dielektrischen Schicht gegenüberliegenden Weise einfach.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 einen perspektivischen Querschnitt einer ersten bevorzugten Ausführungsform der Erfindung;
Fig. 2 einen Querschnitt der ersten bevorzugten Ausführungsform;
Fig. 3 einen Querschnitt zur Erläuterung der ersten bevorzugten Ausführungsform;
Fig. 4 einen Graphen zur Erläuterung der ersten bevorzugten Ausführungsform;
Fig. 5 einen Querschnitt zur Erläuterung der ersten bevorzugten Ausführungsform;
Fig. 6 und 7 Graphen zur Erläuterung der ersten bevorzugten Ausführungsform;
Fig. 8 einen perspektivischen Querschnitt einer zweiten bevorzugten Ausführungsform der Erfindung;
Fig. 9 einen Querschnitt der zweiten bevorzugten Ausführungsform;
Fig. 10 einen Querschnitt zur Erläuterung der zweiten bevorzugten Ausführungsform;
Fig. 11 einen Graphen zur Erläuterung der zweiten bevorzugten Ausführungsform;
Fig. 12 einen Querschnitt zur Erläuterung der zweiten bevorzugten Ausführungsform;
Fig. 13 und 14 Graphen zur Erläuterung der zweiten bevorzugten Ausführungsform;
Fig. 15 einen perspektivischen Querschnitt einer dritten bevorzugten Ausführungsform der Erfindung;
Fig. 16 einen Querschnitt der dritten bevorzugten Ausführungsform;
Fig. 17 bis 22 Querschnitte einer vierten bevorzugten Ausführungsform;
Fig. 23 bis 25 Querschnitte einer fünften bevorzugten Ausführungsform;
Fig. 26 bis 28 Querschnitte einer sechsten bevorzugten Ausführungsform;
Fig. 29 einen perspektivischen Querschnitt einer siebten bevorzugten Ausführungsform der Erfindung;
Fig. 30 und 31 Querschnitte der siebten bevorzugten Ausführungsform;
Fig. 32 einen Graphen zur Erläuterung der siebten bevorzugten Ausführungsform;
Fig. 33 einen Querschnitt zur Erläuterung der siebten bevorzugten Ausführungsform;
Fig. 34 einen Graphen zur Erläuterung der siebten bevorzugten Ausführungsform;
Fig. 35 einen perspektivischen Querschnitt einer achten bevorzugten Ausführungsform der Erfindung;
Fig. 36 einen Querschnitt der achten bevorzugten Ausführungsform;
Fig. 37 einen perspektivischen Querschnitt einer neunten bevorzugten Ausführungsform der Erfindung;
Fig. 38 einen Querschnitt der neunten bevorzugten Ausführungsform;
Fig. 39 einen perspektivischen Querschnitt einer zehnten bevorzugten Ausführungsform der Erfindung;
Fig. 40 einen Querschnitt der zehnten bevorzugten Ausführungsform;
Fig. 41 bis 43 Querschnitte zur Erläuterung der zehnten bevorzugten Ausführungsform;
Fig. 44 einen perspektivischen Querschnitt einer elften bevorzugten Ausführungsform der Erfindung;
Fig. 45 einen Querschnitt der elften bevorzugten Ausführungsform;
Fig. 46 einen perspektivischen Querschnitt einer zwölften bevorzugten Ausführungsform der Erfindung;
Fig. 47 einen Querschnitt der zwölften bevorzugten Ausführungsform;
Fig. 48 einen perspektivischen Querschnitt einer dreizehnten bevorzugten Ausführungsform der Erfindung;
Fig. 49 einen Querschnitt der dreizehnten bevorzugten Ausführungsform;
Fig. 50 einen perspektivischen Querschnitt einer vierzehnten bevorzugten Ausführungsform der Erfindung;
Fig. 51 einen Querschnitt der vierzehnten bevorzugten Ausführungsform;
Fig. 52 bis 54 Querschnitte einer Halbleitervorrichtung;
Fig. 55 einen Graphen zur Erläuterung der Halbleitervorrichtung;
Fig. 56 einen Querschnitt der Halbleitervorrichtung; und
Fig. 57 einen Graphen zur Erläuterung der Halbleitervorrichtung.
(Bevorzugte Ausführungsformen einer Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element) Erste bevorzugte Ausführungsform
Die Fig. 1 und 2 zeigen einen perspektivischen Querschnitt bzw. den Querschnitt einer Halbleitervorrichtung 100 mit einer Isolierung durch ein dielektrisches Element. Auf den Deck- und Bodenflächen eines Halbleitersubstrats 1 sind eine dielektrische Schicht 3 bzw. eine rückseitige Elektrode 8 gebildet. Eine n⁻-Halbleiterschicht 2 ist auf der Deckfläche der dielektrischen Schicht 3 gebildet. Die dielektrische Schicht 3 isoliert das Halbleitersubstrat 1 dielektrisch von der n⁻-Halbleiterschicht 2. Die n⁻- Halbleiterschicht 2 ist durch einen Isolierfilm 9 in einen vorbestimmten Bereich abgegrenzt.
In der Deckfläche der n⁻-Halbleiterschicht 2 ist im abgegrenzten vorbestimmten Bereich ein n⁺-Halbleiterbereich 4 mit einem geringeren Widerstand als der Widerstand der n⁻-Halbleiterschicht 2 gebildet, wobei die n⁻-Halbleiterschicht 2 von einem p⁺- Halbleiterbereich 5 umgeben ist. Der p⁺-Halbleiterbereich 5 ist selektiv auf der Deckfläche der n⁻-Halbleiterschicht 2 gebildet.
Der n⁺-Halbleiterbereich 4 und der p⁺-Halbleiterbereich 5 sind jeweils mit einer Elektrode 6 und einer Elektrode 7 verbunden. Die Elektroden sind durch einen Isolierfilm 11 voneinander isoliert. Weil die Elektroden 6 und 7 bei dieser bevorzugten Ausführungsform als Kathoden- bzw. Anodenelektrode wirken, werden sie im weiteren als "Kathodenelektrode 6" bzw. "Anodenelektrode 7" bezeichnet.
Die dielektrische Schicht 3 besteht aus einem relativ dicken ersten Bereich 3a und einem relativ dünnen zweiten Bereich 3b. Der n⁺- Halbleiterbereich befindet sich über dem ersten Bereich 3a und belegt einen schmaleren Bereich als der erste Bereich 3a. Fig. 3 zeigt einen Querschnitt, der den Betrieb der Halbleitervorrichtung 100 mit einer Isolierung durch ein dielektrisches Element darstellt. Wenn die Anodenelektrode 7 und die rückseitige Elektrode 8 beide auf 0V gehalten werden und an die Kathodenelektrode 6 eine allmählich steigende positive Spannung angelegt wird, wächst die Verarmungsschicht 41a von einem pn- Übergang zwischen der n⁻-Halbleiterschicht 2 und dem p⁺- Halbleiterbereich 5. Wenn dies geschieht, erstreckt sich zusätzlich zur Verarmungsschicht 41a eine weitere Verarmungsschicht 41b von der Schnittstelle zwischen der n⁻-Halbleiterschicht 2 und der dielektrischen Schicht 3 zur Deckfläche der n⁻-Halbleiterschicht 2, weil das Halbleitersubstrat 1 durch die dielektrische Schicht 3 als Feldplatte wirkt. Dadurch tritt der RESURF-Effekt auf, der die Konzentration des elektrischen Feldes am pn-Übergang zwischen der n- Halbleiterschicht 2 und dem p⁺-Halbleiterbereich 5 mildert. Um eine Feldkonzentrierung zu vermeiden, weist die dielektrische Schicht 3 bevorzugterweise eine glatte Kante an der Grenze 31 zwischen dem ersten und zweiten Bereich 3a, 3b auf.
Fig. 4 zeigt die Abhängigkeit der elektrischen Feldstärke in Tiefenrichtung der Halbleitervorrichtung von der Dicke der Vorrichtung, wobei die Abhängigkeit an einem Punkt aufgenommen wird, der weit genug vom p⁺-Halbleiterbereich 5 entfernt ist, d. h. entsprechend dem A-A-Querschnitt in Fig. 3. Im Graphen ist x die (Wachstums-) Dicke der Verarmungsschicht 41a, t0 die Dicke der dielektrischen Schicht 3 und der Ursprung der Abszisse ist die Deckfläche der n⁻-Halbleiterschicht 2.
Wie für die Halbleitervorrichtung 200 mit einer Isolierung durch ein dielektrisches Element wird der volle Spannungsabfall V im A-A- Querschnitt durch GI. 1 ausgedrückt. Selbst wenn der volle Spannungsabfall V gleich ist, wird das Wachstum der Verarmungsschicht 41a klein, wenn die Dicke t0 der dielektrischen Schicht ansteigt.
Andererseits bestimmt der Lawinendurchbruch aufgrund der Feldkonzentration an der Schnittstelle zwischen der n⁻- Halbleiterschicht 2 und der dielektrischen Schicht 3 unmittelbar unter dem n⁺-Halbleiterbereich 4 die Durchbruchspannung der Halbleitervorrichtung 100, wenn ein Lawinendurchbruch weder aufgrund der Feldkonzentration am pn-Übergang zwischen der n⁻- Halbleiterschicht 2 und dem p⁺-Halbleiterbereich 5 noch wegen der Feldkonzentration an der Schnittstelle zwischen der n⁻- Halbleiterschicht 2 und dem n⁺-Halbleiterbereich 4 auftritt. Um eine Halbleitervorrichtung 100 zu erhalten, die diese Bedingung erfüllt, muß der Abstand L zwischen dem p⁺-Halbleiterbereich 5 und dem n⁺- Halbleiterbereich 4 groß genug und die Dicke d sowie die Fremdatomkonzentration N der n⁻-Halbleiterschicht 2 muß optimal sein. Beispielsweise wird der Abstand L auf 100 bis 300 µm eingestellt.
Fig. 5 zeigt einen Querschnitt, der den Betrieb der Halbleitervorrichtung 100 mit einer Isolierung durch ein dielektrisches Element darstellt, die die oben gestellte Bedingung erfüllt. Es ist allgemein bekannt, daß die Feldkonzentration, die an der Schnittstelle zwischen der n⁻-Halbleiterschicht 2 und der dielektrischen Schicht 3 auftritt, die Lawinendurchbruchbedingung genau dann erfüllt, wenn die n⁻-Halbleiterschicht 2 von ihrer Schnittstelle mit der dielektrischen Schicht 3 bis zu ihrer Oberfläche verarmt ist. In Fig. 5 hat die Verarmungsschicht 41 den n⁺-Halbleiterbereich 4 erreicht, wodurch die n⁻-Halbleiterschicht vollständig verarmt ist.
Die Durchbruchspannung V unter einer solchen Bedingung ist der vollständige Spannungsabfall in Tiefenrichtung, wie er unmittelbar unter dem n⁺-Halbleiterbereich 4 auftritt, d. h. am B-B-Querschnitt der Fig. 5. Wenn die Dicke des n⁺-Halbleiterbereichs 4 nicht betrachtet wird, ist die Durchbruchspannung V gegeben als:
V = Ecr · (d/2 + ε2 · t1 / ε3) (6)
worin t1: Dicke der dielektrischen Schicht im ersten Bereich 3a [cm].
Diese Beziehung ist Gl. 2, die die Halbleitervorrichtung 100 mit einer Isolierung durch ein dielektrisches Element betrifft, äquivalent, wenn t0 durch t1 ersetzt wird.
Fig. 6 zeigt die Abhängigkeit der elektrischen Feldstärke in Tiefenrichtung durch die Vorrichtung hindurch von der Dicke der Vorrichtung, wie sie am B-B-Querschnitt aufgenommen wird. Wie der Graph zeigt, wird die kritische elektrische Feldstärke Ecr an der Schnittstelle zwischen der n⁻-Halbleiterschicht 2 und der dielektrischen Schicht 3 erreicht (d. h. in einem Abstand d vom Ursprung in Richtung zur Elektrode 8).
Aus den Gl. 1 und 6 ist ersichtlich, daß die Durchbruchspannung höher wird, wenn man die Dicke t0 der dielektrischen Schicht 3 im zweiten Bereich 3b relativ dünn macht, um den RESURF-Effekt nicht zu verschlechtern, und die Dicke t1 der dielektrischen Schicht 3 im ersten Bereich 3a relativ dick macht, um den Spannungsabfall zu erhöhen.
Fig. 7 zeigt einen Graphen, der die Simulation des Anstiegs der Durchbruchspannung mit einem Anstieg der Dicke der dielektrischen Schicht 3 im ersten Bereich 3a darstellt. Die Dicke t0 der dielektrischen Schicht 3 im zweiten Bereich 3b ist auf 4 µm und die Dielektrizitätskonstante ε3 in diesem Bereich ist auf 3,9 (was der Dielektrizitätskonstante eines Siliziumoxidfilms entspricht) festgelegt. Für die n⁻-Halbleiterschicht 2 sind die Dicke d und die Dielektrizitätskonstante ε2 auf 4 µm bzw. 11,7 (was der Dielektrizitätskonstante eines Siliziumoxidfilms entspricht) festgelegt. Es wird angenommen, daß der erste Bereich 3a einen Kreis mit einem Radius von 40 µm und der n⁺-Halbleiterbereich 4 unmittelbar auf dem ersten Bereich 3a einen Kreis mit einem Radius von 10 µm darstellt. Wenn die Dicke t1 des ersten Bereichs 3a 4 µm beträgt, entsprechen die Dimensionen denen einer bekannten Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element.
Wie aus dem Graphen ersichtlich ist, zeigt die Durchbruchspannung einen ungefähr linearen Anstieg mit der Dicke t1 der dielektrischen Schicht 3 im ersten Bereich 3a. Das ist ein Nachweis für den Effekt der ersten bevorzugten Ausführungsform.
Zweite bevorzugte Ausführungsform
Die Fig. 8 und 9 zeigen einen perspektivischen Querschnitt bzw. den Querschnitt einer Halbleitervorrichtung 101 mit einer Isolierung durch ein dielektrisches Element nach einer zweiten bevorzugte Ausführungsform der vorliegenden Erfindung. Das Halbleitersubstrat 1, die n⁻-Halbleiterschicht 2, die dielektrische Schicht 3 selbst als auch die ersten und zweiten Bereiche 3a und 3b, der n⁺- Halbleiterbereich 4, der p⁺-Halbleiterbereich 5, die Elektroden 6 und 7, die rückseitige Elektrode 8 und der Isolierfilm 9 sind so angeordnet, wie das auch bei der ersten bevorzugten Ausführungsform der Fall ist. Auch bei dieser bevorzugten Ausführungsform wirken die Elektroden 6 und 7 als Kathoden- bzw. Anodenelektrode, und daher werden die Elektroden 6 und 7 im weiteren als "Kathodenelektrode 6" bzw. "Anodenelektrode 7" bezeichnet.
Im ersten Bereich 3a weist die dielektrische Schicht 3 eine Stapelstruktur auf, bei der dielektrische Elementstreifen 3c und 10 aufeinander geschichtet sind. Bei der zweiten bevorzugten Ausführungsform stellt der dielektrische Elementstreifen 10 einen luftgefüllten oder Vakuumhohlraum dar.
Fig. 10 zeigt einen Querschnitt, der den Betrieb der Halbleitervorrichtung 101 mit einer Isolierung durch ein dielektrisches Element darstellt.
Wenn sowohl die Anodenelektrode 7 als auch die rückseitige Elektrode 8 auf 0V gehalten werden und an die Kathodenelektrode 6 eine allmählich steigende positive Spannung angelegt wird, wird ähnlich wie bei der ersten bevorzugten Ausführungsform das elektrische Feld am pn-Übergang zwischen der n⁻-Halbleiterschicht 2 und dem p⁺- Halbleiterbereich 5 aufgrund des RESURF-Effekt gemildert.
Fig. 11 zeigt die Abhängigkeit der elektrischen Feldstärke in Tiefenrichtung der Halbleitervorrichtung von der Dicke der Vorrichtung, wobei die Abhängigkeit an einem Punkt aufgenommen wird, der weit genug vom p⁺-Halbleiterbereich 5 entfernt ist, d. h. entsprechend dem C-C-Querschnitt in Fig. 10. Wie bei der Halbleitervorrichtung 200 mit einer Isolierung durch ein dielektrisches Element wird der volle Spannungsabfall V im C-C- Querschnitt durch Gl. 1 ausgedrückt. Daher stimmen die Graphen der Fig. 11 und 55 überein.
Wie bei der ersten Ausführungsform wird durch Trennen des p⁺- Halbleiterbereichs 5 vom n⁺-Halbleiterbereich 4 durch einen ausreichenden Abstand L und durch Optimieren der Dicke d und der Fremdatomkonzentration N der n⁻-Halbleiterschicht 2 ein Lawinendurchbruch verhindert, der sonst aufgrund der Feldkonzentration am pn-Übergang zwischen der n⁻-Halbleiterschicht 2 und dem p⁺-Halbleiterbereich 5 oder wegen der Feldkonzentration an der Schnittstelle zwischen der n⁻-Halbleiterschicht 2 und dem n⁺- Halbleiterbereich 4 auftreten würde. Daher ist es möglich, daß die Durchbruchspannung der Halbleitervorrichtung 101 mit einer Isolierung durch ein dielektrisches Element durch den Lawinendurchbruch aufgrund der Feldkonzentration an der Schnittstelle zwischen der n⁻-Halbleiterschicht 2 und der dielektrischen Schicht 3 unmittelbar unter dem n⁺-Halbleiterbereich 4 bestimmt wird.
Fig. 12 zeigt einen Querschnitt, der den Betrieb der Halbleitervorrichtung 101 mit einer Isolierung durch ein dielektrisches Element unter der oben gestellten Bedingung darstellt. Wie oben bereits unter Bezugnahme auf die erste Ausführungsform erwähnt worden ist, ist allgemein bekannt, daß die Bedingungen, die die Durchbruchspannung bestimmen, optimal werden, wenn die n⁻-Halbleiterschicht 2 von ihrer Schnittstelle mit der dielektrischen Schicht 3 bis zu ihrer Oberfläche verarmt ist, falls die Feldkonzentration, die an der Schnittstelle zwischen der n⁻- Halbleiterschicht 2 und der dielektrischen Schicht 3 auftritt, genau die Lawinendurchbruchbedingung erfüllen. In diesem Fall ist die Durchbruchspannung V gegeben als:
V = Ecr (d/2 + ε2 · t1 / ε3 + ε2 · t2 / ε10) (6)
worin t1 (=t0-t2): Dicke des dielektrischen Elementstreifens 3 im ersten Bereich 3a
t2: Dicke des dielektrischen Elementstreifens 10 [cm]
ε10: Dielektrizitätskonstante des dielektrischen Elementstreifens 10.
Gl. 7 nimmt an, daß die Dicke t1 des dielektrischen Elementstreifens 3c gleich der Summe der Dicken seiner zwei Abschnitte ist, die den dielektrischen Elementstreifen 10 einschließen.
Fig. 13 zeigt die Abhängigkeit der elektrischen Feldstärke in Vorrichtung, wobei die Abhängigkeit unmittelbar unterhalb des n⁺- Halbleiterbereichs 4 aufgenommen ist, d. h. am D-D-Querschnitt von Fig. 12. Weil die Dielektrizitätskonstante ε10 innerhalb des dielektrischen Elementstreifens 10 (des Abschnitts mit der Breite t2) niedriger als die Dielektrizitätskonstante ε3 des dielektrischen Elementstreifens 3c ist, wird die elektrische Feldstärke groß. Selbst wenn die Summe der Dicken der dielektrischen Elementstreifen 3c und 10 (t1 + t2) im ersten Bereich 3a gleich der Dicke t0 im zweiten Bereich 3b ist, d. h. selbst wenn die Halbleitervorrichtung 101 mit einer Isolierung durch ein dielektrisches Element allein hinsichtlich der Dicke scheinbar identisch mit der Halbleitervorrichtung 200 mit einer Isolierung durch ein dielektrisches Element ist, weist die Halbleitervorrichtung 101 daher eine verbesserte Durchbruchspannung auf.
Wie die GI. 1 und 7 angeben, wird der Spannungsabfall erhöht und dadurch die Durchbruchspannung vergrößert, indem man die Dielektrizitätskonstante der dielektrischen Schicht 3 im zweiten Bereich 3b relativ hoch macht, um dadurch sicherzustellen, daß der RESURF-Effekt nicht vermindert wird, und die Dielektrizitätskonstante der dielektrischen Schicht 3 im ersten Bereich 3a relativ niedrig macht.
Aus einem Vergleich der Gl. 2 mit Gl. 6 oder der Gl. 2 mit Gl. 7 ist ersichtlich, daß die Erfindung wirksam ist, wenn der Wert, den man durch Teilen der Dicke der dielektrischen Schicht 3 durch die Dielektrizitätskonstante der dielektrischen Schicht 3 im ersten Bereich 3a erhält, größer als der Wert im zweiten Bereich 3b ist. Das wird durch Untersuchen des Simulationsergebnisses für die zweite bevorzugte Ausführungsform im Licht des Simulationsergebnisses für die erste bevorzugte Ausführungsform (Fig. 7) bestätigt.
Fig. 14 zeigt einen Graphen der simulierten Effekte der zweiten bevorzugten Ausführungsform zusammen mit den simulierten Effekte der ersten bevorzugten Ausführungsform, die in Fig. 7 dargestellt sind.
Die simulierten Effekte der ersten bevorzugten Ausführungsform sind als schwarze Punkte und die der zweiten bevorzugten Ausführungsform als Kreise angegeben. Die Dicke t0 und die Dielektrizitätskonstante ε3 der dielektrischen Schicht 3 im zweiten Bereich 3b sind wie die in Fig. 7 gezeigten festgelegt, genauso wie die Dicke d und die Dielektrizitätskonstante ε2 der n⁻-Halbleiterschicht 2. Es wird angenommen, daß der erste Bereich 3a ein Kreis mit einem Radius von 40 µm darstellt, die Dicke des dielektrischen Elementstreifens 10 1 µm und die Dicke des dielektrischen Elementstreifens 3c 3 µm beträgt. Der n⁺-Halbleiterbereich 4 unmittelbar auf dem ersten Bereich 3a wird als Kreis mit einem Radius von 10 µm angenommen.
Durch Anwenden der Simulationsergebnisses auf den Fall, daß die Dielektrizitätskonstante des dielektrischen Elementstreifens 10 gleich 1 ist (d. h. der dielektrische Elementstreifen 10 stellt einen Hohlraum dar) und die dielektrische Schicht 3 überall durch einen Siliziumoxidfilm gebildet wird, der eine Dielektrizitätskonstante von 3,9 aufweist, ergibt sich aus Gl. 7 die Dicke der dielektrischen Schicht 3 im ersten Bereich 3a zu 3+(1·3,9)=6,9 [µm]. Das bedeutet, daß die zweite bevorzugte Ausführungsform der ersten bevorzugten Ausführungsform entspricht, wenn diese so modifiziert wird, daß die Dicke t19431 00070 552 001000280000000200012000285915932000040 0002004326846 00004 59312< der dielektrischen Schicht 3 im ersten Bereich 3a gleich 6,9 µm beträgt. Das ist der Grund, weshalb die Simulationseffekte der zweiten bevorzugten Ausführungsform in Fig. 14 an einem Punkt aufgetragen sind, bei dem die Dicke t1 gleich 6,9 µm beträgt (Kreis). In Fig. 14 liegen die Simulationseffekte der zweiten bevorzugten Ausführungsform ungefähr auf einer Geraden durch die Simulationseffekte der ersten bevorzugten Ausführungsform. Das unterstützt die oben angeführte Schlußfolgerung, daß es möglich ist, die Effekte der vorliegenden Erfindung zu bestätigen, indem man den Wert ermittelt, den man durch Teilen der Dicke der dielektrischen Schicht 3 durch die Dielektrizitätskonstante der dielektrischen Schicht 3 erhält.
Dritte bevorzugte Ausführungsform
Wie am Ende der ersten und zweiten bevorzugten Ausführungsformen erläutert worden ist, werden die Effekte der vorliegenden Erfindung durch Vermindern der Dielektrizitätskonstante im ersten Bereich 3a, während die Dicke im ersten Bereich 3a erhöht wird, besser realisiert.
Die Fig. 15 und 16 zeigen einen perspektivischen Querschnitt bzw. den Querschnitt einer Halbleitervorrichtung 102 mit einer Isolierung durch ein dielektrisches Element nach einer dritten bevorzugte Ausführungsform der vorliegenden Erfindung. Der dielektrische Elementstreifen 10 besteht aus einem Hohlraum innerhalb der dielektrischen Schicht 3 unmittelbar unter dem n⁺-Halbleiterbereich 4, so daß der dielektrische Elementstreifen 10 einen größeren Bereich als der n⁺-Halbleiterbereich 4 belegt. Das Halbleitersubstrat 1, die n⁻-Halbleiterschicht 2, die dielektrische Schicht 3 selbst als auch die ersten und zweiten Bereiche 3a und 3b, der n⁺-Halbleiterbereich 4, der p⁺-Halbleiterbereich 5, die Elektroden 6 und 7, die rückseitige Elektrode 8 und der Isolierfilm 9 sind so angeordnet, wie das auch bei der ersten und zweiten bevorzugten Ausführungsform der Fall ist. Auch bei der dritten bevorzugten Ausführungsform wirken die Elektroden 6 und 7 als Kathoden- bzw. Anodenelektrode.
Die dritte bevorzugte Ausführungsform erfordert, daß die dielektrische Schicht 3 im ersten Bereich 3a eine Stapelstruktur aufweist, bei der dielektrische Elementstreifen 3c und 10 so aufeinander geschichtet sind, daß die Summe (t1 + t2) der Dicken der dielektrischen Elementstreifen 3c und 10 größer als die Dicke t0 der dielektrischen Schicht 3 im zweiten Bereich 3b ist.
Daher arbeitet die Halbleitervorrichtung nach der dritten bevorzugten Ausführungsform in derselben Weise wie die Halbleitervorrichtung nach der zweiten bevorzugten Ausführungsform. Weil die Summe (t1 + t2) der Dicken größer als die Dicke t0 ist, weist die Halbleitervorrichtung 102 mit einer Isolierung durch ein dielektrisches Element eine Durchbruchspannung auf, die gleich oder größer als die der Halbleitervorrichtung 101 mit einer Isolierung durch ein dielektrisches Element ist.
(Bevorzugte Ausführungsformen des Herstellungsverfahrens für eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element)
Während der Herstellung von einer der Halbleitervorrichtungen mit einer Isolierung durch ein dielektrisches Element nach der ersten bis dritten bevorzugten Ausführungsform muß der n⁺-Halbleiterbereich 4 über dem ersten Bereich 3a gebildet werden. Weil die n⁻- Halbleiterschicht 2 existiert, ist es jedoch schwierig, den ersten Bereich 3a auszurichten und ihn gleichzeitig direkt zu beobachten. Nach der vierten bis sechsten Ausführungsform wird ein dritter Bereich gebildet, der eine ähnliche Struktur wie der erste Bereich 3a aufweist. Durch Freilegen des dritten Bereichs und Verwenden desselben als Referenzelement für die Ausrichtung wird der erste Bereich 3a auf einfache Weise mit dem n⁺-Halbleiterbereich registriert.
Vierte bevorzugte Ausführungsform
Die vierte bevorzugte Ausführungsform liefert ein Herstellungsverfahren für die Halbleitervorrichtung 100 mit einer Isolierung durch ein dielektrisches Element nach der ersten bevorzugten Ausführungsform. Die Fig. 17 bis 22 sind Querschnitte der Halbleitervorrichtung 100 mit einer Isolierung durch ein dielektrisches Element während aufeinanderfolgender Stufen im Herstellungsverfahren.
Zuerst wird das Halbleitersubstrat 1 selektiv geätzt, um konkave Oberflächen 1a und 1d zu schaffen. Das Halbleitersubstrat 1 wird dann mit den konkaven Oberflächen 1a und 1d nach innen mit einem n⁻- Halbleitersubstrat 30 verbunden. Um die Substrate zu verbinden, wird Bor- oder ein anderes geeignetes Glas mit niedrigem Schmelzpunkt auf mindestens eine der zu verbindenden Oberflächen aufgebracht.
Während der Wärmebehandlung zum Verbinden der Substrate werden die Einbuchtungen der konkaven Oberflächen 1a und 1d mit Borglas 21 gefüllt, wodurch der erste Bereich 3a auf der konkaven Oberfläche 1a gebildet wird. Die konkave Oberflächen 1d entspricht dem oben angeführten dritten Bereich. Durch das Borglas 21 auf der konkaven Oberfläche 1d wird im dritten Bereich das Borglas 21 selektiv dick aufgebracht, weil der erste Bereich 3a dick ist.
Wenn ein thermischer Oxidfilm 22 auf der zu verbindenden Oberfläche des n⁻-Halbleitersubstrats 30 gebildet wird, diffundiert das im Borglas 21 enthaltene Bor nicht in das n⁻-Halbleitersubstrat 30 ein. Damit erhält man die in Fig. 17 dargestellte Struktur.
Anschließend wird das n⁻-Halbleitersubstrat 30 auf die gewünschte Dicke poliert, wodurch die n⁻-Halbleiterschicht 2 definiert wird. Dann wird ein Oxidfilm 23 abgeschieden und so gemustert, daß er über der konkaven Oberfläche 1d eine Öffnung aufweist. Durch den gemusterten Oxidfilm 23 mit der Öffnung wird die n⁻- Halbleiterschicht 2 geätzt, bis der Oxidfilm 22 freiliegt. Ferner werden die Oxidfilme 22 und 21 geeignet geätzt, um den restlichen Abschnitt 21a des Borglases 21 freizulegen. Damit erhält man die in Fig. 18 dargestellte Struktur.
Nun wird ein Oxidfilm 24 aufgebracht, der unter Verwendung des restlichen Abschnitt 21a ausgerichtet wird, und der Oxidfilm 24 wird gemustert. Durch den so gemusterten Oxidfilm 24 wird die n⁻- Halbleiterschicht 2 selektiv geätzt, um einen Graben 9a zu schaffen, der den thermischen Oxidfilm 22 erreicht. Damit erhält man die in Fig. 19 dargestellte Struktur.
Der Oxidfilm 24 wird entfernt. Nun folgt das Aufbringen eines weiteren Oxidfilms durch thermische Oxidation. Durch Rückätzen des neu gebildeten Oxidfilms wird der Graben 9a mit dem Isolierfilm 9 gefüllt. Damit erhält man die in Fig. 20 dargestellte Struktur.
Ein weiterer thermischer Oxidfilm 25 wird gebildet, der unter Verwendung des restlichen Abschnitts 21a ausgerichtet wird, und dieser Oxidfilm 25 wird gemustert. Unter Verwendung des gemusterten thermischen Oxidfilms 25 als Maske wird Bor implantiert und geglüht, um den p⁺-Halbleiterbereich 5 zu definieren. Durch eine ähnliche Ionenimplantierung und Glühen der dotierten Fremdatome wird der n⁺- Halbleiterbereich 4 geschaffen. Damit erhält man die in Fig. 21 dargestellte Struktur.
Der Oxidfilm 25 wird entfernt und der Isolierfilm 11 wird abgeschieden. Nach der Ausrichten unter Verwendung des restlichen Abschnitts 21a wird der Isolierfilm 11 gemustert. Damit werden der n⁺-Halbleiterbereich 4 und der p⁺-Halbleiterbereich 5 freigelegt. Anschließend werden durch Al-Si-Sputtern die Kathodenelektrode 6 und die Anodenelektrode 7 gebildet. Dann wird durch Metallbedampfung im Vakuum die rückseitige Elektrode 8 auf der Rückseite des Halbleitersubstrats 1 gebildet. Damit erhält man die in Fig. 22 dargestellte Struktur, die die Herstellung der Halbleitervorrichtung 100 mit einer Isolierung durch ein dielektrisches Element vollendet.
Fünfte bevorzugte Ausführungsform
Die fünfte bevorzugte Ausführungsform liefert ein Herstellungsverfahren für die Halbleitervorrichtung 101 mit einer Isolierung durch ein dielektrisches Element nach der zweiten bevorzugten Ausführungsform. Die Fig. 23 bis 25 sind Querschnitte der Halbleitervorrichtung 101 mit einer Isolierung durch ein dielektrisches Element während aufeinanderfolgender Stufen im Herstellungsverfahren.
Das Halbleitersubstrat 1 mit einem Oxidfilm 26a, der thermisch auf dem Halbleitersubstrat 1 gebildet worden ist, wird mit dem n⁻- Halbleitersubstrat 30 verbunden, das einen Oxidfilm 26b mit einem selektiv geätzten dünnen Abschnitt aufweist. Der geätzte dünne Abschnitt des Oxidfilms 26b entspricht dem dielektrischen Elementstreifen 3c der Halbleitervorrichtung 101 mit einer Isolierung durch ein dielektrisches Element. Von den Oxidfilmen 26a und 26b schließen die Abschnitte, die dem dielektrischen Elementstreifen 3c entsprechen, einen Hohlraum ein, der dem dielektrischen Elementstreifen 10 der Halbleitervorrichtung 101 mit einer Isolierung durch ein dielektrisches Element entspricht. Es sei bemerkt, daß der Oxidfilm 26b dort dünn geätzt wird, wo er keinen Abschnitt der Halbleitervorrichtung 101 mit einer Isolierung durch ein dielektrisches Element darstellt. Dieser dünne Abschnitt des Oxidfilms 26b dient als dielektrischer Elementstreifen 3d. Der Oxidfilm unmittelbar unter dem dielektrischen Elementstreifen 3d entspricht dem dritten Bereich, der oben erwähnt worden ist. Damit erhält man die in Fig. 23 dargestellte Struktur.
Anschließend wird das n⁻-Halbleitersubstrat 30 auf die gewünschte Dicke poliert, wodurch die n⁻-Halbleiterschicht 2 definiert wird. Dann wird ein Oxidfilm 23 abgeschieden und so gemustert, daß er über dem dielektrischen Elementstreifen 3d eine Öffnung aufweist. Durch den gemusterten Oxidfilm 23 wird die n⁻-Halbleiterschicht 2 geätzt, bis der Oxidfilm 26b freiliegt. Ferner wird der dielektrische Elementstreifen 3d geeignet geätzt, um den Oxidfilm 26b freizulegen. Damit erhält man die in Fig. 24 dargestellte Struktur.
Der Oxidfilm 23 wird entfernt, und dann wird ein Oxidfilm 24 aufgebracht, unter Verwendung der stufenförmigen Konfiguration der Oxidfilme 26a und 26b ausgerichtet und gemustert. Mit dem so gemusterten Oxidfilm 24 wird die n⁻-Halbleiterschicht 2 selektiv geätzt, um einen Graben 9a zu bilden, der den Oxidfilm 26b erreicht. Damit erhält man die in Fig. 25 dargestellte Struktur.
Anschließend werden Schritte wie die in den Fig. 20 bis 22 gezeigten ausgeführt, wodurch die Herstellung der Halbleitervorrichtung 100 mit einer Isolierung durch ein dielektrisches Element vollendet wird.
Sechste bevorzugte Ausführungsform
Die sechste bevorzugte Ausführungsform liefert ein Herstellungsverfahren für die Halbleitervorrichtung 102 mit einer Isolierung durch ein dielektrisches Element nach der dritten bevorzugten Ausführungsform. Die Fig. 26 bis 28 sind Querschnitte der Halbleitervorrichtung 102 mit einer Isolierung durch ein dielektrisches Element während aufeinanderfolgender Stufen im Herstellungsverfahren.
Zuerst wird das Halbleitersubstrat 1 selektiv geätzt, um konkave Oberflächen 1a und 1d zu schaffen. Das Halbleitersubstrat 1 wird dann an den Oberflächen, die die konkaven Oberflächen 1a und 1d enthalten, thermisch oxidiert, um dadurch einen Oxidfilm 27a zu bilden. Der Abschnitt des Oxidfilms 27a auf der konkaven Oberfläche 1a entspricht dem dielektrischen Elementstreifen 3c der Halbleitervorrichtung 102 mit einer Isolierung durch ein dielektrisches Element. Der Abschnitt des Oxidfilms 27a auf der konkaven Oberfläche 1d entspricht dem oben erwähnten dritten Bereich.
Das n⁻-Halbleitersubstrat 30 mit einem Oxidfilm 27b, der durch thermische Oxidation gebildet wird, wird mit den Oxidfilmen 27a und 27b nach innen mit dem Halbleitersubstrat 1 verbunden. Damit wird über der konkaven Oberfläche 1a ein Hohlraum entsprechend dem dielektrischen Elementstreifen 10 geschaffen. Somit erhält man die in Fig. 26 dargestellte Struktur.
Anschließend wird das n⁻-Halbleitersubstrat 30 auf die gewünschte Dicke poliert, wodurch die n⁻-Halbleiterschicht 2 definiert wird. Dann wird ein Oxidfilm 23 abgeschieden und so gemustert, daß er über dem dielektrischen Elementstreifen 3d eine Öffnung aufweist. Durch den gemusterten Oxidfilm 23 wird die n⁻-Halbleiterschicht 2 geätzt, bis der Oxidfilm 27b freiliegt. Ferner wird der Oxidfilm 27b geeignet geätzt, so daß ein Rest 27c des Oxidfilms 27a auf der konkaven Oberfläche 1d zurückbleibt. Damit erhält man die in Fig. 27 dargestellte Struktur.
Nachdem der Oxidfilm 23 entfernt worden ist, wird ein Oxidfilm 24 aufgebracht, unter Verwendung des restlichen Abschnitts 27c des Oxidfilms ausgerichtet und gemustert. Mit dem so gemusterten Oxidfilm 24 wird die n⁻-Halbleiterschicht 2 selektiv geätzt, um einen Graben 9a zu bilden, der den Oxidfilm 27b erreicht. Damit erhält man die in Fig. 28 dargestellte Struktur.
Durch das anschließende Ausführen von Schritten wie denen in den Fig. 20 bis 22 gezeigten wird die Herstellung der Halbleitervorrichtung 100 mit einer Isolierung durch ein dielektrisches Element vollendet.
(Anwendungen der Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element)
Obwohl die vorliegende Erfindung mit Bezug auf die erste bis dritte bevorzugte Ausführungsform erläutert worden ist, wobei eine Diode mit verbesserter Durchbruchspannung beschrieben worden ist, ist die vorliegende Erfindung nicht nur auf Dioden anwendbar, sondern auch auch andere Arten von Halbleitervorrichtungen, wie im folgenden beschrieben wird.
Siebte bevorzugte Ausführungsform
Die Fig. 29 und 30 zeigen einen perspektivischen Querschnitt bzw. den Querschnitt einer Halbleitervorrichtung 103 mit einer Isolierung durch ein dielektrisches Element nach einer siebten bevorzugten Ausführungsform der vorliegenden Erfindung. Das Halbleitersubstrat 1, die n⁻-Halbleiterschicht 2, die dielektrische Schicht 3 selbst als auch die ersten und zweiten Bereiche 3a und 3b, der n⁺- Halbleiterbereich 4, die Elektroden 6 und 7, die rückseitige Elektrode 8 und der Isolierfilm 9 sind so angeordnet, wie das auch bei der Halbleitervorrichtung 100 mit einer Isolierung durch ein dielektrisches Element nach der ersten bevorzugten Ausführungsform der Fall ist.
Die siebte bevorzugte Ausführungsform unterscheidet sich von der ersten bevorzugten Ausführungsform dahingehend, daß ein n⁺- Halbleiterbereich 12 selektiv auf der Deckfläche des p⁺- Halbleiterbereichs 5 gebildet und mit der Elektrode 7 als dem p⁺- Halbleiterbereich 5 verbunden ist. In einem Bereich näher bei der Elektrode 6 als bei der Elektrode 7 weist der Isolierfilm 11 eine Gate-Elektrode 14 auf. Der Isolierfilm 11 ist z. B. aus einem Oxidfilm gebildet. Unmittelbar unter der Gate-Elektrode 14 wirkt der Isolierfilm als Gate-Oxidfilm 13.
Die Gate-Elektrode 14 liegt dem p⁺-Halbleiterbereich 5, dem n⁺- Halbleiterbereich 12 und der n⁻-Halbleiterschicht 2, getrennt durch den Gate-Oxidfilm 13, gegenüber, wodurch die Halbleitervorrichtung 103 mit einer Isolierung durch ein dielektrisches Element als n- Kanal MOS-Transistor wirkt. Daher wirken die Elektrode 7 als Source- Elektrode und die Elektrode 6 als Drain-Elektrode, und somit werden diese Elektroden im folgenden als "Drain-Elektrode 6" bzw. "Source- Elektrode 7" bezeichnet.
Zunächst wird der Betrieb des n-Kanal MOS-Transistors in seinem Sperrzustand beschrieben. Fig. 31 zeigt einen Querschnitt zur Erläuterung des Betriebs der Halbleitervorrichtung 103 mit einer Isolierung durch ein dielektrisches Element. Wenn die Source- Elektrode 7, die rückseitige Elektrode 8 und die Gate-Elektrode 14 alle auf 0V gehalten werden, dann invertiert der Abschnitt des p⁺- Halbleiterbereichs unmittelbar unter der Gate-Elektrode 14 nicht zum n-Typ, so daß der n-Kanal MOS-Transistor nicht-leitend bleibt.
Wenn eine allmählich ansteigende positive Spannung an die Drain- Elektrode 6 angelegt wird, wird aufgrund des RESURF-Effekts ähnlich der ersten bevorzugten Ausführungsform das elektrische Feld am pn- Übergang zwischen der n⁻-Halbleiterschicht 2 und dem p⁺- Halbleiterbereich 5 gemildert. Ähnlich wie bei der ersten bevorzugten Ausführungsform wird durch Einstellen der Dicke t0 der dielektrischen Schicht 3 im zweiten Bereich 3b auf einen relativ kleinen Wert, um dadurch den RESURF-Effekt nicht einzuschränken, und durch Einstellen der Dicke t1 der dielektrischen Schicht 3 im ersten Bereich 3a auf einen relativ großen Wert, um dadurch den Spannungsabfall zu erhöhen, die Durchbruchspannung zwischen der Drain- und Source-Elektrode 6 und 7 verbessert.
Fig. 32 zeigt die Abhängigkeit der elektrischen Feldstärke in Tiefenrichtung der Halbleitervorrichtung von der Dicke der Vorrichtung, wobei die Abhängigkeit an einem Punkt aufgenommen wird, der weit genug vom p⁺-Halbleiterbereich 5 entfernt ist, d. h. entsprechend dem E-E-Querschnitt in Fig. 31. Wie bei der Halbleitervorrichtung 200 mit einer Isolierung durch ein dielektrisches Element wird der volle Spannungsabfall V im E-E- Querschnitt durch Gl. 1 ausgedrückt. Daher stimmen die Graphen der Fig. 32 und 55 überein.
Wie bei der ersten Ausführungsform wird durch Trennen des p⁺- Halbleiterbereichs 5 vom n⁺-Halbleiterbereich 4 durch einen ausreichenden Abstand L und durch Optimieren der Dicke d und der Fremdatomkonzentration N der n⁻-Halbleiterschicht 2 ein Lawinendurchbruch verhindert, der sonst aufgrund der Feldkonzentration am pn-Übergang zwischen der n⁻-Halbleiterschicht 2 und dem p⁺-Halbleiterbereich 5 oder wegen der Feldkonzentration an der Schnittstelle zwischen der n⁻-Halbleiterschicht 2 und dem n⁺- Halbleiterbereich 4 auftreten würde. Daher ist es möglich, daß die Durchbruchspannung der Halbleitervorrichtung 103 mit einer Isolierung durch ein dielektrisches Element durch den Lawinendurchbruch aufgrund der Feldkonzentration an der Schnittstelle zwischen der n⁻-Halbleiterschicht 2 und der dielektrischen Schicht 3 unmittelbar unter dem n⁺-Halbleiterbereich 4 bestimmt wird.
Fig. 33 zeigt einen Querschnitt, der den Betrieb der Halbleitervorrichtung 103 mit einer Isolierung durch ein dielektrisches Element unter der oben gestellten Bedingung darstellt. Wie oben bereits unter Bezugnahme auf die erste Ausführungsform erwähnt worden ist, ist bekannt, daß die Bedingungen, die die Durchbruchspannung bestimmen, optimal werden, wenn die n⁻-Halbleiterschicht 2 von ihrer Schnittstelle mit der dielektrischen Schicht 3 bis zu ihrer Oberfläche verarmt ist, falls die Feldkonzentration, die an der Schnittstelle zwischen der n⁻- Halbleiterschicht 2 und der dielektrischen Schicht 3 auftritt, die Lawinendurchbruchbedingung erfüllen.
Die Durchbruchspannung V unter einer solchen Bedingung ist der vollständige Spannungsabfall in Tiefenrichtung, wie er unmittelbar unter dem n⁺-Halbleiterbereich 4 auftritt, d. h. am E-E-Querschnitt der Fig. 33. Daher kann die Durchbruchspannung V aus Gl. 6 wie bei der ersten bevorzugten Ausführungsform bestimmt werden. Die Verteilung der elektrischen Feldstärke in einem solchen Fall ist in Fig. 34 dargestellt, die eine ähnliche Verteilung wie Fig. 6 zeigt.
Wenn andererseits eine positive Spannung an die Gate-Elektrode 6 angelegt wird, dann invertiert der Abschnitt des p⁺- Halbleiterbereichs unmittelbar unter der Gate-Elektrode 14 zum n- Typ, so daß dort ein n-Kanal entsteht. Das ermöglicht es, daß Elektronen vom n⁺-Halbleiterbereich 12 über den im p⁺- Halbleiterbereich 5 gebildeten Kanal und die n⁻-Halbleiterschicht 2 zum n⁺-Halbleiterbereich 4 fließen. Dadurch schaltet der n-Kanal MOS-Transistor durch. Wenn das Potential der Gate-Elektrode 14 auf 0V geändert wird, dann sperrt n-Kanal MOS-Transistor erneut.
Achte bevorzugte Ausführungsform
Die Fig. 35 und 36 zeigen einen perspektivischen Querschnitt bzw. den Querschnitt einer Halbleitervorrichtung 104 mit einer Isolierung durch ein dielektrisches Element nach einer achten bevorzugten Ausführungsform der vorliegenden Erfindung. Das Halbleitersubstrat 1, die n⁻-Halbleiterschicht 2, die dielektrische Schicht 3 selbst als auch die ersten und zweiten Bereiche 3a und 3b, der n⁺- Halbleiterbereich 4, die Elektroden 6 und 7, die rückseitige Elektrode 8 und der Isolierfilm 9 sind so angeordnet, wie das auch bei der Halbleitervorrichtung 100 mit einer Isolierung durch ein dielektrisches Element nach der ersten bevorzugten Ausführungsform der Fall ist.
Im Vergleich zur Halbleitervorrichtung 100 mit einer Isolierung durch ein dielektrisches Element erstreckt sich der p⁺- Halbleiterbereich 5 der achten bevorzugten Ausführungsform weiter in Richtung der Elektrode 6. In der erweiterten Oberfläche des p⁺- Halbleiterbereichs 5 ist selektiv der n⁺-Halbleiterbereich 12 gebildet. Der Isolierfilm 11 weist einen Öffnung auf dem Abschnitt des n⁺-Halbleiterbereichs 12 auf. Durch die Öffnung ist eine Elektrode 71 so angeordnet, daß sie mit dem n⁺-Halbleiterbereich 12 verbunden ist.
Daher bilden der n⁺-Halbleiterbereich 12, der p⁺-Halbleiterbereich 5 und der n⁺-Halbleiterbereich 4 einen npn-Transistor. Im npn- Transistor dient die Elektrode 71 als Emitterelektrode, die Elektrode 6 als Kollektorelektrode und die Elektrode 7 als Basiselektrode. Daher werden im weiteren die Ausdrücke "Emitterelektrode 71", "Kollektorelektrode 6" und "Basiselektrode 7" benutzt.
Wenn die Emitter- und Basiselektroden 71 und 7 sowie die rückseitige Elektrode 8 jeweils auf 0V gehalten werden, und das positive Potential der Kollektorelektrode 6 allmählich erhöht wird, wird aufgrund des RESURF-Effekts ähnlich der ersten bevorzugten Ausführungsform das elektrische Feld am pn-Übergang zwischen der n⁻- Halbleiterschicht 2 und dem p⁺-Halbleiterbereich 5 gemildert. Weil in diesem Zustand keine Löcher vom p⁺-Halbleiterbereich 5 in den n⁺- Halbleiterbereich 12 wandern, bleibt der npn-Transistor nicht­ leitend. Damit erhält man ähnlich wie bei der ersten bevorzugten Ausführungsform eine verbesserte Durchbruchspannung.
Mit dem Anlegen eines positiven Potentials an die Basiselektrode 7 fließen Löcher vom p⁺-Halbleiterbereich 5 in den n⁺- Halbleiterbereich 12, wodurch der npn-Transistor durchgeschaltet wird. Durch Zurückführen der Basiselektrode 7 auf 0V sperrt der npn- Transistor erneut.
Neunte bevorzugte Ausführungsform
Die Fig. 37 und 38 zeigen einen perspektivischen Querschnitt bzw. den Querschnitt einer Halbleitervorrichtung 105 mit einer Isolierung durch ein dielektrisches Element nach einer neunten bevorzugten Ausführungsform der vorliegenden Erfindung. Das Halbleitersubstrat 1, die n⁻-Halbleiterschicht 2, die dielektrische Schicht 3 selbst als auch die ersten und zweiten Bereiche 3a und 3b, der n⁺- Halbleiterbereich 12, die Elektrode 7, die Gate-Elektrode 14, die rückseitige Elektrode 8 sowie die Isolierfilme 9 und 11 sind so angeordnet, wie das auch bei der Halbleitervorrichtung 103 mit einer Isolierung durch ein dielektrisches Element nach der siebten bevorzugten Ausführungsform der Fall ist.
Bei der neunten bevorzugten Ausführungsform ist ein p⁺- Halbleiterbereich 15 selektiv in der Deckfläche des n⁺- Halbleiterbereichs 4 gebildet und die Elektrode 6 ist über den p⁺- Halbleiterbereich 15 mit dem n⁺-Halbleiterbereich 4 verbunden. Das bedeutet, daß der n⁺-Halbleiterbereich 12, der p⁺-Halbleiterbereich 5, der n⁺-Halbleiterbereich 4 und der p⁺-Halbleiterbereich 15 in Kombination mit der Gate-Elektrode 14 und dem Gate-Oxidfilm 13 einen n-Kanal IGBT (Bipolartransistor mit isoliertem Gate) bilden. Im n- Kanal IGBT dient die Elektrode 7 als Emitterelektrode und die Elektrode 6 als Kollektorelektrode. Daher werden die Elektrode 6 und die Elektrode 7 im weiteren als "Emitterelektrode 7" und "Kollektorelektrode 6" bezeichnet.
Wenn die Emitterelektrode 7, die Gate-Elektrode 14 und die rückseitige Elektrode 8 alle auf 0V gehalten werden, und das an die Kollektorelektrode 6 angelegte positive Potential allmählich erhöht wird, wird aufgrund des RESURF-Effekts ähnlich der ersten bevorzugten Ausführungsform das elektrische Feld am pn-Übergang zwischen der n⁻-Halbleiterschicht 2 und dem p⁺-Halbleiterbereich 5 gemildert. Eine Verarmungsschicht erstreckt sich vom pn-Übergang aus. Wenn die Verarmungsschicht einmal den n⁺-Halbleiterbereich 4 erreicht, wächst die Verarmungsschicht jedoch nicht mehr über den n⁺-Halbleiterbereich 4 hinaus. Das verhindert einen Durchgriff.
Der p⁺-Halbleiterbereich 5 im Abschnitt unmittelbar unter der Gate- Elektrode 14 invertiert nicht zum n-Typ, so daß der n-Kanal IGBT- Transistor nicht-leitend bleibt. Daher wird wie bei der ersten bevorzugten Ausführungsform die Durchbruchspannung zwischen der Kollektor- und Emitterelektrode 6 und 7 verbessert, indem man die Dicke t0 der dielektrischen Schicht 3 im zweiten Bereich 3b relativ gering macht, um keine Verschlechterung des RESURF-Effekts sicherzustellen, und indem man die Dicke t1 der dielektrischen Schicht 3 im ersten Bereich 3a relativ groß macht, um den Spannungsabfall zu erhöhen.
Wenn andererseits eine positive Spannung an die Gate-Elektrode 14 angelegt wird, dann invertiert der Abschnitt des p⁺- Halbleiterbereichs 5 unmittelbar unter der Gate-Elektrode 14 zum n- Typ, so daß dort ein n-Kanal entsteht. Das ermöglicht es, daß Elektronen vom n⁺-Halbleiterbereich 12 über den im p⁺- Halbleiterbereich 5 gebildeten Kanal und die n⁻-Halbleiterschicht 2 zum n⁺-Halbleiterbereich 4 fließen. Durch das Auftreten des Elektronenflusses ergibt sich eine Implantierung von Löchern vom p⁺- Halbleiterbereich 15. Das verursacht wiederum eine Modulation der Leitfähigkeit der n⁻-Halbleiterschicht 2 und schaltet den n-Kanal IGBT-Transistor durch. Wenn das Potential der Gate-Elektrode 14 auf 0V geändert wird, dann sperrt n-Kanal IGBT-Transistor erneut.
Zehnte bevorzugte Ausführungsform
Die Fig. 39 und 40 zeigen einen perspektivischen Querschnitt bzw. den Querschnitt einer Halbleitervorrichtung 106 mit einer Isolierung durch ein dielektrisches Element nach einer zehnten bevorzugten Ausführungsform der vorliegenden Erfindung. Das Halbleitersubstrat 1, die n⁻-Halbleiterschicht 2, die dielektrische Schicht 3 selbst als auch die ersten und zweiten Bereiche 3a und 3b, der p⁺- Halbleiterbereich 5, die Elektroden 6 und 7, die rückseitige Elektrode 8 und der Isolierfilm 9 sind so angeordnet, wie das auch bei der Halbleitervorrichtung 100 mit einer Isolierung durch ein dielektrisches Element nach der ersten bevorzugten Ausführungsform der Fall ist.
Bei der zehnten bevorzugten Ausführungsform ist ein p⁺- Halbleiterbereich 15 selektiv auf der Deckfläche des n⁺- Halbleiterbereichs 4 gebildet und wie der n⁺-Halbleiterbereich 4 mit der Elektrode 6 verbunden. Entlang der Elektrode 6 ist eine Elektrode 14 gebildet, die im Isolierfilm 11 eingelassen ist. Sowohl der p⁺-Halbleiterbereich 15 als auch der n⁺-Halbleiterbereich 4 erstrecken sich unmittelbar unter der Elektrode 14.
In der Deckfläche der n⁻-Halbleiterschicht 2 ist ein p⁻- Halbleiterbereich 16 von der Umgebung des p⁺-Halbleiterbereichs 5 zum äußeren Rand der Elektrode 14 gebildet. Mit anderen Worten liegt die Elektrode 14 über den Isolierfilm 11 dem p⁻-Halbleiterbereich 16, der n⁻-Halbleiterschicht 2, dem n⁺-Halbleiterbereich 4 und dem p⁺-Halbleiterbereich 15 gegenüber. Der unmittelbar unter der Elektrode 14 befindliche Isolierfilm 11 ist z. B. aus einem Oxidfilm gebildet und wirkt als Gate-Oxidfilm 13.
Daher bilden der p⁻-Halbleiterbereich 16, die n⁻-Halbleiterschicht 2, der n⁺-Halbleiterbereich 4 und der p⁺-Halbleiterbereich 15 in Kombination mit der Elektrode 14 und dem Gate-Oxidfilm 13 einen p- Kanal MOS-Transistor. Im p-Kanal MOS-Transistor dient die Elektrode 7 als Drain-Elektrode, die Elektrode 6 als Source-Elektrode und die Elektrode 14 als Gate-Elektrode. Daher werden im weiteren die Ausdrücke "Drain-Elektrode 7", "Source-Elektrode 6" und "Gate- Elektrode 14" benutzt.
Fig. 41 zeigt einen Querschnitt, der den Betrieb der Halbleitervorrichtung 106 mit einer Isolierung durch ein dielektrisches Element darstellt. Wenn die Drain-Elektrode 7 und die rückseitige Elektrode 8 beide auf 0V gehalten werden, und ein allmählich ansteigendes positives Potential an die Source- und Gate- Elektroden 6 und 14 angelegt wird, wächst eine Verarmungsschicht 41a vom pn-Übergang zwischen der n⁻-Halbleiterschicht 2 und dem p⁺- Halbleiterbereich 5. Weil das Halbleitersubstrat 1 über die dielektrische Schicht 3 als Feldplatte wirkt, erstreckt sich zusätzlich zur Verarmungsschicht 41a eine weitere Verarmungsschicht 41b von der Schnittstelle zwischen der n⁻-Halbleiterschicht 2 und der dielektrischen Schicht 3 zur Deckfläche der n⁻-Halbleiterschicht 2.
Ferner erstreckt sich eine Verarmungsschicht 41c von der Schnittstelle zwischen dem p⁻-Halbleiterbereich 16 und der n⁻- Halbleiterschicht 2. Durch die relativ niedrige Fremdatomkonzentration erlaubt es der p⁻-Halbleiterbereich 16, daß die Verarmungsschicht 41c in sie hineinwächst. Damit vereinfachen die Verarmungsschichten 41b und 41c das Wachstum der Verarmungsschicht 41a, wodurch der RESURF-Effekt erreicht wird, der die elektrische Feldstärke am pn-Übergang zwischen der n⁻- Halbleiterschicht 2 und dem p⁺-Halbleiterbereich 5 mildert.
Wenn das an die Source-Elektrode 6 angelegte Potential angehoben wird, erstreckt sich die Verarmungsschicht 41c auch zur linken Seite, wie das in Fig. 42 dargestellt ist. Zuletzt sind die n⁻- Halbleiterschicht 2 und der p⁻-Halbleiterbereich 16 durch die Verarmungsschicht 41 vollständig verarmt, wie in Fig. 43 gezeigt ist.
Es wird bevorzugt, daß die Fremdatomkonzentration des p⁻- Halbleiterbereichs 16 so gesteuert wird, daß er auf diese Weise verarmt. Wenn sie wie bei der ersten bevorzugten Ausführungsform optimiert wird, ist die Ortsabhängigkeit der elektrischen Feldstärke so, wie sie in Fig. 6 gezeigt ist, die die erste bevorzugte Ausführungsform darstellt. Die Durchbruchspannung wird durch Gl. 6 ausgedrückt.
Daraus folgt, daß ähnlich wie bei der ersten bevorzugten Ausführungsform die Durchbruchspannung zwischen der Source- und Drain-Elektrode 6 und 7 verbessert wird, indem man die Dicke t0 der dielektrischen Schicht 3 im zweiten Bereich 3b relativ gering macht, um dadurch sicherzustellen, daß keine Verschlechterung des RESURF- Effekts auftritt, und indem man die Dicke t1 der dielektrischen Schicht 3 im ersten Bereich 3b relativ groß macht, um dadurch den Spannungsabfall zu erhöhen.
Durch Senken des Potentials der Gate-Elektrode 14 unter das Potential der Source-Elektrode 6 kehrt sich in den Deckflächen der n⁻-Halbleiterschicht 2 und des n⁺-Halbleiterbereichs 4 unmittelbar unter der Elektrode 14 die Leitfähigkeit in den p-Typ um. Dadurch wird ein Löcherstrom vom p⁺-Halbleiterbereich 15 über den p⁻- Halbleiterbereich 16 zum p⁺-Halbleiterbereich 5 erzeugt. Damit schaltet die Halbleitervorrichtung 106 mit einer Isolierung durch ein dielektrisches Element durch.
Die Halbleitervorrichtung 106 mit einer Isolierung durch ein dielektrisches Element sperrt, wenn die Gate-Elektrode 14 auf das Potential der Drain-Elektrode 7 zurückgenommen wird und folglich die p-Inversion auftritt.
Elfte bevorzugte Ausführungsform
Die Fig. 44 und 45 zeigen einen perspektivischen Querschnitt bzw. den Querschnitt einer Halbleitervorrichtung 107 mit einer Isolierung durch ein dielektrisches Element nach einer elften bevorzugten Ausführungsform der vorliegenden Erfindung. Die Struktur der Halbleitervorrichtung 107 mit einer Isolierung durch ein dielektrisches Element ist mit Ausnahme der Elektrode, die nicht nur direkt mit dem p⁺-Halbleiterbereich 15, sondern auch mit dem n⁺- Halbleiterbereich 4 verbunden ist, ähnlich der Struktur der Halbleitervorrichtung 105 mit einer Isolierung durch ein dielektrisches Element nach der neunten bevorzugten Ausführungsform. Damit arbeitet die Halbleitervorrichtung 107 mit einer Isolierung durch ein dielektrisches Element als n-Kanal IGBT. Ausgebaut als n- Kanal IGBT weist die Halbleitervorrichtung 107 mit einer Isolierung durch ein dielektrisches Element denselben Mechanismus zur Verhinderung eines Spannungsdurchbruchs auf wie die neunte bevorzugte Ausführungsform. Das bedeutet, daß die Vorrichtung die Durchbruchspannung hält, wenn die Emitterelektrode 7, die Gate- Elektrode 14 und die rückwärtige Elektrode 8 alle auf 0V gehalten werden, und das der Kollektorelektrode 6 zugeführte positive Potential allmählich erhöht wird. Damit sind auch für die elfte bevorzugte Ausführungsform dieselben Effekte sichergestellt wie für die neunte bevorzugte Ausführungsform.
Wenn andererseits eine positive Spannung an die Gate-Elektrode 14 angelegt wird, wird der p⁺-Halbleiterbereich 5 im Abschnitt unmittelbar unter der Gate-Elektrode 14 in den n-Typ invertiert, so daß dort ein Kanal erzeugt wird. Durch die n-Inversion tritt ein Elektronenstrom vom n⁺-Halbleiterbereich 12 über den im p⁺- Halbleiterbereich 5 erzeugten Kanal und die n⁻-Halbleiterschicht 2 zur Kollektorelektrode 6 auf.
Obwohl der Elektronenstrom eine niedrige Konzentration aufweist, fließt der Elektronenstrom über den n⁺-Halbleiterbereich 4 in die Kollektorelektrode 6. Sobald der Elektronenstrom dicht wird, tritt jedoch ein Spannungsabfall innerhalb des n⁺-Halbleiterbereichs 4 auf, wodurch zwischen den p⁺-Halbleiterbereich 15 und den n⁺- Halbleiterbereich 4 eine Vorwärtsspannung angelegt wird. Daher ergibt sich ein Löcherstrom vom p⁺-Halbleiterbereich 15 zur n⁻- Halbleiterschicht 2. Aufgrund des Löcherstroms wird die Leitfähigkeit der n⁻-Halbleiterschicht 2 moduliert, wodurch die Halbleitervorrichtung 107 mit einer Isolierung durch ein dielektrisches Element durchschaltet.
Im Vergleich zur neunten bevorzugten Ausführungsform wird die Leitfähigkeitsmodulierung während des durchgeschalteten Zustands der Vorrichtung nicht auf einfache Weise bewirkt. Trotz dieses Nachteils ist die Vorrichtung nach der elften bevorzugten Ausführungsform wegen ihres geringen Sperrverlustes und des schnellen Betriebs vorteilhaft. Das wird durch den sofortigen Stop der Löcherimplantierung realisiert, wenn die Vorrichtung beim Verschwinden der Vorwärtsspannung zwischen dem p⁺-Halbleiterbereich 15 und dem n⁺-Halbleiterbereich 4 sperrt.
Zwölfte bevorzugte Ausführungsform
Die Fig. 46 und 47 zeigen einen perspektivischen Querschnitt bzw. den Querschnitt einer Halbleitervorrichtung 108 mit einer Isolierung durch ein dielektrisches Element nach einer zwölften bevorzugten Ausführungsform der vorliegenden Erfindung. Die Halbleitervorrichtung 108 mit einer Isolierung durch ein dielektrisches Element ist dieselbe wie die Halbleitervorrichtung 106 mit einer Isolierung durch ein dielektrisches Element nach der zehnten bevorzugten Ausführungsform, wobei sie aber so modifiziert ist, daß ein n⁺-Halbleiterbereich 17 selektiv in der Deckfläche des p⁺-Halbleiterbereichs 5 gebildet und die Elektrode 7 über den n⁺- Halbleiterbereich 17 mit dem p⁺-Halbleiterbereich 5 verbunden ist. Daher weist die Halbleitervorrichtung 108 mit einer Isolierung durch ein dielektrisches Element denselben Mechanismus zur Verhinderung eines Spannungsdurchbruchs auf wie die zehnte bevorzugte Ausführungsform auf.
Die Halbleitervorrichtung 108 mit einer Isolierung durch ein dielektrisches Element unterscheidet sich von der zehnten bevorzugten Ausführungsform dahingehend, daß sie als p-Kanal IGBT arbeitet. Weil die Elektrode 7 als Kollektorelektrode und die Elektrode 6 als Emitterelektrode dient, werden die Elektroden im weiteren als "Kollektorelektrode 7" und "Emitterelektrode 6" bezeichnet.
Die Halbleitervorrichtung 108 mit einer Isolierung durch ein dielektrisches Element hält die Durchbruchspannung, wenn die Kollektorelektrode 7 und die rückwärtige Elektrode 8 beide auf 0V gehalten werden, und das der Emitter- und Gate-Elektrode 6 und 14 zugeführte positive Potential allmählich erhöht wird. Damit sind auch für die zwölfte bevorzugte Ausführungsform dieselben Effekte sichergestellt wie für die zehnte bevorzugte Ausführungsform.
Durch Senken des Potentials der Gate-Elektrode 14 unter das Potential der Emitterelektrode 6 kehrt sich in den Deckflächen der n⁻-Halbleiterschicht 2 und des n⁺-Halbleiterbereichs 4 unmittelbar unter der Elektrode 14 die Leitfähigkeit in den p-Typ um. Dadurch wird ein Löcherstrom vom p⁺-Halbleiterbereich 15 über den p⁻- Halbleiterbereich 16 zum p⁺-Halbleiterbereich 5 erzeugt.
Andererseits fließt ein Elektronenstrom vom n⁺-Halbleiterbereich 17 in die n⁻-Halbleiterschicht 2. Damit schaltet die Halbleitervorrichtung 108 mit einer Isolierung durch ein dielektrisches Element durch. Im Vergleich mit der Halbleitervorrichtung 106 mit einer Isolierung durch ein dielektrisches Element weist die Halbleitervorrichtung 108 mit einer Isolierung durch ein dielektrisches Element aufgrund des darin erzeugten Elektronenstroms eine höhere Stromdichte auf.
Wenn das Potential der Gate-Elektrode 14 auf denselben Potentialpegel wie den der Emitterelektrode 6 zurückgenommen wird, verschwindet die p-Inversion, wodurch die Elektronen, die vom n⁺- Halbleiterbereich 17 verschoben worden sind, in den n⁺- Halbleiterbereich 4 fließen und die Halbleitervorrichtung 108 mit einer Isolierung durch ein dielektrisches Element sperrt. In der Halbleitervorrichtung 108 mit einer Isolierung durch ein dielektrisches Element ist ein schnelles Sperren mit einem geringen Sperrverlust möglich, wenn die Kollektorelektrode wie bei der Halbleitervorrichtung 107 in Kontakt mit sowohl dem n⁺- Halbleiterbereich 17 als auch dem p⁺-Halbleiterbereich 5 angeordnet ist.
Dreizehnte bevorzugte Ausführungsform
Die Fig. 48 und 49 zeigen einen perspektivischen Querschnitt bzw. den Querschnitt einer Halbleitervorrichtung 109 mit einer Isolierung durch ein dielektrisches Element nach einer dreizehnten bevorzugten Ausführungsform der vorliegenden Erfindung. Das Halbleitersubstrat 1, die n⁻-Halbleiterschicht 2, die dielektrische Schicht 3 selbst als auch die ersten und zweiten Bereiche 3a und 3b, der n⁺- Halbleiterbereich 4, der p⁺-Halbleiterbereich 5, die Gate-Elektrode 6, die Gate-Elektrode 14, die rückseitige Elektrode 8, der Isolierfilm 9 und der p⁺-Halbleiterbereich 15 sind so angeordnet, wie das auch bei der Halbleitervorrichtung 105 mit einer Isolierung durch ein dielektrisches Element nach der neunten bevorzugten Ausführungsform der Fall ist.
Im Gegensatz zur neunten bevorzugten Ausführungsform weist die Halbleitervorrichtung 109 mit einer Isolierung durch ein dielektrisches Element keinen Bereich auf, der dem n⁺- Halbleiterbereich 12 entspricht. Eine Elektrode 7a ist als Element gebildet, die der Elektrode 7 entspricht.
In der Deckfläche der n⁻-Halbleiterschicht 2 ist in einem Abschnitt näher bei der Elektrode 6 und entfernt vom p⁺-Halbleiterbereich 5 selektiv ein p-Halbleiterbereich 18 gebildet. Der p- Halbleiterbereich 18 endet unter der Gate-Elektrode 14 gegenüber dem Ende des p⁺-Halbleiterbereichs 5. Ein n⁺-Halbleiterbereich 19 ist selektiv in der Deckfläche des p-Halbleiterbereichs 18 gebildet. Auch der n⁺-Halbleiterbereich 19 endet unter der Elektrode 14. Das bedeutet, daß die Elektrode 14 über den Isolierfilm 11 dem n⁺- Halbleiterbereich 19, dem p-Halbleiterbereich 18, der n⁻- Halbleiterschicht 2 und dem p⁺-Halbleiterbereich 5 gegenüberliegt, so wie sie nebeneinander aufgereiht sind. Der unmittelbar unter der Elektrode 14 befindliche Isolierfilm 11 ist z. B. aus einem Oxidfilm gebildet und wirkt als Gate-Oxidfilm 13.
Der Isolierfilm 11 weist in einem Abschnitt über dem n⁺- Halbleiterbereich 19 eine Öffnung auf, durch die eine Elektrode 7b mit dem n⁺-Halbleiterbereich 19 verbunden ist. Im allgemeinen ist die Elektrode 7b mit der Elektrode 7a kurzgeschlossen.
Damit bildet die Halbleitervorrichtung 109 mit einer Isolierung durch ein dielektrisches Element einen n-Kanal MCT (MOS-gesteuerten Thyristor). Im Thyristor dienen die Elektroden 7a und 7b zusammen als Kathodenelektrode, die Elektrode 6 als Anodenelektrode und die Elektrode 14 als Gate-Elektrode. Daher werden im weiteren die Ausdrücke "Kathodenelektrode 7", "Anodenelektrode 6" und "Gate- Elektrode 14" benutzt.
Wenn die Kathoden- und Gate-Elektroden 7 und 14 sowie die rückseitige Elektrode 8 alle auf 0V gehalten werden, und ein allmählich ansteigendes positives Potential an die Anodenelektrode 6 angelegt wird, erstreckt sich eine Verarmungsschicht von einem pn- Übergang aus, der an der Stelle gebildet wird, bei der der p- Halbleiterbereich 18 und der p⁺-Halbleiterbereich 5 an die n⁻- Halbleiterschicht 2 anstoßen. Damit hält die Halbleitervorrichtung 109 mit einer Isolierung durch ein dielektrisches Element die Durchbruchspannung. Der Mechanismus zur Verhinderung eines Spannungsdurchbruchs erreicht ähnlich wie bei der ersten bevorzugten Ausführungsform eine Verbesserung der Durchbruchspannung.
Wenn andererseits eine positive Spannung an die Gate-Elektrode 14 angelegt wird, während sich die Halbleitervorrichtung 109 mit einer Isolierung durch ein dielektrisches Element in einem solchen Zustand zum Halten der Durchbruchspannung befindet, wird der p- Halbleiterbereich 18 im Abschnitt unmittelbar unter der Gate- Elektrode 14 in den n-Typ invertiert. Folglich tritt ein Elektronenstrom vom n⁺-Halbleiterbereich 19 über die n⁻- Halbleiterschicht 2 zur Anodenelektrode 6 auf.
Gleichzeitig ergibt sich ein Löcherstrom vom p⁺-Halbleiterbereich 15 zur n⁻-Halbleiterschicht 2. Der Löcherstrom fließt vom p- Halbleiterbereich 18 zum n⁺-Halbleiterbereich 19, wodurch zwischen den n⁺-Halbleiterbereich 19 und den p-Halbleiterbereich 18 eine Vorwärtsspannung angelegt wird. Das ermöglicht es, daß zwischen der Elektrode 7b und der Anodenelektrode 6 ein Thyristorbetrieb auftritt, wodurch die Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element durchschaltet.
Wenn die Gate-Elektrode auf ein negatives Potential gelegt wird, während sich die Vorrichtung in einem solchen Zustand befindet, wird der p-Halbleiterbereich 18 im Abschnitt unmittelbar unter der Gate- Elektrode 14 in den p-Typ invertiert, so daß der p-Halbleiterbereich 18 und der p⁺-Halbleiterbereich 5 kurzgeschlossen werden. Dadurch werden wiederum sowohl der p-Halbleiterbereich 18 als auch der n⁺- Halbleiterbereich 19 über die Elektroden 7a und 7b leitend. Damit verschwindet die Potentialdifferenz zwischen dem p-Halbleiterbereich 18 und dem n⁺-Halbleiterbereich 19, und damit auch der Thyristorbetrieb unterbrochen. Somit sperrt die Halbleitervorrichtung 109 mit einer Isolierung durch ein dielektrisches Element.
Wenn die Anodenelektrode 6 sowohl mit dem n⁺-Halbleiterbereich 4 als auch dem p⁺-Halbleiterbereich 15 verbunden ist, wird der Sperrverlust wie bei der elften bevorzugten Ausführungsform vermindert, wodurch ein schneller Thyristorbetrieb möglich wird.
Vierzehnte bevorzugte Ausführungsform
Die Fig. 50 und 51 zeigen einen perspektivischen Querschnitt bzw. den Querschnitt einer Halbleitervorrichtung 110 mit einer Isolierung durch ein dielektrisches Element nach einer vierzehnten bevorzugten Ausführungsform der vorliegenden Erfindung. Das Halbleitersubstrat 1, die n⁻-Halbleiterschicht 2, die dielektrische Schicht 3 selbst als auch die ersten und zweiten Bereiche 3a und 3b, der n⁺- Halbleiterbereich 4, der p⁺-Halbleiterbereich 5, die Elektrode 6, die rückseitige Elektrode 8, der Isolierfilm 9 und der p⁺- Halbleiterbereich 15 sind so angeordnet, wie das auch bei der Halbleitervorrichtung 105 mit einer Isolierung durch ein dielektrisches Element nach der neunten bevorzugten Ausführungsform der Fall ist.
Zusätzlich zur Struktur der neunten bevorzugten Ausführungsform weist die Halbleitervorrichtung 110 mit einer Isolierung durch ein dielektrisches Element einen p-Halbleiterbereich 20, der selektiv in der Deckfläche der n⁻-Halbleiterschicht 2 gebildet ist. Der p- Halbleiterbereich 20 befindet sich näher bei der Elektrode 6 als der p⁺-Halbleiterbereich 5 und ist in Kontakt mit dem p⁺- Halbleiterbereich 5.
Die Halbleitervorrichtung 110 mit einer Isolierung durch ein dielektrisches Element weist ferner einen n⁺-Halbleiterbereich 12a auf, der dem n⁺-Halbleiterbereich 12 der Halbleitervorrichtung 105 entspricht. Der n⁺-Halbleiterbereich 12a und ein zweiter n⁺- Halbleiterbereich 12b sind selektiv in der Deckfläche des p- Halbleiterbereichs 20 gebildet.
Elektroden 14a und 14b sind im Isolierfilm 11 gebildet. Damit liegt die Elektrode 14a über den Isolierfilm 11 dem n⁺-Halbleiterbereich 12a, dem p⁺-Halbleiterbereich 5, dem p-Halbleiterbereich 20 und dem n⁺-Halbleiterbereich 12b gegenüberliegt, so wie sie nebeneinander aufgereiht sind. Der Isolierfilm 11 ist z. B. unmittelbar unter der Elektrode 14a aus einem Oxidfilm gebildet und wirkt als Gate- Oxidfilm 13a.
Die Elektrode 14b liegt über den Isolierfilm 11 dem n⁺- Halbleiterbereich 12b, dem p-Halbleiterbereich 20 und der n⁻- Halbleiterschicht 2 gegenüberliegt, so wie sie nebeneinander aufgereiht sind. Der Isolierfilm 11 ist z. B. unmittelbar unter der Elektrode 14b aus einem Oxidfilm gebildet und wirkt als Gate- Oxidfilm 13b. Im allgemeinen sind die Elektroden 14a und 14b miteinander verbunden und damit kurzgeschlossen.
Mit anderen Worten bildet die Halbleitervorrichtung 110 mit einer Isolierung durch ein dielektrisches Element einen n-Kanal EST (Emitter-geschalteten Thyristor). In diesem Thyristor dienen die Elektrode 6 als Anodenelektrode, die Elektrode 7 als Kathodenelektrode und die Elektroden 14a und 14b zusammen als eine Gate-Elektrode. Daher werden im weiteren die Ausdrücke "Anodenelektrode 6", "Kathodenelektrode 14" und "Gate-Elektrode 14" (was sich auf die Elektroden 14a und 14b bezieht, die zusammen als eine Elektrode betrachtet werden) benutzt.
Wenn die Kathoden- und Gate-Elektroden 7 und 14 sowie die rückseitige Elektrode 8 alle auf 0V gehalten werden, und ein allmählich ansteigendes positives Potential an die Anodenelektrode 6 angelegt wird, erstreckt sich eine Verarmungsschicht von einem pn- Übergang aus, der an der Stelle gebildet wird, bei der der p- Halbleiterbereich 20 und der p⁺-Halbleiterbereich 5 an die n⁻- Halbleiterschicht 2 anstoßen. Damit hält die Halbleitervorrichtung 110 mit einer Isolierung durch ein dielektrisches Element die Durchbruchspannung. Der Mechanismus zur Verhinderung eines Spannungsdurchbruchs erreicht ähnlich wie bei der ersten bevorzugten Ausführungsform eine Verbesserung der Durchbruchspannung.
Wenn eine positive Spannung an die Gate-Elektrode 14 angelegt wird, während sich die Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element in einem solchen Zustand zum Halten der Durchbruchspannung befindet, werden der p⁺-Halbleiterbereich 5 und der p-Halbleiterbereich 20 im Abschnitt unmittelbar unter der Gate- Elektrode 14 in den n-Typ invertiert. Folglich tritt ein Elektronenstrom vom n⁺-Halbleiterbereich 12 über den n⁺- Halbleiterbereich 12b und die n⁻-Halbleiterschicht 2 zum p⁺- Halbleiterbereich auf.
Andererseits ergibt sich ein Löcherstrom vom p⁺-Halbleiterbereich 15 zur n⁻-Halbleiterschicht 2. Der Löcherstrom fließt über den p- Halbleiterbereich 20 in die Kathodenelektrode 7, wodurch ein Spannungsabfall auftritt. Der n⁺-Halbleiterbereich 12a ist mit der Kathodenelektrode 7 verbunden, und durch die dazwischen liegende n- invertierte Schicht erfolgt eine Verbindung zwischen dem n⁺- Halbleiterbereich 12a und dem n⁺-Halbleiterbereich 12b. Somit wird zwischen den n⁺-Halbleiterbereich 12b und den p-Halbleiterbereich 20 eine Vorwärtsspannung angelegt.
Damit wird zwischen dem n⁺-Halbleiterbereich 12b und dem p⁺- Halbleiterbereich 15 ein Thyristorbetrieb realisiert. Das erlaubt es, daß der Thyristorabschnitt und der n-Kanal MOS-Transistor unmittelbar unter der Gate-Elektrode 14 in Reihe geschaltet werden, wodurch die Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element durchschaltet.
Wenn die Gate-Elektrode 14 erneut auf 0V gelegt wird, während sich die Vorrichtung in einem solchen Durchlaßzustand befindet, verschwindet die n-invertierte Schicht unmittelbar unter der Gate- Elektrode 14, wodurch der Thyristor stromlos wird. Damit sperrt die Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element. Wie bei der elften bevorzugten Ausführungsform wird ein schnelles Sperren mit einem geringen Sperrverlust erreicht, wenn sich die Elektrode 6 in Kontakt mit sowohl dem n⁺-Halbleiterbereich 4 als auch dem p⁺-Halbleiterbereich befindet.
(Andere Anwendungen der Erfindung)
Die oben beschriebenen siebten bis vierzehnten bevorzugten Ausführungsformen haben verschiedene Vorrichtungsarten als Modifikationen der ersten bevorzugten Ausführungsform erläutert, d. h. eine Vorrichtungsstruktur, bei der der erste Bereich 3a eine Isolierschicht darstellt, die dicker als der zweite Bereich 3b ist. Die Vorrichtungen nach den siebten bis vierzehnten bevorzugten Ausführungsformen können jedoch auch als Modifikationen der zweiten und drittem bevorzugten Ausführungsformen realisiert werden.
Ferner können die Halbleitervorrichtungen mit einer Isolierung durch ein dielektrisches Element nach den jeweiligen Ausführungsformen auch zusammen mit anderen Elementen, die eine niedrige Durchbruchspannung aufweisen, in einer integrierten Schaltung benutzt werden, anstatt allein gebildet zu werden.

Claims (34)

1. Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element, gekennzeichnet durch
einen Elektrodenkörper (1),
eine dielektrische Schicht (3), die auf dem Elektrodenkörper (1) gebildet ist und einen ersten Bereich (3a) und einen zweiten Bereich (3b) hat, wobei der erste Bereich (3a) eine erste Dielektrizitätskonstante und eine erste Dicke und der zweite Bereich (3b) eine zweite Dielektrizitätskonstante und eine zweite Dicke besitzt,
eine erste Halbleiterschicht (2) eines ersten Leitfähigkeitstyps, die auf der dielektrischen Schicht (3) gebildet ist, wobei die erste Halbleiterschicht (2) einen relativ hohen Widerstand aufweist, eine zweite Halbleiterschicht (4) des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) über dem Dielektrizitätskonstante erhält, größer als der Wert ist, den man durch Teilen der zweiten Dicke durch die zweite Dielektrizitätskonstante erhält.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Bereich (3b) den ersten Bereich (3a) umgibt.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dritte Halbleiterschicht (5) in die zweite Halbleiterschicht (4) eindringt.
4. Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element, gekennzeichnet durch einen Elektrodenkörper (1),
eine dielektrische Schicht (3), die auf dem Elektrodenkörper (1) gebildet ist und einen relativ dicken ersten Bereich (3a) und einen relativ dünnen zweiten Bereich (3b) aufweist,
eine erste Halbleiterschicht (2) eines ersten Leitfähigkeitstyps, die auf der dielektrischen Schicht (3) gebildet ist, wobei die erste Halbleiterschicht (2) einen relativ hohen Widerstand aufweist,
eine zweite Halbleiterschicht (4) des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) über dem ersten Bereich (3a) gebildet ist, wobei die zweite Halbleiterschicht (4) einen relativ niedrigen Widerstand aufweist,
eine dritte Halbleiterschicht (5) eines zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) über dem zweiten Bereich (3b) gebildet ist,
eine erste Elektrode (6), die elektrisch mit der zweiten Halbleiterschicht (4) verbunden ist, und
eine zweite Elektrode (7), die elektrisch mit der dritten Halbleiterschicht (5) verbunden ist.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Elektrodenkörper
eine vierte Halbleiterschicht (1) mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, bei der die vierte Halbleiterschicht die dielektrische Schicht (3) berührt, und
eine leitende Schicht (8), die die erste Hauptoberfläche der vierten Halbleiterschicht berührt, aufweist.
6. Vorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der zweite Bereich (3b) den ersten Bereich (3a) umgibt.
7. Vorrichtung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die dielektrische Schicht (3) eine ebene Deckfläche aufweist.
8. Vorrichtung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die dritte Halbleiterschicht (5) in die zweite Halbleiterschicht (4) eindringt.
9. Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element, gekennzeichnet durch
einen Elektrodenkörper (1),
eine dielektrische Schicht (3), die auf dem Elektrodenkörper (1) gebildet ist und einen ersten Bereich (3a) mit einer relativ niedrigen Dielektrizitätskonstante und einen zweiten Bereich (3b) mit einer relativ hohen Dielektrizitätskonstante aufweist,
eine erste Halbleiterschicht (2) eines ersten Leitfähigkeitstyps, die auf der dielektrischen Schicht (3) gebildet ist, wobei die erste Halbleiterschicht (2) einen relativ hohen Widerstand aufweist,
eine zweite Halbleiterschicht (4) des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) über dem ersten Bereich (3a) gebildet ist, wobei die zweite Halbleiterschicht (4) einen relativ niedrigen Widerstand aufweist,
eine dritte Halbleiterschicht (5) eines zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) über dem zweiten Bereich (3b) gebildet ist,
eine erste Elektrode (6), die elektrisch mit der zweiten Halbleiterschicht (4) verbunden ist, und
eine zweite Elektrode (7), die elektrisch mit der dritten Halbleiterschicht (5) verbunden ist.
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Dielektrizitätskonstante im ersten Bereich (3a) der dielektrischen Schicht (3) eine Verteilung entlang ihrer Dicke aufweist.
11. Vorrichtung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die dielektrische Schicht (3) im ersten Bereich (3a) durch eine Stapelstruktur gebildet ist, bei der eine Mehrzahl von dielektrischen Elementstreifen (3a, 3b, 10) mit unterschiedlichen Dielektrizitätskonstanten aufeinander geschichtet ist.
12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß einer der Mehrzahl von dielektrischen Elementstreifen eine Dielektrizitätskonstante aufweist, die gleich der Dielektrizitätskonstante ist, die die dielektrische Schicht (3) im zweiten Bereich (3b) hat.
13. Vorrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß im ersten Bereich (3a) einer der dielektrischen Elementstreifen (10) mit einer niedrigeren Dielektrizitätskonstante als die Dielektrizitätskonstante im zweiten Bereich (3b) in der dielektrischen Schicht (3) als Zwischenschicht gebildet ist.
14. Vorrichtung nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß der Elektrodenkörper
eine vierte Halbleiterschicht (1) mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, bei der die vierte Halbleiterschicht die dielektrische Schicht (3) berührt, und
eine leitende Schicht (8), die die erste Hauptoberfläche der vierten Halbleiterschicht berührt, aufweist.
15. Vorrichtung nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, daß der zweite Bereich (3b) den ersten Bereich (3a) umgibt.
16. Vorrichtung nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, daß die dritte Halbleiterschicht (5) in die zweite Halbleiterschicht (4) eindringt.
17. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die dielektrische Schicht (3) im zweiten Bereich (3b) relativ dünn und im ersten Bereich (3a) relativ dick ist.
18. Vorrichtung nach Anspruch 17, dadurch gekennzeichnet, daß die dielektrische Schicht (3) eine ebene Deckfläche aufweist.
19. Vorrichtung nach Anspruch 4, gekennzeichnet durch eine vierte Halbleiterschicht (12) des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der dritten Halbleiterschicht (5) gebildet und zusammen mit der dritten Halbleiterschicht (5) elektrisch mit der zweiten Elektrode (7) verbunden ist, und eine Steuerelektrode (14), die auf einer Seite der zweiten Elektrode (7) näher bei der ersten Elektrode (6) gebildet ist, wobei sich die Steuerelektrode (14) über der ersten, dritten und vierten Halbleiterschicht (2, 5, 12) in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet.
20. Vorrichtung nach Anspruch 4, gekennzeichnet durch
eine vierte Halbleiterschicht (12) des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der dritten Halbleiterschicht (5) gebildet ist, und
eine dritte Elektrode (71), die auf einer Seite der zweiten Elektrode (7) näher bei der ersten Elektrode (6) gebildet und mit der vierten Halbleiterschicht (17) verbunden ist.
21. Vorrichtung nach Anspruch 4, gekennzeichnet durch
eine vierte Halbleiterschicht (15) des zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der zweiten Halbleiterschicht (4) gebildet und zusammen mit der zweiten Halbleiterschicht (4) mit der ersten Elektrode (6) verbunden ist,
eine fünfte Halbleiterschicht (16) des zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) gebildet ist und sich von der dritten Halbleiterschicht (5) in die Umgebung der zweiten Halbleiterschicht (4) erstreckt, wobei die fünfte Halbleiterschicht (16) einen höheren Widerstand als die dritte Halbleiterschicht (5) aufweist, und
eine Steuerelektrode (14), die auf einer Seite der ersten Elektrode (6) näher bei der zweiten Elektrode (7) gebildet ist, aufweisen, wobei sich die Steuerelektrode (14) über der ersten, zweiten, vierten und fünften Halbleiterschicht (2, 4, 15, 16) in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet.
22. Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element, gekennzeichnet durch
einen Elektrodenkörper (1),
eine dielektrische Schicht (3), die auf dem Elektrodenkörper (1) gebildet ist und einen ersten Bereich (3a) mit einer ersten Dielektrizitätskonstante und einer ersten Dicke und einen zweiten Bereich (3b) mit einer zweiten Dielektrizitätskonstante und einer zweiten Dicke aufweist,
eine erste Halbleiterschicht (2) eines ersten Leitfähigkeitstyps, die auf der dielektrischen Schicht (3) gebildet ist, wobei die erste Halbleiterschicht (2) einen relativ hohen Widerstand aufweist,
eine zweite Halbleiterschicht (4) des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) über dem ersten Bereich (3a) gebildet ist, wobei die zweite Halbleiterschicht (4) einen relativ niedrigen Widerstand aufweist,
eine dritte Halbleiterschicht (5) eines zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) über dem zweiten Bereich (3b) gebildet ist,
eine vierte Halbleiterschicht (12) des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der dritten Halbleiterschicht (5) gebildet ist,
eine fünfte Halbleiterschicht (15) des zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der zweiten Halbleiterschicht (4) gebildet ist,
eine erste Elektrode (6), die elektrisch mit der fünften Halbleiterschicht (15) verbunden ist,
eine zweite Elektrode (7), die elektrisch mit der dritten und vierten Halbleiterschicht (5, 17) verbunden ist, und
eine Steuerelektrode (14), die auf einer Seite der zweiten Elektrode (7) näher bei der ersten Elektrode (6) gebildet ist, wobei sich die Steuerelektrode (14) über der ersten, dritten und vierten Halbleiterschicht (2, 5, 12) in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet, wobei
der Wert, den man durch Teilen der ersten Dicke durch die erste Dielektrizitätskonstante erhält, größer als der Wert ist, den man durch Teilen der zweiten Dicke durch die zweite Dielektrizitätskonstante erhält.
23. Vorrichtung nach Anspruch 22, dadurch gekennzeichnet, daß die erste Elektrode (6) elektrisch mit der zweiten Halbleiterschicht (4) verbunden ist.
24. Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element, gekennzeichnet durch
einen Elektrodenkörper (1),
eine dielektrische Schicht (3), die auf dem Elektrodenkörper (1) gebildet ist und einen ersten Bereich (3a) mit einer ersten Dielektrizitätskonstante und einer ersten Dicke und einen zweiten Bereich (3b) mit einer zweiten Dielektrizitätskonstante und einer zweiten Dicke aufweist,
eine erste Halbleiterschicht (2) eines ersten Leitfähigkeitstyps, die auf der dielektrischen Schicht (3) gebildet ist, wobei die erste Halbleiterschicht (2) einen relativ hohen Widerstand aufweist,
eine zweite Halbleiterschicht (4) des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) über dem ersten Bereich (3a) gebildet ist, wobei die zweite Halbleiterschicht (4) einen relativ niedrigen Widerstand aufweist,
eine dritte Halbleiterschicht (5) eines zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) über dem zweiten Bereich (3b) gebildet ist,
eine vierte Halbleiterschicht (12a) des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der dritten Halbleiterschicht (5) gebildet ist,
eine fünfte Halbleiterschicht (15) des zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der zweiten Halbleiterschicht (4) gebildet ist,
eine sechste Halbleiterschicht (12b) des ersten Leitfähigkeitstyps, die in der Deckfläche der dritten Halbleiterschicht (5) auf einer Seite der vierten Halbleiterschicht (12a) näher bei der ersten Elektrode (6) gebildet ist,
eine erste Elektrode (6), die elektrisch mit der fünften Halbleiterschicht (15) verbunden ist,
eine zweite Elektrode (7), die elektrisch mit der dritten und vierten Halbleiterschicht (5, 12a) verbunden ist, und
eine erste Steuerelektrode (14a), die auf einer Seite der zweiten Elektrode (7) näher bei der ersten Elektrode (6) gebildet ist, wobei sich die erste Steuerelektrode (14a) über der dritten, vierten und sechsten Halbleiterschicht (5, 12a, 12b) in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet,
eine zweite Steuerelektrode (14b), die auf einer Seite der ersten Steuerelektrode (14a) näher bei der ersten Elektrode (6) gebildet ist, wobei sich die zweite Steuerelektrode (14b) über der ersten, dritten und sechsten Halbleiterschicht (2, 5, 12b) in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet, wobei
der Wert, den man durch Teilen der ersten Dicke durch die erste Dielektrizitätskonstante erhält, größer als der Wert ist, den man durch Teilen der zweiten Dicke durch die zweite Dielektrizitätskonstante erhält.
25. Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element, gekennzeichnet durch
einen Elektrodenkörper (1),
eine dielektrische Schicht (3), die auf dem Elektrodenkörper (1) gebildet ist und einen ersten Bereich (3a) mit einer ersten Dielektrizitätskonstante und einer ersten Dicke und einen zweiten Bereich (3b) mit einer zweiten Dielektrizitätskonstante und einer zweiten Dicke aufweist,
eine erste Halbleiterschicht (2) eines ersten Leitfähigkeitstyps, die auf der dielektrischen Schicht (3) gebildet ist, wobei die erste Halbleiterschicht (2) einen relativ hohen Widerstand aufweist,
eine zweite Halbleiterschicht (4) des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) über dem ersten Bereich (3a) gebildet ist, wobei die zweite Halbleiterschicht (4) einen relativ niedrigen Widerstand aufweist,
eine dritte Halbleiterschicht (5) eines zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) über dem zweiten Bereich (3b) gebildet ist,
eine vierte Halbleiterschicht (15) des zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der zweiten Halbleiterschicht (4) gebildet ist,
eine fünfte Halbleiterschicht (16) des zweiten Leitfähigkeitstyps, die in der Deckfläche der ersten Halbleiterschicht (2) so gebildet ist, daß sie sich von der dritten Halbleiterschicht (5) in die Umgebung der zweiten Halbleiterschicht (4) erstreckt, wobei die fünfte Halbleiterschicht einen höheren Widerstand als die dritte Halbleiterschicht (5) aufweist,
eine sechste Halbleiterschicht (17) des ersten Leitfähigkeitstyps, die in der Deckfläche der dritten Halbleiterschicht (5) über dem zweiten Bereich (3b) gebildet ist,
eine erste Elektrode (6), die elektrisch mit der zweiten und vierten Halbleiterschicht (4, 15) verbunden ist,
eine zweite Elektrode (7), die elektrisch mit der sechsten Halbleiterschicht (17) verbunden ist, und
eine Steuerelektrode (14), die auf einer Seite der ersten Elektrode (6) näher bei der zweiten Elektrode (7) gebildet ist, wobei sich die Steuerelektrode (14) über der ersten, zweiten, vierten und fünften Halbleiterschicht (2, 4, 15, 16) in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet, wobei
der Wert, den man durch Teilen der ersten Dicke durch die erste Dielektrizitätskonstante erhält, größer als der Wert ist, den man durch Teilen der zweiten Dicke durch die zweite Dielektrizitätskonstante erhält.
26. Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element, gekennzeichnet durch
einen Elektrodenkörper (1),
eine dielektrische Schicht (3), die auf dem Elektrodenkörper (1) gebildet ist und einen ersten Bereich (3a) mit einer ersten Dielektrizitätskonstante und einer ersten Dicke und einen zweiten Bereich (3b) mit einer zweiten Dielektrizitätskonstante und einer zweiten Dicke aufweist,
eine erste Halbleiterschicht (2) eines ersten Leitfähigkeitstyps, die auf der dielektrischen Schicht (3) gebildet ist, wobei die erste Halbleiterschicht (2) einen relativ hohen Widerstand aufweist,
eine zweite Halbleiterschicht (4) des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) über dem ersten Bereich (3a) gebildet ist, wobei die zweite Halbleiterschicht (4) einen relativ niedrigen Widerstand aufweist,
eine dritte Halbleiterschicht (5) eines zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der ersten Halbleiterschicht (2) über dem zweiten Bereich (3b) gebildet ist,
eine vierte Halbleiterschicht (15) des zweiten Leitfähigkeitstyps, die selektiv in der Deckfläche der zweiten Halbleiterschicht (4) gebildet ist,
eine fünfte Halbleiterschicht (18) des zweiten Leitfähigkeitstyps, die in der Deckfläche der ersten Halbleiterschicht (2) gebildet ist, wobei sich die fünfte Halbleiterschicht (18) auf einer Seite der dritten Halbleiterschicht (5) näher bei der ersten Elektrode (6) befindet,
eine sechste Halbleiterschicht (19) des ersten Leitfähigkeitstyps, die selektiv in der Deckfläche der fünften Halbleiterschicht (18) über dem zweiten Bereich (3b) gebildet ist,
eine Steuerelektrode (14), die über der ersten, dritten, fünften und sechsten Halbleiterschicht (2, 5, 18, 19) in einer ihnen gegenüberliegenden, aber trotzdem von diesen isolierten Weise befindet,
eine erste Elektrode (6), die elektrisch mit der vierten Halbleiterschicht (15) verbunden ist,
eine zweite Elektrode (7), die elektrisch mit der dritten Halbleiterschicht (5) verbunden ist, und
eine dritte Elektrode (7b), die elektrisch mit der sechsten Halbleiterschicht (19) verbunden ist, wobei
der Wert, den man durch Teilen der ersten Dicke durch die erste Dielektrizitätskonstante erhält, größer als der Wert ist, den man durch Teilen der zweiten Dicke durch die zweite Dielektrizitätskonstante erhält.
27. Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element, gekennzeichnet durch die Schritte:
  • a) Vorbereiten eines ersten Substrats (1) mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche und eines zweiten Substrats (30) eines ersten Leitfähigkeitstyps, wobei das zweite Substrat (30) eine erste und eine zweite Hauptoberfläche und einen relativ hohen Widerstand aufweist,
  • b) Bilden einer ersten dielektrischen Schicht (21) auf der ersten Hauptoberfläche des ersten Substrats (1) so, daß die erste dielektrische Schicht (21) einen relativ dicken ersten Bereich (3a) und einen relativ dünnen zweiten Bereich (3b), der den ersten Bereich (3a) umgibt, aufweist,
  • c) Bilden einer zweiten dielektrischen Schicht (22) in der ersten Hauptoberfläche des zweiten Substrats (30),
  • d) Verbinden des ersten und zweiten Substrats (1, 30) an den ersten Hauptoberflächen mit der ersten und der dielektrischen Schicht (21, 22) nach innen,
  • e) Bilden einer ersten Halbleiterschicht (4) mit einem relativ niedrigen Widerstand und einer zweiten Halbleiterschicht (5) in der zweiten Hauptoberfläche des zweiten Substrats (30) von einer Seite der zweiten Hauptoberfläche des zweiten Substrats so, daß sich die erste Halbleiterschicht (4) in einer dem ersten Bereich (3a) gegenüberliegenden Weise und die zweite Halbleiterschicht (5) in einer dem zweiten Bereich (3b) gegenüberliegenden Weise befindet, und
  • f) Bilden einer ersten Elektrode (6) und einer zweiten Elektrode (7), die elektrisch mit der ersten Halbleiterschicht (4) bzw. der zweiten Halbleiterschicht (5) verbunden sind.
28. Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element, gekennzeichnet durch die Schritte:
  • a) Vorbereiten eines ersten Substrats (1) mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche und eines zweiten Substrats (30) eines ersten Leitfähigkeitstyps, wobei das zweite Substrat (30) eine erste und eine zweite Hauptoberfläche und einen relativ hohen Widerstand aufweist,
  • b) Bilden einer ersten dielektrischen Schicht (26a) auf der ersten Hauptoberfläche des ersten Substrats (1),
  • c) Bilden einer zweiten dielektrischen Schicht (26b) auf der ersten Hauptoberfläche des zweiten Substrats (30), wobei die zweite dielektrische Schicht (26b) einen ersten Bereich (3c) mit einer relativ niedrigen Dielektrizitätskonstante und einen zweiten Bereich (3b) mit einer relativ hohen Dielektrizitätskonstante, der den ersten Bereich (3c) umgibt, aufweist,
  • d) Verbinden des ersten und zweiten Substrats (1, 30) an den ersten Hauptoberflächen mit der ersten und der dielektrischen Schicht (26a, 26b) nach innen,
  • e) Bilden einer ersten Halbleiterschicht (4) mit einem relativ niedrigen Widerstand und einer zweiten Halbleiterschicht (5) in der zweiten Hauptoberfläche des zweiten Substrats (30) von einer Seite der zweiten Hauptoberfläche des zweiten Substrats so, daß sich die erste Halbleiterschicht (4) in einer dem ersten Bereich (3a) gegenüberliegenden Weise und die zweite Halbleiterschicht (5) in einer dem zweiten Bereich (3b) gegenüberliegenden Weise befindet, und
  • f) Bilden einer ersten Elektrode (6) und einer zweiten Elektrode (7), die elektrisch mit der ersten Halbleiterschicht (4) bzw. der zweiten Halbleiterschicht (5) verbunden sind.
29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die zweite dielektrische Schicht (26b) im ersten Bereich einen dielektrischen Elementstreifen aufweist, der dünner als die zweite dielektrische Schicht ist.
30. Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element, gekennzeichnet durch die Schritte:
  • a) Vorbereiten eines ersten Substrats (1) mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, das in seiner ersten Hauptoberfläche einen relativ dünnen ersten Bereich und einen relativ dicken zweiten Bereich, der den ersten Bereich umgibt, aufweist,
  • b) Vorbereiten eines zweiten Substrats (30) eines ersten Leitfähigkeitstyps mit einer ersten und einer zweiten Hauptoberfläche, wobei das zweite Substrat einen relativ hohen Widerstand aufweist,
  • c) Bilden einer ersten dielektrischen Schicht (27a) mit einer relativ hohen Dielektrizitätskonstante auf der ersten Hauptoberfläche des ersten Substrats (1) so, daß die erste dielektrische Schicht (27a) im ersten Bereich einen konkaven Abschnitt (1a) bildet,
  • d) Füllen des konkaven Abschnitts (1a) mit einer dritten dielektrischen Schicht (10) mit einer relativ niedrigen Dielektrizitätskonstante,
  • e) Bilden einer zweiten dielektrischen Schicht (27b) mit einer relativ hohen Dielektrizitätskonstante auf der ersten Hauptoberfläche des zweiten Substrats (30),
  • f) Verbinden des ersten und zweiten Substrats (1, 30) an den ersten Hauptoberflächen mit den ersten bis dritten dielektrischen Schichten (27a, 27b, 10) nach innen,
  • g) Bilden einer ersten Halbleiterschicht (4) mit einem relativ niedrigen Widerstand und einer zweiten Halbleiterschicht (5) in der zweiten Hauptoberfläche des zweiten Substrats (30) von einer Seite der zweiten Hauptoberfläche des zweiten Substrats so, daß sich die erste Halbleiterschicht (4) in einer dem ersten Bereich (3a) gegenüberliegenden Weise und die zweite Halbleiterschicht (5) in einer dem zweiten Bereich (3b) gegenüberliegenden Weise befindet, und
  • h) Bilden einer ersten Elektrode (6) und einer zweiten Elektrode (7), die elektrisch mit der ersten Halbleiterschicht (4) bzw. der zweiten Halbleiterschicht (5) verbunden sind.
31. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die dritte dielektrische Schicht (10) eine Luftschicht ist.
32. Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element, gekennzeichnet durch die Schritte:
  • a) Vorbereiten eines ersten Substrats (1) mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche und eines zweiten Substrats (30) eines ersten Leitfähigkeitstyps, wobei das zweite Substrat (30) eine erste und eine zweite Hauptoberfläche und einen relativ hohen Widerstand aufweist,
  • b) Bilden einer ersten dielektrischen Schicht (21) auf der ersten Hauptoberfläche des ersten Substrats (1) so, daß die erste dielektrische Schicht (21) einen relativ dicken ersten Bereich (3a), einen relativ dünnen zweiten Bereich (3b), der den ersten Bereich (3a) umgibt, und einen relativ dicken dritten Bereich (1d), der außerhalb des zweiten Bereichs (3b) angeordnet ist, aufweist,
  • c) Bilden einer zweiten dielektrischen Schicht (22) in der ersten Hauptoberfläche des zweiten Substrats (30),
  • d) Verbinden des ersten und zweiten Substrats (1, 30) an den ersten Hauptoberflächen mit der ersten und der dielektrischen Schicht (21, 22) nach innen,
  • e) selektives Entfernen des zweiten Substrats (30), der ersten dielektrischen Schicht (21) und der zweiten dielektrischen Schicht (22), um dadurch die erste dielektrische Schicht (21a) im dritten Bereich freizulegen, und
  • f) Bilden einer ersten Halbleiterschicht (4) mit einem relativ niedrigen Widerstand und einer zweiten Halbleiterschicht (5) in der zweiten Hauptoberfläche des zweiten Substrats (30) von einer Seite der zweiten Hauptoberfläche des zweiten Substrats (30) unter Verwendung der ersten dielektrischen Schicht (1d) im dritten Bereich als Referenzmusterungsposition so, daß sich die erste Halbleiterschicht (4) in einer dem ersten Bereich gegenüberliegenden Weise und die zweite Halbleiterschicht (5) in einer dem zweiten Bereich gegenüberliegenden Weise befindet.
33. Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element, gekennzeichnet durch die Schritte:
  • a) Vorbereiten eines ersten Substrats (1) mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche und eines zweiten Substrats (30) eines ersten Leitfähigkeitstyps, wobei das zweite Substrat (30) eine erste und eine zweite Hauptoberfläche und einen relativ hohen Widerstand aufweist,
  • b) Bilden einer ersten dielektrischen Schicht (26a) auf der ersten Hauptoberfläche des ersten Substrats (1),
  • c) Bilden einer zweiten dielektrischen Schicht (26b) auf der ersten Hauptoberfläche des zweiten Substrats (30), wobei die zweite dielektrische Schicht (26b) einen relativ dünnen ersten Bereich (3c) einen relativ dicken zweiten Bereich (3b), der den ersten Bereich (3c) umgibt, und einen relativ dünnen dritten Bereich (3d), der außerhalb des zweiten Bereichs angeordnet ist, aufweist, so daß die zweite dielektrische Schicht (26b) einen konkaven Abschnitt im ersten und dritten Bereich bildet,
  • d) Verbinden des ersten und zweiten Substrats (1, 30) an den ersten Hauptoberflächen mit der ersten und der dielektrischen Schicht (26a, 26b) nach innen,
  • e) selektives Entfernen des zweiten Substrats (30), der ersten dielektrischen Schicht (26a) und der zweiten dielektrischen Schicht (26b), um dadurch die erste dielektrische Schicht (26a) im dritten Bereich freizulegen, und
  • f) Bilden einer ersten Halbleiterschicht (4) mit einem relativ niedrigen Widerstand und einer zweiten Halbleiterschicht (5) in der zweiten Hauptoberfläche des zweiten Substrats (30) von einer Seite der zweiten Hauptoberfläche des zweiten Substrats (30) unter Verwendung der ersten dielektrischen Schicht (26a) im dritten Bereich als Referenzmusterungsposition so, daß sich die erste Halbleiterschicht (4) in einer dem ersten Bereich gegenüberliegenden Weise und die zweite Halbleiterschicht (5) in einer dem zweiten Bereich gegenüberliegenden Weise befindet.
34. Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element, gekennzeichnet durch die Schritte:
  • a) Vorbereiten eines ersten Substrats (1) mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, das in der ersten Hauptoberfläche einen relativ dünnen ersten Bereich, einen relativ dicken zweiten Bereich, der den ersten Bereich umgibt, und einen relativ dünnen dritten Bereich, der außerhalb des zweiten Bereichs angeordnet ist, aufweist,
  • b) Vorbereiten eines zweiten Substrats (30) eines ersten Leitfähigkeitstyps mit einer ersten und einer zweiten Hauptoberfläche, wobei das zweite Substrat einen relativ hohen Widerstand aufweist,
  • c) Bilden einer ersten dielektrischen Schicht (27a) mit einer relativ hohen Dielektrizitätskonstante auf der ersten Hauptoberfläche des ersten Substrats (1) so, daß die erste dielektrische Schicht (27a) im ersten und dritten Bereich einen konkaven Abschnitt (1a, 1d) bildet,
  • d) Bilden einer zweiten dielektrischen Schicht (27b) auf der ersten Hauptoberfläche des zweiten Substrats (30),
  • e) Verbinden des ersten und zweiten Substrats (1, 30) an den ersten Hauptoberflächen mit der ersten und zweiten dielektrischen Schicht (27a, 27b) nach innen,
  • f) selektives Entfernen des zweiten Substrats (30), der ersten dielektrischen Schicht (27a) und der zweiten dielektrischen Schicht (27b), um dadurch die erste dielektrische Schicht (27c) im dritten Bereich freizulegen, und
  • g) Bilden einer ersten Halbleiterschicht (4) mit einem relativ niedrigen Widerstand und einer zweiten Halbleiterschicht (5) in der zweiten Hauptoberfläche des zweiten Substrats (30) von einer Seite der zweiten Hauptoberfläche des zweiten Substrats (30) unter Verwendung der ersten dielektrischen Schicht (27c) im dritten Bereich als Referenzmusterungsposition so, daß sich die erste Halbleiterschicht (4) in einer dem ersten Bereich gegenüberliegenden Weise und die zweite Halbleiterschicht (5) in einer dem zweiten Bereich gegenüberliegenden Weise befindet.
DE4326846A 1992-10-21 1993-08-10 Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element und Herstellungsverfahren dafür Expired - Lifetime DE4326846C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28277292 1992-10-21
JP4313257A JP2739018B2 (ja) 1992-10-21 1992-11-24 誘電体分離半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE4326846A1 true DE4326846A1 (de) 1994-04-28
DE4326846C2 DE4326846C2 (de) 1998-07-02

Family

ID=26554764

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4326846A Expired - Lifetime DE4326846C2 (de) 1992-10-21 1993-08-10 Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element und Herstellungsverfahren dafür

Country Status (3)

Country Link
US (2) US5485030A (de)
JP (1) JP2739018B2 (de)
DE (1) DE4326846C2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997015080A1 (de) * 1995-10-19 1997-04-24 Siemens Aktiengesellschaft Feldgesteuerter bipolartransistor
US5710451A (en) * 1996-04-10 1998-01-20 Philips Electronics North America Corporation High-voltage lateral MOSFET SOI device having a semiconductor linkup region
WO1999021231A1 (de) 1997-10-22 1999-04-29 Infineon Technologies Ag Halbleiterdiode
WO2001045142A2 (en) * 1999-12-13 2001-06-21 Koninklijke Philips Electronics N.V. Lateral insulated-gate bipolar transistor (ligbt) device in silicon-on-insulator (soi) technology
US6339249B1 (en) 1998-10-14 2002-01-15 Infineon Technologies Ag Semiconductor diode
FR2863770A1 (fr) * 2003-12-12 2005-06-17 Mitsubishi Electric Corp Dispositif a semiconducteur du type a separation dielectrique et procede de fabrication
US7417296B2 (en) 2004-04-21 2008-08-26 Mitsubishi Denki Kabushiki Kaisha Dielectric isolation type semiconductor device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE500815C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Dielektriskt isolerad halvledaranordning och förfarande för dess framställning
JPH08153880A (ja) * 1994-09-29 1996-06-11 Toshiba Corp 半導体装置及びその製造方法
US6057214A (en) * 1996-12-09 2000-05-02 Texas Instruments Incorporated Silicon-on-insulation trench isolation structure and method for forming
US6001661A (en) * 1998-04-06 1999-12-14 Motorola, Inc. Integrated circuit interconnect method and apparatus
JPH11354631A (ja) 1998-06-11 1999-12-24 Nec Kansai Ltd 半導体装置
DE19830179B4 (de) * 1998-07-06 2009-01-08 Institut für Mikroelektronik Stuttgart Stiftung des öffentlichen Rechts MOS-Transistor für eine Bildzelle
WO2000046893A1 (fr) 1999-02-03 2000-08-10 The Furukawa Electric Co., Ltd. Laser a semiconducteur et module de laser a semiconducteur utilisant ledit laser
US6737332B1 (en) * 2002-03-28 2004-05-18 Advanced Micro Devices, Inc. Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same
JP4020195B2 (ja) * 2002-12-19 2007-12-12 三菱電機株式会社 誘電体分離型半導体装置の製造方法
JP2004281949A (ja) * 2003-03-19 2004-10-07 Nippon Inter Electronics Corp 半導体装置及びその製造方法
JP4204895B2 (ja) * 2003-05-12 2009-01-07 三菱電機株式会社 半導体装置
JP4629490B2 (ja) 2005-05-09 2011-02-09 三菱電機株式会社 誘電体分離型半導体装置
DE102005027369A1 (de) * 2005-06-14 2006-12-28 Atmel Germany Gmbh Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises
JP5017926B2 (ja) * 2005-09-28 2012-09-05 株式会社デンソー 半導体装置およびその製造方法
JP5029089B2 (ja) * 2007-03-26 2012-09-19 東京エレクトロン株式会社 プラズマ処理装置用の載置台及びプラズマ処理装置
JP5163212B2 (ja) * 2008-03-24 2013-03-13 セイコーエプソン株式会社 半導体装置及びその製造方法
US20090250784A1 (en) * 2008-04-08 2009-10-08 Texas Instruments Incorporated Structure and method for elimination of process-related defects in poly/metal plate capacitors
US8604513B2 (en) * 2009-09-30 2013-12-10 Denso Corporation Semiconductor device having SOI substrate
JP5656502B2 (ja) * 2010-08-06 2015-01-21 株式会社豊田中央研究所 半導体装置の製造方法
JP5610930B2 (ja) 2010-08-30 2014-10-22 三菱電機株式会社 半導体装置
JP5198534B2 (ja) * 2010-10-14 2013-05-15 三菱電機株式会社 誘電体分離型半導体装置とその製造方法
JP5264869B2 (ja) * 2010-11-30 2013-08-14 パナソニック株式会社 高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置
US8524548B2 (en) * 2011-04-26 2013-09-03 National Semiconductor Corporation DMOS Transistor with a cavity that lies below the drift region
JP5762353B2 (ja) 2012-05-01 2015-08-12 三菱電機株式会社 半導体装置
CN105374883B (zh) * 2014-08-28 2018-06-08 旺宏电子股份有限公司 高压元件及其制造方法
US9455339B2 (en) * 2014-09-09 2016-09-27 Macronix International Co., Ltd. High voltage device and method for manufacturing the same
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2020191413A (ja) * 2019-05-23 2020-11-26 株式会社東海理化電機製作所 半導体装置
JP2020191412A (ja) * 2019-05-23 2020-11-26 株式会社東海理化電機製作所 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241210A (en) * 1987-02-26 1993-08-31 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5343067A (en) * 1987-02-26 1994-08-30 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
NL8801981A (nl) * 1988-08-09 1990-03-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US5164805A (en) * 1988-08-22 1992-11-17 Massachusetts Institute Of Technology Near-intrinsic thin-film SOI FETS
US5443998A (en) * 1989-08-01 1995-08-22 Cypress Semiconductor Corp. Method of forming a chlorinated silicon nitride barrier layer
JPH03119733A (ja) * 1989-10-02 1991-05-22 Fujitsu Ltd 高耐電圧半導体装置
JP2503733B2 (ja) * 1990-06-22 1996-06-05 三菱電機株式会社 半導体装置の製造方法
JP2573736B2 (ja) * 1990-09-18 1997-01-22 三菱電機株式会社 高耐圧低抵抗半導体装置及びその製造方法
JPH04291952A (ja) * 1991-03-20 1992-10-16 Sony Corp 半導体装置
KR940005293B1 (ko) * 1991-05-23 1994-06-15 삼성전자 주식회사 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
JP3058954B2 (ja) * 1991-09-24 2000-07-04 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
JPH0834261B2 (ja) * 1992-06-17 1996-03-29 インターナショナル・ビジネス・マシーンズ・コーポレイション Ｂｉｃｍｏｓ集積回路用のｓｏｉ構造体およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Proc. of the Intern. Symp. on Power Semiconductor Devices a. ICs, Tokyo, pp 278-281 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997015080A1 (de) * 1995-10-19 1997-04-24 Siemens Aktiengesellschaft Feldgesteuerter bipolartransistor
US5710451A (en) * 1996-04-10 1998-01-20 Philips Electronics North America Corporation High-voltage lateral MOSFET SOI device having a semiconductor linkup region
WO1999021231A1 (de) 1997-10-22 1999-04-29 Infineon Technologies Ag Halbleiterdiode
US6339249B1 (en) 1998-10-14 2002-01-15 Infineon Technologies Ag Semiconductor diode
WO2001045142A2 (en) * 1999-12-13 2001-06-21 Koninklijke Philips Electronics N.V. Lateral insulated-gate bipolar transistor (ligbt) device in silicon-on-insulator (soi) technology
WO2001045142A3 (en) * 1999-12-13 2001-12-06 Koninkl Philips Electronics Nv Lateral insulated-gate bipolar transistor (ligbt) device in silicon-on-insulator (soi) technology
FR2863770A1 (fr) * 2003-12-12 2005-06-17 Mitsubishi Electric Corp Dispositif a semiconducteur du type a separation dielectrique et procede de fabrication
US7125780B2 (en) 2003-12-12 2006-10-24 Mitsubishi Denki Kabushiki Kaisha Dielectric isolation type semiconductor device and method for manufacturing the same
US7135752B2 (en) 2003-12-12 2006-11-14 Mitsubishi Denki Kabushiki Kaisha Dielectric isolation type semiconductor device and method for manufacturing the same
DE102004059629B4 (de) * 2003-12-12 2011-12-01 Mitsubishi Denki K.K. Halbleitervorrichtung vom Typ mit dielektrischer Isolierung und Verfahren zu deren Herstellung
US7417296B2 (en) 2004-04-21 2008-08-26 Mitsubishi Denki Kabushiki Kaisha Dielectric isolation type semiconductor device
DE102005018378B4 (de) * 2004-04-21 2011-01-05 Mitsubishi Denki K.K. Halbleitervorrichtung der Bauart mit dielektrischer Isolierung

Also Published As

Publication number Publication date
DE4326846C2 (de) 1998-07-02
US5485030A (en) 1996-01-16
JP2739018B2 (ja) 1998-04-08
JPH06188438A (ja) 1994-07-08
US5561077A (en) 1996-10-01

Similar Documents

Publication Publication Date Title
DE4326846C2 (de) Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element und Herstellungsverfahren dafür
DE68916389T2 (de) Auf einer Halbleiterschicht gebildeter MOS-Feldeffekttransistor auf einem isolierenden Substrat.
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE69629069T2 (de) Bipolare Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE19900992C2 (de) CMOS-Halbleitereinrichtung mit vergrabenen Wannengebieten auf einem SOI-Substrat
EP0002670B1 (de) Verfahren zum Herstellen eines bipolaren Transistors in einem Halbleitersubstrat
DE3852444T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter.
DE10203164A1 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4235534A1 (de) Verfahren zum isolieren von fets
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE3806164C2 (de)
DE3737790A1 (de) Quer-doppelgate-thyristor und verfahren zu seiner herstellung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE2824419A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE19709002A1 (de) Verfahren zur Erzeugung von überbrückten, dotierten Zonen
DE2445879A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE4041050A1 (de) Integrierter schaltkreis
DE19722441A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3650638T2 (de) Integrierte Halbleiterschaltung mit Isolationszone
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right