DE102004059629B4 - Halbleitervorrichtung vom Typ mit dielektrischer Isolierung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung vom Typ mit dielektrischer Isolierung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102004059629B4
DE102004059629B4 DE102004059629A DE102004059629A DE102004059629B4 DE 102004059629 B4 DE102004059629 B4 DE 102004059629B4 DE 102004059629 A DE102004059629 A DE 102004059629A DE 102004059629 A DE102004059629 A DE 102004059629A DE 102004059629 B4 DE102004059629 B4 DE 102004059629B4
Authority
DE
Germany
Prior art keywords
layer
region
porous
type
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004059629A
Other languages
English (en)
Other versions
DE102004059629A1 (de
Inventor
Hajime Akiyama
Shinichi Izuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102004059629A1 publication Critical patent/DE102004059629A1/de
Application granted granted Critical
Publication of DE102004059629B4 publication Critical patent/DE102004059629B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Halbleitervorrichtung vom Typ mit dielektrischer Isolierung, die folgendes aufweist: – ein Halbleitersubstrat (1, 20) mit einer Hauptebene und einer Rückseite auf einander gegenüberliegenden Seiten; – eine dielektrische Hauptschicht (3, 25), die angrenzend an eine Gesamtfläche der Hauptebene des Halbleitersubstrats (1, 20) angeordnet ist; – eine erste Halbleiterschicht (2) eines ersten Leitfähigkeitstyps mit niedriger Dotierstoffkonzentration, die eine Vorderseite aufweist und durch die dielektrische Hauptschicht (3, 25) mit dem Halbleitersubstrat (1, 20) verbunden ist; – eine zweite Halbleiterschicht (4) des ersten Leitfähigkeitstyps mit hoher Dotierstoffkonzentration, die eine Vorderseite aufweist und auf der Vorderseite der ersten Halbleiterschicht (2) selektiv gebildet ist; – eine dritte Halbleiterschicht (5) eines zweiten Leitfähigkeitstyps mit hoher Dotierstoffkonzentration, die an der ersten Halbleiterschicht (2) an einer von der zweiten Halbleiterschicht (4) abgelegenen Stelle derart ausgebildet ist, daß sie die zweite Halbleiterschicht (4) umgibt; – eine ringförmige Isolierschicht (9), die an der ersten Halbleiterschicht...

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung vom Typ mit dielektrischer Isolierung sowie auf ein Verfahren zu deren Herstellung, wobei ein Paar Halbleitersubstrate über eine vergrabene oder eingebettete Oxidschicht miteinander verbunden werden. Im spezielleren betrifft die Erfindung eine Halbleitervorrichtung vom Typ mit dielektrischer Isolierung sowie ein Verfahren zu deren Herstellung, wobei eine poröse Oxidschicht in Kontakt mit sowie an einer Stelle unmittelbar unter einer vergrabenen oder eingebetteten Oxidschicht gebildet wird.
  • Aus der Druckschrift DE 43 26 846 A1 ist eine Halbleitervorrichtung bekannt, bei welcher eine Begrenzung einer Durchbruchspannung, die durch die Dicke einer dielektrischen Schicht und einer ersten Halbleiterschicht gegeben ist, beseitigt werden kann. Zu diesem Zweck wird eine Halbleitervorrichtung vorgeschlagen, die eine dielektrische Schicht aufweist, welche ein Halbleitersubstrat von einer n–-Halbleiterschicht isoliert. Ferner ist ein n+-Halbleiterbereich, der einen geringeren Widerstand als die n–-Halbleiterschicht aufweist, so ausgebildet, daß er von einem p+-Halbleiterbereich umgeben ist.
  • Aus der Druckschrift JP 09 045 762 A ist ein Halbleitersubstrat bekannt, auf welchem in einer einfachen Weise Halbleiterelemente mit hoher Durchbruchspannung ausgebildet werden können. Bei dem bekannten Halbleitersubstrat wird eine Oxidschicht zwischen einer ersten und einer zweiten Substratschicht angeordnet. Ferner ist eine Oxidschicht zum Abtrennen der einzelnen Bereiche in seitlicher Richtung ausgebildet.
  • In der Vergangenheit ist eine große Anzahl verschiedener Halbleitervorrichtungen vom Typ mit dielektrischer Isolierung vorgeschlagen worden (vgl. zum Beispiel ein erstes Patentdokument: Japanisches Patent Nr. 2 739 018 (52 bis 57)).
  • Wie in den 52 und 53 in dem ersten Patentdokument gezeigt, ist ein Halbleitersubstrat einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung an seiner oberen Oberfläche und seiner unteren Oberfläche mit einer dielektrischen Schicht bzw. einer Rückseiten-Elektrode versehen, wobei eine n–-leitende Halbleiterschicht auf einer oberen Oberfläche der dielektrischen Schicht angeordnet ist.
  • Darüber hinaus dient die dielektrische Schicht zum dielektrischen Isolieren des Halbleitersubstrats und der n–-leitenden Halbleiterschicht voneinander, und eine erste Isolierschicht bildet die n–-leitende Halbleiterschicht in einem vorbestimmten Bereich.
  • Ein n+-leitender Halbleiterbereich mit einem relativ niedrigen elektrischen Widerstandswert ist auf der oberen Oberfläche der n–-leitenden Halbleiterschicht in dem von der ersten Isolierschicht definierten vorbestimmten Bereich gebildet, und ein p+-leitender Halbleiterbereich ist den den n+-leitenden Halbleiterbereich umgebend vorgesehen. Ferner sind eine Kathodenelektrode und eine Anodenelektrode mit dem n+-leitenden Halbleiterbereich bzw. dem p+-leitenden Halbleiterbereich verbunden, wobei die Kathodenelektrode und die Anodenelektrode durch eine zweite Isolierschicht elektrisch voneinander isoliert sind.
  • Wie weiterhin in 54 in dem ersten Patentdokument gezeigt ist, kommt es dann, wenn sowohl die Anodenelektrode als auch die Rückseiten-Elektrode auf einen Wert von 0 Volt eingestellt sind und eine an die Kathodenelektrode angelegte positive Spannung allmählich erhöht wird, zu der Entwicklung einer ersten Verarmungsschicht, die sich von einem pn-Übergang zwischen der n–-leitenden Halbleiterschicht und dem p+-leitenden Halbleiterbereich erstreckt.
  • Da zu diesem Zeitpunkt die Spannung des Halbleitersubstrats auf Massepotential festgelegt ist und durch die dielektrische Schicht als Feldplatte wirkt, entwickelt sich eine zweite Verarmungsschicht zusätzlich zu der ersten Verarmungsschicht in einer derartigen Weise, daß diese von einer Grenzfläche zwischen der n–-leitenden Halbleiterschicht und der dielektrischen Schicht in Richtung auf die obere Oberfläche der n–-leitenden Halbleiterschicht verlauft.
  • Auf diese Weise kann sich die erste Verarmungsschicht aufgrund der Erweiterung der zweiten Verarmungsschicht leicht in Richtung zu der Kathodenelektrode erstrecken, so daß ein elektrisches Feld an dem pn-Übergang zwischen der n–-leitenden Halbleiterschicht und dem p+-leitenden Halbleiterbereich abgeschwächt wird. Dieser Effekt ist allgemein als RESURF-Effekt (REduced SURface Field bzw. reduziertes Oberflächenfeld) bekannt.
  • Wie in 55 in dem ersten Patentdokument gezeigt ist, sei ferner angenommen, daß bei der Verteilung der elektrischen Feldstärke in einer Querrichtung an einer von dem p+-leitenden Halbleiterbereich ausreichend entfernten Stelle die vertikale Breite der zweiten Verarmungsschicht mit x dargestellt wird; die Dicke der dielektrischen Schicht mit t0 dargestellt wird; sowie die obere Oberfläche der n–-leitenden Halbleiterschicht entsprechend dem Nullpunkt der Abszisse ausgebildet ist. In diesem Fall wird ein vollständiger Spannungsabfall V bei dem vorstehend beschriebenen Querschnitt durch die nachfolgende Gleichung (3) veranschaulicht. V = q·N/(ε2·ε0) × (x2/2 + ε2·t0·x/ε3) (3).
  • In der vorstehend genannten Gleichung (3) bezeichnen N eine Dotierstoffkonzentration (cm–3) der n+-leitenden Halbleiterschicht, ε0 eine Dielektrizitätskonstante (C·V–1·cm–1), ε2 die Dielektrizitätskonstante der n–-leitenden Halbleiterschicht und ε3 die Dielektrizitätskonstante der dielektrischen Schicht.
  • Aus der vorstehenden Gleichung (3) ergibt sich, daß bei Erhöhung der Dicke t0 der dielektrischen Schicht unter unveränderter Beibehaltung des Betrages des vollständigen Spannungsabfalls V die vertikale Breite x der zweiten Verarmungsschicht vermindert wird. Dies bedeutet, daß der RESURF-Effekt schwächer wird.
  • Andererseits wird unter der Bedingung, daß kein Lawinendurchbruch aufgrund der Konzentration des elektrischen Feldes an dem pn-Übergang zwischen der n–-leitenden Halbleiterschicht und dem p+-leitenden Halbleiterbereich sowie aufgrund der Konzentration des elektrischen Feldes an der Grenzfläche zwischen der n–-leitenden Halbleiterschicht und dem n+-leitenden Halbleiterbereich auftritt, die dielektrische Festigkeit der Halbleitervorrichtung letztendlich durch einen Lawinendurchbruch aufgrund der Konzentration des elektrischen Feldes an der Grenzfläche zwischen der n–-leitenden Halbleiterschicht und der dielektrischen Schicht an einer Stelle unmittelbar unter dem n+-leitenden Halbleiterbereich bestimmt wird.
  • Um die Halbleitervorrichtung derart auszubilden, daß diese Bedingung erfüllt wird, braucht lediglich die Distanz zwischen dem p+-leitenden Halbleiterbereich und dem n+-leitenden Halbleiterbereich auf einen sehr großen Abstand eingestellt zu werden, so daß die Dicke d und die Dotierstoffkonzentration der n–-leitenden Halbleiterschicht optimiert werden können.
  • Für die vorstehend genannte Bedingung ist es allgemein bekannt, daß bei Auftreten einer Verarmung ausgehend von der Grenzfläche zwischen der n–-leitenden Halbleiterschicht und der dielektrischen Schicht bis zu einer vorderen Oberfläche der n–-leitenden Halbleiterschicht die Konzentration des elektrischen Feldes an der Grenzfläche zwischen der n–-leitenden Halbleiterschicht und der dielektrischen Schicht gerade die Lawinendurchbruchbedingung erfüllt, wie dies in 56 in dem ersten Patentdokument gezeigt ist. In diesem Fall erreicht die Verarmungsschicht den n+-leitenden Halbleiterbereich, so daß es zu einer Verarmung der gesamten n–-leitenden Halbleiterschicht kommt.
  • Eine dielektrische Festigkeit V unter einer solchen Bedingung läßt sich durch die nachfolgende Gleichung (4) darstellen. V = Ecr·(d/2 + ε2·t0/ε3) (4).
  • In der vorstehenden Gleichung (4) bedeutet Ecr eine kritische elektrische Feldstärke, die einen Lawinendurchbruch hervorruft, wobei die Dicke des n–-leitenden Halbleiterbereichs ignoriert wird.
  • Wie in 57 des vorstehend genannten ersten Patentdokuments gezeigt ist, erreicht eine elektrische Feldstärke an einer Grenze zwischen der n–-leitenden Halbleiterschicht und der dielektrischen Schicht (d. h. an einer Stelle in einer Distanz d von dem Nullpunkt bis zu der Elektrodenseite) in der vertikalen Verteilung der elektrischen Feldstärke in einem Querschnitt unmittelbar unter dem n+-leitenden Halbleiterbereich diese kritische elektrische Feldstärke Ecr.
  • Wenn die dielektrische Festigkeit V der Halbleitervorrichtung bei Bildung der n–-leitenden Halbleiterschicht aus Silizium berechnet wird und die dielektrische Schicht aus einer Siliziumoxidschicht gebildet ist, werden d = 4 × 10–4 und t0 = 2 × 10–4 als allgemeine Werte für die Distanz d bzw. die Dicke t0 angenommen.
  • Ferner wird in diesem Fall die kritische elektrische Feldstärke Ecr trotz der Beeinflussung von dieser durch die Dicke d der n–-leitenden Halbleiterschicht derart dargestellt, daß diese in etwa Ecr = 4 × 105 beträgt. Wenn diese kritische elektrische Feldstärke Ecr (= 4 × 105), ε2 (= 11,7) und ε3 (= 3,9) in die vorstehende Gleichung (4) eingesetzt werden, ergibt sich die dielektrische Festigkeit V durch die nachfolgende Gleichung (5). V = 320 V (5).
  • Wenn die Dicke d der n–-leitenden Halbleiterschicht um 1 μm zunimmt, ergibt sich somit ein Spannungsanstieg ΔV, der durch die nachfolgende Gleichung (6) dargestellt ist. ΔV = Ecr × 0,5 × 10–4 = 20 [V] (6).
  • Wenn die Dicke t0 der dielektrischen Schicht um 1 μm zunimmt, erhält man ferner den durch die nachfolgende Gleichung (7) dargestellten Spannungsanstieg ΔV. ΔV = Ecr × 11,7 × 10–4/3,9 = 120 [V] (7).
  • Wie aus den Resultaten der Berechnungen der vorstehenden Gleichungen (6) und (7) erkennbar ist, wird ein Anstieg oder eine Steigerung in der dielektrischen Festigkeit oder Durchschlagfestigkeit größer, wenn die dielektrische Schicht dick ausgebildet ist, als wenn die n–-leitende Halbleiterschicht dick ausgebildet ist, und somit ist zu erkennen, daß es zum Erhöhen oder Steigern der dielektrischen Festigkeit wirksam ist, die dielektrische Schicht dick auszubilden.
  • Darüber hinaus macht eine dicke Ausbildung der n–-leitenden Halbleiterschicht die Verwendung einer Technik zum Ätzen tieferer Gräben erforderlich, um die erste Isolierschicht zu bilden, wobei dies die Entwicklung einer neuartigen Technologie erforderlich macht und aus diesem Grund nicht wünschenswert ist.
  • Wenn dagegen die Dicke t0 der dielektrischen Schicht gesteigert wird, dann wird die Erweiterung x der zweiten Verarmungsschicht gering, wie dies vorstehend erläutert ist, wobei dies wiederum zu einer Reduzierung des RESURF-Effekts führt. Das heißt, die Konzentration des elektrischen Feldes an dem pn-Übergang zwischen dem p+-leitenden Halbleiterbereich und der n–-leitenden Halbleiterschicht steigt an, so daß die dielektrische Festigkeit durch die entsprechend erhöhte Wahrscheinlichkeit eines Lawinendurchbruchs an diesem pn-Übergang begrenzt wird.
  • Wie vorstehend erläutert worden ist, besteht bei der bekannten Halbleitervorrichtung vom Typ mit dielektrischer Isolierung somit ein Problem dahingehend, daß die dielektrische Festigkeit der Halbleitervorrichtung in Abhängigkeit von der Dicke t0 der dielektrischen Schicht sowie der Dicke d der n–-leitenden Halbleiterschicht begrenzt ist.
  • Die vorliegende Erfindung will das vorstehend geschilderte Problem lösen und hat sich zum Ziel gesetzt, eine Halbleitervorrichtung vom Typ mit dielektrischer Isolierung sowie ein Verfahren zu deren Herstellung zu schaffen, wobei ein hoher dielektrischer Widerstand erreicht werden kann, während eine Begrenzung der dielektrischen Festigkeit der Halbleitervorrichtung in Abhängigkeit von der Dicke einer dielektrischen Schicht und der Dicke einer ersten Halbleiterschicht verhindert ist.
  • Im Hinblick auf die Halbleitervorrichtung wird dieses Ziel durch den Gegenstand des unabhängigen Patentanspruches 1 und im Hinblick auf das Herstellungsverfahren durch den Gegenstand des unabhängigen Patentanspruches 6 erreicht.
  • Vorteilhafte Weiterbildungen der Halbleitervorrichtung bzw. des Herstellungsverfahrens sind in den abhängigen Ansprüchen genannt.
  • Demgemäß wird eine Halbleitervorrichtung vom Typ mit dielektrischer Isolierung vorgeschlagen, die ein Halbleitersubstrat, das eine Hauptebene und eine rückwärtige Oberfläche bzw. Rückseite auf gegenüberliegenden Seiten aufweist, sowie eine dielektrische Hauptschicht in einer Anordnung angrenzend an eine Gesamtfläche der Hauptebene des Halbleitersubstrats aufweist.
  • Eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps mit niedriger Dotierstoffkonzentration, die eine Vorderseite aufweist, ist mit dem Halbleitersubstrat durch die dielektrische Hauptschicht verbunden. Eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps mit einer hohen Dotierstoffkonzentration, die eine Vorderseite aufweist, ist auf der Vorderseite der ersten Halbleiterschicht selektiv gebildet.
  • Eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps mit hoher Dotierstoffkonzentration ist auf der ersten Halbleiterschicht an einer von der zweiten Halbleiterschicht abgelegenen Stelle derart ausgebildet, daß sie die zweite Halbleiterschicht umgibt. Eine ringförmige Isolierschicht ist auf der ersten Halbleiterschicht derart ausgebildet, daß sie einen Außenumfangsrand der dritten Halbleiterschicht umgibt und sich von der Vorderseite der ersten Halbleiterschicht bis zu der dielektrischen Hauptschicht erstreckt.
  • Eine erste Hauptelektrode ist auf der Vorderseite der zweiten Halbleiterschicht angeordnet und mit dieser verbunden. Eine zweite Hauptelektrode ist auf der Vorderseite der dritten Halbleiterschicht angeordnet und mit dieser verbunden. Eine Rückseiten-Elektrode ist auf der rückwärtigen Oberfläche bzw. Rückseite des Halbleitersubstrats gebildet.
  • Eine erste zusätzliche dielektrische Schicht ist in dem Halbleitersubstrat derart gebildet, daß diese mit der Hauptebenenseite der dielektrischen Hauptschicht in Kontakt steht. Die erste zusätzliche dielektrische Schicht ist aus einer porösen Oxidschicht gebildet und in einem Bereich einschließlich einer Stelle unmittelbar unterhalb der ersten Hauptelektrode vorgesehen und erstreckt sich von der Seite der ersten Hauptelektrode über einen Bereich von mehr als 40% einer Distanz zwischen der ersten und der zweiten Hauptelektrode.
  • Gemäß der vorliegenden Erfindung läßt sich die Dicke der dielektrischen Hauptschicht dünn ausbilden, so daß es zu keiner Beeinträchtigung des RESURF-Effekts kommt, und gleichzeitig kann die Gesamtdicke der dielektrischen Schicht in einen Bereich erhöht werden, in dem die erste zusätzliche dielektrische Schicht gebildet ist, so daß ein Spannungsabfall erhöht wird und es dadurch möglich wird, die dielektrische Festigkeit der Vorrichtung zu verbessern.
  • Da ferner die erste zusätzliche dielektrische Schicht aus einer porösen Oxidschicht gebildet ist und sich die Oxidschicht dabei mit einer hohen Geschwindigkeit bilden läßt, können ferner die Herstellungszeit und die Herstellungskosten beträchtlich reduziert werden.
  • Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen mehrerer Ausführungsbeispiele noch näher erläutert. In den Zeichnungen zeigen:
  • 1 eine perspektivische Schnittdarstellung zur Erläuterung einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 eine Schnittdarstellung von wesentlichen Bereichen der Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 eine Schnittdarstellung zur Erläuterung des Haltevorgangs der normalen Festigkeit oder der in Durchlaßrichtung vorhandenen Festigkeit der Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 4 eine Ansicht zur Erläuterung der Verteilung der elektrischen Feldstärke in einem Querschnitt entlang der Linie A-A' in 3;
  • 5 eine Schnittdarstellung zur Erläuterung des Haltevorgangs der normalen oder in Durchlaßrichtung vorhandenen dielektrischen Festigkeit der Halbleitervorrichtung vom Typ mit dielektrischer Isolierung in dem Zustand mit dielektrischer Festigkeit gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 6 eine Ansicht zur Erläuterung der Verteilung der elektrischen Feldstärke in einem Querschnitt entlang der Linie B-B' in 5;
  • 7 eine Ansicht zur Erläuterung der Beziehung zwischen dem Verhältnis (W/L) der Breite W eines porösen Oxidschichtbereichs zu der Distanz L zwischen der ersten und der zweiten Hauptelektrode sowie der dielektrischen Festigkeit bei der Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 8A bis 8E Schnittdarstellungen zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 9 eine Schnittdarstellung zur Erläuterung einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
  • 10 eine Schnittdarstellung zur Erläuterung einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung;
  • 11A bis 11E Schnittdarstellungen zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung;
  • 12A bis 12C Schnittdarstellungen zur Erläuterung eines Schrittes zum Bilden eines porösen Oxidschichtbereichs bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung;
  • 13 eine Schnittdarstellung zur Erläuterung eines Zustands beim Anlegen einer dielektrischen Widerstandsspannung bei einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung;
  • 14 eine Schnittdarstellung zur Erläuterung eines Schrittes zum Bilden eines porösen Siliziumbereichs bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung;
  • 15 eine Schnittdarstellung zur Erläuterung eines Zustands beim Anlegen einer dielektrischen Widerstandsspannung bei der Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 16 eine schematische Darstellung zur Erläuterung eines Anodisierungsvorgangs, der bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß der vorliegenden Erfindung angewendet wird;
  • 17 eine Schnittdarstellung zur Erläuterung eines Schrittes zum Bilden eines porösen Siliziumbereichs bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung;
  • 18A bis 18C Schnittdarstellungen zur Erläuterung eines Oxidationsschrittes und eines Verbindungsschrittes bei dem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 19 eine Schnittdarstellung zur Erläuterung eines Schrittes zum Bilden eines porösen Oxidschichtbereichs bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem siebten Ausführungsbeispiel der vorliegenden Erfindung;
  • 20 eine Schnittdarstellung zur Erläuterung eines Schrittes zum Bilden eines porösen Oxidschichtbereichs bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem neunten Ausführungsbeispiel der vorliegenden Erfindung;
  • 21 eine Rückansicht zur Erläuterung des Schrittes zum Bilden eines porösen Oxidschichtbereichs bei dem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem neunten Ausführungsbeispiel der vorliegenden Erfindung;
  • 22A und 22B Schnittdarstellungen zur Erläuterung eines Schrittes zum Bilden eines porösen Oxidschichtbereichs bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem zehnten Ausführungsbeispiel der vorliegenden Erfindung;
  • 23 eine Schnittdarstellung zur Erläuterung eines Schrittes zum Bilden eines porösen Oxidschichtbereichs bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem elften Ausführungsbeispiel der vorliegenden Erfindung;
  • 24 eine Draufsicht zur Erläuterung des Schrittes zum Bilden eines porösen Oxidschichtbereichs bei dem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß dem elften Ausführungsbeispiel der vorliegenden Erfindung; und
  • 25A und 25B Schnittdarstellungen zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem zwölften Ausführungsbeispiel der vorliegenden Erfindung.
  • Im folgenden werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die Begleitzeichnungen ausführlich beschrieben.
  • Ausführungsbeispiel 1
  • 1 zeigt eine perspektivische Schnittdarstellung zur Erläuterung einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung, und 2 zeigt eine Schnittdarstellung von wesentlichen Bereichen der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung.
  • In den 1 und 2 sind eine vergrabene oder eingebettete Oxidschicht 3 (dielektrische Hauptschicht) und eine Rückseiten-Elektrode 8 auf einer oberen Oberfläche bzw. einer unteren Oberfläche (Rückseite) eines Halbleitersubstrats 1 vorgesehen, wobei eine n–-leitende Halbleiterschicht 2 (erste Halbleiterschicht eines ersten Leitfähigkeitstyps mit niedriger Dotierstoffkonzentration) auf einer oberen Oberfläche der vergrabenen Oxidschicht 3 angeordnet ist. Diese vergrabene Oxidschicht 3 wirkt als dielektrische Schicht, die zum dielektrischen Trennen oder Isolieren des Halbleitersubstrats 1 und der n–-leitenden Halbleiterschicht 2 voneinander dient.
  • Ferner ist eine Isolierschicht 9 (Grabenisolierung) ringförmig derart ausgebildet, daß sie die n–-leitende Halbleiterschicht 2 von einer vorderen Oberfläche bzw. Vorderseite der n–-leitenden Halbleiterschicht 2 bis zu der vergrabenen Oxidschicht 3 durchsetzt, um dadurch die n–-leitende Halbleiterschicht 2 in einem vorbestimmten Bereich (Ringform) zu bilden.
  • Der n+-leitende Halbleiterbereich 4 (zweite Halbleiterschicht des ersten Leitfähigkeitstyps mit hoher Dotierstoffkonzentration), der einen niedrigeren elektrischen Widerstand als die n–-leitende Halbleiterschicht 2 aufweist, ist auf der n–-leitenden Halbleiterschicht 2 in dem durch die Isolierschicht 9 definierten vorbestimmten Bereich gebildet, und der p+-leitende Halbleiterbereich 5 (dritte Halbleiterschicht des zweiten Leitfähigkeitstyps mit hoher Dotierstoffkonzentration) ist in der n–-leitenden Halbleiterschicht 2 selektiv derart gebildet, daß er den n+-leitenden Halbleiterbereich 4 umgibt.
  • Eine erste Hauptelektrode 6 und eine zweite Hauptelektrode 7 sind mit dem n+-leitenden Halbleiterbereich 4 bzw. dem p+-leitenden Halbleiterbereich 5 verbunden, wobei die Elektroden 6 und 7 durch eine Isolierschicht 11 elektrisch voneinander isoliert sind.
  • Der erste poröse Oxidschichtbereich 10 (erste zusätzliche dielektrische Schicht) ist in dem Halbleitersubstrat 1 derart gebildet, daß er mit einer unteren Oberfläche der vergrabenen Oxidschicht 3 an einer Stelle unmittelbar unterhalb der ersten Hauptelektrode 6 in Kontakt steht. Ferner ist ein n+-leitender Halbleiterbereich 12 auf einer oberen Oberfläche des p+-leitenden Halbleiterbereichs 5 derart gebildet, daß er mit dem p+-leitenden Halbleiterbereich 5 und der zweiten Hauptelektrode 7 in Verbindung steht.
  • Weiterhin ist eine Gateelektrode 14 in der Nähe der zweiten Hauptelektrode 7 sowie an einer Stelle naher bei der ersten Hauptelektrode 6 derart gebildet, daß sie in die Isolierschicht 11 eingeschlossen ist. Die Isolierschicht 11 ist zum Beispiel aus einer Oxidschicht gebildet, und ein unmittelbar unter der Gateelektrode 14 liegender Bereich der Isolierschicht 11 wirkt als Gateoxidschicht 13.
  • Eine Halbleitervorrichtung 100 vom Typ mit dielektrischer Isolierung mit der vorstehend beschriebenen Ausbildung hat eine Konstruktion, bei der die Gateelektrode 14 über die Gateoxidschicht 13 hinweg gegenüber dem p+-leitenden Halbleiterbereich 5, dem n+-leitenden Halbleiterbereich 12 und der n–-leitenden Halbleiterschicht 2 angeordnet ist. Die Halbleitervorrichtung 100 vom Typ mit dielektrischer Isolierung dient somit als Leistungsvorrichtung in Form eines n-Kanal-MOS-Transistors, bei dem die zweite Hauptelektrode 7 als Sourceelektrode wirkt und die erste Hauptelektrode 6 als Drainelektrode wirkt.
  • 3 zeigt eine Schnittdarstellung zur Erläuterung des Haltevorgangs der normalen oder in Durchlaßrichtung vorhandenen dielektrischen Festigkeit oder Durchschlagsfestigkeit der Halbleitervorrichtung 100 vom Typ mit dielektrischer Isolierung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung, und 4 zeigt eine Ansicht zur Erläuterung der Verteilung der elektrischen Feldstärke in einem Querschnitt entlang der Linie A-A' der 3.
  • In 3 sind die Dicke t0 der vergrabenen Oxidschicht 3, ein Rand 16 des ersten porösen Oxidschichtbereichs 10, der n–-leitenden Halbleiterschicht 2 zugeordnete Verarmungsschichten 15a, 15b, die Dicke x der Verarmungsschicht 15b sowie eine Distanz L zwischen der ersten Hauptelektrode 6 und der zweiten Hauptelektrode 7 dargestellt.
  • Wenn in 3 eine an die erste Hauptelektrode 6 angelegte positive Spannung (+V) allmählich erhöht wird und dabei sowohl die zweite Hauptelektrode 7 als auch die Rückseiten-Elektrode 8 auf Massepotential (0 V) gelegt sind, entsteht die Verarmungsschicht 15a, die sich von einem pn-Übergang zwischen der n–-leitenden Halbleiterschicht 2 und dem p+-leitenden Halbleiterbereich 5 erstreckt.
  • Zu diesem Zeitpunkt wirkt das Halbleitersubstrat 1 als Feldplatte, wobei deren Spannung durch die dielektrischen Schichten (die vergrabene Oxidschicht 3 und den ersten porösen Oxidschichtbereich 10) auf Massepotential festgelegt ist, so daß sich die Verarmungsschicht 15b zusätzlich zu der Verarmungsschicht 15a ebenfalls in einer Richtung entwickelt, die von einer Grenzfläche zwischen dem n–-leitenden Halbleitersubstrat 2 und den dielektrischen Schichten in Richtung auf eine obere Oberfläche der n–-leitenden Halbleiterschicht 2 verläuft.
  • Somit wird ein elektrisches Feld an dem pn-Übergang zwischen der n–-leitenden Halbleiterschicht 2 und dem p+-leitenden Halbleiterbereich 5 durch einen RESURF-Effekt abgeschwächt.
  • 4 veranschaulicht die Verteilung der elektrischen Feldstärke an einer Stelle (d. h. in einem Schnitt entlang der Linie A-A' in 3), die von dem p+-leitenden Halbleiterbereich 5 ausreichend entfernt ist.
  • In 4 stellt die Abszisse Positionen auf der Seite der Rückseiten-Elektrode 8 dar, während die Ordinate die elektrische Feldstärke veranschaulicht, wobei die obere Oberfläche der n–-leitenden Halbleiterschicht 2 dem Nullpunkt der Abszisse entspricht und wobei die Dicke (Erstreckung) der Verarmungsschicht 15b durch x dargestellt ist und die Dicke der vergrabenen Oxidschicht 3 durch t0 dargestellt ist.
  • Ein vollständiger Spannungsabfall V in dem Schnitt entlang der Linie A-A' wird wie im Fall der eingangs beschriebenen bekannten Halbleitervorrichtung vom Typ mit dielektrischer Isolierung durch die eingangs genannte Gleichung (3) dargestellt.
  • Mit anderen Worten, es wird selbst bei gleichem oder unverändertem vollständigen Spannungsabfall die Erstreckung x der Verarmungsschicht 15b kürzer, wenn die Dicke t0 der vergrabenen Oxidschicht 3 dicker gewählt ist, und infolgedessen wird der RESURF-Effekt vermindert.
  • Andererseits wird unter der Bedingung, daß kein Lawinendurchbruch aufgrund der Konzentration des elektrischen Feldes an dem pn-Übergang zwischen der n–-leitenden Halbleiterschicht 2 und dem p+-leitenden Halbleiterbereich 5 sowie aufgrund der Konzentration des elektrischen Feldes an der Grenzfläche zwischen der n–-leitenden Halbleiterschicht 2 und dem n+-leitenden Halbleiterbereich 4 auftritt, die dielektrische Festigkeit der Halbleitervorrichtung 100 letztendlich durch einen Lawinendurchbruch aufgrund der Konzentration des elektrischen Feldes an der Grenzfläche zwischen der n–-leitenden Halbleiterschicht 2 und der vergrabenen Oxidschicht 3 an einer Stelle unmittelbar unter dem n+-leitenden Halbleiterbereich 4 bestimmt.
  • Zum Ausbilden der Halbleitervorrichtung 100 zum Erfüllen einer solchen Bedingung muß die Distanz L zwischen dem p+-leitenden Halbleiterbereich 5 und dem n+-leitenden Halbleiterbereich 4 sehr lang gewählt werden, so daß die Dicke d und die Dotierstoffkonzentration N der n–-leitenden Halbleiterschicht 2 optimiert werden können. Unter der Annahme, daß die dielektrische Festigkeit 600 V beträgt, kann die Distanz L beispielsweise mit in etwa 70 μm bis 100 μm gewählt werden.
  • 5 zeigt eine Schnittdarstellung zur Erläuterung des Haltevorgangs der normalen oder in Durchlaßrichtung vorhanden dielektrischen Festigkeit der Halbleitervorrichtung 100 vom Typ mit dielektrischer Isolierung unter der vorstehend beschriebenen Bedingung.
  • Es ist allgemein bekannt, daß die vorstehend beschriebene Bedingung bedeutet, daß beim Auftreten einer Verarmung ausgehend von der Grenzfläche zwischen der n–-leitenden Halbleiterschicht 2 und der vergrabenen Oxidschicht 3 bis zu der vorderen Oberfläche der n–-leitenden Halbleiterschicht 2 die Konzentration des elektrischen Feldes an der Grenzfläche zwischen der n–-leitenden Halbleiterschicht 2 und der vergrabenen Oxidschicht 3 die Bedingung hinsichtlich des Lawinendurchbruchs gerade erfüllt.
  • 5 veranschaulicht, daß die Verarmungsschicht 15b den n+-leitenden Halbleiterbereich 4 erreicht und es zu einer Verarmung der gesamten n–-leitenden Halbleiterschicht 2 kommt.
  • Die dielektrische Festigkeit V unter einer derartigen Bedingung wird durch einen vollständigen Spannungsabfall an einer Stelle unmittelbar unter dem n+-leitenden Halbleiterbereich 4 (d. h. in einem Querschnitt entlang der Linie B-B' in 5) veranschaulicht, und zwar durch die nachfolgende Gleichung (8). V = Ecr·(d/2 + ε2·t1/ε3) (8).
  • In der vorstehend genannten Gleichung (8) bezeichnet t1 die Gesamtdicke der dielektrischen Schichten (d. h. die Dicke der vergrabenen Oxidschicht 3 plus des ersten Oxidschichtbereichs 10 in Zentimetern), wobei die Dicke des n+-leitenden Halbleiterbereichs 4 ignoriert wird.
  • In diesem Zusammenhang ist darauf hinzuweisen, daß die vorstehende Gleichung (8) der eingangs genannten Gleichung (4) entspricht, wobei die Dicke t0 bei letzterer durch die Dicke t1 ersetzt ist.
  • 6 zeigt eine Ansicht zur Erläuterung der Verteilung der elektrischen Feldstärke in einem Querschnitt entlang der Linie B-B' in 5.
  • In 6 erreicht die elektrische Feldstärke an einer Grenze zwischen der n–-leitenden Halbleiterschicht 2 und den dielektrischen Schichten (d. h. der Position in einer Distanz d von dem Nullpunkt auf die Seite der Elektrode 8) die kritische elektrische Feldstärke Ecr.
  • Das heißt, wie aus den vorstehend genannten Gleichungen (3) und (8) zu erkennen ist, wird es möglich, einen Spannungsabfall zu erhöhen und dadurch die dielektrische Festigkeit im Vergleich zu dem eingangs beschriebenen bekannten Fall zu verbessern, und zwar durch das Einstellen der Dicke t0 der vergrabenen Oxidschicht 3 auf eine relativ dünne Dicke, um dadurch den RESURF-Effekt nicht zu beeinträchtigen, sowie durch das Einstellen der Gesamtdicke t1 der dielektrischen Schichten in einem Bereich, in dem der erste poröse Oxidschichtbereich 10 gebildet ist, auf eine relativ hohe Dicke.
  • Im folgenden wird die Relation zwischen dem Verhältnis (W/L) der Breite W des ersten porösen Oxidschichtbereichs 10 zu der Distanz L zwischen der ersten und der zweiten Hauptelektrode 6, 7 sowie der dielektrischen Festigkeit unter Bezugnahme auf 7 erläutert. In 7 ist entlang der Ordinate die standardisierte dielektrische Festigkeit oder Spannung aufgetragen, während entlang der Abszisse das Verhältnis W/L aufgetragen ist.
  • Aus 7 ist zu erkennen, daß in einem Bereich, in dem die Breite W des ersten porösen Oxidschichtbereichs 10 weniger als 40% der Distanz L zwischen der ersten und der zweiten Hauptelektrode 6, 7 beträgt, die dielektrische Festigkeit entsprechend der zunehmenden Breite W des ersten porösen Oxidschichtbereichs 10 rasch ansteigt und ein im wesentlichen vorbestimmter Wert der dielektrischen Festigkeit erzielt werden kann, wenn die Breite W des ersten porösen Oxidschichtbereichs 10 die 40% der Distanz L zwischen der ersten und der zweiten Hauptelektrode 6, 7 übersteigt.
  • Aufgrund dieser Tatsache ist es hinsichtlich der dielektrischen Festigkeit bevorzugt, daß der Rand 16 des ersten porösen Oxidschichtbereichs 10 an einer Stelle vorgesehen ist, die 40% oder mehr der Distanz L zwischen der ersten und der zweiten Hauptelektrode 6, 7 von der Seite der ersten Hauptelektrode 6 in Richtung auf die zweite Hauptelektrode 7 beabstandet ist.
  • Weiterhin ist bei dieser Halbleitervorrichtung 100 vom Typ mit dielektrischer Isolierung die Dicke t0 der vergrabenen Oxidschicht 3 angemessen vermindert, um einen nachteiligen Einfluß auf den RESURF-Effekt zu vermeiden, während gleichzeitig die Gesamtdicke t1 der dielektrischen Schichten in dem Bereich, in dem der erste poröse Oxidschichtbereich 10 gebildet ist, vergrößert ist und dadurch ein Spannungsabfall erhöht werden kann, so daß sich die dielektrische Festigkeit der Vorrichtung verbessern läßt.
  • Die Oxidationsrate des porösen Siliziums wird dabei in Abhängigkeit von der Porosität von diesem verändert, so daß diese derart gesteuert werden kann, daß sie von mehreren 10 Malen auf 100 Mal gesteigert werden kann. Bei der Oxidation kann das poröse Silizium daher mit einer hohen Geschwindigkeit oxidiert werden, die um einige Zehnfache schneller ist als eine normale Rate zum Bilden einer Oxidschicht.
  • In dem Fall, in dem ein dielektrischer Schichtbereich, der zum Verbessern der dielektrischen Festigkeit eine größere Dicke aufweisen soll, aus einer normalen Oxidschicht gebildet wird, ist somit eine Bearbeitungszeit von mehreren Tagen bis zu einer Woche oder mehr erforderlich, während im Fall der Verwendung einer porösen Oxidschicht anstelle der normalen Oxidschicht nur weniger als ein halber Tag erforderlich ist, sogar einschließlich der Zeit zum Bilden von porösem Silizium, bei dem es sich um einen Vorläufer der porösen Oxidschicht handelt, so daß sich infolgedessen die Herstellungszeit und die Herstellungskosten in bemerkenswertem Ausmaß reduzieren lassen.
  • Es ist an dieser Stelle darauf hinzuweisen, daß es sich bei dem vorstehend genannten Begriff der ”Porosität” um eine ”grobe Dichte” handelt. Mit anderen Worten, es handelt sich bei der Porosität um einen physikalischen Wert, der anhand des Gewichts des herausgelösten Siliziums und der Größe eines Bereichs spezifiziert wird, in dem Polysilizium nach der Verarbeitung von einkristallinem Silizium zum porösem Silizium gebildet wird, wobei dieses die Formeigenschaften oder ”das sogenannte Niveau der trockenen Rauheit oder Grobheit” des porösen Siliziums darstellt. Eine Porosität (P) wird durch die nachfolgende Gleichung (9) spezifiziert (vgl. Appl. Phys. Lett. 42(4), Seiten 386–388 von R. P. Holmstrom und J. Y. Chi). P = Δm/(σ × A × t) (9).
  • In der vorstehenden Gleichung (9) bezeichnen Δm das Gewicht des Siliziums, das bei der porösen Ausbildung von diesem herausgelöst wird, σ die Dichte (2,33 g/cm3) von Silizium, A eine Fläche (cm2), auf der poröses Silizium gebildet ist, und t die Dicke (cm) der porösen Siliziumschicht.
  • Bei dieser Porosität handelt es sich um einen physikalischen Wert, der sich von 0 bis 1 ändert, wobei ”0” das einkristalline Silizium an sich darstellt und ”1” den Zustand eines vollständig geätzten Raums darstellt. Mit anderen Worten, es wird die poröse Siliziumschicht zunehmend rauher oder grober, je mehr sich die Porosität dem Wert 1 annähert.
  • Im folgenden wird ein Verfahren zum Herstellen der Halbleitervorrichtung 100 vom Typ mit dielektrischer Isolierung unter Bezugnahme auf die 8A bis 8E erläutert.
  • Zuerst wird ein p-leitendes Siliziumsubstrat 20 als Halbleitersubstrat bereitgestellt. Dann werden ein n+-leitender Diffusionsbereich 21 und ein p+-leitender Diffusionsbereich 22 auf einer Hauptebene des p-leitenden Siliziumsubstrats 20 gebildet, wie dies in 8A gezeigt ist. Dabei wird der n+-leitende Diffusionsbereich 21 derart gebildet, daß er den p+-leitenden Diffusionsbereich 22 umgibt.
  • Anschließend wird das p-leitende Siliziumsubstrat 20 in einer HF-Lösung anodisiert, so daß ein Anodisierungsstrom 23 von der Rückseite des p-leitenden Siliziumsubstrats 20 zu dem p+-leitenden Diffusionsbereich 22 fließt, um dadurch den p+-leitenden Diffusionsbereich 22 in Form eines porösen Siliziumbereichs 22a auszubilden, wie dies in 8B gezeigt ist.
  • Anschließend erfolgt eine Oxidationsbearbeitung an dem p-leitenden Siliziumsubstrat 20, durch die ein Oxidschichtbereich 24 und ein erster poröser Oxidschichtbereich 10 gebildet werden, wie dies in 8C gezeigt ist. Nachdem der poröse Siliziumbereich 22a einmal einer Oxidationsatmosphäre bei einer niedrigen Temperatur von 300°C oder darunter ausgesetzt wird, wird dieser dann bei einer hohen Temperatur von 1100°C oder darüber oxidiert.
  • Infolgedessen wird eine Kondensation des porösen Siliziums unterdrückt, so daß der erste poröse Oxidschichtbereich 10 ohne begleitendes Abschälen gebildet werden kann. Es sei an dieser Stelle darauf hingewiesen, daß ein ähnlicher Effekt selbst dann erzielt werden kann, wenn die vorstehend geschilderte Oxidation unter Verwendung einer Oxidation mit hohem Druck ausgeführt wird.
  • Anschließend wird ein n-leitendes Siliziumsubstrat bereitgestellt, auf dessen Hauptebene eine Oxidschicht 25 gebildet ist. Der erste poröse Oxidschichtbereich 10 und die Oxidschicht 25 werden dann in innigen Kontakt miteinander gebracht, und das p-leitende Siliziumsubstrat 20 sowie das n-leitende Siliziumsubstrat werden miteinander verbunden und einer Wärmebehandlung, wie zum Beispiel einer Pyro-Oxidation oder dergleichen, beispielsweise bei einer Temperatur von 1200°C für eine Zeitdauer von drei Stunden ausgesetzt, so daß die Verbindungsfestigkeit dazwischen verbessert werden kann.
  • Anschließend wird das n-leitende Siliziumsubstrat auf eine vorbestimmte Dicke poliert oder geschliffen, um dadurch die n-leitende Halbleiterschicht 2 zu bilden. Infolgedessen erhält man eine SOI-(Silizium-auf-Isolator-)Struktur, wie diese in 8D dargestellt ist. Der Oxidschichtbereich 24 und die Oxidschicht 25 entsprechen dabei der vergrabenen Oxidschicht 3.
  • Anschließend wird eine Halbleitervorrichtung 100 vom Typ mit dielektrischer Isolierung, auf der ein n-Kanal-HV-MOS gebildet ist, wie es in 8E dargestellt ist, mittels eines SOI-Vorgangs hergestellt.
  • In diesem Zusammenhang ist darauf hinzuweisen, daß der Herstellungsvorgang oder der Schritt der 8D beispielsweise auch durch den nachfolgend beschriebenen Prozeß ausgeführt werden kann, obwohl dies in den Zeichnungen nicht dargestellt ist.
  • Zuerst wird eine Oxidschicht auf der n–-leitenden Halbleiterschicht 2 gebildet, und ein der Isolierschicht 9 entsprechender Bereich der Oxidschicht wird entfernt, so daß die n–-leitende Halbleiterschicht 2 geätzt wird, während sie mittels der verbliebenen Oxidschicht maskiert wird, um dadurch eine Nut zu bilden, die sich bis zum Erreichen der Oxidschicht 25 erstreckt.
  • Nachdem die Oxidschicht einmal entfernt worden ist, wird die n–-leitende Halbleiterschicht 2 einer thermischen Oxidation ausgesetzt, so daß dadurch wiederum eine Oxidschicht auf der Oberfläche der n–-leitenden Halbleiterschicht 2 gebildet wird. Die auf diese Weise gebildete Oxidschicht wird dann zurückgeätzt, um die Nut mit der Isolierschicht 9 zu füllen.
  • Anschließend daran wird eine Oxidschicht auf der n–-leitenden Halbleiterschicht 2 gebildet, und es erfolgt eine Strukturierung der Oxidschicht. Anschließend wird Bor in die n–-leitende Halbleiterschicht 2 implantiert, wobei die auf diese Weise strukturierte Oxidschicht als Maske, verwendet wird, und anschließend wird die n–-leitende Halbleiterschicht 2 wärmebehandelt, um einen p+-leitenden Halbleiterbereich 5 zu bilden.
  • Darüber hinaus wird in ähnlicher Weise ein n+-leitender Halbleiterbereich 4 mittels Ionenimplantation und Wärmebehandlung gebildet. Gleichermaßen wird auch ein n+-leitender Halbleiterbereich 12 durch Ionenimplantation und Wärmebehandlung gebildet. Ferner werden eine Isolierschicht 11, eine Gateelektrode 14 sowie eine erste und eine zweite Hauptelektrode 6, 7 vorgesehen.
  • Schließlich wird die gesamte hintere Oberfläche bzw. Rückseite des Halbleitersubstrats 1 poliert, so daß der auf der rückseitigen Oberfläche des Halbleitersubstrats 1 ausgebildete Oxidschichtbereich 24 dadurch entfernt wird, um eine Rückseiten-Elektrode 8 zu bilden, die eine Metallniederschlagschicht (zum Beispiel dreilagige Aufbringung von Ti/Ni/Au usw.) aufweist. Auf diese Weise wird eine Halbleitervorrichtung 100 vom Typ mit dielektrischer Isolierung hergestellt.
  • Gemäß diesem Verfahren zum Herstellen der Halbleitervorrichtung 100 vom Typ mit dielektrischer Isolierung werden der p+-leitende Diffusionsbereich 22 und der n+-leitende Diffusionsbereich 21 auf der Hauptebene des p-leitenden Siliziumsubstrats 20 vor einem Schritt des Verbindens des n-leitenden Siliziumsubstrats und des p-leitenden Siliziumsubstrats 20 miteinander gebildet, und es wird ein Anodisierungsstrom durch den p+-leitenden Diffusionsbereich 22 und den n+-leitenden Diffusionsbereich 21 hindurchgeleitet, so daß der p+-leitende Diffusionsbereich 22 zu dem porösen Siliziumbereich 22a wird, der dann oxidiert wird, um den ersten porösen Oxidschichtbereich 10 zu bilden.
  • Mit einem derartigen Verfahren kann ein dicker Schichtbereich der dielektrischen Schichten, der einem hohen Spannungsabfall Stand hält, innerhalb von kurzer Zeit hergestellt werden, so daß sich die Herstellungszeit und die Herstellungskosten reduzieren lassen.
  • Da ferner das Innere des porösen Siliziumbereichs 22a bei einer hohen Temperatur von 1100°C oder darüber oxidiert wird, nachdem dieser Bereich einmal einer Oxidationsatmosphäre bei einer niedrigen Temperatur von 300°C oder darunter ausgesetzt worden ist, wird ein Kondensieren des porösen Siliziums unterdrückt, und dadurch kann der erste poröse Oxidschichtbereich 10 ohne begleitendes Abschälen hergestellt werden.
  • Ausführungsbeispiel 2
  • 9 zeigt eine Schnittdarstellung zur Erläuterung einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • In 9 ist ein zweiter poröser Oxidschichtbereich 30 in einem Halbleitersubstrat 1 derart gebildet, daß er mit einer unteren Fläche einer vergrabenen Oxidschicht 3 an einer Stelle unmittelbar unterhalb einer Isolierschicht 9 in Kontakt steht.
  • Die Ausbildung dieses zweiten Ausführungsbeispiels mit Ausnahme der vorstehend erläuterten Konstruktion ist der des vorstehend beschriebenen ersten Ausführungsbeispiels ähnlich.
  • Bei einer Halbleitervorrichtung 101 vom Typ mit dielektrischer Isolierung gemäß diesem zweiten Ausführungsbeispiel ist der zweite poröse Oxidschichtbereich 30 (zweite zusätzliche Schicht) in dem Halbleitersubstrat 1 derart ausgebildet, daß er mit der unteren Oberfläche der vergrabenen Oxidschicht 3 an der Stelle unmittelbar unter der Isolierschicht 9 in Kontakt steht. Mit dieser Anordnung lassen sich folgende Effekte zusätzlich zu den vorstehend beschriebenen Effekten des ersten Ausführungsbeispiels erzielen.
  • Bei der Bildung der Isolierschicht 9 (Grabenisolierung) entstehende Spannungen werden durch den zweiten porösen Oxidschichtbereich 30 abgeschwächt. Somit kann das Auftreten von Defekten um die Isolierschicht 9 herum unterdrückt werden, und gleichzeitig kann eine Änderung der Einschaltcharakteristik einer Leistungsvorrichtung aufgrund eines Piezo-Effekts verhindert werden, so daß sich die Betriebszuverlässigkeit der Leistungsvorrichtung verbessern läßt.
  • Unter Bezugnahme auf die Vorgänge oder Schritte der 8A und 8B bei dem Herstellungsverfahren gemäß dem vorstehend beschriebenen ersten Ausführungsbeispiel wird hierbei ein p+-leitender Diffusionsbereich 22 in einem Bereich eines p-leitenden Siliziumsubstrats 20 zum Bilden eines ersten porösen Oxidschichtbereichs 10 und eines zweiten porösen Oxidschichtbereichs 30 vorgesehen, und ein Anodisierungsstrom 23 wird von einer rückwärtigen Oberfläche des p-leitenden Siliziumsubstrats 20 zu dem p+-leitenden Diffusionsbereich 22 geleitet, so daß der erste poröse Oxidschichtbereich 10 und der zweite poröse Oxidschichtbereich 30 auf dem p-leitenden Siliziumsubstrat 20 gebildet werden. Unter Ausführung der Vorgänge oder Schritte der 8C bis 8E kann anschließend eine Halbleitervorrichtung 101 vom Typ mit dielektrischer Isolierung hergestellt werden.
  • Ausführungsbeispiel 3
  • 10 zeigt eine Schnittdarstellung zur Erläuterung einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung. Die 11A bis 11E zeigen Schnittdarstellungen zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung.
  • In 10 ist ein erster Hohlraum oder Hohlraumbereich (vergrabener Hohlraum) 31 in einem Halbleitersubstrat 1 an einer Stelle unmittelbar unterhalb einer Isolierschicht 9 derart gebildet, daß er mit einer unteren Oberfläche einer vergrabenen Oxidschicht 3 in Kontakt steht.
  • Die Konstruktion dieses dritten Ausführungsbeispiels mit Ausnahme der vorstehend erläuterten Konstruktion ist der des bereits beschriebenen ersten Ausführungsbeispiels ähnlich.
  • Im folgenden wird ein Verfahren zum Herstellen einer Halbleitervorrichtung 102 vom Typ mit dielektrischer Isolierung gemäß diesem dritten Ausführungsbeispiel unter Bezugnahme auf die 11A bis 11E erläutert.
  • Zuerst wird ein p-leitendes Siliziumsubstrat 20 als Halbleitersubstrat bereitgestellt, und anschließend werden ein n+-leitender Diffusionsbereich 21, ein erster p+-leitender Diffusionsbereich 32 und ein zweiter p+-leitender Diffusionsbereich 33 auf einer Hauptebene des p-leitenden Siliziumsubstrats 20 gebildet. Dabei wird der n+-leitende Diffusionsbereich 21 den p+-leitenden Diffusionsbereich 32 umgebend ausgebildet, und der zweite p+-leitende Diffusionsbereich 33 wird in Form eines Rings derart ausgebildet, daß er an einer Stelle unmittelbar unterhalb der Isolierschicht 9 angeordnet ist.
  • Wie in 11A gezeigt ist, wird dann eine Oxidschicht 34 auf der Hauptebene des p-leitenden Siliziumsubstrats 20 gebildet und strukturiert, um den ersten p+-leitenden Diffusionsbereich 32 freizulegen. Anschließend wird ein Anodisierungsstrom 23 von der rückwärtigen Oberfläche des p-leitenden Siliziumsubstrats 20 her zu dem ersten p+-leitenden Diffusionsbereich 32 geleitet, so daß der erste p+-leitende Diffusionsbereich 32 zu einem porösen Siliziumbereich 32a wird.
  • Nach dem Entfernen der Oxidschicht 34 wird das p-leitende Siliziumsubstrat 20 anschließend einer Oxidationsbearbeitung ähnlich des bereits beschriebenen ersten Ausführungsbeispiels unterzogen. Infolgedessen wird der poröse Siliziumbereich 32a oxidiert, um dadurch einen ersten porösen Oxidschichtbereich 10 zu bilden, und ein Oxidschichtbereich 24 wird in einem Bereich auf der Seite der Hauptebene des p-leitenden Siliziumsubstrats 20 mit Ausnahme des ersten porösen Oxidschichtbereichs 10 gebildet.
  • Anschließend wird der Oxidschichtbereich 24 derart strukturiert, daß der zweite p+-leitende Diffusionsbereich 33 freigelegt wird, und dann wird in der in 11B dargestellten Weise ein Anodisierungsstrom 35 mit einer relativ hohen Spannung zugeführt, so daß der zweite p+-leitende Diffusionsbereich 33 einem elektrolytischen Poliervorgang 36 unterzogen wird. Wie in 11C gezeigt ist, ist anschließend der zweite p+-leitende Diffusionsbereich 33 entfernt, um dadurch einen ersten Hohlraumbereich 31 auf dem p-leitenden Siliziumsubstrat 20 zu bilden.
  • Anschließend wird ein n-leitendes Siliziumsubstrat bereitgestellt, auf dessen Hauptebene eine Oxidschicht 25 ausgebildet ist. Dann werden der erste poröse Oxidschichtbereich 10 und die Oxidschicht 20 in innigem Kontakt miteinander angeordnet, und das p-leitende Siliziumsubstrat 20 sowie das n-leitende Siliziumsubstrat werden miteinander verbunden und einer Wärmebehandlung, wie zum Beispiel einer Pyro-Oxidation oder dergleichen, beispielsweise bei einer Temperatur von 1200°C für eine Zeitdauer von drei Stunden unterzogen, so daß die Verbindungsfestigkeit zwischen diesen verbessert werden kann.
  • Anschließend wird das n-leitende Siliziumsubstrat auf eine vorbestimmte Dicke poliert oder geschliffen, um dadurch die n–-leitende Halbleiterschicht 2 zu bilden. Infolgedessen erhält man eine SOI-Struktur, wie sie in 11D gezeigt ist. An dieser Stelle ist darauf hinzuweisen, daß der Oxidschichtbereich 24 und die Oxidschicht 25 der vergrabenen Oxidschicht 3 entsprechen.
  • Anschließend wird eine Halbleitervorrichtung 102 vom Typ mit dielektrischer Isolierung, auf der ein n-Kanal-HV-MOS gebildet ist, wie dies in 11E gezeigt ist, mittels eines SOI-Prozesses wie bei dem bereits beschriebenen ersten Ausführungsbeispiel hergestellt.
  • Bei der Halbleitervorrichtung 102 vom Typ mit dielektrischer Isolierung gemäß diesem dritten Ausführungsbeispiel wird der erste Hohlraumbereich 31 in dem Halbleitersubstrat 1 derart ausgebildet, daß er mit der unteren Oberfläche der vergrabenen Oxidschicht 3 an einer Stelle unmittelbar unterhalb der Isolierschicht 9 in Kontakt steht. Mit dieser Anordnung lassen sich zusätzlich zu den vorstehend beschriebenen Wirkungen des ersten Ausführungsbeispiels folgende weitere Wirkungen erzielen.
  • Bei der Bildung der Isolierschicht 9 (Grabenisolierung) entstehende Spannungen werden durch den ersten Hohlraumbereich 31 vermindert. Das Auftreten von Defekten um die Isolierschicht 9 herum läßt sich somit unterdrücken, und gleichzeitig kann eine Änderung der Einschaltcharakteristik der Leistungsvorrichtung aufgrund eines Piezo-Effekts verhindert werden, so daß sich die Betriebszuverlässigkeit der Leistungsvorrichtung verbessern läßt.
  • Infolgedessen lassen sich gleichzeitig eine Steigerung des elektrischen Widerstands der Leistungsvorrichtung sowie eine Verminderung der bei dieser auftretenden Belastungen erzielen.
  • Ausführungsbeispiel 4
  • Die 12A bis 12C zeigen Schnittdarstellungen zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung.
  • Im folgenden wird das Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung dieses vierten Ausführungsbeispiels unter Bezugnahme auf die 12A bis 12C erläutert.
  • Zuerst werden die in den 8A und 8B bei dem vorstehend beschriebenen ersten Ausführungsbeispiel dargestellten Vorgänge oder Schritte ausgeführt, so daß ein poröser Siliziumbereich 22a auf der Hauptebene eines p-leitenden Siliziumsubstrats 20 gebildet wird.
  • Anschließend wird das p-leitende Siliziumsubstrat 20 einer Vakuum-Wärmebehandlung 37 in einem Temperaturbereich von 300°C oder darunter unterzogen, wie dies in 12A dargestellt ist, so daß das Innere des porösen Siliziumbereichs 22a getrocknet und entgast wird.
  • Anschließend wird das p-leitende Siliziumsubstrat 20 in einer Sauerstoffatmosphäre mit einem Druck von 10 atm plaziert und mit einem Elektronenstrahl 38 bestrahlt, wie dies in 12B dargestellt ist. Infolgedessen wird Ozon 39 in der Nähe der Hauptebene des p-leitenden Siliziumsubstrats 20 erzeugt, und der poröse Siliziumbereich 22a sowie die Hauptebenenseite des p-leitenden Siliziumsubstrats 20 werden oxidiert, so daß ein Oxidschichtbereich 24 und ein erster poröser Oxidschichtbereich 10 auf der Seite der Hauptebene des p-leitenden Siliziumsubstrats 20 gebildet werden.
  • Anschließend wird ein n-leitendes Siliziumsubstrat bereitgestellt, auf dessen Hauptebene eine Oxidschicht 25 ausgebildet ist. Dann werden der erste poröse Oxidschichtbereich 10 und die Oxidschicht 25 in innigen Kontakt miteinander gebracht, und das p-leitende Siliziumsubstrat 20 sowie das n-leitende Siliziumsubstrat werden miteinander verbunden und einer Wärmebehandlung, wie zum Beispiel einer Pyro-Oxidation oder dergleichen, beispielsweise bei einer Temperatur von 1200°C für eine Zeitdauer von drei Stunden unterzogen, so daß die Verbindungsfestigkeit zwischen diesen gesteigert werden kann.
  • Anschließend wird das n-leitende Siliziumsubstrat auf eine vorbestimmte Dicke poliert oder geschliffen, um dadurch eine n–-leitende Halbleiterschicht 2 zu bilden. Infolgedessen erhält man die SOI-Struktur, wie sie in 12C gezeigt ist. Dabei entsprechen der Oxidschichtbereich 24 und die Oxidschicht 25 der vergrabenen Oxidschicht 3.
  • Anschließend wird eine Halbleitervorrichtung vom Typ mit dielektrischer Isolierung mit einem auf dieser ausgebildeten n-Kanal-HV-MOS mittels eines SOI-Prozesses wie bei dem bereits beschriebenen ersten Ausführungsbeispiel hergestellt.
  • Gemäß diesem vierten Ausführungsbeispiel wird ein Oxidationsschritt, der vor einem Schritt zum Verbinden des p-leitenden Siliziumsubstrats 20 und des n-leitenden Siliziumsubstrats miteinander ausgeführt wird, in einer Umgebung mit einer niedrigen Temperatur durchgeführt, so daß die Entstehung von Fremdstoffen in dem Oxidationsschritt reduziert werden kann und gleichzeitig auch die Entstehung von neuen Spannungsbelastungen in einem Grenzbereich zwischen dem Oxidschichtbereich 24 und dem ersten porösen Oxidschichtbereich 10 vermindert werden kann.
  • Auf diese Weise werden Unregelmäßigkeiten (konvexe und konkave Gebilde) auf der oxidierten Oberfläche der Hauptebene des p-leitenden Siliziumsubstrats 20 unterdrückt, so daß hierdurch auch die Entstehung von nicht verbundenen Bereichen beim miteinander Verbinden des p-leitenden Siliziumsubstrats 20 und des n-leitenden Siliziumsubstrats unterdrückt werden kann und die Verbindungsfestigkeit zwischen diesen gesteigert werden kann. Infolgedessen läßt sich der Anteil von Defekten bei der Herstellung eines SOI-Substrats reduzieren, so daß sich eine zuverlässigere Vorrichtung schaffen laßt.
  • Ausführungsbeispiel 5
  • 13 zeigt eine Schnittdarstellung zur Erläuterung eines Zustands beim Anlegen einer dielektrischen Widerstandsspannung bei einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung. 14 zeigt eine Schnittdarstellung zur Erläuterung eines Verfahrens zum Herstellen einer solchen Halbleitervorrichtung gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung.
  • In 13 ist ein erster ringförmiger poröser Oxidschichtbereich 40 (erste zusätzliche dielektrische Schicht) in einem Halbleitersubstrat 1 derart ausgebildet, daß er mit einer unteren Oberfläche einer vergrabenen Oxidschicht 3 an einer Stelle unmittelbar unterhalb einer ersten Hauptelektrode 6 in Kontakt steht. Der erste poröse Oxidschichtbereich 40 ist an seinem Außenumfangsbereich, der mit der vergrabenen Oxidschicht 3 in Kontakt steht, mit einem Paar vorstehender Bereiche 40a ausgebildet, die in diametraler Richtung bzw. Radialrichtung von diesem wegragen.
  • Die Konstruktion dieses fünften Ausführungsbeispiels ist mit Ausnahme der vorstehend beschriebenen Details ähnlich der des bereits beschriebenen ersten Ausführungsbeispiels.
  • Im folgenden wird ein Verfahren zum Herstellen einer Halbleitervorrichtung 103 vom Typ mit dielektrischer Isolierung mit einer derartigen Konstruktion beschrieben.
  • Wie in 14 gezeigt ist, werden zuerst n+-leitende Diffusionsbereiche 21 und ein p+-leitender Diffusionsbereich 22 jeweils selektiv auf einer Hauptebene eines p-leitenden Siliziumsubstrats 20 gebildet, und ferner werden n+-leitende vergrabene Diffusionsbereiche 41 in Regionen unmittelbar unter den n+-leitenden Diffusionsbereichen 21 und den Randbereichen des p+-leitenden Diffusionsbereichs 22 auf einer Tiefe angrenzend an die n+-leitenden Diffusionsbereiche 21 gebildet.
  • Anschließend wird ein Anodisierungsstrom 23 in einer Richtung zugeführt, die durch einen Pfeil dargestellt ist, um dadurch den p+-leitenden Diffusionsbereich 22 zu einem porösen Siliziumbereich 42 zu machen. Da der Stromweg dieses Anodisierungsstroms 23 auf einen p–-leitenden Substratbereich und den p+-leitenden Diffusionsbereich begrenzt ist, wird der auf diese Weise gebildete poröse Siliziumbereich 42 mit einer umgekehrt konvexen Formgebung gebildet.
  • Anschließend wird das p-leitende Siliziumsubstrat 20 oxidiert, um einen Oxidschichtbereich 24 und einen ersten porösen Oxidschichtbereich 40 zu bilden, der in Form eines umgekehrt konvexen Gebildes vorliegt und an seinen äußeren Randbereichen vorstehende Bereiche 40a aufweist. Danach werden ein n-leitendes Siliziumsubstrat und das p-leitende Siliziumsubstrat 20 miteinander verbunden, und das n-leitende Substrat wird geschliffen oder poliert, um eine n–-leitende Halbleiterschicht 2 zu schaffen, auf der eine Leistungsvorrichtung gebildet wird, so daß man eine Halbleitervorrichtung 103 vom Typ mit dielektrischer Isolierung erhält.
  • Wenn bei der Halbleitervorrichtung 100 vom Typ mit dielektrischer Isolierung gemäß dem vorstehend beschriebenen ersten Ausführungsbeispiel eine hohe Spannung mit einer Polarität plus (+) an die erste Hauptelektrode 6 angelegt wird, während die zweite Hauptelektrode 7 und die Rückseiten-Elektrode 8 auf Massepotential geerdet sind, wird über der n–-leitenden Halbleiterschicht 2, der Oxidschicht 25, dem Oxidschichtbereich 24 und dem ersten porösen Oxidschichtbereich 10 ein Spannungspotential 44 gebildet, wie dies in 15 gezeigt ist.
  • Bei einem solchen Spannungspotential 44 kann eine Konzentration des elektrischen Feldes 45 möglicherweise an einem Endbereich des ersten porösen Oxidschichtbereichs 10 auftreten und zu einem Faktor werden, der einen instabilen Betrieb oder einen dielektrischen Durchbruch aufgrund einer übermäßigen elektrischen Feldkonzentration hervorruft.
  • Bei der Halbleitervorrichtung 103 vom Typ mit dielektrischer Isolierung gemäß diesem fünften Ausführungsbeispiel dagegen wird bei Anlegen einer hohen Spannung mit einer Plus-Polarität an die erste Hauptelektrode 6, während die zweite Hauptelektrode 7 und die Rückseiten-Elektrode 8 auf Massepotential geerdet sind, ein Spannungspotential 43 über der n–-leitenden Halbleiterschicht 2, der Oxidschicht 25, dem Oxidschichtbereich 24 und dem ersten porösen Oxidschichtbereich 40 gebildet, wie dies in 13 gezeigt ist.
  • Das auf diese Weise gebildete Spannungspotential 43 erstreckt sich in diesem Fall längs der Vorsprungprofile der vorstehenden Bereiche 40a des ersten porösen Oxidschichtbereichs 40, so daß die vorstehend genannte elektrische Feldkonzentration 45 an einem Endbereich des ersten porösen Oxidschichtbereichs 10 abgeschwächt werden kann. Somit kann eine Instabilität im Betrieb oder die Entstehung eines dielektrischen Durchbruchs aufgrund einer solchen elektrischen Feldkonzentration 45 unterdrückt werden, so daß eine Beeinträchtigung der Vorrichtungseigenschaften vermieden werden kann.
  • Ausführungsbeispiel 6
  • 16 zeigt eine schematische Darstellung zur Erläuterung eines Anodisierungsvorgangs, der bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß der vorliegenden Erfindung zur Anwendung kommt. 17 zeigt eine Schnittdarstellung zur Erläuterung eines Vorgangs oder Schrittes zum Bilden eine porösen Siliziumbereichs bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung.
  • Zuerst wird die Anodisierung unter Bezugnahme auf 16 beschrieben. Aus Gründen der Vereinfachung wird das Bezugszeichen ”a” einem Element hinzugefügt, das in dem zentralen Bereich eines Wafers bzw. einer Scheibe angeordnet ist, während das Bezugszeichen ”b” einem Element hinzugefügt wird, das sich an den Randbereichen des Wafers befindet.
  • Zuerst werden n+-leitende Diffusionsbereiche 51 und p+-leitende Diffusionsbereiche 52a, 52b auf einer Hauptebene eines p-leitenden Silizium-Wafers 50 jeweils selektiv gebildet, und Oxidschichtbereiche 53 werden auf der Hauptebene des p-leitenden Silizium-Wafers 50 derart gebildet, daß die p+-leitenden Diffusionsbereiche 52a, 52b freiliegen. Der auf diese Weise ausgebildete p-leitende Silizium-Wafer 50 wird in eine HF-Lösung getaucht, und es wird eine Spannung zwischen einem Paar von Pt-Elektroden 54 angelegt, um eine Anodisierung durchzuführen. Dabei fließen Anodisierungsströme 55a, 55b von der rückwärtigen Oberfläche des p-leitenden Silizium-Wafers 50 zu dem jeweiligen p+-leitenden Diffusionsbereich 52a, 52b, so daß die p+-leitenden Diffusionsbereiche 52a, 52b zu einem jeweiligen porösen Siliziumbereich 56a, 56b werden.
  • Es sei hierbei angenommen, daß die Widerstandskomponenten (d. h. drei Bereiche des Wafers 50) des Stromweges des Anodisierungsstroms 55a mit R1, R2 und R3 bezeichnet sind, die Tiefe des auf diese Weise gebildeten porösen Siliziumbereichs 56a gleich tp ist, die Widerstandskomponenten (d. h. drei Bereiche des Wafers 50) des Stromweges des Anodisierungsstroms 55b mit R1', R2' und R3' bezeichnet sind und die Tiefe des auf diese Weise gebildeten porösen Siliziumbereichs 56b gleich tp' ist.
  • Wenn zwischen den Gesamtwiderständen (R1 + R2 + R3) sowie (R1' + R2' + R3') der jeweiligen Stromwege an der jeweiligen Position ein Ungleichgewicht oder Mißverhältnis auftritt, kommt es auch zu einem Ungleichgewicht oder einem Mißverhältnis zwischen den Tiefen tp, tp' der porösen Siliziumbereiche 56a, 56b, das umgekehrt proportional zu der Größe des Ungleichgewichts oder Mißverhältnisses zwischen den Gesamtwiderständen ist.
  • Infolgedessen werden Schwankungen der Tiefen der porösen Siliziumbereiche in dem p-leitenden Silizium-Wafer 50 verstärkt. Somit werden Schwankungen der Tiefen der porösen Siliziumbereiche in dem p-leitenden Silizium-Wafer 50 verstärkt. Dies führt zu Schwankungen bei den tatsächlichen dielektrischen Festigkeitswerten von auf dem p-leitenden Silizium-Wafer 50 gebildeten Leistungsvorrichtungen nach deren Herstellung.
  • Genauer gesagt, es werden bei diesem sechsten Ausführungsbeispiel in der in 17 dargestellten Weise n+-leitende Diffusionsbereiche 21 und ein p+-leitender Diffusionsbereich 22 auf einer Hauptebene eines p-leitenden Siliziumsubstrats 20 jeweils selektiv gebildet, und ferner wird ein n+-leitender vergrabener Diffusionsbereich 46 in einer Region unter dem p+-leitenden Diffusionsbereich 22 und den Randbereichen der n+-leitenden Diffusionsbereiche 21 auf einer Tiefe gebildet, die von den n+-leitenden Diffusionsbereichen 21 einen Abstand hat. Anschließend wird ein Anodisierungsstrom 23 zugeführt, um den p+-leitenden Diffusionsbereich 22 zu einem porösen Siliziumbereich 47 zu machen.
  • In diesem Fall fließt der Anodisierungsstrom 23 über einen Stromweg von der rückwärtigen Oberfläche des p-leitenden Siliziumsubstrats 20 zu dem p+-leitenden Diffusionsbereich 22 unter Umgehung des n+-leitenden vergrabenen Diffusionsbereichs 46, und das poröse Silizium in dem p+-leitenden Diffusionsbereich 22 wächst in stromaufwärts über den Stromweg des Anodisierungsstroms 23 fortschreitender Weise an. In einem Stadium, in dem der n+-leitende vergrabene Diffusionsbereich 46 erreicht wird, wird das Wachstum des porösen Siliziums in Richtung der Tiefe gestoppt, und man erhält den porösen Siliziumbereich 47 mit einer Tiefe tp”.
  • Anschließend wird zum Beispiel gemäß den in den 8C bis 8E dargestellten Schritten das p-leitende Siliziumsubstrat 20 oxidiert, und das n-leitende Siliziumsubstrat sowie das p-leitende Siliziumsubstrat 20 werden dann miteinander verbunden, wonach das n-leitende Siliziumsubstrat geschliffen oder poliert wird, um eine n–-leitende Halbleiterschicht 2 zu bilden, auf der schließlich eine Leistungsvorrichtung gebildet wird, so daß man eine Halbleitervorrichtung vom Typ mit dielektrischer Isolierung erhält.
  • Da bei dem Verfahren zum Bilden eines porösen Siliziumbereichs gemäß diesem sechsten Ausführungsbeispiels der n+-leitende vergrabene Diffusionsbereich 46 in einem Bereich unmittelbar unter dem p+-leitenden Diffusionsbereich 22 sowie der Randbereiche der n+-leitenden Diffusionsbereiche 21 auf einer Tiefe gebildet wird, die von den n+-leitenden Diffusionsbereichen 21 beabstandet ist, wird das Wachstum des porösen Siliziums aufgrund der Anodisierung in dem Stadium gestoppt, in dem der n+-leitende vergrabene Diffusionsbereich 46 erreicht wird.
  • Auf diese Weise kann man die Tiefe des porösen Siliziumbereichs 47 durch die in Richtung der Tiefe des n+-leitenden vergrabenen Diffusionsbereich 46 vorhandene Position steuern, so daß selbst bei Auftreten einer Schwankung der Gesamtwiderstände der Stromwege die Möglichkeit besteht, den porösen Siliziumbereich 47 mit einer gleichmäßigen Tiefe auf der gesamten Oberfläche des Wafers 50 zu bilden.
  • Unter Verwendung des Verfahrens zum Bilden eines porösen Siliziumbereichs gemäß diesem Ausführungsbeispiel lassen sich somit Leistungsvorrichtungen mit den gewünschten Eigenschaften in stabiler Weise mit hoher Ausbeute herstellen.
  • Ausführungsbeispiel 7
  • Die 18A bis 18C zeigen Schnittdarstellungen zum Erläutern eines Oxidationsschrittes und eines Verbindungsschrittes bei dem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung. 19 zeigt eine Schnittdarstellung zur Erläuterung eines Schrittes zum Bilden eines porösen Oxidschichtbereichs bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem siebten Ausführungsbeispiel der vorliegenden Erfindung.
  • Unter Bezugnahme auf die 18A bis 18C wird als erstes ein Fall erläutert, in dem ein poröser Oxidschichtbereich in einem p-leitenden Siliziumsubstrat gebildet wird, bevor ein Schritt zum Verbinden des p-leitenden Siliziumsubstrats und eines n-leitenden Siliziumsubstrats miteinander ausgeführt wird.
  • Ein n+-leitender Diffusionsbereich und ein p+-leitender Diffusionsbereich werden auf einer Hauptebene eines p-leitenden Siliziumsubstrats 20 gebildet, und das p-leitende Siliziumsubstrat 20 wird dann in einer HF-Lösung anodisiert. Infolgedessen erhält man ein p-leitendes Siliziumsubstrat 20 mit einem darin ausgebildeten porösen Siliziumbereich 22a, wie dies in 18A gezeigt ist.
  • Nachdem der poröse Siliziumbereich 22a einmal einer Oxidationsatmosphäre bei einer niedrigen Temperatur von 300°C oder darunter ausgesetzt worden ist, wird er bei einer hohen Temperatur von 1100°C oder darüber oxidiert, um einen Oxidschichtbereich 24 und einen ersten porösen Oxidschichtbereich 10 zu bilden.
  • Wenn bei diesem Oxidationsschritt die Porosität des porösen Siliziumbereichs 22a ungleichmäßig ist, kommt es zu einem Ungleichgewicht oder einem Mißverhältnis zwischen der Wachstumsrate einer Oxidschicht und einer Spannungsverteilung in dem porösen Siliziumbereich 22a, wobei infolgedessen Unregelmäßigkeiten (konvexe und konkave Gebilde) in der Oberfläche des ersten porösen Oxidschichtbereichs 10 entstehen könnten, wie dies in 18B gezeigt ist.
  • Wenn Unregelmäßigkeiten auf der Oberfläche des ersten porösen Oxidschichtbereichs 10 gebildet werden, kann es zur Entstehung von Verbindungsdefekten (nicht verbundenen Bereichen) 48 zwischen dem p-leitenden Siliziumsubstrat und dem n-leitenden Siliziumsubstrat (d. h. der n--leitenden Halbleiterschicht 2) kommen, wie dies in 18C gezeigt ist.
  • In diesem Fall ist eine Reihe von Vorgängen, wie zum Beispiel Diffusionsprozesse, Oxidationen und dergleichen, während der Zeitdauer von der Bildung der porösen Siliziumbereiche bis zum Abschluß der Oxidationen erforderlich, so daß die Gefahr besteht, daß Fremdstoffe 49 anhaften oder eingeschlossen werden. Das Anhaften oder Einschließen von Fremdstoffen 49 führt zu der Entstehung der Verbindungsdefekte (unverbundene Bereiche) 48 zwischen dem p-leitenden Siliziumsubstrat 20 und dem n-leitenden Siliziumsubstrat.
  • Bei einer Halbleitervorrichtung 104 vom Typ mit dielektrischer Isolierung gemäß diesem siebten Ausführungsbeispiel weist in der in 19 dargestellten Weise ein erster poröser Oxidschichtbereich 58 einen scheibenförmigen Hauptbereich 58a (erste zusätzliche dielektrische Schicht) auf, der in dem p-leitenden Siliziumsubstrat 20 in Kontakt mit einer unteren Oberfläche einer Oxidschicht 25 ausgebildet ist und sich über 40% oder mehr einer Distanz L zwischen einer ersten und einer zweiten Hauptelektrode 6, 7 von der Seite der ersten Hauptelektrode 6 in Richtung auf die zweite Hauptelektrode 7 einschließlich einer unmittelbar unterhalb der ersten Hauptelektrode 6 befindlichen Stelle erstreckt, wobei der erste poröse Oxidschichtbereich 58 ferner einen erweiterten Bereich 58b (dritte zusätzliche dielektrische Schicht) mit einer vorbestimmten Breite aufweist, die sich von dem Hauptbereich 58a bis zu einer Stelle unmittelbar unterhalb der zweiten Hauptelektrode 7 erstreckt.
  • Darüber hinaus ist ein in der rückwärtigen Oberfläche vorhandener Öffnungsbereich 59 durch das p-leitende Siliziumsubstrat 20 hindurch an einer Stelle unmittelbar unterhalb der Isolierschicht 9 derart gebildet, daß sich dieser von der rückwärtigen Oberfläche des p-leitenden Siliziumsubstrats 20 bis zu der Oxidschicht 25 erstreckt. Der erweiterte Bereich 58b des ersten porösen Oxidschichtbereichs 58 liegt zu dem Öffnungsbereich 59 in der rückwärtigen Oberfläche frei.
  • Die Konstruktion dieses siebten Ausführungsbeispiels mit Ausnahme der vorstehend beschriebenen Konstruktion ist der des bereits beschriebenen ersten Ausführungsbeispiels ähnlich.
  • Im folgenden wird ein Verfahren zum Herstellen der Halbleitervorrichtung 104 vom Typ mit dielektrischer Isolierung mit der vorstehend beschriebenen Konstruktion unter Bezugnahme auf die 18A bis 18C und 19 beschrieben.
  • Zuerst bildet man ein p-leitendes Siliziumsubstrat 20, das mit einem porösen Siliziumbereich 57 mit der gleichen Konfiguration wie der des vorstehend beschriebenen ersten porösen Oxidschichtbereichs 58 ausgebildet ist.
  • Anschließend wird ein n-leitendes Siliziumsubstrat bereitgestellt, auf dessen Hauptebene eine Oxidschicht 25 gebildet ist. Die Hauptebene des p-leitenden Siliziumsubstrats 20 mit dem darin ausgebildeten porösen Siliziumbereich 57 und die Hauptebene des n-leitenden Siliziumsubstrats mit der auf dieser gebildeten Oxidschicht 25 werden dann in innigem Kontakt miteinander angeordnet, und das p-leitende Siliziumsubstrat 20 sowie das n-leitende Siliziumsubstrat werden miteinander verbunden und einer Wärmebehandlung, wie zum Beispiel einer Pyro-Oxidation oder dergleichen, beispielsweise bei einer Temperatur von 1200°C für eine Zeitdauer von drei Stunden unterzogen, so daß die Verbindungsfestigkeit zwischen ihnen verbessert werden kann.
  • Anschließend wird das n-leitende Siliziumsubstrat auf eine vorbestimmte Dicke poliert oder geschliffen, um dadurch eine n–-leitende Halbleiterschicht 2 zu bilden. Ferner wird ein n-Kanal-HV-MOS auf der n–-leitenden Halbleiterschicht 2 mittels eines SOI-Prozesses gebildet. Anschließend wird ein Rückseiten-Öffnungsbereich 59 durch das p-leitende Siliziumsubstrat 20 hindurch derart ausgebildet, daß er sich von der rückwärtigen Oberfläche bzw. der Rückseite des p-leitenden Siliziumsubstrats 20 bis zu der unmittelbar unter der Isolierschicht 9 befindlichen Oxidschicht 25 erstreckt, wobei dies mittels Trockenätzen, KOH-Ätzen usw. erfolgt. Hierbei wird ein Teil des porösen Siliziumbereichs 57 zu dem Rückseiten-Öffnungsbereich 59 hin freigelegt.
  • Anschließend wird der poröse Siliziumbereich 57 in diesem Zustand einer Atmosphäre mit einer hohen Ozonkonzentration ausgesetzt, so daß die durch Ozon 60 erfolgende Oxidation des porösen Siliziumbereichs 57 von dem Rückseiten-Öffnungsbereich 59 bis zu einer Seite der ersten Hauptelektrode 6 fortschreitet, um auf diese Weise einen ersten porösen Oxidschichtbereich 58 zu bilden.
  • Bei diesem siebten Ausführungsbeispiel ist ein Endbereich des Hauptbereichs 58a des ersten porösen Oxidschichtbereichs 58 an einer Stelle angeordnet, die 40% oder mehr einer Distanz L zwischen der ersten und der zweiten Hauptelektrode 6, 7 von der Seite der ersten Hauptelektrode 6 in Richtung auf die zweite Hauptelektrode 7 beabstandet ist. Ähnlich wie bei dem bereits beschriebenen ersten Ausführungsbeispiel wird somit ein Spannungsabfall durch den ersten porösen Oxidschichtbereich 58 erhöht, so daß die dielektrische Festigkeit verbessert wird.
  • Ferner werden bei diesem siebten Ausführungsbeispiel das p-leitende Siliziumsubstrat 20 mit den darauf ausgebildeten porösen Siliziumbereich 57 und das n-leitende Siliziumsubstrat miteinander verbunden, und das n-leitende Siliziumsubstrat wird zum Bilden der n–-leitenden Halbleiterschicht 2 poliert oder geschliffen. Nach dem Bilden des n-Kanal-HV-MOS auf der n–-leitenden Halbleiterschicht 2 wird der Rückseiten-Öffnungsbereich 59 durch das p-leitende Siliziumsubstrat 2 hindurch gebildet, so daß der poröse Siliziumbereich 57 durch das Ozon 60 von dem Rückseiten-Öffnungsbereich 59 her oxidiert wird.
  • Mit anderen Worten, es wird nach dem Verbinden des p-leitenden Siliziumsubstrats 20 und des n-leitenden Siliziumsubstrats miteinander der Schritt der Oxidierung des porösen Siliziumbereichs 57 ausgeführt, und aus diesem Grund kommt es nicht zu dem Entstehen des vorstehend geschilderten Problems von Verbindungsdefekten (nicht verbundenen Bereichen) 48 zwischen dem p-leitenden Siliziumsubstrat 20 und dem n-leitenden Siliziumsubstrat, wie sich dieses Problem ansonsten aus Unregelmäßigkeiten der Oberfläche des ersten porösen Oxidschichtbereichs ergeben würde.
  • In ähnlicher Weise kommt es auch nicht zu dem Anhaften oder dem Einschluß von Fremdstoffen 49 aufgrund der Ausführung einer Reihe von Vorgängen, wie zum Beispiel Diffusionsvorgängen, Oxidationen oder dergleichen, während der Zeitdauer von der Bildung der porösen. Siliziumbereiche bis zu dem Abschluß der Oxidationsvorgänge, so daß die Entstehung von Verbindungsdefekten (nicht verbundenen Bereichen) 48 zwischen dem p-leitenden Siliziumsubstrat 20 und dem n-leitenden Siliziumsubstrat aufgrund solcher Fremdstoffe 49 unterdrückt werden kann.
  • Auf diese Weise ist es möglich, eine Halbleitervorrichtung vom Typ mit dielektrischer Isolierung sowie ein Verfahren zum Herstellen von dieser zu schaffen, wobei die Reduzierung von Verbindungsdefekten sowie die Erzielung eines hohen dielektrischen Widerstands-in miteinander kompatibler Weise möglich sind.
  • Obwohl der durch das Verfahren dieses Ausführungsbeispiels gebildete erste poröse Oxidschichtbereich 58 mehr oder weniger Spannungsbelastungen aushält, ist die Verbindungsfestigkeit einer Grenzfläche zwischen der Oxidschicht und dem vorab verbundenen Siliziumsubstrat weit stärker als diese Spannungsbelastung, und somit können durch diese Spannungsbelastung keine Verbindungsdefekte entstehen.
  • Da ferner der Rückseiten-Öffnungsbereich 59 nicht in einem sich durch die Oxidschicht 25 hindurch erstreckenden Zustand vorliegt und da der Durchmesser des Frontseiten-Öffnungsbereichs 63 kleiner ist als 100 μm, besteht keine Gefahr, daß Behinderungen bei einem Wafer-Ansaugen in einem Montagevorgang auftreten.
  • Obwohl der poröse Siliziumbereich 57 in einer Atmosphäre mit hoher Ozonkonzentration oxidiert wird, kann er auch in einer Sauerstoffatmosphäre oxidiert werden.
  • Ausführungsbeispiel 8
  • Bei einem achten Ausführungsbeispiel der vorliegenden Erfindung ist die Porosität des porösen Siliziumbereichs 57 des vorstehend beschriebenen siebten Ausführungsbeispiels auf 0,6 oder mehr eingestellt.
  • Da bei diesem achten Ausführungsbeispiel die Porosität des porösen Siliziumbereichs 57 auf 0,6 oder mehr eingestellt wird, ist es möglich, eine Oxidationsrate mit einem vorbestimmten Wert oder darüber sicherzustellen sowie eine Spannungsbelastung in dem porösen Siliziumbereich 57 nach dessen Oxidation zu unterdrücken. Infolgedessen ist es nicht nur möglich, Verbindungsdefekte zu reduzieren, sondern auch die Betriebszuverlässigkeit bei einer Leistungsvorrichtung einer gemäß diesem Ausführungsbeispiel hergestellten Halbleitervorrichtung vom Typ mit dielektrischer Isolierung zu verbessern.
  • Ausführungsbeispiel 9
  • Die 20 und 21 zeigen eine Schnittdarstellung bzw. eine Rückansicht zur Erläuterung eines Vorgangs oder Schrittes zum Bilden eines Oxidschichtbereichs bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem neunten Ausführungsbeispiel der vorliegenden Erfindung.
  • In den 20 und 21 beinhaltet ein erster poröser Oxidschichtbereich 62 einen scheibenförmigen Hauptbereich 62a (erste zusätzliche dielektrische Schicht), die in einem p-leitenden Siliziumsubstrat 20 in Kontakt mit einer unteren Oberfläche einer Oxidschicht 25 ausgebildet ist und sich über 40% oder mehr von einer Distanz L zwischen einer ersten und einer zweiten Hauptelektrode 6, 7 von der Seite der ersten Hauptelektrode 6 in Richtung auf die zweite Hauptelektrode 7 erstreckt, und zwar einschließlich einer Stelle unmittelbar unterhalb der ersten Hauptelektrode 6, und er beinhaltet ferner eine Vielzahl (z. B. vier in dem dargestellten Ausführungsbeispiel) von erweiterten Bereichen 62b (dritte zusätzliche dielektrische Schicht), von denen jeder eine vorbestimmte Breite aufweist und sich von dem Hauptbereich 62a weg bis zu einer Stelle unmittelbar unterhalb der zweiten Hauptelektrode 7 erstreckt.
  • Ferner sind die vier erweiterten Bereiche 62b derart ausgebildet, daß sie sich in einer gleichmäßigen winkelmäßigen Beabstandung oder einem gleichmäßigen Intervall in Umfangsrichtung von dem Hauptbereich 62a weg erstrecken. Ferner ist eine entsprechende Anzahl (z. B. vier bei dem dargestellten Beispiel) von Rückseiten-Öffnungsbereichen 59 durch das p-leitende Siliziumsubstrat 20 hindurch an Stellen unmittelbar unterhalb der Isolierschicht 9 derart gebildet, daß sich diese von einer Rückseite des p-leitenden Siliziumsubstrats 20 bis zu der Oxidschicht 25 erstrecken.
  • Die erweiterten Bereiche 62b des ersten porösen Oxidschichtbereichs 62 liegen zu dem entsprechenden Rückseiten-Öffnungsbereich 59 hin jeweils frei. In 21 bezeichnet das Bezugszeichen A einen Isolierbereich, der durch die Isolierschicht 9 gebildet ist, und das Bezugszeichen B bezeichnet einen Leistungsvorrichtungsbereich.
  • Die Konstruktion dieses neunten Ausführungsbeispiels mit Ausnahme der vorstehend beschriebenen Konstruktion ist der des bereits erläuterten siebten Ausführungsbeispiels ähnlich.
  • Im folgenden wird ein Verfahren zum Herstellen einer Halbleitervorrichtung 105 vom Typ mit dielektrischer Isolierung mit der vorstehend beschriebenen Konstruktion unter Bezugnahme auf die 20 und 21 erläutert.
  • Zuerst wird ein p-leitendes Siliziumsubstrat 20 bereitgestellt, das mit einem porösen Siliziumbereich 61 ausgebildet ist. Der poröse Siliziumbereich 61 hat die gleiche Formgebung wie die des vorstehend beschriebenen ersten porösen Oxidschichtbereichs 62.
  • Anschließend wird ein n-leitendes Siliziumsubstrat bereitgestellt, auf dessen Hauptebene eine Oxidschicht 25 ausgebildet ist. Die Hauptebene des p-leitenden Siliziumsubstrats 20 mit dem darin ausgebildeten porösen Siliziumbereich 61 und die Hauptebene des n-leitenden Siliziumsubstrats mit der darauf ausgebildeten Oxidschicht 25 werden dann in innigen Kontakt miteinander gebracht, und das p-leitende Siliziumsubstrat 20 sowie das n-leitende Siliziumsubstrat werden miteinander verbunden und einer Wärmebehandlung, wie zum Beispiel einer Pyro-Oxidation oder dergleichen, beispielsweise bei einer Temperatur von 1200°C für eine Zeitdauer von drei Stunden ausgesetzt, so daß die Verbindungsfestigkeit dazwischen verbessert werden kann.
  • Anschließend wird das n-leitende Siliziumsubstrat auf eine vorbestimmte Dicke poliert oder geschliffen, um dadurch eine n–-leitende Halbleiterschicht 2 zu bilden. Weiterhin wird ein n-Kanal-HV-MOS mittels eines SOI-Prozesses auf der n–-leitenden Halbleiterschicht 2 gebildet. Im Anschluß daran werden Rückseiten-Öffnungsbereiche durch das p-leitende Siliziumsubstrat 20 hindurch derart gebildet, daß sich diese von der Rückseite des p-leitenden Siliziumsubstrats 20 bis zu der unmittelbar unterhalb der Isolierschicht 9 befindlichen Oxidschicht 25 erstrecken, wobei dies durch Trockenätzen, KOH-Ätzen usw. erfolgt. Dabei werden Teile des porösen Siliziumbereichs 61 zu den Rückseiten-Öffnungsbereichen 59 hin freigelegt.
  • In einem derartigen Zustand wird anschließend der poröse Siliziumbereich 61 einer Atmosphäre mit hoher Ozonkonzentration ausgesetzt, so daß die durch das Ozon 60 erfolgende Oxidation des porösen Siliziumbereichs 61 von den Rückseiten-Öffnungsbereichen 59 bis zu der Seite der ersten Hauptelektrode 6 fortschreitet, um auf diese Weise den ersten porösen Oxidschichtbereich 62 zu bilden, wie dies in 20 gezeigt ist.
  • Somit wird auch bei diesem neunten Ausführungsbeispiel der Schritt des Oxidierens des porösen Siliziumbereichs 61 nach dem Verbinden des p-leitenden Siliziumsubstrats 20 und des n-leitenden Siliziumsubstrats miteinander ausgeführt, so daß sich die Reduzierung der Verbindungsdefekte und die Erzielung eines hohen dielektrischen Widerstands wie auch bei dem bereits beschriebenen siebten Ausführungsbeispiel miteinander kompatibel machen lassen.
  • Außerdem sind bei diesem neunten Ausführungsbeispiel die vier erweiterten Bereiche 62b in einer gleichmäßigen winkelmäßigen Beabstandung oder einem gleichmäßigen Intervall in Umfangsrichtung ausgebildet, so daß die Oxidation des porösen Siliziumbereichs 61 in 21 in Richtung nach oben, nach unten, nach rechts und nach links voranschreitet. Infolgedessen besteht nur eine geringe Wahrscheinlichkeit, daß die Spannungsverteilung und die Konfiguration der gebildeten Oxidschicht lokal ihr Gleichgewicht auf einer Seite der Vorrichtung verlieren könnten.
  • Obwohl bei dem neunten Ausführungsbeispiel vier erweiterte Bereiche 61b in einer gleichmäßigen winkelmäßigen Beabstandung oder einem gleichmäßigen Intervall in Umfangsrichtung ausgebildet sind, ist die Anzahl der erweiterten Bereiche 61b nicht auf vier begrenzt, sondern es kann sich um eine beliebige Anzahl, jedoch nicht weniger als zwei, handeln, und diese müssen lediglich in einer gleichmäßigen winkelmäßigen Beabstandung oder einem gleichmäßigen Intervall in Umfangsrichtung ausgebildet werden, um ihre konstruktionsmäßige Symmetrie zu gewährleisten.
  • Ausführungsbeispiel 10
  • Die 22A und 22B zeigen Schnittdarstellungen zur Erläuterung eines Schrittes zum Bilden eines porösen Oxidschichtbereichs bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem zehnten Ausführungsbeispiel der vorliegenden Erfindung.
  • Eine Halbleitervorrichtung 106 vom Typ mit dielektrischer Isolierung gemäß diesem zehnten Ausführungsbeispiel hat die gleiche Konstruktion wie die des beschriebenen siebten Ausführungsbeispiels, mit der Ausnahme, daß ein Frontseiten-Öffnungsbereich 63 anstelle des Rückseiten-Öffnungsbereichs 59 vorgesehen ist.
  • Im folgenden wird ein Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß diesem zehnten Ausführungsbeispiel unter Bezugnahme auf die 22A und 22B beschrieben.
  • Zuerst wird ein p-leitendes Siliziumsubstrat 20 mit einem darin ausgebildeten porösen Siliziumbereich 57 wie bei dem bereits beschriebenen siebten Ausführungsbeispiel gebildet.
  • Anschließend wird ein n-leitendes Siliziumsubstrat bereitgestellt, auf dessen Hauptebene eine Oxidschicht 25 ausgebildet ist, und ein Teil der Oxidschicht 25 wird entfernt, um einen Bereich mit beseitigter Oxidschicht bzw. einen Oxidschicht-Beseitigungsbereich 64 zu bilden. Es ist darauf hinzuweisen, daß dieser Oxidschicht-Beseitigungsbereich 64 derart ausgebildet ist, daß er an einer Stelle unmittelbar unterhalb einer Isolierschicht 9 positioniert ist, wie dies später noch beschrieben wird.
  • Anschließend werden die Hauptebene des p-leitenden Siliziumsubstrats 20 mit dem darin ausgebildeten porösen Siliziumbereich 57 und die Hauptebene des n-leitenden Siliziumsubstrats mit der darauf ausgebildeten Oxidschicht 25 in innigen Kontakt miteinander gebracht, und das p-leitende Siliziumsubstrat 20 sowie das n-leitende Siliziumsubstrat werden miteinander verbunden und einer Wärmebehandlung, wie zum Beispiel einer Pyro-Oxidation oder dergleichen, beispielsweise bei einer Temperatur von 1200°C für eine Zeitdauer von drei Stunden ausgesetzt, so daß die Verbindungsfestigkeit zwischen diesen verbessert werden kann. Anschließend wird das n-leitende Siliziumsubstrat auf eine vorbestimmte Dicke poliert oder geschliffen, um dadurch eine n–-leitende Halbleiterschicht 2 zu bilden, wie dies in 22A gezeigt ist.
  • Anschließend wird ein n-Kanal-HV-MOS mittels eines SOI-Prozesses auf der n–-leitenden Halbleiterschicht 2 gebildet. Wie in 22B gezeigt ist, wird dann ein Frontseiten-Öffnungsbereich 63 durch die n–-leitende Halbleiterschicht 2 in einer derartigen Weise gebildet, daß sich dieser an einer Stelle, an der der Oxidschicht-Beseitigungsbereich 64 gebildet ist, von einer Frontseite des n–-leitenden Halbleitersubstrats 2 bis zu einer Bodenfläche des porösen Siliziumbereichs 57 erstreckt, wobei dies durch Trockenätzen, KOH-Ätzen usw. erfolgt. Hierbei wird ein Teil des porösen Siliziumbereichs 57 zu dem Frontseiten-Öffnungsbereich 63 freigelegt.
  • In einem derartigen Zustand wird anschließend der poröse Siliziumbereich 57 einer Atmosphäre mit hoher Ozonkonzentration ausgesetzt, so daß die durch das Ozon 60 erfolgende Oxidation des porösen Siliziumbereichs 57 von dem Frontseiten-Öffnungsbereich 63 bis auf die Seite der ersten Hauptelektrode 6 voranschreitet, um auf diese Weise einen ersten porösen Oxidschichtbereich 58 zu bilden.
  • Auch bei diesem zehnten Ausführungsbeispiel ist ein Endbereich des Hauptbereichs 58a des ersten porösen Oxidschichtbereichs 58 an einer Stelle positioniert, die 40% oder mehr von einer Distanz L zwischen der ersten und der zweiten Hauptelektrode 6, 7 von der Seite der ersten Hauptelektrode 6 in Richtung auf die zweite Hauptelektrode 7 entfernt ist, so daß ein Spannungsabfall durch den ersten porösen Oxidschichtbereich 58 erhöht werden kann und dadurch wiederum die dielektrische Festigkeit verbessert werden kann.
  • Somit wird auch bei diesem zehnten Ausführungsbeispiel der Schritt des Oxidierens des porösen Siliziumbereichs 57 ausgeführt, nachdem das p-leitende Siliziumsubstrat 20 und das n-leitende Siliziumsubstrat miteinander verbunden worden sind, und somit lassen sich die Reduzierung von Verbindungsdefekten und die Erzielung eines hohen dielektrischen Widerstands wie bei dem bereits beschriebenen siebten Ausführungsbeispiel miteinander kompatibel machen.
  • Obwohl der durch das Verfahren des vorliegenden Ausführungsbeispiels gebildete erste poröse Oxidschichtbereich 58 mehr oder weniger Spannungsbelastung aushält, ist die Verbindungsfestigkeit einer Grenzfläche zwischen der Oxidschicht und dem vorab verbundenen Siliziumsubstrat weit stärker als diese Spannungsbelastung, und somit induziert diese Spannungsbelastung keine Verbindungsdefekte.
  • Da ferner der Frontseiten-Öffnungsbereich 63 nicht in einem Zustand vorliegt, in dem sich dieser durch das p-leitende Siliziumsubstrat 20 bis zu dessen Rückseite hindurch erstreckt und da der Durchmesser des Frontseiten-Öffnungsbereichs 63 kleiner ist als 100 μm, besteht keine Gefahr für die Entstehung von Behinderungen eines Wafer-Ansaugvorgangs in einem Montagevorgang.
  • Wenn bei diesem zehnten Ausführungsbeispiel die Porosität des porösen Siliziumbereichs 57 auf 0,6 oder mehr eingestellt wird, kann wiederum eine Oxidationsrate sichergestellt werden, die nicht unter einem vorbestimmten Wert liegt, so daß sich Spannungsbelastungen in dem porösen Siliziumbereich 57 nach dessen Oxidation unterdrücken lassen. Infolgedessen lassen sich nicht nur Verbindungsdefekte reduzieren, sondern es ist auch möglich, die Betriebszuverlässigkeit bei einer Leistungsvorrichtung einer gemäß diesem Ausführungsbeispiel hergestellten Halbleitervorrichtung vom Typ mit dielektrischer Isolierung zu verbessern.
  • Ausführungsbeispiel 11
  • Die 23 und 24 zeigen eine Schnittdarstellung bzw. eine Draufsicht zur Erläuterung eines Schrittes zum Bilden eines porösen Oxidschichtbereichs bei einem Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem elften Ausführungsbeispiel der vorliegenden Erfindung.
  • Eine Halbleitervorrichtung 107 vom Typ mit dielektrischer Isolierung gemäß diesem elften Ausführungsbeispiel hat die gleiche Konstruktion wie die des bereits beschriebenen neunten Ausführungsbeispiels, mit der Abweichung, daß eine Vielzahl von Frontseiten-Öffnungsbereichen 63 anstelle des Rückseiten-Öffnungsbereichs 59 vorhanden ist.
  • Im folgenden wird das Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß diesem elften Ausführungsbeispiel unter Bezugnahme auf die 23 und 24 erläutert.
  • Zuerst wird ein p-leitendes Siliziumsubstrat 20 mit einem darin ausgebildeten porösen Siliziumbereich 61 wie bei dem bereits beschriebenen neunten Ausführungsbeispiel gebildet.
  • Anschließend wird ein n-leitendes Siliziumsubstrat gebildet, das eine auf seiner Hauptebene ausgebildete Oxidschicht 25 aufweist, und Teile der Oxidschicht 25 werden zur Bildung einer Vielzahl von Oxidschicht-Beseitigungsbereichen 64 wie bei dem vorstehend beschriebenen zehnten Ausführungsbeispiel entfernt. Es ist darauf hinzuweisen, daß diese Oxidschicht-Beseitigungsbereiche 64 derart gebildet werden, daß sie an einer Stelle unmittelbar unterhalb einer Isolierschicht 9 positioniert sind, wie dies im folgenden noch beschrieben wird.
  • Danach werden die Hauptebene des p-leitenden Siliziumsubstrats 20 mit dem darin ausgebildeten porösen Siliziumbereich 61 sowie die Hauptebene des n-leitenden Siliziumsubstrats mit der darauf ausgebildeten Oxidschicht 25 in innigen Kontakt miteinander gebracht, und das p-leitende Siliziumsubstrat 20 sowie das n-leitende Siliziumsubstrat werden miteinander verbunden und einer Wärmebehandlung, wie zum Beispiel einer Pyro-Oxidation oder dergleichen, beispielsweise bei einer Temperatur von 1200°C für eine Zeitdauer von drei Stunden ausgesetzt, so daß die Verbindungsfestigkeit zwischen diesen verbessert werden kann. Anschließend wird das n-leitende Siliziumsubstrat auf eine vorbestimmte Dicke poliert oder geschliffen, um dadurch eine n–-leitende Halbleiterschicht 2 zu bilden.
  • Anschließend wird ein n-Kanal-HV-MOS auf der n–-leitenden Halbleiterschicht 2 mittels eines SOI-Prozesses gebildet. Wie in 23 gezeigt ist, werden dann eine Vielzahl (bei dem dargestellten Ausführungsbeispiel z. B. vier) Frontseiten-Öffnungsbereiche 63 durch die n–-leitende Halbleiterschicht 2 derart ausgebildet, daß sich diese an Stellen, an denen die Oxidschicht-Beseitigungsbereiche 64 gebildet sind, von einer vorderen Oberfläche der n–-leitenden Halbleiterschicht 2 bis zu einer Bodenfläche des porösen Siliziumbereichs 61 erstrecken, wobei dies mittels Trockenätzen, KOH-Ätzen usw. erfolgt. Dabei werden Teile des porösen Siliziumbereichs 61 zu den Frontseiten-Öffnungsbereichen 63 hin freigelegt.
  • In einem derartigen Zustand wird anschließend der poröse Siliziumbereich 61 einer Atmosphäre mit hoher Ozonkonzentration ausgesetzt, so daß die durch das Ozon 60 erfolgende Oxidation des porösen Siliziumbereichs 61 von den Frontseiten-Öffnungsbereichen 63 bis auf eine Seite der ersten Hauptelektrode 6 voranschreitet, um auf diese Weise einen ersten porösen Oxidschichtbereich 62 zu bilden.
  • Auch bei diesem elften Ausführungsbeispiel wird somit der Schritt des Oxidierens des porösen Siliziumbereichs 61 ausgeführt, nachdem das p-leitende Siliziumsubstrat 20 und das n-leitende Siliziumsubstrat miteinander verbunden worden sind, so daß sich die Reduzierung von Verbindungsdefekten und die Erzielung eines hohen dielektrischen Widerstands wie auch bei dem vorstehend beschriebenen siebten Ausführungsbeispiel miteinander kompatibel machen lassen.
  • Weiterhin sind bei diesem elften Ausführungsbeispiel die vier erweiterten Bereiche 62B in einer gleichmäßigen Winkelbeabstandung oder einem gleichmäßigen Intervall in Umfangsrichtung ausgebildet, so daß die Oxidation des porösen Siliziumbereichs 61 in 24 in Richtung nach oben, nach unten, nach rechts und nach links voranschreitet. Infolgedessen besteht nur eine geringe Wahrscheinlichkeit, daß die Spannungsverteilung und die Konfiguration der gebildeten Oxidschicht lokal ihr Gleichgewicht auf einer Seite der Vorrichtung verlieren könnten.
  • Obwohl bei dem elften Ausführungsbeispiel vier erweiterte Bereiche 62b in einer gleichmäßigen Winkelbeabstandung oder einem gleichmäßigen Intervall in Umfangsrichtung gebildet sind, ist die Anzahl der erweiterten Bereiche 62b nicht auf vier begrenzt, sondern es kann sich um eine beliebige Anzahl handeln, jedoch nicht um weniger als zwei, und diese Bereiche müssen lediglich in einer gleichmäßigen Winkelbeabstandung oder einem gleichmäßigen Intervall in Umfangsrichtung gebildet werden, um ihre konstruktionsmäßige Symmetrie zu gewährleisten.
  • Ausführungsbeispiel 12
  • Die 25A und 25B zeigen Schnittdarstellungen zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung gemäß einem zwölften Ausführungsbeispiel der vorliegenden Erfindung.
  • Als nächstes wird das Verfahren zum Herstellen einer Halbleitervorrichtung 108 vom Typ mit dielektrischer Isolierung gemäß diesem zwölften Ausführungsbeispiel unter Bezugnahme auf die 25A und 25B erläutert.
  • Zuerst wird ein p-leitendes Siliziumsubstrat 20 mit einem darin ausgebildeten porösen Siliziumbereich 22a wie bei dem bereits erläuterten ersten Ausführungsbeispiel gebildet.
  • Dann wird ein n-leitendes Siliziumsubstrat bereitgestellt, auf dessen Hauptebene eine Oxidschicht 25 ausgebildet ist, und ein Teil der Oxidschicht 25 wird entfernt, um einen Oxidschicht-Beseitigungsbereich 65 zu bilden. Dieser Oxidschicht-Beseitigungsbereich 65 wird derart gebildet, daß er sich an einer Stelle unmittelbar unterhalb einer ersten Hauptelektrode 6 befindet.
  • Anschließend werden die Hauptebene des p-leitenden Siliziumsubstrats 20 mit dem darin ausgebildeten porösen Siliziumbereich 22a und die Hauptebene des n-leitenden Siliziumsubstrats mit der darauf ausgebildeten Oxidschicht 25 in innigen Kontakt miteinander gebracht, und das p-leitende Siliziumsubstrat 20 sowie das n-leitende Siliziumsubstrat werden miteinander verbunden und einer Wärmebehandlung, wie zum Beispiel einer Pyro-Oxidation oder dergleichen, beispielsweise bei einer Temperatur von 1200°C für eine Zeitdauer von drei Stunden ausgesetzt, so daß die Verbindungsfestigkeit zwischen diesen verbessert werden kann. Anschließend wird das n-leitende Siliziumsubstrat auf eine vorbestimmte Dicke poliert oder geschliffen, um dadurch eine n–-leitende Halbleiterschicht 2 zu bilden.
  • Anschließend wird ein n-Kanal-HV-MOS in der n–-leitenden Halbleiterschicht 2 mittels eines SOI-Vorgangs gebildet, wie dies in 25A gezeigt ist. Zu diesem Zeitpunkt erreicht die Diffusionstiefe eines n+-leitenden Halbleiterbereichs 4 (n+-leitender Diffusionsbereich) die Oxidschicht 25, so daß dieser mit einem durch den Oxidschicht-Beseitigungsbereich 65 definierten, vergrabenen Hohlraum oder Hohlraumbereich an einer Stelle unmittelbar unter der Oxidschicht 25 in Kontakt gelangt.
  • Wie in 25B gezeigt, wird dann ein Frontseiten-Öffnungsbereich 63 durch die n–-leitende Halbleiterschicht 2 hindurch derart gebildet, daß er sich an einer Stelle, an der der Oxidschicht-Beseitigungsbereich 64 gebildet ist, von einer Frontseite der n–-leitenden Halbleiterschicht 2 bis zu dem porösen Siliziumbereich 22a erstreckt, wobei dies durch Trockenätzen, KOH-Ätzen usw. erzielt wird. In einem derartigen Zustand wird der poröse Siliziumbereich 22a einer Atmosphäre mit hoher Ozonkonzentration ausgesetzt, so daß er durch das darin enthaltene Ozon 60 oxidiert wird und auf diese Weise ein erster poröser Oxidschichtbereich 10 gebildet wird.
  • Auch bei diesem zwölften Ausführungsbeispiel erfolgt der Schritt des Oxidierens des porösen Siliziumbereichs 22a somit nach dem Verbinden des p-leitenden Siliziumsubstrats 20 und des n-leitenden Siliziumsubstrats miteinander, so daß das vorstehend geschilderte Problem von Verbindungsdefekten (nicht verbundenen Bereichen) 48 zwischen dem p-leitenden Siliziumsubstrat 20 und dem n-leitenden Siliziumsubstrat nicht auftritt, wie sich dieses ansonsten aufgrund von Unregelmäßigkeiten der Oberfläche des ersten porösen Oxidschichtbereichs ergeben würde.
  • In ähnlicher Weise tritt auch kein Anhaften oder Einschließen von Fremdstoffen, die aus einer Reihe von Vorgängen, wie Diffusionsprozessen, Oxidationen und dergleichen resultieren, während der Zeitdauer von der Bildung der porösen Siliziumbereiche bis zum Abschluß der Oxidationen auf, so daß die Entstehung von Verbindungsdefekten (nicht verbunden Bereichen) zwischen dem p-leitenden Siliziumsubstrat 20 und dem n-leitenden Siliziumsubstrat aufgrund von Fremdstoffen unterdrückt werden kann.
  • Somit lassen sich eine Halbleitervorrichtung vom Typ mit dielektrischer Isolierung sowie ein Verfahren zum Herstellen von dieser schaffen, bei der bzw. dem die Reduzierung von Verbindungsdefekten sowie die Erzielung eines hohen dielektrischen Widerstands miteinander kompatibel gemacht werden können.
  • Obwohl der durch das Verfahren dieses Ausführungsbeispiels gebildete erste poröse Oxidschichtbereich 10 mehr oder weniger Spannungsbelastung aushält, ist die Verbindungsfestigkeit einer Grenzfläche zwischen der Oxidschicht und dem vorab verbundenen Siliziumsubstrat weit stärker als diese Spannungsbelastung, und somit kann diese Spannungsbelastung keine Verbindungsdefekte hervorrufen. Da außerdem der Frontseiten-Öffnungsbereich 63 nicht in einem Zustand vorliegt, in dem sich dieser durch das p-leitende Siliziumsubstrat 20 bis zu dessen Rückseite hindurch erstreckt und da der Durchmesser des Frontseiten-Öffnungsbereichs 63 kleiner ist als 100 μm, besteht keine Gefahr eines Entstehens von Behinderungen eines Wafer-Ansaug vorgangs bei einem Montageschritt.
  • Obwohl bei den vorstehend beschriebenen jeweiligen Ausführungsbeispielen eine Leistungsvorrichtung in Form eines n-Kanal-MOS-Transistors auf der n–-leitenden Halbleiterschicht 2 gebildet wird, ist eine solche auf der n–-leitenden Halbleiterschicht 2 zu bildende Leistungsvorrichtung nicht auf einen n-Kanal-MOS-Transistor begrenzt, sondern es sind auch andere Vorrichtungen möglich, wie zum Beispiel ein npn-Transistor, ein n-Kanal-MCT (n-Kanal-MOS-gesteuerter Thyristor), ein n–-Kanal-EST (n–-Kanal-Emitter-geschalteter Thyristor), ein IGBT (Bipolartransistor mit isoliertem Gate), usw.

Claims (16)

  1. Halbleitervorrichtung vom Typ mit dielektrischer Isolierung, die folgendes aufweist: – ein Halbleitersubstrat (1, 20) mit einer Hauptebene und einer Rückseite auf einander gegenüberliegenden Seiten; – eine dielektrische Hauptschicht (3, 25), die angrenzend an eine Gesamtfläche der Hauptebene des Halbleitersubstrats (1, 20) angeordnet ist; – eine erste Halbleiterschicht (2) eines ersten Leitfähigkeitstyps mit niedriger Dotierstoffkonzentration, die eine Vorderseite aufweist und durch die dielektrische Hauptschicht (3, 25) mit dem Halbleitersubstrat (1, 20) verbunden ist; – eine zweite Halbleiterschicht (4) des ersten Leitfähigkeitstyps mit hoher Dotierstoffkonzentration, die eine Vorderseite aufweist und auf der Vorderseite der ersten Halbleiterschicht (2) selektiv gebildet ist; – eine dritte Halbleiterschicht (5) eines zweiten Leitfähigkeitstyps mit hoher Dotierstoffkonzentration, die an der ersten Halbleiterschicht (2) an einer von der zweiten Halbleiterschicht (4) abgelegenen Stelle derart ausgebildet ist, daß sie die zweite Halbleiterschicht (4) umgibt; – eine ringförmige Isolierschicht (9), die an der ersten Halbleiterschicht (2) derart ausgebildet ist, daß sie einen Außenumfangsrand der dritten Halbleiterschickt (5) umgibt und sich von der Vorderseite der ersten Halbleiterschicht (2) bis zu der dielektrischen Hauptschicht (3, 25) erstreckt; – eine erste Hauptelektrode (6), die auf und in Verbindung mit der Vorderseite der zweiten Halbleiterschicht (4) angeordnet ist; – eine zweite Hauptelektrode (7), die auf und in Verbindung mit der Vorderseite der dritten Halbleiterschicht (5) angeordnet ist; und – eine Rückseiten-Elektrode (8), die auf der Rückseite des Halbleitersubstrats (1, 20) ausgebildet ist, dadurch gekennzeichnet, daß die Halbleitervorrichtung ferner eine erste zusätzliche dielektrische Schicht (10, 40, 58a, 62a) aufweist, die aus einer porösen Oxidschicht besteht und die in dem Halbleitersubstrat (1, 20) derart ausgebildet ist, daß sie mit der Hauptebenenseite der dielektrischen Hauptschicht (3, 25) in Kontakt steht, wobei die erste zusätzliche dielektrische Schicht (10, 40, 58a, 62a) in einem Bereich einschließlich einer Stelle unmittelbar unterhalb der ersten Hauptelektrode (6) gebildet ist und sich von der Seite der ersten Hauptelektrode (6) über einen Bereich von mehr als 40% einer Distanz (L) zwischen der ersten und der zweiten Hauptelektrode erstreckt, und wobei eine zweite zusätzliche dielektrische Schicht (30) in dem Halbleitersubstrat (1, 20) an einer Stelle unmittelbar unterhalb der ringförmigen Isolierschicht (9) in einem mit der Hauptebenenseite der dielektrischen Hauptschicht (3) in Kontakt stehenden Zustand ausgebildet ist, wobei die zweite zusätzliche dielektrische Schicht (30) aus einer porösen Oxidschicht besteht, oder wobei ein vergrabener Hohlraum (31) in dem Halbleitersubstrat (1, 20) an einer Stelle unmittelbar unterhalb der ringförmigen Isolierschicht (9) in einem mit der Hauptebenenseite der dielektrischen Hauptschicht (3) in Kontakt stehenden Zustand ausgebildet ist.
  2. Vorrichtung nach Anspruch 1, wobei die erste zusätzliche dielektrische Schicht (40) ein ringförmiger poröser Oxidschichtbereich ist, welcher in dem Halbleitersubstrat (1) derart ausgebildet ist, daß er mit einer unteren Oberfläche der dielektrischen Hauptschicht (3) unmittelbar unterhalb der ersten Hauptelektrode (6) in Kontakt steht, wobei die erste zusätzliche dielektrische Schicht (40) einen mit der dielektrischen Hauptschicht (3) in Kontakt stehenden Außenumfangsbereich aufweist, der einen vorstehenden Bereich (40a) aufweist, welcher in Radialrichtung von der zusätzlichen dielektrischen Schicht (40) wegragt.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei eine dritte zusätzliche dielektrische Schicht (58b, 62b) derart vorgesehen ist, daß sie sich von der ersten zusätzlichen dielektrischen Schicht (58a, 62a) bis zu einer Stelle unmittelbar unterhalb der ringförmigen Isolierschicht (9) erstreckt, wobei die dritte zusätzliche dielektrische Schicht (58b, 62b) aus einer porösen Oxidschicht besteht; und wobei ein Öffnungsbereich (59, 63) derart ausgebildet ist, daß er sich von der Rückseite des Halbleitersubstrats (20) oder von der Vorderseite der ersten Halbleiterschicht (2) bis zu einem Endbereich der dritten zusätzlichen dielektrischen Schicht (58b, 62b) erstreckt.
  4. Vorrichtung nach Anspruch 3, wobei die dritte zusätzliche dielektrische Schicht (62b), die sich von der ersten zusätzlichen dielektrischen Schicht (62a) bis zu einer Stelle unmittelbar unterhalb der ringförmigen Isolierschicht (9) erstreckt, in einer Vielzahl in einer gleichmäßigen winkelmäßigen Beabstandung in Umfangsrichtung vorgesehen ist; und wobei der Öffnungsbereich (59, 63) ebenfalls in einer Vielzahl derart vorgesehen ist, daß er sich jeweils bis zu einem Endbereich eines jeden der Vielzahl von dritten zusätzlichen dielektrischen Schichten (62b) erstreckt.
  5. Vorrichtung nach einem der Ansprüche 1 bis 4, wobei ein Öffnungsbereich (63) derart ausgebildet ist, daß er sich durch die erste Hauptelektrode (6), die zweite Halbleiterschicht (4), die erste Halbleiterschicht (2) und die dielektrische Hauptschicht (25) hindurch bis zu der ersten zusätzlichen dielektrischen Schicht (10) erstreckt.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung vom Typ mit dielektrischer Isolierung, bei dem ein Halbleitersubstrat (1, 20) und eine aktive Schicht durch eine dielektrische Hauptschicht (3) miteinander verbunden werden und eine zusätzliche dielektrische Schicht (10), die eine poröse Oxidschicht aufweist, in dem Halbleitersubstrat (1, 20) in einem mit der dielektrischen Hauptschicht (3) in Kontakt stehenden Zustand gebildet wird, wobei auf der aktiven Schicht eine Leistungsvorrichtung gebildet wird, wobei das Verfahren folgende Schritte aufweist: a) Bilden eines p+-leitenden Diffusionsbereichs (22) und eines n+-leitenden Diffusionsbereichs (21) auf einer Hauptebene des Halbleitersubstrats (20); b) poröses Ausbilden eines Bereichs, der den p+-leitenden Diffusionsbereich (22) beinhaltet; c) Oxidieren der Hauptebenenseite des Halbleitersubstrats (20) und des porös gemachten Bereichs; d) Verbinden des Halbleitersubstrats (20) und eines auf der Seite der aktiven Schicht befindlichen Siliziumsubstrats (2) miteinander; e) Polieren des auf der Seite der aktiven Schicht befindlichen Siliziumsubstrats (2) zum Bilden der aktiven Schicht; und f) Bilden der Leistungsvorrichtung auf der aktiven Schicht.
  7. Verfahren nach Anspruch 6, wobei der Verfahrensschritt a) den folgenden Schritt aufweist: – Bilden eines ersten p+-leitenden Diffusionsbereichs (32), einen zweiten p+-leitenden Diffusionsbereichs (33) und eines n+-leitenden Diffusionsbereichs (21) auf einer Hauptebene des Halbleitersubstrats (20), wobei der Verfahrensschritt b) den folgenden Schritt aufweist: – poröses Ausbilden eines Bereichs, der den ersten p+-leitenden Diffusionsbereich (32) beinhaltet, und wobei das Verfahren ferner den folgenden Verfahrensschritt zwischen den Verfahrensschritten c) und d) aufweist: – elektrolytisches Polieren des zweiten p+-leitenden Diffusionsbereichs (33), um dadurch einen Hohlraumbereich (31) zu bilden.
  8. Verfahren nach Anspruch 6, wobei das Verfahren ferner den folgenden Verfahrensschritt zwischen den Verfahrensschritten a) und b) aufweist: – Bilden eines n+-leitenden vergrabenen Diffusionsbereichs (41) an einer Stelle unter dem n+-leitenden Diffusionsbereich (21) in einer derartigen Weise, daß der n+-leitende vergrabene Diffusionsbereich (41) mit dem n+-leitenden Diffusionsbereich (21) in Kontakt steht und einen äußeren Randbereich des p+-leitenden Diffusionsbereichs (22) überlappt.
  9. Verfahren nach Anspruch 6, wobei das Verfahren ferner den folgenden Verfahrensschritt zwischen den Verfahrensschritten a) und b) aufweist: – Bilden eines n+-leitenden vergrabenen Diffusionsbereichs (46) an einer Stelle unter dem p+-leitenden Diffusionsbereich (22) in einer derartigen Weise, daß der vergrabene n+-leitende Diffusionsbereich (46) mit dem p+-leitenden Diffusionsbereich (22) in Kontakt steht und einen unteren Bereich eines äußeren Randbereichs des n+-leitenden Diffusionsbereichs (21) in von diesem beab-standeter Weise überlappt, und wobei der Verfahrensschritt b) den folgenden Verfahrensschritt aufweist: – poröses Ausbilden des p+-leitenden Diffusionsbereichs (22) auf eine Tiefe bis zu dem n+-leitenden vergrabenen Diffusionsbereich (46).
  10. Verfahren nach einem der Ansprüche 6 bis 9, wobei die Oxidation in Form einer Niedrigtemperatur-Oxidation bei 300°C oder darunter und anschließend in Form einer Hochtemperatur-Oxidation bei 1100°C oder höher ausgeführt wird.
  11. Verfahren nach einem der Ansprüche 6 bis 9, wobei die Oxidation in Form einer Vakuumerwärmung bei 300°C oder darunter und anschließend in Form einer Elektronenstrahl-Bestrahlung in einer Sauerstoffatmosphäre bei 10 atm oder darüber stattfindet.
  12. Verfahren nach Anspruch 6, wobei das Verfahren ferner die folgenden Verfahrensschritte nach dem Verfahrensschritt f) aufweist: – Bilden eines Öffnungsbereichs (59), der sich an einer Stelle unmittelbar unter dem Isolierbereich (A) von einer Rückseite des Halbleitersubstrats (20) bis zu dem porösen Bereich (57, 61) erstreckt; und – Aussetzen des porösen Bereichs (57, 61) gegenüber einer Atmosphäre mit hoher Ozonkonzentration oder einer Wärmeoxidations-Atmosphäre durch den Öffnungsbereich (59) hindurch, zum Oxidieren des porösen Bereichs (67, 61), um dadurch die zusätzliche dielektrische Schicht zu bilden.
  13. Verfahren nach Anspruch 6, wobei der Verfahrensschritt b) folgenden Verfahrensschritt aufweist: – poröses Ausbilden des p+-leitenden Diffusionsbereichs, um einen porösen Bereich (57, 61) zu bilden, wobei das Verfahren ferner folgenden Verfahrensschritt zwischen den Verfahrensschritten c) und d) aufweist: – Entfernen eines Teils von demjenigen Bereich einer Oxidschicht (25), die auf einer Rückseite eines auf der Seite der aktiven Schicht befindlichen Siliziumsubstrats (2) gebildet ist, der einer Stelle unmittelbar unter einem Isolierbereich (A) entspricht; wobei das Verfahren ferner den folgenden Verfahrensschritt zwischen den Verfahrensschritten e) und f) aufweist: – Bilden des Isolierbereichs (A) auf der aktiven Schicht; wobei der Verfahrensschritt f) den folgenden Verfahrensschritt aufweist: – Bilden der Leistungsvorrichtung in dem Isolierbereich (A) auf der aktiven Schicht; und wobei das Verfahren ferner folgende Verfahrensschritte nach dem Verfahrensschritt f) aufweist: – an einer Stelle des Isolierbereichs (A) erfolgendes Bilden eines Öffnungsbereichs (63), der sich von einer Vorderseite der aktiven Schicht durch einen Beseitigungsbereich (64) hindurch, in dem ein Teil der Oxidschicht (25) beseitigt ist, bis zu dem porösen Bereich (57, 61) erstreckt; und – Aussetzen des porösen Bereichs (57, 61) gegenüber einer Atmosphäre mit hoher Ozonkonzentration oder einer Wärmeoxidations-Atmosphäre durch den Öffnungsbereich (63) hindurch zum Oxidieren des porösen Bereichs (57, 61), um dadurch die zusätzliche dielektrische Schicht zu bilden.
  14. Verfahren nach Anspruch 12 oder 13, wobei der poröse Bereich (57, 61) eine Porosität von 0,6 oder mehr aufweist.
  15. Verfahren nach Anspruch 12 oder 13, wobei der Öffnungsbereich (59, 63) in einer Anzahl von mehreren mit einer gleichmäßigen winkelmäßigen Beabstandung in Umfangsrichtung in Bezug auf ein Zentrum der Leistungsvorrichtung angeordnet wird.
  16. Verfahren nach Anspruch 6, wobei der Verfahrensschritt b) folgenden Verfahrensschritt aufweist: – poröses Ausbilden des p+-leitenden Diffusionsbereichs, um einen porösen Bereich (22a) zu bilden; wobei das Verfahren ferner folgenden Verfahrensschritt zwischen den Verfahrensschritten c) und d) aufweist: – Entfernen eines Teils von demjenigen Bereich einer Oxidschicht (25), die auf einer Rückseite eines auf der Seite der aktiven Schicht befindlichen Siliziumsubstrats (2) gebildet ist, der einer zentralen Position der Leistungsvorrichtung entspricht; wobei das Verfahren ferner den folgenden Verfahrensschritt zwischen den Verfahrensschritten e) und f) aufweist: – Bilden eines Isolierbereichs auf der aktiven Schicht; wobei der Verfahrensschritt f) den folgenden Verfahrensschritt aufweist: – Bilden der Leistungsvorrichtung in dem Isolierbereich auf der aktiven Schicht; und wobei das Verfahren ferner folgende Verfahrensschritte nach dem Verfahrensschritt f) aufweist: – an einer Stelle der zentralen Position der Leistungsvorrichtung erfolgendes Bilden eines Öffnungsbereichs (63), der sich von einer Vorderseite der aktiven Schicht durch einen Beseitigungsbereich (65) hindurch, in dem ein Teil der Oxidschicht (25) entfernt ist, bis zu dem porösen Bereich (22a) erstreckt; und – Aussetzen des porösen Bereichs (22a) gegenüber einer Atmosphäre mit hoher Ozonkonzentration oder einer Wärmeoxidations-Atmosphäre durch den Öffnungsbereich (63) hindurch, um den porösen Bereich (22a) zu oxidieren und dadurch die zusätzliche dielektrische Schicht (10) zu bilden.
DE102004059629A 2003-12-12 2004-12-10 Halbleitervorrichtung vom Typ mit dielektrischer Isolierung und Verfahren zu deren Herstellung Expired - Fee Related DE102004059629B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-415253 2003-12-12
JP2003415253A JP4420196B2 (ja) 2003-12-12 2003-12-12 誘電体分離型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE102004059629A1 DE102004059629A1 (de) 2005-07-14
DE102004059629B4 true DE102004059629B4 (de) 2011-12-01

Family

ID=34616805

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004059629A Expired - Fee Related DE102004059629B4 (de) 2003-12-12 2004-12-10 Halbleitervorrichtung vom Typ mit dielektrischer Isolierung und Verfahren zu deren Herstellung

Country Status (7)

Country Link
US (2) US7135752B2 (de)
JP (1) JP4420196B2 (de)
KR (1) KR100689918B1 (de)
CN (1) CN100449777C (de)
DE (1) DE102004059629B4 (de)
FR (1) FR2863770B1 (de)
TW (1) TWI254966B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4629490B2 (ja) * 2005-05-09 2011-02-09 三菱電機株式会社 誘電体分離型半導体装置
JP2008227474A (ja) * 2007-02-13 2008-09-25 Toshiba Corp 半導体装置
TW200905793A (en) * 2007-07-19 2009-02-01 Promos Technologies Inc Isolation method of active area for semiconductor device
JP5201169B2 (ja) * 2010-05-13 2013-06-05 三菱電機株式会社 誘電体分離型半導体装置の製造方法
FR2987698B1 (fr) * 2012-03-02 2014-04-04 St Microelectronics Tours Sas Composant de puissance vertical
JP5762353B2 (ja) * 2012-05-01 2015-08-12 三菱電機株式会社 半導体装置
JP6053415B2 (ja) * 2012-09-19 2016-12-27 三菱電機株式会社 半導体装置
FR3011124A1 (fr) * 2013-09-26 2015-03-27 St Microelectronics Tours Sas Composant scr a caracteristiques stables en temperature
DE102016119799B4 (de) * 2016-10-18 2020-08-06 Infineon Technologies Ag Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
US10541214B2 (en) * 2018-04-27 2020-01-21 Juniper Networks, Inc. Enhanced bonding between III-V material and oxide material

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4326846A1 (de) * 1992-10-21 1994-04-28 Mitsubishi Electric Corp Halbleitervorrichtung mit dielektrisch isolierten Elementen und Herstellungsverfahren dafür
JPH0945762A (ja) * 1995-07-26 1997-02-14 Matsushita Electric Works Ltd 半導体素子基体およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69317800T2 (de) * 1992-01-28 1998-09-03 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung
DE4231310C1 (de) 1992-09-18 1994-03-24 Siemens Ag Verfahren zur Herstellung eines Bauelementes mit porösem Silizium
JP3435930B2 (ja) 1995-09-28 2003-08-11 株式会社デンソー 半導体装置及びその製造方法
JP2000340794A (ja) * 1999-06-01 2000-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP1111683A3 (de) * 1999-12-17 2005-02-02 Matsushita Electric Industrial Co., Ltd. Hochspannungshalbleiteranordnung
JP2002270844A (ja) 2001-03-07 2002-09-20 Toshiba Corp 半導体装置及びその製造方法
JP4020195B2 (ja) 2002-12-19 2007-12-12 三菱電機株式会社 誘電体分離型半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4326846A1 (de) * 1992-10-21 1994-04-28 Mitsubishi Electric Corp Halbleitervorrichtung mit dielektrisch isolierten Elementen und Herstellungsverfahren dafür
JPH0945762A (ja) * 1995-07-26 1997-02-14 Matsushita Electric Works Ltd 半導体素子基体およびその製造方法

Also Published As

Publication number Publication date
FR2863770A1 (fr) 2005-06-17
JP2005175296A (ja) 2005-06-30
FR2863770B1 (fr) 2006-09-29
JP4420196B2 (ja) 2010-02-24
US20060138586A1 (en) 2006-06-29
US20050127470A1 (en) 2005-06-16
TWI254966B (en) 2006-05-11
CN1645622A (zh) 2005-07-27
DE102004059629A1 (de) 2005-07-14
KR20050059411A (ko) 2005-06-20
US7125780B2 (en) 2006-10-24
TW200520035A (en) 2005-06-16
KR100689918B1 (ko) 2007-03-09
US7135752B2 (en) 2006-11-14
CN100449777C (zh) 2009-01-07

Similar Documents

Publication Publication Date Title
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE10214150B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
DE10203479A1 (de) Halbleitereinrichtung
DE19701189A1 (de) Halbleiterbauteil
DE3618166A1 (de) Lateraltransistor
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3806164C2 (de)
DE10338480B4 (de) Halbleitervorrichtung mit dielektrischer Trennung und Verfahren zur Herstellung derselben
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE102004059629B4 (de) Halbleitervorrichtung vom Typ mit dielektrischer Isolierung und Verfahren zu deren Herstellung
DE3737790A1 (de) Quer-doppelgate-thyristor und verfahren zu seiner herstellung
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE10225234B4 (de) Metalloxidhalbleitertransistor und Herstellungsverfahren für Selbigen
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE102016117264A1 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE10232425B4 (de) Halbleiterelement
DE102005040624A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE10124032B4 (de) Verfahren zur Herstellung von Bauelementen auf einem SOI-Wafer
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120302

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee