JPH0945762A

JPH0945762A - 半導体素子基体およびその製造方法

Info

Publication number: JPH0945762A
Application number: JP19091495A
Authority: JP
Inventors: Masamichi Takano; 仁路高野; Masahiko Suzumura; 正彦鈴村; Mitsuhide Maeda; 光英前田; Yoshiki Hayazaki; 嘉城早崎; Yoshifumi Shirai; 良史白井; Takashi Kishida; 貴司岸田
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1995-07-26
Filing date: 1995-07-26
Publication date: 1997-02-14

Abstract

(57)【要約】【課題】高耐圧、低寄生容量、低オン抵抗であり、しか
も放熱特性の良好な半導体素子を容易に形成できる半導
体素子基体を提供する。【解決手段】第１基板体１１と第２基板体１４との間に
埋込酸化膜層１３を有すＳＯＩ構造の基板において、横
方向分離用酸化膜１２ａを形成する。横方向分離用酸化
膜１２ａは、第１基板体１１の内部まで延長され、さら
に埋込酸化膜層１３に沿って素子の下方まで延長され
る。したがって、縦横両方向の絶縁分離が可能になり、
しかも部分的に厚みの大きい絶縁層が形成されることに
なる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誘電体分離あるい
は絶縁物上の単結晶半導体層に作成される電子デバイ
ス、集積回路に適する半導体素子基体およびその製造方
法に関するものである。

【０００２】

【従来の技術】従来より、絶縁物の上にシリコン層を形
成し、そのシリコン層に素子を形成したＳＯＩデバイス
が知られている。この種のＳＯＩデバイスは、一般には
基板となる単結晶シリコンの第１基板体に絶縁物となる
埋込酸化膜を介して素子形成層（活性層）となる単結晶
シリコンの第２基板体を積層した構造を有する。このよ
うなＳＯＩ構造では、素子特性を考える際に、活性層の
厚み、不純物濃度、埋込酸化膜の厚みがとくに重要であ
る。たとえば、ＳＯＩデバイスとしてＬＤＭＯＳＦＥＴ
（Lateral Double-Diffused ＭＯＳＦＥＴ）を製造する
際には、活性層の厚みと不純物濃度との間にＲＥＳＵＲ
Ｆ条件として知られる一定の関係があり、活性層の厚み
が一定であるとき、高耐圧を得るにはドリフト領域の最
適濃度がＲＥＳＵＲＦ条件によって規定されることにに
なる。

【０００３】埋込酸化膜の厚みは、耐圧、動作速度、放
熱性に強い関連がある。つまり、埋込酸化膜の厚みを増
すほど、最大耐圧が高くなり、またドレイン基板間の容
量が減少するために動作速度が速くなる。しかしなが
ら、埋込酸化膜は熱伝導率がシリコンの１００分の１以
下であるから、厚みが大きくなるほど放熱性を損ない、
大電流、高耐圧のパワーデバイスを形成する場合に問題
になる。さらに、埋込酸化膜の厚みを大きくすると耐圧
に対するドリフト領域の最適濃度が小さくなることが知
られており、埋込酸化膜の厚膜化はオン抵抗の増加をも
たらすことになる。

【０００４】近年、素子形成時にソースやドレインの直
下となる埋込酸化膜の厚みを部分的に厚くした構造も提
案されているが、工程が複雑であり実用的な製造方法と
は言えないのが現状である。この種の製造方法として
は、たとえば、図９（ａ）のようなシリコン基板１０４
の表面に図９（ｂ）のように均一な厚みの酸化膜１０３
を形成した後、図９（ｃ）のように耐酸化性の窒化膜マ
スク１０９を使用して、ＬＯＣＯＳ酸化により部分的に
厚い酸化膜１１０を形成し、図９（ｄ）（ｅ）のように
シリコン基板１０１に貼り合わせる方法がある。この方
法により、シリコン基板１０１が第１基板体、シリコン
基板１０４が第２基板体となり、酸化膜１０３、１１０
が埋込酸化膜となる。

【０００５】

【発明が解決しようとする課題】上記した方法では、厚
膜化した酸化膜１１０と他の酸化膜１０３との表面に凹
凸が生じるから、シリコン基板１０１に貼り合わせたと
きに、接触面積が小さくなって貼り合わせの強度が小さ
くなったり、張り合わせ面の間にボイドを生じたりする
などの問題があり、実用的な製造方法とは言えず、また
酸化膜１１０を充分に厚膜化するのも困難である。

【０００６】本発明は上記事由に鐙みて為されたもので
あり、その目的は、高耐圧、低寄生容量、低オン抵抗で
あり、しかも放熱特性の良好な半導体素子を形成するこ
とができるような埋込酸化膜の厚みを部分的に大きくし
た半導体素子基体を提供するとともに、貼り合わせの強
度が十分に大きく、埋込酸化膜の厚みを容易に制御する
ことができる半導体素子基体の製造方法を提供すること
にある。

【０００７】

【課題を解決するための手段】請求項１の発明は半導体
素子基体に係り、シリコン材料からなる第１基板体と、
第１基板体の上に形成された第１絶縁分離層と、第１絶
縁分離層の上に素子形成層として形成されたシリコン材
料からなる第２基板体と、第２基板体の表面側から第１
基板体の内部に到達することにより第２基板体に形成さ
れる素子間を絶縁分離する第２の絶縁分離層とを備え、
第２の絶縁分離層は第１基板体内において第１絶縁分離
層の下面に当接する形で第２基板体に形成される素子の
一部領域の下方まで延長されていることを特徴とする。

【０００８】この構成では、素子形成層となる第２基板
体に第２の絶縁分離層を有するから、素子が横方向に分
離されるのはもちろんのこと、第２の絶縁分離層の一部
が素子の下方まで延長されているから素子の縦方向分離
も行なわれる。とくに、この構造の半導体素子基体にＬ
ＤＭＯＳＦＥＴなどを形成すれば、部分的に厚い埋込酸
化膜が形成されることになり、高耐圧で寄生容量が小さ
い素子を形成することができる。しかも、素子動作時に
発生する熱は埋込酸化膜の厚い部分から放熱するから放
熱性が損なわれず、パワーデバイスに適した構造を提供
することができる。

【０００９】請求項２ないし請求項８の発明は、半導体
素子基体の製造方法に係るものであって、それぞれ目的
達成のために以下の手順を有する。すなわち、請求項２
の発明は、シリコン材料からなる第１の基板の一表面に
多孔質シリコン層を形成する第１工程、シリコン材料か
らなる第２の基板の一面を絶縁膜を介して多孔質シリコ
ン層と貼り合わせる第２工程、第２の基板を所望の厚み
になるまで研磨する第３工程、第２の基板の表面より多
孔質シリコン層に到達する溝を形成する第４工程、フッ
酸を含むエッチング液を用いて溝に連続する多孔質シリ
コン層の一部を選択的に除去することにより多孔質シリ
コン層に空洞を形成する第５工程、溝および空洞を絶縁
物で埋める第６工程からなる。

【００１０】請求項３の発明は、シリコン材料からなる
第１および第２の基板の一面同士を第１の絶縁膜を介し
て貼り合わせる第１工程、第２の基板を所望の厚みにな
るまで研磨する第２工程、第２の基板の他表面に第２の
絶縁膜を介してシリコン材料よりなる第３の基板の一面
と貼り合わせる第３工程、第３の基板を所望の厚みにな
るまで研磨する第４工程、第３の基板の表面より第２の
基板に到達する溝を形成する第５工程、溝の内周面およ
び第３の基板の表面にマスクを形成する第６工程、溝の
底部のマスクを除去して第２の基板を溝内に露出させる
第７工程、第２の基板の露出部分から第２の基板の内部
に等方性エッチングを施すことにより第２の基板の内部
に空洞を形成する第８工程、マスクを除去する第９工
程、溝および空洞を絶縁物で埋める第１０工程からな
る。

【００１１】請求項４の発明は、シリコン林料からなる
第１導電形の第１の基板の一面に第２導電形の不純物層
を形成する第１工程、シリコン材料からなる第２の基板
の一面を絶縁膜を介して不純物層と貼り合わせる第２工
程、第２の基板を所望の厚みになるまで研磨する第３工
程、第２の基板の表面より不純物層に到達する溝を形成
する第４工程、有機アルカリ溶液よりなるエッチング液
を用いて電解エッチングを施すことにより溝に連続する
不純物層の一部を選択的に除去して不純物層に空洞を形
成する第５工程、溝および空洞を絶縁物で埋める第６工
程からなる。

【００１２】請求項５の発明は、シリコン林料からなる
第１導電形の第１の基板の一面に高濃度の第１導電形の
不純物層を形成する第１工程、シリコン材料からなる第
２の基板の一面を絶縁膜を介して不純物層と貼り合わせ
る第２工程、第２の基板を所望の厚みになるまで研磨す
る第３工程、第２の基板の表面より不純物層に到達する
溝を形成する第４工程、フッ酸と硝酸との混合物を含む
エッチング液を用いることにより溝に連続する不純物層
の一部を選択的に除去して不純物層に空洞を形成する第
５工程、溝および空洞を絶縁物で埋める第６工程からな
る。

【００１３】請求項６の発明は、シリコン材料からなる
第１および第２の基板の（１１１）面同士を絶縁膜を介
して貼り合わせる第１工程、第２の基板を所望の厚みに
なるまで研磨する第２工程、第２の基板の表面より第１
の基板に到達する溝を形成する第３工程、溝の内周面お
よび第２の基板の表面にマスクを形成する第４工程、溝
の底部のマスクを除去して第１の基板を溝内に露出させ
る第５工程、第１の基板の露出部分から第１の基板に垂
直にエッチングを施すことにより第１の基板内に溝を形
成する第６工程、異方性エッチングを施すことにより第
６工程により形成された溝に連続する空洞を第１の基板
内に形成する第７工程、マスクを除去する第８工程、溝
および空洞を絶縁物で埋める第９工程からなる。

【００１４】請求項７の発明は、シリコン材料からなる
第１の基板の一面側にボロンを高濃度に添加する第１工
程、第１の基板の他面側に形成される低濃度の不純物層
にシリコン材料からなる第２の基板の一面を絶縁膜を介
して貼り合わせる第２工程、第２の基板を所望の厚みに
なるまで研磨する第３工程、第２の基板の表面より不純
物層に到達する溝を形成する第４工程、有機アルカリ性
溶液よりなるエッチング液を用いて溝に連続する不純物
層の一部を選択的に除去して空洞を形成する第５工程、
溝および空洞を絶縁物で埋める第６工程からなる。

【００１５】請求項８の発明は、シリコン材料からなる
第１の基板の一面側にボロンを高濃度に添加する第１工
程、第１の基板の他面側に形成される低濃度の不純物層
にシリコン材料からなる第２の基板の一面を絶縁膜を介
して貼り合わせる第２工程、第２の基板を所望の厚みに
なるまで研磨する第３工程、第１の基板の表面より不純
物層に到達する溝を形成する第４工程、有機アルカリ性
溶液よりなるエッチング液を用いて溝に連続する不純物
層の一部を選択的に除去して空洞を形成する第５工程、
少なくとも空洞を絶縁物で埋める第６工程からなる。

【００１６】請求項２ないし請求項８の方法は、いずれ
もＳＯＩ構造の基板を形成した後に、絶縁膜に隣接する
部位に達する溝を形成し、エッチングにより溝に連続す
る領域に空洞を形成した後に、その空洞を絶縁物で埋め
るから、絶縁膜（埋込酸化膜）の部分的な厚膜化が容易
に行なえる。しかも、基板の貼り合わせ時には平面同士
の結合になるから、基板の貼り合わせ強度が損なわれる
こともない。

【００１７】また、厚膜化する部位の厚みを、請求項２
では多孔質シリコン層の厚み、請求項３では第２の基板
の研磨、請求項４、５では不純物層の拡散深さ、請求項
６では第１の基板に溝を形成する際のエッチング条件、
請求項７、８では不純物層の形成条件により、それぞれ
容易に制御することができる。さらに、請求項８の発明
では、空洞を形成するエッチングを素子形成層とは反対
側から施すので、特別なマスクを形成する必要がない。

【００１８】

【発明の実施の形態】半導体素子基体（構造１）本発明の半導体素子基体にＬＤＭＯＳＦＥＴ
を形成した例を図１に示す。半導体素子基体は、基本的
には、単結晶シリコンからなる第１基板体１１と、第１
基板体１１の上に形成された第１絶縁分離層としての埋
込酸化膜層１３と、埋込酸化膜層１３の上に形成された
単結晶シリコンからなる活性層としての第２基板体１４
との積層体であるＳＯＩ構造を有し、第１基板体１１の
中に一部が埋め込まれるとともに第２基板体１４の表面
に達する第２絶縁分離層としての横方向分離用酸化膜１
２ａを付加した点が通常のＳＯＩ構造と異なる。すなわ
ち、通常のＳＯＩ構造においても素子を形成する際に
は，図１に左端部に示すものと同様の横方向分離用酸化
膜１２ｂを形成するが、横方向分離用酸化膜１２ａでは
第１基板体１１の中にまで延長している点に一般のＳＯ
Ｉ構造との相違がある。横方向分離用酸化膜１２ａは、
第１基板体１１の内部では埋込酸化膜層１３の下面に当
接するとともに第２基板体１４の内部よりも横方向に広
がりを持つ。この広がりの程度は、第２基板体１４に形
成されるｎ⁺形のドレイン領域Ａ₁、およびｎ^-形のド
リフト領域Ａ₂の一部の直下まで延長される程度に設定
される。このことによって、ＬＤＭＯＳＦＥＴのドレイ
ン領域Ａ₁、およびドリフト領域Ａ₂の一部の直下にお
ける絶縁物の厚みを大きくしたことになる。ここに、ゲ
ート領域Ａ₃はｐ形、ソース領域Ａ₄はｎ⁺形であり、
図１に符号１０で示した範囲がＬＤＭＯＳＦＥＴを構成
する。この構造の製造方法については後述する。

【００１９】従来の記述としても説明したように、ＳＯ
Ｉデバイスでは、絶縁物（埋込酸化膜）の厚みは素子特
性上重要な因子であり、一般的な傾向として、埋込酸化
膜の厚みが大きいほど素子耐圧が向上し、ソースＳ、ド
レインＤ、ゲートＧと第１基板体１１との間の寄生容量
が低減する。ソースＳ、ドレインＤ、ゲートＧと第１基
板体１１との間の寄生容量が低減すれば動作速度が向上
することになる。

【００２０】上述した構造では、活性層としての第２基
板体１４の厚みｔ_si、横方向分離用酸化膜１２ａのうち
第１基板体１１の内部においてドリフト領域Ａ₂と重複
する部分の長さＬ₁₂、ドリフト領域Ａ₂の不純物濃度の
ような各因子を最適化すれば、埋込酸化膜層１３の厚み
ｔ₁₁および第１基板体１１の内部での横方向分離用酸化
膜１２ａの厚みｔ₁₂を大きくすることによって高耐圧
化、低寄生容量化を実現することができる。また、ＬＤ
ＭＯＳＦＥＴが形成されている領域のうち、直下に横方
向分離用酸化膜１２ａが形成されていない部分では、埋
込酸化膜層１３が存在するだけであるから、絶縁物（埋
込酸化膜）の厚みを必要部分だけ大きくしていることに
なり、絶縁物の全領域で厚みを大きくする場合に比較し
て放熱性に優れ、パワーデバイスに対応しやすくなる。

【００２１】（構造２）図１に示した構造１の構成に加
えて、図２に示すように、横方向分離用酸化膜１２ｂも
第１基板体１１の中まで延長し、埋込酸化膜層１３の下
面に沿ってソース領域Ａ₄、およびゲート領域Ｅ₃の一
部の下方に延長してある。この構造では、ソースＳと第
１基板体１１との間の寄生容量が低減され、素子の動作
速度が一層向上する。

【００２２】構造１、２においては、素子形成層の厚み
ｔ_siを０．５μｍ、横方向分離用酸化膜の支持基板内に
延設した部分のドリフト領域との重なり長さＬ₁₂を５μ
ｍ、埋込酸化膜厚みｔ₁を１μｍ、横方向分離用酸化膜
の支持基板内の厚みｔ₂を１μｍとしたとき、素子耐圧
は２００Ｖ程度になった。製造方法以下では、構造１、２の半導体素子基体の製造方法を説
明する。

【００２３】（方法１）構造１、２で説明した半導体素
子基体は、図３の手順で製造することが可能である。す
なわち、図３（ａ）のような単結晶シリコンよりなる基
板１１ａの上面に、図３（ｂ）のようにＣＶＤ法により
成膜し陽極化成によりトリミングすることにより均一な
厚みの多孔質シリコン層１１ｂを形成する。この基板１
１ａと多孔質シリコン層１１ｂとにより第１基板体１１
が形成される。多孔質シリコン層１１ｂは横方向分離用
酸化膜１２ａ，１２ｂ（以下では横方向分離用酸化膜１
２ａのみを説明するが、横方向分離用酸化膜１２ｂでも
同様である）の第１基板体１１の中での厚みを決定する
ものである。次に、図３（ｃ）のように、単結晶シリコ
ンの第２基板体１４の表面に形成した埋込酸化膜層１３
となる酸化膜１３′と、上述した多孔質シリコン層１１
ｂとを直接接合により貼り合わせ、図３（ｄ）のように
第２基板体１４を研磨し、素子特性に応じた所望の厚み
のＳＯＩ構造の基板を形成する。

【００２４】その後、図３（ｅ）のように、第２基板体
１４の表面から酸化膜１３′を貫通して多孔質シリコン
層１１ｂに到達するように、溝１５をフォトリソグラフ
ィーおよびＲＩＥ（反応性イオンエッチング）の技術を
用いて形成する。溝１５の幅は、以後の工程である選択
エッチングの際のエッチング液の流入性を考慮して決定
される。次に、多孔質シリコン層１１ｂを選択的にエッ
チングする酸化性のエッチング液の中に浸潤すると、図
３（ｆ）のように基板１１ａと酸化膜１３′との間に空
洞１６を形成することができる。このエッチングの際
に、エッチング時間を管理することによって、空洞１６
の横方向の長さ寸法を制御することができる。この長さ
は耐圧、動作速度、放熱性などの素子特性に関わるもの
であるから厳密に管理する必要がある。

【００２５】最後に、図３（ｇ）のように、熱酸化によ
り溝１５および空洞１６の内部に酸化物を埋め込むこと
によって、横方向分離用絶縁膜１２ａが形成される。こ
の酸化膜を埋め込む工程においては、多孔質シリコン層
１１ａの厚みが厚く、空洞１６が大きい場合には、熱酸
化に加えて、ＣＶＤ法によって形成したＢＰＳＧ膜をリ
フローにより完全に埋め込む方法を採用してもよい。

【００２６】本方法において、多孔質シリコン層１１ａ
の厚み、第２基板体１４の厚みを１μｍとし、溝１５の
幅を２μｍ、空洞１６の横方向の長さ（全長）を１７μ
ｍとした。また、エッチング液の温度は室温とし、エッ
チング液には、４９％フッ酸とアルコールと３０％過酸
化水素水との混合液（１０：６：５０）を用いた。（方法２）図４は半導体素子基体の他の手順を示すもの
であり、図４（ａ）のような単結晶シリコンの基板１１
ｃの表面に、図３（ｂ）のように酸化膜１１ｄを形成す
る。さらに、図４（ｃ）に示すように、酸化膜１１ｄの
上に単結晶シリコンの基板１１ｅを直接接合により貼り
合わせ、基板１１ｅをＣＭＰ法などを用いて所望の厚み
になるまで研磨する。このようにして形成された基板１
１ｃ，１１ｅと酸化膜１１ｄとの積層体が第１基板体１
１になる。この基板１１ｅは横方向分離用酸化膜１２ａ
の第１基板体１１の中での厚みを決定する。

【００２７】次に、図４（ｄ）のように、単結晶シリコ
ンの基板１４ａの表面に形成した埋込酸化膜層１３とな
る酸化膜１３′と、基板１１ｅとを直接接合により貼り
合わせ、図４（ｅ）のように、基板１４ａを研磨すれ
ば、素子特性に応じた所望の厚みのＳＯＩ構造の基板を
形成することができる。さらに、図４（ｆ）のように、
基板１４ａの表面から酸化膜１３′を貫通して基板１１
ｅに到達するように、溝１５をフォトリソグラフィーお
よびＲＩＥの技術を適用して形成する。溝１５の幅は、
次工程である選択エッチングの際にエッチング液が容易
に流入できるように考慮して設定する。また、溝１５の
形成後に、基板１１ｃ，１４ａの表面と溝１５の側壁と
を酸化膜や窒化膜のような耐エッチング性のマスク１７
で覆い、基板った後に、単結晶シリコンのみを選択的に
エッチングするエッチング液に浸潤し、基板１１ｅのみ
をエッチングすることにより図４（ｇ）のように空洞１
６を形成する。方法１と同様に、このエッチングのエッ
チング時間は空洞１６の長さを決定するから厳密に管理
することが必要である。

【００２８】最後に、図４（ｈ）のように、熱酸化によ
り溝１５および空洞１６の内部に酸化物を埋め込むこと
によって、横方向分離用絶縁膜１２ａが形成される。こ
の酸化膜を埋め込む工程においては、基板１１ｅの厚み
が厚く、空洞１６が大きい場合には、熱酸化に加えて、
ＣＶＤ法によって形成したＢＰＳＧ膜をリフローにより
完全に埋め込む方法を採用してもよい。

【００２９】本方法では、基板１１ｅの厚み、および基
板１４ａの厚みを１μｍとし、溝１５の幅を２μｍ、空
洞１６の長さを１７μｍとした。また、基板１１ｅのエ
ッチングは、エッチング液の温度を約８０℃とし、エッ
チング液としてはＫＯＨを含む有機アルカリ混合溶液を
用いた。（方法３）図５に示す手順によっても半導体素子基体を
形成することができる。図５（ａ）のようなｎ形の単結
晶シリコンの基板１１ｆの表面に図５（ｂ）のようにボ
ロンイオンなどを注入、拡散することにより、ｐ形の不
純物層１１ｇを形成する。基板１１ｆおよび不純物層１
１ｇは第１基板体１１となり、第１基板体１１の中での
横方向分離用酸化膜１２ａの厚みは不純物層１１ｇの厚
みによって決定される。したがって、注入、拡散するイ
オンのドーズ量および熱拡散条件を制御することによっ
て、この厚みを制御することができる。

【００３０】次に、図５（ｄ）のように、ｎ形単結晶シ
リコンの基板１４ｂの表面に形成した埋込酸化膜層１３
となる酸化膜１３′と、不純物層１１ｇとを直接接合に
より貼り合わせ、基板１４ｂを研磨すれば、素子特性に
応じた所望の厚みのＳＯＩ構造の基板を形成することが
できる。さらに、基板１４ｂの表面から酸化膜１３′を
貫通して不純物層１１ｇに到達するように、溝１５をフ
ォトリソグラフィーおよびＲＩＥの技術を適用して形成
する。溝１５の深さは上記２方法と同様に、エッチング
液が容易に流入できるように設定する。

【００３１】溝１５の形成後に、水酸化カリウムよりな
る室温のエッチング液に湿潤し、不純物層１１ｇに正電
荷を印加する電気化学的なエッチングを行うと、図５
（ｆ）のように、ｐ形である基板１４ｂのみ選択的にエ
ッチングされ、空洞１６が形成される。このエッチング
のエッチング時間は空洞１６の長さを決定する因子であ
るから厳密に管理することが必要である。

【００３２】最後に、図５（ｇ）のように、熱酸化によ
り溝１５および空洞１６の内部に酸化物を埋め込むこと
によって、横方向分離用絶縁膜１２ａが形成される。こ
の酸化膜を埋め込む工程においては、不純物層１１ｇの
厚みが厚く、空洞１６が大きい場合には、熱酸化に加え
て、ＣＶＤ法によって形成したＢＰＳＧ膜をリフローに
より完全に埋め込む方法を採用してもよい。

【００３３】本方法では、不純物層１１ｇの厚み、基板
１４ｂの厚み１μｍとし、溝１５の幅を２μｍ、空洞１
６の横方向の長さを１７μｍとした。（方法４）本方法は、方法３と類似したものであるが、
方法３では不純物層１１ｇをｐ形としていたのに対し
て、リンイオンを高ドーズ量注入、拡散してｎ形高濃度
の不純物層１１ｇを形成し、エッチング液としてフッ
酸、硝酸、酢酸の混合液を用いることにより、ｎ形の不
純物層１１ｇを選択的にエッチングする点のみが異な
る。他の手順は方法３と同様であるから説明を省略す
る。

【００３４】（方法５）本方法は、図６（ａ）のように
（１１１）面を表面とする単結晶シリコンの第１基板体
１１の表面に図６（ｂ）のように埋込酸化膜層１３とな
る酸化膜１３′を形成し、図６（ｃ）のように酸化膜１
３′の上に（１１１）面を表面とする単結晶シリコンよ
りなる第２基板体１４を直接接合により貼り合わせ、図
６（ｄ）のように第２基板体１４を研磨して、素子特性
に応じた所望の厚みのＳＯＩ構造の基板を形成してあ
る。

【００３５】次に、図６（ｆ）のように、第２基板体１
４の表面から酸化膜１３′を貫通して第１基板体１１に
到達するように、溝１５をフォトリソグラフィーおよび
ＲＩＥの技術を適用して形成する。溝１５の幅は、後工
程である選択エッチングの際にエッチング液が容易に流
入できるように考慮して設定する。さらに、図６（ｆ）
のように、溝１５の形成後に、第２基板体１４の表面お
よび溝１５の内部を酸化膜のマスク１８で一旦覆い、ま
た第１基板体１１の底面にポリシリコン層２０を形成す
る。その後に溝１５の底部のマスク１８を除去して第１
基板体１１を露出させる。

【００３６】次に、図６（ｇ）に示すように、溝１５の
底部に露出する第１基板体１１に垂直に溝１５′を掘り
込む。この溝１５′の深さは最終的に横方向分離用酸化
膜１２ａの第１基板体１１の中での厚みを決定する。そ
の後、水酸化カリウムよりなる室温のエッチング液に湿
潤すると、（１１１）方向以外に異方性エッチングが進
み、図６（ｈ）のように空洞１６が形成される。方法１
と同様に、このエッチングのエッチング時間は空洞１６
の長さを決定するから厳密に管理することが必要であ
る。

【００３７】最後に、図６（ｊ）のように、熱酸化によ
り溝１５および空洞１６の内部に酸化物を埋め込むこと
によって、横方向分離用絶縁膜１２ａが形成される。こ
こにおいて、溝１５′が深く、空洞１６が広い場合に
は、熱酸化に加えて、ＣＶＤ法によって形成したＢＰＳ
Ｇ膜をリフローにより完全に埋め込む方法を採用しても
よい。

【００３８】本方法では、第２基板体１４の厚み、およ
び溝１５′の深さを１μｍとし、溝１５の幅を２μｍ、
空洞１６の長さを１７μｍとした。（方法６）本方法では、図７（ａ）に示すボロンを高濃
度添加した単結晶シリコンの基板１１ｈの表面に、図７
（ｂ）のようにエピタキシャル成長により単結晶シリコ
ンの低濃度の不純物層１１ｉを形成する。この不純物層
１１ｉが第１基板体１１の中での横方向分離用酸化膜１
２ａの厚みを決定するのであり、基板１１ｈと不純物層
１１ｉとにより第１基板体１１が形成される。次に図７
（ｃ）に示すように、単結晶シリコンの第２基板体１４
の表面に形成した埋込酸化膜層１３となる酸化膜１３′
と、不純物層１１ｉとを直接接合により貼り合わせ、第
２基板体１４を研磨し、素子特性に応じた所望の厚みの
ＳＯＩ構造の基板を形成する。

【００３９】その後、図７（ｅ）のように、基板１４の
表面から酸化膜１３′を貫通して不純物層１１ｉに到達
するように、溝１５をフォトリグラフィーおよびＲＩＥ
の技術を用いて形成する。溝１５の幅は、以後の工程で
ある選択エッチングの際のエッチング液の流入性を考慮
して決定される。さらに、図７（ｆ）のように、溝１５
の形成後に、第２基板体１４の表面および溝１５の内部
を酸化膜のマスク１８で一旦覆い、その後に溝１５の底
部のマスク１８を除去して第１基板体１１を露出させ
る。

【００４０】次に、図７（ｇ）に示すように、水酸化カ
リウムよりなる室温のエッチング液に湿潤すると、高濃
度の不純物を含む基板１１ｈはエッチングされず、低濃
度の不純物を含む不純物層１１ｉのみが選択的にエッチ
ングされ、空洞１６が形成される。このエッチングのエ
ッチング時間は空洞１６の横方向の長さを決定するか
ら、厳密な管理が必要である。

【００４１】最後に、図７（ｈ）のように、熱酸化によ
り溝１５および空洞１６の内部に酸化物を埋め込むこと
によって、横方向分離用絶縁膜１２ａが形成される。こ
こにおいて、溝１５の幅が大きく、空洞１６が広い場合
には、熱酸化に加えて、ＣＶＤ法によって形成したＢＰ
ＳＧ膜をリフローにより完全に埋め込む方法を採用して
もよい。

【００４２】本方法では、不純物層１１ｉの厚み、およ
び第２基板体１４の厚みを１μｍとし、溝１５の幅を２
μｍ、空洞１６の長さを１７μｍとした。（方法７）本方法は図８に示す手順によるものであり、
図８（ａ）〜（ｄ）の各過程は、方法６における図７
（ａ）〜（ｄ）に示した過程と同様である。ただし、方
法６では、第２基板体１４の素子形成層に形成した横方
向分離用酸化膜の延長として第１基板体１１の中に酸化
膜を形成していたのに対して、本方法では第２基板体１
４に横方向分離用酸化膜を形成していない点が相違す
る。すなわち、本方法により形成される構造は構造１、
２とは若干異なっている。

【００４３】本方法では、図８（ｄ）のようなＳＯＩ構
造の基板が形成された後に、図８（ｅ）のように基板１
１ｈの下面から不純物層１１ｉに到達するように、溝１
５をフォトリグラフィーおよびＲＩＥの技術を用いて形
成する。溝１５の幅は、後工程である選択エッチングの
際のエッチング液の流入性を考慮して決定される。次
に、図８（ｆ）に示すように、水酸化カリウムを含む有
機アルカリ混合溶液よりなる室温のエッチング液にに湿
潤すると、高濃度のボロンを含む基板１１ｈはエッチン
グされず、低濃度の不純物を含む不純物層１１ｉのみが
選択的にされ、空洞１６が形成される。このエッチング
のエッチング時間は空洞１６の横方向の長さを決定する
から、厳密な管理が必要である。

【００４４】最後に、図８（ｇ）のように、熱酸化によ
り溝１５および空洞１６の内部に酸化物を埋め込む。こ
こにおいて、溝１５の幅が大きく、空洞１６が広い場合
には、熱酸化に加えて、ＣＶＤ法によって形成したＢＰ
ＳＧ膜をリフローにより完全に埋め込みむ方法を採用し
てもよい。本方法では、不純物層１１ｉの厚み、および
第２基板体１４の厚みを１μｍとし、溝１５の幅を２μ
ｍ、空洞１６の長さを１７μｍとした。

【００４５】

【発明の効果】請求項１の発明では、第２基板体の表面
側から第１基板体の内部に到達することにより第２基板
体に形成される素子間を絶縁分離する第２の絶縁分離層
を、第１基板体内において第１絶縁分離層の下面に当接
する形で第２基板体に形成される素子の一部領域の下方
まで延長しているから、素子が横方向に分離されるのは
もちろんのこと、第２の絶縁分離層の一部が素子の下方
まで延長されていることにより素子の縦方向分離も行な
われることになるという利点がある。とくに、この構造
の半導体素子基体にＬＤＭＯＳＦＥＴなどを形成すれ
ば、部分的に厚い埋込酸化膜が形成されることになり、
高耐圧で寄生容量が小さい素子を形成することができ
る。しかも、素子動作時に発生する熱は埋込酸化膜の厚
い部分から放熱するから放熱性が損なわれず、パワーデ
バイスに適した構造を提供することができる。

【００４６】請求項２ないし請求項８の発明の方法は、
いずれもＳＯＩ構造の基板を形成した後に、絶縁膜に隣
接する部位に達する溝を形成し、エッチングにより溝に
連続する領域に空洞を形成した後に、その空洞を絶縁物
で埋めるから、絶縁膜（埋込酸化膜）の部分的な厚膜化
が容易に行なえるという利点がある。しかも、基板の貼
り合わせ時には平面同士の結合になるから、基板の貼り
合わせ強度が損なわれることもないという効果がある。

【００４７】また、厚膜化する部位の厚みを、請求項２
では多孔質シリコン層の厚み、請求項３では第２の基板
の研磨、請求項４、５では不純物層の拡散深さ、請求項
６では第１の基板に溝を形成する際のエッチング条件、
請求項７、８では不純物層の形成条件により、それぞれ
容易に制御することができる。さらに、請求項８の発明
では、空洞を形成するエッチングを素子形成層とは反対
側から施すので、特別なマスクを形成する必要がない。

【図面の簡単な説明】

【図１】本発明の構造１を示す概略構成図である。

【図２】本発明の構造２を示す概略構成図である。

【図３】本発明の方法１を示す工程図である。

【図４】本発明の方法２を示す工程図である。

【図５】本発明の方法３、４を示す工程図である。

【図６】本発明の方法５を示す工程図である。

【図７】本発明の方法６を示す工程図である。

【図８】本発明の方法７を示す工程図である。

【図９】従来方法を示す工程図である。

【符号の説明】

１１第１基板体１２ａ横方向分離用酸化膜１３埋込酸化膜層１４第２基板体１５溝１６空洞１７マスク１８マスク

───────────────────────────────────────────────────── フロントページの続き (72)発明者早崎嘉城大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者白井良史大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者岸田貴司大阪府門真市大字門真1048番地松下電工株式会社内

Claims

【特許請求の範囲】

【請求項１】シリコン材料からなる第１基板体と、第
１基板体の上に形成された第１絶縁分離層と、第１絶縁
分離層の上に素子形成層として形成されたシリコン材料
からなる第２基板体と、第２基板体の表面側から第１基
板体の内部に到達することにより第２基板体に形成され
る素子間を絶縁分離する第２の絶縁分離層とを備え、第
２の絶縁分離層は第１基板体内において第１絶縁分離層
の下面に当接する形で第２基板体に形成される素子の一
部領域の下方まで延長されていることを特徴とする半導
体素子基体。
【請求項２】シリコン材料からなる第１の基板の一表
面に多孔質シリコン層を形成する第１工程、シリコン材
料からなる第２の基板の一面を絶縁膜を介して多孔質シ
リコン層と貼り合わせる第２工程、第２の基板を所望の
厚みになるまで研磨する第３工程、第２の基板の表面よ
り多孔質シリコン層に到達する溝を形成する第４工程、
フッ酸を含むエッチング液を用いて溝に連続する多孔質
シリコン層の一部を選択的に除去することにより多孔質
シリコン層に空洞を形成する第５工程、溝および空洞を
絶縁物で埋める第６工程からなることを特徴とする半導
体素子基体の製造方法。
【請求項３】シリコン材料からなる第１および第２の
基板の一面同士を第１の絶縁膜を介して貼り合わせる第
１工程、第２の基板を所望の厚みになるまで研磨する第
２工程、第２の基板の他表面に第２の絶縁膜を介してシ
リコン材料よりなる第３の基板の一面と貼り合わせる第
３工程、第３の基板を所望の厚みになるまで研磨する第
４工程、第３の基板の表面より第２の基板に到達する溝
を形成する第５工程、溝の内周面および第３の基板の表
面にマスクを形成する第６工程、溝の底部のマスクを除
去して第２の基板を溝内に露出させる第７工程、第２の
基板の露出部分から第２の基板の内部に等方性エッチン
グを施すことにより第２の基板の内部に空洞を形成する
第８工程、マスクを除去する第９工程、溝および空洞を
絶縁物で埋める第１０工程からなることを特徴とする半
導体素子基体の製造方法。
【請求項４】シリコン林料からなる第１導電形の第１
の基板の一面に第２導電形の不純物層を形成する第１工
程、シリコン材料からなる第２の基板の一面を絶縁膜を
介して不純物層と貼り合わせる第２工程、第２の基板を
所望の厚みになるまで研磨する第３工程、第２の基板の
表面より不純物層に到達する溝を形成する第４工程、有
機アルカリ溶液よりなるエッチング液を用いて電解エッ
チングを施すことにより溝に連続する不純物層の一部を
選択的に除去して不純物層に空洞を形成する第５工程、
溝および空洞を絶縁物で埋める第６工程からなることを
特徴とする半導体素子基体の製造方法。
【請求項５】シリコン林料からなる第１導電形の第１
の基板の一面に高濃度の第１導電形の不純物層を形成す
る第１工程、シリコン材料からなる第２の基板の一面を
絶縁膜を介して不純物層と貼り合わせる第２工程、第２
の基板を所望の厚みになるまで研磨する第３工程、第２
の基板の表面より不純物層に到達する溝を形成する第４
工程、フッ酸と硝酸との混合物を含むエッチング液を用
いることにより溝に連続する不純物層の一部を選択的に
除去して不純物層に空洞を形成する第５工程、溝および
空洞を絶縁物で埋める第６工程からなることを特徴とす
る半導体素子基体の製造方法。
【請求項６】シリコン材料からなる第１および第２の
基板の（１１１）面同士を絶縁膜を介して貼り合わせる
第１工程、第２の基板を所望の厚みになるまで研磨する
第２工程、第２の基板の表面より第１の基板に到達する
溝を形成する第３工程、溝の内周面および第２の基板の
表面にマスクを形成する第４工程、溝の底部のマスクを
除去して第１の基板を溝内に露出させる第５工程、第１
の基板の露出部分から第１の基板に垂直にエッチングを
施すことにより第１の基板内に溝を形成する第６工程、
異方性エッチングを施すことにより第６工程により形成
された溝に連続する空洞を第１の基板内に形成する第７
工程、マスクを除去する第８工程、溝および空洞を絶縁
物で埋める第９工程からなることを特徴とする半導体素
子基体の製造方法。
【請求項７】シリコン材料からなる第１の基板の一面
側にボロンを高濃度に添加する第１工程、第１の基板の
他面側に形成される低濃度の不純物層にシリコン材料か
らなる第２の基板の一面を絶縁膜を介して貼り合わせる
第２工程、第２の基板を所望の厚みになるまで研磨する
第３工程、第２の基板の表面より不純物層に到達する溝
を形成する第４工程、有機アルカリ性溶液よりなるエッ
チング液を用いて溝に連続する不純物層の一部を選択的
に除去して空洞を形成する第５工程、溝および空洞を絶
縁物で埋める第６工程からなることを特徴とする半導体
素子基体の製造方法。
【請求項８】シリコン材料からなる第１の基板の一面
側にボロンを高濃度に添加する第１工程、第１の基板の
他面側に形成される低濃度の不純物層にシリコン材料か
らなる第２の基板の一面を絶縁膜を介して貼り合わせる
第２工程、第２の基板を所望の厚みになるまで研磨する
第３工程、第１の基板の表面より不純物層に到達する溝
を形成する第４工程、有機アルカリ性溶液よりなるエッ
チング液を用いて溝に連続する不純物層の一部を選択的
に除去して空洞を形成する第５工程、少なくとも空洞を
絶縁物で埋める第６工程からなることを特徴とする半導
体素子基体の製造方法。