WO2020027048A1 - 複合基板 - Google Patents

複合基板 Download PDF

Info

Publication number
WO2020027048A1
WO2020027048A1 PCT/JP2019/029644 JP2019029644W WO2020027048A1 WO 2020027048 A1 WO2020027048 A1 WO 2020027048A1 JP 2019029644 W JP2019029644 W JP 2019029644W WO 2020027048 A1 WO2020027048 A1 WO 2020027048A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
coating layer
wall
hole
interface
Prior art date
Application number
PCT/JP2019/029644
Other languages
English (en)
French (fr)
Inventor
康司 濱園
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to EP19845526.3A priority Critical patent/EP3832887A4/en
Priority to CN201980042835.4A priority patent/CN112335179A/zh
Priority to JP2020533536A priority patent/JP7066852B2/ja
Priority to US17/258,053 priority patent/US11962284B2/en
Publication of WO2020027048A1 publication Critical patent/WO2020027048A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02897—Means for compensation or elimination of undesirable effects of strain or mechanical damage, e.g. strain due to bending influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate

Definitions

  • the present disclosure relates to a composite substrate.
  • piezoelectric elements such as SAW (surface acoustic wave) elements used in communication devices such as mobile phones have been required to be thin.
  • Patent Document 1 proposes a SAW device in which an LT (LiTaO 3 ) substrate is located on the surface of a sapphire substrate and a via conductor is located in a hole communicating with the sapphire substrate and the LT substrate. I have.
  • LT LiTaO 3
  • the LT substrate is made thinner while maintaining the overall mechanical strength by using a sapphire substrate having higher mechanical strength than the LT substrate instead of using the LT substrate alone. As a result, the thickness of the SAW device can be reduced.
  • the composite substrate of the present disclosure is a plate-like body in which the first substrate and the second substrate overlap.
  • a hole is provided in the thickness direction of the plate-like body from the first substrate to the second substrate.
  • the ratio A / B of the average thickness A of the first substrate to the average thickness B of the second substrate is 1/5 or less.
  • an interface between the first substrate and the second substrate on the inner wall of the plate-shaped body located in the hole has a portion covered with a coating layer containing a component constituting the second substrate.
  • FIG. 1 is a cross-sectional view illustrating an example of a composite substrate according to the present disclosure.
  • the composite substrate 10 of the present disclosure has a first substrate 1 and a second substrate 2 as shown in FIG.
  • the composite substrate 10 is a plate-like body.
  • the first substrate 1 and the second substrate 2 overlap as shown in FIG.
  • the first substrate 1 is a substrate having piezoelectric performance, for example, a lithium tantalate (LiTaO 3 , hereinafter referred to as LT) substrate, a lithium niobate (LiNbO 3 , hereinafter referred to as LN) substrate, or the like.
  • the second substrate 2 is a silicon substrate, a sapphire substrate if it is a single crystal, an aluminum oxide substrate, an aluminum nitride substrate, a silicon nitride substrate or the like if it is polycrystalline, and has a higher mechanical strength than the first substrate 1. Having.
  • the material constituting the first substrate 1 and the second substrate 2 was measured using an X-ray diffractometer (XRD), and the obtained value of 2 ⁇ (2 ⁇ is a diffraction angle) was measured using a JCPDS card. It can be specified by identifying.
  • XRD X-ray diffractometer
  • the composite substrate 10 of the present disclosure has a hole 3 in the thickness direction of the plate from the first substrate 1 to the second substrate 2, and the second substrate 2 has an average thickness B with respect to the average thickness B.
  • the ratio A / B of the average thickness A of one substrate 1 is 1/5 or less.
  • the interface between the first substrate 1 and the second substrate 2 on the inner wall of the plate-shaped body located in the hole 3 has a portion covered by the coating layer 4 containing the components constituting the second substrate 2.
  • the interface located in the hole 3 is formed by the coating layer 4 containing the component constituting the second substrate 2 having excellent mechanical strength. Because of being covered, the composite substrate 10 of the present disclosure tends to crack from the interface located at the hole 3.
  • the ratio A / B of the average thickness A of the first substrate 1 to the average thickness B of the second substrate 2 may be 1/50 or more.
  • the average thickness A of the first substrate 1 may be, for example, 1 ⁇ m or more and 40 ⁇ m or less.
  • the average thickness B of the second substrate 2 may be, for example, not less than 50 ⁇ m and not more than 200 ⁇ m.
  • the average thickness A of the first substrate 1 and the average thickness B of the second substrate may be measured and calculated by the following method.
  • CP cross section polisher
  • the polished cross section is photographed using a scanning electron microscope (SEM).
  • SEM scanning electron microscope
  • the content of the component constituting the second substrate 2 is 90% by mass or more, out of 100% by mass of all the components constituting the covering layer 4.
  • the components constituting the coating layer 4 and the contents thereof may be confirmed by the following method.
  • the composite substrate 10 is cut so as to have a cross section shown in FIG. 1 and polished with CP.
  • the coating layer 4 in the polished cross section was measured using an SEM or an energy dispersive X-ray analyzer (EDS) provided with a transmission electron microscope (TEM), and the components constituting the coating layer 4 and the content thereof were measured. May be calculated.
  • the coating layer 4 in the composite substrate 10 of the present disclosure may be located so as to go around the interface between the first substrate 1 and the second substrate 2.
  • that the coating layer 4 is positioned so as to go around the interface means that the entire interface is covered by the coating layer 4 and there is no portion in the hole 3 where the interface is exposed. If such a configuration is satisfied, since the interface is entirely covered with the coating layer 4, the composite substrate 10 of the present disclosure is more likely to crack from the interface located at the hole 3. Further, if the composite substrate 10 is cleaned with a cleaning agent such as an alkaline solution before forming the via conductor in the hole 3, the cleaning agent does not enter the interface and the first substrate 1 and the second substrate 2 are separated. It is excellent in reliability because it can maintain the adhesiveness of the.
  • the coating layer 4 may be positioned at 90% or more of the thickness from the interface to the opening of the first substrate 1 on the inner wall of the first substrate 1 located at the hole 3.
  • the phrase that the coating layer 4 is located at 90% or more of the thickness from the interface to the opening of the first substrate 1 means that when the distance from the interface to the opening of the first substrate 1 is A, the coating layer 4 has a hole. 3 means that the inner wall of the first substrate 1 covers a portion of 0.9 A or more from the interface to the opening side.
  • the first substrate 1 having poor mechanical strength is protected by the coating layer 4 from thermal stress generated by the via conductor when forming the via conductor in the hole 3.
  • cracks hardly occur in the first substrate 1.
  • the coating layer 4 may cover the entire inner wall of the first substrate 1 located in the hole 3 from the viewpoint of making the first substrate 1 less likely to crack.
  • the coating layer 4 in the composite substrate 10 of the present disclosure may have a portion whose thickness gradually increases from the opening side of the first substrate 1 to the interface side. If such a configuration is satisfied, the portion of the coating layer 4 covering the interface can effectively reduce the thermal stress generated from the via conductor. Cracks are less likely to be generated from the interface located at.
  • the coating layer 4 in the composite substrate 10 of the present disclosure may have a portion whose thickness gradually increases from the opening side of the second substrate 2 to the interface side. If such a configuration is satisfied, the portion of the coating layer 4 covering the interface can effectively reduce the thermal stress generated from the via conductor. Cracks are less likely to be generated from the interface located at.
  • the maximum thickness of the coating layer 4 may be, for example, 0.5 ⁇ m or more and 2.5 ⁇ m or less. If the coating layer 4 has the above maximum thickness, it is easy to form a via conductor in the hole 3 and the interface can be effectively protected by the coating layer 4.
  • the opening diameter of the first substrate 1 may be larger than the opening diameter of the second substrate 2 as shown in FIG. If such a configuration is satisfied, a current can efficiently flow through the first substrate 1 via the via conductor of the hole 3, and the electrical characteristics of the composite substrate 10 of the present disclosure can be improved.
  • the opening diameter of the first substrate 1 in the hole 3 may be, for example, a circle having a diameter of 40 ⁇ m or more and 90 ⁇ m or less.
  • the opening diameter of the second substrate 2 in the hole 3 may be, for example, a circle having a diameter of 30 ⁇ m or more and 70 ⁇ m or less.
  • the surface roughness of the inner wall of the first substrate 1 may be larger than the surface roughness of the inner wall of the second substrate 2.
  • the surface roughness of the inner wall of the second substrate 2 may be smaller than the surface roughness of the inner wall of the first substrate 1.
  • the coating layer 4 When the surface roughness of the inner wall of the first substrate 1 is larger than the surface roughness of the inner wall of the second substrate 2, the coating layer 4 easily adheres to the inner wall of the first substrate 1. Therefore, the coating layer 4 can stably cover the interface.
  • the surface roughness of the inner wall of the second substrate 2 is smaller than the surface roughness of the inner wall of the first substrate 1
  • a metal member represented by a via conductor or the like is deposited or sputtered on the inner wall of the first substrate 1.
  • the metal member is easily formed on the entire inner wall of the second substrate. In particular, the metal member is likely to be formed even in a portion of the second substrate 2 away from the interface.
  • the surface roughness of the inner wall of the first substrate 1 and the surface roughness of the inner wall of the second substrate 2 are ten-point average roughness parameters according to JIS B0601: 2013 Annex JA.
  • it represents the sum of the average of the fifth peak height from the highest peak to the fifth and the average of the fifth valley depth from the deepest valley to the deepest.
  • the surface roughness of the inner wall of the first substrate 1 and the surface roughness of the inner wall of the second substrate 2 are not limited to specific values.
  • the surface roughness of the inner wall of the first substrate 1 can be set to about 3 to 7 ⁇ m.
  • the surface roughness of the inner wall of the second substrate 2 can be set to about 1 to 5 ⁇ m.
  • a specific method of calculating the surface roughness of the inner wall of the first substrate 1 is as follows.
  • the composite substrate 10 is cut so as to have the cross section shown in FIG. 1, and the cross section is polished with CP.
  • a cross section is photographed using an SEM.
  • an imaginary line is drawn with a reference length of 10 ⁇ m so as to pass between the highest peak and the deepest valley with respect to the unevenness in the cross section.
  • the fifth is selected, and the distance of each peak height from the virtual line is measured.
  • an average value of five distances of the mountain height is obtained.
  • from the deepest valley bottom to the fifth deepest are selected, and the distance of each valley depth from the virtual line is measured.
  • An average value of five distances of the valley depth is obtained.
  • the sum of the average value of the peak height and the average value of the valley depth is obtained.
  • a specific method of calculating the surface roughness of the inner wall of the second substrate 2 is as follows.
  • the composite substrate 10 is cut so as to have the cross section shown in FIG. 1, and the cross section is polished with CP.
  • a cross section is photographed using an SEM.
  • an imaginary line is drawn with a reference length of 10 ⁇ m so as to pass between the highest peak and the deepest valley with respect to the unevenness in the cross section.
  • the fifth is selected, and the distance of each peak height from the virtual line is measured.
  • an average value of five distances of the mountain height is obtained.
  • from the deepest valley bottom to the fifth deepest are selected, and the distance of each valley depth from the virtual line is measured.
  • An average value of five distances of the valley depth is obtained.
  • the sum of the average value of the peak height and the average value of the valley depth is obtained.
  • an LT substrate or an LN substrate is prepared as the first substrate 1. Further, as the second substrate 2, a silicon substrate, a sapphire substrate, an aluminum oxide substrate, an aluminum nitride substrate, or a silicon nitride substrate is prepared.
  • a substrate having a thickness such that the ratio A / B of the average thickness A of the first substrate 1 to the average thickness B of the second substrate 2 is 1/5 or less is prepared.
  • first substrate 1 and the second substrate 2 are bonded to each other to obtain a plate-like body in which the first substrate 1 and the second substrate 2 overlap.
  • This bonding is performed by direct bonding without using an adhesive material or bonding using an adhesive material.
  • the first substrate 1 and the second substrate 2 are heated and pressed in vacuum, air, or a predetermined atmosphere. Two substrates 2 are bonded together.
  • a hole 3 penetrating from the first substrate 1 to the second substrate 2 in the thickness direction of the plate-like body is formed with an ultrashort pulse laser using a third harmonic (355 nm) such as a YAG laser on the first substrate 1 side. It is formed by irradiating from.
  • a third harmonic 355 nm
  • the holes 3 can be formed in the first substrate 1 and the second substrate 2 without generating cracks.
  • the component scattered from the processing area of the second substrate 2 is By adhering to the inner wall of the plate-shaped body located in the hole 3 to form the coating layer 4 and controlling the value of the pulse fluence, the inner wall of the plate-shaped body located in the hole 3 has an arbitrary thickness at an arbitrary place.
  • the coating layer 4 can be formed.
  • the composite substrate 10 of the present disclosure can be obtained.
  • a method for controlling the surface roughness of the inner wall of the first substrate 1 and the surface roughness of the inner wall of the second substrate 2 will be described.
  • the value of the pulse fluence of the laser By adjusting the value of the pulse fluence of the laser, the surface roughness of the inner wall of the first substrate 1 and the surface roughness of the inner wall of the second substrate 2 are controlled.
  • the value of the laser pulse fluence is set high, the roughness can be increased.
  • first substrate 2 second substrate 3: hole 4: covering layer 10: composite substrate

Abstract

本開示の複合基板は、第１基板と、第２基板とが重なっている板状体である。また、第１基板から前記第２基板にわたって前記板状体の厚み方向に孔を有する。また、第２基板の平均厚みＢに対する前記第１基板の平均厚みＡの比Ａ／Ｂが１／５以下である。また、孔に位置する前記板状体の内壁の前記第１基板および前記第２基板の界面は、前記第２基板を構成する成分を含有する被覆層により覆われている部分を有する。

Description

複合基板
　本開示は、複合基板に関する。
　近年、携帯電話等の通信機器に使用されるＳＡＷ（弾性表面波）素子等の圧電素子には、薄型化が要求されている。
　これに伴い、例えば、特許文献１では、サファイア基板の表面にＬＴ（ＬｉＴａＯ3）基板が位置し、このサファイア基板およびＬＴ基板を連通する孔に位置するビア導体を備えたＳＡＷデバイスが提案されている。
　このように、特許文献１では、ＬＴ基板単体とするのではなく、ＬＴ基板よりも機械的強度の高いサファイア基板を用いることで、全体としての機械的強度を維持しつつ、ＬＴ基板を薄くすることができ、ＳＡＷデバイスの薄型化を実現している。
国際公開第２０１６／０８４９３６号
　本開示の複合基板は、第１基板と、第２基板とが重なっている板状体である。また、第１基板から前記第２基板にわたって前記板状体の厚み方向に孔を有する。また、第２基板の平均厚みＢに対する前記第１基板の平均厚みＡの比Ａ／Ｂが１／５以下である。また、孔に位置する前記板状体の内壁の前記第１基板および前記第２基板の界面は、前記第２基板を構成する成分を含有する被覆層により覆われている部分を有する。
本開示の複合基板の一例を示す断面図である。
　本開示の複合基板について、図を参照しながら説明する。
　本開示の複合基板１０は、図１に示すように、第１基板１と、第２基板２とを有している。複合基板１０は、板状体である。
　本開示の複合基板１０は、図１に示すように、第１基板１と、第２基板２とが重なっている。
　ここで、第１基板１とは、圧電性能を有する基板であり、例えば、タンタル酸リチウム（ＬｉＴａＯ3、以下ＬＴと記載する）基板、ニオブ酸リチウム（ＬｉＮｂＯ3、以下ＬＮと記載する）基板等である。一方、第２基板２とは、単結晶ならば、シリコン基板、サファイア基板、多結晶ならば、酸化アルミニウム基板、窒化アルミニウム基板、窒化珪素基板等であり、第１基板１よりも高い機械的強度を有する。
　なお、第１基板１および第２基板２を構成する材質は、Ｘ線回折装置（ＸＲＤ）を用いて測定し、得られた２θ（２θは、回折角度である。）の値をＪＣＰＤＳカードで同定することで特定することができる。
　そして、本開示の複合基板１０は、図１に示すように、第１基板１から第２基板２にわたって板状体の厚み方向に孔３を有し、第２基板２の平均厚みＢに対する第１基板１の平均厚みＡの比Ａ／Ｂが１／５以下である。さらに、孔３に位置する板状体の内壁の第１基板１および第２基板２の界面は、第２基板２を構成する成分を含有する被覆層４により覆われている部分を有する。
　このような構成を満足していることで、複合基板１０の厚みが薄くとも、機械的強度に優れた第２基板２を構成する成分を含有する被覆層４により、孔３に位置する界面が覆われているため、本開示の複合基板１０は、孔３に位置する界面から亀裂が発生しいくい。
　ここで、複合基板の機械的強度を向上させる観点からは、第２基板２の平均厚みＢに対する第１基板１の平均厚みＡの比Ａ／Ｂが１／５０以上であってもよい。なお、第１基板１の平均厚みＡは、例えば、１μｍ以上４０μｍ以下であってもよい。また、第２基板２の平均厚みＢは、例えば、５０μｍ以上２００μｍ以下であってもよい。
　なお、第１基板１の平均厚みＡおよび第２基板の平均厚みＢは、以下の方法で測定し算出すればよい。まず、図１に示す断面となるように複合基板１０を切断し、クロスセクションポリッシャー（ＣＰ）にて研磨する。次に、この研磨した断面を、走査型電子顕微鏡（ＳＥＭ）を用いて撮影する。次に、撮影した写真の第１基板１および第２基板２のそれぞれにおいて、少なくとも５箇所以上の厚みを測定し、その平均値を算出すればよい。
　また、被覆層４は、被覆層４を構成する全成分１００質量％のうち、第２基板２を構成する成分の含有量が９０質量％以上である。ここで、被覆層４を構成する成分およびその含有量は、以下の方法で確認すればよい。まず、図１に示す断面となるように複合基板１０を切断し、ＣＰにて研磨する。次に、この研磨した断面における被覆層４を、ＳＥＭまたは透過型電子顕微鏡（ＴＥＭ）付設のエネルギー分散型Ｘ線分析装置（ＥＤＳ）用いて測定し、被覆層４を構成する成分およびその含有量を算出すればよい。
　また、本開示の複合基板１０における被覆層４は、第１基板１および第２基板２の界面を周回するように位置していてもよい。ここで、被覆層４が界面を周回するように位置するとは、界面が全て被覆層４に覆われており、孔３内において界面が露出している箇所がないことを意味する。このような構成を満足するならば、界面が全て被覆層４に覆われていることから、本開示の複合基板１０は、孔３に位置する界面から亀裂がより発生しいくい。また、複合基板１０を、孔３にビア導体を形成する前に、アルカリ溶液等の洗浄剤で洗浄する場合があれば、界面に洗浄剤が入り込まず、第１基板１と第２基板２との密着性を維持できることから、信頼性に優れる。
　また、本開示の複合基板１０は、孔３に位置する第１基板１の内壁において、被覆層４が、界面から第１基板１の開口までの厚みの９０％以上に位置してもよい。ここで、被覆層４が界面から第１基板１の開口までの厚みの９０％以上に位置するとは、界面から第１基板１の開口までの距離をＡとしたとき、被覆層４が、孔３に位置する第１基板１の内壁のうち、界面から開口側へ０．９Ａ以上の部分までを覆っていることを意味する。
　そして、このような構成を満足するならば、孔３にビア導体を形成する際に、ビア導体から生じる熱応力から、機械的強度の劣る第１基板１が被覆層４により保護されることで、第１基板１に亀裂が生じにくくなる。なお、第１基板１により亀裂を生じにくくさせる観点からは、被覆層４が、孔３に位置する第１基板１の内壁を全て覆っていてもよい。
　また、本開示の複合基板１０における被覆層４は、第１基板１の開口側から界面側にかけて厚みが漸増する部分を有してもよい。このような構成を満足するならば、被覆層４のうち界面を覆っている箇所が、ビア導体から生じる熱応力を効果的に緩和することができることから、本開示の複合基板１０は、孔３に位置する界面から亀裂がより発生しにくくなる。
　また、本開示の複合基板１０における被覆層４は、第２基板２の開口側から界面側にかけて厚みが漸増する部分を有してもよい。このような構成を満足するならば、被覆層４のうち界面を覆っている箇所が、ビア導体から生じる熱応力を効果的に緩和することができることから、本開示の複合基板１０は、孔３に位置する界面から亀裂がより発生しにくくなる。
　ここで、被覆層４の最大厚みは、例えば、０．５μｍ以上２．５μｍ以下であってもよい。被覆層４が上記最大厚みであるならば、孔３へのビア導体の形成が容易であるとともに、被覆層４により界面を効果的に保護することができる。
　また、本開示の複合基板１０における孔３は、図１に示すように、第１基板１の開口径が第２基板２の開口径よりも大きくてもよい。このような構成を満足するならば、孔３のビア導体を介して、第１基板１に効率よく電流を流すことができ、本開示の複合基板１０の電気的特性が向上する。
　また、孔３における第１基板１の開口径は、例えば、直径が４０μｍ以上９０μｍ以下の円形であってもよい。一方、孔３における第２基板２の開口径は、例えば、直径が３０μｍ以上７０μｍ以下の円形であってもよい。
　また、第１基板１の内壁の面粗さは、第２基板２の内壁の面粗さよりも大きくてもよい。言い換えれば、第２基板２の内壁の面粗さは、第１基板１の内壁の面粗さよりも小さくてもよい。
　第１基板１の内壁の面粗さが、第２基板２の内壁の面粗さよりも大きい場合、被覆層４が第１基板１の内壁に密着しやすい。そのため、被覆層４が安定して界面を被覆することができる。
　一方で、第２基板２の内壁の面粗さが、第１基板１の内壁の面粗さよりも小さい場合、ビア導体などに代表される金属部材を蒸着またはスパッタにより第１基板１の内壁および第２基板２の内壁に形成する工程において、金属部材が第２基板の内壁の全体に形成されやすい。特に、第２基板２における界面から離れた部分においても金属部材が形成されやすい。
　第１基板１の内壁の面粗さ及び第２基板２の内壁の面粗さは、ＪＩＳＢ０６０１：２０１３附属書ＪＡに準じた十点平均粗さのパラメータである。
　具体的には、最高の山頂から高い順に５番目までの山高さの平均と最深の谷底から深い順に５番目までの谷深さの平均との和を表している。
　第１基板１の内壁の面粗さ及び第２基板２の内壁の面粗さは、特定の値に限定されるものではない。例えば、第１基板１の内壁の面粗さは、３～７μｍ程度に設定できる。また、第２基板２の内壁の面粗さは、１～５μｍ程度に設定できる。
　第１基板１の内壁の面粗さの具体的な算出方法は以下の通りである。図１に示す断面となるように複合基板１０を切断し、ＣＰにて断面を研磨する。次に、ＳＥＭを用いて断面を撮影する。このとき、断面における凹凸に対し最高の山頂と最深の谷底との間を通るように基準長さを１０μｍとして仮想線を引く。次に、最高の山頂から高い順に５番目までを選択し、仮想線からの各山高さの距離を測定する。そして、山高さの５つの距離の平均値を求める。同様に、最深の谷底から深い順に５番目までを選択し、仮想線からの各谷深さの距離を測定する。谷深さの５つの距離の平均値を求める。山高さの平均値と谷深さの平均値の和を求める。
　第２基板２の内壁の面粗さの具体的な算出方法は以下の通りである。図１に示す断面となるように複合基板１０を切断し、ＣＰにて断面を研磨する。次に、ＳＥＭを用いて断面を撮影する。このとき、断面における凹凸に対し最高の山頂と最深の谷底との間を通るように基準長さを１０μｍとして仮想線を引く。次に、最高の山頂から高い順に５番目までを選択し、仮想線からの各山高さの距離を測定する。そして、山高さの５つの距離の平均値を求める。同様に、最深の谷底から深い順に５番目までを選択し、仮想線からの各谷深さの距離を測定する。谷深さの５つの距離の平均値を求める。山高さの平均値と谷深さの平均値の和を求める。
　次に、本開示の複合基板１０の製造方法の一例について説明する。
　まず、第１基板１として、ＬＴ基板またはＬＮ基板を準備する。また、第２基板２として、シリコン基板、サファイア基板、酸化アルミニウム基板、窒化アルミニウム基板または窒化珪素基板を準備する。ここで、第１基板１としては、第２基板２の平均厚みＢに対する第１基板１の平均厚みＡの比Ａ／Ｂが１／５以下となる厚みを有するものを準備する。
　次に、第１基板１と第２基板２とを貼り合わせることで、第１基板１と、第２基板２とが重なっている板状体を得る。この貼り合わせは、接着材料を用いない直接接合、または、接着材料を用いた接着で行なう。ここで、直接接合の場合は、第１基板１に第２基板２を直に重ねた後、真空中、大気中または所定の雰囲気中で、加熱や加圧することで、第１基板１と第２基板２とを貼り合わせる。
　次に、第１基板１から第２基板２にわたって板状体の厚み方向に貫通する孔３を、ＹＡＧレーザ等の第３高調波（３５５ｎｍ）を利用した超短パルスレーザを第１基板１側から照射することで形成する。
　このように、超短パルスレーザを用いれば、第１基板１および第２基板２に亀裂に発生させずに孔３を形成することが可能となる。そして、超短パルスレーザの出力および加工経路を調整し、パルスフルエンス（レーザの１パルスが単位面積あたりに照射するエネルギー）を増加させることで、第２基板２の加工領域から飛散した成分が、孔３に位置する板状体の内壁に付着して被覆層４となり、パルスフルエンスの値を制御することで、孔３に位置する板状体の内壁において、任意の場所に任意の厚さの被覆層４を形成することができる。
　このように、超短パルスレーザの出力および加工経路を調整して孔３を形成することで、本開示の複合基板１０を得ることができる。
　また、第１基板１の内壁の面粗さおよび第２基板２の内壁の面粗さの制御方法について記載する。レーザのパルスフルエンスの値を調整することで、第１基板１の内壁の面粗さおよび第２基板２の内壁の面粗さが制御される。レーザのパルスフルエンスの値を高く設定すると、粗さを大きくすることができる。
　以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されず、本開示の要旨を逸脱しない範囲において、各種の改良および変更を行なってもよい。
１：第１基板
２：第２基板
３：孔
４：被覆層
１０：複合基板

Claims (7)

  1. 　第１基板と、第２基板とを有する板状体であり、
    　前記第１基板と前記第２基板とは重なっており、
    　前記第１基板から前記第２基板にわたって前記板状体の厚み方向に孔を有し、
    　前記第２基板の平均厚みＢに対する前記第１基板の平均厚みＡの比Ａ／Ｂが１／５以下であり、
    　前記孔に位置する前記板状体の内壁の前記第１基板および前記第２基板の界面は、前記第２基板を構成する成分を含有する被覆層により覆われている部分を有する、複合基板。
  2. 　前記被覆層は、前記界面を周回するように位置している、請求項１に記載の複合基板。
  3. 　前記孔に位置する前記第１基板の内壁において、前記被覆層は、前記界面から前記第１基板の開口までの厚みの９０％以上に位置する請求項１または請求項２に記載の複合基板。
  4. 　前記被覆層は、前記第１基板の開口側から前記界面側にかけて厚みが漸増する部分を有する、請求項１乃至請求項３のいずれかに記載の複合基板。
  5. 　前記被覆層は、前記第２基板の開口側から前記界面側にかけて厚みが漸増する部分を有する、請求項１乃至請求項４のいずれかに記載の複合基板。
  6. 　前記孔は、前記第１基板の開口径が前記第２基板の開口径よりも大きい、請求項１乃至請求項５のいずれかに記載の複合基板。
  7. 　前記第１基板の内壁の面粗さは、前記第２基板の内壁の面粗さよりも大きい、請求項１乃至６のいずれかに記載の複合基板。
PCT/JP2019/029644 2018-07-30 2019-07-29 複合基板 WO2020027048A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP19845526.3A EP3832887A4 (en) 2018-07-30 2019-07-29 COMPOSITE SUBSTRATE
CN201980042835.4A CN112335179A (zh) 2018-07-30 2019-07-29 复合基板
JP2020533536A JP7066852B2 (ja) 2018-07-30 2019-07-29 複合基板
US17/258,053 US11962284B2 (en) 2018-07-30 2019-07-29 Composite substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018142596 2018-07-30
JP2018-142596 2018-07-30

Publications (1)

Publication Number Publication Date
WO2020027048A1 true WO2020027048A1 (ja) 2020-02-06

Family

ID=69231838

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/029644 WO2020027048A1 (ja) 2018-07-30 2019-07-29 複合基板

Country Status (5)

Country Link
US (1) US11962284B2 (ja)
EP (1) EP3832887A4 (ja)
JP (1) JP7066852B2 (ja)
CN (1) CN112335179A (ja)
WO (1) WO2020027048A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945762A (ja) * 1995-07-26 1997-02-14 Matsushita Electric Works Ltd 半導体素子基体およびその製造方法
JP2000277457A (ja) * 1999-03-23 2000-10-06 Mitsubishi Electric Corp 半導体装置の製造方法
WO2010119796A1 (ja) * 2009-04-14 2010-10-21 株式会社村田製作所 弾性境界波装置
JP2013156102A (ja) * 2012-01-30 2013-08-15 Shun Hosaka 半導体センサー・デバイスおよびその製造方法
JP2013165100A (ja) * 2012-02-09 2013-08-22 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路装置、電子機器
WO2016084936A1 (ja) 2014-11-28 2016-06-02 京セラ株式会社 Ｓａｗデバイスおよびｓａｗデバイスの製造方法
JP2017112155A (ja) * 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線基板の作製方法、及び電子デバイスの作製方法
JP2017169139A (ja) * 2016-03-17 2017-09-21 太陽誘電株式会社 弾性波デバイス

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353763A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 圧電素子デバイスの製造方法
JP2004296905A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 半導体装置
TW200704298A (en) * 2005-04-28 2007-01-16 Matsushita Electric Ind Co Ltd Multilayer wiring board and method for producing the same
JP2008193400A (ja) * 2007-02-05 2008-08-21 Epson Toyocom Corp 圧電振動子及びその製造方法
US20100330805A1 (en) 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate
JP4567775B2 (ja) * 2008-08-26 2010-10-20 富士通メディアデバイス株式会社 弾性表面波デバイスおよびその製造方法
WO2011074329A1 (ja) * 2009-12-18 2011-06-23 株式会社村田製作所 圧電デバイスの製造方法
JP5874738B2 (ja) * 2011-12-01 2016-03-02 株式会社村田製作所 弾性表面波装置
TW201516789A (zh) * 2013-10-24 2015-05-01 Wintek Corp 複合基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945762A (ja) * 1995-07-26 1997-02-14 Matsushita Electric Works Ltd 半導体素子基体およびその製造方法
JP2000277457A (ja) * 1999-03-23 2000-10-06 Mitsubishi Electric Corp 半導体装置の製造方法
WO2010119796A1 (ja) * 2009-04-14 2010-10-21 株式会社村田製作所 弾性境界波装置
JP2013156102A (ja) * 2012-01-30 2013-08-15 Shun Hosaka 半導体センサー・デバイスおよびその製造方法
JP2013165100A (ja) * 2012-02-09 2013-08-22 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路装置、電子機器
WO2016084936A1 (ja) 2014-11-28 2016-06-02 京セラ株式会社 Ｓａｗデバイスおよびｓａｗデバイスの製造方法
JP2017112155A (ja) * 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線基板の作製方法、及び電子デバイスの作製方法
JP2017169139A (ja) * 2016-03-17 2017-09-21 太陽誘電株式会社 弾性波デバイス

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3832887A4

Also Published As

Publication number Publication date
JPWO2020027048A1 (ja) 2021-08-02
EP3832887A1 (en) 2021-06-09
US11962284B2 (en) 2024-04-16
JP7066852B2 (ja) 2022-05-13
CN112335179A (zh) 2021-02-05
US20210167749A1 (en) 2021-06-03
EP3832887A4 (en) 2022-05-11

Similar Documents

Publication Publication Date Title
US10964882B2 (en) Bonding method
US10432169B2 (en) Bonded body and elastic wave element
JP2011130385A (ja) 圧電デバイスの製造方法
WO2017212742A1 (ja) 弾性波装置
JP2007281062A (ja) 電子部品接合体、それを用いた電子回路モジュールおよびその製造方法
TWI688053B (zh) 雙面電路非氧化物系陶瓷基板及其製造方法
WO2020000378A1 (zh) 半导体结构及其形成方法
JP4247281B2 (ja) 圧電基板及びその製造方法
KR20200096987A (ko) 압전성 재료 기판과 지지 기판의 접합체
US20210234530A1 (en) Bonded body and acoustic wave element
EP1667322A3 (en) Surface acoustic wave element and manufacturing method thereof
WO2020027048A1 (ja) 複合基板
JP6994102B2 (ja) 複合基板、および圧電素子
JP5262136B2 (ja) 電子部品の製造方法
TWI829762B (zh) 接合體及彈性波元件
WO2020000377A1 (zh) 半导体结构及其形成方法
WO2020000379A1 (zh) 半导体结构及其形成方法
JP6884062B2 (ja) 配線基板
US11637232B2 (en) Acoustic wave device including Li2CO3 layer on piezoelectric substrate made of LiNbO3 or LiTaO3
JP6898265B2 (ja) 複合基板の製造方法
JP4773494B2 (ja) 圧電素子の製造方法
US11984870B2 (en) Bonded body and acoustic wave element
JP7390389B2 (ja) Ｓａｗモジュールを備えた香味吸引器具およびｓａｗモジュールを備えた香味吸引器具の製造方法
WO2022270370A1 (ja) 配線基板の製造方法
WO2021053886A1 (ja) 圧電素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19845526

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020533536

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019845526

Country of ref document: EP

Effective date: 20210301