JP7066852B2 - 複合基板 - Google Patents

複合基板 Download PDF

Info

Publication number
JP7066852B2
JP7066852B2 JP2020533536A JP2020533536A JP7066852B2 JP 7066852 B2 JP7066852 B2 JP 7066852B2 JP 2020533536 A JP2020533536 A JP 2020533536A JP 2020533536 A JP2020533536 A JP 2020533536A JP 7066852 B2 JP7066852 B2 JP 7066852B2
Authority
JP
Japan
Prior art keywords
substrate
wall
coating layer
interface
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020533536A
Other languages
English (en)
Other versions
JPWO2020027048A1 (ja
Inventor
康司 ▲濱▼園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2020027048A1 publication Critical patent/JPWO2020027048A1/ja
Application granted granted Critical
Publication of JP7066852B2 publication Critical patent/JP7066852B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02559Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02834Means for compensation or elimination of undesirable effects of temperature influence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02897Means for compensation or elimination of undesirable effects of strain or mechanical damage, e.g. strain due to bending influence

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本開示は、複合基板に関する。
近年、携帯電話等の通信機器に使用されるSAW(弾性表面波)素子等の圧電素子には、薄型化が要求されている。
これに伴い、例えば、特許文献1では、サファイア基板の表面にLT(LiTaO3)基板が位置し、このサファイア基板およびLT基板を連通する孔に位置するビア導体を備えたSAWデバイスが提案されている。
このように、特許文献1では、LT基板単体とするのではなく、LT基板よりも機械的強度の高いサファイア基板を用いることで、全体としての機械的強度を維持しつつ、LT基板を薄くすることができ、SAWデバイスの薄型化を実現している。
国際公開第2016/084936号
本開示の複合基板は、第1基板と、第2基板とが重なっている板状体である。また、第1基板から前記第2基板にわたって前記板状体の厚み方向に孔を有する。また、第2基板の平均厚みBに対する前記第1基板の平均厚みAの比A/Bが1/5以下である。また、孔に位置する前記板状体の内壁の前記第1基板および前記第2基板の界面は、前記第2基板を構成する成分を含有する被覆層により覆われている部分を有する。
本開示の複合基板の一例を示す断面図である。
本開示の複合基板について、図を参照しながら説明する。
本開示の複合基板10は、図1に示すように、第1基板1と、第2基板2とを有している。複合基板10は、板状体である。
本開示の複合基板10は、図1に示すように、第1基板1と、第2基板2とが重なっている。
ここで、第1基板1とは、圧電性能を有する基板であり、例えば、タンタル酸リチウム(LiTaO3、以下LTと記載する)基板、ニオブ酸リチウム(LiNbO3、以下LNと記載する)基板等である。一方、第2基板2とは、単結晶ならば、シリコン基板、サファイア基板、多結晶ならば、酸化アルミニウム基板、窒化アルミニウム基板、窒化珪素基板等であり、第1基板1よりも高い機械的強度を有する。
なお、第1基板1および第2基板2を構成する材質は、X線回折装置(XRD)を用いて測定し、得られた2θ(2θは、回折角度である。)の値をJCPDSカードで同定することで特定することができる。
そして、本開示の複合基板10は、図1に示すように、第1基板1から第2基板2にわたって板状体の厚み方向に孔3を有し、第2基板2の平均厚みBに対する第1基板1の平均厚みAの比A/Bが1/5以下である。さらに、孔3に位置する板状体の内壁の第1基板1および第2基板2の界面は、第2基板2を構成する成分を含有する被覆層4により覆われている部分を有する。
このような構成を満足していることで、複合基板10の厚みが薄くとも、機械的強度に優れた第2基板2を構成する成分を含有する被覆層4により、孔3に位置する界面が覆われているため、本開示の複合基板10は、孔3に位置する界面から亀裂が発生しいくい。
ここで、複合基板の機械的強度を向上させる観点からは、第2基板2の平均厚みBに対する第1基板1の平均厚みAの比A/Bが1/50以上であってもよい。なお、第1基板1の平均厚みAは、例えば、1μm以上40μm以下であってもよい。また、第2基板2の平均厚みBは、例えば、50μm以上200μm以下であってもよい。
なお、第1基板1の平均厚みAおよび第2基板の平均厚みBは、以下の方法で測定し算出すればよい。まず、図1に示す断面となるように複合基板10を切断し、クロスセクションポリッシャー(CP)にて研磨する。次に、この研磨した断面を、走査型電子顕微鏡(SEM)を用いて撮影する。次に、撮影した写真の第1基板1および第2基板2のそれぞれにおいて、少なくとも5箇所以上の厚みを測定し、その平均値を算出すればよい。
また、被覆層4は、被覆層4を構成する全成分100質量%のうち、第2基板2を構成する成分の含有量が90質量%以上である。ここで、被覆層4を構成する成分およびその含有量は、以下の方法で確認すればよい。まず、図1に示す断面となるように複合基板10を切断し、CPにて研磨する。次に、この研磨した断面における被覆層4を、SEMまたは透過型電子顕微鏡(TEM)付設のエネルギー分散型X線分析装置(EDS)用いて測定し、被覆層4を構成する成分およびその含有量を算出すればよい。
また、本開示の複合基板10における被覆層4は、第1基板1および第2基板2の界面を周回するように位置していてもよい。ここで、被覆層4が界面を周回するように位置するとは、界面が全て被覆層4に覆われており、孔3内において界面が露出している箇所がないことを意味する。このような構成を満足するならば、界面が全て被覆層4に覆われていることから、本開示の複合基板10は、孔3に位置する界面から亀裂がより発生しいくい。また、複合基板10を、孔3にビア導体を形成する前に、アルカリ溶液等の洗浄剤で洗浄する場合があれば、界面に洗浄剤が入り込まず、第1基板1と第2基板2との密着性を維持できることから、信頼性に優れる。
また、本開示の複合基板10は、孔3に位置する第1基板1の内壁において、被覆層4が、界面から第1基板1の開口までの厚みの90%以上に位置してもよい。ここで、被覆層4が界面から第1基板1の開口までの厚みの90%以上に位置するとは、界面から第1基板1の開口までの距離をAとしたとき、被覆層4が、孔3に位置する第1基板1の内壁のうち、界面から開口側へ0.9A以上の部分までを覆っていることを意味する。
そして、このような構成を満足するならば、孔3にビア導体を形成する際に、ビア導体から生じる熱応力から、機械的強度の劣る第1基板1が被覆層4により保護されることで、第1基板1に亀裂が生じにくくなる。なお、第1基板1により亀裂を生じにくくさせる観点からは、被覆層4が、孔3に位置する第1基板1の内壁を全て覆っていてもよい。
また、本開示の複合基板10における被覆層4は、第1基板1の開口側から界面側にかけて厚みが漸増する部分を有してもよい。このような構成を満足するならば、被覆層4のうち界面を覆っている箇所が、ビア導体から生じる熱応力を効果的に緩和することができることから、本開示の複合基板10は、孔3に位置する界面から亀裂がより発生しにくくなる。
また、本開示の複合基板10における被覆層4は、第2基板2の開口側から界面側にかけて厚みが漸増する部分を有してもよい。このような構成を満足するならば、被覆層4のうち界面を覆っている箇所が、ビア導体から生じる熱応力を効果的に緩和することができることから、本開示の複合基板10は、孔3に位置する界面から亀裂がより発生しにくくなる。
ここで、被覆層4の最大厚みは、例えば、0.5μm以上2.5μm以下であってもよい。被覆層4が上記最大厚みであるならば、孔3へのビア導体の形成が容易であるとともに、被覆層4により界面を効果的に保護することができる。
また、本開示の複合基板10における孔3は、図1に示すように、第1基板1の開口径が第2基板2の開口径よりも大きくてもよい。このような構成を満足するならば、孔3のビア導体を介して、第1基板1に効率よく電流を流すことができ、本開示の複合基板10の電気的特性が向上する。
また、孔3における第1基板1の開口径は、例えば、直径が40μm以上90μm以下の円形であってもよい。一方、孔3における第2基板2の開口径は、例えば、直径が30μm以上70μm以下の円形であってもよい。
また、第1基板1の内壁の面粗さは、第2基板2の内壁の面粗さよりも大きくてもよい。言い換えれば、第2基板2の内壁の面粗さは、第1基板1の内壁の面粗さよりも小さくてもよい。
第1基板1の内壁の面粗さが、第2基板2の内壁の面粗さよりも大きい場合、被覆層4が第1基板1の内壁に密着しやすい。そのため、被覆層4が安定して界面を被覆することができる。
一方で、第2基板2の内壁の面粗さが、第1基板1の内壁の面粗さよりも小さい場合、ビア導体などに代表される金属部材を蒸着またはスパッタにより第1基板1の内壁および第2基板2の内壁に形成する工程において、金属部材が第2基板の内壁の全体に形成されやすい。特に、第2基板2における界面から離れた部分においても金属部材が形成されやすい。
第1基板1の内壁の面粗さ及び第2基板2の内壁の面粗さは、JISB0601:2013附属書JAに準じた十点平均粗さのパラメータである。
具体的には、最高の山頂から高い順に5番目までの山高さの平均と最深の谷底から深い順に5番目までの谷深さの平均との和を表している。
第1基板1の内壁の面粗さ及び第2基板2の内壁の面粗さは、特定の値に限定されるものではない。例えば、第1基板1の内壁の面粗さは、3~7μm程度に設定できる。また、第2基板2の内壁の面粗さは、1~5μm程度に設定できる。
第1基板1の内壁の面粗さの具体的な算出方法は以下の通りである。図1に示す断面となるように複合基板10を切断し、CPにて断面を研磨する。次に、SEMを用いて断面を撮影する。このとき、断面における凹凸に対し最高の山頂と最深の谷底との間を通るように基準長さを10μmとして仮想線を引く。次に、最高の山頂から高い順に5番目までを選択し、仮想線からの各山高さの距離を測定する。そして、山高さの5つの距離の平均値を求める。同様に、最深の谷底から深い順に5番目までを選択し、仮想線からの各谷深さの距離を測定する。谷深さの5つの距離の平均値を求める。山高さの平均値と谷深さの平均値の和を求める。
第2基板2の内壁の面粗さの具体的な算出方法は以下の通りである。図1に示す断面となるように複合基板10を切断し、CPにて断面を研磨する。次に、SEMを用いて断面を撮影する。このとき、断面における凹凸に対し最高の山頂と最深の谷底との間を通るように基準長さを10μmとして仮想線を引く。次に、最高の山頂から高い順に5番目までを選択し、仮想線からの各山高さの距離を測定する。そして、山高さの5つの距離の平均値を求める。同様に、最深の谷底から深い順に5番目までを選択し、仮想線からの各谷深さの距離を測定する。谷深さの5つの距離の平均値を求める。山高さの平均値と谷深さの平均値の和を求める。
次に、本開示の複合基板10の製造方法の一例について説明する。
まず、第1基板1として、LT基板またはLN基板を準備する。また、第2基板2として、シリコン基板、サファイア基板、酸化アルミニウム基板、窒化アルミニウム基板または窒化珪素基板を準備する。ここで、第1基板1としては、第2基板2の平均厚みBに対する第1基板1の平均厚みAの比A/Bが1/5以下となる厚みを有するものを準備する。
次に、第1基板1と第2基板2とを貼り合わせることで、第1基板1と、第2基板2とが重なっている板状体を得る。この貼り合わせは、接着材料を用いない直接接合、または、接着材料を用いた接着で行なう。ここで、直接接合の場合は、第1基板1に第2基板2を直に重ねた後、真空中、大気中または所定の雰囲気中で、加熱や加圧することで、第1基板1と第2基板2とを貼り合わせる。
次に、第1基板1から第2基板2にわたって板状体の厚み方向に貫通する孔3を、YAGレーザ等の第3高調波(355nm)を利用した超短パルスレーザを第1基板1側から照射することで形成する。
このように、超短パルスレーザを用いれば、第1基板1および第2基板2に亀裂に発生させずに孔3を形成することが可能となる。そして、超短パルスレーザの出力および加工経路を調整し、パルスフルエンス(レーザの1パルスが単位面積あたりに照射するエネルギー)を増加させることで、第2基板2の加工領域から飛散した成分が、孔3に位置する板状体の内壁に付着して被覆層4となり、パルスフルエンスの値を制御することで、孔3に位置する板状体の内壁において、任意の場所に任意の厚さの被覆層4を形成することができる。
このように、超短パルスレーザの出力および加工経路を調整して孔3を形成することで、本開示の複合基板10を得ることができる。
また、第1基板1の内壁の面粗さおよび第2基板2の内壁の面粗さの制御方法について記載する。レーザのパルスフルエンスの値を調整することで、第1基板1の内壁の面粗さおよび第2基板2の内壁の面粗さが制御される。レーザのパルスフルエンスの値を高く設定すると、粗さを大きくすることができる。
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されず、本開示の要旨を逸脱しない範囲において、各種の改良および変更を行なってもよい。
1:第1基板
2:第2基板
3:孔
4:被覆層
10:複合基板

Claims (5)

  1. タンタル酸リチウム基板、ニオブ酸リチウム基板のいずれかからなる第1基板と、単結晶ならば、シリコン基板、サファイア基板、多結晶ならば、酸化アルミニウム基板、窒化アルミニウム基板、窒化珪素基板のいずれかからなる第2基板とを有する板状体であり、
    前記第1基板と前記第2基板とは重なっており、
    前記第1基板から前記第2基板にわたって前記板状体の厚み方向に貫通孔を有し、
    前記第2基板の平均厚みBに対する前記第1基板の平均厚みAの比A/Bが1/5以下であり、
    前記貫通孔に位置する前記板状体の内壁の前記第1基板および前記第2基板の界面は、前記第2基板を構成する成分を含有する被覆層により覆われている部分を有し、
    前記被覆層は、前記第1基板の開口側から前記界面側にかけて厚みが漸増する部分と、前記第2基板の開口側から前記界面側にかけて厚みが漸増する部分とを有する、複合基板。
  2. 前記被覆層は、前記界面を周回するように位置している、請求項1に記載の複合基板。
  3. 前記貫通孔に位置する前記第1基板の内壁において、前記被覆層は、前記界面から前記第1基板の開口までの厚みの90%以上に位置する請求項1または請求項2に記載の複合基板。
  4. 前記貫通孔は、前記第1基板の開口径が前記第2基板の開口径よりも大きい、請求項1乃至請求項のいずれかに記載の複合基板。
  5. 前記第1基板の内壁の面粗さは、前記第2基板の内壁の面粗さよりも大きい、請求項1乃至のいずれかに記載の複合基板。
JP2020533536A 2018-07-30 2019-07-29 複合基板 Active JP7066852B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018142596 2018-07-30
JP2018142596 2018-07-30
PCT/JP2019/029644 WO2020027048A1 (ja) 2018-07-30 2019-07-29 複合基板

Publications (2)

Publication Number Publication Date
JPWO2020027048A1 JPWO2020027048A1 (ja) 2021-08-02
JP7066852B2 true JP7066852B2 (ja) 2022-05-13

Family

ID=69231838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020533536A Active JP7066852B2 (ja) 2018-07-30 2019-07-29 複合基板

Country Status (5)

Country Link
US (1) US11962284B2 (ja)
EP (1) EP3832887A4 (ja)
JP (1) JP7066852B2 (ja)
CN (1) CN112335179A (ja)
WO (1) WO2020027048A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277457A (ja) 1999-03-23 2000-10-06 Mitsubishi Electric Corp 半導体装置の製造方法
JP2009135478A (ja) 2007-11-02 2009-06-18 Applied Materials Inc 基板上に高アスペクト比の特徴部を形成する方法
WO2010119796A1 (ja) 2009-04-14 2010-10-21 株式会社村田製作所 弾性境界波装置
JP2013156102A (ja) 2012-01-30 2013-08-15 Shun Hosaka 半導体センサー・デバイスおよびその製造方法
JP2013165100A (ja) 2012-02-09 2013-08-22 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路装置、電子機器
JP2017112155A (ja) 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線基板の作製方法、及び電子デバイスの作製方法
JP2017169139A (ja) 2016-03-17 2017-09-21 太陽誘電株式会社 弾性波デバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945762A (ja) * 1995-07-26 1997-02-14 Matsushita Electric Works Ltd 半導体素子基体およびその製造方法
JP2002353763A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 圧電素子デバイスの製造方法
JP2004296905A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 半導体装置
WO2006118141A1 (ja) * 2005-04-28 2006-11-09 Matsushita Electric Industrial Co., Ltd. 多層配線基板およびその製造方法
JP2008193400A (ja) * 2007-02-05 2008-08-21 Epson Toyocom Corp 圧電振動子及びその製造方法
JP4567775B2 (ja) * 2008-08-26 2010-10-20 富士通メディアデバイス株式会社 弾性表面波デバイスおよびその製造方法
WO2011074329A1 (ja) * 2009-12-18 2011-06-23 株式会社村田製作所 圧電デバイスの製造方法
JP5874738B2 (ja) * 2011-12-01 2016-03-02 株式会社村田製作所 弾性表面波装置
TW201516789A (zh) 2013-10-24 2015-05-01 Wintek Corp 複合基板
EP3226286B1 (en) 2014-11-28 2019-08-28 Kyocera Corporation Saw device and method for manufacturing saw device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277457A (ja) 1999-03-23 2000-10-06 Mitsubishi Electric Corp 半導体装置の製造方法
JP2009135478A (ja) 2007-11-02 2009-06-18 Applied Materials Inc 基板上に高アスペクト比の特徴部を形成する方法
WO2010119796A1 (ja) 2009-04-14 2010-10-21 株式会社村田製作所 弾性境界波装置
JP2013156102A (ja) 2012-01-30 2013-08-15 Shun Hosaka 半導体センサー・デバイスおよびその製造方法
JP2013165100A (ja) 2012-02-09 2013-08-22 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路装置、電子機器
JP2017112155A (ja) 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線基板の作製方法、及び電子デバイスの作製方法
JP2017169139A (ja) 2016-03-17 2017-09-21 太陽誘電株式会社 弾性波デバイス

Also Published As

Publication number Publication date
JPWO2020027048A1 (ja) 2021-08-02
WO2020027048A1 (ja) 2020-02-06
US20210167749A1 (en) 2021-06-03
EP3832887A4 (en) 2022-05-11
CN112335179A (zh) 2021-02-05
US11962284B2 (en) 2024-04-16
EP3832887A1 (en) 2021-06-09

Similar Documents

Publication Publication Date Title
US10964882B2 (en) Bonding method
JP5056837B2 (ja) 圧電デバイスの製造方法
CN109075758A (zh) 接合体和弹性波元件
JP2018113679A5 (ja)
CN107615653A (zh) 弹性波装置
WO2017026430A1 (ja) 高周波モジュールおよびその製造方法
US20110062827A1 (en) Piezoelectric devices and methods for manufacturing same
JP2008060382A (ja) 電子部品及びその製造方法
WO2017212742A1 (ja) 弾性波装置
JP6810599B2 (ja) 電子部品およびその製造方法
JP2018537888A5 (ja)
EP1667322A3 (en) Surface acoustic wave element and manufacturing method thereof
JP6362327B2 (ja) 弾性波デバイスおよびその製造方法
WO2019151003A1 (ja) ガラスコアデバイス、およびその製造方法
JP5704231B2 (ja) 電子部品及び電子部品の製造方法
JP7066852B2 (ja) 複合基板
JP5772074B2 (ja) 電子部品の製造方法
JP5262136B2 (ja) 電子部品の製造方法
JP6884062B2 (ja) 配線基板
US20230225215A1 (en) Acoustic wave device
JP2008072456A (ja) チップ型圧電振動子、チップ型sawデバイス、及び製造方法
JP6898265B2 (ja) 複合基板の製造方法
WO2021095294A1 (ja) 圧電振動子及びその製造方法
JP4178083B2 (ja) 半導体装置及びその超音波ボンディング方法
JP7273377B2 (ja) 圧電振動子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220427

R150 Certificate of patent or registration of utility model

Ref document number: 7066852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150