JP5772074B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP5772074B2
JP5772074B2 JP2011049162A JP2011049162A JP5772074B2 JP 5772074 B2 JP5772074 B2 JP 5772074B2 JP 2011049162 A JP2011049162 A JP 2011049162A JP 2011049162 A JP2011049162 A JP 2011049162A JP 5772074 B2 JP5772074 B2 JP 5772074B2
Authority
JP
Japan
Prior art keywords
electrode
piezoelectric element
substrate
thinned portion
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011049162A
Other languages
English (en)
Other versions
JP2012183760A (ja
Inventor
光尚 本間
光尚 本間
勝 七尾
勝 七尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2011049162A priority Critical patent/JP5772074B2/ja
Publication of JP2012183760A publication Critical patent/JP2012183760A/ja
Application granted granted Critical
Publication of JP5772074B2 publication Critical patent/JP5772074B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電子部品の製造方法に関する。
従来より、両面に電極が設けられている圧電素子が知られている。このような圧電素子の製造方法としては、両面に電極が形成された圧電素子基板をダイシングによって切断して個品化し、圧電素子を得ている。このような基板の分割(切断)方法については、例えば特許文献1に記載されている。
特開2002−190457号公報
ところで、ダイシングによって基板を切断する際、ダイシングブレードが電極に当たったときに電極がダイシングブレードに引きずられてめくれ上がり、電極の切断部分にバリが発生するといった問題があった。バリの発生は、実装時における電子部品の接着不具合の発生の原因となったり、電極が剥がれた部分から粒子が脱落して電子部品を実装した製品において不具合が発生する等といった問題を引き起こすため、圧電素子などの電子部品において電極におけるバリの発生を抑制することのできる製造方法が求められていた。
本発明は、上記課題を解決するためになされたものであり、電極におけるバリの発生を抑制することができる電子部品の製造方法を提供することを目的とする。
上記課題を解決するために、本発明に係る電子部品の製造方法は、表面に電極が設けられた基板を準備する基板準備工程と、切断予定線に沿って電極の厚みを所定の幅で薄くすることにより、電極に薄化部を形成する電極薄化工程と、薄化部に沿って基板をダイシングによって切断する切断工程と、を有することを特徴とする。
この電子部品の製造方法では、所定の切断予定線に沿って電極の厚みを所定の幅で薄くすることにより電極に薄化部を形成し、この薄化部に沿って基板をダイシングによって切断している。このように、切断予定線に対応する電極部分に薄化部を形成することにより、ダイシングブレードによって基板を切断する際、ダイシングブレードが電極に当たったときに電極がめくれ上がることを防止できる。その結果、電極におけるバリの発生を抑制することができる。
基板準備工程では、表面及び当該表面に対向する裏面のそれぞれに電極が設けられた基板を準備し、電極薄化工程では、切断予定線に沿って各電極の厚みを所定の幅で薄くすることにより、各電極に薄化部を形成している。このように、表面及び裏面の両面に電極が設けられている基板において、両面の電極の厚みを予め薄くして薄化部を形成してから切断することにより、いずれの電極においてもバリが発生することを抑制できる。
電極薄化工程では、電極の表面をレーザーによって削り取ることにより薄化部を形成することが好ましい。このように、レーザーを用いたレーザアブレーションによって電極の表面の一部を削り取ることにより、薄化部を良好に形成することができる。
所定の幅は、基板を切断するダイシングブレードの厚みと略同等であることが好ましい。この場合、バリの発生を抑制しつつ、個品化された電子部品の電極の側面部分において凹凸が形成されることを防止できる。
本発明によれば、電極におけるバリの発生を抑制することができる。
本発明の一実施形態に係る電子部品の製造方法によって製造された圧電素子を示す図である。 圧電素子の製造方法を示すフローチャートである。 圧電素子の製造工程を示す図である。 レーザー照射工程を示す図である。 基板切断工程を示す図である。
本発明の好適な実施形態について、図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。
図1は、本発明の一実施形態に係る電子部品の製造方法によって製造された圧電素子を示す斜視図である。図1に示す圧電素子1は、磁気ディスクを備えたディスク装置などに適用される。すなわち、デュアル・ステージ・アクチュエータ方式のディスク装置において、ボイスコイルモータ以外の第2のアクチュエータとして、圧電素子1が用いられる。
図1に示すように、圧電素子1は、対向する第1面(表面)2aと第2面(裏面)2bを有する圧電素子基板2を備えている。圧電素子基板2は、圧電セラミックス3の両面に第1電極4a及び第2電極4b(電極)を設けることによって構成されている。圧電セラミックス3の材料として、PZT[Pb(Zr、Ti)O],PT(PbTiO),PLZT[(Pb、La)(Zr、Ti)O],チタン酸バリウム(BaTiO)などが挙げられる。
圧電素子基板2の第1面2aは、第1電極4aに覆われており、第2面2bは、第2電極4bに覆われている。第1及び第2電極4a,4bは、例えばAu,Cu/Ni,Crの3層の金属膜によって形成されており、それぞれの厚みは、例えばAuが0.1μm、Cu/Niが0.3μm、Crが0.1μm程度となっている。
圧電素子基板2の四方の側面2cは第1及び第2電極4bに覆われず、圧電セラミックス3が露出する。この側面2cは、樹脂5によって覆われている。樹脂5の材料として、エポキシ樹脂が用いられる。また、エポキシ樹脂の他に、ウレタン樹脂などの熱硬化性樹脂を使用することができる。また、エポキシアクリレート樹脂、ウレタンアクリレート樹脂などの紫外線硬化樹脂を使用することもできる。また、ポリ酢酸ビニルなどのホットメルト樹脂を用いてもよい。
次に、図2及び図3を参照して、本発明の第1実施形態に係る圧電素子1の製造方法について説明する。図2は、圧電素子の製造方法を示すフローチャートである。図3は、圧電素子の製造工程を示す図である。
図2に示すように、切断前の圧電素子基板2を準備する圧電素子基板準備工程(ステップS1)から工程が開始される。圧電素子基板準備工程S1における圧電素子基板2は、個品化された状態の圧電素子基板2が複数繋がった状態であり、板状に形成されている。図3(a)に示すように、圧電素子基板2の第1面2a及び第2面2bには、スパッタなどによって第1電極4a及び第2電極4bが約5μm程度の厚みで形成されている。
次に、第1電極4a及び第2電極4bにレーザーを照射するレーザー照射工程(電極薄化工程:ステップS2)が行われる。レーザー照射工程S2は、圧電素子基板2の切断予定線に沿ってレーザーを照射して、第1電極4a及び第2電極4bの厚みを薄くすることにより、第1電極4a及び第2電極4bに薄化部Aを形成する工程である。図4に示すように、レーザー照射工程S2では、切断予定線Cに沿って圧電素子基板2の第1電極4a(第2電極4b)の表面にレーザーLを照射し、第1電極4a(第2電極4b)の表面の一部を除去して薄化部Aを形成する(図3(b),(c))。つまり、レーザー照射工程S2では、レーザアブレーションによって第1電極4a及び第2電極4bの表面を削り取って厚みを薄くし、薄化部Aを形成している。
レーザーLの照射によって、第1電極4a及び第2電極4bには、切断予定線Cに沿って凹状の薄化部Aが所定の幅で形成される。薄化部Aの深さは、第1及び第2電極4a,4bが貫通しない程度であり、電極の厚みに応じて適宜設定される。薄化部Aの幅は、後述するダイシングブレードBの厚みと略同等に設定される。レーザー照射工程S2に用いられるレーザーLは、例えばYAG第3高調波レーザーであり、発振波長が355nmよりも短いYAGレーザーであることが好ましい。なお、図3(b),(c)及び図4においては薄化部Aの断面が矩形状を呈しているが、薄化部Aの断面は矩形状である必要はない。
続いて、薄化部A(切断予定線C)に沿って圧電素子基板2を切断する圧電素子基板切断工程(ステップS3)が行われる。圧電素子基板切断工程S3では、圧電素子基板2をダイシングプレート100に載置し、ダイシングによって圧電素子基板2を切断する。
図5に示すように、圧電素子基板切断工程S3では、圧電素子基板2の第1面2a側から、ダイシング装置のダイシングブレードBによって圧電素子基板2を切断する。このとき、ダイシングブレードBは、切断予定線Cに沿って形成された薄化部Aに沿って圧電素子基板2を切断する。これにより、図3(d)に示すように、薄化部Aに沿い且つ、第1及び第2電極4a,4bの厚み方向に切り込みが入れられて切溝CH1が形成される。なお、ダイシングブレードBの厚み(すなわち切溝CH1の幅)は、薄化部Aの幅以下であり、薄化部Aの幅と略同等であることが好ましい。これにより、バリの発生を確実に抑制しつつ、第1及び第2電極4a,4bの側面部分において、凹凸が形成されることを防止できる。
次に、切溝CH1に樹脂5を充填する樹脂充填工程(ステップS4)が行われる。充填方法としては、印刷やディスペンサーによる方法が採用される。切溝CH1全域に樹脂5を充填することで圧電素子基板2の側面2cを覆った後、樹脂5を硬化させる。
次に、第1面2a側から樹脂5を切断する樹脂切断工程(ステップS5)が行われる。樹脂切断工程S5では、圧電素子基板2の第1面2a側から、ダイシングブレードによってダイシングが行われ、切溝(図示しない)が形成される。このダイシングにより、樹脂5は切断されると共に、圧電素子基板2は側面2cが樹脂5に被覆された状態にて個品化される。なお、樹脂切断工程S5において用いられるブレードの厚みは、圧電素子基板切断工程S3において用いられるダイシングブレードBよりも小さく、例えば、20〜100μmに設定される。これによって、圧電素子基板2の側面2cを被覆する樹脂5の厚みは、10〜50μmとなる。以上によって、圧電素子1が得られる。
以上説明したように、圧電素子1の製造方法では、圧電素子基板2をダイシングによって切断する前工程において、切断予定線Cに沿って第1及び第2電極4bにレーザーLを照射し、第1及び第2電極4a,4bの表面を削り取ることにより第1及び第2電極4bの厚みを薄くして薄化部Aを予め形成している。このように、第1及び第2電極4a,4bの厚みを薄くして薄化部Aを予め形成しておくことにより、ダイシングブレードBによって圧電素子基板2を切断する際、ダイシングブレードBが第1電極4a及び第2電極4bに当たったときに第1電極4a及び第2電極4bがめくれ上がることを防止できる。その結果、第1及び第2電極4a,4bにおけるバリの発生を抑制することができる。
そして、第1及び第2電極4a,4bにおけるバリを抑制することにより、バリによる基板等への圧電素子1の接着不具合を防止することができ、圧電素子1を接着面に確実に接着することができる。また、第1電極4a及び第2電極4bのめくり上がりを防止することにより、第1及び第2電極4a,4bがめくれた際に圧電セラミックス3の粒子が脱落することを防止できる。これにより、粒子が脱落して電子部品を実装した製品において不具合が発生することを防止することができる。
本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、レーザーLによって第1電極4a及び第2電極4bの厚みを薄くて薄化部Aを形成しているが、第1電極4a及び第2電極4bの厚みを薄くして薄化部Aを形成する方法は、例えばプレス加工、研磨等の他の方法であってもよい。
また、上記実施形態では、電子部品として圧電素子1を例示しているが、電子部品は圧電素子1に限定されない。
1…圧電素子(電子部品)、2…圧電素子基板、2a…第1面(表面)、2b…第2面(裏面)、4a…第1電極、4b…第2電極、A…薄化部、L…レーザー、S1…圧電素子基板準備工程、S2…レーザー照射工程(電極薄化工程)、S3…圧電素子基板切断工程。

Claims (4)

  1. 表面に電極が設けられた基板を準備する基板準備工程と、
    切断予定線に沿って前記電極の厚みを所定の幅で薄くすることにより、前記電極において当該電極を貫通しない深さの薄化部を形成する電極薄化工程と、
    前記薄化部に沿って前記基板をダイシングによって切断する切断工程と、を有することを特徴とする電子部品の製造方法。
  2. 前記基板準備工程では、前記表面及び当該表面に対向する裏面のそれぞれに電極が設けられた基板を準備し、
    前記電極薄化工程では、前記切断予定線に沿って前記各電極の厚みを前記所定の幅で薄くすることにより、前記各電極に薄化部を形成することを特徴とする請求項1記載の電子部品の製造方法。
  3. 前記電極薄化工程では、前記電極の表面をレーザーによって削り取ることにより前記薄化部を形成することを特徴とする請求項1又は2記載の電子部品の製造方法。
  4. 前記所定の幅は、前記基板を切断するダイシングブレードの厚みと同等であることを特徴とする請求項1〜3のいずれか一項記載の電子部品の製造方法。
JP2011049162A 2011-03-07 2011-03-07 電子部品の製造方法 Active JP5772074B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011049162A JP5772074B2 (ja) 2011-03-07 2011-03-07 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011049162A JP5772074B2 (ja) 2011-03-07 2011-03-07 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2012183760A JP2012183760A (ja) 2012-09-27
JP5772074B2 true JP5772074B2 (ja) 2015-09-02

Family

ID=47014273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011049162A Active JP5772074B2 (ja) 2011-03-07 2011-03-07 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP5772074B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6191122B2 (ja) * 2012-10-30 2017-09-06 三星ダイヤモンド工業株式会社 積層セラミックス基板の分断方法
JP2015138857A (ja) * 2014-01-22 2015-07-30 株式会社ディスコ ウェーハの加工方法
MY178343A (en) * 2015-09-30 2020-10-08 Shinetsu Chemical Co Apparatus for continuously cutoff machining sintered magnet blocks

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166926A (ja) * 1991-12-12 1993-07-02 Hitachi Ltd 半導体基板ダイシング法
JP2937774B2 (ja) * 1994-09-30 1999-08-23 東光株式会社 セラミック電子部品の製造方法
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
JP4867627B2 (ja) * 2006-12-05 2012-02-01 富士電機株式会社 半導体装置の製造方法
JP2012109327A (ja) * 2010-11-16 2012-06-07 Disco Abrasive Syst Ltd 分割方法

Also Published As

Publication number Publication date
JP2012183760A (ja) 2012-09-27

Similar Documents

Publication Publication Date Title
TWI390779B (zh) 形成壓電致動器的方法
TWI384661B (zh) 以壓電轉換器形成元件的微機電元件與方法
JP6004705B2 (ja) 接着フィルム付きチップの形成方法
JP5772074B2 (ja) 電子部品の製造方法
JP2007073813A (ja) 基板の薄板化方法及び回路素子の製造方法
JPH06170822A (ja) シート加工品及びその製造方法
JP4956899B2 (ja) 薄膜圧電体素子の製造方法
JP5845668B2 (ja) 圧電素子及び圧電素子の製造方法
JP4201882B2 (ja) 積層板の製造方法
JP5671967B2 (ja) 圧電素子の製造方法
JP6459731B2 (ja) 圧電素子、圧電アクチュエータ及び圧電素子の製造方法
JP5356791B2 (ja) 積層製品の製造方法
JP6724775B2 (ja) 配線基板の個片化方法及びパッケージ用基板
JP2010179622A (ja) 液体噴射ヘッド、液体噴射装置、および液体噴射ヘッドの製造方法
JP4644220B2 (ja) 超音波探触子及びその製造方法
JP3979027B2 (ja) セラミック電子部品の製造方法
JP4881557B2 (ja) チップ抵抗器の製造方法
JP3006111B2 (ja) パルス滴付着装置用圧電アクチュエータ素子の製造方法
JP3331884B2 (ja) 積層セラミック電子部品の製造方法
JP3178231B2 (ja) 記録ヘッド
JP2016093978A (ja) 液体吐出ヘッド及びその製造方法
JP5741983B2 (ja) 圧電アクチュエータの製造方法
JP2004130715A (ja) インクジェット記録ヘッドの製造方法
JP2001010071A (ja) インクジェットヘッドの製造方法
JPS637929Y2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150615

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5772074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150