JP2007073813A - 基板の薄板化方法及び回路素子の製造方法 - Google Patents

基板の薄板化方法及び回路素子の製造方法 Download PDF

Info

Publication number
JP2007073813A
JP2007073813A JP2005260469A JP2005260469A JP2007073813A JP 2007073813 A JP2007073813 A JP 2007073813A JP 2005260469 A JP2005260469 A JP 2005260469A JP 2005260469 A JP2005260469 A JP 2005260469A JP 2007073813 A JP2007073813 A JP 2007073813A
Authority
JP
Japan
Prior art keywords
substrate
support plate
sheet
circuit
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005260469A
Other languages
English (en)
Other versions
JP3859682B1 (ja
Inventor
Akihiko Nakamura
彰彦 中村
Yoshihiro Inao
吉浩 稲尾
Atsushi Miyanari
淳 宮成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2005260469A priority Critical patent/JP3859682B1/ja
Priority to TW095132783A priority patent/TWI321344B/zh
Priority to US11/517,157 priority patent/US7919394B2/en
Priority to KR1020060086014A priority patent/KR100759687B1/ko
Application granted granted Critical
Publication of JP3859682B1 publication Critical patent/JP3859682B1/ja
Publication of JP2007073813A publication Critical patent/JP2007073813A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

【課題】 本発明は、基板表面にサポートプレートの貫通孔跡が転写されず、又基板表面に削りムラが生じない基板の薄板化方法及び回路素子の製造方法を提供する。
【解決手段】 基板Ｗと接着剤層２によって一体化されたサポートプレート１において、シート６が貼着された面を吸着ヘッド７上面に載置して吸引固定し、この状態で基板Wの上面（回路を形成していない面）をグラインダ８によって研削する。
【選択図】 図１

Description

本発明は、半導体ウェーハ等の基板の薄板化方法と、この方法を用いた回路素子の製造方法に関する。
ＩＣカードや携帯電話の薄型化、小型化、軽量化が要求されており、この要求を満たすためには組み込まれる半導体チップについても薄厚の半導体チップとしなければならない。このため半導体チップの基になるウェーハの厚さは現状では１２５μｍ〜１５０μｍであるが、次世代のチップ用には２５μｍ〜５０μｍの厚さが要求されると言われている。
半導体ウェーハの薄板化方法として、特許文献１に開示される方法が提案されている。
この方法は、半導体ウェーハの回路素子形成面にガラス板、セラミック板或いは金属板などの剛性の高いサポートプレートを貼付けて一体化し、一体化された状態でサポートプレートを吸着ヘッド上に固定し、この状態で半導体ウェーハの裏面をグラインダで研削して薄板化するようにしている。
特開２００５−１５０４３４号公報
ところで、特許文献１に開示される薄板化方法にあっては、薄板化した後にダイシングするために、基板からサポートプレートを剥離しなければならない。しかしながら基板とサポートプレートとは隙間なく接着剤で接着されているため、簡単に剥離することができない。
そこで、本発明者らは先に、溶剤が流れる多数の貫通孔が形成されたサポートプレートを提案した。
このようなサポートプレートを用いて薄板化（研削）を行う場合は、図６に示すように、サポートプレートを半導体ウェーハWの一方の面（回路形成面）に貼り合わせて積層体を形成した後、この積層体においてサポートプレート側を吸着ヘッドに載置して固定し、この状態で半導体ウェーハWの他方の面（回路形成面とは反対の面）をグラインダにより研削する。
しかしながら、このような薄板化方法の場合、研削中は常時吸引（真空吸着）されるため、真空吸着時の陰圧により貫通孔内が減圧され、この分接着剤層を介して薄板化した半導体ウェーハWの回路素子形成面に貫通孔の模様が転写されてしまう場合がある。
また、半導体ウェーハWの他方の面をグラインダにより研削する際、真空吸着の陰圧により半導体ウェーハWがサポートプレート及び接着剤層を介して吸着ヘッド側に引っ張られてしまう場合もある。
この場合、グラインダからウェーハWが離間するため、ウェーハWの表面（他方の面）に削りムラや表面粗度の悪化の問題が発生する場合もある。これは、例えばウェーハWの他方の面に回路素子を形成するような場合に形成される回路素子の特性に大きく影響を及ぼすことへつながる。
上述した点に鑑み、本発明は、貫通孔跡が基板へ転写されることを低減できると共に、基板の表面に削りムラ等が生じることを低減できる基板の薄板化方法及び回路素子の製造方法を提供するものである。
本発明に係る薄板化方法は、多数の貫通孔を有するサポートプレートを用いた基板の薄板化方法であって、基板の回路形成面に、サポートプレートの一方の面を貼り合わせて積層体を形成する工程と、積層体において、サポートプレートの他方の面にシートを貼り合わせる工程と、シートを介して積層体が固定された状態で、基板の回路形成面とは反対側の面を研削する工程とを有することを特徴とする。
本発明に係る基板の薄板化方法によれば、基板の回路形成面に、サポートプレートの一方の面を貼り合わせて積層体を形成する工程と、積層体において、サポートプレートの他方の面にシートを貼り合わせる工程と、シートを介して前記積層体が固定された状態で、基板の回路形成面とは反対側の面を研削する工程とを有するので、シートを介して前記積層体が例えば吸着ヘッドにより真空吸着で固定された状態で、基板の回路形成面とは反対側の面を研削する工程の際、この工程より以前にサポートプレートの他方の面に張り合わされたシートにより、真空吸着時の陰圧を遮断して貫通孔内が減圧されることを抑えることができる。これにより、基板の回路素子形成面に貫通孔の模様が転写されることを低減できる。
また、シートにより真空吸着時の陰圧を遮断して基板が例えば吸着ヘッド側に引っ張られることを防ぐことができるので、基板の表面に削りムラ等が生じることを低減できる。
本発明に係る回路素子の製造方法は、上記基板の薄板化方法を用いた回路素子の製造方法であって、基板の回路形成面とは反対側の面を研削する工程に続いて、シートを剥がす工程と、基板の回路形成面とは反対側の面にダイシングテープを貼り合せる工程と、溶剤を用いて、サポートプレートと基板の回路形成面との間に介在された接着剤層を溶解させる工程と、基板からサポートプレートを剥離する工程とを有するようにする。
上述した本発明に係る回路素子の製造方法によれば、基板の回路形成面とは反対側の面を研削する工程に続いて、シートを剥がす工程と、基板の回路形成面とは反対側の面にダイシングテープを貼り合せる工程と、溶剤を用いて、サポートプレートと基板の回路形成面との間に介在された接着剤層を溶解させる工程と、基板からサポートプレートを剥離する工程とを有するので、例えばこの後、基板を素子毎に切断する工程を行った場合は、上述した作用に加えて、特性に影響のない回路素子を得ることが可能になる。
また、本発明に係る回路素子の製造方法は、上記基板の薄板化方法を用いた回路素子の製造方法であって、基板の回路形成面とは反対側の面を研削する工程に続いて、基板の回路形成面とは反対側の面にダイシングテープを貼り合せる工程と、シートを剥がす工程と、溶剤を用いて、サポートプレートと基板の回路形成面との間に介在された接着剤層を溶解させる工程と、基板からサポートプレートを剥離する工程とを有するようにする。
上述した本発明に係る回路素子の製造方法によれば、基板の回路形成面とは反対側の面を研削する工程に続いて、基板の回路形成面とは反対側の面にダイシングテープを貼り合せる工程と、シートを剥がす工程と、溶剤を用いて、サポートプレートと基板の回路形成面との間に介在された接着剤層を溶解させる工程と、基板からサポートプレートを剥離する工程とを有するので、例えばこの後、基板を素子毎に切断する工程を行った場合は、上述した作用に加えて、特性に影響のない回路素子を得ることが可能になる。
本発明によれば、基板に貫通孔の模様が転写されることを低減できると共に、基板の削りムラの低減や表面粗度の悪化を抑えることができる基板の薄板化方法及び回路素子の形成方法を提供することが可能になる。
従って、良好な特性を有する回路素子を製造することが実現できると共に、製造過程における信頼性の向上を図ることができる。
以下に本発明の実施の形態を添付図面に基づいて説明する。
図１は本発明に係るウェーハの薄板化方法の一実施の形態を示す概略断面図である。
また、図２はサポートプレートの斜視図であり、図３はサポートプレートの断面図である。
なお、図１においては、サポートプレートの他方の面に既にシートが貼り付けられている状態を示している。
図１において、１はガラス板、セラミック板或いは金属板等からなるサポートプレートであり、このサポートプレート１の一方の面と半導体ウェーハWの回路形成面とが接着剤層２によって貼り合わされている。
サポートプレート１においては、図２及び図３に示すように、溶剤が流れる貫通孔３が厚み方向に多数形成されている。なお、サポートプレート１の外周部（縁周部）は貫通孔３が形成されていない平坦部４となっている。
貫通孔３の形成数や形成位置等は限定されなく様々な態様が考えられる。
溶剤（薬液）としては、例えばアルコール系又はアルカリ系のものを用いることができる。
なお、図１〜図３に示すサポートプレート１としては、外周部は貫通孔３が形成されていない平坦部４とされたものを用いたが、これ以外にも、外周部までの略全域に亘り貫通孔３が形成されたものを用いることも考えられる。
サポートプレート１の他方の面に貼り付けられたシート６としては、実際に薄板化される際に発生する熱に対する耐性、又用いられる溶剤に対する耐性等の特徴を有するものが好適である。またこれらの特徴にサポートプレート１に対する程よい粘着性と剥離性等の特徴を有していれば更に好適である。
このような特徴を有するシート６として、本実施の形態では例えば樹脂シート（例えばポリイミド等）を用いている。
次に、このような構成のサポートプレート１を用いた基板の薄板化方法の一実施の形態を説明する。
先ず、半導体ウェーハWの回路形成面に、接着剤層２を介してサポートプレート１の一方の面を貼りあわせて積層体を形成する。
次に、積層体において、サポートプレート１の他方の面にシート６を貼り合わせる。
次に、サポートプレート１のシート６が貼着された面を吸着ヘッド７の上面に載置して吸引固定し、この状態で半導体ウェーハWの回路が形成されていない面をグラインダ８によって研削する。このようにして半導体ウェーハWの薄板化が行われる。
本実施の形態においては、吸着ヘッド７とサポートプレート１との間にシート６が貼り付けられているため、研削中に常時吸引されていても、このシート６により陰圧を遮断することができ、吸着ヘッド７による減圧が貫通孔３内に及ばないようにすることができる。このため、薄板化された半導体ウェーハWに貫通孔３の模様が転写されることを低減できる。
また、シート６によりこの陰圧を遮断又は緩和させることができるので、半導体ウェーハWが引っ張られることを抑えられ、研削ムラ等の発生を抑制することができる。
また、処理液（例えば水）が供給されながら研削が行われるが、シート６により例えば吸着ヘッド７とサポートプレート１の間から貫通孔３に水が入り込むことを防ぐことができる。これにより、半導体ウェーハWよりサポートプレート１が剥がれることを防止できる。また、再度サポートプレート１を利用する際にサポートプレート１の乾燥に要する時間を大幅に短縮できる。
また、シート６により研削屑が貫通孔３に入り込むことを防ぐこともできる。
なお、シート６が耐薬品性に優れているため、サポートプレート１の損傷を防ぐことも可能である。
続いて、このような半導体ウェーハWの薄膜化の後に行われる、サポートプレート１の剥離工程を説明する。
まず、図４に示すように、吸着ヘッドから薄板化された半導体ウェーハWとサポートプレート１とが貼り合わされた積層体を取り外し、半導体ウェーハWの回路が形成されていない面（即ち回路形成面とは反対側の面）をダイシングテープ９に貼り付ける。
次に、サポートプレート１からシート６を剥離し、プレート（溶剤供給プレート）１０をサポートプレート１の他方の面に押し付ける。
このような状態において、図４に示すように、プレート１０の溶剤供給孔１１を介して溶剤を供給すると、溶剤はサポートプレート１の多数の貫通孔３を通じて接着剤層２に行き渡り接着剤層２を溶解する。
そして、接着剤層２を溶解した溶剤はプレート１０の溶剤排出孔１２を介して外部に排出（回収）される。
この後、サポートプレート１を半導体ウェーハＷから剥離するには、サポートプレート１を例えばクランプ形状のアームにより挟み込み引き上げる。
これにより、半導体ウェーハＷはダイシングテープ９に残り、サポートプレート１のみが剥離される。
そして、ダイシングテープ９上の半導体ウェーハWをストリートに沿ってカッターで切断して個々の回路素子を得る。
なお、半導体ウェーハWの両面に回路（貫通電極も含む）を形成する場合は、半導体ウェーハWを薄板化した後で半導体ウェーハWとサポートプレート１とが一体化している状態で、半導体ウェーハWの他方の面（研削面）に新たな回路を形成する。
この場合、本実施の形態では、上述したように研削時に半導体ウェーハWの他方の面に削りムラが生じることを低減できるので、特性に影響がない回路素子を形成することができる。
上述した実施の形態では、シート６として樹脂シート（ポリイミド）を用いた場合を説明したが、UV照射や加熱等、外部からの遠隔的な手段により粘着力が低下する所謂反応方のテープや、BGテープやダイシングテープ等の貼り剥がし可能な感圧型テープを用いることもできる。
また、上述した実施の形態では、シート６を貼り付けた場合を挙げて説明したが、シート６の変わりに例えば保護膜を形成することもできる。この場合、サポートプレート１の他方の面に、例えば水溶性樹脂液や可溶剤樹脂等の保護膜を形成する。
この場合においても、シート６を貼り付けた場合と同様の作用を得ることができる。
また、上述した本実施の形態では、半導体ウェーハWの回路が形成されていない面（即ち回路形成面とは反対側の面）をグラインダ８によって研削した後、この面にダイシングテープ９を貼り合わせ、そしてシート６を剥がす場合を挙げて説明した。
しかし、半導体ウェーハWの回路が形成されていない面をグラインダ８で研削した後、シート６を剥がし、そして半導体ウェーハWの回路が形成されていない面にダイシングテープ９を貼り合わせるようにすることもできる。
つまり、ダイシングテープ９を貼りあわせた後にシート６を剥がすか、シート６を剥がした後にダイシングテープ９を貼り合わせるようにするかの違いである。
この場合においても、上述した実施の形態と同様の作用を得ることができる。
図５は半導体ウェーハWの研削面の平面度をシート６を貼着した場合と貼着しない場合について測定したグラフである。
なお、このグラフは、サポートプレートの各貫通孔３径毎に行った場合を示している。
また、テープありの場合は符号Ｘ、テープなしの場合は符号Ｙで示している。
図５より、シート６を貼着した場合は、シート６を貼着しない場合に比較して貫通孔３の模様が半導体ウェーハに転写されることを低減できており、凹凸が少なくなっていることが分かる。
なお、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
本発明に係るウェーハの薄板化方法の一実施状態の断面図。 サポートプレートの斜視図。 サポートプレートの断面図。 接着剤を溶解している状態の断面図。 基板の研削面の平面度をシートを貼着した場合と貼着しない場合について測定したグラフ。 改善前の課題を説明する図。
符号の説明
１…サポートプレート、２…接着剤層、３…貫通孔、４…平坦部、６…シート、７…吸着ヘッド、８…グラインダ、９…ダイシングテープ、１０…プレート、１１…溶剤供給孔、１２…溶剤排出孔、１３…真空引き孔、１４…凹部
本発明に係る薄板化方法は、多数の貫通孔を有するサポートプレートを用いた基板の薄板化方法であって、基板の回路形成面に、サポートプレートの一方の面を貼り合わせて積層体を形成する工程と、積層体において、サポートプレートの他方の面に薄板化された前記基板に貫通孔の模様が転写されることを防止するためのシートを貼り合わせる工程と、シートを介して積層体が固定された状態で、基板の回路形成面とは反対側の面を研削する工程とを有することを特徴とする。
本発明に係る基板の薄板化方法によれば、基板の回路形成面に、サポートプレートの一方の面を貼り合わせて積層体を形成する工程と、積層体において、サポートプレートの他方の面に薄板化された前記基板に貫通孔の模様が転写されることを防止するためのシートを貼り合わせる工程と、シートを介して積層体が固定された状態で、基板の回路形成面とは反対側の面を研削する工程とを有するので、シートを介して積層体が例えば吸着ヘッドにより真空吸着で固定された状態で、基板の回路形成面とは反対側の面を研削する工程の際、この工程より以前にサポートプレートの他方の面に貼り合わされたシートにより真空吸着時の陰圧を遮断して貫通孔内が減圧されることを抑えることができる。これにより、基板の回路素子形成面に貫通孔の模様が転写されることを低減できる。
またシートにより真空吸着時の陰圧を遮断して基板が例えば吸着ヘッド側に引っ張られることを防ぐことができるので、基板の表面に削りムラ等が生じることを低減できる。
サポートプレート１の他方の面に貼り付けられたシート６としては、実際に薄板化される際に発生する熱に対する耐性、又用いられる溶剤に対する耐性等の特徴を有するものが好適である。またこれらの特徴にサポートプレート１に対する程よい粘着性と剥離性等の特徴を有していれば更に好適である。
このような特徴を有するシート６として、本実施の形態では、後述するように、薄板化された基板に貫通孔の模様が転写されることを防止するための例えば樹脂シート（例えばポリイミド等）を用いている。
また、上述した実施の形態では、シート６を貼り付けた場合を挙げて説明したが、シート６の代わりに例えば保護膜を形成することもできる。この場合、サポートプレート１の他方の面に、例えば水溶性樹脂液や可溶剤樹脂等の保護膜を形成する。この場合においても、シート６を貼り付けた場合と同様の作用を得ることができる。
本発明に係る薄板化方法は、多数の貫通孔を有するサポートプレートを用いた基板の薄板化方法であって、基板の回路形成面に、サポートプレートの一方の面を貼り合わせて積層体を形成する工程と、積層体において、サポートプレートの他方の面に薄板化された前記基板に貫通孔の模様が転写されることを防止するための耐熱性、耐水性及び耐薬品性に優れたポリイミド製のシートを貼り合わせる工程と、シートを介して積層体が固定された状態で、基板の回路形成面とは反対側の面を研削する工程とを有することを特徴とする。
本発明に係る基板の薄板化方法によれば、基板の回路形成面に、サポートプレートの一方の面を貼り合わせて積層体を形成する工程と、積層体において、を貼り合わせる工程と、シートを介して積層体が固定された状サポートプレートの他方の面に薄板化された前記基板に貫通孔の模様が転写されることを防止するための耐熱性、耐水性及び耐薬品性に優れたポリイミド製のシート態で、基板の回路形成面とは反対側の面を研削する工程とを有するので、シートを介して積層体が例えば吸着ヘッドにより真空吸着で固定された状態で、基板の回路形成面とは反対側の面を研削する工程の際、この工程より以前にサポートプレートの他方の面に貼り合わされたシートにより真空吸着時の陰圧を遮断して貫通孔内が減圧されることを抑えることができる。これにより、基板の回路素子形成面に貫通孔の模様が転写されることを低減できる。
またシートにより真空吸着時の陰圧を遮断して基板が例えば吸着ヘッド側に引っ張られることを防ぐことができるので、基板の表面に削りムラ等が生じることを低減できる。
サポートプレート１の他方の面に貼り付けられたシート６としては、実際に薄板化される際に発生する熱に対する耐性、又用いられる溶剤に対する耐性等の特徴を有するものが好適である。またこれらの特徴にサポートプレート１に対する程よい粘着性と剥離性等の特徴を有していれば更に好適である。
このような特徴を有するシート６として、耐熱性、耐水性及び耐薬品性に優れたポリイミドを用いている。

Claims (5)

  1. 多数の貫通孔を有するサポートプレートを用いた基板の薄板化方法であって、
    前記基板の回路形成面に、前記サポートプレートの一方の面を貼り合わせて積層体を形成する工程と、
    前記積層体において、前記サポートプレートの他方の面にシートを貼り合わせる工程と、
    前記シートを介して前記積層体が固定された状態で、前記基板の回路形成面とは反対側の面を研削する工程とを有することを特徴とする基板の薄板化方法。
  2. 請求項１に記載の薄板化方法を用いた回路素子の製造方法において、
    前記基板の回路形成面とは反対側の面を研削する工程に続いて、前記シートを剥がす工程と、
    前記基板の回路形成面とは反対側の面にダイシングテープを貼り合せる工程と、
    溶剤を用いて、前記サポートプレートと前記基板の回路形成面との間に介在された接着剤層を溶解させる工程と、
    前記基板から前記サポートプレートを剥離する工程とを有することを特徴とする回路素子の製造方法。
  3. 請求項２に記載の回路素子の製造方法において、前記基板の回路形成面とは反対側の面を研削する工程の直後、該回路形成面とは反対側の面に回路を形成し、この後に、前記シートを剥がす工程を行うことを特徴とする回路素子の製造方法。
  4. 請求項１に記載の薄板化方法を用いた回路素子の製造方法において、
    前記基板の回路形成面とは反対側の面を研削する工程に続いて、前記基板の回路形成面とは反対側の面にダイシングテープを貼り合せる工程と、
    前記シートを剥がす工程と、
    溶剤を用いて、前記サポートプレートと前記基板の回路形成面との間に介在された接着剤層を溶解させる工程と、
    前記基板から前記サポートプレートを剥離する工程とを有することを特徴とする回路素子の製造方法。
  5. 請求項４に記載された回路素子の製造方法において、前記基板の回路形成面とは反対側の面を研削する工程の直後、該回路形成面とは反対側の面に回路を形成し、この後に、前記シートを剥がす工程を行うことを特徴とする回路素子の製造方法。























JP2005260469A 2005-09-08 2005-09-08 基板の薄板化方法及び回路素子の製造方法 Expired - Fee Related JP3859682B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005260469A JP3859682B1 (ja) 2005-09-08 2005-09-08 基板の薄板化方法及び回路素子の製造方法
TW095132783A TWI321344B (en) 2005-09-08 2006-09-05 Method for thinning substrate and method for manufacturing circuit device
US11/517,157 US7919394B2 (en) 2005-09-08 2006-09-07 Method for thinning substrate and method for manufacturing circuit device
KR1020060086014A KR100759687B1 (ko) 2005-09-08 2006-09-07 기판의 박판화 방법 및 회로소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005260469A JP3859682B1 (ja) 2005-09-08 2005-09-08 基板の薄板化方法及び回路素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006171512A Division JP2007073929A (ja) 2006-06-21 2006-06-21 基板の薄板化方法及び回路素子の製造方法

Publications (2)

Publication Number Publication Date
JP3859682B1 JP3859682B1 (ja) 2006-12-20
JP2007073813A true JP2007073813A (ja) 2007-03-22

Family

ID=37648317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005260469A Expired - Fee Related JP3859682B1 (ja) 2005-09-08 2005-09-08 基板の薄板化方法及び回路素子の製造方法

Country Status (4)

Country Link
US (1) US7919394B2 (ja)
JP (1) JP3859682B1 (ja)
KR (1) KR100759687B1 (ja)
TW (1) TWI321344B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158124A (ja) * 2005-12-06 2007-06-21 Tokyo Ohka Kogyo Co Ltd サポートプレート及びサポートプレートの貼り合わせ方法
WO2008007455A1 (fr) * 2006-07-14 2008-01-17 Tokyo Ohka Kogyo Co., Ltd. Procédé d'amincissement de tranche et plaque de support
JP2013038274A (ja) * 2011-08-09 2013-02-21 Semiconductor Components Industries Llc 半導体装置の製造方法
JP2016146429A (ja) * 2015-02-09 2016-08-12 トヨタ自動車株式会社 半導体装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4721828B2 (ja) * 2005-08-31 2011-07-13 東京応化工業株式会社 サポートプレートの剥離方法
JP5788173B2 (ja) * 2007-06-25 2015-09-30 ブルーワー サイエンス アイ エヌシー． 高温スピンオン仮接合用組成物
JP5210060B2 (ja) * 2008-07-02 2013-06-12 東京応化工業株式会社 剥離装置および剥離方法
JP4725638B2 (ja) * 2008-12-09 2011-07-13 カシオ計算機株式会社 半導体装置の製造方法
JP4725639B2 (ja) * 2008-12-09 2011-07-13 カシオ計算機株式会社 半導体装置の製造方法
JP4742252B2 (ja) * 2008-12-10 2011-08-10 カシオ計算機株式会社 半導体装置の製造方法
JP5571409B2 (ja) * 2010-02-22 2014-08-13 株式会社荏原製作所 半導体装置の製造方法
KR102259959B1 (ko) 2013-12-05 2021-06-04 삼성전자주식회사 캐리어 및 이를 이용하는 반도체 장치의 제조 방법
US10147630B2 (en) * 2014-06-11 2018-12-04 John Cleaon Moore Sectional porous carrier forming a temporary impervious support
JP6991206B2 (ja) * 2017-05-24 2022-01-12 富士フイルム株式会社 被処理部材の製造方法
US11791212B2 (en) * 2019-12-13 2023-10-17 Micron Technology, Inc. Thin die release for semiconductor device assembly

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6073681A (en) * 1997-12-31 2000-06-13 Temptronic Corporation Workpiece chuck
JP2001185519A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
JP4364535B2 (ja) * 2003-03-27 2009-11-18 シャープ株式会社 半導体装置の製造方法
JP4416108B2 (ja) 2003-11-17 2010-02-17 株式会社ディスコ 半導体ウェーハの製造方法
JP2006135272A (ja) * 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158124A (ja) * 2005-12-06 2007-06-21 Tokyo Ohka Kogyo Co Ltd サポートプレート及びサポートプレートの貼り合わせ方法
WO2008007455A1 (fr) * 2006-07-14 2008-01-17 Tokyo Ohka Kogyo Co., Ltd. Procédé d'amincissement de tranche et plaque de support
JP2008021937A (ja) * 2006-07-14 2008-01-31 Tokyo Ohka Kogyo Co Ltd ウエハを薄くする方法及びサポートプレート
US8167687B2 (en) 2006-07-14 2012-05-01 Tokyo Ohka Kogyo Co., Ltd. Method of thinning wafer and support plate
JP2013038274A (ja) * 2011-08-09 2013-02-21 Semiconductor Components Industries Llc 半導体装置の製造方法
JP2016146429A (ja) * 2015-02-09 2016-08-12 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US7919394B2 (en) 2011-04-05
KR20070029068A (ko) 2007-03-13
US20070054470A1 (en) 2007-03-08
TWI321344B (en) 2010-03-01
TW200715461A (en) 2007-04-16
KR100759687B1 (ko) 2007-09-17
JP3859682B1 (ja) 2006-12-20

Similar Documents

Publication Publication Date Title
JP3859682B1 (ja) 基板の薄板化方法及び回路素子の製造方法
JP5196838B2 (ja) 接着剤付きチップの製造方法
JP2010206044A (ja) 半導体装置の製造方法
JP2007109927A (ja) 表面保護フィルム剥離方法および表面保護フィルム剥離装置
JP6091750B2 (ja) 接着シートの製造方法
WO2011046517A1 (en) Apparatus and method of applying a film to a semiconductor wafer and method of processing a semiconductor wafer
JP4725639B2 (ja) 半導体装置の製造方法
JP2018206936A (ja) 基板処理システム、基板処理方法
JP5318324B2 (ja) サポートプレートの貼り合わせ方法
JP2005045023A (ja) 半導体装置の製造方法および半導体製造装置
JP2007073798A (ja) 基板の薄板化方法及び回路素子の製造方法
JP2010109182A (ja) 半導体装置の製造方法
JP2007073929A (ja) 基板の薄板化方法及び回路素子の製造方法
JP5023664B2 (ja) 半導体装置の製造方法
JP2006148154A (ja) 接着シート及び半導体装置の製造方法
JP2011054648A (ja) 半導体装置の製造方法
JP2008034644A (ja) 剥離方法
JP2007227726A (ja) 集合基板加工方法
JP2007005366A (ja) 半導体装置の製造方法
JP5428135B2 (ja) 積層物及びその製造方法
JP2009170470A (ja) 半導体装置の製造方法
JP2005236112A (ja) 半導体装置の製造方法
JP2008085354A (ja) 半導体製造装置
JP2006049877A5 (ja)
JP2010219267A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060919

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees