JP2009170470A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009170470A JP2009170470A JP2008003703A JP2008003703A JP2009170470A JP 2009170470 A JP2009170470 A JP 2009170470A JP 2008003703 A JP2008003703 A JP 2008003703A JP 2008003703 A JP2008003703 A JP 2008003703A JP 2009170470 A JP2009170470 A JP 2009170470A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor device
- manufacturing
- die
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Abstract
【課題】電子素子の端面から接着剤のはみ出しが少なく、電子素子を容易にダイボンドできる半導体装置の製造方法を実現する。
【解決手段】本発明の半導体装置の製造方法におけるダイボンド工程は、基材フィルム2上に粘着材層1が形成されているダイボンドテープ10のうち、粘着材層1を接着剤の個片1aに分断する分断工程と、個片1a上に半導体チップ5を載置する載置工程と、個片1a上に載置した半導体チップ5をピックアップして、基板14上に接着する接着工程とを含む。
【選択図】図1
【解決手段】本発明の半導体装置の製造方法におけるダイボンド工程は、基材フィルム2上に粘着材層1が形成されているダイボンドテープ10のうち、粘着材層1を接着剤の個片1aに分断する分断工程と、個片1a上に半導体チップ5を載置する載置工程と、個片1a上に載置した半導体チップ5をピックアップして、基板14上に接着する接着工程とを含む。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関し、特に、半導体チップやカメラモジュール等の電子素子をダイボンドするダイボンド工程に関する。
近年、直径200mmウェハから300mmウェハへの移行が最先端デバイスを中心に急速に進んでいる。しかしながら、ウェハサイズの移行に伴い、新たに設備を購入する場合、設備投資の負担が大きい。アセンブリ工程においても、現在の設備を有効活用するため、300mmウェハから良品だけを抽出し、200mmウェハサイズのダイボンドテープに再配置して流動する事などが行われている。さらに、カメラモジュール等のダイボンドでは、デバイスの傾きを小さくする必要がある。特にチップサイズが大きい場合、ペーストを用いたダイボンドではより傾きが大きくなるため、傾斜の少ないダイボンドシートによるダイボンドが求められている。
半導体チップの再配置を行う場合、通常の配置精度は、±50μmから±100μm程度となっている。設備の配置公差を考慮せずに、再配置後ダイボンドテープをダイシングで切断すると、ズレて配置されているチップにダイシングブレードが接触してしまうおそれがある。そのため、ダイシングブレードとチップとの接触を避けるために、間隔にかなり余裕を持たせてチップを配置することとなる。
この状態で、ダイボンドテープをダイシングで切断した場合、チップ下面に付着したダイボンドシートが、チップよりかなり大きくはみ出してしまい、パッケージのダイボンドパッドからはみ出す可能性がある。また、チップのみならずダイボンドテープをダイシングブレードで切断する必要があるため、ダイシングブレードの寿命が短くなる。
そこで、特許文献1では、半導体ウェハにレーザー光をあて多光子吸収により改質させて切断予定ラインを形成し、ダイシングダイボンドテープに貼りつけた後エキスパンドにより微細チップに分断することにより、チップにダイボンドテープを接着する方法が開示されている。
図5は、特許文献1に記載の工程を示す断面図である。図5(a)に示すように、半導体ウェハ111の切断予定ラインに沿ってレーザ光を照射することにより、半導体ウェハ111内部に改質領域113を形成する。図5(b)に示すように、基材フィルム101、粘着材層102およびダイボンドシート103からダイシングダイボンドテープが構成され、ダイボンドシート103上に半導体ウェハ111を貼合する。粘着材層102の外周部には、リングフレーム112が貼り付けられ、基材フィルム101の下面はステージ115上に保持されている。続いて、図5(c)に示すように、突き上げ部114によってダイシングダイボンドテープをエキスパンドすることにより、半導体ウェハ111はチップ111aに分断される。
特開2007−53325号公報(2007年3月1日公開)
しかしながら、上記従来の構成では、チップ端面からダイボンドシートがはみ出し、容易にダイボンドできないという問題を生じる。
特許文献1では、半導体ウェハの分断率が90%以上のものを良好、90%未満のものを不良と判定している。また、図6に示すように、チップ111aの端面からはみ出したダイボンドシート103の長さ120が0〜30μmのものを極めて良好、30〜60μmのものを良好、60μmを超えるものを不良としている。
このように、特許文献1に記載の方法では、半導体ウェハが確実に分断できるわけではなく、また、ダイボンドシートがある程度チップ端面からはみ出すことも想定している。特に、図5(c)に示すように、半導体ウェハの端部のチップ111aは、ダイボンドシーとのはみ出し幅が特に大きくなる。さらに、突き上げの高さ116によって、分断率やチップ111aの端面からはみ出し量が変化するため、突き上げの高さ116を精確に設定する必要がある。
また、半導体ウェハを分断されない不都合を回避するために、あらかじめ半導体ウェハをチップに分断した場合、特許文献1に記載の方法では、ダイボンドシートを個々のチップの裏面に転写することができない。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電子素子の端面から接着剤のはみ出しが少なく、電子素子を容易にダイボンドできる半導体装置の製造方法を実現することにある。
本発明に係る半導体装置の製造方法は、上記課題を解決するために、電子素子をダイボンドするダイボンド工程を有する半導体装置の製造方法において、上記ダイボンド工程は、基材フィルム上に粘着材層が形成されているダイボンドテープのうち、上記粘着材層を接着剤の個片に分断する分断工程と、上記個片上に上記電子素子を載置する載置工程と、上記個片上に載置した上記電子素子をピックアップして、ダイボンド位置に接着する接着工程とを含むことを特徴としている。
上記の構成によれば、ダイボンドテープの粘着材層を接着剤の個片に分断し、個片上に電子素子を載置した後、電子素子をピックアップする。このとき、電子素子の下面には接着剤の個片が付着するので、電子素子をダイボンド位置に配置するだけで接着することができる。さらに、粘着材層を細かく分断することにより、個片が微細になるので、ダイボンドした状態において、電子素子の端面からの接着剤のはみ出しが少なくてすむ。したがって、電子素子の端面から接着剤のはみ出しが少なく、電子素子を容易にダイボンドできる半導体装置の製造方法を実現できるという効果を奏する。
本発明に係る半導体装置の製造方法では、上記粘着材層の面積は、上記電子素子の下面よりも大きく、上記個片は、上記電子素子の下面よりも小さいことが好ましい。
上記の構成によれば、電子素子の端面からの接着剤のはみ出しが少なくてすむ。
本発明に係る半導体装置の製造方法では、上記分断工程では、上記粘着材層を、裁断治具を用いてプレス加工にて上記接着剤の個片に分断してもよく、または、上記粘着材層を感光させることによって、上記接着剤の個片に分断してもよい。
本発明に係る半導体装置の製造方法では、上記裁断治具の上記粘着材層との接触部分には、当該接触部分と粘着材層との接着力を弱める物質が塗布されていることが好ましい。
上記の構成によれば、接触部分に塗布されている物質が、接触部分と粘着材層との接着力を弱めるので、粘着材層を分断した後、裁断治具に接着剤の個片が付着しにくくなる。したがって、接着工程において、電子素子の下面に接着剤の個片を均一に付着させることができ、傾斜の少ないダイボンドが可能となる。
本発明に係る半導体装置の製造方法では、上記裁断治具は、上記粘着材層を分断後、内部から当該粘着材層に向けて液体を流出させることが好ましい。
上記の構成によれば、粘着材層を分断した後、裁断治具に接着剤の個片が付着していた場合、液体が当該個片を押し出すので、裁断治具に接着剤の個片がさらに付着しにくくなる。したがって、より傾斜の少ないダイボンドが可能となる。
本発明に係る半導体装置の製造方法では、上記ダイボンドテープは、上記基材フィルムと上記粘着材層との間に、紫外線の照射または加熱により発泡する材料層が形成されており、上記ダイボンド工程は、上記接着工程に先立って、上記材料層を発泡させる工程を有することが好ましい。
上記の構成によれば、基材フィルムと粘着材層との間に、材料層が形成されているので、粘着材層を分断した状態では、材料層上に接着剤の個片が配置されていることとなる。ここで、接着工程で接着剤の個片上に載置した電子素子をピックアップする前に、材料層を発泡させるので、個片と材料層との接着力が弱くなる。したがって、確実に電子素子の下面に接着剤を均一に付着させることができる。
本発明に係る半導体装置の製造方法では、上記ダイボンド工程は、上記載置工程に先立って、上記分断工程において分断された上記個片をピックアップして、上記ダイボンドテープとは異なる平面上に配置する工程を有することが好ましい。
粘着材層の分断後に、例えば裁断治具に接着剤の個片の一部が付着してしまうと、個片の配置が不均一となってしまう。そこで、上記の構成によれば、分断された接着剤の個片を、別の平面上に配置し直す工程をさらに含んでいるので、均一に配置し直すことにより、接着工程において、電子素子の下面に均一に接着剤の個片を付着させることができる。したがって、傾斜の少ないダイボンドが可能となる。
本発明に係る半導体装置の製造方法では、上記ダイボンド工程は、上記分断工程の代わりに、印刷によって基材フィルム上に接着剤の個片を形成する工程を有してもよい。
本発明に係る半導体装置の製造方法では、上記電子素子は、ダイシングされた半導体チップであることが好ましい。
特許文献1に記載の構成では、半導体ウェハをダイボンドテープ上に載置した後、半導体チップに分断しているので、確実に分断できるとは限らないという問題があった。一方、本発明の上記の構成によれば、あらかじめダイシングされた半導体チップに接着剤の個片を付着させてダイボンドするので、当該問題は生じない。また、半導体ウェハをダイシングする際、ダイシングブレードは接着剤層を切断する必要は無いので、ダイシングブレードの長寿命化が可能となる。
本発明に係る半導体装置の製造方法では、上記ダイボンド位置は、基板上であってもよい。
本発明に係る半導体装置の製造方法では、上記載置工程では、上記半導体チップのうち良品のみを上記個片上に載置することが好ましい。
特許文献1に記載の構成では、半導体ウェハをダイボンドテープ上に載置した後、半導体チップに分断しているので、ダイボンドテープが付着した半導体チップの中に、不良品が混ざる可能性がある。一方、本発明の上記の構成によれば、あらかじめ良品の半導体チップのみをダイボンドするので、不良品をダイボンドしてしまうことを回避できる。
本発明に係る半導体装置の製造方法では、上記電子素子は、固体撮像素子であってもよく、上記ダイボンド位置は、CSPデバイス上であってもよい。
本発明に係る半導体装置の製造方法は、以上のように、ダイボンド工程は、基材フィルム上に粘着材層が形成されているダイボンドテープのうち、上記粘着材層を接着剤の個片に分断する分断工程と、上記個片上に上記電子素子を載置する載置工程と、上記個片上に載置した上記電子素子をピックアップして、ダイボンド位置に接着する接着工程とを含むので、電子素子の端面から接着剤のはみ出しが少なく、電子素子を容易にダイボンドできる半導体装置の製造方法を実現できるという効果を奏する。
本発明の一実施形態について図1ないし図4に基づいて説明すると以下の通りである。
図1は、本実施形態に係る半導体チップのダイボンド工程を示す断面図である。
図1(a)に示すように、ダイボンドテープ10は、基材フィルム2上に粘着材層1を設けることにより形成されている。基材フィルム2の外周部には、リングフレーム3が貼り付けられており、粘着材層1は、リングフレーム3の内側に形成されている。ダイボンドテープ10としては、例えば、リンテック製型番LE4004のLEテープあるいは住友ベークライト製感光性テープを使用する。
図1(b)に示すように、粘着材層1を裁断治具4を用いて打ち抜き型プレス加工で裁断する。裁断治具4は、最大サイズを半導体チップサイズより数十μm大きいものより小さいサイズで製作したものである。これにより、裁断後の接着剤の個片1aは、半導体チップ1aの下面よりも小さくなる。
また、裁断後に粘着材層1が裁断治具4に付着しないように、例えば、裁断治具4をパイプ状にして、内部から加圧した液体で裁断した粘着材層1を押し出すことが望ましい。また、裁断治具4と粘着材層1との接着力を弱める油脂などを塗布してもよい。なお、粘着材層1を裁断治具4で裁断する代わりに、感光技術によって裁断してもよい。また、裁断治具4や感光技術を用いる代わりに、個片1aをスクリーン印刷やインクジェット印刷などの印刷によって形成してもよい。
図1(c)は、半導体ウェハがダイシングされた状態を示しており、半導体チップ5は、基板12上の粘着テープ11上で半導体ウェハがダイシングされたものである。基板12の外周部にはリングフレーム13が設けられており、粘着テープ11および基板12は公知のものが用いられる。
続いて、図1(d)に示すように、半導体チップ5のうち良品だけを、移動コレット6によって、粘着材層1が裁断された接着剤の個片1aに載置する。図1(e)は、個片1a上への半導体チップ5の載置が完了した状態を示している。
続いて、図1(f)に示すように、個片1a上に載置された半導体チップ5を、ダイボンドコレット7によってピックアップし、基板14へ配置・接着する。これにより、半導体チップ5は、基板14にダイボンドされる。このとき、半導体チップ5の裏面には接着剤の個片1aが付着しているので、基板14へ載せるだけでダイボンドでき、また、ダイボンドした状態において、半導体チップ5の端面から接着剤がほとんどはみ出さない。なお、半導体チップ5の下面に個片1aが付着するように、あらかじめ基材フィルム2と粘着材層1との間に、UV(紫外線)や熱で発泡する材料層を形成しておき、半導体チップ5をピックアップする直前に、UVや熱を加えることが望ましい。これにより、基材フィルム2側の接着力が、半導体チップ5の裏面側の接着力よりも弱くなるので、確実に半導体チップ5の裏面に接着剤の個片1aが均一に付着する。
上記では、半導体チップをダイボンドする構成について説明したが、カメラモジュールをダイボンドする場合も略同様に適用できる。
図2は、本実施形態に係るカメラモジュールのダイボンド工程を示す断面図である。図2(a)および(b)は、図1(a)および(b)と同様であり、粘着材層1を裁断治具4で裁断する工程を示している。
続いて、図2(c)に示すように、カメラモジュールトレイ15に入れられたカメラモジュール16を、カメラモジュール移動治具8によって、裁断された接着剤の個片1a上に載置する。図1(d)は、個片1a上へのカメラモジュール16の載置が完了した状態を示している。
続いて、図2(e)に示すように、個片1a上に載置されたカメラモジュール16を、カメラモジュール移動治具8によって、固定基材18上に実装されたセンサーCSPチップ17上へボンディングする。このとき、カメラモジュール16の裏面には、接着剤の個片1aが付着しているので、容易にボンディングできる。なお、図1(f)に示す場合と同様、基材フィルム2側の接着力をカメラモジュール16の裏面側の接着力よりも弱くすることが望ましい。
(変形例1)
なお、市販されているダイボンドテープの大きさは一様ではなく、ダイボンドテープの粘着材層の幅はリングフレームの直径より大きくてもよい。
なお、市販されているダイボンドテープの大きさは一様ではなく、ダイボンドテープの粘着材層の幅はリングフレームの直径より大きくてもよい。
図3は、本実施形態の変形例を示しており、図3(a)に示すダイボンドテープ20は、基材フィルム2上に粘着材層21を設けることにより形成されている。粘着材層21の幅はリングフレーム3の直径よりも大きいため、リングフレーム3は、粘着材層21の端部に貼り付けられている。
この場合でも、図1(b)に示す構成と同様に、裁断工程を行うことができる。図3(b)に示すように、粘着材層21を裁断治具4で裁断することにより、図3(c)に示すように、粘着材層21を接着剤の個片21aに分断することができる。その後、図1(d)〜(f)または図2(c)〜(e)に示す工程に移行する。
(変形例2)
図1(b)に示す、裁断治具4による裁断において、裁断後に接着剤の個片の一部が裁断治具4に付着してしまうと、基材フィルム2上の接着剤の個片は均一とならない。このまま、図1(e)に示すように、接着剤の個片1a上に半導体チップ5を載置した場合、半導体チップ5の裏面に均一に個片1aが付着しないおそれがあり、傾斜の少ないダイボンドが困難となる。
図1(b)に示す、裁断治具4による裁断において、裁断後に接着剤の個片の一部が裁断治具4に付着してしまうと、基材フィルム2上の接着剤の個片は均一とならない。このまま、図1(e)に示すように、接着剤の個片1a上に半導体チップ5を載置した場合、半導体チップ5の裏面に均一に個片1aが付着しないおそれがあり、傾斜の少ないダイボンドが困難となる。
そこで、図4(a)に示すように、粘着材層を設けていない基材フィルム2をリングフレーム3に貼り付けておく。続いて、図4(b)に示すように、ダイボンドテープ10のうち粘着材層1を裁断した接着剤の個片1aを粘着材移動治具9によって、基材フィルム2上に順次配置する。これにより、図4(c)に示すように、接着剤の個片1aは、基材フィルム2上に均一に配置され、その後、図1(d)〜(f)または図2(c)〜(e)に示す工程に移行する。
このように、図4に示す構成は、裁断した接着剤の個片1aを、別の基材フィルム2上に再配置するため、工程数は増加するものの、傾斜の少ないダイボンドを実現できる。また、再配置型設備を利用する場合、基材フィルム2を別途設けるためのコストが少なくてすむ。なお、別途設けられた基材フィルム2は、平面を有する平板等であってもよい。
(実施形態の総括)
本実施形態では、半導体チップおよびカメラモジュールをダイボンドする構成について説明したが、これに限定されず、MEMSをダイボンドする場合にも適用可能である。また、本実施形態では、半導体チップおよびカメラモジュールを基板やCSPにダイボンドする構成について説明したが、これに限定されず、リードフレーム等にダイボンドする場合も適用可能である。
本実施形態では、半導体チップおよびカメラモジュールをダイボンドする構成について説明したが、これに限定されず、MEMSをダイボンドする場合にも適用可能である。また、本実施形態では、半導体チップおよびカメラモジュールを基板やCSPにダイボンドする構成について説明したが、これに限定されず、リードフレーム等にダイボンドする場合も適用可能である。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、電子素子をダイボンド位置に接着する用途に好適に適用できる。
1 粘着材層
1a 接着剤の個片
2 基材フィルム
4 裁断治具
5 半導体チップ
10 ダイボンドテープ
14 基板
16 カメラモジュール(固体撮像素子)
17 センサーCSPチップ(CSPデバイス)
20 ダイボンドテープ
21a 接着剤の個片
1a 接着剤の個片
2 基材フィルム
4 裁断治具
5 半導体チップ
10 ダイボンドテープ
14 基板
16 カメラモジュール(固体撮像素子)
17 センサーCSPチップ(CSPデバイス)
20 ダイボンドテープ
21a 接着剤の個片
Claims (14)
- 電子素子をダイボンドするダイボンド工程を有する半導体装置の製造方法において、
上記ダイボンド工程は、
基材フィルム上に粘着材層が形成されているダイボンドテープのうち、上記粘着材層を接着剤の個片に分断する分断工程と、
上記個片上に上記電子素子を載置する載置工程と、
上記個片上に載置した上記電子素子をピックアップして、ダイボンド位置に接着する接着工程とを含むことを特徴とする半導体装置の製造方法。 - 上記粘着材層の面積は、上記電子素子の下面よりも大きく、
上記個片は、上記電子素子の下面よりも小さいことを特徴とする請求項1に記載の半導体装置の製造方法。 - 上記分断工程では、
上記粘着材層を、裁断治具を用いてプレス加工にて上記接着剤の個片に分断することを特徴とする請求項1または2に記載の半導体装置の製造方法。 - 上記裁断治具の上記粘着材層との接触部分には、当該接触部分と粘着材層との接着力を弱める物質が塗布されていることを特徴とする請求項3に記載の半導体装置の製造方法。
- 上記裁断治具は、上記粘着材層を分断後、内部から当該粘着材層に向けて液体を流出させることを特徴とする請求項3または4に記載の半導体装置の製造方法。
- 上記分断工程では、
上記粘着材層を感光させることによって、上記接着剤の個片に分断することを特徴とする請求項1または2に記載の半導体装置の製造方法。 - 上記ダイボンドテープは、上記基材フィルムと上記粘着材層との間に、紫外線の照射または加熱により発泡する材料層が形成されており、
上記ダイボンド工程は、上記接着工程に先立って、上記材料層を発泡させる工程を有することを特徴とする請求項1〜6のいずれか1項に記載の半導体装置の製造方法。 - 上記ダイボンド工程は、
上記載置工程に先立って、上記分断工程において分断された上記個片をピックアップして、上記ダイボンドテープとは異なる平面上に配置する工程を有することを特徴とする請求項1〜7のいずれか1項に記載の半導体装置の製造方法。 - 上記ダイボンド工程は、上記分断工程の代わりに、
印刷によって基材フィルム上に接着剤の個片を形成する工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 上記電子素子は、ダイシングされた半導体チップであることを特徴とする請求項1〜9のいずれか1項に記載の半導体装置の製造方法。
- 上記ダイボンド位置は、基板上であることを特徴とする請求項10に記載の半導体装置の製造方法。
- 上記載置工程では、
上記半導体チップのうち良品のみを上記個片上に載置することを特徴とする請求項10または11に記載の半導体装置の製造方法。 - 上記電子素子は、固体撮像素子であることを特徴とする請求項1〜9のいずれか1項に記載の半導体装置の製造方法。
- 上記ダイボンド位置は、CSPデバイス上であることを特徴とする請求項13に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008003703A JP2009170470A (ja) | 2008-01-10 | 2008-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008003703A JP2009170470A (ja) | 2008-01-10 | 2008-01-10 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009170470A true JP2009170470A (ja) | 2009-07-30 |
Family
ID=40971362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008003703A Pending JP2009170470A (ja) | 2008-01-10 | 2008-01-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009170470A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021039565A1 (ja) * | 2019-08-26 | 2021-03-04 | リンテック株式会社 | 積層体の製造方法 |
WO2021039566A1 (ja) * | 2019-08-26 | 2021-03-04 | リンテック株式会社 | 積層体の製造方法 |
-
2008
- 2008-01-10 JP JP2008003703A patent/JP2009170470A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021039565A1 (ja) * | 2019-08-26 | 2021-03-04 | リンテック株式会社 | 積層体の製造方法 |
WO2021039566A1 (ja) * | 2019-08-26 | 2021-03-04 | リンテック株式会社 | 積層体の製造方法 |
EP4000769A4 (en) * | 2019-08-26 | 2023-08-16 | Lintec Corporation | LAMINATE MANUFACTURING PROCESS |
EP3998127A4 (en) * | 2019-08-26 | 2023-08-16 | LINTEC Corporation | PROCESS FOR MAKING A LAMINATE |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3402676B1 (en) | Placing ultra-small or ultra-thin discrete components | |
JP4714950B2 (ja) | エキスパンドリング、及び該エキスパンドリングを使用した基板の分割方法 | |
JP3553551B2 (ja) | 半導体ウェハを用いた半導体装置の製造方法 | |
US9418894B2 (en) | Electronic die singulation method | |
JP2007250598A (ja) | 半導体装置の製造方法 | |
CN101529575A (zh) | 芯片的拾取方法及拾取装置 | |
JP2008270345A (ja) | 接着剤付きチップの製造方法 | |
JP2006190975A (ja) | ウェハレベルパッケージの封止材充填構造、及びその方法 | |
JP2006332078A (ja) | 半導体チップの製造方法 | |
JP2002076096A (ja) | 半導体素子のピックアップ方法 | |
JP2004207719A (ja) | 半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置 | |
US7863104B2 (en) | Method of producing a thin semiconductor chip | |
KR20140107141A (ko) | 반도체 칩의 제조 방법 | |
JP6033116B2 (ja) | 積層ウェーハの加工方法および粘着シート | |
JP2009152493A (ja) | 半導体装置の製造方法 | |
JP2005228794A (ja) | チップ製造方法 | |
JP5714318B2 (ja) | ウエハマウント作製方法 | |
JP2007036074A (ja) | 半導体装置の製造方法 | |
JP2009170470A (ja) | 半導体装置の製造方法 | |
US8580070B2 (en) | Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer | |
JP2005045023A (ja) | 半導体装置の製造方法および半導体製造装置 | |
JP2007180252A (ja) | 半導体装置の製造方法 | |
KR101449909B1 (ko) | 캐리어 지지 테이프로부터 접착제 필름의 잘려진 스크랩을 제거하는 방법 | |
US7465368B2 (en) | Die molding for flip chip molded matrix array package using UV curable tape | |
US20060030130A1 (en) | Method of dicing a wafer |