JP2004207719A - 半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置 - Google Patents

半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置 Download PDF

Info

Publication number
JP2004207719A
JP2004207719A JP2003417231A JP2003417231A JP2004207719A JP 2004207719 A JP2004207719 A JP 2004207719A JP 2003417231 A JP2003417231 A JP 2003417231A JP 2003417231 A JP2003417231 A JP 2003417231A JP 2004207719 A JP2004207719 A JP 2004207719A
Authority
JP
Japan
Prior art keywords
tape
protective tape
semiconductor package
wafer
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003417231A
Other languages
English (en)
Inventor
Cheol-Joon Yoo
哲準 劉
Ki-Kwon Jeong
起権 丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004207719A publication Critical patent/JP2004207719A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/942—Means for delaminating semiconductive product with reorientation means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53191—Means to apply vacuum directly to position or hold work part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置を提供する。
【解決手段】 保護テープが付着されたウェーハを切断して個別チップに分離した状態で半導体パッケージ製造用骨格材に接着させた後、保護テープを個別的に除去する方法及び装置。保護テープを除去せずにダイ接着工程を行うことによって半導体チップを損傷することなくチップを分離できる。
【選択図】 図１２

Description

半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置に係り、特に保護テープを付着した状態でダイ接着工程を進行し、個別チップから保護テープを除去する半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置に関する。
一般的に、半導体製造工程は素子形成工程、パッケージ工程、検査工程に大きく分類される。このような工程のうちパッケージ工程は、ウェーハのチップを個別的に分離するためにウェーハを切断する切断工程、分離された個別チップをリードフレームのダイパッドに接着するダイ接着工程、チップのボンディングパッドをリードフレームのリードに電気的に連結するワイヤボンディング工程、ワイヤボンディングされたチップを成形樹脂に成形する成形工程、成形樹脂の外部に突出されたリードをメッキする半田付け工程、半田付けされたリードを所望の形態に折曲／切断工程及びパッケージ別に分離するシングレーション工程に分類される。
以下、添付された図面を参照して半導体パッケージの組立て方法について説明する。図１ないし図４は、従来の半導体パッケージの組立て方法を説明する断面図及び斜視図である。
図１ないし図４を参照すれば、ウェーハ１０の上面に回路領域を保護できる保護テープ１２を付着する。次いで、下面研磨工程を行った後、ウェーハ１０は接着テープ２４によってジグ（図示せず）に固定される。保護テープ１２を除去する。ウェーハ１０が固定された前記ジグは、移送装置（図示せず）によってウェーハ切断設備５０に移送される。次いで、ウェーハ１０はウェーハ切断設備５０の本体２０の真空プレート２２にローディングされる。この時、接着テープ２４は切断工程が進行される時、個別チップ１０’が離脱することを防止する。
ここで、本体２０の上部にはウェーハ１０の上面に形成されたスクライブライン２６に沿ってウェーハ１０を切断してそれを個別チップ１０’に分離するブレード２８が配置される。ブレード２８は、下方に移動してウェーハ１０のスクライブライン２６と相接すると同時に回転モータ（図示せず）によって回転しつつ移動する。図２Ｂに示されたようにウェーハ１０はブレード２８の回転によって各々の個別チップ１０’に分離される。このような過程を通じてウェーハ１０の切断工程が完了する。
ウェーハ１０が個別チップ１０’に分離されれば、ダイ接着設備（図示せず）に装着されたピックアップコレット３０がウェーハ１０上に移動する。分離された個別チップ１０’に接触されたピックアップコレット３０は個別チップ１０’を真空吸着して接着テープ２４から分離させる。ダイ接着設備は、個別チップ１０’を半導体パッケージ製造用骨格材４０のチップパッドに整合する。次いで、接着剤及び接着用部材の硬化のためにキュアリングすることによってダイ接着工程を完了する。
図５は、従来の半導体パッケージの組立て方法を簡略に説明するフローチャートである。図５によれば、ウェーハ１０の上面に保護テープを付着する（Ｓ６０）。次いで、接着テープ２４によってウェーハ１０をジグに固定する（Ｓ６５）。保護テープ１２を除去する（Ｓ７０）。そして、ウェーハ１０を切断して個別チップ１０’に分離する（Ｓ７５）。個別チップ１０’についてダイ接着工程を行う（Ｓ８０）。
しかし、ピックアップコレット３０によって個別チップ１０’を接着テープ２４から分離する時、チップ１０’にクラックが発生する。特に、ウェーハ１０はＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＴＳＯＪ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−ｌｅａｄ）を適用するために下面研磨工程を進行して厚さを薄くする。ウェーハ１０の厚さが薄くなれば、このようなクラックの不良はさらに発生する。また、このような現象は、チップのサイズが大きくなるにつれてもさらに増加する。
本発明が解決しようとする技術的課題は、チップの損傷のない半導体パッケージの組立て方法を提供することである。
また、本発明が解決しようとする他の技術的課題は、チップの損傷のない半導体パッケージ工程の保護テープの除去装置を提供することである。
前記課題を達成するための本発明による半導体パッケージの組立て方法は、まずウェーハの上面に回路領域を保護できる保護テープを付着する。次いで、前記ウェーハを下部にウェーハ支持用接着テープが付着されたジグに付着する。また、前記ウェーハを切断して単位チップに分離し、前記個別チップを半導体パッケージ製造用骨格材に接着させる。次いで、前記半導体パッケージ製造用骨格材で前記保護テープの接着力を弱化させる。最後に、前記保護テープを前記個別チップから除去する段階を含む。
本発明の半導体パッケージの組立て方法によれば、前記ウェーハの厚さは２００μｍ以下である。
本発明の半導体パッケージの組立て方法によれば、前記半導体パッケージ製造用骨格材はリードを外部連結端子として使用するリードフレームであるか、半田ボールを外部連結端子として使用する基板でありうる。
本発明の半導体パッケージの組立て方法によれば、前記保護テープの接着力は紫外線や熱によって弱まる。また、前記保護テープは前記個別チップのパターンを認識できるように透明であることが望ましい。また、前記保護テープの厚さは５００μｍ以下であることが望ましい。前記保護テープの厚さは前記ウェーハが薄くなるほど薄いものを使用するか、または前記ウェーハが厚くなるほど厚いものを使用することが望ましい。
本発明の半導体パッケージの組立て方法によれば、前記保護テープは接着剤が塗布されたレリーズテープを圧着ピンで圧着するか、または平滑な圧着面を有したローラで圧着して個別チップごとに別途に除去できる。
前記他の課題を達成するための本発明による半導体パッケージ工程の保護テープの除去装置は、保護テープが付着された個別チップが搭載された半導体パッケージ製造用骨格材をローディングする本体と、前記骨格材の上部に位置して前記保護テープを接着させて除去するレリーズテープと、前記レリーズテープを前記保護テープに付着させる圧着手段と、前記骨格材の上部に位置して前記レリーズテープを供給する供給ロールと、前記骨格材の上部に位置して前記レリーズテープを巻き取る巻取りロールと、を含む。
本発明の保護テープの除去装置によれば、前記圧着手段は下方に移動して前記レリーズテープに前記保護テープを圧着する圧着ピンであるか、回転しつつ前記レリーズテープに前記保護テープを圧着する圧着面を有した圧着ローラでありうる。
本発明の保護テープの除去装置によれば、前記供給ロールと前記巻取りロール間に前記レリーズテープの張力を維持するためのガイドローラをさらに備えられる。
本発明による半導体パッケージの組立て方法及び保護テープの除去装置によれば、保護テープを除去せずにダイ接着工程を行うことによってチップの損傷なしにチップを分離できる。
以下、添付された図面を参照して、本発明をより詳細に説明する。本発明は、下記の実施例に限定されず、相異なる多様な形態に具現でき、本実施例は単に本発明の開示を完全にし、当業者に特許請求の範囲を完全に説明するために提供されるものである。したがって、図面での要素の形状は、さらに明確な説明を強調するために誇張されたものであり、図面上で同じ符号で表示された要素は同じ要素を意味する。説明の便宜のために本発明の実施例は半導体パッケージの組立て方法及び保護テープを除去する装置に分けて説明する。
＜半導体パッケージの組立て方法＞
図６は、本発明の実施例による半導体パッケージの組立て方法を簡略に説明したフローチャートである。図７ないし図１０は、本発明による半導体パッケージの組立て方法を説明する断面図である。
図６ないし図１０によれば、ウェーハ２０４の上面に保護テープ２０６を付着する（Ｓ１００）。次いで、接着テープ２００によってウェーハ２０４をジグ２０２に固定する（Ｓ１１０）。ウェーハ２０４を切断して個別チップ２０４’に分離する（Ｓ１２０）。個別チップ２０４’についてダイ接着工程を行う（Ｓ１３０）。次いで、保護テープ２０６’を除去する（Ｓ１４０）。本発明の実施例が従来に比べて異なる点は保護テープ２０６’を除去しない状態でダイ接着工程を行うことである。
図７ないし図１０を参照すれば、ウェーハ２０４の上面に回路領域を保護できる保護テープ２０６を付着する。次いで、下面研磨工程を行った後、ウェーハ２０４は接着テープ２００によってジグ２０２に固定される。ウェーハ２０４が固定されたジグ２０２は移送装置（図示せず）によってウェーハ切断設備（図２参照）に移送される。次いで、ウェーハ２０４はブレード２０８によって個別チップ２０４’に分離される。接着テープ２００は、切断工程が進行される時、個別チップ２０４’が離脱することを防止する。
ここで、保護テープ２０４は、ベースフィルムに熱または紫外線（ＵＶ：Ｕｌｔｒａ Ｖｉｏｌｅｔ）によって接着力が調節される成分が塗布されている。本発明の実施例ではＵＶテープが使われた。ＵＶテープの保護テープ２０６は、他の種類のテープに比べてテープの除去後に個別チップ２０４’上に接着異物がほとんど存在しない。
保護テープ２０６は、ウェーハ切断工程時に個別チップ２０４’の上面のパターンを認識を容易にするために透明であることが望ましい。また、保護テープ２０６は、個別チップ２０４’を接着テープ２００から分離する時、個別チップ２０４’の破損を防止するために５００μｍ以下の厚さのものを使用する。例えば、チップのサイズが小さければ相対的に薄いテープ２０６を使用し、チップのサイズが大きければ厚いテープ２０６を使用する。
ウェーハ２０４が個別チップ２０４’に分離されれば、ダイ接着設備（図示せず）に装着されたピックアップコレット（図３ａ参照）が個別チップ２０４’に移動する。分離された個別チップ２０４’に接触した前記ピックアップコレットは、個別チップ２０４’を真空吸着して接着テープ２００から分離させる。ダイ接着設備は、個別チップ２０４’を半導体パッケージ製造用骨格材２１０のチップパッドに整合する。次いで、接着剤及び接着用部材の硬化のためにキュアリングすることによってダイ接着工程を完了する。半導体パッケージ製造用骨格材２１０は、リードを外部連結端子として使用するリードフレームであるか、半田ボールを外部連結端子として使用する基板でありうる。場合によって、前記キュアリング工程は、保護テープ２０６’を除去した後に行える。
次いで、保護テープ２０６’の接着力を紫外線や熱によって弱化させる。本発明の実施例で使われたＵＶテープの保護テープ２０６’の接着力を弱化させるためにＵＶランプ２１２を使用する。例えば、水銀灯から発生する５００ｊｏｕｌｅ光量を厚さ１３０μｍないし１５０μｍの保護テープ２０６’上に約８秒程度照射する。ＵＶテープは接着剤内の構成成分のうちフォトイニシエータが反応して周辺の接着成分を硬化させることによって接着力が弱まる。接着力の弱まった保護テープ２０６’は、除去装置によって個別チップ２０２’から除去される。保護テープ２０６’を除去する装置については後述する。
本発明の実施例によるウェーハ２０４の厚さは、２００μｍ以下であることがさらに効果的である。本発明の実施例で使われたウェーハ２０４の厚さは５０μｍである。したがって、本発明の実施例によれば、チップの損傷なしに半導体パッケージ工程でチップを分離できた。
＜保護テープの除去装置＞
図１１及び図１２は、本発明の実施例による半導体パッケージ工程の保護テープの除去装置を説明する断面図である。
図１１及び図１２を参照すれば、除去装置は保護テープ２０６’を付着した個別チップ２０４’が接着された半導体パッケージ製造用骨格材２１０を載置する本体３０２と、骨格材２１０の上部に位置して保護テープ２０６’の上面に付着されるレリーズテープ３０８と、レリーズテープ３０８を保護テープ２０６’に付着させる圧着手段及び骨格材２１０の上部に位置してレリーズテープ３０８を供給する供給ロール３０４と、骨格材２１０の上部に位置してレリーズテープ３０８を巻き取る巻取りロール３０６と、供給ロール３０４と巻取りロール３０６間にレリーズテープ３０８の張力を維持するためのガイドローラ３１２と、を含む。
前記圧着手段は、下方に移動してレリーズテープ３０８に保護テープ２０６’を圧着する圧着ピン３１０と、回転しつつレリーズテープ３０８に保護テープ２０６’を圧着する圧着面３１６を有した圧着ローラ３１４とでありうる。圧着ピン３１０の断面積及び圧着面３１６の面積は、個別チップ２０４’のサイズによって変わる。また、保護テープ２０６’が付着されるレリーズテープ３０８の一面には接着剤が塗布されている。
保護テープ２０６’の除去方法を説明する。供給ロール３０４でレリーズテープ３０８を供給する。レリーズテープ３０８は、ガイドローラ２１２によって支持されつつ巻取りロール３０６に巻き取られる。圧着ピン３１０の場合、圧着ピン３１０は、下方に移動してレリーズテープ３０８を押さえて保護テープ２０６’を付着する。圧着ピン３１０が上方に移動すれば、レリーズテープ３０８の進行によって保護テープ２０６’は除去される。
圧着ローラ３１４の場合、圧着ローラ３１４は、回転しつつ圧着面３１６に押さえられたレリーズテープ３０８に保護テープ２０６’を付着させる。レリーズテープ３０８が巻取りロール３０６に向けて進行するにつれて保護テープ２０６’は除去される。この方法は骨格材２１０上に多数のチップ２０４’が存在する場合に効率的な除去手段である。場合によって、圧着ローラ３１４の回転中心を偏心できる。また、圧着ローラ３１４の直径及び回転速度は必要に応じて適切に設定できる。
＜変形例＞
前述した本発明の実施例ではレリーズテープを利用した保護テープの除去装置にだけ限定して説明した。しかし、保護テープを除去する方法には一定の制限がない。例えば、本発明の変形例を説明する。
図１３は、真空で吸着して保護テープを除去する装置を説明する断面図である。
図１３を参照すれば、除去装置は保護テープ２０６’を付着した個別チップ２０４’が接着された半導体パッケージ製造用骨格材２１０をローディングする本体３０２及び真空吸着部３１８を備える。真空吸着部３１８は、紫外線や熱によって接着力が弱まった保護テープ２０６’に移動する。次いで、保護テープ２０６’を吸着する。場合によっては、真空吸着部３１８をダイ接着設備に２つ以上装着できる。
以上、本発明を詳細に説明したが、本発明は前記実施例に限定されず、当業者によって多くの変形及び改良が可能である。
本発明は半導体チップをリードフレームや印刷回路基板上に搭載して加工する半導体組立て工程中、ウェーハの切断工程から封止樹脂を利用した密封工程前まで利用されうる。
従来の半導体パッケージの組立て方法を説明する断面図である。 従来の半導体パッケージの組立て方法を説明する斜視図である。 従来の半導体パッケージの組立て方法を説明する断面図である。 従来の半導体パッケージの組立て方法を説明する斜視図である。 従来の半導体パッケージの組立て方法を説明する断面図である。 従来の半導体パッケージの組立て方法を説明する断面図である。 従来の半導体パッケージの組立て方法を説明するフローチャートである。 本発明による半導体パッケージの組立て方法を説明するフローチャートである。 本発明による半導体パッケージの組立て方法を説明する断面図である。 本発明による半導体パッケージの組立て方法を説明する断面図である。 本発明による半導体パッケージの組立て方法を説明する断面図である。 本発明による半導体パッケージの組立て方法を説明する断面図である。 本発明による半導体パッケージ工程の保護テープの除去装置を説明する断面図である。 本発明による半導体パッケージ工程の保護テープの除去装置を説明する断面図である。 本発明の変形例による半導体パッケージ工程の保護テープの除去装置を説明する断面図である。
符号の説明
２０４’ 個別チップ
２０６’ 保護テーブ
２１０ 骨格材
３０２ 本体
３０４ 供給ロール
３０６ 巻取りロール
３０８ レリーズテープ
３１４ 圧着ローラ
３１６ 圧着面

Claims (20)

  1. ウェーハの上面に回路領域を保護できる保護テープを付着する段階と、
    前記ウェーハを切断して単位チップに分離する段階と、
    前記個別チップを半導体パッケージ製造用骨格材に接着させる段階と、
    前記半導体パッケージ製造用骨格材で前記保護テープの接着力を弱化させる段階と、
    前記保護テープを前記個別チップから除去する段階と、を含むことを特徴とする個別チップから保護テープを除去する半導体パッケージの組立て方法。
  2. 前記保護テープを付着する段階以後に前記ウェーハの下面を研磨する段階をさらに行うことを特徴とする請求項１に記載の個別チップから保護テープを除去する半導体パッケージの組立て方法。
  3. 前記下面が研磨されたウェーハの厚さは、２００μｍ以下であることを特徴とする請求項２に記載の個別チップから保護テープを除去する半導体パッケージの組立て方法。
  4. 前記半導体パッケージ製造用骨格材は、リードを外部連結端子として使用するリードフレームであることを特徴とする請求項１に記載の個別チップから保護テープを除去する半導体パッケージの組立て方法。
  5. 前記半導体パッケージ製造用骨格材は、半田ボールを外部連結端子として使用する基板であることを特徴とする請求項１に記載の個別チップから保護テープを除去する半導体パッケージの組立て方法。
  6. 前記保護テープの接着力は、紫外線によって弱まることを特徴とする請求項１に記載の個別チップから保護テープを除去する半導体パッケージの組立て方法。
  7. 前記保護テープの接着力は、熱によって弱まることを特徴とする請求項１に記載の個別チップから保護テープを除去する半導体パッケージの組立て方法。
  8. 前記保護テープは、前記チップのパターンを認識できるように透明であることを特徴とする請求項１に記載の個別チップから保護テープを除去する半導体パッケージの組立て方法。
  9. 前記保護テープの厚さは、５００μｍ以下であることを特徴とする請求項１に記載の個別チップから保護テープを除去する半導体パッケージの組立て方法。
  10. 前記保護テープと前記ウェーハとの厚さ比率は１：１〜１：１０の範囲であることを特徴とする請求項９に記載の個別チップから保護テープを除去する半導体パッケージの組立て方法。
  11. 前記保護テープの厚さは、前記ウェーハの厚さによって変化することを特徴とする請求項９に記載の個別チップから保護テープを除去する半導体パッケージの組立て方法。
  12. 前記保護テープを個別チップごとに除去する方法は、真空で吸着して除去することを特徴とする請求項１に記載の個別チップから保護テープを除去する半導体パッケージの組立て方法。
  13. 前記保護テープを個別チップごとに除去する方法は、接着剤が塗布されたレリーズテープを圧着ピンで圧着して除去することを特徴とする請求項１に記載の個別チップから保護テープを除去する半導体パッケージの組立て方法。
  14. 前記保護テープを個別チップごとに除去する方法は、接着剤が塗布されたレリーズテープを平滑な圧着面を有した圧着ローラで圧着して除去することを特徴とする請求項１に記載の個別チップから保護テープを除去する半導体パッケージの組立て方法。
  15. 保護テープが付着された個別チップが搭載された半導体パッケージ製造用骨格材をローディングする本体と、
    前記骨格材の上部に位置して前記保護テープを接着させて除去するレリーズテープと、
    前記レリーズテープを前記保護テープに付着させる圧着手段と、
    前記骨格材の上部に位置して前記レリーズテープを供給する供給ロールと、
    前記骨格材の上部に位置して前記レリーズテープを巻取る巻取りロールと、を含むことを特徴とする半導体パッケージング工程の保護テープの除去装置。
  16. 前記レリーズテープの一面には接着剤が塗布されたことを特徴とする請求項１５に記載の半導体パッケージング工程の保護テープの除去装置。
  17. 前記圧着手段は、下方に移動して前記レリーズテープに前記保護テープを圧着する圧着ピンであることを特徴とする請求項１５に記載の半導体パッケージング工程の保護テープの除去装置。
  18. 前記圧着手段は、回転しつつ前記レリーズテープに前記保護テープを圧着する圧着面を有した圧着ローラであることを特徴とする請求項１５に記載の半導体パッケージング工程の保護テープの除去装置。
  19. 前記供給ロールと前記巻取りロール間に前記レリーズテープの張力を維持するためのガイドローラをさらに備えることを特徴とする請求項１５に記載の半導体パッケージング工程の保護テープの除去装置。
  20. 前記骨格材は、リードフレームあるいは回路パターンを有する基板であることを特徴とする請求項１５に記載の半導体パッケージング工程の保護テープの除去装置。
JP2003417231A 2002-12-23 2003-12-15 半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置 Pending JP2004207719A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0082672A KR100486290B1 (ko) 2002-12-23 2002-12-23 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치

Publications (1)

Publication Number Publication Date
JP2004207719A true JP2004207719A (ja) 2004-07-22

Family

ID=32588885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003417231A Pending JP2004207719A (ja) 2002-12-23 2003-12-15 半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置

Country Status (3)

Country Link
US (1) US7129118B2 (ja)
JP (1) JP2004207719A (ja)
KR (1) KR100486290B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109869A (ja) * 2005-10-13 2007-04-26 Lintec Corp 転着装置及び転着方法
US8513793B2 (en) 2010-07-16 2013-08-20 Samsung Electronics Co., Ltd. Stacked semiconductor package and method of fabricating the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532287B1 (ko) * 2003-09-17 2005-11-29 삼성전자주식회사 휴대용 카메라 모듈의 미세 이물질 제거 장치 및 방법
US7265032B2 (en) * 2003-09-30 2007-09-04 Intel Corporation Protective layer during scribing
US7465368B2 (en) * 2003-12-24 2008-12-16 Intel Corporation Die molding for flip chip molded matrix array package using UV curable tape
US6974726B2 (en) * 2003-12-30 2005-12-13 Intel Corporation Silicon wafer with soluble protective coating
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
US20050249945A1 (en) * 2004-05-10 2005-11-10 Wen Kun Yang Manufacturing tool for wafer level package and method of placing dies
US20060289966A1 (en) * 2005-06-22 2006-12-28 Dani Ashay A Silicon wafer with non-soluble protective coating
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
JP2007235068A (ja) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd ウェーハ加工方法
TW200832532A (en) * 2007-01-23 2008-08-01 Advanced Semiconductor Eng Method for cutting a wafer and method for manufacturing semiconductor package by using multiple tape
US7825010B2 (en) * 2007-06-07 2010-11-02 Micron Technology, Inc. Die singulation methods
CN101796481B (zh) * 2007-08-31 2012-07-04 应用材料公司 光电生产线
KR100921952B1 (ko) * 2008-02-28 2009-10-15 주식회사 힘스 반도체칩 카트리지와 이를 이용한 본딩장치
CN101533783B (zh) * 2008-03-13 2011-05-04 上海凯虹电子有限公司 薄型四侧扁平无引脚封装方法
FR2940486B1 (fr) * 2008-12-22 2011-02-11 Commissariat Energie Atomique Procede de fabrication d'un assemblage de puces a moyens d'emission-reception radiofrequence reliees mecaniquement au moyen d'un ruban et assemblage
US8232140B2 (en) * 2009-03-27 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for ultra thin wafer handling and processing
KR101125689B1 (ko) 2010-03-12 2012-03-27 주식회사 프로텍 Ｌｅｄ 웨이퍼 디본더
US8574931B2 (en) * 2011-04-01 2013-11-05 Texas Instruments Incorporated Singulation and strip testing of no-lead integrated circuit packages without tape frame
KR101879029B1 (ko) * 2016-01-22 2018-07-16 양진석 선택적 전사방식에 의한 칩 이송장치 및 이송방법
KR101799386B1 (ko) 2016-06-27 2017-11-22 (주)에스에스피 반도체 패키지 보호테이프 제거장치용 테이프제거모듈
KR102158450B1 (ko) * 2020-06-08 2020-09-22 (주)네온테크 전자부품 분리장치 및 분리방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61180442A (ja) * 1985-02-05 1986-08-13 Toshiba Corp 半導体装置の製造方法
JPH01272129A (ja) * 1987-11-28 1989-10-31 Nitto Denko Corp 保護フイルムの剥離方法
JPH0367442U (ja) * 1989-11-07 1991-07-01
JPH08195362A (ja) * 1995-01-17 1996-07-30 Sony Corp 部材の製造方法
JPH09330940A (ja) * 1996-06-13 1997-12-22 Sony Corp 半導体装置の製造方法
JPH1117158A (ja) * 1997-06-20 1999-01-22 Nec Corp 固体撮像素子の組立方法
JPH11204551A (ja) * 1998-01-19 1999-07-30 Sony Corp 半導体装置の製造方法
JP2001044144A (ja) * 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001053087A (ja) * 1999-08-16 2001-02-23 Shinkawa Ltd 半導体装置の組立方法及び半導体装置
JP2003209073A (ja) * 2002-01-17 2003-07-25 Lintec Corp 半導体ウエハの加工方法
JP2004063799A (ja) * 2002-07-29 2004-02-26 Sony Corp 半導体装置の製造方法
JP2004128020A (ja) * 2002-09-30 2004-04-22 Lintec Corp 保護テープの剥離装置および保護テープの剥離方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285433A (en) * 1979-12-19 1981-08-25 Western Electric Co., Inc. Method and apparatus for removing dice from a severed wafer
US5480842A (en) * 1994-04-11 1996-01-02 At&T Corp. Method for fabricating thin, strong, and flexible die for smart cards
KR19990069593A (ko) 1998-02-11 1999-09-06 윤종용 웨이퍼 소잉 장치 및 이를 이용한 웨이퍼 소잉 방법
US6202292B1 (en) * 1998-08-26 2001-03-20 Micron Technology, Inc. Apparatus for removing carrier film from a semiconductor die
JP3865184B2 (ja) * 1999-04-22 2007-01-10 富士通株式会社 半導体装置の製造方法
JP3485525B2 (ja) * 2000-07-06 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
TW498470B (en) * 2001-05-25 2002-08-11 Siliconware Precision Industries Co Ltd Semiconductor packaging with stacked chips
US6624048B1 (en) * 2001-12-05 2003-09-23 Lsi Logic Corporation Die attach back grinding
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61180442A (ja) * 1985-02-05 1986-08-13 Toshiba Corp 半導体装置の製造方法
JPH01272129A (ja) * 1987-11-28 1989-10-31 Nitto Denko Corp 保護フイルムの剥離方法
JPH0367442U (ja) * 1989-11-07 1991-07-01
JPH08195362A (ja) * 1995-01-17 1996-07-30 Sony Corp 部材の製造方法
JPH09330940A (ja) * 1996-06-13 1997-12-22 Sony Corp 半導体装置の製造方法
JPH1117158A (ja) * 1997-06-20 1999-01-22 Nec Corp 固体撮像素子の組立方法
JPH11204551A (ja) * 1998-01-19 1999-07-30 Sony Corp 半導体装置の製造方法
JP2001044144A (ja) * 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001053087A (ja) * 1999-08-16 2001-02-23 Shinkawa Ltd 半導体装置の組立方法及び半導体装置
JP2003209073A (ja) * 2002-01-17 2003-07-25 Lintec Corp 半導体ウエハの加工方法
JP2004063799A (ja) * 2002-07-29 2004-02-26 Sony Corp 半導体装置の製造方法
JP2004128020A (ja) * 2002-09-30 2004-04-22 Lintec Corp 保護テープの剥離装置および保護テープの剥離方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109869A (ja) * 2005-10-13 2007-04-26 Lintec Corp 転着装置及び転着方法
JP4739900B2 (ja) * 2005-10-13 2011-08-03 リンテック株式会社 転着装置及び転着方法
US8513793B2 (en) 2010-07-16 2013-08-20 Samsung Electronics Co., Ltd. Stacked semiconductor package and method of fabricating the same

Also Published As

Publication number Publication date
US7129118B2 (en) 2006-10-31
KR100486290B1 (ko) 2005-04-29
US20040121514A1 (en) 2004-06-24
KR20040056122A (ko) 2004-06-30

Similar Documents

Publication Publication Date Title
JP2004207719A (ja) 半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置
US9269671B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4151164B2 (ja) 半導体装置の製造方法
KR100337412B1 (ko) 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법
JP5798834B2 (ja) 半導体装置の製造方法
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
JP2004040114A (ja) プレカットダイシングテープと汎用ダイシングテープとをウェーハにマウンティングできるダイシングテープ付着装置及びそれを含むインラインシステム
KR20010051970A (ko) 반도체 장치의 제조방법
JP2000164534A (ja) ウェ―ハの分離装置及び方法
KR20030067562A (ko) 반도체 장치의 제조방법
JPH0582055B2 (ja)
JP2007048876A (ja) 半導体装置の製造方法
JP4636096B2 (ja) 半導体装置およびその製造方法
JP2925074B2 (ja) Ｌｏｃ型半導体チップパッケージ及びその製造方法
US11390519B2 (en) Method for manufacturing a MEMS sensor
US6706560B2 (en) Method of forming heat sink and semiconductor chip assemblies
JP3425315B2 (ja) 半導体装置の製造方法
US20060024944A1 (en) Metal pad of semiconductor device and method for bonding the metal pad
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2009170470A (ja) 半導体装置の製造方法
JP2001077266A (ja) 樹脂封止型半導体装置の製造方法
JP2006237504A (ja) 半導体チップ剥離装置およびそれを用いた半導体装置の製造方法
JP2003007743A (ja) Ｕｖテープ及び半導体集積回路パッケージの製造方法
KR100806839B1 (ko) 반도체 패키지 제조방법
JP2004281660A (ja) 半導体装置の製造方法及び製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110222