JP2925074B2 - Ｌｏｃ型半導体チップパッケージ及びその製造方法 - Google Patents

Ｌｏｃ型半導体チップパッケージ及びその製造方法

Info

Publication number
JP2925074B2
JP2925074B2 JP8296747A JP29674796A JP2925074B2 JP 2925074 B2 JP2925074 B2 JP 2925074B2 JP 8296747 A JP8296747 A JP 8296747A JP 29674796 A JP29674796 A JP 29674796A JP 2925074 B2 JP2925074 B2 JP 2925074B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wafer
adhesive
conductive adhesive
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8296747A
Other languages
English (en)
Other versions
JPH10144703A (ja
Inventor
榮 宰 宋
禎 佑 徐
京 燮 金
世 容 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansei Denshi Co Ltd
Original Assignee
Sansei Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei Denshi Co Ltd filed Critical Sansei Denshi Co Ltd
Priority to JP8296747A priority Critical patent/JP2925074B2/ja
Publication of JPH10144703A publication Critical patent/JPH10144703A/ja
Application granted granted Critical
Publication of JP2925074B2 publication Critical patent/JP2925074B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＯＣ(Lead-On-c
hip)型半導体チップパッケージに関し、より具体的に
は、半導体チップとリードフレームのリードとを接着す
るための接着剤が、ウェーハ状態で半導体チップの活性
面のリード接着領域に塗布され形成されるＬＯＣ型半導
体チップパッケージ及びその製造方法に関する。
【０００２】
【従来の技術】ＬＯＣ型半導体チップパッケージは、半
導体チップをリードフレームパッド（ダイパッド）に取
り付ける代わりにリードフレームのリード部分に取り付
ける構造を有する。リードフレームリードは半導体チッ
プに電気的に接続されなければならないので、内部リー
ド部分は電極パッドが設けられているチップの活性面に
取り付けられる。そこでリードは図１２に示すように半
導体チップの上側に配置される。すなわち、図１２を参
照すると、内部リード１２、外部リード１４、バスバー
１６を含むリードフレーム１０は、半導体チップの上面
に接着剤３０により接着される。リードフレーム１０は
銅合金や鉄合金よりなる。接着剤３０は、内部リード１
２及びバスバー１６を、電極パッド２２が設けられてい
る半導体チップの活性面２４に接着させ、組立工程の間
半導体チップがリードフレームにより支持されるように
する役割をする。
【０００３】内部リード１２及び電極パッド２２は、図
１３に示すように、金又はアルミニウムのボンディング
ワイヤ４０により電気的に連結される。バスバー１６は
半導体チップ２０に電力を安定的に供給するためのリー
ドである。保護用パッケージ胴体５０を形成した後、胴
体から突出した外部リード１４を適切な形態、例えばＪ
字形状に折曲するとＬＯＣ型パッケージが得られる。
【０００４】かかるＬＯＣ型パッケージ技術では半導体
チップのサイズとパッケージサイズの比を向上させるこ
とができるので、小型パッケージ素子の製造が可能にな
る。例えば、一般的な構造を有するパッケージ素子では
パッケージサイズとチップサイズの比が最大６０％、Ｃ
ＯＬ(Chip-On-Lead)型パッケージでは最大７０％である
が、ＬＯＣ型パッケージの場合には最大９０％までサイ
ズ比を高めることができる。また、ＬＯＣ型パッケージ
ではリードフレームパッドを使用しないため、異種物質
間の物理的性質の差異、例えばパッケージ胴体とリード
フレーム間の熱膨張係数の差異等に起因する信頼性低下
を防止することができるという利点を有するので、現在
多くの半導体製造業者が利用している。
【０００５】ＬＯＣ型パッケージに使用される接着剤３
０としては、通常ポリイミドフィルム両面に接着剤、例
えば熱硬化性エポキシ接着剤がコーティングされたポリ
イミド系両面接着テープを使用するが、その製造過程は
次の通りである。まず、ポリイミドフィルムの一面に溶
融状態の接着剤を一定の厚さで均一に塗布する。そして
接着剤が半固体状態になるように硬化させる。次いで、
同様にポリイミドフィルムの他面に溶融状態の接着剤を
塗布し、硬化させる。接着剤が塗布されたポリイミドテ
ープは一定の幅を有するように切断された後、半導体チ
ップ及びリードフレームを取り付けるダイボンディング
工程に移送される。
【０００６】図１４Ａ乃至図１４Ｃは、前記ポリイミド
テープを用いてリードフレームに半導体チップを接着す
る過程を説明するための部分断面図である。内部リード
１２とバスバー１６とを備えるリードフレーム１０と接
着剤３０を、ヒータ６０及びパンチングマシン７０によ
り約２００乃至４００℃の熱を加えながら圧着すること
により、接着剤３０をリードフレーム１０に取り付け
る。この際、パンチングマシン７０は、リードフレーム
の形態に適合するように接着剤の不要な部分をパンチン
グして除去する。半導体チップ２０をヒータブロック８
０上に載置し、半導体チップの活性面にテープを接着さ
せる。
【０００７】しかるに、かかる従来技術によるＬＯＣ型
半導体チップパッケージ素子は次のような問題点を有す
る。
【０００８】第一に、接着剤が両面に塗布されている３
層構造のポリイミドテープは、製造工程が複雑であるの
で、製造費用の上昇を引き起こし、テープの厚さを最小
化するに限界がある。
【０００９】第二に、ポリイミドテープをリードフレー
ムのリードに取り付ける工程は、パンチング法による機
械的な加工方法を使用するため、パンチングマシンの作
業限界が接着剤の最小サイズを決定する因子になり、パ
ンチング過程において多く発生するテープのまくれ(bur
r)は、以後の組立工程で不良を引き起こすおそれがあ
る。
【００１０】第三に、ポリイミドテープは、異種物質で
あるリードフレーム、半導体チップ、プラスチックパッ
ケージ胴体と接触しているので、高温、多湿の雰囲気下
で行われる信頼性検査の間、異種物質間の熱膨張係数の
差異に起因する熱的ストレスによりパッケージの不良を
引き起こすことがある。また、ポリイミドフィルム及び
接着剤は吸湿性が高いため、パッケージを半田付けによ
り外部回路基板に実装するときパッケージクラックを引
き起こすことができる。
【００１１】従って、ＬＯＣパッケージ技術を適用する
ためには、製造費用の上昇を抑制する方策と、異種物質
間の接触による信頼性低下を克服するため、テープのサ
イズ及び厚さを減少させる方策が必要になる。
【００１２】
【発明が解決しようとする課題】従って、本発明の目的
は、製造費用を低減することができるＬＯＣ型半導体チ
ップパッケージ素子及びその製造方法を提供することに
ある。
【００１３】本発明の他の目的は、ＬＯＣ型半導体チッ
プパッケージの信頼性を向上させることにある。
【００１４】
【課題を解決するための手段】本発明によるＬＯＣ型半
導体チップパッケージの製造方法は、リードフレームの
リードと半導体チップとを取り付けるため、テープ形態
の接着剤を使用するものではなく、ウェーハから半導体
チップを個別的に分離する前に、ウェーハ状態で半導体
チップの活性面のリード接着領域に液状の非導電性接着
剤を塗布する。ウェーハ状態で液状接着剤を塗布する場
合、接着剤がリード接着領域以外の半導体チップの活性
面にオーバーフローすることを防止するため、リード接
着領域は溝形状を有するように形成される。この溝形状
のリード接着領域は、ウェーハ加工により半導体チップ
の製造が完了した後、活性面上に塗布する不活性層やポ
リイミドコーティング層などの保護層から電極パッドを
開放させるために使用されるマスクをそのまま使用し、
このマスクにリード接着領域のためのパターンを含ませ
ることにより達成することができる。
【００１５】ウェーハ状態で接着剤を塗布する方法は、
リード接着領域に対応する所望のパターンを有するスク
リーンをウェーハの上側に配置してアライメントし、ウ
ェーハ及びスクリーンを密着させた後、スキージ(squee
gee)により液状接着剤がリード接着領域パターンを介し
てウェーハ状態の半導体チップの活性面のリード接着領
域に塗布されるようにするスクリーン印刷法を利用する
か、又は、ウェーハ状態で半導体チップの活性面のリー
ド接着領域を認識し、ディスペンサー(dispenser) を用
いてこの領域に液状接着剤を塗布するディスペンシング
(dispensing)法を利用することができる。
【００１６】ディスペンシング法を利用する場合は、ウ
ェーハ上の半導体チップに対して順次的に接着剤を塗布
してもよいし、多数の半導体チップに対して一時にディ
スペンシングを適用してもよい。また、ウェーハ上の半
導体チップの位置を認識するシステムと、ウェーハをｘ
ｙ軸方向に移動し得るｘｙテーブルとを備えるダイボン
ディング装置にディスペンシングヘッドを含ませると、
ディスペンシング工程をより効率的に進行させることが
できる。
【００１７】
【発明の実施の形態】以下、図面を参照しながら本発明
をより詳細に説明する。
【００１８】本発明によるＬＯＣ型半導体チップパッケ
ージの製造方法は、基本的に図１に示す流れ図に従って
進められる。ウェーハ製造段階（１００）においては、
所望の容量及び機能を有する複数の半導体チップが一括
工程(batch process) により同時に製造される。ＬＯＣ
型パッケージに使用される半導体チップでは、回路素子
が設けられている活性面の中央部分に電極パッドが配置
されていて、リードフレームのリードはこのチップの活
性面に取り付けられる。
【００１９】回路素子の製造が終わると、ウェーハ上に
保護層を被覆するが（段階１０２）、保護層は、半導体
製造工程で一般的に使用される不活性層であってもよい
し、この不活性層上にコーティングされたポリイミド層
であってもよい。ポリイミドコーティング層は、ウェー
ハの厚さを薄くするためにウェーハの裏面を研磨する裏
面研磨工程時において半導体チップの活性面を保護し、
パッケージ胴体を形成する成形工程時において不活性層
を保護する役割をする。また、ポリイミドコーティング
層は、パッケージ胴体に含まれている放射能物質から放
射されるα粒子によるＳＥＲ(soft error ratio)を減ら
す機能を有するため、現在半導体製造工程で幅広く使用
されている。ポリイミド層は、主にスピンコーティング
法によりコーティングされる。
【００２０】保護層は、ウェーハの活性面全体に塗布さ
れるが、この際、半導体チップの電極パッドは開放しな
ければならない。なぜならば、この電極パッドは、半導
体チップを外部に電気的に連結させる通路として作用
し、ワイヤボンディング工程の間、ワイヤによりリード
フレームに連結されなければならないからである。電極
パッドの開放段階（１０３）は、一般的なエッチング工
程を利用して行われる。一方、電極パッドを開放する時
には、詳細は後述するが、半導体チップの活性面に接着
剤が塗布される領域、すなわちリード接着領域も一緒に
開放して、リード接着領域が溝形状を有するようにする
ことが好ましい。
【００２１】保護層が塗布されたウェーハ表面のリード
接着領域に接着剤を塗布し（段階１０４）、半導体チッ
プをウェーハから個別的に分離する（１０５）。個別素
子で分離された半導体チップをリードフレームリードに
取り付ける（１０６）。ウェーハから分離された半導体
チップを’ダイ’と言い、このダイをリードフレームに
取り付けることをダイボンディングという。ダイボンデ
ィング段階１０６では、別途の接着テープを使用するこ
となく、段階１０４の間、半導体チップの表面に塗布さ
れた接着剤を使用する。
【００２２】以後の工程は、一般的なパッケージ組立工
程と同様に、リードフレームリード及び半導体チップの
電極パッドとを電気的に連結するワイヤボンディング工
程（１０７）、保護パッケージ胴体を形成する封止段階
（１０８）、保護パッケージ胴体及びリードをリードフ
レームストリップから切断し、パッケージ胴体から突出
したリード部分を適切な形態で折曲する切断／折曲段階
（１０９）の順に進行する。
【００２３】図２乃至図４は、本発明による溝形状のリ
ード接着領域を形成する過程を説明するための斜視図及
び部分拡大図である。
【００２４】リード接着領域は、図１の電極パッド開放
段階（１０３）で形成される。電極パッド開放領域１２
４及びリード接着領域１２２は、従来の一般的なフォト
リソグラフィ(photolithography)技術に一般的に利用さ
れるフォトマスク１１０を用いて形成することができ
る。フォトマスクには、例えば、ガラス板にクロム１１
６が一定のパターンで形成されている。このマスクパタ
ーンには、リード接着領域パターン１１２と、電極パッ
ド開放パターン１１４が含まれる。
【００２５】保護層１２８が塗布されているウェーハ１
２０の表面全体に感光膜を被覆し、その上側にパターン
１１２、１１４が設けられているマスク１１０を整列さ
せる。紫外光等の光をマスク１１０を介してウェーハの
表面に照射すると、ウェーハ表面に塗布されていた感光
膜は、マスクパターンにより部分的に光を受けて、その
化学的性質が変化する。ウェーハを現像して感光膜にお
ける光を受けた部分を除去した後、露出され保護層部分
をエッチングすると、図４に示したリード接着領域１２
２及び電極パッド開放領域１２４が形成される。リード
接着領域１２２は、溝形状を有するので、本発明により
この領域１２２に接着剤を塗布する場合、接着剤の塗布
が容易であり、接着剤のオーバーフローを防止すること
ができる。しかし、保護層１２８にリード接着領域１２
２を必ず形成しなければならないものではなく、保護層
１２８上に直接接着剤を塗布してリードフレームリード
と接着させることも可能である。
【００２６】ウェーハ状態で半導体チップの活性面の特
定領域、すなわちリード接着領域に接着剤を塗布する方
法としては、色々の方法がある。そのうち、スピンコー
ティング法は、ウェーハの表面に液状接着剤を適量落と
した後、ウェーハを高速で回転させ、遠心力により液状
接着剤がウェーハの全面に行き渡るようにする技術であ
る。これは、接着剤をウェーハ表面に塗布する時間が短
いという長所を有するが、接着剤がリード接着領域のみ
に塗布されるものではなく、ウェーハ表面全体に塗布さ
れるので、塗布された接着剤を硬化させた後、電極パッ
ドを開放しなければならない。ところが、ダイボンディ
ング工程の間、半導体チップとリード間の安定的な接着
を保障し、チップの活性面を保護するためには、約３０
μｍ以上の厚さを有する接着剤層を塗布しなければなら
ない。従って、電極パッド開放のためのエッチング工程
に多くの時間がかかることになる。また、厚い接着剤層
が電極パッド全体を被覆するため、接着剤の無駄使いを
引き起こし、他の物質、例えば、シリコンチップ又はパ
ッケージ胴体との熱膨張係数の差異に起因する信頼性低
下を引き起こすことにもなる。
【００２７】図５は、本発明によるスクリーン印刷法を
用いてウェーハ状態の半導体チップのリード接着領域に
接着剤を塗布する過程を説明するための斜視図である。
【００２８】金属箔よりなるスクリーン１３０は、ウェ
ーハ１２０のチップ活性面に設けられているリード接着
領域１２２に接着剤１４０を塗布するための開放部パタ
ーン１３２が形成されている。スクリーン１３０には、
ウェーハ１２０との正確なアライメントのためのアライ
メントキー（図示せず）が設けられている。アライメン
トが終わるとスクリーン１３０とウェーハ１２０とを密
着させる。したがって、ウェーハ上のリード接着領域１
２２だけがパターン１３２により外部に露出されてい
る。スクリーン上に液状接着剤１４０を供給しながら、
スキージ１３４を矢印方向に移動すると、接着剤１４０
がリード接着領域１２２に塗布される。接着剤塗布後、
スクリーン１３０を除去し、接着剤を硬化させる。最終
構造は図６Ａ及び図６Ｂに示すとおりである。図６Ａ
は、スクリーン印刷法により半導体チップ１２６に接着
剤１４２が塗布されている構造を示す部分拡大図であ
り、図６Ｂは、図６Ａの線６−６に沿って切断した断面
図である。
【００２９】接着剤は、非導電性物質よりなるべきであ
り、ポリイミド、エポキシ、ポリイミドシロキサン、ポ
リエーテルアミドのいずれか一つを使用することができ
る。接着剤は、粘性やチキソトロピーに優れるものが好
ましい。エポキシ接着剤の場合、他の接着剤より硬化温
度が多少高い。
【００３０】スクリーン印刷法には、一度の作業により
複数のリード接着領域に接着剤を塗布することができる
という長所があるが、この工程に用いられる接着剤は、
それだけ長い作業時間を耐えなければならない。接着剤
は、空気を過度にトラップしたり、ストリンジング(str
inging) を引き起こしたりしないよう、適切に設計され
なければならない。スクリーン印刷法により接着剤を塗
布すると、形成される接着剤の模様や厚さをスクリーン
の設計変更により容易に制御することができるので、従
来の接着剤の使用によるＬＯＣ型パッケージの不良をな
くすことができる。一つのスクリーンにより複数のウェ
ーハに対して連続的に作業を進行させるとき、ウェーハ
と接触するスクリーン裏面に付いた接着剤を除去しなけ
ればならない。また、塗布した接着剤層は必然的に非平
面状のウェーハ面を形成し、これがウェーハ裏面に対す
るテープ実装段階においてウェーハに損傷を引き起こす
ことがあるので、以後の組立段階においてウェーハは注
意深く取り扱われなければならない。
【００３１】図７は、ディスペンシング法によりウェー
ハ状態の半導体チップのリード接着領域に接着剤を塗布
する工程を説明するための概略斜視図である。
【００３２】ウェーハリング１６０により固定されてい
るウェーハ１２０を、ｘ、ｙ軸方向に移動可能なｘｙテ
ーブル１７０上に装着する。ディスペンシングヘッド１
５０は、液状接着剤１５６を供給するチューブ１５４
と、一定量の接着剤が入っているシリンジ１５８と、接
着剤をディスペンシングする複数のニードル１５２とを
備えている。
【００３３】接着剤は、上述したように、非導電性物質
であるポリイミド、エポキシ、ポリイミドシロキサン、
ポリエーテルアミドのいずれか一つを使用する。チップ
活性面のリード接着領域の位置は、光学システム（図示
せず）を用いて認識し、この認識情報に基づいて例えば
パルスモータ又はサーボモータ等の駆動手段を制御する
ことにより、ｘｙテーブル１７０を移動させて、ウェー
ハの上側にディスペンシングヘッドをアライメントさせ
る。正確なアライメントがなされると、ディスペンシン
グヘッドが下降し、ニードルを介して接着剤をチップ活
性面のリード接着領域に塗布する。一つの半導体チップ
に対する接着剤塗布が終わると、ディスペンシングヘッ
ドが上昇し、ｘｙテーブル１７０を移動させて次の半導
体チップをアライメントさせる。ニードルを介して接着
剤をディスペンシングするとき、空気圧により接着剤の
量を制御することができる。
【００３４】一方、接着剤がディスペンシングされるチ
ップ活性面に、図４を参照しながら説明した溝形状のリ
ード接着領域１２４を形成した後、接着剤を塗布する
と、接着剤のオーバーフローを防止することができる。
【００３５】かかるディスペンシング法は、ディスペン
シングヘッドがウェーハ表面と直接接することなく、接
着剤の塗布が可能であるので、スクリーン印刷法に比べ
てウェーハの厚さやサイズなどに関係なく、ウェーハの
安定的な取扱いが可能である。そして、ニードルの直
径、ヘッドの動き速度を変化させ、空気圧を制御するこ
とにより、接着剤の塗布位置及び塗布される接着剤の
幅、長さ、厚さを容易に制御することができるので、Ｌ
ＯＣ型パッケージの構造や信頼性の面において最適構造
の選択が可能である。
【００３６】ディスペンシングによる接着剤の塗布は、
上述したように、ウェーハ状態の１つの半導体チップに
対して一度ずつ接着剤のディスペンシングを進行させて
いくこともできるが、図８に示すように、同一のライン
にある複数の半導体チップに対してロングライン(long
line) 形式で接着剤をディスペンシング（１５６ａ）す
ることも可能であり、又は、図９に示すように、一つの
ディスペンシングヘッド１８０にマルチニードル１５２
ａ、１５２ｂ、１５２ｃ、１５２ｄを装着して複数の半
導体チップに対して接着剤を同時にディスペンシング
（１５６ｂ）することも可能である。また、複数の半導
体チップに対してディスペンシングを同時に進行させる
と、接着剤の厚さを一定にすることができる。さらに、
同一のラインにあるチップに対してロングライン形式で
接着剤をディペンシングして塗布しても、ウェーハ切断
段階において高い回転速度で回転するダイヤモンドホイ
ールによるスクライビングが行われるので、隣接する半
導体チップは、何らの問題なく、容易に分離される。
【００３７】今までは、ウェーハ状態の半導体チップの
リード接着領域に接着剤をディスぺンシングする時、別
途のディスペンシングマシンを使用することについて説
明した。このディスペンシングマシンは、ウェーハが装
着されたテーブルをｘｙ軸方向に移動させるための駆動
手段と、半導体チップのリード接着領域の位置を認識す
るための光学システムなどを備えなければならない。一
方、従来のダイボンディング装備は、ウェーハを移動さ
せることができるｘｙテーブルと、ウェーハ上の特定半
導体チップの位置を認識する光学システムとを備えてい
る。したがって、従来のダイボンディング装備にディス
ペンシングヘッドを組み込むと、費用節減や工程時間の
短縮を図ることができる。
【００３８】図１０は、ディスペンシングヘッド１５０
を備えるダイボンディング装備の概略図である。
【００３９】ウェーハリング１６０に固定されている半
導体ウェーハ１２０は、ウェーハ製造段階（図１の１０
０）、保護層形成段階（１０２）、電極パッド開放段階
（１０３）を経てさらにウェーハ裏面研磨段階、保護テ
ープ実装段階、ウェーハ切断（つまり、スクライビン
グ）段階を経る。ウェーハ１２０は１つ１つの半導体チ
ップにスクライブされるが、チップは裏面に取り付けら
れた保護テープ２２０により支持される。ウェーハ１２
０を拡張テーブル１９０に載置し、拡張リング１９２を
用いてテープ２２０を外側に引っ張ると、スクライビン
グされた半導体チップは、ある程度距離を置いて離れ
る。拡張テーブル１９０は、ｘｙテーブル２００に結合
されているので、ｘ、ｙ軸方向に移動が可能である。光
学システム２４０は、例えば、ＣＣＤ(charge coupled
device) カメラ２４２とモニター２４４とを備える。カ
メラ２４２は、ｘｙテーブル２００に装着されているウ
ェーハ１２０上の特定半導体チップの位置を認識し、こ
の位置情報をモニター２４４に出力する。光学システム
２４０の位置情報は、ｘｙテーブル２００を駆動させる
駆動モータ（図示せず）を制御するに使用されると同時
に、ピックアップツール２３０及びディスペンシングヘ
ッド１５０をウェーハ上にアライメントさせるのに用い
られる。
【００４０】ディスペンシングヘッド１５０をウェーハ
上にアライメントさせた後、ヘッド１５０のチューブ１
５４を介してシリンジ１５８に入っていた非導電性液状
接着剤は、空気チューブ１５５から供給される空気圧に
よってニードル１５２からチップ活性面のリード接着領
域に塗布される。この際、ディスペンシングは、１つの
半導体チップごとに順次的に進行させてもよいし、又は
複数の半導体チップに対して同時に進行させてもよい。
一方、ＥＤＳ(Electrical Die Sorting)検査の間、ウェ
ーハ１２０上の不良チップの表面に、インキドッティン
グを施すことが一般的である。したがって、個別チップ
を認識した後、接着剤を塗布するディスペンシング法を
使用すると、スピンコーティングやスクリーン印刷法と
は異なり、不良チップに対しては接着剤を塗布しないの
で、接着剤のむだづかいを防止することができる。
【００４１】接着剤の塗布及び硬化後、突出ピン（図示
せず）を有するイジェクタ２１０が位置Ｐ１へ移動し、
選択された個別チップを押し上げることにより、個別チ
ップをテープ２２０、つまりウェーハ１２０から完全に
分離することができる。分離されたチップは、ピックア
ップツール２３０によりダイボンディング装置へ移動す
る。
【００４２】図１１は、個別半導体チップ２９０とリー
ドフレームとをボンディングする過程を説明するための
ダイボンディング装備の部分概略図である。
【００４３】ストリップ形状のリードフレーム２８０
は、移送レール２７０に沿って矢印Ａ１方向に移動す
る。リードフレーム２８０は、内部リード２８２、外部
リード２８４及びバスバー２８６を備えており、内部リ
ード及びバスバー部分は、半導体チップ２９０の活性面
に本発明により塗布されている接着剤１５６により半導
体チップ２９０にボンディングされることになる。
【００４４】ピックアップツール２３０が、矢印Ａ２方
向に沿って個別半導体チップ２９０を運搬して、ヒータ
ブロック２６０のダイボンディング位置に載置する。ヒ
ータブロック２６０は、矢印Ａ４で示すように、上下移
動が可能である。リードフレーム２８０が矢印Ａ１に沿
って移動してダイボンディング位置に到着すると、ダイ
ボンディングヘッド２５０及びヒータブロック２６０に
よりリードフレームのリードと半導体チップを熱圧着す
ることにより、リードフレームリードが半導体チップの
活性面にボンディングされる。従来の一般的なパッケー
ジでは、位置Ｐ２でリードフレームパッドに接着剤が塗
布されるが、上述したように、本発明によるＬＯＣ型パ
ッケージでは、チップ活性面のリード接着領域に既に接
着剤１５６が塗布されている。
【００４５】
【発明の効果】以上説明したように、本発明によるＬＯ
Ｃ型パッケージ素子は、リードフレームリード及び半導
体チップを接着するための接着剤は、ウェーハ状態で半
導体チップ活性面のリード接着領域に塗布されるので、
３層構造よりなるポリイミド接着テープを使用しなくて
もよい。従って、製造費用を低減することができ、接着
剤のサイズや厚さ等を容易に調節することができるの
で、パッケージ素子の信頼性を向上させることができ
る。
【図面の簡単な説明】
【図１】本発明によるＬＯＣ型半導体チップパッケージ
の製造工程の流れ図である。
【図２】保護層から電極パッドを開放すると同時に本発
明による溝形状のリード接着領域を形成するために用い
られるフォトマスクを示す斜視図である。
【図３】電極パッドパターン及びリード接着領域パター
ンを有するフォトマスクの部分拡大図である。
【図４】電極パッド開放領域及び本発明による溝形状の
リード接着領域が形成されたチップ活性面を示す部分拡
大図である。
【図５】本発明によるスクリーン印刷法を用いてウェー
ハ状態の半導体チップのリード接着領域に接着剤を塗布
する過程を説明するための斜視図である。
【図６】図６Ａは本発明によるスクリーン印刷法により
接着剤が塗布されたウェーハ状態の半導体チップの構造
を示す部分拡大斜視図であり、図６Ｂはその部分断面図
である。
【図７】ディスペンシング法によりウェーハ状態の半導
体チップのリード接着領域に接着剤を塗布する工程を説
明する概略斜視図である。
【図８】ディスペンシング法によって接着剤を塗布する
工程において特に、同一のラインにある複数の半導体チ
ップのリード接着領域にロングライン形式で接着剤をデ
ィスペンシングする工程を示す概略斜視図である。
【図９】ディスペンシング法によって接着剤を塗布する
工程において特に、複数のニードルを有するディスペン
シングヘッドを用いて複数のチップに対して同時にディ
スペンシングを行う工程を示す概略斜視図である。
【図１０】ディスペンシングヘッドを備えるダイボンデ
ィング装置の概略図である。
【図１１】個別の半導体チップとリードフレームとをボ
ンディングする工程を説明するダイボンディング装備の
部分概略図である。
【図１２】従来のＬＯＣ型半導体チップパッケージの構
造を示す斜視図である。
【図１３】従来のＬＯＣ型半導体チップパッケージの構
造を示す正面断面図である。
【図１４】ポリイミドテープを用いて半導体チップの活
性面にリードフレームを取り付ける従来の工程を示す部
分断面図である。
【符号の説明】
１１０ フォトマスク １１２ リード接着領域パターン １１４ 電極パッド開放パターン １１６ クロム １２０ ウェーハ １２２ リード接着領域 １２４ 電極パッド開放領域 １２６ 半導体チップ １２８ 保護層 １３０ スクリーン １３２ 開放部パターン １３４ スキージ １４０ 接着剤 １４２ 接着剤 １５０ ディスペンシングヘッド １５２ ニードル １５２ａ、１５２ｂ、１５２ｃ、１５２ｄ マルチニー
ドル １５４ チューブ １５５ 空気チューブ １５６ 接着剤 １５８ シリンジ １６０ ウェーハリング １７０ ｘｙテーブル １８０ ディスペンシングヘッド １９０ 拡張テーブル １９２ 拡張リング ２００ ｘｙテーブル ２１０ イジェクタ ２２０ テープ ２３０ ピックアップツール ２４０ 光学システム ２４２ ＣＣＤカメラ ２４４ モニター ２５０ ダイボンディングヘッド ２６０ ヒータブロック ２７０ 移送レール ２８０ リードフレーム ２８２ 内部リード ２８４ 外部リード ２８６ バスバー ２９０ 半導体チップ
フロントページの続き (72)発明者 呉 世 容 大韓民国ソウル市松坡区新川洞17−６ク ローバーアパート１棟1003号 (56)参考文献 特開 平２−246125（ＪＰ，Ａ) 特開 昭63−266842（ＪＰ，Ａ) 特開 昭62−213870（ＪＰ，Ａ) 特開 昭52−380（ＪＰ，Ａ) 特開 昭50−84172（ＪＰ，Ａ) 特開 平８−51142（ＪＰ，Ａ) 特開 平９−326463（ＪＰ，Ａ) 特開 平９−293823（ＪＰ，Ａ) 特開 平９−45845（ＪＰ，Ａ) 特開 平９−22974（ＪＰ，Ａ) 特開 平３−201544（ＪＰ，Ａ) 特開 平３−102861（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/52 H01L 21/60 301 H01L 23/50

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の電極パッドが中央に配列された活
    性面を有する複数の半導体チップが設けられている上面
    を有するウェーハを準備する段階と、 前記ウェーハの上面に保護層を塗布する段階と、所定位置の前記保護層を除去して前記電極パッド及びリ
    ード接着領域を露出、開放させる段階と、 前記中央に配列された電極パッドの両側に位置する前記
    リード接着領域に非導電性接着剤を塗布する段階と、 前記ウェーハを個別の半導体チップに分離する段階と、 前記分離された半導体チップを支持し、かつ、外部回路
    に前記分離されたチップを電気的に接続させるための複
    数のリードを有するリードフレームにおける内部リード
    部分を、前記非導電性接着剤を用いて、半導体チップの
    活性面の前記リード接着領域に取り付けるダイボンディ
    ング段階と、 前記リードフレームの内部リードと半導体チップの電極
    パッドとを電気的に連結する段階と、 前記半導体チップを保護するパッケージ胴体を形成する
    段階とを備えるＬＯＣ型半導体チップパッケージの製造
    方法。
  2. 【請求項２】 前記保護層を塗布する段階が、ウェーハ
    の上面に液状ポリイミドをスピンコーティングする段階
    を備え、前記電極パッド及びリード接着領域を露出、開放させる
    段階が、 前記電極パッドのパターン及び前記リード接着
    領域のパターンを有するフォトマスクを用意する段階
    と、前記ポリイミドコーティング層上に感光膜を塗布す
    る段階と、前記フォトマスクを用いて感光膜を露光、現
    像する段階と、前記電極パッド領域及び前記リード接着
    領域をエッチングして開放させる段階とを具備する、請
    求項１記載のＬＯＣ型半導体チップパッケージの製造方
    法。
  3. 【請求項３】 前記のリードフレームの内部リードと半
    導体チップの電極パッドとを電気的に連結する段階がワ
    イヤボンディングによって行われる、請求項１記載のＬ
    ＯＣ型半導体チップパッケージの製造方法。
  4. 【請求項４】 前記非導電性接着剤が、ポリイミド、エ
    ポキシ、ポリイミドシロキサン、ポリエーテルアミドよ
    りなる群から選ばれた接着剤である、請求項１記載のＬ
    ＯＣ型半導体チップパッケージの製造方法。
  5. 【請求項５】 前記非導電性接着剤を塗布する段階が、
    前記リード接着領域に対応する位置に開放部パターンを
    有する金属スクリーンを用意する段階と、 前記スクリーンを前記ウェーハにアライメントし、ウェ
    ーハの上面にスクリーンを密着させる段階と、 液状接着剤を前記金属スクリーンの開放部パターンを介
    して通過させ、リード接着領域に液状接着剤を塗布する
    段階と、 前記スクリーンをウェーハから分離する段階と、 前記リード接着領域に塗布された液状接着剤を硬化させ
    る段階とを具備する、請求項１に記載のＬＯＣ型半導体
    チップパッケージの製造方法。
  6. 【請求項６】 前記リード接着領域を露出、開放させる
    段階が、フォトエッチング工程によって前記保護膜が選
    択的に除去されて溝形状となる段階を備え、前記非導電
    性接着剤を塗布する段階が、 前記ウェーハをｘ、ｙ軸方向に移動可能なｘｙテーブル
    に装着する段階と、 一定量の液状非導電性接着剤をディスペンシングするニ
    ードルを備えたディスペンシングヘッドを、ウェーハの
    上側にアライメントする段階と、 前記半導体チップの活性面の前記リード接着領域に前記
    非導電性接着剤をディスペンシングする段階と、 前記ディスペンシングされた接着剤を硬化させる段階と
    を具備する、請求項１記載のＬＯＣ型半導体チップパッ
    ケージの製造方法。
  7. 【請求項７】 前記液状非導電性接着剤のディスペンシ
    ングが前記複数の半導体チップに対して順次に行われ
    る、請求項６記載のＬＯＣ型半導体チップパッケージの
    製造方法。
  8. 【請求項８】 前記液状非導電性接着剤のディスペンシ
    ングが前記ウェーハにおける同一の列または同一の行に
    ある半導体チップに対して一時に行われる、請求項６記
    載のＬＯＣ型半導体チップパッケージの製造方法。
  9. 【請求項９】 前記ディスペンシングヘッドが複数のニ
    ードルを有して複数の半導体チップに対してディスペン
    シングが一時に行われる、請求項６記載のＬＯＣ型半導
    体チップパッケージの製造方法。
  10. 【請求項１０】 前記非導電性接着剤が、ポリイミド、
    エポキシ、ポリイミドシロキサン、ポリエーテルアミド
    よりなる群から選ばれた接着剤である、請求項６記載の
    ＬＯＣ型半導体チップパッケージの製造方法。
  11. 【請求項１１】 前記非導電性接着剤を塗布する段階の
    前に、前記ウェーハの裏面に保護テープを装着する段階
    と、ウェーハ上において隣接する半導体チップとの間で
    定義されたスクライブ線に沿ってテープ装着ウェーハを
    スクライビングする段階とを備え、 前記非導電性接着剤を塗布する段階が、前記ウェーハを
    ｘ、ｙ軸方向に移動可能なｘｙテーブルに装着する段階
    と、一定量の液状非導電性接着剤をディスペンシングす
    るニードルを備えたディスペンシングヘッドをウェーハ
    の上側にアライメントする段階と、半導体チップの活性
    面のリード接着領域に前記非導電性接着剤をディスペン
    シングする段階と、前記ディスペンシングされた接着剤
    を硬化させる段階とを備える、請求項１記載のＬＯＣ型
    半導体チップパッケージの製造方法。
  12. 【請求項１２】 前記のウェーハを個別の半導体チップ
    に分離する段階が、前記非導電性接着剤がディスペンシ
    ングされており、前記ｘｙテーブルに装着されているウ
    ェーハから、選択した特定の半導体チップを押し上げる
    ことにより、前記ウェーハの裏面に取り付けられている
    保護テープから選択した特定の半導体チップを取り外す
    段階である、請求項１１記載のＬＯＣ型半導体チップパ
    ッケージの製造方法。
  13. 【請求項１３】 前記の半導体チップの活性面のリード
    接着領域に非導電性接着剤をディスペンシングする段階
    が、ウェーハ上の半導体チップに表示されている不良チ
    ップ識別表示を認識し、この表示を有しない半導体チッ
    プのみに対してディスペンシングを選択的に行う段階を
    具備する、請求項１１記載のＬＯＣ型半導体チップパッ
    ケージの製造方法。
  14. 【請求項１４】 複数の電極パッドが中央に配列されて
    いる活性面を有する半導体チップと、前記半導体チップ
    の活性面に取り付けられるリードを有するリードフレー
    ムと、前記リードフレームのリード及び前記半導体チッ
    プの電極パッドを電気的に連結するための電気的連結手
    段と、前記半導体チップとリード及び電気的連結手段を
    保護するためのパッケージ胴体とを備え、 前記半導体チップの活性面は前記リードが取り付けられ
    るべき位置に溝形状のリード接着領域を有し、前記活性面には不活性層及びポリイミドコーティング層
    を備える保護層が塗布され、 前記保護層は前記電極パッドを開放させるための領域と
    前記リード接着領域を開放させるための領域とを有し、 前記リード接着領域には、ウェーハ状態で液状非導電性
    接着剤を塗布、硬化させて所定の高さを有して形成され
    た接着剤層を具備する、ＬＯＣ型半導体チップパッケー
    ジ。
  15. 【請求項１５】 前記非導電性接着剤は、ポリイミド、
    エポキシ、ポリイミドシロキサン、ポリエーテルアミド
    よりなる群から選ばれた接着剤である、請求項１４記載
    のＬＯＣ型半導体チップパッケージ。
JP8296747A 1996-11-08 1996-11-08 Ｌｏｃ型半導体チップパッケージ及びその製造方法 Expired - Fee Related JP2925074B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8296747A JP2925074B2 (ja) 1996-11-08 1996-11-08 Ｌｏｃ型半導体チップパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8296747A JP2925074B2 (ja) 1996-11-08 1996-11-08 Ｌｏｃ型半導体チップパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10144703A JPH10144703A (ja) 1998-05-29
JP2925074B2 true JP2925074B2 (ja) 1999-07-26

Family

ID=17837598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8296747A Expired - Fee Related JP2925074B2 (ja) 1996-11-08 1996-11-08 Ｌｏｃ型半導体チップパッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2925074B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051449A (en) 1997-08-06 2000-04-18 Micron Technology, Inc. Method and apparatus for Epoxy loc die attachment
US7115976B1 (en) * 1997-08-06 2006-10-03 Micron Technology, Inc. Method and apparatus for epoxy LOC die attachment
US6858469B1 (en) 1997-08-06 2005-02-22 Micron Technology, Inc. Method and apparatus for epoxy loc die attachment
JP3453075B2 (ja) * 1998-11-13 2003-10-06 武蔵エンジニアリング株式会社 ペーストの形成方法
KR101246638B1 (ko) * 2003-10-28 2013-03-25 다우 코닝 코포레이션 플랫-탑 패드의 제조방법
JP2008098213A (ja) * 2006-10-06 2008-04-24 Nippon Steel Chem Co Ltd 接着剤付半導体素子の製造方法
KR101479248B1 (ko) * 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치
KR102290199B1 (ko) * 2018-11-13 2021-08-20 (주)다이나테크 테이프를 대신하는 박막필름의 형성 방법
CN114472072B (zh) * 2021-12-30 2023-09-08 合肥鑫丰科技有限公司 一种针对多个半导体芯片封装用点胶装置

Also Published As

Publication number Publication date
JPH10144703A (ja) 1998-05-29

Similar Documents

Publication Publication Date Title
US5776799A (en) Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same
KR100203603B1 (ko) 칩 크기의 패키지형 반도체 장치의 제조 방법
KR101043836B1 (ko) 반도체 장치의 제조 방법
US3724068A (en) Semiconductor chip packaging apparatus and method
JP3467611B2 (ja) 半導体装置の製造方法
KR100486290B1 (ko) 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치
US6731016B2 (en) Method and apparatus for marking microelectronic dies and microelectronic devices
JPH11512875A (ja) リード変形を有する接続多重超小形電子素子
JP2925074B2 (ja) Ｌｏｃ型半導体チップパッケージ及びその製造方法
US6011315A (en) Semiconductor device and film carrier tape and respective manufacturing methods thereof
US6180435B1 (en) Semiconductor device with economical compact package and process for fabricating semiconductor device
JP2002093830A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
US20010009376A1 (en) Probe arrangement assembly, method of manufacturing probe arrangement assembly, probe mounting method using probe arrangement assembly, and probe mounting apparatus
JP2002299500A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ
JP3811567B2 (ja) 半導体装置の製造方法
JPH05291397A (ja) コレットおよび半導体装置の製造方法
JPH09270488A (ja) 半導体装置の製造方法
CN118263168A (zh) 芯片贴装装置以及剥离夹具
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
JP2002373950A (ja) 気密封止ｉｃパッケージの製造方法
JP2003197659A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法
KR0167457B1 (ko) 다이 부착과 동시에 와이어 본딩이 이루어지는 와이어 본딩 장치
EP0730294A2 (en) Semiconductor device fabricating method of semiconductor device, and die-bonding method of semiconductor device
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JPH05291260A (ja) バンプ形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090507

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110507

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130507

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees