JP2002093830A - チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 - Google Patents

チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法

Info

Publication number
JP2002093830A
JP2002093830A JP2000279342A JP2000279342A JP2002093830A JP 2002093830 A JP2002093830 A JP 2002093830A JP 2000279342 A JP2000279342 A JP 2000279342A JP 2000279342 A JP2000279342 A JP 2000279342A JP 2002093830 A JP2002093830 A JP 2002093830A
Authority
JP
Japan
Prior art keywords
chip
substrate
manufacturing
substance
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000279342A
Other languages
English (en)
Inventor
Ayumi Kanemoto
亜由美 金本
Toru Tanaka
徹 田中
Kazuo Nishiyama
和夫 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000279342A priority Critical patent/JP2002093830A/ja
Publication of JP2002093830A publication Critical patent/JP2002093830A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 ウェーハ一括処理の特徴を生かし、高歩留
り、低コストにして良好な実装信頼性を持った半導体チ
ップ及び疑似ウェーハの製造方法を提供すること。 【解決手段】 平坦な基板１上に、離型性又は溶媒溶解
性のある粘着性物質２を付着する工程と；この粘着性物
質２の上に良品ベアチップ３の複数個又は複数種をその
Ａｌ電極パッド面を下にして固定する工程と；保護物質
としての樹脂４を複数の良品ベアチップ３間を含む全面
に被着する工程と；しかる後に複数個又は複数種の良品
ベアチップ３を樹脂４で固着した疑似ウェーハ５を基板
１から分離し、良品の半導体チップが複数個又は複数種
配列されかつそのＡｌ電極パッド面が露出した疑似ウェ
ーハ５を得る工程と；更にこの疑似ウェーハ５を複数個
又は複数種の半導体チップ間の樹脂４の位置で切断して
各良品チップ部品２６を分離する工程と；を有する製造
方法。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体装置の製造
に好適なチップ状電子部品の製造方法、及びその製造に
用いる疑似ウェーハの製造方法に関するものである。
【０００２】
【従来の技術】従来、デジタルビデオカメラやデジタル
携帯電話、更にノートＰＣ（PersonalComputer）等に代
表される携帯用電子機器の、小型化や薄型化、軽量化に
対する要求は強く、半導体部品の表面実装密度をいかに
向上させるかが重要なポイントである。この為、パッケ
ージＩＣ（ＱＦＰ（Quad flat package）等）に代る、
より小型のＣＳＰ（Chip Scale Package）の開発や一部
での採用が既に進められているが、究極の半導体高密度
実装を考えると、ベアチップ実装でしかもフリップチッ
プ方式による接続技術の普及が強く望まれる。
【０００３】なお、前記フリップチップ実装におけるバ
ンプ形成技術には、一般にＡｌ電極パッド上にAu-Stud
Bump法や電解めっき法によってＡｕバンプを形成する方
法や、電解めっき法や蒸着法等ではんだバンプを一括し
て形成する方法が代表的である。しかし、民生用では、
より低コストのフリップチップ実装の場合に、チップに
してからバンプを形成（Au-Stud Bump法がその代表例で
ある）するのではなく、ウェーハ状態で一括してバンプ
を形成する方法が望ましい。
【０００４】このようなウェーハ一括処理法は、近年の
ウェーハの大口径化（１５０ｍｍφ→２００ｍｍφ→３
００ｍｍφ）と、ＬＳＩ（大規模集積回路）チップの接
続ピン数の増加傾向とを考えれば、当然の方向性であ
る。
【０００５】以下に、従来のバンプ形成方法を説明す
る。
【０００６】図９は、Ａｕスタッドバンプ（Stud Bum
p）２４の一例である。各々、個片に切り出された半導
体チップ２５のＡｌ電極パッド５５面にワイヤーボンデ
ィング手法を用いてＡｕスタッドバンプ（Stud Bump）
２４が形成されている。図１０は、例えば入出力回路２
２、素子領域（メモリー）２３が形成されたＳｉ基板
（ウェーハ）５１を、ウェーハレベルで一括処理して形
成した時のはんだバンプ６２の一例である（なお、図中
の２１はスクライブラインである）。
【０００７】また、図１１には、より低コストを目指し
て、Ｎｉ無電解めっきとはんだペーストの印刷とでウェ
ーハ一括でバンプを形成する工程を示す。図１１（ａ）
は、ＳｉＯ2膜が形成されたＳｉ基板（ウェーハ）を示
して、同図（ｂ）はその電極を含むチップ部分を拡大し
たものである。図１１（ａ）、（ｂ）において、５１は
Ｓｉ基板（ウェーハ）、５５はＡｌ電極パッド、その他
はＳｉＯ2膜、Ｓｉ3Ｎ 4、ＳｉＯ2膜やポリイミド膜から
成るパッシベーション膜である。
【０００８】図１１（ｃ）では、Ｎｉ無電解めっき法に
より、開口されたＡｌ電極パッド５５の上面のみに、選
択的にＮｉ無電解めっき層（ＵＢＭ：Under Bump Meta
l）が形成されている。このＮｉ無電解めっき層（ＵＢ
Ｍ）は、Ａｌ電極パッド５５面をリン酸系エッチ液で前
処理した後に、Ｚｎ処理によりＺｎを置換析出させ、さ
らに、Ｎｉ−Ｐめっき槽に浸漬することによって容易に
形成でき、Ａｌ電極パッド５５とはんだバンプとの接続
を助けるＵＢＭとして作用する。
【０００９】図１１（ｄ）は、メタルスクリーンマスク
５２を当てて、はんだペースト５９を印刷法によりＮｉ
無電解めっき層（ＵＢＭ）上に転写した状態を示す。図
１１（ｅ）は、ウエットバック（加熱溶融）法ではんだ
ペースト５９を溶融して、はんだバンプ６２を形成した
ものである。このように、Ｎｉ無電解めっき法及びはん
だペーストスクリーン印刷法等を用いることにより、フ
ォトプロセスを用いずに、簡単にはんだバンプ６２を形
成することができる。
【００１０】他方、ＣＳＰは、１ケ１ケのＬＳＩをいか
に小さくして高密度で実装するかのアプローチである
が、デジタル機器の回路ブロックを見た場合、いくつか
の共通回路ブロックで成り立っており、これらをマルチ
チップパッケージとしたり、モジュール化（ＭＣＭ：Mu
lti Chip Module）する技術も登場している。デジタル
携帯電話におけるＳＲＡＭ（スタティック・ラム）、フ
ラッシュメモリー、マイコンの１パッケージ化等はその
一例である。
【００１１】このＭＣＭ技術は、最近の１チップシステ
ムＬＳＩにおいても大きな利点を発揮するものと期待さ
れている。即ち、メモリーやロジック、更にアナログＬ
ＳＩを１チップ化する場合は、異なったＬＳＩ加工プロ
セスを同一ウェーハプロセスで処理することとなり、マ
スク数や工程数の著しい増加と開発ＴＡＴ（Turn aroun
d time）の増加が問題となり、歩留りの低下も大きな懸
念材料である。
【００１２】このために、各ＬＳＩを個別に作り、ＭＣ
Ｍ化する方式が有力視されている。こうしたＭＣＭ化技
術の例を図１２に示す。
【００１３】図１２（ａ）、（ｂ）、（ｃ）はフリップ
チップ方式であって、回路基板６０上の電極６３にフェ
イスダウンでチップ６４を接続している。より小型化、
薄型化を考えた場合には、図１２のフリップチップが有
利な方式となっている。今後の高速化での接続距離の縮
小や各接続インピーダンスのバラツキを考えても、フリ
ップチップ方式が主流になるものと思われる。
【００１４】フリップチップ方式のＭＣＭは、複数の異
種のＬＳＩについて各々のＬＳＩのＡｌ電極パッド５５
の面にＡｕ−Ｓｔｕｄ Ｂｕｍｐを形成し、異方性導電
フィルム（ＡＣＦ：Anisotropic Conductive Film）を
介して回路基板と接続する方法や、樹脂ペーストを用い
て圧接する方法、更にバンプとしてＡｕめっきバンプや
Ｎｉ無電解めっきバンプ、はんだバンプを用いる方法
等、種々のものが提案されている。図１２（ｃ）は、は
んだバンプ６５による基板６０との金属間接合で、より
低抵抗で確実に接合させた例である。
【００１５】
【発明に至る経過】上記した各バンプ形成法は既に完成
されていて、量産ベースの技術として活用が始まってい
る。例えば、図９に示したＡｕスタッドバンプ２４はチ
ップ単位のバンプ形成法であり、既存の設備を用いて、
より簡便にバンプを形成する方法として広く用いられて
いるが、各端子毎にバンプ形成処理を行うので、多ピン
になる程、バンプ形成に要するコストが上昇してしま
う。
【００１６】また、最近のＬＳＩの低電圧駆動において
は、Ａｌ配線層の電圧降下の問題が生じることから、配
線長を短くするために、周辺の電極パッドの配置だけで
なく、アクティブ素子上にも電極パッドを配置したエリ
アパッドが必要とされるが、図９のＡｕスタッドバンプ
２４はボンディング荷重とダメージの面からエリアパッ
ドには不向きである。更に、Ａｕスタッドバンプチップ
の実装は、１個ずつの圧接工法であることや、両面実装
に難がある等の問題を抱えている。
【００１７】一方、ウェーハ一括のはんだバンプ形成法
は実装面でエリアパッド配置にも適用でき、一括リフロ
ーや両面実装が可能である等の利点がある。しかし、最
先端の歩留まりが低いウェーハに対して処理をすると、
良品チップ１個当たりのコストは極めて高くなる。
【００１８】即ち、図１３には、従来のウェーハ一括処
理における半導体ウェーハ５３を示すが、最先端ＬＳＩ
では高歩留りが必要とされるにも拘らず、スクライブラ
イン２１で仕切られたチップの内、×印で示す不良品チ
ップ２０の数が○印で示す良品チップ３の数より多くな
るのが実情である。
【００１９】また、チップをベアチップの形で他所から
入手した場合のバンプ形成は極めて難しいという問題が
あった。即ち、上記した２種類のバンプ形成方法は各々
特徴を持つが、全ての領域に使える技術ではなく、各々
の特徴を活かした使い分けをされるのが現状である。ウ
ェーハ一括バンプ処理法は、歩留まりが高く、ウェーハ
１枚の中に占める端子数が多い場合（例えば５００００
端子／ウェーハ）や、エリアパッド対応の低ダメージバ
ンプ形成に特徴を発揮する。又、Ａｕスタッドバンプ
は、チップ単位で入手した場合のバンプ処理や、簡便な
バンプ処理に特徴を発揮している。
【００２０】なお、図１３に示した半導体ウェーハ５３
をスクライブライン２１に沿って切断すると、切断の影
響でチップにストレス、亀裂等のダメージが生じて、故
障の原因になることがある。さらに、良品チップ３及び
不良品チップ２０を共に半導体ウェーハ５３として一括
ではんだバンプ形成まで工程を進行させると、不良品チ
ップ２０に施した工程が無駄になり、これもコストアッ
プの原因となる。
【００２１】また、特開平９−２６０５８１号公報に
は、Ｓｉウェーハ上に複数の半導体チップを接着固定
し、これをアルミナの如き基板上に設けた樹脂に加圧下
で埋め込んでから剥離することにより、ウェーハの表面
を平坦にし、ホトリソグラフィの技術によりこのウェー
ハ上で素子間の接続用の配線層を形成する方法が示され
ている。
【００２２】この公知の方法によれば、ウェーハの一括
処理が可能となり、大量生産による低価格化を達成でき
るとしているが、ウェーハにおいて個々の半導体チップ
の裏面側には上記のアルミナの如き硬質の基板が存在し
ているために、スクライビング時にチップ間の樹脂と共
に、裏面側の硬質の基板も切断しなければならず、切断
用のブレードが破損するおそれがある。しかもチップの
側面は樹脂で覆われてはいるが、裏面は樹脂とは異質の
硬質の基板が存在しているだけであるため、チップの裏
面側は有効に保護されないことがあり、また両者間の密
着性が悪くなる。
【００２３】本出願人は、上記のような従来の技術が抱
えている問題点について鋭意検討した結果、ウェーハ一
括処理の特徴を生かしつつ、最先端のＬＳＩやベアチッ
プで入手した場合でも、高歩留り、低コストにして信頼
性良く提供可能な半導体チップ等のチップ状電子部品
を、特願２０００−１２２１１２号において、提案し
た。
【００２４】即ち、特願２０００−１２２１１２号に係
る発明（以下、先願発明と称する。）によれば、基板上
に、処理前は粘着力を持つが処理後は粘着力が低下する
粘着手段を貼り付け、この粘着手段の上に複数個又は複
数種の半導体チップをその電極面を下にして固定し、保
護物質を前記半導体チップ間を含む全面に被着し、前記
粘着手段に所定の処理を施して前記粘着手段の粘着力を
低下させて、前記半導体チップをその側面及び裏面にお
いて前記保護物質で固定した疑似ウェーハを剥離し、更
に必要あれば前記半導体チップ間において前記保護物質
を切断して各半導体チップ又はチップ状電子部品を分離
しているので、チップ状電子部品を疑似ウェーハから切
り出す際に、保護物質の部分を切断するので、チップ状
電子部品本体への悪影響（歪みやばり、亀裂等のダメー
ジ）を抑えられる。
【００２５】また、良品のチップ状電子部品を疑似ウェ
ーハより切り出して再配列することにより、あたかも全
品が良品チップのウェーハのようになって、ウェーハ一
括でのはんだバンプ処理等が可能になり、低コストで歩
留り良くフリップチップ用はんだバンプチップを形成で
きる。そして、自社製ウェーハのみならず、他社から購
入したベアチップでも容易にはんだバンプ処理等が可能
になる。
【００２６】また、保護物質によってチップ側面及び裏
面が覆われているので、Ｎｉ無電解めっき処理も可能で
あると共に、同じく保護物質によってチップ側面及び裏
面が保護されているので、チップの個片後の実装ハンド
リングにおいてもチップが保護され、良好な実装信頼性
が得られる。
【００２７】
【発明が解決しようとする課題】しかしながら、本発明
者は、先願発明は上記した優れた特長をもちつつも、改
善すべき点があることを見出した。
【００２８】図１４には、先願発明における一例を示
す。これによれば、良品の半導体チップ３を一時的に固
定するのにダイシングテープからなるＵＶ（紫外線）硬
化型シート２９を使用しており、図１４（ａ）、（ｂ）
のように平坦な石英基板２８上にＵＶ硬化シート２９を
貼付けた後、図１４（ｃ）のように良品チップ３を電極
面の側でシート２９上に固定し、更に図１４（ｄ）のよ
うに保護物質としての樹脂４で半導体チップ３を固定し
た疑似ウェーハを基板２８から剥離するに際し、図１４
（ｅ）のように基板２８の側からＵＶを照射してシート
２９の粘着力を低下させてから、疑似ウェーハ５を基板
２８から分離する。
【００２９】しかし、平坦な基板２８はその裏面６から
ＵＶを透過させるため、例えば石英基板のような透明な
基板を材質とする必要があり、従って材質が限られてし
まい、またＵＶの照射設備を必要とする。
【００３０】また、ＵＶを照射して、チップ３を樹脂４
で固定してなる疑似ウェーハ５を平坦な基板（石英基
板）２８から剥がす際に、樹脂４とＵＶ硬化シート２９
は樹脂４による樹脂硬化時の熱で互いに化学反応して変
質物２９ａが生じ、これにより接着力が上昇してしま
い、ＵＶ硬化シート２９を樹脂４から十分に剥がれない
場合がある。これでは、疑似ウェーハ５のダイシング
や、チップ間の配線に支障をきたすことがある。
【００３１】なお、シートとして樹脂４と接着しにくい
ものを用いると、疑似ウェーハをうまく剥離できるが、
そのようなシート自身は粘着性を持たないので、チップ
を一時的に固定保持することはできない。
【００３２】従って、粘着性を有するシート等の一時的
にチップを固定保持することができる材料の選定、又は
チップを固定するための樹脂の材料の選定が難しいとい
う問題があった。
【００３３】本発明は、上述した先願発明の特長を生か
しつつ、その不十分な点を改善するためになされたもの
であって、その目的は、ウェーハ一括処理の特徴を生か
しつつ、最先端のＬＳＩやベアチップで入手した場合で
も、高歩留り、低コストにして信頼性良く半導体チップ
等のチップ状電子部品を製造する方法、及びその際に用
いる疑似ウェーハの製造方法を提供することにある。
【００３４】
【課題を解決するための手段】即ち、本発明は、基板上
に、離型性又は溶媒溶解性の粘着性物質を少なくとも局
部的に付着する工程と；この粘着性物質の上に複数個又
は複数種の半導体チップをその電極面を下にして固定す
る工程と；前記複数個又は複数種の半導体チップ間を含
む全面に保護物質を被着する工程と；前記保護物質に固
定された前記半導体チップと前記粘着性物質付きの前記
基板とを剥離により分離するか、或いは、前記保護物質に
固定された前記半導体チップと前記基板とを前記粘着性
物質の溶媒溶解処理により分離し、前記半導体チップを
前記保護物質で固定した疑似ウェーハを作製する工程
と；を有する、疑似ウェーハの製造方法に係り、更にこ
れに加えて、前記複数個又は複数種の半導体チップ間に
おいて前記保護物質を切断して各半導体チップ又はチッ
プ状電子部品を分離する工程を有する、チップ状電子部
品の製造方法に係わるものである。
【００３５】本発明によれば、基板上に、離型性又は溶
媒溶解性の粘着性物質を付着して、この粘着性物質の上
に半導体チップをその電極面を下にして一時的に固定す
るので、前記基板の材質が限定されることなく、又、特
別な設備等も必要とせずに、粘着性物質の剥離又は溶解
除去によって前記疑似ウェーハと前記基板とを容易に分
離することができ、更にこの疑似ウェーハから前記チッ
プ状電子部品を容易に作製することが可能となる。換言
すれば、半導体チップを一時的に固定するための粘着性
物質として、保護物質である樹脂との接着性が弱い（離
型性を有する）か、或いは樹脂及びチップに対し容易に
除去できる物質であって、チップを樹脂封止する際には
チップを固定保持できるほどの、チップに対する適度な
粘着性及び接着性を有する物質を用いることが重要であ
る。
【００３６】また、本発明によれば、半導体チップの電
極面以外（即ち、チップ側面及び裏面）が連続した保護
物質によって保護できるので、チップ化後のハンドリン
グにおいてチップが保護され、ハンドリングが容易とな
り、良好な実装信頼性が得られる。
【００３７】また、半導体ウェーハから切出されて良品
のみを選択したチップを基板に貼り付け、保護物質を全
面に被着した後に剥離することにより、あたかも全品が
良品チップからなる疑似ウェーハを得ることができるた
め、良品チップに対するウェーハ一括でのバンプ処理等
が可能となり、低コストのバンプチップを歩留り良く形
成できると共に、半導体チップを疑似ウェーハから切り
出す際にチップ間の保護物質の部分を切断できるので、
半導体チップ本体への悪影響（歪みやばり、亀裂等のダ
メージ）を抑えて容易に切断することができる。
【００３８】しかも、保護物質によってチップの側面及
び裏面が覆われるようにできることから、Ｎｉ無電解め
っき処理も可能である。そして、自社製ウェーハのみな
らず、他社から購入したベアチップでも、容易にはんだ
バンプ処理等が可能になる。また、ＭＣＭに搭載される
異種ＬＳＩチップを全て同一半導体メーカーから供給さ
れるケースは少なく、最先端の半導体ラインの投資が大
きくなってきているために、ＳＲＡＭ、フラッシュメモ
リーやマイコン、更にＣＰＵ（中央演算処理ユニット）
を同一半導体メーカーで供給するのではなく、各々得意
とする半導体メーカーから別々にチップで供給してもら
い、これらをＭＣＭ化することもできる。なお、上記の
基板は繰り返し使用できる、耐久性のあるものを選べ
ば、バンプ形成のコストや環境面でも有利である。
【００３９】
【発明の実施の形態】本発明においては、平坦な基板面
上に、前記粘着性物質としての水溶性樹脂を付着し、こ
の水溶性樹脂の上に良品の半導体チップの複数個又は複
数種を電極面を下にして固定し、前記保護物質としての
有機系絶縁性樹脂又は無機系絶縁性物質を半導体チップ
の裏面より均一に塗布して硬化させ、しかる後に前記保
護物質で固着された前記複数個又は複数種の半導体チッ
プと前記基板とを分離し、良品の半導体チップが複数個
又は複数種配列されかつ電極面が露出した前記疑似ウェ
ーハを得、更にこの疑似ウェーハを前記複数個又は複数
種の半導体チップ間の前記保護物質の位置で切断し、実
装基板に固定される単一の半導体チップ、又は複数個又
は複数種の半導体チップが一体化されたチップを得るの
が好ましい。
【００４０】本発明において、前記粘着性物質は離型性
又は溶媒溶解性を有する物質ならば、特に限定されるべ
きものではないが、例えばポリビニルアルコールが好ま
しく、また、前記保護物質はポリエステル系、エポキシ
系及びポリイミド系より選ばれる絶縁性樹脂であること
が好ましい。前記粘着性物質としては、ポリビニルアル
コール以外にも離型性を有するシリコン系、アクリル
系、ポリスチレン系及びポリエーテルアミド系又は溶媒
溶解性を有するポリエーテル系が挙げられる。
【００４１】後述するように、粘着性物質としてのポリ
ビニルアルコールと、保護物質としてのポリエステル系
樹脂との組み合わせの場合、離型作用が良好であるた
め、前記疑似ウェーハと前記基板とを容易に分離するこ
とができる。また、粘着性物質としてのポリビニルアル
コールと、保護物質としてのエポキシ系又はポリイミド
系樹脂との組み合わせの場合、水溶性であることを利用
して前記ポリビニルアルコールを水又は温水で溶解し
て、前記疑似ウェーハと前記基板とを容易に分離するこ
とができる。その他の粘着性物質−保護物質の組み合せ
例としては、離型性を有するシリコン系−エポキシ又は
ポリイミド系、離型性を有するアクリル、ポリスチレン
又はポリエーテルアミド系−エポキシ系、溶媒溶解性を
有するポリエーテル系−エポキシ系、ポリビニルアルコ
ール−エポキシ又はポリエステル系が挙げられる。
【００４２】また、前記疑似ウェーハを分離した後、前
記疑似ウェーハの前記基板との対向面を水又は温水で洗
浄処理することによって、上記粘着性物質を疑似ウェー
ハから完全に除去することが好ましい。
【００４３】また、特性測定により良品と判定された前
記半導体チップを前記基板上に固定したり、前記保護物
質で固着された状態において前記半導体チップの特性測
定を行なって、良品の半導体チップ又はチップ状電子部
品を選択しても良い。
【００４４】本発明に使用可能な平坦な基板は、樹脂の
硬化温度による変性、分解、反りなどに耐えられれば、
材質は特に限定されるべきものではない。また、前記粘
着性物質として水溶性物質を利用した場合、樹脂基板
（疑似ウェーハ）を分離した後、前記基板上に残留した
前記粘着性物質を水や温水などで容易に除去することが
可能なので、前記基板は何回でも繰り返して使用するこ
とができるため、コストや環境面においても有利であ
る。
【００４５】また、前記半導体チップを前記粘着性物質
が付着した前記基板上に配置する際のマウント精度向上
のために、透明な基板を使用したい場合でも、前記粘着
性物質としての前記ポリビニルアルコールのような透明
な物質を用いれば、基板の透明度を活かすことができ、
前記半導体チップを並べる際のマウント精度の向上を図
ることができる。
【００４６】次に、本発明の好ましい実施の形態を図面
の参照下に具体的に説明する。
【００４７】実施の形態１ まず図６は、図１３に示した如き半導体ウェーハ５３よ
り切り出された後、オープン／ショート或いはＤＣ（直
流）電圧測定で良品と確認された良品の半導体ベアチッ
プ３（又はＬＳＩチップ）のみを、平坦な円形の基板１
上に、例えばポリビニルアルコールからなる粘着性物質
２を介して等間隔に配列して貼り付けた一例である。こ
こで、図６に示したような円形の基板１ではなく、角型
のより大きな基板を用いることも可能であり、またこれ
らの基板は透明でなくてもよい。
【００４８】以下に、チップを貼り付ける基板として、
図６の如き例えばポリテトラフルオロエチレン（ＰＴＦ
Ｅ）、或いは、エチレン／テトラフルオロエチレン（Ｅ
ＴＦＥ）製の平坦な基板１を用い、一括してはんだバン
プを形成する方法を図１〜図３について順を追って説明
する。
【００４９】図１（ａ）は、チップを仮固定する（一時
的に固定する）ための支持基板となる基板１を示す。但
し、この基板１は繰り返し使用できる。
【００５０】次に、図１（ｂ）のように、基板１上に、
粘着性物質２として、樹脂に対して離型性を有する物
質、例えばポリビニルアルコールを均一に付着する。こ
こで、前記粘着性物質がフィルム状ならばローラーラミ
ネートなどの手法で、又は液状ならばスピンコートや印
刷などの手法で付着することができる。なお、この粘着
性物質２は、図示のように基板全面に付着してよいが、
チップ３の固定部分のみに局部的に（パターン化して）
付着してもよく、チップ３の表面に付着して基板１に貼
付けてもよい。後者の場合は、後述する疑似ウェーハの
剥離をより行い易くなる。
【００５１】次に、図１（ｃ）のように、上記した如く
に良品と確認された複数の良品ベアチップ３をチップ表
面（デバイス面）８を下にして配列して粘着性物質２に
貼り付ける。この時、ポリビニルアルコールを乾燥及び
脱水固化させると、チップが動かないよう、保持固定さ
れる。なお、良品ベアチップ３は、図１２に示した通常
のウェーハ工程でダイシングして、使用したダイシング
シート（図示せず）の延伸状態から取り出してもよい
し、チップトレイから移載してもよい。ここで重要なこ
とは、自社、他社製のチップに関わらず、良品ベアチッ
プ３のみを基板１上に再配列させることである。
【００５２】次に、図１（ｄ）のように、チップ３上か
ら粘着性物質としてのポリビニルアルコールが離型作用
を持つ有機系絶縁性樹脂、例えばポリエチレンテレフタ
レートの如きポリエステル４をチップ３の裏面側に均一
に流し込んで均一に塗布し、硬化する。この塗布はスピ
ンコート法か印刷法で容易に実現できる。この時、チッ
プ３は粘着性物質２の粘着性により保持固定されている
ので、動くことはない。
【００５３】次に、図１（ｅ）のように、粘着性物質と
してのポリビニルアルコール２が保護物質としてのポリ
エステル４に対し有する離型作用を利用して、樹脂４で
側面及び裏面が連続して固められた複数の良品のベアチ
ップ３からなる疑似ウェーハ５と、粘着性物質２の付い
た基板１とを接着面７で剥離する。この時、粘着性物質
２は樹脂４に対し離型作用を持つ物質なので、剥がれ面
８が綺麗に平坦に形成される。疑似ウェーハ５を分離し
た後、前記疑似ウェーハ５の前記基板１との対向面（即
ち、剥れ面８）を水又は温水で洗浄処理することも可能
である。
【００５４】このような剥離により、既述したようなＵ
Ｖ照射という工程が不要となるので、使用する平坦な基
板１は透明に限らず、またＵＶ照射の設備も不要であ
り、従って生産コストを低減することもでき、基板１
も、粘着性物質を除去することにより再利用でき、生産
コストを抑えられる（以下の他の実施の形態でも同
様）。
【００５５】次に、図２（ｆ）のように、良品ベアチッ
プ表面８（デバイス面）が上になるように疑似ウェーハ
５をひっくり返す。疑似ウェーハ５は同図に拡大して示
すように、Ｓｉ基板上にＳｉＯ2膜を介してＡｌ電極パ
ッド１０及びパッシベーション膜が形成されたものであ
る。
【００５６】次に、図２（ｇ）〜図３（ｉ）のように、
既述した図１０（ｃ）〜（ｅ）と同じ処理を施す。図２
（ｇ）はＵＢＭとなるＮｉ無電解めっき処理、図２
（ｈ）は印刷マスク１１を用いたはんだペースト９の印
刷転写、図３（ｉ）はウエットバック法によるはんだバ
ンプ１２の形成状況である。
【００５７】即ち、図２（ｇ）では、Ｎｉ無電解めっき
法にて、開口されたＡｌ電極パッド１０面の上のみに、
選択的にＮｉ無電解めっき層（ＵＢＭ）が形成されてい
る。なお、このＮｉ無電解めっき層（ＵＢＭ）は、Ａｌ
電極パッド１０の上面をリン酸系エッチ液で前処理した
後に、Ｚｎ処理によりＺｎを置換析出させ、さらにＮｉ
−Ｐめっき槽に浸漬させることにより、容易に形成で
き、Ａｌ電極パッド１０とはんだバンプとの接続を助け
るＵＢＭとして作用する。
【００５８】図２（ｈ）は、印刷マスク１１を当てて、
はんだペースト９を印刷法によりＮｉ無電解めっき層
（ＵＢＭ）上に転写した状態である。図３（ｉ）では、
ウエットバック法ではんだペースト９を溶融して、はん
だバンプ１２を形成した状態である。このように、Ｎｉ
無電解めっき法及びはんだペーストスクリーン印刷法等
を用いることにより、フォトプロセスを用いずに簡単に
はんだバンプ１２を形成できる。なお、図示省略した
が、疑似ウェーハ５において、チップ３間に配線を形成
し、チップ間を接続してもよい。
【００５９】上記のようにして、低歩留まりの最先端の
ＬＳＩや他社から入手したチップであっても、良品のチ
ップ３のみを再び基板１に貼り付けて、あたかも１００
％良品ベアチップ３のみで構成された疑似ウェーハ５を
作製し、ウェーハ一括の低コストのバンプ形成が可能に
なる。
【００６０】そして、図３（ｉ）において、プローブ検
査による電気的特性の測定やバーンインを行って、図１
（ｃ）の工程前に良品ベアチップ３を選別したことに加
えて、更により確実に良品チップのみを選別できる。
【００６１】図３（ｊ）は、チップ３を樹脂４で保護し
て補強してなる良品チップ部品２６の単位でブレード３
２（又はレーザ）でスクライブライン３３に沿ってダイ
シング１９して、個々の個片とする工程を示す。
【００６２】次に、図３（ｋ）のように、配線基板１６
上のソルダー（はんだ）レジスト１５で囲まれかつソル
ダー（はんだ）ペースト１３を被着した電極１４を設け
た実装基板２７に、個片化された良品チップ部品２６を
マウントする。
【００６３】この際、良品チップ部品２６の側面と裏面
は樹脂４で覆われているため、実装基板２７への実装時
の良品チップ部品２６の吸着等のハンドリング等で、直
接良品チップ部品２６がダメージを受けることがなく、
そのために、高い信頼性を持つフリップチップ実装が期
待できる。
【００６４】なお、上記の記述は半導体チップのフリッ
プチップ実装技術に関するものであるが、フリップチッ
プ高密度実装における接続用はんだバンプの形成技術と
その製造方法に関するものでもあり、良品ベアチップ３
をその表面（デバイス面）２８を下にして基板１上に等
間隔で並べて貼り付け、その後に樹脂４を裏面等に均一
に塗布して、良品チップ３同士を固定する。
【００６５】しかる後に、粘着性物質２から剥がして、
良品チップ３のみが配列された疑似ウェーハ５を作製
し、この疑似ウェーハ５に一括でバンプ形成をして、低
コストでバンプチップを製造できる。このバンプチップ
は、小型・軽量の携帯用電子機器のみならず、全てのエ
レクトロニクス機器に利用され得る。
【００６６】上述したように、本実施の形態によれば
（後述の他の実施の形態も同様）、既述したＵＶ硬化型
の接着シートを用いるのではなく、硬化後の樹脂４と離
型するような粘着性物質２を用いるので、この離型性を
利用して樹脂基板５と剥離しやすく、平坦な良品チップ
からなる樹脂基板が得られる。
【００６７】また、粘着性物質２を水溶性にしたので、
粘着性物質２が樹脂４と密着してしまった場合や、樹脂
４上やチップ３上に残留してしまった場合でも、水溶と
いう簡易な方法で除去することが出来、平坦で綺麗な良
品チップからなる樹脂基板が得られる。
【００６８】また、ＵＶ照射をしないので、チップを並
べる基板１はマウントの位置精度を出す方法を工夫すれ
ば、透明である必要がなくなり、ＵＶ照射装置も不要に
なり、生産コスト削減になる。基板１は、粘着性物質２
を除去することにより再利用でき、生産コストを抑えら
れる。
【００６９】そして、良品の半導体チップをウェーハよ
り切り出して、基板に等間隔で再配列して貼り付け、樹
脂の塗布後に剥離して、あたかも全品が良品チップであ
る疑似ウェーハを得るため、良品チップに対するウェー
ハ一括でのはんだバンプ処理等が可能となり、低コスト
のフリップチップ用はんだバンプチップを形成できる。
又、自社製ウェーハのみならず、他社から購入したベア
チップでも容易にはんだバンプ処理等が可能になる。
【００７０】また、樹脂によってチップ側面及び裏面が
覆われているので、Ｎｉ無電解めっき処理も可能である
と共に、樹脂によってチップ側面及び裏面を保護されて
いるので、チップの個片後の実装ハンドリングにおいて
もチップが保護されて、良好な実装信頼性が得られる。
良品チップを貼り付ける基板はウェーハ剥離後は繰り返
し使用できて、バンプ形成のコストや環境面で有利であ
る。
【００７１】また、ウェーハ一括処理による低コストバ
ンプ処理の特徴を活かして、低歩留りで高価とされる最
先端のＬＳＩやベアチップの形で入手したチップでも使
え、汎用性が高くて安定して行える新しいバンプ形成法
及び配線形成法を提供でき、良品チップが配置された電
極面又は裏面が平坦なチップ又はチップモジュールを作
製できる。又、半導体チップを疑似ウェーハから切り出
す際に、樹脂の部分のみを切断するので、切断を容易に
行え、ブレードの破損もなく、半導体チップ本体への悪
影響（歪みやばり、亀裂等のダメージ）を抑えることが
できる。
【００７２】実施の形態２ 図４は、粘着性物質として溶媒溶解性を有する物質、例
えば水溶性のポリビニルアルコールを用い、また実施の
形態１（図１）において保護物質として用いたポリエス
テルに代わり、例えばエポキシ樹脂又はポリイミドを用
いた例である。
【００７３】この場合、図４（ａ）、（ｂ）、（ｃ）は
図１（ａ）、（ｂ）、（ｃ）とそれぞれ同様に行うが、
粘着性物質２と樹脂４との離型作用は生じないので、図
４（ｄ）における樹脂４の硬化後に、粘着性物質２を水
（又は温水）につけることによって、粘着性物質２を溶
解させ、図４（ｅ）に示す如く、疑似ウェーハ５を基板
１から容易に分離することができる。
【００７４】この時、図４（ｄ）の樹脂４の封止工程に
おける樹脂硬化時に粘着性物質２が樹脂４に密着してし
まう場合でも、粘着性物質の水溶性を利用して、疑似ウ
ェーハ５を基板１から容易にそして確実に分離すること
ができる。従って、この場合、樹脂４として粘着性物質
２との離型性を考慮しなくてよいため、より広範囲の樹
脂の中から信頼性、コストを重視して選択して使用する
ことが可能である。こうして、実施の形態１と同様にし
て、疑似ウェーハ及びチップ状電子部品を得ることがで
きる。
【００７５】実施の形態３ 図５は、上記のはんだペースト９に代えて、はんだボー
ル１７を用いた変形例によるバンプの形成方法を示す。
【００７６】即ち、まず、疑似ウェーハ上に形成された
Ａｌ電極パッド１０を被覆するパッシベーション膜に対
して、バンプ電極を形成する箇所を開口して、そこにＮ
ｉ無電解めっき層（ＵＢＭ）を形成する。
【００７７】次に、このＮｉ無電解めっき層（ＵＢＭ）
の上にフラックス１８を印刷法等により塗布する。その
フラックス１８の材料としては、はんだボール１７を転
写し易いように粘着力の高いものが好ましい。なお、フ
ラックス１８の塗布は印刷法に強いて限定しなくてもよ
いが、現実的には印刷法が好ましい。それは、他の方法
に比べ、フラックス１８を所望のパターンに簡便な操作
で効率よく塗布することができるからである。
【００７８】さらに、はんだボール１７をフラックス１
８上に載置してはんだボール１７のリフロー（加熱溶
融）を行う。これにより、はんだボール１７はＮｉ無電
解めっき層（ＵＢＭ）に強く付着する。最後に、フラッ
クス１８の洗浄を行う。これを以ってバンプ電極の形成
は完了する。
【００７９】実施の形態４ 本実施の形態によれば、実施の形態１又は２において用
いた複数個の良品ベアチップ（半導体チップ）３に代わ
り、複数の異なる種類の複数個のチップを基板上に貼り
付け、その後は実施の形態１又は２で述べたと同様に処
理する。但し、図７（ｉ）に示すように疑似ウェーハ５
を作製した後、図７（ｊ）に示すように、複数の半導体
チップ３ａ、３ｂは種々の組み合わせにして良品チップ
状部品２６として切り出してＭＣＭ化することができ
る。なお、このようなＭＣＭ化は、例えば実施の形態１
において複数個の同種チップに対して行うこともでき
る。
【００８０】図８は、実施の形態１、２、３及び４にお
ける粘着性物質２を例えば図１（ｂ）に示すように基板
全面に付着するのに代わり、チップ３の固定部分のみに
局部的に（パターン化して）付着、或いはチップ３の表
面に付着して基板１に貼付ける例を示す。
【００８１】まず、図８（ａ）、（ｂ）のようにチップ
を仮固定する（一時的に固定する）ための支持基板とな
る平坦な基板１上に良品の半導体チップ３を固定するの
に際し、粘着性物質２をチップ３の固定部分のみに局部
的に（パターン化して）付着、或いはチップ３の表面に
付着して、基板１にチップ３を貼付ける。ここで、粘着
性物質２は、樹脂に対して離型性を有する物質でもよ
く、或いは溶媒溶解性を有する物質でもよい。
【００８２】次に、図８（ｃ）のように、チップ３上か
ら樹脂４をチップ３の裏面側にて均一に流し込んで均一
に塗布し、硬化する。
【００８３】図８（ｄ）は、粘着性物質２として樹脂４
に対して離型性を有する物質、例えばポリビニルアルコ
ールを用い、また樹脂４として例えばポリエステルを用
いた場合を示し、この場合、実施の形態１と同様の方法
で、疑似ウェーハをより容易にそして確実に分離するこ
とができる。
【００８４】図８（ｄ’）は、粘着性物質２として溶媒
溶解性（水溶性）を有する物質、例えばポリビニルアル
コールを用い、また樹脂４として例えばエポキシ樹脂又
はポリイミドを用いた場合を示し、この場合、実施の形
態２と同様の方法で、疑似ウェーハをより容易にそして
確実に分離することができる。
【００８５】ここで、図８（ｄ）、（ｄ’）のいずれの
場合においても、実施の形態１、２、３及び４と同様の
効果が得られる。
【００８６】以上に説明した実施の形態は、本発明の技
術的思想に基づいて種々に変形が可能である。
【００８７】例えば、基板はポリテトラフルオロエチレ
ン、或いはエチレン／テトラフルオロエチレンの他に、
粘着性物質２や樹脂４と接着しないものを好適に用いる
ことができ、基板の形や厚さも自由に変更できる。粘着
性物質もポリビニルアルコールの他に、これと同様の目
的を果たせば種々の物質でよいし、保護物質としての樹
脂も同様の目的を果たせば、広範囲のものから選択して
よい。
【００８８】そして、上記のテフロン（登録商標）等の
基板は、何回でも繰り返して使用することができ、コス
トや環境面で有利である。また、本発明を適用する対象
は半導体チップに限ることはなく、個々のチップへの切
断を伴う他の各種チップ状電子部品であってもよい。
【００８９】また、チップを封止する樹脂は上述した有
機系に限らずＳＯＧ（spin on glass）等の無機系も使
用してよい。
【００９０】
【発明の作用効果】本発明によれば、基板上に、離型性
又は溶媒溶解性の粘着性物質を少なくとも局部的に付着
して、この粘着性物質の上に半導体チップをその電極面
を下にして一時的に固定するので、前記基板の材質が限
定されることなく、又、特別な設備等も必要とせずに、
粘着性物質の剥離又は溶解除去によって前記疑似ウェー
ハと前記基板とを容易かつ確実に分離することができ、
更にこの疑似ウェーハから前記チップ状電子部品を容易
に得ることができる。
【００９１】また、粘着性物質が溶媒溶解性を有する物
質なので、粘着性物質が、硬化後の樹脂と密着してしま
った場合でも、水又は温水などの溶媒によって容易に疑
似ウェーハを分離することができ、更に、硬化後の樹脂
上又はチップ状に粘着性物質が残留した場合において
も、水又は温水などの溶媒で洗浄除去することが可能で
ある。従って、樹脂の選定範囲が広がり、信頼性、コス
ト面を重視した材料選定ができる。
【００９２】また、本発明によれば、良品のチップを切
り出して再配列することにより、あたかも全品が良品チ
ップのウェーハのようになって、ウェーハ一括でのはん
だバンプ処理等が可能になり、低コストのフリップチッ
プ用はんだバンプチップを形成できる。また、自社製ウ
ェーハのみならず、他社から購入したベアチップでも容
易にはんだバンプ処理等が可能になる。また、保護物質
によってチップ側面及び裏面が覆われるようにできるの
で、Ｎｉ無電解めっき処理も可能であると共に、同じく
保護物質によってチップ側面及び裏面が保護されている
ので、チップ状電子部品を疑似ウェーハから切り出す際
に、保護物質の部分を切断できるので、チップ状電子部
品本体への悪影響（歪みやばり、亀裂等のダメージ）を
抑えられ、更に、チップの個片後の実装ハンドリングに
おいてもチップが保護され、良好な実装信頼性が得られ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体チップの
作製工程を順次示す断面図である。
【図２】同、作製工程を順次示す断面図である。
【図３】同、作製工程とその実装工程とを順次示す断面
図である。
【図４】本発明の実施の形態２における半導体チップの
作製工程を順次示す断面図である。
【図５】本発明の実施の形態３による、はんだペースト
の代りに金属ボールを用いる疑似ウェーハの断面図であ
る。
【図６】本発明の実施の形態において良品ベアチップの
みを貼り付けた基板の斜視図である。
【図７】本発明の実施の形態４におけるＭＣＭ用半導体
チップの作製工程を順次示す断面図である。
【図８】本発明の他の実施の形態を示す図である。
【図９】従来例におけるＡｕスタッドバンプ（Stud Bum
p）の一例を示す斜視図である。
【図１０】同、ウェーハレベルで一括はんだでバンプ処
理をした半導体ウェーハの部分平面図である。
【図１１】同、半導体チップの作製工程を順次示す断面
図である。
【図１２】同、ＭＣＭ化された実装構造の他の例の斜視
図（ａ）とその一部断面側面図（ｂ）、（ｃ）である。
【図１３】同、ウェーハ一括処理に対処する半導体ウェ
ーハの斜視図である。
【図１４】先願発明（特願２０００−１２２１１２号）
における、半導体チップの作製工程を順次示す断面図で
ある。
【符号の説明】
１…平坦な基板、２…粘着性物質、３…良品ベアチッ
プ、４…樹脂、５…疑似ウェーハ、６…石英基板裏側、
７…接着面、８…良品ベアチップ表面（デバイス面）、
９…はんだペースト、１０、５５…Ａｌ電極パッド、１
１…印刷マスク、１２…はんだバンプ、１３…ソルダー
（はんだ）ペースト、１４…電極、１６…配線基板、１
９…ダイシング、２０…不良品ベアチップ、２１、３３
…スクライブライン、２６…良品チップ部品、２７…実
装基板、２８…石英基板、２９…ＵＶ硬化シート、２９
ａ…変質物、３２…ブレード
フロントページの続き (72)発明者 西山 和夫 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4M106 AA02 AB18 DJ33 DJ38 5F061 AA01 BA07 CA10 CA12 CB02 CB13 GA01

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 基板上に、離型性又は溶媒溶解性の粘着
    性物質を少なくとも局部的に付着する工程と；この粘着
    性物質の上に複数個又は複数種の半導体チップをその電
    極面を下にして固定する工程と；前記複数個又は複数種
    の半導体チップ間を含む全面に保護物質を被着する工程
    と；前記保護物質に固定された前記半導体チップと前記
    粘着性物質付きの前記基板とを剥離により分離するか、
    或いは、前記保護物質に固定された前記半導体チップと
    前記基板とを前記粘着性物質の溶媒溶解処理により分離
    し、前記半導体チップを前記保護物質で固定した疑似ウ
    ェーハを作製する工程と；前記複数個又は複数種の半導
    体チップ間において前記保護物質を切断して各半導体チ
    ップ又はチップ状電子部品を分離する工程と；を有す
    る、チップ状電子部品の製造方法。
  2. 【請求項２】 平坦な基板面上に、前記粘着性物質とし
    ての水溶性樹脂を付着し、この水溶性樹脂の上に良品の
    半導体チップの複数個又は複数種を電極面を下にして固
    定し、前記保護物質としての有機系絶縁性樹脂又は無機
    系絶縁性物質を半導体チップの裏面より均一に塗布して
    硬化させ、しかる後に前記保護物質で固着された前記複
    数個又は複数種の半導体チップと前記基板とを分離し、
    良品の半導体チップが複数個又は複数種配列されかつ電
    極面が露出した前記疑似ウェーハを得、更にこの疑似ウ
    ェーハを前記複数個又は複数種の半導体チップ間で切断
    する、請求項１に記載したチップ状電子部品の製造方法。
  3. 【請求項３】 前記粘着性物質がポリビニルアルコール
    である、請求項１に記載したチップ状電子部品の製造方
    法。
  4. 【請求項４】 前記保護物質がポリエステル系、エポキ
    シ系及びポリイミド系より選ばれる有機系絶縁性樹脂で
    ある、請求項１に記載したチップ状電子部品の製造方
    法。
  5. 【請求項５】 前記粘着性物質を水又は温水で溶解し
    て、前記半導体チップを固定した疑似ウェーハと前記基
    板とを分離する、請求項１に記載したチップ状電子部品
    の製造方法。
  6. 【請求項６】 前記疑似ウェーハを分離した後、前記疑
    似ウェーハの前記基板との対向面を水又は温水で洗浄処
    理する、請求項１に記載したチップ状電子部品の製造方
    法。
  7. 【請求項７】 前記保護物質の位置で切断して、実装基
    板に固定される単一の半導体チップ、又は複数個又は複
    数種の半導体チップが一体化されたチップを得る、請求
    項１に記載したチップ状電子部品の製造方法。
  8. 【請求項８】 前記電極上にはんだバンプを形成する、
    請求項１に記載したチップ状電子部品の製造方法。
  9. 【請求項９】 特性測定により良品と判定された前記半
    導体チップを前記基板上に固定する、請求項１に記載し
    たチップ状電子部品の製造方法。
  10. 【請求項１０】 前記保護物質で固着された状態におい
    て前記半導体チップの特性測定を行い、良品の半導体チ
    ップ又はチップ状電子部品を選択する、請求項１に記載
    したチップ状電子部品の製造方法。
  11. 【請求項１１】 基板上に、離型性又は溶媒溶解性の粘
    着性物質を少なくとも局部的に付着する工程と；この粘
    着性物質の上に複数個又は複数種の半導体チップをその
    電極面を下にして固定する工程と；前記複数個又は複数
    種の半導体チップ間を含む全面に保護物質を被着する工
    程と；前記保護物質に固定された前記半導体チップと前
    記粘着性物質付きの前記基板とを剥離により分離する
    か、或いは、前記保護物質に固定された前記半導体チップ
    と前記基板とを前記粘着性物質の溶媒溶解処理により分
    離し、前記半導体チップを前記保護物質で固定した疑似
    ウェーハを作製する工程と；を有する、疑似ウェーハの
    製造方法。
  12. 【請求項１２】 平坦な基板面上に、前記粘着性物質と
    しての水溶性樹脂を付着し、この水溶性樹脂の上に良品
    の半導体チップの複数個又は複数種を電極面を下にして
    固定し、前記保護物質としての有機系絶縁性樹脂又は無
    機系絶縁性物質を半導体チップの裏面より均一に塗布し
    て硬化させ、しかる後に前記保護物質で固着された前記
    複数個又は複数種の半導体チップと前記基板とを分離
    し、良品の半導体チップが複数個又は複数種配列されか
    つ電極面が露出した前記疑似ウェーハを得る、請求項１
    １に記載した疑似ウェーハの製造方法。
  13. 【請求項１３】 前記粘着性物質がポリビニルアルコー
    ルである、請求項１１に記載した疑似ウェーハの製造方
    法。
  14. 【請求項１４】 前記保護物質がポリエステル系、エポ
    キシ系及びポリイミド系より選ばれる有機系絶縁性樹脂
    である、請求項１１に記載した疑似ウェーハの製造方
    法。
  15. 【請求項１５】 前記粘着性物質を水又は温水で溶解し
    て、前記半導体チップを固定した疑似ウェーハと前記基
    板とを分離する、請求項１１に記載した疑似ウェーハの
    製造方法。
  16. 【請求項１６】 前記疑似ウェーハを分離した後、前記
    疑似ウェーハの前記基板との対向面を水又は温水で洗浄
    処理する、請求項１１に記載した疑似ウェーハの製造方
    法。
  17. 【請求項１７】 前記電極上にはんだバンプを形成す
    る、請求項１１に記載した疑似ウェーハの製造方法。
  18. 【請求項１８】 特性測定により良品と判定された前記
    半導体チップを前記基板上に固定する、請求項１１に記
    載した疑似ウェーハの製造方法。
  19. 【請求項１９】 前記保護物質で固着された状態におい
    て前記半導体チップの特性測定を行い、良品の半導体チ
    ップ又はチップ状電子部品を選択する、請求項１１に記
    載した疑似ウェーハの製造方法。
JP2000279342A 2000-09-14 2000-09-14 チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 Pending JP2002093830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000279342A JP2002093830A (ja) 2000-09-14 2000-09-14 チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000279342A JP2002093830A (ja) 2000-09-14 2000-09-14 チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2002093830A true JP2002093830A (ja) 2002-03-29

Family

ID=18764358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000279342A Pending JP2002093830A (ja) 2000-09-14 2000-09-14 チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2002093830A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10304777A1 (de) * 2003-02-05 2004-08-19 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials
JP2006190975A (ja) * 2004-12-30 2006-07-20 Advanced Chip Engineering Technology Inc ウェハレベルパッケージの封止材充填構造、及びその方法
CN1300845C (zh) * 2003-11-07 2007-02-14 株式会社巴川制纸所 半导体装置制造用粘合薄片、以及应用该薄片的半导体装置的制造方法
JP2007506279A (ja) * 2003-09-18 2007-03-15 クリー　インコーポレイテッド 成形チップの製造方法および装置
US7323778B2 (en) 2002-11-08 2008-01-29 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
JP2010538462A (ja) * 2007-08-29 2010-12-09 フリースケール セミコンダクター インコーポレイテッド 集積回路ダイのパッケージング方法
JP2011142213A (ja) * 2010-01-07 2011-07-21 Tdk Corp 薄膜電子素子の個片化方法及びその方法により製造された電子素子搭載粘着性シート
JP2011187845A (ja) * 2010-03-10 2011-09-22 Lintec Corp 電子基板の製造方法
US8167674B2 (en) 2007-12-14 2012-05-01 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
JP2012109306A (ja) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
US8232564B2 (en) 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
US9786811B2 (en) 2011-02-04 2017-10-10 Cree, Inc. Tilted emission LED array
WO2018220868A1 (ja) * 2017-05-30 2018-12-06 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP2019024130A (ja) * 2018-11-14 2019-02-14 アオイ電子株式会社 半導体装置の製造方法
US10505083B2 (en) 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
US10842016B2 (en) 2011-07-06 2020-11-17 Cree, Inc. Compact optically efficient solid state light source with integrated thermal management
KR20210129172A (ko) * 2019-03-14 2021-10-27 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323778B2 (en) 2002-11-08 2008-01-29 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
DE10304777B4 (de) * 2003-02-05 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
DE10304777A1 (de) * 2003-02-05 2004-08-19 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials
JP2007506279A (ja) * 2003-09-18 2007-03-15 クリー　インコーポレイテッド 成形チップの製造方法および装置
US9105817B2 (en) 2003-09-18 2015-08-11 Cree, Inc. Molded chip fabrication method and apparatus
US9093616B2 (en) 2003-09-18 2015-07-28 Cree, Inc. Molded chip fabrication method and apparatus
US10164158B2 (en) 2003-09-18 2018-12-25 Cree, Inc. Molded chip fabrication method and apparatus
CN1300845C (zh) * 2003-11-07 2007-02-14 株式会社巴川制纸所 半导体装置制造用粘合薄片、以及应用该薄片的半导体装置的制造方法
JP2006190975A (ja) * 2004-12-30 2006-07-20 Advanced Chip Engineering Technology Inc ウェハレベルパッケージの封止材充填構造、及びその方法
US8232564B2 (en) 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US10505083B2 (en) 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
JP2010538462A (ja) * 2007-08-29 2010-12-09 フリースケール セミコンダクター インコーポレイテッド 集積回路ダイのパッケージング方法
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8167674B2 (en) 2007-12-14 2012-05-01 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
JP2011142213A (ja) * 2010-01-07 2011-07-21 Tdk Corp 薄膜電子素子の個片化方法及びその方法により製造された電子素子搭載粘着性シート
JP2011187845A (ja) * 2010-03-10 2011-09-22 Lintec Corp 電子基板の製造方法
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
JP2012109306A (ja) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
US9786811B2 (en) 2011-02-04 2017-10-10 Cree, Inc. Tilted emission LED array
US10842016B2 (en) 2011-07-06 2020-11-17 Cree, Inc. Compact optically efficient solid state light source with integrated thermal management
JP2018206797A (ja) * 2017-05-30 2018-12-27 アオイ電子株式会社 半導体装置および半導体装置の製造方法
WO2018220868A1 (ja) * 2017-05-30 2018-12-06 アオイ電子株式会社 半導体装置および半導体装置の製造方法
CN110709970A (zh) * 2017-05-30 2020-01-17 青井电子株式会社 半导体装置及半导体装置的制造方法
US11075180B2 (en) 2017-05-30 2021-07-27 Aoi Electronics Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP2019024130A (ja) * 2018-11-14 2019-02-14 アオイ電子株式会社 半導体装置の製造方法
KR20210129172A (ko) * 2019-03-14 2021-10-27 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법
KR102619307B1 (ko) 2019-03-14 2024-01-03 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법

Similar Documents

Publication Publication Date Title
JP4403631B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2002093830A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
KR100572525B1 (ko) 플립 칩 반도체 장치를 제조하는 방법
KR100865458B1 (ko) 칩형 전자 부품들 및 그 제조 방법, 그 제조에 사용하는 의사 웨이퍼 및 그 제조 방법
US20120018870A1 (en) Chip scale package and fabrication method thereof
US8642390B2 (en) Tape residue-free bump area after wafer back grinding
JPH09199506A (ja) 半導体素子のバンプ形成方法
TW201705321A (zh) 半導體裝置的製造方法
JP2002299546A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2000082723A (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
JP2002299500A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ
US7326638B2 (en) Method for manufacturing semiconductor device
JP2004335629A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
EP1801870A1 (en) Partial adherent temporary substrate and method of using the same
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP4724988B2 (ja) マルチチップモジュール作製用の疑似ウエハを作製する方法
JP2003197659A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法
US20070145587A1 (en) Substrate with multi-layer interconnection structure and method of manufacturing the same
US8051557B2 (en) Substrate with multi-layer interconnection structure and method of manufacturing the same
JP2001223232A (ja) 半導体装置の製造方法