JP2002093830A - チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 - Google Patents
チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法Info
- Publication number
- JP2002093830A JP2002093830A JP2000279342A JP2000279342A JP2002093830A JP 2002093830 A JP2002093830 A JP 2002093830A JP 2000279342 A JP2000279342 A JP 2000279342A JP 2000279342 A JP2000279342 A JP 2000279342A JP 2002093830 A JP2002093830 A JP 2002093830A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- manufacturing
- substance
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 ウェーハ一括処理の特徴を生かし、高歩留
り、低コストにして良好な実装信頼性を持った半導体チ
ップ及び疑似ウェーハの製造方法を提供すること。 【解決手段】 平坦な基板1上に、離型性又は溶媒溶解
性のある粘着性物質2を付着する工程と;この粘着性物
質2の上に良品ベアチップ3の複数個又は複数種をその
Al電極パッド面を下にして固定する工程と;保護物質
としての樹脂4を複数の良品ベアチップ3間を含む全面
に被着する工程と;しかる後に複数個又は複数種の良品
ベアチップ3を樹脂4で固着した疑似ウェーハ5を基板
1から分離し、良品の半導体チップが複数個又は複数種
配列されかつそのAl電極パッド面が露出した疑似ウェ
ーハ5を得る工程と;更にこの疑似ウェーハ5を複数個
又は複数種の半導体チップ間の樹脂4の位置で切断して
各良品チップ部品26を分離する工程と;を有する製造
方法。
り、低コストにして良好な実装信頼性を持った半導体チ
ップ及び疑似ウェーハの製造方法を提供すること。 【解決手段】 平坦な基板1上に、離型性又は溶媒溶解
性のある粘着性物質2を付着する工程と;この粘着性物
質2の上に良品ベアチップ3の複数個又は複数種をその
Al電極パッド面を下にして固定する工程と;保護物質
としての樹脂4を複数の良品ベアチップ3間を含む全面
に被着する工程と;しかる後に複数個又は複数種の良品
ベアチップ3を樹脂4で固着した疑似ウェーハ5を基板
1から分離し、良品の半導体チップが複数個又は複数種
配列されかつそのAl電極パッド面が露出した疑似ウェ
ーハ5を得る工程と;更にこの疑似ウェーハ5を複数個
又は複数種の半導体チップ間の樹脂4の位置で切断して
各良品チップ部品26を分離する工程と;を有する製造
方法。
Description
【0001】
【発明が属する技術分野】本発明は、半導体装置の製造
に好適なチップ状電子部品の製造方法、及びその製造に
用いる疑似ウェーハの製造方法に関するものである。
に好適なチップ状電子部品の製造方法、及びその製造に
用いる疑似ウェーハの製造方法に関するものである。
【0002】
【従来の技術】従来、デジタルビデオカメラやデジタル
携帯電話、更にノートPC(PersonalComputer)等に代
表される携帯用電子機器の、小型化や薄型化、軽量化に
対する要求は強く、半導体部品の表面実装密度をいかに
向上させるかが重要なポイントである。この為、パッケ
ージIC(QFP(Quad flat package)等)に代る、
より小型のCSP(Chip Scale Package)の開発や一部
での採用が既に進められているが、究極の半導体高密度
実装を考えると、ベアチップ実装でしかもフリップチッ
プ方式による接続技術の普及が強く望まれる。
携帯電話、更にノートPC(PersonalComputer)等に代
表される携帯用電子機器の、小型化や薄型化、軽量化に
対する要求は強く、半導体部品の表面実装密度をいかに
向上させるかが重要なポイントである。この為、パッケ
ージIC(QFP(Quad flat package)等)に代る、
より小型のCSP(Chip Scale Package)の開発や一部
での採用が既に進められているが、究極の半導体高密度
実装を考えると、ベアチップ実装でしかもフリップチッ
プ方式による接続技術の普及が強く望まれる。
【0003】なお、前記フリップチップ実装におけるバ
ンプ形成技術には、一般にAl電極パッド上にAu-Stud
Bump法や電解めっき法によってAuバンプを形成する方
法や、電解めっき法や蒸着法等ではんだバンプを一括し
て形成する方法が代表的である。しかし、民生用では、
より低コストのフリップチップ実装の場合に、チップに
してからバンプを形成(Au-Stud Bump法がその代表例で
ある)するのではなく、ウェーハ状態で一括してバンプ
を形成する方法が望ましい。
ンプ形成技術には、一般にAl電極パッド上にAu-Stud
Bump法や電解めっき法によってAuバンプを形成する方
法や、電解めっき法や蒸着法等ではんだバンプを一括し
て形成する方法が代表的である。しかし、民生用では、
より低コストのフリップチップ実装の場合に、チップに
してからバンプを形成(Au-Stud Bump法がその代表例で
ある)するのではなく、ウェーハ状態で一括してバンプ
を形成する方法が望ましい。
【0004】このようなウェーハ一括処理法は、近年の
ウェーハの大口径化(150mmφ→200mmφ→3
00mmφ)と、LSI(大規模集積回路)チップの接
続ピン数の増加傾向とを考えれば、当然の方向性であ
る。
ウェーハの大口径化(150mmφ→200mmφ→3
00mmφ)と、LSI(大規模集積回路)チップの接
続ピン数の増加傾向とを考えれば、当然の方向性であ
る。
【0005】以下に、従来のバンプ形成方法を説明す
る。
る。
【0006】図9は、Auスタッドバンプ(Stud Bum
p)24の一例である。各々、個片に切り出された半導
体チップ25のAl電極パッド55面にワイヤーボンデ
ィング手法を用いてAuスタッドバンプ(Stud Bump)
24が形成されている。図10は、例えば入出力回路2
2、素子領域(メモリー)23が形成されたSi基板
(ウェーハ)51を、ウェーハレベルで一括処理して形
成した時のはんだバンプ62の一例である(なお、図中
の21はスクライブラインである)。
p)24の一例である。各々、個片に切り出された半導
体チップ25のAl電極パッド55面にワイヤーボンデ
ィング手法を用いてAuスタッドバンプ(Stud Bump)
24が形成されている。図10は、例えば入出力回路2
2、素子領域(メモリー)23が形成されたSi基板
(ウェーハ)51を、ウェーハレベルで一括処理して形
成した時のはんだバンプ62の一例である(なお、図中
の21はスクライブラインである)。
【0007】また、図11には、より低コストを目指し
て、Ni無電解めっきとはんだペーストの印刷とでウェ
ーハ一括でバンプを形成する工程を示す。図11(a)
は、SiO2膜が形成されたSi基板(ウェーハ)を示
して、同図(b)はその電極を含むチップ部分を拡大し
たものである。図11(a)、(b)において、51は
Si基板(ウェーハ)、55はAl電極パッド、その他
はSiO2膜、Si3N 4、SiO2膜やポリイミド膜から
成るパッシベーション膜である。
て、Ni無電解めっきとはんだペーストの印刷とでウェ
ーハ一括でバンプを形成する工程を示す。図11(a)
は、SiO2膜が形成されたSi基板(ウェーハ)を示
して、同図(b)はその電極を含むチップ部分を拡大し
たものである。図11(a)、(b)において、51は
Si基板(ウェーハ)、55はAl電極パッド、その他
はSiO2膜、Si3N 4、SiO2膜やポリイミド膜から
成るパッシベーション膜である。
【0008】図11(c)では、Ni無電解めっき法に
より、開口されたAl電極パッド55の上面のみに、選
択的にNi無電解めっき層(UBM:Under Bump Meta
l)が形成されている。このNi無電解めっき層(UB
M)は、Al電極パッド55面をリン酸系エッチ液で前
処理した後に、Zn処理によりZnを置換析出させ、さ
らに、Ni−Pめっき槽に浸漬することによって容易に
形成でき、Al電極パッド55とはんだバンプとの接続
を助けるUBMとして作用する。
より、開口されたAl電極パッド55の上面のみに、選
択的にNi無電解めっき層(UBM:Under Bump Meta
l)が形成されている。このNi無電解めっき層(UB
M)は、Al電極パッド55面をリン酸系エッチ液で前
処理した後に、Zn処理によりZnを置換析出させ、さ
らに、Ni−Pめっき槽に浸漬することによって容易に
形成でき、Al電極パッド55とはんだバンプとの接続
を助けるUBMとして作用する。
【0009】図11(d)は、メタルスクリーンマスク
52を当てて、はんだペースト59を印刷法によりNi
無電解めっき層(UBM)上に転写した状態を示す。図
11(e)は、ウエットバック(加熱溶融)法ではんだ
ペースト59を溶融して、はんだバンプ62を形成した
ものである。このように、Ni無電解めっき法及びはん
だペーストスクリーン印刷法等を用いることにより、フ
ォトプロセスを用いずに、簡単にはんだバンプ62を形
成することができる。
52を当てて、はんだペースト59を印刷法によりNi
無電解めっき層(UBM)上に転写した状態を示す。図
11(e)は、ウエットバック(加熱溶融)法ではんだ
ペースト59を溶融して、はんだバンプ62を形成した
ものである。このように、Ni無電解めっき法及びはん
だペーストスクリーン印刷法等を用いることにより、フ
ォトプロセスを用いずに、簡単にはんだバンプ62を形
成することができる。
【0010】他方、CSPは、1ケ1ケのLSIをいか
に小さくして高密度で実装するかのアプローチである
が、デジタル機器の回路ブロックを見た場合、いくつか
の共通回路ブロックで成り立っており、これらをマルチ
チップパッケージとしたり、モジュール化(MCM:Mu
lti Chip Module)する技術も登場している。デジタル
携帯電話におけるSRAM(スタティック・ラム)、フ
ラッシュメモリー、マイコンの1パッケージ化等はその
一例である。
に小さくして高密度で実装するかのアプローチである
が、デジタル機器の回路ブロックを見た場合、いくつか
の共通回路ブロックで成り立っており、これらをマルチ
チップパッケージとしたり、モジュール化(MCM:Mu
lti Chip Module)する技術も登場している。デジタル
携帯電話におけるSRAM(スタティック・ラム)、フ
ラッシュメモリー、マイコンの1パッケージ化等はその
一例である。
【0011】このMCM技術は、最近の1チップシステ
ムLSIにおいても大きな利点を発揮するものと期待さ
れている。即ち、メモリーやロジック、更にアナログL
SIを1チップ化する場合は、異なったLSI加工プロ
セスを同一ウェーハプロセスで処理することとなり、マ
スク数や工程数の著しい増加と開発TAT(Turn aroun
d time)の増加が問題となり、歩留りの低下も大きな懸
念材料である。
ムLSIにおいても大きな利点を発揮するものと期待さ
れている。即ち、メモリーやロジック、更にアナログL
SIを1チップ化する場合は、異なったLSI加工プロ
セスを同一ウェーハプロセスで処理することとなり、マ
スク数や工程数の著しい増加と開発TAT(Turn aroun
d time)の増加が問題となり、歩留りの低下も大きな懸
念材料である。
【0012】このために、各LSIを個別に作り、MC
M化する方式が有力視されている。こうしたMCM化技
術の例を図12に示す。
M化する方式が有力視されている。こうしたMCM化技
術の例を図12に示す。
【0013】図12(a)、(b)、(c)はフリップ
チップ方式であって、回路基板60上の電極63にフェ
イスダウンでチップ64を接続している。より小型化、
薄型化を考えた場合には、図12のフリップチップが有
利な方式となっている。今後の高速化での接続距離の縮
小や各接続インピーダンスのバラツキを考えても、フリ
ップチップ方式が主流になるものと思われる。
チップ方式であって、回路基板60上の電極63にフェ
イスダウンでチップ64を接続している。より小型化、
薄型化を考えた場合には、図12のフリップチップが有
利な方式となっている。今後の高速化での接続距離の縮
小や各接続インピーダンスのバラツキを考えても、フリ
ップチップ方式が主流になるものと思われる。
【0014】フリップチップ方式のMCMは、複数の異
種のLSIについて各々のLSIのAl電極パッド55
の面にAu−Stud Bumpを形成し、異方性導電
フィルム(ACF:Anisotropic Conductive Film)を
介して回路基板と接続する方法や、樹脂ペーストを用い
て圧接する方法、更にバンプとしてAuめっきバンプや
Ni無電解めっきバンプ、はんだバンプを用いる方法
等、種々のものが提案されている。図12(c)は、は
んだバンプ65による基板60との金属間接合で、より
低抵抗で確実に接合させた例である。
種のLSIについて各々のLSIのAl電極パッド55
の面にAu−Stud Bumpを形成し、異方性導電
フィルム(ACF:Anisotropic Conductive Film)を
介して回路基板と接続する方法や、樹脂ペーストを用い
て圧接する方法、更にバンプとしてAuめっきバンプや
Ni無電解めっきバンプ、はんだバンプを用いる方法
等、種々のものが提案されている。図12(c)は、は
んだバンプ65による基板60との金属間接合で、より
低抵抗で確実に接合させた例である。
【0015】
【発明に至る経過】上記した各バンプ形成法は既に完成
されていて、量産ベースの技術として活用が始まってい
る。例えば、図9に示したAuスタッドバンプ24はチ
ップ単位のバンプ形成法であり、既存の設備を用いて、
より簡便にバンプを形成する方法として広く用いられて
いるが、各端子毎にバンプ形成処理を行うので、多ピン
になる程、バンプ形成に要するコストが上昇してしま
う。
されていて、量産ベースの技術として活用が始まってい
る。例えば、図9に示したAuスタッドバンプ24はチ
ップ単位のバンプ形成法であり、既存の設備を用いて、
より簡便にバンプを形成する方法として広く用いられて
いるが、各端子毎にバンプ形成処理を行うので、多ピン
になる程、バンプ形成に要するコストが上昇してしま
う。
【0016】また、最近のLSIの低電圧駆動において
は、Al配線層の電圧降下の問題が生じることから、配
線長を短くするために、周辺の電極パッドの配置だけで
なく、アクティブ素子上にも電極パッドを配置したエリ
アパッドが必要とされるが、図9のAuスタッドバンプ
24はボンディング荷重とダメージの面からエリアパッ
ドには不向きである。更に、Auスタッドバンプチップ
の実装は、1個ずつの圧接工法であることや、両面実装
に難がある等の問題を抱えている。
は、Al配線層の電圧降下の問題が生じることから、配
線長を短くするために、周辺の電極パッドの配置だけで
なく、アクティブ素子上にも電極パッドを配置したエリ
アパッドが必要とされるが、図9のAuスタッドバンプ
24はボンディング荷重とダメージの面からエリアパッ
ドには不向きである。更に、Auスタッドバンプチップ
の実装は、1個ずつの圧接工法であることや、両面実装
に難がある等の問題を抱えている。
【0017】一方、ウェーハ一括のはんだバンプ形成法
は実装面でエリアパッド配置にも適用でき、一括リフロ
ーや両面実装が可能である等の利点がある。しかし、最
先端の歩留まりが低いウェーハに対して処理をすると、
良品チップ1個当たりのコストは極めて高くなる。
は実装面でエリアパッド配置にも適用でき、一括リフロ
ーや両面実装が可能である等の利点がある。しかし、最
先端の歩留まりが低いウェーハに対して処理をすると、
良品チップ1個当たりのコストは極めて高くなる。
【0018】即ち、図13には、従来のウェーハ一括処
理における半導体ウェーハ53を示すが、最先端LSI
では高歩留りが必要とされるにも拘らず、スクライブラ
イン21で仕切られたチップの内、×印で示す不良品チ
ップ20の数が○印で示す良品チップ3の数より多くな
るのが実情である。
理における半導体ウェーハ53を示すが、最先端LSI
では高歩留りが必要とされるにも拘らず、スクライブラ
イン21で仕切られたチップの内、×印で示す不良品チ
ップ20の数が○印で示す良品チップ3の数より多くな
るのが実情である。
【0019】また、チップをベアチップの形で他所から
入手した場合のバンプ形成は極めて難しいという問題が
あった。即ち、上記した2種類のバンプ形成方法は各々
特徴を持つが、全ての領域に使える技術ではなく、各々
の特徴を活かした使い分けをされるのが現状である。ウ
ェーハ一括バンプ処理法は、歩留まりが高く、ウェーハ
1枚の中に占める端子数が多い場合(例えば50000
端子/ウェーハ)や、エリアパッド対応の低ダメージバ
ンプ形成に特徴を発揮する。又、Auスタッドバンプ
は、チップ単位で入手した場合のバンプ処理や、簡便な
バンプ処理に特徴を発揮している。
入手した場合のバンプ形成は極めて難しいという問題が
あった。即ち、上記した2種類のバンプ形成方法は各々
特徴を持つが、全ての領域に使える技術ではなく、各々
の特徴を活かした使い分けをされるのが現状である。ウ
ェーハ一括バンプ処理法は、歩留まりが高く、ウェーハ
1枚の中に占める端子数が多い場合(例えば50000
端子/ウェーハ)や、エリアパッド対応の低ダメージバ
ンプ形成に特徴を発揮する。又、Auスタッドバンプ
は、チップ単位で入手した場合のバンプ処理や、簡便な
バンプ処理に特徴を発揮している。
【0020】なお、図13に示した半導体ウェーハ53
をスクライブライン21に沿って切断すると、切断の影
響でチップにストレス、亀裂等のダメージが生じて、故
障の原因になることがある。さらに、良品チップ3及び
不良品チップ20を共に半導体ウェーハ53として一括
ではんだバンプ形成まで工程を進行させると、不良品チ
ップ20に施した工程が無駄になり、これもコストアッ
プの原因となる。
をスクライブライン21に沿って切断すると、切断の影
響でチップにストレス、亀裂等のダメージが生じて、故
障の原因になることがある。さらに、良品チップ3及び
不良品チップ20を共に半導体ウェーハ53として一括
ではんだバンプ形成まで工程を進行させると、不良品チ
ップ20に施した工程が無駄になり、これもコストアッ
プの原因となる。
【0021】また、特開平9−260581号公報に
は、Siウェーハ上に複数の半導体チップを接着固定
し、これをアルミナの如き基板上に設けた樹脂に加圧下
で埋め込んでから剥離することにより、ウェーハの表面
を平坦にし、ホトリソグラフィの技術によりこのウェー
ハ上で素子間の接続用の配線層を形成する方法が示され
ている。
は、Siウェーハ上に複数の半導体チップを接着固定
し、これをアルミナの如き基板上に設けた樹脂に加圧下
で埋め込んでから剥離することにより、ウェーハの表面
を平坦にし、ホトリソグラフィの技術によりこのウェー
ハ上で素子間の接続用の配線層を形成する方法が示され
ている。
【0022】この公知の方法によれば、ウェーハの一括
処理が可能となり、大量生産による低価格化を達成でき
るとしているが、ウェーハにおいて個々の半導体チップ
の裏面側には上記のアルミナの如き硬質の基板が存在し
ているために、スクライビング時にチップ間の樹脂と共
に、裏面側の硬質の基板も切断しなければならず、切断
用のブレードが破損するおそれがある。しかもチップの
側面は樹脂で覆われてはいるが、裏面は樹脂とは異質の
硬質の基板が存在しているだけであるため、チップの裏
面側は有効に保護されないことがあり、また両者間の密
着性が悪くなる。
処理が可能となり、大量生産による低価格化を達成でき
るとしているが、ウェーハにおいて個々の半導体チップ
の裏面側には上記のアルミナの如き硬質の基板が存在し
ているために、スクライビング時にチップ間の樹脂と共
に、裏面側の硬質の基板も切断しなければならず、切断
用のブレードが破損するおそれがある。しかもチップの
側面は樹脂で覆われてはいるが、裏面は樹脂とは異質の
硬質の基板が存在しているだけであるため、チップの裏
面側は有効に保護されないことがあり、また両者間の密
着性が悪くなる。
【0023】本出願人は、上記のような従来の技術が抱
えている問題点について鋭意検討した結果、ウェーハ一
括処理の特徴を生かしつつ、最先端のLSIやベアチッ
プで入手した場合でも、高歩留り、低コストにして信頼
性良く提供可能な半導体チップ等のチップ状電子部品
を、特願2000−122112号において、提案し
た。
えている問題点について鋭意検討した結果、ウェーハ一
括処理の特徴を生かしつつ、最先端のLSIやベアチッ
プで入手した場合でも、高歩留り、低コストにして信頼
性良く提供可能な半導体チップ等のチップ状電子部品
を、特願2000−122112号において、提案し
た。
【0024】即ち、特願2000−122112号に係
る発明(以下、先願発明と称する。)によれば、基板上
に、処理前は粘着力を持つが処理後は粘着力が低下する
粘着手段を貼り付け、この粘着手段の上に複数個又は複
数種の半導体チップをその電極面を下にして固定し、保
護物質を前記半導体チップ間を含む全面に被着し、前記
粘着手段に所定の処理を施して前記粘着手段の粘着力を
低下させて、前記半導体チップをその側面及び裏面にお
いて前記保護物質で固定した疑似ウェーハを剥離し、更
に必要あれば前記半導体チップ間において前記保護物質
を切断して各半導体チップ又はチップ状電子部品を分離
しているので、チップ状電子部品を疑似ウェーハから切
り出す際に、保護物質の部分を切断するので、チップ状
電子部品本体への悪影響(歪みやばり、亀裂等のダメー
ジ)を抑えられる。
る発明(以下、先願発明と称する。)によれば、基板上
に、処理前は粘着力を持つが処理後は粘着力が低下する
粘着手段を貼り付け、この粘着手段の上に複数個又は複
数種の半導体チップをその電極面を下にして固定し、保
護物質を前記半導体チップ間を含む全面に被着し、前記
粘着手段に所定の処理を施して前記粘着手段の粘着力を
低下させて、前記半導体チップをその側面及び裏面にお
いて前記保護物質で固定した疑似ウェーハを剥離し、更
に必要あれば前記半導体チップ間において前記保護物質
を切断して各半導体チップ又はチップ状電子部品を分離
しているので、チップ状電子部品を疑似ウェーハから切
り出す際に、保護物質の部分を切断するので、チップ状
電子部品本体への悪影響(歪みやばり、亀裂等のダメー
ジ)を抑えられる。
【0025】また、良品のチップ状電子部品を疑似ウェ
ーハより切り出して再配列することにより、あたかも全
品が良品チップのウェーハのようになって、ウェーハ一
括でのはんだバンプ処理等が可能になり、低コストで歩
留り良くフリップチップ用はんだバンプチップを形成で
きる。そして、自社製ウェーハのみならず、他社から購
入したベアチップでも容易にはんだバンプ処理等が可能
になる。
ーハより切り出して再配列することにより、あたかも全
品が良品チップのウェーハのようになって、ウェーハ一
括でのはんだバンプ処理等が可能になり、低コストで歩
留り良くフリップチップ用はんだバンプチップを形成で
きる。そして、自社製ウェーハのみならず、他社から購
入したベアチップでも容易にはんだバンプ処理等が可能
になる。
【0026】また、保護物質によってチップ側面及び裏
面が覆われているので、Ni無電解めっき処理も可能で
あると共に、同じく保護物質によってチップ側面及び裏
面が保護されているので、チップの個片後の実装ハンド
リングにおいてもチップが保護され、良好な実装信頼性
が得られる。
面が覆われているので、Ni無電解めっき処理も可能で
あると共に、同じく保護物質によってチップ側面及び裏
面が保護されているので、チップの個片後の実装ハンド
リングにおいてもチップが保護され、良好な実装信頼性
が得られる。
【0027】
【発明が解決しようとする課題】しかしながら、本発明
者は、先願発明は上記した優れた特長をもちつつも、改
善すべき点があることを見出した。
者は、先願発明は上記した優れた特長をもちつつも、改
善すべき点があることを見出した。
【0028】図14には、先願発明における一例を示
す。これによれば、良品の半導体チップ3を一時的に固
定するのにダイシングテープからなるUV(紫外線)硬
化型シート29を使用しており、図14(a)、(b)
のように平坦な石英基板28上にUV硬化シート29を
貼付けた後、図14(c)のように良品チップ3を電極
面の側でシート29上に固定し、更に図14(d)のよ
うに保護物質としての樹脂4で半導体チップ3を固定し
た疑似ウェーハを基板28から剥離するに際し、図14
(e)のように基板28の側からUVを照射してシート
29の粘着力を低下させてから、疑似ウェーハ5を基板
28から分離する。
す。これによれば、良品の半導体チップ3を一時的に固
定するのにダイシングテープからなるUV(紫外線)硬
化型シート29を使用しており、図14(a)、(b)
のように平坦な石英基板28上にUV硬化シート29を
貼付けた後、図14(c)のように良品チップ3を電極
面の側でシート29上に固定し、更に図14(d)のよ
うに保護物質としての樹脂4で半導体チップ3を固定し
た疑似ウェーハを基板28から剥離するに際し、図14
(e)のように基板28の側からUVを照射してシート
29の粘着力を低下させてから、疑似ウェーハ5を基板
28から分離する。
【0029】しかし、平坦な基板28はその裏面6から
UVを透過させるため、例えば石英基板のような透明な
基板を材質とする必要があり、従って材質が限られてし
まい、またUVの照射設備を必要とする。
UVを透過させるため、例えば石英基板のような透明な
基板を材質とする必要があり、従って材質が限られてし
まい、またUVの照射設備を必要とする。
【0030】また、UVを照射して、チップ3を樹脂4
で固定してなる疑似ウェーハ5を平坦な基板(石英基
板)28から剥がす際に、樹脂4とUV硬化シート29
は樹脂4による樹脂硬化時の熱で互いに化学反応して変
質物29aが生じ、これにより接着力が上昇してしま
い、UV硬化シート29を樹脂4から十分に剥がれない
場合がある。これでは、疑似ウェーハ5のダイシング
や、チップ間の配線に支障をきたすことがある。
で固定してなる疑似ウェーハ5を平坦な基板(石英基
板)28から剥がす際に、樹脂4とUV硬化シート29
は樹脂4による樹脂硬化時の熱で互いに化学反応して変
質物29aが生じ、これにより接着力が上昇してしま
い、UV硬化シート29を樹脂4から十分に剥がれない
場合がある。これでは、疑似ウェーハ5のダイシング
や、チップ間の配線に支障をきたすことがある。
【0031】なお、シートとして樹脂4と接着しにくい
ものを用いると、疑似ウェーハをうまく剥離できるが、
そのようなシート自身は粘着性を持たないので、チップ
を一時的に固定保持することはできない。
ものを用いると、疑似ウェーハをうまく剥離できるが、
そのようなシート自身は粘着性を持たないので、チップ
を一時的に固定保持することはできない。
【0032】従って、粘着性を有するシート等の一時的
にチップを固定保持することができる材料の選定、又は
チップを固定するための樹脂の材料の選定が難しいとい
う問題があった。
にチップを固定保持することができる材料の選定、又は
チップを固定するための樹脂の材料の選定が難しいとい
う問題があった。
【0033】本発明は、上述した先願発明の特長を生か
しつつ、その不十分な点を改善するためになされたもの
であって、その目的は、ウェーハ一括処理の特徴を生か
しつつ、最先端のLSIやベアチップで入手した場合で
も、高歩留り、低コストにして信頼性良く半導体チップ
等のチップ状電子部品を製造する方法、及びその際に用
いる疑似ウェーハの製造方法を提供することにある。
しつつ、その不十分な点を改善するためになされたもの
であって、その目的は、ウェーハ一括処理の特徴を生か
しつつ、最先端のLSIやベアチップで入手した場合で
も、高歩留り、低コストにして信頼性良く半導体チップ
等のチップ状電子部品を製造する方法、及びその際に用
いる疑似ウェーハの製造方法を提供することにある。
【0034】
【課題を解決するための手段】即ち、本発明は、基板上
に、離型性又は溶媒溶解性の粘着性物質を少なくとも局
部的に付着する工程と;この粘着性物質の上に複数個又
は複数種の半導体チップをその電極面を下にして固定す
る工程と;前記複数個又は複数種の半導体チップ間を含
む全面に保護物質を被着する工程と;前記保護物質に固
定された前記半導体チップと前記粘着性物質付きの前記
基板とを剥離により分離するか、或いは、前記保護物質に
固定された前記半導体チップと前記基板とを前記粘着性
物質の溶媒溶解処理により分離し、前記半導体チップを
前記保護物質で固定した疑似ウェーハを作製する工程
と;を有する、疑似ウェーハの製造方法に係り、更にこ
れに加えて、前記複数個又は複数種の半導体チップ間に
おいて前記保護物質を切断して各半導体チップ又はチッ
プ状電子部品を分離する工程を有する、チップ状電子部
品の製造方法に係わるものである。
に、離型性又は溶媒溶解性の粘着性物質を少なくとも局
部的に付着する工程と;この粘着性物質の上に複数個又
は複数種の半導体チップをその電極面を下にして固定す
る工程と;前記複数個又は複数種の半導体チップ間を含
む全面に保護物質を被着する工程と;前記保護物質に固
定された前記半導体チップと前記粘着性物質付きの前記
基板とを剥離により分離するか、或いは、前記保護物質に
固定された前記半導体チップと前記基板とを前記粘着性
物質の溶媒溶解処理により分離し、前記半導体チップを
前記保護物質で固定した疑似ウェーハを作製する工程
と;を有する、疑似ウェーハの製造方法に係り、更にこ
れに加えて、前記複数個又は複数種の半導体チップ間に
おいて前記保護物質を切断して各半導体チップ又はチッ
プ状電子部品を分離する工程を有する、チップ状電子部
品の製造方法に係わるものである。
【0035】本発明によれば、基板上に、離型性又は溶
媒溶解性の粘着性物質を付着して、この粘着性物質の上
に半導体チップをその電極面を下にして一時的に固定す
るので、前記基板の材質が限定されることなく、又、特
別な設備等も必要とせずに、粘着性物質の剥離又は溶解
除去によって前記疑似ウェーハと前記基板とを容易に分
離することができ、更にこの疑似ウェーハから前記チッ
プ状電子部品を容易に作製することが可能となる。換言
すれば、半導体チップを一時的に固定するための粘着性
物質として、保護物質である樹脂との接着性が弱い(離
型性を有する)か、或いは樹脂及びチップに対し容易に
除去できる物質であって、チップを樹脂封止する際には
チップを固定保持できるほどの、チップに対する適度な
粘着性及び接着性を有する物質を用いることが重要であ
る。
媒溶解性の粘着性物質を付着して、この粘着性物質の上
に半導体チップをその電極面を下にして一時的に固定す
るので、前記基板の材質が限定されることなく、又、特
別な設備等も必要とせずに、粘着性物質の剥離又は溶解
除去によって前記疑似ウェーハと前記基板とを容易に分
離することができ、更にこの疑似ウェーハから前記チッ
プ状電子部品を容易に作製することが可能となる。換言
すれば、半導体チップを一時的に固定するための粘着性
物質として、保護物質である樹脂との接着性が弱い(離
型性を有する)か、或いは樹脂及びチップに対し容易に
除去できる物質であって、チップを樹脂封止する際には
チップを固定保持できるほどの、チップに対する適度な
粘着性及び接着性を有する物質を用いることが重要であ
る。
【0036】また、本発明によれば、半導体チップの電
極面以外(即ち、チップ側面及び裏面)が連続した保護
物質によって保護できるので、チップ化後のハンドリン
グにおいてチップが保護され、ハンドリングが容易とな
り、良好な実装信頼性が得られる。
極面以外(即ち、チップ側面及び裏面)が連続した保護
物質によって保護できるので、チップ化後のハンドリン
グにおいてチップが保護され、ハンドリングが容易とな
り、良好な実装信頼性が得られる。
【0037】また、半導体ウェーハから切出されて良品
のみを選択したチップを基板に貼り付け、保護物質を全
面に被着した後に剥離することにより、あたかも全品が
良品チップからなる疑似ウェーハを得ることができるた
め、良品チップに対するウェーハ一括でのバンプ処理等
が可能となり、低コストのバンプチップを歩留り良く形
成できると共に、半導体チップを疑似ウェーハから切り
出す際にチップ間の保護物質の部分を切断できるので、
半導体チップ本体への悪影響(歪みやばり、亀裂等のダ
メージ)を抑えて容易に切断することができる。
のみを選択したチップを基板に貼り付け、保護物質を全
面に被着した後に剥離することにより、あたかも全品が
良品チップからなる疑似ウェーハを得ることができるた
め、良品チップに対するウェーハ一括でのバンプ処理等
が可能となり、低コストのバンプチップを歩留り良く形
成できると共に、半導体チップを疑似ウェーハから切り
出す際にチップ間の保護物質の部分を切断できるので、
半導体チップ本体への悪影響(歪みやばり、亀裂等のダ
メージ)を抑えて容易に切断することができる。
【0038】しかも、保護物質によってチップの側面及
び裏面が覆われるようにできることから、Ni無電解め
っき処理も可能である。そして、自社製ウェーハのみな
らず、他社から購入したベアチップでも、容易にはんだ
バンプ処理等が可能になる。また、MCMに搭載される
異種LSIチップを全て同一半導体メーカーから供給さ
れるケースは少なく、最先端の半導体ラインの投資が大
きくなってきているために、SRAM、フラッシュメモ
リーやマイコン、更にCPU(中央演算処理ユニット)
を同一半導体メーカーで供給するのではなく、各々得意
とする半導体メーカーから別々にチップで供給してもら
い、これらをMCM化することもできる。なお、上記の
基板は繰り返し使用できる、耐久性のあるものを選べ
ば、バンプ形成のコストや環境面でも有利である。
び裏面が覆われるようにできることから、Ni無電解め
っき処理も可能である。そして、自社製ウェーハのみな
らず、他社から購入したベアチップでも、容易にはんだ
バンプ処理等が可能になる。また、MCMに搭載される
異種LSIチップを全て同一半導体メーカーから供給さ
れるケースは少なく、最先端の半導体ラインの投資が大
きくなってきているために、SRAM、フラッシュメモ
リーやマイコン、更にCPU(中央演算処理ユニット)
を同一半導体メーカーで供給するのではなく、各々得意
とする半導体メーカーから別々にチップで供給してもら
い、これらをMCM化することもできる。なお、上記の
基板は繰り返し使用できる、耐久性のあるものを選べ
ば、バンプ形成のコストや環境面でも有利である。
【0039】
【発明の実施の形態】本発明においては、平坦な基板面
上に、前記粘着性物質としての水溶性樹脂を付着し、こ
の水溶性樹脂の上に良品の半導体チップの複数個又は複
数種を電極面を下にして固定し、前記保護物質としての
有機系絶縁性樹脂又は無機系絶縁性物質を半導体チップ
の裏面より均一に塗布して硬化させ、しかる後に前記保
護物質で固着された前記複数個又は複数種の半導体チッ
プと前記基板とを分離し、良品の半導体チップが複数個
又は複数種配列されかつ電極面が露出した前記疑似ウェ
ーハを得、更にこの疑似ウェーハを前記複数個又は複数
種の半導体チップ間の前記保護物質の位置で切断し、実
装基板に固定される単一の半導体チップ、又は複数個又
は複数種の半導体チップが一体化されたチップを得るの
が好ましい。
上に、前記粘着性物質としての水溶性樹脂を付着し、こ
の水溶性樹脂の上に良品の半導体チップの複数個又は複
数種を電極面を下にして固定し、前記保護物質としての
有機系絶縁性樹脂又は無機系絶縁性物質を半導体チップ
の裏面より均一に塗布して硬化させ、しかる後に前記保
護物質で固着された前記複数個又は複数種の半導体チッ
プと前記基板とを分離し、良品の半導体チップが複数個
又は複数種配列されかつ電極面が露出した前記疑似ウェ
ーハを得、更にこの疑似ウェーハを前記複数個又は複数
種の半導体チップ間の前記保護物質の位置で切断し、実
装基板に固定される単一の半導体チップ、又は複数個又
は複数種の半導体チップが一体化されたチップを得るの
が好ましい。
【0040】本発明において、前記粘着性物質は離型性
又は溶媒溶解性を有する物質ならば、特に限定されるべ
きものではないが、例えばポリビニルアルコールが好ま
しく、また、前記保護物質はポリエステル系、エポキシ
系及びポリイミド系より選ばれる絶縁性樹脂であること
が好ましい。前記粘着性物質としては、ポリビニルアル
コール以外にも離型性を有するシリコン系、アクリル
系、ポリスチレン系及びポリエーテルアミド系又は溶媒
溶解性を有するポリエーテル系が挙げられる。
又は溶媒溶解性を有する物質ならば、特に限定されるべ
きものではないが、例えばポリビニルアルコールが好ま
しく、また、前記保護物質はポリエステル系、エポキシ
系及びポリイミド系より選ばれる絶縁性樹脂であること
が好ましい。前記粘着性物質としては、ポリビニルアル
コール以外にも離型性を有するシリコン系、アクリル
系、ポリスチレン系及びポリエーテルアミド系又は溶媒
溶解性を有するポリエーテル系が挙げられる。
【0041】後述するように、粘着性物質としてのポリ
ビニルアルコールと、保護物質としてのポリエステル系
樹脂との組み合わせの場合、離型作用が良好であるた
め、前記疑似ウェーハと前記基板とを容易に分離するこ
とができる。また、粘着性物質としてのポリビニルアル
コールと、保護物質としてのエポキシ系又はポリイミド
系樹脂との組み合わせの場合、水溶性であることを利用
して前記ポリビニルアルコールを水又は温水で溶解し
て、前記疑似ウェーハと前記基板とを容易に分離するこ
とができる。その他の粘着性物質−保護物質の組み合せ
例としては、離型性を有するシリコン系−エポキシ又は
ポリイミド系、離型性を有するアクリル、ポリスチレン
又はポリエーテルアミド系−エポキシ系、溶媒溶解性を
有するポリエーテル系−エポキシ系、ポリビニルアルコ
ール−エポキシ又はポリエステル系が挙げられる。
ビニルアルコールと、保護物質としてのポリエステル系
樹脂との組み合わせの場合、離型作用が良好であるた
め、前記疑似ウェーハと前記基板とを容易に分離するこ
とができる。また、粘着性物質としてのポリビニルアル
コールと、保護物質としてのエポキシ系又はポリイミド
系樹脂との組み合わせの場合、水溶性であることを利用
して前記ポリビニルアルコールを水又は温水で溶解し
て、前記疑似ウェーハと前記基板とを容易に分離するこ
とができる。その他の粘着性物質−保護物質の組み合せ
例としては、離型性を有するシリコン系−エポキシ又は
ポリイミド系、離型性を有するアクリル、ポリスチレン
又はポリエーテルアミド系−エポキシ系、溶媒溶解性を
有するポリエーテル系−エポキシ系、ポリビニルアルコ
ール−エポキシ又はポリエステル系が挙げられる。
【0042】また、前記疑似ウェーハを分離した後、前
記疑似ウェーハの前記基板との対向面を水又は温水で洗
浄処理することによって、上記粘着性物質を疑似ウェー
ハから完全に除去することが好ましい。
記疑似ウェーハの前記基板との対向面を水又は温水で洗
浄処理することによって、上記粘着性物質を疑似ウェー
ハから完全に除去することが好ましい。
【0043】また、特性測定により良品と判定された前
記半導体チップを前記基板上に固定したり、前記保護物
質で固着された状態において前記半導体チップの特性測
定を行なって、良品の半導体チップ又はチップ状電子部
品を選択しても良い。
記半導体チップを前記基板上に固定したり、前記保護物
質で固着された状態において前記半導体チップの特性測
定を行なって、良品の半導体チップ又はチップ状電子部
品を選択しても良い。
【0044】本発明に使用可能な平坦な基板は、樹脂の
硬化温度による変性、分解、反りなどに耐えられれば、
材質は特に限定されるべきものではない。また、前記粘
着性物質として水溶性物質を利用した場合、樹脂基板
(疑似ウェーハ)を分離した後、前記基板上に残留した
前記粘着性物質を水や温水などで容易に除去することが
可能なので、前記基板は何回でも繰り返して使用するこ
とができるため、コストや環境面においても有利であ
る。
硬化温度による変性、分解、反りなどに耐えられれば、
材質は特に限定されるべきものではない。また、前記粘
着性物質として水溶性物質を利用した場合、樹脂基板
(疑似ウェーハ)を分離した後、前記基板上に残留した
前記粘着性物質を水や温水などで容易に除去することが
可能なので、前記基板は何回でも繰り返して使用するこ
とができるため、コストや環境面においても有利であ
る。
【0045】また、前記半導体チップを前記粘着性物質
が付着した前記基板上に配置する際のマウント精度向上
のために、透明な基板を使用したい場合でも、前記粘着
性物質としての前記ポリビニルアルコールのような透明
な物質を用いれば、基板の透明度を活かすことができ、
前記半導体チップを並べる際のマウント精度の向上を図
ることができる。
が付着した前記基板上に配置する際のマウント精度向上
のために、透明な基板を使用したい場合でも、前記粘着
性物質としての前記ポリビニルアルコールのような透明
な物質を用いれば、基板の透明度を活かすことができ、
前記半導体チップを並べる際のマウント精度の向上を図
ることができる。
【0046】次に、本発明の好ましい実施の形態を図面
の参照下に具体的に説明する。
の参照下に具体的に説明する。
【0047】実施の形態1 まず図6は、図13に示した如き半導体ウェーハ53よ
り切り出された後、オープン/ショート或いはDC(直
流)電圧測定で良品と確認された良品の半導体ベアチッ
プ3(又はLSIチップ)のみを、平坦な円形の基板1
上に、例えばポリビニルアルコールからなる粘着性物質
2を介して等間隔に配列して貼り付けた一例である。こ
こで、図6に示したような円形の基板1ではなく、角型
のより大きな基板を用いることも可能であり、またこれ
らの基板は透明でなくてもよい。
り切り出された後、オープン/ショート或いはDC(直
流)電圧測定で良品と確認された良品の半導体ベアチッ
プ3(又はLSIチップ)のみを、平坦な円形の基板1
上に、例えばポリビニルアルコールからなる粘着性物質
2を介して等間隔に配列して貼り付けた一例である。こ
こで、図6に示したような円形の基板1ではなく、角型
のより大きな基板を用いることも可能であり、またこれ
らの基板は透明でなくてもよい。
【0048】以下に、チップを貼り付ける基板として、
図6の如き例えばポリテトラフルオロエチレン(PTF
E)、或いは、エチレン/テトラフルオロエチレン(E
TFE)製の平坦な基板1を用い、一括してはんだバン
プを形成する方法を図1〜図3について順を追って説明
する。
図6の如き例えばポリテトラフルオロエチレン(PTF
E)、或いは、エチレン/テトラフルオロエチレン(E
TFE)製の平坦な基板1を用い、一括してはんだバン
プを形成する方法を図1〜図3について順を追って説明
する。
【0049】図1(a)は、チップを仮固定する(一時
的に固定する)ための支持基板となる基板1を示す。但
し、この基板1は繰り返し使用できる。
的に固定する)ための支持基板となる基板1を示す。但
し、この基板1は繰り返し使用できる。
【0050】次に、図1(b)のように、基板1上に、
粘着性物質2として、樹脂に対して離型性を有する物
質、例えばポリビニルアルコールを均一に付着する。こ
こで、前記粘着性物質がフィルム状ならばローラーラミ
ネートなどの手法で、又は液状ならばスピンコートや印
刷などの手法で付着することができる。なお、この粘着
性物質2は、図示のように基板全面に付着してよいが、
チップ3の固定部分のみに局部的に(パターン化して)
付着してもよく、チップ3の表面に付着して基板1に貼
付けてもよい。後者の場合は、後述する疑似ウェーハの
剥離をより行い易くなる。
粘着性物質2として、樹脂に対して離型性を有する物
質、例えばポリビニルアルコールを均一に付着する。こ
こで、前記粘着性物質がフィルム状ならばローラーラミ
ネートなどの手法で、又は液状ならばスピンコートや印
刷などの手法で付着することができる。なお、この粘着
性物質2は、図示のように基板全面に付着してよいが、
チップ3の固定部分のみに局部的に(パターン化して)
付着してもよく、チップ3の表面に付着して基板1に貼
付けてもよい。後者の場合は、後述する疑似ウェーハの
剥離をより行い易くなる。
【0051】次に、図1(c)のように、上記した如く
に良品と確認された複数の良品ベアチップ3をチップ表
面(デバイス面)8を下にして配列して粘着性物質2に
貼り付ける。この時、ポリビニルアルコールを乾燥及び
脱水固化させると、チップが動かないよう、保持固定さ
れる。なお、良品ベアチップ3は、図12に示した通常
のウェーハ工程でダイシングして、使用したダイシング
シート(図示せず)の延伸状態から取り出してもよい
し、チップトレイから移載してもよい。ここで重要なこ
とは、自社、他社製のチップに関わらず、良品ベアチッ
プ3のみを基板1上に再配列させることである。
に良品と確認された複数の良品ベアチップ3をチップ表
面(デバイス面)8を下にして配列して粘着性物質2に
貼り付ける。この時、ポリビニルアルコールを乾燥及び
脱水固化させると、チップが動かないよう、保持固定さ
れる。なお、良品ベアチップ3は、図12に示した通常
のウェーハ工程でダイシングして、使用したダイシング
シート(図示せず)の延伸状態から取り出してもよい
し、チップトレイから移載してもよい。ここで重要なこ
とは、自社、他社製のチップに関わらず、良品ベアチッ
プ3のみを基板1上に再配列させることである。
【0052】次に、図1(d)のように、チップ3上か
ら粘着性物質としてのポリビニルアルコールが離型作用
を持つ有機系絶縁性樹脂、例えばポリエチレンテレフタ
レートの如きポリエステル4をチップ3の裏面側に均一
に流し込んで均一に塗布し、硬化する。この塗布はスピ
ンコート法か印刷法で容易に実現できる。この時、チッ
プ3は粘着性物質2の粘着性により保持固定されている
ので、動くことはない。
ら粘着性物質としてのポリビニルアルコールが離型作用
を持つ有機系絶縁性樹脂、例えばポリエチレンテレフタ
レートの如きポリエステル4をチップ3の裏面側に均一
に流し込んで均一に塗布し、硬化する。この塗布はスピ
ンコート法か印刷法で容易に実現できる。この時、チッ
プ3は粘着性物質2の粘着性により保持固定されている
ので、動くことはない。
【0053】次に、図1(e)のように、粘着性物質と
してのポリビニルアルコール2が保護物質としてのポリ
エステル4に対し有する離型作用を利用して、樹脂4で
側面及び裏面が連続して固められた複数の良品のベアチ
ップ3からなる疑似ウェーハ5と、粘着性物質2の付い
た基板1とを接着面7で剥離する。この時、粘着性物質
2は樹脂4に対し離型作用を持つ物質なので、剥がれ面
8が綺麗に平坦に形成される。疑似ウェーハ5を分離し
た後、前記疑似ウェーハ5の前記基板1との対向面(即
ち、剥れ面8)を水又は温水で洗浄処理することも可能
である。
してのポリビニルアルコール2が保護物質としてのポリ
エステル4に対し有する離型作用を利用して、樹脂4で
側面及び裏面が連続して固められた複数の良品のベアチ
ップ3からなる疑似ウェーハ5と、粘着性物質2の付い
た基板1とを接着面7で剥離する。この時、粘着性物質
2は樹脂4に対し離型作用を持つ物質なので、剥がれ面
8が綺麗に平坦に形成される。疑似ウェーハ5を分離し
た後、前記疑似ウェーハ5の前記基板1との対向面(即
ち、剥れ面8)を水又は温水で洗浄処理することも可能
である。
【0054】このような剥離により、既述したようなU
V照射という工程が不要となるので、使用する平坦な基
板1は透明に限らず、またUV照射の設備も不要であ
り、従って生産コストを低減することもでき、基板1
も、粘着性物質を除去することにより再利用でき、生産
コストを抑えられる(以下の他の実施の形態でも同
様)。
V照射という工程が不要となるので、使用する平坦な基
板1は透明に限らず、またUV照射の設備も不要であ
り、従って生産コストを低減することもでき、基板1
も、粘着性物質を除去することにより再利用でき、生産
コストを抑えられる(以下の他の実施の形態でも同
様)。
【0055】次に、図2(f)のように、良品ベアチッ
プ表面8(デバイス面)が上になるように疑似ウェーハ
5をひっくり返す。疑似ウェーハ5は同図に拡大して示
すように、Si基板上にSiO2膜を介してAl電極パ
ッド10及びパッシベーション膜が形成されたものであ
る。
プ表面8(デバイス面)が上になるように疑似ウェーハ
5をひっくり返す。疑似ウェーハ5は同図に拡大して示
すように、Si基板上にSiO2膜を介してAl電極パ
ッド10及びパッシベーション膜が形成されたものであ
る。
【0056】次に、図2(g)〜図3(i)のように、
既述した図10(c)〜(e)と同じ処理を施す。図2
(g)はUBMとなるNi無電解めっき処理、図2
(h)は印刷マスク11を用いたはんだペースト9の印
刷転写、図3(i)はウエットバック法によるはんだバ
ンプ12の形成状況である。
既述した図10(c)〜(e)と同じ処理を施す。図2
(g)はUBMとなるNi無電解めっき処理、図2
(h)は印刷マスク11を用いたはんだペースト9の印
刷転写、図3(i)はウエットバック法によるはんだバ
ンプ12の形成状況である。
【0057】即ち、図2(g)では、Ni無電解めっき
法にて、開口されたAl電極パッド10面の上のみに、
選択的にNi無電解めっき層(UBM)が形成されてい
る。なお、このNi無電解めっき層(UBM)は、Al
電極パッド10の上面をリン酸系エッチ液で前処理した
後に、Zn処理によりZnを置換析出させ、さらにNi
−Pめっき槽に浸漬させることにより、容易に形成で
き、Al電極パッド10とはんだバンプとの接続を助け
るUBMとして作用する。
法にて、開口されたAl電極パッド10面の上のみに、
選択的にNi無電解めっき層(UBM)が形成されてい
る。なお、このNi無電解めっき層(UBM)は、Al
電極パッド10の上面をリン酸系エッチ液で前処理した
後に、Zn処理によりZnを置換析出させ、さらにNi
−Pめっき槽に浸漬させることにより、容易に形成で
き、Al電極パッド10とはんだバンプとの接続を助け
るUBMとして作用する。
【0058】図2(h)は、印刷マスク11を当てて、
はんだペースト9を印刷法によりNi無電解めっき層
(UBM)上に転写した状態である。図3(i)では、
ウエットバック法ではんだペースト9を溶融して、はん
だバンプ12を形成した状態である。このように、Ni
無電解めっき法及びはんだペーストスクリーン印刷法等
を用いることにより、フォトプロセスを用いずに簡単に
はんだバンプ12を形成できる。なお、図示省略した
が、疑似ウェーハ5において、チップ3間に配線を形成
し、チップ間を接続してもよい。
はんだペースト9を印刷法によりNi無電解めっき層
(UBM)上に転写した状態である。図3(i)では、
ウエットバック法ではんだペースト9を溶融して、はん
だバンプ12を形成した状態である。このように、Ni
無電解めっき法及びはんだペーストスクリーン印刷法等
を用いることにより、フォトプロセスを用いずに簡単に
はんだバンプ12を形成できる。なお、図示省略した
が、疑似ウェーハ5において、チップ3間に配線を形成
し、チップ間を接続してもよい。
【0059】上記のようにして、低歩留まりの最先端の
LSIや他社から入手したチップであっても、良品のチ
ップ3のみを再び基板1に貼り付けて、あたかも100
%良品ベアチップ3のみで構成された疑似ウェーハ5を
作製し、ウェーハ一括の低コストのバンプ形成が可能に
なる。
LSIや他社から入手したチップであっても、良品のチ
ップ3のみを再び基板1に貼り付けて、あたかも100
%良品ベアチップ3のみで構成された疑似ウェーハ5を
作製し、ウェーハ一括の低コストのバンプ形成が可能に
なる。
【0060】そして、図3(i)において、プローブ検
査による電気的特性の測定やバーンインを行って、図1
(c)の工程前に良品ベアチップ3を選別したことに加
えて、更により確実に良品チップのみを選別できる。
査による電気的特性の測定やバーンインを行って、図1
(c)の工程前に良品ベアチップ3を選別したことに加
えて、更により確実に良品チップのみを選別できる。
【0061】図3(j)は、チップ3を樹脂4で保護し
て補強してなる良品チップ部品26の単位でブレード3
2(又はレーザ)でスクライブライン33に沿ってダイ
シング19して、個々の個片とする工程を示す。
て補強してなる良品チップ部品26の単位でブレード3
2(又はレーザ)でスクライブライン33に沿ってダイ
シング19して、個々の個片とする工程を示す。
【0062】次に、図3(k)のように、配線基板16
上のソルダー(はんだ)レジスト15で囲まれかつソル
ダー(はんだ)ペースト13を被着した電極14を設け
た実装基板27に、個片化された良品チップ部品26を
マウントする。
上のソルダー(はんだ)レジスト15で囲まれかつソル
ダー(はんだ)ペースト13を被着した電極14を設け
た実装基板27に、個片化された良品チップ部品26を
マウントする。
【0063】この際、良品チップ部品26の側面と裏面
は樹脂4で覆われているため、実装基板27への実装時
の良品チップ部品26の吸着等のハンドリング等で、直
接良品チップ部品26がダメージを受けることがなく、
そのために、高い信頼性を持つフリップチップ実装が期
待できる。
は樹脂4で覆われているため、実装基板27への実装時
の良品チップ部品26の吸着等のハンドリング等で、直
接良品チップ部品26がダメージを受けることがなく、
そのために、高い信頼性を持つフリップチップ実装が期
待できる。
【0064】なお、上記の記述は半導体チップのフリッ
プチップ実装技術に関するものであるが、フリップチッ
プ高密度実装における接続用はんだバンプの形成技術と
その製造方法に関するものでもあり、良品ベアチップ3
をその表面(デバイス面)28を下にして基板1上に等
間隔で並べて貼り付け、その後に樹脂4を裏面等に均一
に塗布して、良品チップ3同士を固定する。
プチップ実装技術に関するものであるが、フリップチッ
プ高密度実装における接続用はんだバンプの形成技術と
その製造方法に関するものでもあり、良品ベアチップ3
をその表面(デバイス面)28を下にして基板1上に等
間隔で並べて貼り付け、その後に樹脂4を裏面等に均一
に塗布して、良品チップ3同士を固定する。
【0065】しかる後に、粘着性物質2から剥がして、
良品チップ3のみが配列された疑似ウェーハ5を作製
し、この疑似ウェーハ5に一括でバンプ形成をして、低
コストでバンプチップを製造できる。このバンプチップ
は、小型・軽量の携帯用電子機器のみならず、全てのエ
レクトロニクス機器に利用され得る。
良品チップ3のみが配列された疑似ウェーハ5を作製
し、この疑似ウェーハ5に一括でバンプ形成をして、低
コストでバンプチップを製造できる。このバンプチップ
は、小型・軽量の携帯用電子機器のみならず、全てのエ
レクトロニクス機器に利用され得る。
【0066】上述したように、本実施の形態によれば
(後述の他の実施の形態も同様)、既述したUV硬化型
の接着シートを用いるのではなく、硬化後の樹脂4と離
型するような粘着性物質2を用いるので、この離型性を
利用して樹脂基板5と剥離しやすく、平坦な良品チップ
からなる樹脂基板が得られる。
(後述の他の実施の形態も同様)、既述したUV硬化型
の接着シートを用いるのではなく、硬化後の樹脂4と離
型するような粘着性物質2を用いるので、この離型性を
利用して樹脂基板5と剥離しやすく、平坦な良品チップ
からなる樹脂基板が得られる。
【0067】また、粘着性物質2を水溶性にしたので、
粘着性物質2が樹脂4と密着してしまった場合や、樹脂
4上やチップ3上に残留してしまった場合でも、水溶と
いう簡易な方法で除去することが出来、平坦で綺麗な良
品チップからなる樹脂基板が得られる。
粘着性物質2が樹脂4と密着してしまった場合や、樹脂
4上やチップ3上に残留してしまった場合でも、水溶と
いう簡易な方法で除去することが出来、平坦で綺麗な良
品チップからなる樹脂基板が得られる。
【0068】また、UV照射をしないので、チップを並
べる基板1はマウントの位置精度を出す方法を工夫すれ
ば、透明である必要がなくなり、UV照射装置も不要に
なり、生産コスト削減になる。基板1は、粘着性物質2
を除去することにより再利用でき、生産コストを抑えら
れる。
べる基板1はマウントの位置精度を出す方法を工夫すれ
ば、透明である必要がなくなり、UV照射装置も不要に
なり、生産コスト削減になる。基板1は、粘着性物質2
を除去することにより再利用でき、生産コストを抑えら
れる。
【0069】そして、良品の半導体チップをウェーハよ
り切り出して、基板に等間隔で再配列して貼り付け、樹
脂の塗布後に剥離して、あたかも全品が良品チップであ
る疑似ウェーハを得るため、良品チップに対するウェー
ハ一括でのはんだバンプ処理等が可能となり、低コスト
のフリップチップ用はんだバンプチップを形成できる。
又、自社製ウェーハのみならず、他社から購入したベア
チップでも容易にはんだバンプ処理等が可能になる。
り切り出して、基板に等間隔で再配列して貼り付け、樹
脂の塗布後に剥離して、あたかも全品が良品チップであ
る疑似ウェーハを得るため、良品チップに対するウェー
ハ一括でのはんだバンプ処理等が可能となり、低コスト
のフリップチップ用はんだバンプチップを形成できる。
又、自社製ウェーハのみならず、他社から購入したベア
チップでも容易にはんだバンプ処理等が可能になる。
【0070】また、樹脂によってチップ側面及び裏面が
覆われているので、Ni無電解めっき処理も可能である
と共に、樹脂によってチップ側面及び裏面を保護されて
いるので、チップの個片後の実装ハンドリングにおいて
もチップが保護されて、良好な実装信頼性が得られる。
良品チップを貼り付ける基板はウェーハ剥離後は繰り返
し使用できて、バンプ形成のコストや環境面で有利であ
る。
覆われているので、Ni無電解めっき処理も可能である
と共に、樹脂によってチップ側面及び裏面を保護されて
いるので、チップの個片後の実装ハンドリングにおいて
もチップが保護されて、良好な実装信頼性が得られる。
良品チップを貼り付ける基板はウェーハ剥離後は繰り返
し使用できて、バンプ形成のコストや環境面で有利であ
る。
【0071】また、ウェーハ一括処理による低コストバ
ンプ処理の特徴を活かして、低歩留りで高価とされる最
先端のLSIやベアチップの形で入手したチップでも使
え、汎用性が高くて安定して行える新しいバンプ形成法
及び配線形成法を提供でき、良品チップが配置された電
極面又は裏面が平坦なチップ又はチップモジュールを作
製できる。又、半導体チップを疑似ウェーハから切り出
す際に、樹脂の部分のみを切断するので、切断を容易に
行え、ブレードの破損もなく、半導体チップ本体への悪
影響(歪みやばり、亀裂等のダメージ)を抑えることが
できる。
ンプ処理の特徴を活かして、低歩留りで高価とされる最
先端のLSIやベアチップの形で入手したチップでも使
え、汎用性が高くて安定して行える新しいバンプ形成法
及び配線形成法を提供でき、良品チップが配置された電
極面又は裏面が平坦なチップ又はチップモジュールを作
製できる。又、半導体チップを疑似ウェーハから切り出
す際に、樹脂の部分のみを切断するので、切断を容易に
行え、ブレードの破損もなく、半導体チップ本体への悪
影響(歪みやばり、亀裂等のダメージ)を抑えることが
できる。
【0072】実施の形態2 図4は、粘着性物質として溶媒溶解性を有する物質、例
えば水溶性のポリビニルアルコールを用い、また実施の
形態1(図1)において保護物質として用いたポリエス
テルに代わり、例えばエポキシ樹脂又はポリイミドを用
いた例である。
えば水溶性のポリビニルアルコールを用い、また実施の
形態1(図1)において保護物質として用いたポリエス
テルに代わり、例えばエポキシ樹脂又はポリイミドを用
いた例である。
【0073】この場合、図4(a)、(b)、(c)は
図1(a)、(b)、(c)とそれぞれ同様に行うが、
粘着性物質2と樹脂4との離型作用は生じないので、図
4(d)における樹脂4の硬化後に、粘着性物質2を水
(又は温水)につけることによって、粘着性物質2を溶
解させ、図4(e)に示す如く、疑似ウェーハ5を基板
1から容易に分離することができる。
図1(a)、(b)、(c)とそれぞれ同様に行うが、
粘着性物質2と樹脂4との離型作用は生じないので、図
4(d)における樹脂4の硬化後に、粘着性物質2を水
(又は温水)につけることによって、粘着性物質2を溶
解させ、図4(e)に示す如く、疑似ウェーハ5を基板
1から容易に分離することができる。
【0074】この時、図4(d)の樹脂4の封止工程に
おける樹脂硬化時に粘着性物質2が樹脂4に密着してし
まう場合でも、粘着性物質の水溶性を利用して、疑似ウ
ェーハ5を基板1から容易にそして確実に分離すること
ができる。従って、この場合、樹脂4として粘着性物質
2との離型性を考慮しなくてよいため、より広範囲の樹
脂の中から信頼性、コストを重視して選択して使用する
ことが可能である。こうして、実施の形態1と同様にし
て、疑似ウェーハ及びチップ状電子部品を得ることがで
きる。
おける樹脂硬化時に粘着性物質2が樹脂4に密着してし
まう場合でも、粘着性物質の水溶性を利用して、疑似ウ
ェーハ5を基板1から容易にそして確実に分離すること
ができる。従って、この場合、樹脂4として粘着性物質
2との離型性を考慮しなくてよいため、より広範囲の樹
脂の中から信頼性、コストを重視して選択して使用する
ことが可能である。こうして、実施の形態1と同様にし
て、疑似ウェーハ及びチップ状電子部品を得ることがで
きる。
【0075】実施の形態3 図5は、上記のはんだペースト9に代えて、はんだボー
ル17を用いた変形例によるバンプの形成方法を示す。
ル17を用いた変形例によるバンプの形成方法を示す。
【0076】即ち、まず、疑似ウェーハ上に形成された
Al電極パッド10を被覆するパッシベーション膜に対
して、バンプ電極を形成する箇所を開口して、そこにN
i無電解めっき層(UBM)を形成する。
Al電極パッド10を被覆するパッシベーション膜に対
して、バンプ電極を形成する箇所を開口して、そこにN
i無電解めっき層(UBM)を形成する。
【0077】次に、このNi無電解めっき層(UBM)
の上にフラックス18を印刷法等により塗布する。その
フラックス18の材料としては、はんだボール17を転
写し易いように粘着力の高いものが好ましい。なお、フ
ラックス18の塗布は印刷法に強いて限定しなくてもよ
いが、現実的には印刷法が好ましい。それは、他の方法
に比べ、フラックス18を所望のパターンに簡便な操作
で効率よく塗布することができるからである。
の上にフラックス18を印刷法等により塗布する。その
フラックス18の材料としては、はんだボール17を転
写し易いように粘着力の高いものが好ましい。なお、フ
ラックス18の塗布は印刷法に強いて限定しなくてもよ
いが、現実的には印刷法が好ましい。それは、他の方法
に比べ、フラックス18を所望のパターンに簡便な操作
で効率よく塗布することができるからである。
【0078】さらに、はんだボール17をフラックス1
8上に載置してはんだボール17のリフロー(加熱溶
融)を行う。これにより、はんだボール17はNi無電
解めっき層(UBM)に強く付着する。最後に、フラッ
クス18の洗浄を行う。これを以ってバンプ電極の形成
は完了する。
8上に載置してはんだボール17のリフロー(加熱溶
融)を行う。これにより、はんだボール17はNi無電
解めっき層(UBM)に強く付着する。最後に、フラッ
クス18の洗浄を行う。これを以ってバンプ電極の形成
は完了する。
【0079】実施の形態4 本実施の形態によれば、実施の形態1又は2において用
いた複数個の良品ベアチップ(半導体チップ)3に代わ
り、複数の異なる種類の複数個のチップを基板上に貼り
付け、その後は実施の形態1又は2で述べたと同様に処
理する。但し、図7(i)に示すように疑似ウェーハ5
を作製した後、図7(j)に示すように、複数の半導体
チップ3a、3bは種々の組み合わせにして良品チップ
状部品26として切り出してMCM化することができ
る。なお、このようなMCM化は、例えば実施の形態1
において複数個の同種チップに対して行うこともでき
る。
いた複数個の良品ベアチップ(半導体チップ)3に代わ
り、複数の異なる種類の複数個のチップを基板上に貼り
付け、その後は実施の形態1又は2で述べたと同様に処
理する。但し、図7(i)に示すように疑似ウェーハ5
を作製した後、図7(j)に示すように、複数の半導体
チップ3a、3bは種々の組み合わせにして良品チップ
状部品26として切り出してMCM化することができ
る。なお、このようなMCM化は、例えば実施の形態1
において複数個の同種チップに対して行うこともでき
る。
【0080】図8は、実施の形態1、2、3及び4にお
ける粘着性物質2を例えば図1(b)に示すように基板
全面に付着するのに代わり、チップ3の固定部分のみに
局部的に(パターン化して)付着、或いはチップ3の表
面に付着して基板1に貼付ける例を示す。
ける粘着性物質2を例えば図1(b)に示すように基板
全面に付着するのに代わり、チップ3の固定部分のみに
局部的に(パターン化して)付着、或いはチップ3の表
面に付着して基板1に貼付ける例を示す。
【0081】まず、図8(a)、(b)のようにチップ
を仮固定する(一時的に固定する)ための支持基板とな
る平坦な基板1上に良品の半導体チップ3を固定するの
に際し、粘着性物質2をチップ3の固定部分のみに局部
的に(パターン化して)付着、或いはチップ3の表面に
付着して、基板1にチップ3を貼付ける。ここで、粘着
性物質2は、樹脂に対して離型性を有する物質でもよ
く、或いは溶媒溶解性を有する物質でもよい。
を仮固定する(一時的に固定する)ための支持基板とな
る平坦な基板1上に良品の半導体チップ3を固定するの
に際し、粘着性物質2をチップ3の固定部分のみに局部
的に(パターン化して)付着、或いはチップ3の表面に
付着して、基板1にチップ3を貼付ける。ここで、粘着
性物質2は、樹脂に対して離型性を有する物質でもよ
く、或いは溶媒溶解性を有する物質でもよい。
【0082】次に、図8(c)のように、チップ3上か
ら樹脂4をチップ3の裏面側にて均一に流し込んで均一
に塗布し、硬化する。
ら樹脂4をチップ3の裏面側にて均一に流し込んで均一
に塗布し、硬化する。
【0083】図8(d)は、粘着性物質2として樹脂4
に対して離型性を有する物質、例えばポリビニルアルコ
ールを用い、また樹脂4として例えばポリエステルを用
いた場合を示し、この場合、実施の形態1と同様の方法
で、疑似ウェーハをより容易にそして確実に分離するこ
とができる。
に対して離型性を有する物質、例えばポリビニルアルコ
ールを用い、また樹脂4として例えばポリエステルを用
いた場合を示し、この場合、実施の形態1と同様の方法
で、疑似ウェーハをより容易にそして確実に分離するこ
とができる。
【0084】図8(d’)は、粘着性物質2として溶媒
溶解性(水溶性)を有する物質、例えばポリビニルアル
コールを用い、また樹脂4として例えばエポキシ樹脂又
はポリイミドを用いた場合を示し、この場合、実施の形
態2と同様の方法で、疑似ウェーハをより容易にそして
確実に分離することができる。
溶解性(水溶性)を有する物質、例えばポリビニルアル
コールを用い、また樹脂4として例えばエポキシ樹脂又
はポリイミドを用いた場合を示し、この場合、実施の形
態2と同様の方法で、疑似ウェーハをより容易にそして
確実に分離することができる。
【0085】ここで、図8(d)、(d’)のいずれの
場合においても、実施の形態1、2、3及び4と同様の
効果が得られる。
場合においても、実施の形態1、2、3及び4と同様の
効果が得られる。
【0086】以上に説明した実施の形態は、本発明の技
術的思想に基づいて種々に変形が可能である。
術的思想に基づいて種々に変形が可能である。
【0087】例えば、基板はポリテトラフルオロエチレ
ン、或いはエチレン/テトラフルオロエチレンの他に、
粘着性物質2や樹脂4と接着しないものを好適に用いる
ことができ、基板の形や厚さも自由に変更できる。粘着
性物質もポリビニルアルコールの他に、これと同様の目
的を果たせば種々の物質でよいし、保護物質としての樹
脂も同様の目的を果たせば、広範囲のものから選択して
よい。
ン、或いはエチレン/テトラフルオロエチレンの他に、
粘着性物質2や樹脂4と接着しないものを好適に用いる
ことができ、基板の形や厚さも自由に変更できる。粘着
性物質もポリビニルアルコールの他に、これと同様の目
的を果たせば種々の物質でよいし、保護物質としての樹
脂も同様の目的を果たせば、広範囲のものから選択して
よい。
【0088】そして、上記のテフロン(登録商標)等の
基板は、何回でも繰り返して使用することができ、コス
トや環境面で有利である。また、本発明を適用する対象
は半導体チップに限ることはなく、個々のチップへの切
断を伴う他の各種チップ状電子部品であってもよい。
基板は、何回でも繰り返して使用することができ、コス
トや環境面で有利である。また、本発明を適用する対象
は半導体チップに限ることはなく、個々のチップへの切
断を伴う他の各種チップ状電子部品であってもよい。
【0089】また、チップを封止する樹脂は上述した有
機系に限らずSOG(spin on glass)等の無機系も使
用してよい。
機系に限らずSOG(spin on glass)等の無機系も使
用してよい。
【0090】
【発明の作用効果】本発明によれば、基板上に、離型性
又は溶媒溶解性の粘着性物質を少なくとも局部的に付着
して、この粘着性物質の上に半導体チップをその電極面
を下にして一時的に固定するので、前記基板の材質が限
定されることなく、又、特別な設備等も必要とせずに、
粘着性物質の剥離又は溶解除去によって前記疑似ウェー
ハと前記基板とを容易かつ確実に分離することができ、
更にこの疑似ウェーハから前記チップ状電子部品を容易
に得ることができる。
又は溶媒溶解性の粘着性物質を少なくとも局部的に付着
して、この粘着性物質の上に半導体チップをその電極面
を下にして一時的に固定するので、前記基板の材質が限
定されることなく、又、特別な設備等も必要とせずに、
粘着性物質の剥離又は溶解除去によって前記疑似ウェー
ハと前記基板とを容易かつ確実に分離することができ、
更にこの疑似ウェーハから前記チップ状電子部品を容易
に得ることができる。
【0091】また、粘着性物質が溶媒溶解性を有する物
質なので、粘着性物質が、硬化後の樹脂と密着してしま
った場合でも、水又は温水などの溶媒によって容易に疑
似ウェーハを分離することができ、更に、硬化後の樹脂
上又はチップ状に粘着性物質が残留した場合において
も、水又は温水などの溶媒で洗浄除去することが可能で
ある。従って、樹脂の選定範囲が広がり、信頼性、コス
ト面を重視した材料選定ができる。
質なので、粘着性物質が、硬化後の樹脂と密着してしま
った場合でも、水又は温水などの溶媒によって容易に疑
似ウェーハを分離することができ、更に、硬化後の樹脂
上又はチップ状に粘着性物質が残留した場合において
も、水又は温水などの溶媒で洗浄除去することが可能で
ある。従って、樹脂の選定範囲が広がり、信頼性、コス
ト面を重視した材料選定ができる。
【0092】また、本発明によれば、良品のチップを切
り出して再配列することにより、あたかも全品が良品チ
ップのウェーハのようになって、ウェーハ一括でのはん
だバンプ処理等が可能になり、低コストのフリップチッ
プ用はんだバンプチップを形成できる。また、自社製ウ
ェーハのみならず、他社から購入したベアチップでも容
易にはんだバンプ処理等が可能になる。また、保護物質
によってチップ側面及び裏面が覆われるようにできるの
で、Ni無電解めっき処理も可能であると共に、同じく
保護物質によってチップ側面及び裏面が保護されている
ので、チップ状電子部品を疑似ウェーハから切り出す際
に、保護物質の部分を切断できるので、チップ状電子部
品本体への悪影響(歪みやばり、亀裂等のダメージ)を
抑えられ、更に、チップの個片後の実装ハンドリングに
おいてもチップが保護され、良好な実装信頼性が得られ
る。
り出して再配列することにより、あたかも全品が良品チ
ップのウェーハのようになって、ウェーハ一括でのはん
だバンプ処理等が可能になり、低コストのフリップチッ
プ用はんだバンプチップを形成できる。また、自社製ウ
ェーハのみならず、他社から購入したベアチップでも容
易にはんだバンプ処理等が可能になる。また、保護物質
によってチップ側面及び裏面が覆われるようにできるの
で、Ni無電解めっき処理も可能であると共に、同じく
保護物質によってチップ側面及び裏面が保護されている
ので、チップ状電子部品を疑似ウェーハから切り出す際
に、保護物質の部分を切断できるので、チップ状電子部
品本体への悪影響(歪みやばり、亀裂等のダメージ)を
抑えられ、更に、チップの個片後の実装ハンドリングに
おいてもチップが保護され、良好な実装信頼性が得られ
る。
【図1】本発明の実施の形態1における半導体チップの
作製工程を順次示す断面図である。
作製工程を順次示す断面図である。
【図2】同、作製工程を順次示す断面図である。
【図3】同、作製工程とその実装工程とを順次示す断面
図である。
図である。
【図4】本発明の実施の形態2における半導体チップの
作製工程を順次示す断面図である。
作製工程を順次示す断面図である。
【図5】本発明の実施の形態3による、はんだペースト
の代りに金属ボールを用いる疑似ウェーハの断面図であ
る。
の代りに金属ボールを用いる疑似ウェーハの断面図であ
る。
【図6】本発明の実施の形態において良品ベアチップの
みを貼り付けた基板の斜視図である。
みを貼り付けた基板の斜視図である。
【図7】本発明の実施の形態4におけるMCM用半導体
チップの作製工程を順次示す断面図である。
チップの作製工程を順次示す断面図である。
【図8】本発明の他の実施の形態を示す図である。
【図9】従来例におけるAuスタッドバンプ(Stud Bum
p)の一例を示す斜視図である。
p)の一例を示す斜視図である。
【図10】同、ウェーハレベルで一括はんだでバンプ処
理をした半導体ウェーハの部分平面図である。
理をした半導体ウェーハの部分平面図である。
【図11】同、半導体チップの作製工程を順次示す断面
図である。
図である。
【図12】同、MCM化された実装構造の他の例の斜視
図(a)とその一部断面側面図(b)、(c)である。
図(a)とその一部断面側面図(b)、(c)である。
【図13】同、ウェーハ一括処理に対処する半導体ウェ
ーハの斜視図である。
ーハの斜視図である。
【図14】先願発明(特願2000−122112号)
における、半導体チップの作製工程を順次示す断面図で
ある。
における、半導体チップの作製工程を順次示す断面図で
ある。
1…平坦な基板、2…粘着性物質、3…良品ベアチッ
プ、4…樹脂、5…疑似ウェーハ、6…石英基板裏側、
7…接着面、8…良品ベアチップ表面(デバイス面)、
9…はんだペースト、10、55…Al電極パッド、1
1…印刷マスク、12…はんだバンプ、13…ソルダー
(はんだ)ペースト、14…電極、16…配線基板、1
9…ダイシング、20…不良品ベアチップ、21、33
…スクライブライン、26…良品チップ部品、27…実
装基板、28…石英基板、29…UV硬化シート、29
a…変質物、32…ブレード
プ、4…樹脂、5…疑似ウェーハ、6…石英基板裏側、
7…接着面、8…良品ベアチップ表面(デバイス面)、
9…はんだペースト、10、55…Al電極パッド、1
1…印刷マスク、12…はんだバンプ、13…ソルダー
(はんだ)ペースト、14…電極、16…配線基板、1
9…ダイシング、20…不良品ベアチップ、21、33
…スクライブライン、26…良品チップ部品、27…実
装基板、28…石英基板、29…UV硬化シート、29
a…変質物、32…ブレード
フロントページの続き (72)発明者 西山 和夫 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 4M106 AA02 AB18 DJ33 DJ38 5F061 AA01 BA07 CA10 CA12 CB02 CB13 GA01
Claims (19)
- 【請求項1】 基板上に、離型性又は溶媒溶解性の粘着
性物質を少なくとも局部的に付着する工程と;この粘着
性物質の上に複数個又は複数種の半導体チップをその電
極面を下にして固定する工程と;前記複数個又は複数種
の半導体チップ間を含む全面に保護物質を被着する工程
と;前記保護物質に固定された前記半導体チップと前記
粘着性物質付きの前記基板とを剥離により分離するか、
或いは、前記保護物質に固定された前記半導体チップと
前記基板とを前記粘着性物質の溶媒溶解処理により分離
し、前記半導体チップを前記保護物質で固定した疑似ウ
ェーハを作製する工程と;前記複数個又は複数種の半導
体チップ間において前記保護物質を切断して各半導体チ
ップ又はチップ状電子部品を分離する工程と;を有す
る、チップ状電子部品の製造方法。 - 【請求項2】 平坦な基板面上に、前記粘着性物質とし
ての水溶性樹脂を付着し、この水溶性樹脂の上に良品の
半導体チップの複数個又は複数種を電極面を下にして固
定し、前記保護物質としての有機系絶縁性樹脂又は無機
系絶縁性物質を半導体チップの裏面より均一に塗布して
硬化させ、しかる後に前記保護物質で固着された前記複
数個又は複数種の半導体チップと前記基板とを分離し、
良品の半導体チップが複数個又は複数種配列されかつ電
極面が露出した前記疑似ウェーハを得、更にこの疑似ウ
ェーハを前記複数個又は複数種の半導体チップ間で切断
する、請求項1に記載したチップ状電子部品の製造方法。 - 【請求項3】 前記粘着性物質がポリビニルアルコール
である、請求項1に記載したチップ状電子部品の製造方
法。 - 【請求項4】 前記保護物質がポリエステル系、エポキ
シ系及びポリイミド系より選ばれる有機系絶縁性樹脂で
ある、請求項1に記載したチップ状電子部品の製造方
法。 - 【請求項5】 前記粘着性物質を水又は温水で溶解し
て、前記半導体チップを固定した疑似ウェーハと前記基
板とを分離する、請求項1に記載したチップ状電子部品
の製造方法。 - 【請求項6】 前記疑似ウェーハを分離した後、前記疑
似ウェーハの前記基板との対向面を水又は温水で洗浄処
理する、請求項1に記載したチップ状電子部品の製造方
法。 - 【請求項7】 前記保護物質の位置で切断して、実装基
板に固定される単一の半導体チップ、又は複数個又は複
数種の半導体チップが一体化されたチップを得る、請求
項1に記載したチップ状電子部品の製造方法。 - 【請求項8】 前記電極上にはんだバンプを形成する、
請求項1に記載したチップ状電子部品の製造方法。 - 【請求項9】 特性測定により良品と判定された前記半
導体チップを前記基板上に固定する、請求項1に記載し
たチップ状電子部品の製造方法。 - 【請求項10】 前記保護物質で固着された状態におい
て前記半導体チップの特性測定を行い、良品の半導体チ
ップ又はチップ状電子部品を選択する、請求項1に記載
したチップ状電子部品の製造方法。 - 【請求項11】 基板上に、離型性又は溶媒溶解性の粘
着性物質を少なくとも局部的に付着する工程と;この粘
着性物質の上に複数個又は複数種の半導体チップをその
電極面を下にして固定する工程と;前記複数個又は複数
種の半導体チップ間を含む全面に保護物質を被着する工
程と;前記保護物質に固定された前記半導体チップと前
記粘着性物質付きの前記基板とを剥離により分離する
か、或いは、前記保護物質に固定された前記半導体チップ
と前記基板とを前記粘着性物質の溶媒溶解処理により分
離し、前記半導体チップを前記保護物質で固定した疑似
ウェーハを作製する工程と;を有する、疑似ウェーハの
製造方法。 - 【請求項12】 平坦な基板面上に、前記粘着性物質と
しての水溶性樹脂を付着し、この水溶性樹脂の上に良品
の半導体チップの複数個又は複数種を電極面を下にして
固定し、前記保護物質としての有機系絶縁性樹脂又は無
機系絶縁性物質を半導体チップの裏面より均一に塗布し
て硬化させ、しかる後に前記保護物質で固着された前記
複数個又は複数種の半導体チップと前記基板とを分離
し、良品の半導体チップが複数個又は複数種配列されか
つ電極面が露出した前記疑似ウェーハを得る、請求項1
1に記載した疑似ウェーハの製造方法。 - 【請求項13】 前記粘着性物質がポリビニルアルコー
ルである、請求項11に記載した疑似ウェーハの製造方
法。 - 【請求項14】 前記保護物質がポリエステル系、エポ
キシ系及びポリイミド系より選ばれる有機系絶縁性樹脂
である、請求項11に記載した疑似ウェーハの製造方
法。 - 【請求項15】 前記粘着性物質を水又は温水で溶解し
て、前記半導体チップを固定した疑似ウェーハと前記基
板とを分離する、請求項11に記載した疑似ウェーハの
製造方法。 - 【請求項16】 前記疑似ウェーハを分離した後、前記
疑似ウェーハの前記基板との対向面を水又は温水で洗浄
処理する、請求項11に記載した疑似ウェーハの製造方
法。 - 【請求項17】 前記電極上にはんだバンプを形成す
る、請求項11に記載した疑似ウェーハの製造方法。 - 【請求項18】 特性測定により良品と判定された前記
半導体チップを前記基板上に固定する、請求項11に記
載した疑似ウェーハの製造方法。 - 【請求項19】 前記保護物質で固着された状態におい
て前記半導体チップの特性測定を行い、良品の半導体チ
ップ又はチップ状電子部品を選択する、請求項11に記
載した疑似ウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000279342A JP2002093830A (ja) | 2000-09-14 | 2000-09-14 | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000279342A JP2002093830A (ja) | 2000-09-14 | 2000-09-14 | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002093830A true JP2002093830A (ja) | 2002-03-29 |
Family
ID=18764358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000279342A Pending JP2002093830A (ja) | 2000-09-14 | 2000-09-14 | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002093830A (ja) |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10304777A1 (de) * | 2003-02-05 | 2004-08-19 | Infineon Technologies Ag | Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials |
JP2006190975A (ja) * | 2004-12-30 | 2006-07-20 | Advanced Chip Engineering Technology Inc | ウェハレベルパッケージの封止材充填構造、及びその方法 |
CN1300845C (zh) * | 2003-11-07 | 2007-02-14 | 株式会社巴川制纸所 | 半导体装置制造用粘合薄片、以及应用该薄片的半导体装置的制造方法 |
JP2007506279A (ja) * | 2003-09-18 | 2007-03-15 | クリー インコーポレイテッド | 成形チップの製造方法および装置 |
US7323778B2 (en) | 2002-11-08 | 2008-01-29 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
JP2010538462A (ja) * | 2007-08-29 | 2010-12-09 | フリースケール セミコンダクター インコーポレイテッド | 集積回路ダイのパッケージング方法 |
JP2011142213A (ja) * | 2010-01-07 | 2011-07-21 | Tdk Corp | 薄膜電子素子の個片化方法及びその方法により製造された電子素子搭載粘着性シート |
JP2011187845A (ja) * | 2010-03-10 | 2011-09-22 | Lintec Corp | 電子基板の製造方法 |
US8167674B2 (en) | 2007-12-14 | 2012-05-01 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
JP2012109306A (ja) * | 2010-11-15 | 2012-06-07 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
US8232564B2 (en) | 2007-01-22 | 2012-07-31 | Cree, Inc. | Wafer level phosphor coating technique for warm light emitting diodes |
US8878219B2 (en) | 2008-01-11 | 2014-11-04 | Cree, Inc. | Flip-chip phosphor coating method and devices fabricated utilizing method |
US9041285B2 (en) | 2007-12-14 | 2015-05-26 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
US9159888B2 (en) | 2007-01-22 | 2015-10-13 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
US9166126B2 (en) | 2011-01-31 | 2015-10-20 | Cree, Inc. | Conformally coated light emitting devices and methods for providing the same |
US9786811B2 (en) | 2011-02-04 | 2017-10-10 | Cree, Inc. | Tilted emission LED array |
WO2018220868A1 (ja) * | 2017-05-30 | 2018-12-06 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019024130A (ja) * | 2018-11-14 | 2019-02-14 | アオイ電子株式会社 | 半導体装置の製造方法 |
US10505083B2 (en) | 2007-07-11 | 2019-12-10 | Cree, Inc. | Coating method utilizing phosphor containment structure and devices fabricated using same |
US10546846B2 (en) | 2010-07-23 | 2020-01-28 | Cree, Inc. | Light transmission control for masking appearance of solid state light sources |
US10842016B2 (en) | 2011-07-06 | 2020-11-17 | Cree, Inc. | Compact optically efficient solid state light source with integrated thermal management |
KR20210129172A (ko) * | 2019-03-14 | 2021-10-27 | 미쓰이 가가쿠 토세로 가부시키가이샤 | 전자 장치의 제조 방법 |
-
2000
- 2000-09-14 JP JP2000279342A patent/JP2002093830A/ja active Pending
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7323778B2 (en) | 2002-11-08 | 2008-01-29 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
DE10304777B4 (de) * | 2003-02-05 | 2006-11-23 | Infineon Technologies Ag | Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens |
DE10304777A1 (de) * | 2003-02-05 | 2004-08-19 | Infineon Technologies Ag | Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials |
JP2007506279A (ja) * | 2003-09-18 | 2007-03-15 | クリー インコーポレイテッド | 成形チップの製造方法および装置 |
US9105817B2 (en) | 2003-09-18 | 2015-08-11 | Cree, Inc. | Molded chip fabrication method and apparatus |
US9093616B2 (en) | 2003-09-18 | 2015-07-28 | Cree, Inc. | Molded chip fabrication method and apparatus |
US10164158B2 (en) | 2003-09-18 | 2018-12-25 | Cree, Inc. | Molded chip fabrication method and apparatus |
CN1300845C (zh) * | 2003-11-07 | 2007-02-14 | 株式会社巴川制纸所 | 半导体装置制造用粘合薄片、以及应用该薄片的半导体装置的制造方法 |
JP2006190975A (ja) * | 2004-12-30 | 2006-07-20 | Advanced Chip Engineering Technology Inc | ウェハレベルパッケージの封止材充填構造、及びその方法 |
US8232564B2 (en) | 2007-01-22 | 2012-07-31 | Cree, Inc. | Wafer level phosphor coating technique for warm light emitting diodes |
US9159888B2 (en) | 2007-01-22 | 2015-10-13 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
US10505083B2 (en) | 2007-07-11 | 2019-12-10 | Cree, Inc. | Coating method utilizing phosphor containment structure and devices fabricated using same |
JP2010538462A (ja) * | 2007-08-29 | 2010-12-09 | フリースケール セミコンダクター インコーポレイテッド | 集積回路ダイのパッケージング方法 |
US9041285B2 (en) | 2007-12-14 | 2015-05-26 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
US8167674B2 (en) | 2007-12-14 | 2012-05-01 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
US8878219B2 (en) | 2008-01-11 | 2014-11-04 | Cree, Inc. | Flip-chip phosphor coating method and devices fabricated utilizing method |
JP2011142213A (ja) * | 2010-01-07 | 2011-07-21 | Tdk Corp | 薄膜電子素子の個片化方法及びその方法により製造された電子素子搭載粘着性シート |
JP2011187845A (ja) * | 2010-03-10 | 2011-09-22 | Lintec Corp | 電子基板の製造方法 |
US10546846B2 (en) | 2010-07-23 | 2020-01-28 | Cree, Inc. | Light transmission control for masking appearance of solid state light sources |
JP2012109306A (ja) * | 2010-11-15 | 2012-06-07 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
US9166126B2 (en) | 2011-01-31 | 2015-10-20 | Cree, Inc. | Conformally coated light emitting devices and methods for providing the same |
US9786811B2 (en) | 2011-02-04 | 2017-10-10 | Cree, Inc. | Tilted emission LED array |
US10842016B2 (en) | 2011-07-06 | 2020-11-17 | Cree, Inc. | Compact optically efficient solid state light source with integrated thermal management |
JP2018206797A (ja) * | 2017-05-30 | 2018-12-27 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
WO2018220868A1 (ja) * | 2017-05-30 | 2018-12-06 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
CN110709970A (zh) * | 2017-05-30 | 2020-01-17 | 青井电子株式会社 | 半导体装置及半导体装置的制造方法 |
US11075180B2 (en) | 2017-05-30 | 2021-07-27 | Aoi Electronics Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
JP2019024130A (ja) * | 2018-11-14 | 2019-02-14 | アオイ電子株式会社 | 半導体装置の製造方法 |
KR20210129172A (ko) * | 2019-03-14 | 2021-10-27 | 미쓰이 가가쿠 토세로 가부시키가이샤 | 전자 장치의 제조 방법 |
KR102619307B1 (ko) | 2019-03-14 | 2024-01-03 | 미쓰이 가가쿠 토세로 가부시키가이샤 | 전자 장치의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4403631B2 (ja) | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 | |
JP2002093830A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
KR100572525B1 (ko) | 플립 칩 반도체 장치를 제조하는 방법 | |
KR100865458B1 (ko) | 칩형 전자 부품들 및 그 제조 방법, 그 제조에 사용하는 의사 웨이퍼 및 그 제조 방법 | |
US20120018870A1 (en) | Chip scale package and fabrication method thereof | |
US8642390B2 (en) | Tape residue-free bump area after wafer back grinding | |
JPH09199506A (ja) | 半導体素子のバンプ形成方法 | |
TW201705321A (zh) | 半導體裝置的製造方法 | |
JP2002299546A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
JP2000082723A (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2002110714A (ja) | チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法 | |
JP2002299500A (ja) | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ | |
US7326638B2 (en) | Method for manufacturing semiconductor device | |
JP2004335629A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法 | |
JP2004128286A (ja) | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 | |
JP4117603B2 (ja) | チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 | |
EP1801870A1 (en) | Partial adherent temporary substrate and method of using the same | |
JP2004079816A (ja) | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造 | |
JP2002124527A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
JP4724988B2 (ja) | マルチチップモジュール作製用の疑似ウエハを作製する方法 | |
JP2003197659A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法 | |
US20070145587A1 (en) | Substrate with multi-layer interconnection structure and method of manufacturing the same | |
US8051557B2 (en) | Substrate with multi-layer interconnection structure and method of manufacturing the same | |
JP2001223232A (ja) | 半導体装置の製造方法 |