JP2004079816A

JP2004079816A - チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造

Info

Publication number: JP2004079816A
Application number: JP2002238682A
Authority: JP
Inventors: Masaki Hatano; 波多野　正喜
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-08-20
Filing date: 2002-08-20
Publication date: 2004-03-11

Abstract

【課題】電極面が絶縁材層で被覆された新規な構造を有するチップ状電子部品、及びそのチップ状電子部品を高歩留まり、低コストにして、信頼性良く製造する製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに新規なチップ状電子部品の実装構造を提供する。
【解決手段】基板１上に剥離層２を設け、その上に感光性接着材層３を形成し、良品ベアチップ５のＡｌ電極パッド５５と対応するパターンを有する接続孔４を感光性接着材層３に形成し、接続孔４をパターン認識しながら、精度良く複数個又は複数種のベアチップ５を感光性接着材層３の上に固定し、保護物質６をチップ５及び感光性接着材層３表面に被着させ、硬化させた後、基板１から剥離して、感光性接着材層３とチップ５と保護層６とが一体化された疑似ウェーハ７を製造し、更にはこの疑似ウェーハからチップ状電子部品１０を個片化する。
【選択図】　　　　　図１

Description

【０００１】
【発明が属する技術分野】
本発明は、半導体装置の製造に好適なチップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造に関するものである。
【０００２】
【従来の技術】
デジタルビデオカメラやデジタル携帯電話、更にノートＰＣ（Ｐｅｒｓｏｎａｌ　Ｃｏｍｐｕｔｅｒ）等に代表される携帯用電子機器の普及にともない、電子機器の小型化や軽量化、或いは高速化が強く求められている。
【０００３】
このような要求に対し、従来、一つの解決方法として、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）回路の高集積化、微細化を図り、複数の機能をワンチップ化、即ち、システムＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）化する方法がとられてきた。
【０００４】
しかし、メモリーやロジック、更にアナログＬＳＩをワンチップ化する場合には、異なったＬＳＩ加工プロセスを同一ウェーハプロセスで処理することとなり、マスク数や工程数の著しい増加と開発ＴＡＴ（Ｔｕｒｎ　ａｒｏｕｎｄ　ｔｉｍｅ）の増加が問題となる。また、歩留まり低下等の問題も生じ、システムＬＳＩを低コストで実現する事が難しくなる。
【０００５】
ワンチップ化ではなく、複数のチップからなる電子回路を小型化、軽量化、或いは高速化する方法を目指す場合、二つの課題の解決が必要になる。
【０００６】
第１の課題は、１ケ１ケの半導体部品をいかに高密度で実装するか、半導体部品の表面実装密度をいかに向上させるかということである。このため、パッケージＩＣ（ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）等）に代る、より小型のＣＳＰ（Ｃｈｉｐ　Ｓｃａｌｅ　Ｐａｃｋａｇｅ）の開発が進められ、一部での採用が既に始まっているが、究極の半導体高密度実装を考えると、ベアチップ実装でしかもフリップチップ方式による接続技術の普及が強く望まれる。
【０００７】
上記フリップチップ実装におけるバンプ形成技術には、一般にＡｌ電極パッド上にＡｕ−Ｓｔｕｄ　Ｂｕｍｐ法や電解めっき法によってＡｕバンプを形成する方法や、電解めっき法や蒸着法等ではんだバンプを一括して形成する方法が代表的である。
【０００８】
これらの各バンプ形成方法は、既に完成されていて、量産ベースの技術として活用が始まっている。しかし、全てのケースに適用できる万能の方法は無く、各々の特徴を活かした使い分けがなされるのが現状である。以下に、それらのバンプ形成方法を説明する。
【０００９】
図６は、Ａｕスタッドバンプ（Ｓｔｕｄ　Ｂｕｍｐ）２４の一例である。各々、個片に切り出された半導体チップ２５のＡｌ電極パッド５５面にワイヤーボンディング手法を用いてＡｕスタッドバンプ（Ｓｔｕｄ　Ｂｕｍｐ）２４が形成されている。図７は、例えば入出力回路２２、素子領域（メモリー）２３が形成されたＳｉ基板（ウェーハ）５１を、ウェーハレベルで一括処理して形成したときのはんだバンプ６０の一例である（なお、図中の３５はスクライブラインである。）。
【００１０】
Ａｕスタッドバンプは、チップ単位のバンプ形成法であり、チップ単位で入手した場合のバンプ処理や、既存の設備を用いて、より簡便にバンプを形成する方法として広く用いられている。しかし、各端子毎にバンプ形成処理を行うので、多ピンになるほど、バンプ形成に要するコストが上昇してしまうという問題点がある。
【００１１】
また、最近のＬＳＩの低電圧駆動においては、Ａｌ配線層の電圧降下の問題が生じることから、周辺の電極パッドの配置だけでなく、アクティブ素子上にも電極パッドを配置したエリアパッドが必要とされる。しかし、Ａｕスタッドバンプ２４はボンディング荷重とダメージの面から、エリアパッドには不向きである。更に、Ａｕスタッドバンプチップの実装は、１個ずつの圧接工法であることや、両面実装に難がある等の問題を抱えている。
【００１２】
更に、民生用等の、より低コストのフリップチップ実装を目指す場合には、チップにしてからバンプを形成（Ａｕ−Ｓｔｕｄ　Ｂｕｍｐ法がその代表例である。）するのではなく、ウェーハ状態で一括してバンプを形成する方法が望ましい。
【００１３】
このようなウェーハ一括処理法は、近年のウェーハの大口径化（１５０ｍｍφ→２００ｍｍφ→３００ｍｍφ）と、ＬＳＩ（大規模集積回路）チップの接続ピン数の増加傾向とを考えれば、当然の方向性である。
【００１４】
また、ウェーハ一括のはんだバンプ形成法は実装面でエリアパッド配置にも適用でき、一括リフローや両面実装が可能である等の利点がある。
【００１５】
図８に、Ｎｉ無電解めっきとはんだペーストの印刷とで、ウェーハ一括でバンプを形成する工程を示す。図８（ａ）は、Ｓｉ基板（ウェーハ）５１の表面にＳｉＯ_２膜５２が形成された状態を示す。図８（ｂ）は、チップの電極部近傍を拡大したものであり、Ｓｉ基板５１上のＳｉＯ_２膜５２の上にＡｌ電極パッド５５が設けられ、それらの表面がＳｉ_３Ｎ_４膜、ＳｉＯ_２膜及びポリイミド膜から成るパッシベーション膜５４で被覆されている状態を示す。
【００１６】
図８（ｃ）は、Ｎｉ無電解めっき法により、開口されたＡｌ電極パッド５５の上面のみに、選択的にＮｉ無電解めっき層（ＵＢＭ：Ｕｎｄｅｒ　Ｂｕｍｐ　Ｍｅｔａｌ）５６が形成されている状態を示す。このＮｉ無電解めっき層（ＵＢＭ）５６は、Ａｌ電極パッド５５面をリン酸系エッチ液で前処理した後に、Ｚｎ処理によりＺｎを置換析出させ、更に、Ｎｉ−Ｐめっき槽に浸漬することによって容易に形成でき、Ａｌ電極パッド５５とはんだバンプとの接続を助けるＵＢＭとして作用する。
【００１７】
図８（ｄ）は、メタルスクリーンマスク５８を当てて、はんだペースト５９を印刷法によりＮｉ無電解めっき層（ＵＢＭ）５６上に転写した状態を示す。図８（ｅ）は、ウエットバック（加熱溶融）法ではんだペースト５９を溶融して、はんだバンプ６０を形成したものである。このように、Ｎｉ無電解めっき法及びはんだペーストスクリーン印刷法等を用いることにより、フォトプロセスを用いずに、簡単にはんだバンプ６０を形成することができる。
【００１８】
上記のはんだペースト５９に代えて、金属ボール（はんだボール）を用いてはんだバンプを形成することもできる。即ち、Ｎｉ無電解めっき層（ＵＢＭ）５６の上にフラックスを印刷法等により塗布する。次に、金属ボールをフラックス上に載置して金属ボールのリフロー（加熱溶融）を行い、フラックスの洗浄を行う。これにより、金属ボールはＮｉ無電解めっき層（ＵＢＭ）５６に強く付着し、これを以ってバンプ電極の形成は完了する。
【００１９】
ウェーハ一括バンプ処理法は、歩留まりが高く、ウェーハ１枚の中に占める端子数が多い場合（例えば５００００端子／ウェーハ）や、エリアパッド対応の低ダメージバンプ形成に特徴を発揮する。
【００２０】
しかしながら、このウェーハ一括のはんだバンプ形成法を、最先端の、歩留まりが低く良品率の低いウェーハに対して適用すると、良品チップ１個当たりのコストは極めて高くなるという問題がある。その理由は、次の通りである。
【００２１】
図９に、従来のウェーハ一括処理における半導体ウェーハ５１を示す。最先端ＬＳＩでは、スクライブライン３５で仕切られたチップの内、×印で示す不良品チップ２０の数が○印で示す良品チップ５の数より多くなるのが実情である。
【００２２】
そして、良品ベアチップ５及び不良品ベアチップ２０を選別しないまま、一括してはんだバンプ形成まで工程を進行させると、不良品ベアチップ２０に施した工程が無駄になり、コストアップの原因となる。
【００２３】
また、図９に示した半導体ウェーハ５１をスクライブライン３５に沿って切断すると、切断の影響でチップにストレス、亀裂等のダメージが生じて、故障の原因になることがある。この故障したベアチップに施した工程も無駄になり、さらなるコストアップの原因となる。
【００２４】
また、チップをベアチップの形で他所から入手した場合のバンプ形成は極めて難しいという問題がある。
【００２５】
第２の課題は、複数の半導体チップをワンパッケージ化したマルチチップモジュールＭＣＭ（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ）の配線形成方法に関するものである。
【００２６】
デジタル機器の回路ブロックを見た場合、いくつかの共通回路ブロックで成り立っており、これらをマルチチップパッケージとしたり、マルチチップモジュールＭＣＭとする技術も登場している。デジタル携帯電話におけるＳＲＡＭ（スタティック・ラム）、フラッシュメモリー及びマイコンのワンパッケージ化等はその一例である。
【００２７】
このため、各ＬＳＩを個別に作りＭＣＭ化する方式が、多機能化＝高コスト化というワンチップシステムＬＳＩが直面している困難を打破する方法として、有力視されている。こうしたＭＣＭ化技術の例を図１０に示す。
【００２８】
図１０（ａ）、（ｂ）及び（ｃ）はフリップチップ方式であって、回路基板６１上の電極６３にフェイスダウンでチップ６４を接続している。より小型化、薄型化を考えた場合には、図１０のフリップチップが有利な方式となっている。今後の高速化での接続距離の縮小や各接続インピーダンスのバラツキを考えても、フリップチップ方式が主流になるものと思われる。
【００２９】
フリップチップ方式のＭＣＭでは、複数の異種ＬＳＩについて各々のＡｌ電極パッド５５の面にＡｕ−Ｓｔｕｄ　Ｂｕｍｐを形成し、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）を介して回路基板と接続する方法や、樹脂ペーストを用いて圧接する方法、更にバンプとしてＡｕめっきバンプやＮｉ無電解めっきバンプ、はんだバンプを用いる方法等、種々のものが提案されている。図１０（ｃ）は、はんだバンプ６５による基板６１との金属間接合で、より低抵抗で確実に接合させた例である。
【００３０】
ＭＣＭは多層配線基板に半導体チップを配置しているので、搭載する半導体チップの接続端子ピッチが狭ピッチになると配線基板の製造が難しくなり、基板のコストアップとなるという問題点がある。また、バンプやワイヤーボンディング、タブ等で接続するため、接続端子数に制限がある上、その平面視面積は搭載半導体チップの平面視面積の総和より大きくなってしまうという問題点がある。更に、信号伝達が遅くなり、性能が低下する等の問題点もある。
【００３１】
【発明に至る経過】
上述したウェーハ一括でのはんだバンプ形成法、及びＭＣＭ化時の配線法等が抱えている問題点を解決するために、良品チップを予め選別し、良品チップのみを支持基板に貼り付けて、その上に半導体プロセスを使用して配線を形成する方法（特開平７−２０２１１５号公報、特開平１１−３３０３５０号公報）が提案されている。
【００３２】
この公知の方法では、支持基板に良品ベアチップを貼り付ける際、ベアチップの外形を基準として貼り付けているため、チップ間の位置精度が十分に出ず、その後の配線層形成において微細な配線が形成できないという問題点がある。また、製造装置が複雑であり、プロセス工程が長く、製造コストが高くなるという問題点がある。
【００３３】
本出願人は、上記の問題点について鋭意検討した結果、先に、支持基板に良品チップのみを貼り付けた後、保護物質を被着して剥離することで良品チップのみからなる疑似ウェーハを作製し、その疑似ウェーハに半導体プロセスを適用して配線を形成して行く方法（特開２００１−３０８１１６号公報、特願２００１−１０６０１６号）を提案した。
【００３４】
即ち、特開２００１−３０８１１６号公報に係る発明（以下、第１先願発明と称する。）によれば、平坦な基板上に、処理前は粘着力を持つが処理後は粘着力が低下する粘着手段を貼り付け、この粘着手段の上に複数個又は複数種の半導体チップをその電極面において固定し、保護物質を前記半導体チップ間を含む全面に被着して硬化させた後、前記粘着手段に所定の処理を施して前記粘着手段の粘着力を低下させて、前記半導体チップがその側面及び裏面において前記保護物質で固定された疑似ウェーハを前記基板から剥離させる。
【００３５】
又、特願２００１−１０６０１６号に係る発明（以下、第２先願発明と称する。）によれば、基板上に半導体チップの形状に合わせた凹凸を形成し、この凹凸を有する基板上に保護物質に対して離型性を有するか、又は溶媒に溶解する性質を有する粘着性物質を付着させ、この粘着性物質の上に複数個又は複数種の半導体チップをその電極面において固定し、保護物質を前記半導体チップ間を含む全面に被着して硬化させた後、前記半導体チップがその側面及び裏面において前記保護物質で固定された疑似ウェーハを、前記基板から分離する。この際、前記疑似ウェーハは、前記粘着性物質の前記保護物質に対する離型性を利用して前記基板から剥離させるか、或いは、前記粘着性物質を適当な溶媒で溶解除去することにより前記基板から分離する。
【００３６】
これらの先願発明においては、上記のようにして作製した前記疑似ウェーハに対してはんだバンプ形成等の処理を施した後、必要ならば、前記疑似ウェーハを切断してチップ状電子部品を分離する。この個片化に際して、前記疑似ウェーハを前記半導体チップ間の前記保護物質の位置で切断するので、チップ状電子部品本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えられ、歩留まりが向上する。
【００３７】
また、良品チップを予め選別し、良品チップのみを支持基板に貼り付けて、あたかも全品が良品チップからなるウェーハのような疑似ウェーハを作製し、その疑似ウェーハに対して半導体プロセスを使用して配線を形成して行くので、ウェーハ一括処理の特徴を生かしつつ、最先端のＬＳＩや他社から購入したベアチップチップに対しても、高歩留まり、低コストにして信頼性良く、チップ状電子部品を作製することができる。
【００３８】
また、保護物質によってチップ側面及び裏面が覆われているので、Ｎｉ無電解めっき処理も可能であり、同じ理由で、チップの個片後の実装ハンドリングにおいても、チップが保護され、良好な実装信頼性が得られる。
【００３９】
【発明が解決しようとする課題】
しかしながら、本発明者は、先願発明は上記の優れた特徴をもちつつも、改善すべき点があることを見出した。
【００４０】
図１１に、第１先願発明に基づく疑似ウェーハの製造方法の一例を示す。
【００４１】
まず、図１１（ａ）のように、石英等の透明で、平坦な支持基板１０１上に、図１１（ｂ）のように粘着シート１０２を貼り付ける。次に、図１１（ｃ）のように、複数個の良品ベアチップ５を、その電極面５ａを下にして、粘着シート１０２の上に固定する。
【００４２】
この時、支持基板１０１上は、例えば図１２に示す状態になっている。図１２は、円形の石英基板１０１上に良品ベアチップ５を等間隔に配列して貼り付けた例である。また、角形のより大きなガラス基板を用い、より多数の良品チップからなる疑似ウェーハを製造し、その後の工程におけるウェーハ一括処理のコストメリットをより一層発揮することもできる。
【００４３】
次に、図１１（ｄ）のように、ベアチップ５の上から保護物質（樹脂）１０６を流し込み、複数のベアチップ５間を含む全面に被着させた後、保護物質１０６を硬化させる。
【００４４】
次に、図１１（ｅ）のように、電極面５ａ以外の面が保護物質１０６で連続して固着され、複数の良品ベアチップ５が一体化した疑似ウェーハ１０７を石英基板１０１から剥離する。この剥離は、基板１０１側から紫外線を照射したり、或いは加熱することによって、粘着シート１０２の粘着力を低下させて行う。
【００４５】
第１先願発明に基づく上記の方法では、ベアチップ５を粘着シート１０２に固定しているため、粘着シート１０２等の粘着手段に、ベアチップ５固定時には、ベアチップ５に粘着してこれを支持する働きが必要とされ、且つ、疑似ウェーハ１０７の剥離時には、ベアチップ５及び保護物質１０６に対して良好な離型性を示すことが求められる。
【００４６】
また、保護物質１０６を硬化させる時の熱で、図１１（ｆ）に示すように保護物質１０６と粘着シート１０２とが化学反応し、変質物１０２ａが生じて両者の結合能が増加し、粘着シート１０２が保護物質１０６から剥離しにくい場合がある。図１１（ｇ）は、上下を逆向きにした疑似ウェーハ１０７を示す。剥がれ残った変質物１０２ａは、疑似ウェーハ１０７のスクライビングや、チップ間の配線の障害になることがある。
【００４７】
図１３及び図１４に、第２先願発明に基づく疑似ウェーハの製造方法の一例を示す。
【００４８】
まず、図１３（ａ）のように、支持基板１１１の上に非感光性のフォトレジスト膜１１２を付着させ、次に、図１３（ｂ）のように、非感光性フォトレジスト膜１１２の上に、感光性フォトレジスト膜１１３ａを付着させる。
【００４９】
次に、感光性フォトレジスト膜１１３ａを所定のパターンで選択的に露光、現像することによって、図１３（ｃ）のように、ベアチップ５に対応した形状の凹凸を有するフォトレジスト膜１１３を形成する。
【００５０】
次に、図１３（ｄ）のように、上記凹凸構造を有するフォトレジスト膜１１２、１１３に、粘着性物質１１４として適当な溶媒に溶解する性質をもつ物質、例えば水溶性のポリビニルアルコールを均一に付着させた後、図１３（ｅ）のように、複数の良品ベアチップ５を、その電極面５ａを下向きにして、凹部に固定する。
【００５１】
次に、図１４（ｆ）のように、ベアチップ５の上から保護物質１１６を流し込み、複数のベアチップ間を含む全面に被着させた後、樹脂１０６を硬化させる。
【００５２】
次に、粘着性物質１１４を適当な溶媒に溶解させ、除去する（例えば、ポリビニルアルコールであれば温水に溶解させる。）。更に、非感光性フォトレジスト膜１１２及び感光性フォトレジスト膜１１３を溶媒（レジスト剥離液）にて溶解除去すると、図１４（ｇ）のように、電極面５ａ以外の面が保護物質１１６で連続して固着され、複数の良品ベアチップ５が一体化した疑似ウェーハ１１７を基板１１１から分離する。
【００５３】
図１４（ｈ）に、上下を逆向きにした疑似ウェーハ１１７を示す。第２先願発明に基づく上記の方法では、基板１１１上に設けられた凹凸によってベアチップ５の位置決めを行うので、疑似ウェーハ１１７でのベアチップ５の位置精度は改善される。しかし、図１４（ｈ）に示すように、疑似ウェーハ（保護物質）１１７表面に対して、ベアチップ５表面が飛び出しているため、その後の配線形成プロセスにて歩留まりの悪化を招く等の問題がある。
【００５４】
また、第１先願発明と同様に、ベアチップ５を粘着性物質１１４に固定しているため、粘着性物質１１４に、ベアチップ５固定時には、ベアチップ５に粘着してこれを支持する働きが必要とされ、且つ、疑似ウェーハ１１７の剥離時には、ベアチップ５及び保護物質１１６に対して良好な離型性を示すか、又は、溶媒に溶解して除去されることが求められる。従って、粘着性物質１１４や保護物質１１６の材料の選択が難しいという問題がある。
【００５５】
２つの先願発明では、いずれも、ベアチップ５を固定していた粘着性物質は、剥離後除去され、電極形成面側の疑似ウェーハの表面には、ベアチップ５の電極面５ａと保護物質１０６が露出した状態で残される。この結果、疑似ウェーハに配線構造を形成しようとすると、そのための下地作りがあらためて必要になる等、先願発明は、疑似ウェーハ形成後の配線工程まで十分見通した疑似ウェーハの製造方法になっているとは言い難い点がある。また、捨て去られる粘着性物質は、そのまま製造コストの増加の原因になる。
【００５６】
【発明が解決しようとする課題】
本発明の目的は、上記のような実情に鑑み、先願発明の特徴を生かしつつ、電極面での剥離を行うことなく且つ配線形成時の歩留まりの向上等を併せて実現可能とする、新規且つ効果的な構造の電極面構造を有するチップ状電子部品、及びそのチップ状電子部品を高歩留まり、低コストにして、信頼性良く製造するチップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法、並びに新規なチップ状電子部品の実装構造を提供することにある。
【００５７】
【課題を解決するための手段】
即ち、本発明は、基体上に絶縁材層を設ける工程と、前記絶縁材層上にこれに接して複数個又は複数種のチップをその電極面において固定する工程と、保護物質を前記チップ及び前記絶縁材層表面に被着させて、前記チップを前記電極面以外で被覆する保護層を形成する工程と、前記保護層を硬化させる工程と、前記絶縁材層と前記チップと前記保護層とが一体化された疑似ウェーハを前記基体から剥離する工程とを有する疑似ウェーハの製造方法に係わり、更に、これに加えて、前記複数個又は複数種のチップ間において前記保護層を前記絶縁材層と共に切断して各チップ状電子部品を分離する工程と、前記絶縁材層を通して前記チップの前記電極を取り出す工程とを有する、チップ状電子部品の製造方法に係わるものである。
【００５８】
また、少なくとも電極が一方の面側にのみ設けられ、この電極形成面以外のほぼ全面が連続した保護物質で覆われ、前記電極形成面が絶縁材層で覆われ、前記電極が前記絶縁材層を通して取り出されている、チップ状電子部品、並びに少なくとも電極が一方の面側にのみ設けられたチップ状電子部品の複数個又は複数種が、これらの間及びその裏面に連続して被着された保護物質によって互いに固着され、前記電極形成面が絶縁材層で覆われ、前記電極が前記絶縁材層を通して取り出されている、疑似ウェーハに係わるものである。
【００５９】
また、少なくとも電極が一方の面側にのみ設けられ、この電極形成面以外の面が連続した保護物質で覆われ、前記電極形成面が絶縁材層で覆われ、前記電極が前記絶縁材層を通して取り出されてなるチップ状電子部品が、前記絶縁材層を層間絶縁膜として回路基板上に固定されている、チップ状電子部品の実装構造に係わるものである。
【００６０】
本発明によれば、前記疑似ウェーハの剥離は、前記絶縁材層と前記基体との間で行われるので、前記絶縁材層に対して十分な離型性を有する前記基体を選択することが容易になり、更に、剥離面は、前記絶縁材層の滑らかで平坦な面となり易いから、物理的にも剥離性が向上する。また、前記剥離面に前記チップの前記電極面が露出することがないので、剥離性を向上させる材料を、前記絶縁材層と前記基体の間に剥離層として挿入することも容易に実施できる。剥離性が向上するので、前記疑似ウェーハを、高歩留まり、低コストにして、信頼性良く製造することができる。
【００６１】
また、前記絶縁材層は、前記チップの前記電極面を完全に被覆しており、均一で十分な平坦性を有する膜として形成され易く、前記絶縁材層を貫く前記電極への接続孔を設け、前記絶縁材層を通して前記電極を外部へ取り出すことができる。この結果、前記絶縁材層を層間絶縁膜として利用し、その上に半導体プロセスを用いて配線を形成することも容易に実施できる。
【００６２】
また、前記剥離面（前記絶縁材層表面）は、均一で平坦となり易いから、剥離後の付着物の量そのものが少ない上に、ふき取り等の物理的な処理も容易であり、溶媒に溶解させて除去する場合でも、除去の効率が高く、溶媒も選択しやすい。平坦度が不足している場合には、化学的機械研磨（ＣＭＰ）装置等で研磨して、平坦面を形成し、この上に歩留まり良く配線を形成できる前記疑似ウェーハとすることもできる。
【００６３】
このように、本発明によれば、前記チップの前記電極面が高品質な前記絶縁材層の膜で被覆された疑似ウェーハを製造できる。このような高品質の疑似ウェーハを用いれば、後続の疑似ウェーハ一括の配線工程やはんだバンプ処理等の処理を、高い精度で確実に行うことができる。従って、チップ状電子部品を高い歩留まりで安価に製造できる。
【００６４】
また、本発明によれば、半導体ウェーハから切り出されたチップ等のうち、良品チップのみを選択して前記基体に貼り付け、前記保護物質を被着した後に剥離することにより、あたかも良品チップのみからなるウェーハのような前記疑似ウェーハを得るので、良品チップのみに対するウェーハ一括でのはんだバンプ処理等が可能となり、低コストで歩留り良く、チップ状電子部品を製造できる。
【００６５】
また、半導体チップ等の電極面以外のほぼ全面（即ち、チップ側面及び裏面）は、連続した前記保護物質によって保護されるので、Ｎｉ無電解めっき処理も可能である。また、チップの個片化後の実装ハンドリングにおいても、チップが保護され、良好な実装信頼性が得られる。
【００６６】
その上、前記チップ状電子部品を前記疑似ウェーハから切り出す際に、チップ間の前記保護物質の部分を切断するので、チップ本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えられる。
【００６７】
さらに、自社製ウェーハのみならず、他社から購入したベアチップでも、容易にはんだバンプ処理等が可能になる。また、ＭＣＭに搭載される異種ＬＳＩチップを全て同一半導体メーカーから供給されるケースは少なく、最先端の半導体ラインの投資が大きくなってきているために、ＳＲＡＭ、フラッシュメモリーやマイコン、更にＣＰＵ（中央演算処理ユニット）を同一半導体メーカーで供給するのではなく、各々得意とする半導体メーカーから別々にチップで供給してもらい、これらをＭＣＭ化することもできる。
【００６８】
【発明の実施の形態】
本発明において、前記絶縁材層の材料は、特に限定されるものではなく、有機材料系絶縁体であっても無機材料系絶縁体であってもよい。前記絶縁材層の形成方法も、特に限定されるものではなく、液状の接着材等であれば、スピンコート法や印刷法等で付着させ、固体状であれば、蒸着法やスパッタ法やＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等で形成すればよい。
【００６９】
また、前記絶縁材層が前記基体に接して設けられる場合には、前記絶縁材層が前記基体に対して離型性を有する材料からなるのがよい。また、前記絶縁材層が前記基体上に中間層を介して設けられる場合には、前記絶縁材層に対して離型性を有する剥離層を中間層として前記基体表面に被着させ、この剥離層上にこれに接して前記絶縁材層を設けるのがよい。
【００７０】
具体的には、前記絶縁材層をエポキシ系絶縁性樹脂で形成し、前記剥離層をポリイミド系樹脂で形成するのがよい。
【００７１】
また、前記絶縁材層を前記チップに対する接着性を有する接着材層とし、前記接着材層を硬化させる工程を行うのがよい。前記絶縁材層自身が接着性を有していれば、その接着性によって前記チップを安定して接着固定できる。接着性を有する絶縁材料としては、例えばエポキシ系絶縁性樹脂がよい。
【００７２】
この時、前記チップを固定する工程の前に、前記絶縁材層を半硬化状態にする工程を行うのが望ましい。半硬化状態とは、表面は、前記チップに対する粘着性を失っていないものの、内部は、前記チップを固定する際に加えられる圧力等によって変形しない程度に硬化が進んだ状態である。
【００７３】
本発明において、前記絶縁材層を感光性接着材層とするのがよい。そして、前記チップを固定する工程の前に、前記感光性接着材層をパターニングして、前記チップの前記電極に通じる接続孔を形成しておき、前記接続孔を利用して前記チップを位置決めして、前記絶縁材層上に固定するのがよい。この場合、前記絶縁材層は必ずしも感光性を有していなくてもよいが、感光性を有していれば、この絶縁材層自体に露光、現像処理を施せることになり、前記接続孔を更に高精度に形成することができる。
【００７４】
また、前記チップを固定する工程の前に、前記絶縁材層、好ましくは前記感光性接着材層をパターニングして、前記チップの位置決め用の孔等のパターンを形成しておき、このパターンを利用して前記チップを位置決めして、前記絶縁材層上に固定するのもよい。
【００７５】
また、前記疑似ウェーハを剥離した後に、前記絶縁材層をエッチング等によりパターニングして、前記チップの前記電極への接続孔を設けてもよい。
【００７６】
本発明において、前記疑似ウェーハを剥離した後、前記絶縁材層表面を清浄化し、また、平坦化するのがよい。
【００７７】
本発明において、前記絶縁材層を層間絶縁膜として用いるのがよく、前記絶縁材層上に、前記チップの前記電極に接続した配線を形成するのがよい。
【００７８】
また、前記接続孔上に、前記チップの前記電極に接続したはんだバンプを形成するのがよい。
【００７９】
また、前記疑似ウェーハを前記保護層の位置で切断して、実装基板に固定される単一のチップ、又は複数個又は複数種のチップが一体化されたチップ状電子部品を得るのがよい。
【００８０】
本発明において、特性測定により良品と判定された半導体チップを前記基体上に固定するのがよい。また、前記保護物質で固着された状態において半導体チップの特性測定を行い、良品の半導体チップ又はチップ状電子部品を選択するのがよい。
【００８１】
次に、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【００８２】
実施の形態１
以下に、絶縁体層として感光性接着材層３を形成する、本発明の実施の形態１に基づき、チップ状電子部品１０を作製する工程の１例を、図１〜３を参照しながら、工程順に説明する。図１（ａ）〜図２（ｆ）は、疑似ウェーハ７の製造工程を示す概略断面図であり、図２（ｇ）〜図３（ｊ）は、はんだバンプの形成工程を示す概略断面図であり、図３（ｋ）と（ｌ）はチップを個々の個片に切り分け、実装基板にマウントする工程を示す概略断面図である。
【００８３】
まず、図１（ａ）に示すように、チップ５を仮固定する（一時的に固定する）ための平坦な支持基板１の表面上に粘着材を均一に付着させて、剥離層２を形成する。
【００８４】
ここで使用する支持基板１は、平坦性及び剛性を保つためのものであり、感光性接着材層３や保護物質６の硬化温度等において変性、分解、反りなどがなければ、材質は特に限定されるべきものではなく、例示するならば、シリコンウェーハ、ガラス基板、石英基板、セラミック基板、ポリテトラフルオロエチレン基板、ガラスエポキシ基板等を用いる。形状も、円形の基板に限らず、角型のより大きな基板を用いることも可能である。
【００８５】
また、剥離層２は、粘着性の材料からなり、後述の工程で作製される疑似ウェーハ７を感光性接着材層３ごと剥離する際の剥離性を向上させるために使用するものであり、本硬化後の感光性接着材層３との間に剥離性があり、且つ感光性接着材層３や保護物質６の硬化温度に耐え得るものであれば何でもよい。
【００８６】
剥離層２は、粘着性の材料がフィルム状なら、ローラーラミネート法で貼り付け、液状なら、スピンコート法や印刷法で付着させることができる。本実施の形態１では、ポリイミド（ＰＩ）テープを貼り付けて、剥離層２を形成する。この剥離層２を形成するには、他の材料、例えば接着材付きのポリテトラフルオロエチレン（ＰＴＦＥ）シートをラミネーターで貼り付けてもよい。
【００８７】
次に、図１（ｂ）に示すように、剥離層２の上に感光性接着材を均一に付着させて、厚さ数μｍ〜十数μｍ程度の感光性接着材層３を形成する。通常、ワニス状のものを半導体プロセスで使用するスピンコート法で塗布する。また、ドライフィルム状のものをラミネートして形成してもよい。
【００８８】
感光性接着材層３を形成する接着材は、感光性であれば、ネガ型でもポジ型でもどちらでもよい。重要なポイントは、硬化前の状態では、そのまま、又は、何らかの処理、例えば加熱圧着等を行うことで、ベアチップ５に対して接着性があるものを使用するということである。本実施の形態１では、感光性接着材としてエポキシ系接着材を用いる。
【００８９】
必ず必要というわけではないが、ここで感光性接着材層３を予備加熱して半硬化状態にしておくのが望ましい。半硬化状態とは、表面は、ベアチップ５に対する粘着性を失っていないものの、内部は、ベアチップ５を固定する際に加えられる圧力等によって変形しない程度に硬化が進んだ状態である。
【００９０】
その理由は、次の通りである。未硬化の感光性接着材層３はやわらかく変形しやすいため、この上にベアチップ５を固定しようとすると、チップの位置ずれや沈み込みが起こりやすい。これに対し、半硬化状態では硬化が進んでいるので、ベアチップ５の位置ずれや沈み込みが起こりにくい。また、感光性接着材３がベアチップ５の電極部等に付着すると配線を形成する場合の障害になるが、このような汚染も防止することができる。更に、後述する接続孔４等のパターン形成を精度良く行うことができる利点もある。
【００９１】
半硬化状態の感光性接着材層３を形成する加熱温度及び加熱時間は、接着材の種類に応じて設定すればよい。例えば、接着材の硬化温度が１３０℃である場合、硬化温度より２０℃低い温度である１１０℃で１５分間加熱するのが一応の目安である。加熱方法としては、加熱ガスが循環するオーブンやホットプレートを用いるのが一般的であるが、それに限定されず、赤外線を照射することにより加熱するなど各種の加熱方法が可能である。
【００９２】
次に、図１（ｃ）に示すように、感光性接着材層３を所定のパターンで選択的に露光、現像することによって、少なくともその一部が、良品ベアチップ５のＡｌ電極パッド５５と対応するパターンをもつ接続孔４を形成する。この加工は、感光性接着材層３に直接露光マスクを当てがって露光した後に、現像処理によって感光性接着材層３に高精度に接続孔４を形成でき、かつ多数の接続孔４を互いの位置精度を十分にして形成することができる。
【００９３】
このようにして接続孔４を形成した後、真空チャンバ内で感光性接着材層３表面を酸素プラズマに曝し、接続孔４に残る有機物残渣を酸化分解して除去するのが望ましい。この時、感光性接着材層３もエッチングされ、厚さが減少するので、初めに形成する感光性接着材層３の厚さを、この減少分だけ大き目にしておけばよい。
【００９４】
上記の、良品ベアチップ５のＡｌ電極パッド５５と同一パターンをもつ接続孔４は、後に感光性接着材層３を層間絶縁膜として配線形成を行う際に、外部からベアチップ５のＡｌ電極パッド５５等へ接続するためのビア（Ｖｉａ）ホール等として用いられるとともに、次の工程でベアチップ５を感光性接着材層３の上に配置し固定する際の位置決めのための目印（アライメントマーク）として使われることも兼ねるものである。
【００９５】
次に、図１（ｄ）に示すように、良品と確認された複数の良品ベアチップ５をその電極面（デバイス面）５ａを下にして、感光性接着材層３の上に固定する。
【００９６】
ここで言う良品ベアチップ５とは、例えば、図９に示した如き半導体ウェーハ５１より切り出された後、オープン／ショート或いはＤＣ（直流）電圧測定で良品と確認された良品の半導体ベアチップ（又はＬＳＩチップ）のことである。また、他所からベアチップの状態で購入されたものであってもよい。ここで重要なことは、出自に関わらず、良品ベアチップ５のみを支持基板１上に再配列させることである。
【００９７】
この時、ベアチップ５のＡｌ電極パッド５５と、それと同一パターンをもつ接続孔４とを、実パターンのパターン認識で比較しながら、ベアチップ５の位置調整を行うので、位置精度良く良品ベアチップ５を配置することができる。
【００９８】
ベアチップ５を固定するには、感光性接着材層３が加熱圧着時に強い接着性を発揮するものであれば、チップを載置するボンドヘッドに加熱機構が設けてあるフリップチップボンダー等を使用し、ベアチップ５を加熱圧着して載置することで、良品ベアチップ５を位置精度良く感光性接着材層３上に固定することができる。
【００９９】
但し、この時、あまり加熱し過ぎると、隣にあるベアチップ固定位置の感光性接着材層３の接着性が低下してチップを固定することができなくなるので、加熱は仮固定ができる程度の温度（例えば、１００〜１２０℃）で行い、全ての良品ベアチップ５を仮固定した後に、十分な硬化温度（例えば、１８０〜２００℃）による感光性接着材層３の加熱処理を行い、本硬化した感光性接着材層３に良品ベアチップ５を本固定する。また、この本硬化は、次に説明する保護物質６の硬化と同時に行ってもよい。
【０１００】
また、この時、使用するボンダーはできる限りアライメント精度がよいものを用いることが好ましい。アライメント精度のよいものを使用すれば、固定する良品ベアチップ５間の位置精度が一層良くなるので、疑似ウェーハ７作製後に形成するベアチップ５間の配線をより微細配線で加工することが可能になり、微細配線加工できれば、配線できる配線数が増え、より高速対応のＭＣＭが作製可能となる。
【０１０１】
次に、図１（ｅ）に示すように、良品ベアチップ５及び良品ベアチップ５間の感光性接着材層３の表面全面に保護物質６を被着させて、良品ベアチップ５を被覆する保護物質層６を形成し、続いて加熱処理して保護物質層６を硬化させる。
【０１０２】
ここで用いる保護物質６としては、有機系絶縁性樹脂、例えば、アクリル系樹脂やエポキシ系樹脂等を使用する。また、無機系絶縁性樹脂等でもよい。本実施の形態１では、保護物質６としてエポキシ樹脂を用いる。本実施の形態１のように、感光性接着材層３と保護物質６とを同系統の樹脂で形成すれば、両者がより良く一体化するとともに、硬化条件の類似したものを用いることにより、感光性接着材層３と保護物質６とを同時に硬化させることができる。
【０１０３】
保護物質層６の形成は、スピンコート法や印刷法にて容易に行うことができる。又は、トランスファーモールドやＣＤＩ（Ｃａｖｉｔｙ　Ｄｉｒｅｃｔ　Ｉｎｊｅｃｔｉｏｎ　Ｍｏｌｄｉｎｇ）法等で形成してもよい。
【０１０４】
硬化後、得られた保護物質層６表面が、後の配線形成時に用いられる半導体プロセス装置で処理するに必要な十分な平坦度を有していない場合には、化学的機械研磨（ＣＭＰ）装置等で研磨して、平坦面を形成するのがよい。
【０１０５】
次に、図２（ｆ）に示すように、剥離層２の離型性を利用して、複数個又は複数種の良品ベアチップ５と感光性接着材層３と保護物質６とが一体化された疑似ウェーハ７を、支持基板１及び剥離層２から剥離する。
【０１０６】
本実施の形態に基づく疑似ウェーハ７の製造方法の特徴は、ベアチップ５が、先願発明のように粘着材の上に固定されるのではなく、ベアチップ５の電極面の被覆層として最後まで残る感光性接着材層３の上に固定されることである。その結果、疑似ウェーハ７は、ベアチップ５の電極面が存在する側の表面が、完全に連続した一様な表面層、即ち、感光性接着材層３で被覆されているという特徴を有する。本実施の形態の特徴の多くが、この点から生ずるものである。
【０１０７】
その第１は、粘着材等の材料選択の容易さと剥離性の改善である。疑似ウェーハ７側で剥離面に接しているのは感光性接着材層３のみであるから、粘着材からなる剥離層２は、感光性接着材層３のみに接しており、求められる性質は、硬化した感光性接着材層３に対して離型性を示すことのみであるから、それを満たす剥離層２の材料を見いだすことは容易である。ベアチップ５の電極面５ａが剥離面の一部をなす先願発明と異なり、剥離は、均質な２つの層（剥離層２と感光性接着材層３）の界面で行われるので、物理的にも剥離性が向上する。
【０１０８】
その第２は、感光性接着材層３の層間絶縁膜としての利用と、疑似ウェーハ７におけるベアチップ５の位置精度の向上とである。感光性接着材層３は、均一な材料からなる平坦な膜であるから、その上に配線を形成したり、膜を貫いて接続孔を設けるのが容易である。また、感光性接着材層３に施されたパターンをアライメントマークとして利用して、位置精度良くベアチップ５を固定できる。
【０１０９】
その第３は、表面処理の容易さである。例えば、剥離後、疑似ウェーハ７の剥離面に粘着性材料が付着している場合がある。本発明による均一で平坦な膜では、付着物の量そのものが少ない上に、ふき取り等の物理的な処理も容易であり、溶媒に溶解させて除去する場合でも、除去の効率がよく、溶媒も選択しやすい。平坦度が不足している場合には、化学的機械研磨（ＣＭＰ）装置等で研磨して、平坦面を形成することもできる。
【０１１０】
なお、本実施の形態では、図１（ｃ）の工程でベアチップ５のＡｌ電極パッド５５へのビアホールを形成したが、変形例として、図１（ｃ）の工程では感光性接着材層３にはアライメント用のパターンを別途形成するのにとどめ、疑似ウェーハ７を剥離して表面の清浄化処理を行った後に、ビアホール等の配線のための接続孔をレジストマスク下でのプラズマエッチング等によって形成してもよい。このようにすると、ベアチップ５のＡｌ電極パッド５５等が清浄化処理等に使われる溶媒等に曝されるのを避けることができる。
【０１１１】
本実施の形態のもう一つ特徴は、予め感光性接着材層３にベアチップ５のＡｌ電極パッド５５と同一パターンをもつ接続孔４を形成しておき、両者を実パターンのパターン認識で比較しながら、ベアチップ５の位置調整を行えるので、位置精度良く良品ベアチップ５を感光性接着材層３上に配置することができる点である。
【０１１２】
上記したように、本実施の形態によれば、層間絶縁膜としての高い質を有する感光性接着材層３とその上に固定されたベアチップ５の位置精度の高さの結果として、図２（ｇ）に仮想線で示すように、接続孔４から感光性接着材層３上にかけて、歩留まりよくベアチップ間の微細な配線５７を形成することができる。
【０１１３】
この状態は、また、図４（ｍ）に示す（但し、１チップ分として個片化したもの）が、接続孔４を介して感光性接着材層３の上にＡｌ電極パッド５５に接続する配線５７を形成する。
【０１１４】
図２（ｇ）は、良品ベアチップ５の電極面（デバイス面）５ａが上になるように疑似ウェーハ７を上下反転した状態を示す。電極面５ａは同図に拡大して示すように、Ｓｉ基板５３上にＳｉＯ_２膜５２を介してＡｌ電極パッド５５及びパッシベーション膜５４が形成されたものである。
【０１１５】
図２（ｈ）は、はんだバンプを形成する場合において、Ｎｉ無電解めっき法にて、開口されたＡｌ電極パッド５５面の上のみに、選択的にＮｉ無電解めっき層（ＵＢＭ）５６を形成した状態を示す。なお、このＮｉ無電解めっき層（ＵＢＭ）５６は、Ａｌ電極パッド５５の上面をリン酸系エッチ液で前処理した後に、Ｚｎ処理によりＺｎを置換析出させ、さらにＮｉ−Ｐめっき槽に浸漬させることにより、容易に形成でき、Ａｌ電極パッド５５とはんだバンプ６０との接続を助けるＵＢＭ（Ｕｎｄｅｒ　Ｂｕｍｐ　Ｍｅｔａｌ）として作用する。
【０１１６】
図３（ｉ）は、印刷マスク５８を当てて、はんだペースト５９を印刷法によりＮｉ無電解めっき層（ＵＢＭ）５６上に転写した状態である。図３（ｊ）は、ウエットバック法ではんだペースト５９を溶融して、はんだバンプ６０を形成した状態である。このように、Ｎｉ無電解めっき法及びはんだペーストスクリーン印刷法等を用いることにより、フォトプロセスを用いずに簡単にはんだバンプ６０を形成できる。
【０１１７】
図３（ｊ）において、プローブ検査による電気的特性の測定やバーンインテストを行うのが望ましい。これにより、図１（ｄ）の工程前に良品ベアチップ５を選別したことに加えて、更により確実に良品チップのみを選別できる。
【０１１８】
図３（ｋ）は、ブレード３２（又はレーザ）でスクライブライン３５に沿ってダイシング３１して、チップ５を保護物質６で保護して補強したチップ状電子部品１０を単位として個々の個片とする工程を示す。図には、１つのチップについての個片化を示したが、ＭＣＭとして複数のチップを保護物質６で一体化したチップ状電子部品を個片化してもよい。
【０１１９】
次に、図４（ｌ）のように、配線基板１６上のソルダー（はんだ）レジスト１５で囲まれかつソルダー（はんだ）ペースト１３を被着した電極１４を設けた実装基板２７に、個片化されたチップ状電子部品１０をマウントする。この時、チップ状電子部品１０の側面と裏面は保護物質６で覆われているため、チップ状電子部品１０が実装時のハンドリング等で直接のダメージを受けることがなく、高い信頼性を持つフリップチップ実装が期待できる。
【０１２０】
ここで、変形例として、実装基板２７の配線基板１６上の電極１４の上にはんだバンプを形成しておき、Ｎｉ無電解めっき層（ＵＢＭ）５６上にソルダー（はんだ）ペースト１３を被着させチップ状電子部品１０を、この電極１４の上にマウントすることもできる。
【０１２１】
なお、本実施の形態では、チップ５の電極面が高品質な感光性接着材層３の膜で被覆された疑似ウェーハ７を製造できる。このような高品質の疑似ウェーハ７を用いれば、後続の疑似ウェーハ一括のはんだバンプ処理や配線工程等の処理を、高い精度で確実に行うことができる。従って、チップ状電子部品を高い歩留まりで安価に製造できる。
【０１２２】
また、既述した先願発明と同様に、半導体ウェーハから切り出されたチップのうち、良品チップ５のみを選択して支持基板１に貼り付け、保護物質６を被着した後に剥離することにより、あたかも良品チップのみからなるウェーハのような疑似ウェーハ７を得るので、良品チップ５のみに対するウェーハ一括でのはんだバンプ処理等が可能となり、低コストで歩留り良く、チップ状電子部品１０を製造できる。
【０１２３】
また、半導体チップ５等の電極面５ａ以外のほぼ全面（即ち、チップ側面及び裏面）は、連続した保護物質６によって保護できるので、Ｎｉ無電解めっき処理も可能である。また、チップの個片化後の実装ハンドリングにおいても、チップ５が保護され、良好な実装信頼性が得られる。
【０１２４】
その上、チップ状電子部品１０を疑似ウェーハ７から切り出す際に、チップ５間の保護物質６の部分を切断するので、チップ５本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えられる。
【０１２５】
さらに、自社製ウェーハのみならず、他社から購入したベアチップ５でも、容易にはんだバンプ処理等が可能になる。また、ＭＣＭに搭載される異種ＬＳＩチップを全て同一半導体メーカーから供給されるケースは少なく、最先端の半導体ラインの投資が大きくなってきているために、ＳＲＡＭ、フラッシュメモリーやマイコン、更にＣＰＵ（中央演算処理ユニット）を同一半導体メーカーで供給するのではなく、各々得意とする半導体メーカーから別々にチップで供給してもらい、これらをＭＣＭ化することもできる。
【０１２６】
実施の形態２
図５（ａ）は、実施の形態１で用いられていた剥離層２を省略し、支持基板１の上に直接、感光性接着材層３を形成した例である。実施の形態１では、疑似ウェーハの剥離性は、感光性接着材層３に対して離型性を有する適切な材料で剥離層２を形成することで確保されていたので、感光性接着材層３の材料選択が、疑似ウェーハの剥離性を確保するという要求によって直接、制限されることはない。しかし、実施の形態２では、感光性接着材層３には、良品ベアチップ５に対して接着性をもつことと、支持基板１に対する剥離性をもつことの両方が求められる。
【０１２７】
感光性接着材層３に対する要求は厳しくなるが、支持基板を適切に選択することでこの困難が回避できれば、実施の形態１よりも無駄のない方法である。例えば、感光性接着材層３がエポキシ系接着材である場合に、支持基板１としてポリテトラフルオロエチレン（ＰＴＦＥ）板を用いれば、剥離性の条件を満たすことができる。
【０１２８】
実施の形態３
図５（ｂ）も、実施の形態１の変形例であり、支持基板１が省略され、剥離層２が支持基板１を兼ねている例である。例えば、ポリイミドフィルムを剥離層２として用いる場合のように、剥離層２がある程度の剛性又は弾力性をもっている場合には、適用できる方法である。
【０１２９】
また、感光性接着材層３の形成方法として、ドライフィルムを使用するのであれば、フィルムに着いている離型紙をそのまま剥離層２として使用しても良い。
【０１３０】
この場合、平坦性を確保するためには、図５（ｂ−１）のように両端から引っ張ってテンションを加えるか、（ｂ−２）のように上面が平坦な支持治具８の上に支持するのが望ましい。
【０１３１】
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
【０１３２】
【発明の作用効果】
本発明によれば、疑似ウェーハの剥離は、絶縁材層と基体との間で行われるので、絶縁材層に対して十分な離型性を有する基体を選択することが容易になり、更に、剥離面は、滑らかで平坦な面にできるから、物理的にも剥離性が向上する。また、剥離面にチップの電極面が露出することがないので、剥離性を向上させる材料を、絶縁材層と基体の間に剥離層として挿入することも容易に実施できる。このようにして、剥離性が向上するので、前記疑似ウェーハを、高歩留まり、低コストにして、信頼性良く製造することができる。
【０１３３】
また、絶縁材層は、チップの電極面を完全に被覆しており、均一で十分な平坦性を有する膜として形成され易く、絶縁材層を貫く電極への接続孔を設け、絶縁材層を通して電極を外部へ取り出すことができる。この結果、絶縁材層を層間絶縁膜として利用し、その上に半導体プロセスを用いて配線を形成することも容易に実施できる。
【０１３４】
また、剥離面（前記絶縁材層表面）は、均一で平坦であるから、剥離後の付着物の量そのものが少ない上に、ふき取り等の物理的な処理も容易であり、溶媒に溶解させて除去する場合でも、除去の効率が高く、溶媒も選択しやすい。平坦度が不足している場合には、化学的機械研磨（ＣＭＰ）装置等で研磨して、平坦面を形成し、この上に半導体プロセスを用いて歩留まり良く配線を形成できる疑似ウェーハとすることもできる。
【０１３５】
このように、本発明によれば、チップの電極面が高品質な絶縁材層の膜で被覆された疑似ウェーハを製造できる。このような高品質の疑似ウェーハを用いれば、後続の疑似ウェーハ一括のはんだバンプ処理や配線工程等の処理を、高い精度で確実に行うことができる。従って、チップ状電子部品を高い歩留まりで安価に製造できる。
【０１３６】
また、本発明によれば、半導体ウェーハから切り出されたチップ等のうち、良品チップのみを選択して基体に貼り付け、保護物質を被着した後に剥離することにより、あたかも良品チップのみからなるウェーハのような疑似ウェーハを得るので、良品チップのみに対するウェーハ一括でのはんだバンプ処理等が可能となり、低コストで歩留り良く、チップ状電子部品を製造できる。
【０１３７】
また、半導体チップ等の電極面以外のほぼ全面（即ち、チップ側面及び裏面）は、連続した保護物質によって保護できるので、Ｎｉ無電解めっき処理も可能である。また、チップの個片化後の実装ハンドリングにおいても、チップが保護され、良好な実装信頼性が得られる。
【０１３８】
その上、チップ状電子部品を疑似ウェーハから切り出す際に、チップ間の保護物質の部分を切断するので、チップ本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えられる。
【０１３９】
さらに、自社製ウェーハのみならず、他社から購入したベアチップでも、容易にはんだバンプ処理等が可能になる。また、ＭＣＭに搭載される異種ＬＳＩチップを全て同一半導体メーカーから供給されるケースは少なく、最先端の半導体ラインの投資が大きくなってきているために、ＳＲＡＭ、フラッシュメモリーやマイコン、更にＣＰＵ（中央演算処理ユニット）を同一半導体メーカーで供給するのではなく、各々得意とする半導体メーカーから別々にチップで供給してもらい、これらをＭＣＭ化することもできる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に基づくチップ状電子部品の作製工程を示す概略断面図である。
【図２】同、チップ状電子部品の作製工程を示す概略断面図である。
【図３】同、チップ状電子部品の作製工程を示す概略断面図である。
【図４】同、チップ状電子部品の作製工程を示す概略断面図である。
【図５】本発明の他の実施の形態に基づくチップ状電子部品の作製工程の１段階を示す概略断面図である。
【図６】従来例におけるＡｕスタッドバンプ（Ｓｔｕｄ　Ｂｕｍｐ）の一例を示す斜視図である。
【図７】同、ウェーハレベルで一括はんだでバンプ処理をした半導体ウェーハの部分平面図ある。
【図８】同、チップ状電子部品の作製工程を工程順に示す概略断面図である。
【図９】同、ウェーハ一括処理に供される半導体ウェーハの斜視図である。
【図１０】同、ＭＣＭ化された実装構造の一例の斜視図（ａ）とその一部断面側面図（ｂ）、（ｃ）である。
【図１１】第１先願発明（特開２００１−３０８１１６号）における、疑似ウェーハの作製工程を工程順に示す概略断面図である。
【図１２】同、良品ベアチップのみを貼り付けた支持基板の斜視図である。
【図１３】第２先願発明先願発明（特願２００１−１０６０１６号）における、疑似ウェーハの作製工程を工程順に示す概略断面図である。
【図１４】同、疑似ウェーハの作製工程を工程順に示す概略断面図である。
【符号の説明】
１…支持基板、２…剥離層、３…感光性接着材層、４…接続孔、
５…良品ベアチップ、５ａ…良品ベアチップ電極面、６…保護物質、
７…疑似ウェーハ、８…支持治具、１０…チップ状電子部品１０、
１３…ソルダー（はんだ）ペースト、１４…電極、
１５…ソルダー（はんだ）レジスト、１６…配線基板、
２０…不良品ベアチップ、２２…入出力回路、
２３…素子領域（例えば、メモリー）、２４…Ａｕスタッドバンプ（Ｓｔｕｄ　Ｂｕｍｐ）、
２５…半導体チップ、２７…実装基板、３１…ダイシング、３２…ブレード、
３５…スクライブライン、５１…Ｓｉ基板（ウェーハ）、５２…ＳｉＯ_２膜、
５３…Ｓｉ基板、５４…パッシベーション膜、５５…Ａｌ電極パッド、
５６…Ｎｉ無電解メッキ層（ＵＢＭ）、
５８…印刷マスク（メタルスクリーンマスク）、５９…はんだペースト、
６０…はんだバンプ、６１…回路基板、６３…電極、６４…半導体チップ、
６５…はんだバンプ、１０１…支持基板、１０２…粘着シート、
１０２ａ…変質物、１０６…保護物質、１０７…疑似ウェーハ樹脂、
１１１…支持基板、１１２…非感光性フォトレジスト膜、
１１３…感光性フォトレジスト膜（感光後）、
１１３ａ…感光性フォトレジスト膜（感光前）、１１４…粘着性物質、
１１６…保護物質、１１７…疑似ウェーハ樹脂

Claims

基体上に絶縁材層を設ける工程と、前記絶縁材層上にこれに接して複数個又は複数種のチップをその電極面において固定する工程と、保護物質を前記チップ及び前記絶縁材層表面に被着させて、前記チップを前記電極面以外で被覆する保護層を形成する工程と、前記保護層を硬化させる工程と、前記絶縁材層と前記チップと前記保護層とが一体化された疑似ウェーハを前記基体から剥離する工程と、前記複数個又は複数種のチップ間において前記保護層を前記絶縁材層と共に切断して各チップ状電子部品を分離する工程と、前記絶縁材層を通して前記チップの前記電極を取り出す工程とを有する、チップ状電子部品の製造方法。
前記絶縁材層が前記基体に対して離型性を有する、請求項１に記載したチップ状電子部品の製造方法。
前記絶縁材層に対して離型性を有する剥離層を前記基体表面に被着させる工程を有し、この剥離層上にこれに接して前記絶縁材層を設ける、請求項１に記載したチップ状電子部品の製造方法。
前記絶縁材層を接着材層とし、前記接着材層を硬化させる工程を有する、請求項１に記載したチップ状電子部品の製造方法。
前記チップを固定する工程の前に、前記接着材層を半硬化する工程を有する、請求項４に記載したチップ状電子部品の製造方法。
前記絶縁材層を感光性接着材層として、前記チップを固定する工程の前に、前記感光性接着材層をパターニングして、前記チップの前記電極に通じる接続孔を形成する工程を有する、請求項１に記載したチップ状電子部品の製造方法。
前記接続孔を利用して前記チップを位置決めして、前記感光性接着材層上に固定する、請求項６に記載したチップ状電子部品の製造方法。
前記絶縁材層を感光性接着材層として、前記チップを固定する工程の前に、前記感光性接着材層をパターニングして、前記チップの位置決め用のパターンを形成する工程を有し、このパターンを利用して前記チップを位置決めして、前記感光性接着材層に固定する、請求項１に記載したチップ状電子部品の製造方法。
前記疑似ウェーハを剥離した後、前記絶縁材層をパターニングして、前記チップの前記電極への接続孔を設ける工程を有する、請求項１に記載したチップ状電子部品の製造方法。
前記疑似ウェーハを剥離した後、前記絶縁材層表面を清浄化する、請求項１に記載したチップ状電子部品の製造方法。
前記疑似ウェーハを剥離した後、前記絶縁材層表面を平坦化する、請求項１に記載したチップ状電子部品の製造方法。
前記絶縁材層を層間絶縁膜として用いる、請求項６又は９に記載したチップ状電子部品の製造方法。
前記絶縁材層上に、前記チップの前記電極に接続した配線を形成する、請求項１２に記載したチップ状電子部品の製造方法。
前記接続孔上に、前記チップの前記電極に接続したはんだバンプを形成する、請求項１２に記載したチップ状電子部品の製造方法。
前記疑似ウェーハを前記保護層の位置で切断して、実装基板に固定される単一のチップ、又は複数個又は複数種のチップが一体化されたチップ状電子部品を得る、請求項１に記載したチップ状電子部品の製造方法。
特性測定により良品と判定された半導体チップを前記基体上に固定する、請求項１に記載したチップ状電子部品の製造方法。
前記保護物質で固着された状態において半導体チップの特性測定を行い、良品の半導体チップ又はチップ状電子部品を選択する、請求項１に記載したチップ状電子部品の製造方法。
前記絶縁材層がエポキシ系絶縁性樹脂からなる、請求項１に記載したチップ状電子部品の製造方法。
前記剥離層がポリイミド系樹脂からなる、請求項３に記載したチップ状電子部品の製造方法。
基体上に絶縁材層を設ける工程と、前記絶縁材層上にこれに接して複数個又は複数種のチップをその電極面において固定する工程と、保護物質を前記チップ及び前記絶縁材層表面に被着させて、前記チップを前記電極面以外で被覆する保護層を形成する工程と、前記保護層を硬化させる工程と、前記絶縁材層と前記チップと前記保護層とが一体化された疑似ウェーハを前記基体から剥離する工程とを有する、疑似ウェーハの製造方法。
前記絶縁材層が前記基体に対して離型性を有する、請求項２０に記載した疑似ウェーハの製造方法。
前記絶縁材層に対して離型性を有する剥離層を前記基体表面に被着させる工程を有し、この剥離層上にこれに接して前記絶縁材層を設ける、請求項２０に記載した疑似ウェーハの製造方法。
前記絶縁材層を接着材層とし、前記接着材層を硬化させる工程を有する、請求項２０に記載したチップ状電子部品の製造方法。
前記チップを固定する工程の前に、前記接着材層を半硬化する工程を有する、請求項２３に記載した疑似ウェーハの製造方法。
前記絶縁材層を感光性接着材層として、前記チップを固定する工程の前に、前記感光性接着材層をパターニングして、前記チップの前記電極に通じる接続孔を形成する工程を有する、請求項２０に記載した疑似ウェーハの製造方法。
前記接続孔を利用して前記チップを位置決めして、前記感光性接着材層上に固定する、請求項２５に記載したチップ状電子部品の製造方法。
前記絶縁材層を感光性接着材層として、前記チップを固定する工程の前に、前記感光性接着材層をパターニングして、前記チップの位置決めのためのパターンを形成する工程を有し、このパターンを利用して前記チップを位置決めして、前記感光性接着材層に固定する、請求項２０に記載した疑似ウェーハの製造方法。
前記疑似ウェーハを剥離した後、前記絶縁材層をパターニングして、前記チップの前記電極への接続孔を設ける工程を有する、請求項２０に記載した疑似ウェーハの製造方法。
前記疑似ウェーハを剥離した後、前記絶縁材層表面を清浄化する、請求項２０に記載した疑似ウェーハの製造方法。
前記疑似ウェーハを剥離した後、前記絶縁材層表面を平坦化する、請求項２０に記載した疑似ウェーハの製造方法。
前記絶縁材層を層間絶縁膜として用いる、請求項２５又は２８に記載した疑似ウェーハの製造方法。
前記絶縁材層上に、前記チップの前記電極に接続した配線を形成する、請求項３１に記載した疑似ウェーハの製造方法。
前記接続孔上に、前記チップの前記電極に接続したはんだバンプを形成する、請求項３１に記載した疑似ウェーハの製造方法。
特性測定により良品と判定された半導体チップを前記基板上に固定する、請求項２０に記載した疑似ウェーハの製造方法。
前記保護物質で固着された状態において半導体チップの特性測定を行い、良品の半導体チップ又はチップ状電子部品を選択する、請求２０に記載した疑似ウェーハの製造方法。
前記絶縁材層がエポキシ系絶縁性樹脂からなる、請求項２０に記載した疑似ウェーハの製造方法。
前記剥離層がポリイミド系樹脂からなる、請求項２２に記載した疑似ウェーハの製造方法。
少なくとも電極が一方の面側にのみ設けられ、この電極形成面以外のほぼ全面が連続した保護物質で覆われ、前記電極形成面が絶縁材層で覆われ、前記電極が前記絶縁材層を通して取り出されている、チップ状電子部品。
前記絶縁材層が層間絶縁膜として機能する、請求項３８に記載したチップ状電子部品。
前記絶縁材層に、前記チップの前記電極への接続孔が形成された、請求項３８に記載したチップ状電子部品。
前記接続孔に、前記チップの前記電極に接続した配線が形成された、請求項４０に記載したチップ状電子部品。
前記接続孔に、前記電極に接続したはんだバンプが形成された、請求項４０に記載したチップ状電子部品。
前記電極形成面が前記絶縁材層で覆われ、側面及び裏面が前記保護物質で覆われている、請求項３８に記載したチップ状電子部品。
複数個又は複数種の半導体チップが前記保護物質及び前記絶縁材層によって一体化されている、請求項３８に記載したチップ状電子部品。
前記絶縁材層がエポキシ系絶縁性樹脂からなる、請求項３８に記載したチップ状電子部品。
少なくとも電極が一方の面側にのみ設けられたチップ状電子部品の複数個又は複数種が、これらの間及びその裏面に連続して被着された保護物質によって互いに固着され、前記電極形成面が絶縁材層で覆われ、前記電極が前記絶縁材層を通して取り出されている、疑似ウェーハ。
前記絶縁材層が層間絶縁膜として機能する、請求項４６に記載した疑似ウェーハ。
前記絶縁材層に、前記チップの前記電極への接続孔が形成された、請求項４６に記載した疑似ウェーハ。
前記接続孔に、前記チップの前記電極に接続した配線が形成された、請求項４８に記載した疑似ウェーハ。
前記接続孔に、前記電極に接続したはんだバンプが形成されている、請求項４８に記載した疑似ウェーハ。
前記保護物質の位置で切断され、実装基板に固定される単一の半導体チップ、又は複数個又は複数種の半導体チップが一体化されたチップに加工される、請求項４６に記載した疑似ウェーハ。
前記絶縁材層がエポキシ系絶縁性樹脂からなる、請求項４６に記載した疑似ウェーハ。
少なくとも電極が一方の面側にのみ設けられ、この電極形成面以外のほぼ全面が連続した保護物質で覆われ、前記電極形成面が絶縁材層で覆われ、前記電極が前記絶縁材層を通して取り出されてなるチップ状電子部品が、前記絶縁材層を層間絶縁膜として回路基板上に固定されている、チップ状電子部品の実装構造。
前記絶縁材層に、前記チップの前記電極への接続孔が形成された、請求項５３に記載したチップ状電子部品の実装構造。
前記接続孔に、前記チップの前記電極に接続した配線が形成された、請求項５４に記載したチップ状電子部品の実装構造。
前記接続孔に、前記電極に接続したはんだバンプが形成された、請求項５４に記載したチップ状電子部品の実装構造。
前記チップ状電子部品の前記電極形成面が前記絶縁材層で覆われ、側面及び裏面が前記保護物質で覆われている、請求項５３に記載したチップ状電子部品の実装構造。