JP2006140432A - ウェハレベルパッケージの製造方法 - Google Patents
ウェハレベルパッケージの製造方法 Download PDFInfo
- Publication number
- JP2006140432A JP2006140432A JP2005156239A JP2005156239A JP2006140432A JP 2006140432 A JP2006140432 A JP 2006140432A JP 2005156239 A JP2005156239 A JP 2005156239A JP 2005156239 A JP2005156239 A JP 2005156239A JP 2006140432 A JP2006140432 A JP 2006140432A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- wafer
- wafer level
- ball
- level package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 先付けモールディングにおけるバンプ表面のフィラーや酸化膜を除去し、プリント基板上に実装した際の信頼性を高める。
【解決手段】 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)、(c)及び(d)の工程を順次所定回数繰り返す。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(c) 絶縁層から突出したバンプをバフ研磨する。
(d) 前記バンプにプラズマ処理を行う。
【選択図】 図4
【解決手段】 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)、(c)及び(d)の工程を順次所定回数繰り返す。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(c) 絶縁層から突出したバンプをバフ研磨する。
(d) 前記バンプにプラズマ処理を行う。
【選択図】 図4
Description
本発明は、ウェハレベルパッケージの製造方法に関し、その信頼性を向上させる技術に関する。
本発明者等が検討した技術として、半導体装置の製造技術に関し、ウェハレベルCSP(Chip Size Package)やWPP(Wafer Process Package)のバンプ構造に関して、以下のような技術がある。このウェハレベルCSPやWPPは、ウェハレベルで後工程と呼ばれる加工処理を行うウェハレベルパッケージング技術であり、チップとほぼ同じ外形寸法のLSIパッケージとして形成される。
従来、一般にBGA(Ball Grid Array)と呼ばれ、面上に配列された複数の半田ボールを持つ構造、ファインピッチBGAと呼ばれ、BGAのボールピッチをさらに狭ピッチにしてパッケージ外形がチップサイズに近くなった構造等が知られている。ウェハレベルCSPは、基本的には、チップのダイシング前に配線やアレイ状のパッドをウェハプロセスで作りこむCSPである。この技術で、ウェハプロセスとパッケージプロセスとが一体となり、パッケージコストが大幅に低減される。例えば、非特許文献1、非特許文献2、特許文献1等に、このことが記載されている。
ウェハレベルCSPには封止樹脂型と再配線型とがあり、封止樹脂型は、従来のパッケージと同様に表面を封止樹脂で覆った構造で、配線層上にメタルポストを立て、その周囲を封止樹脂で固める構造である。パッケージをプリント基板に搭載すると、プリント基板との熱膨張差で発生した応力がメタルポストに集中する。このメタルポストを長くすれば、応力が分散されることが知られている。また、ウェハレベルで封止(モールディング)樹脂で覆う技術も最近開発されてきている。
再配線型は図1に示す如く、封止樹脂を使用せず、再配線を形成する。チップ1表面にAl電極2、配線層3、絶縁層4を積層し、配線層3上にメタルポスト5を形成し、半田バンプを形成する。配線層3は、金属ボール6をチップ上に配置するための再配線として用いられる。
封止樹脂型は信頼性は高いが、プロセスが複雑である。再配線型は、プロセスは単純であり、殆どの工程がウェハプロセスで行える利点がある。しかし、これまでに無い材料・構造やその組み合わせにより、発生する応力を緩和し、信頼性を高め低コスト化を図る必要がある。
図2に示すように、導電性ボール14でボールバンプ形成後、ウェハごと樹脂層41で覆う先付けモールディングを行う場合、樹脂中のフィラー43がバンプ表面に残ったり、バンプ表面が酸化したり(酸化膜44)して、後の接合がし難くなることが多い。
そこで、本発明は、先付けモールディングにおけるバンプ表面のフィラーや酸化膜を除去し、プリント基板上に実装した際の信頼性を高めたウェハレベルパッケージの製造方法を提供する。
本発明において開示される発明の概要を以下に説明する。
第1の発明は、電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)及び(c)の工程を順次所定回数繰り返すことを特徴とする。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(c) 絶縁層から突出したバンプをバフ研磨する。
第1の発明は、電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)及び(c)の工程を順次所定回数繰り返すことを特徴とする。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(c) 絶縁層から突出したバンプをバフ研磨する。
第2の発明は、電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)、(c)及び(d)の工程を順次所定回数繰り返すことを特徴とする。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(c) 前記絶縁層から突出した前記バンプをバフ研磨する。
(d) 前記バンプにプラズマ処理を行う。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(c) 前記絶縁層から突出した前記バンプをバフ研磨する。
(d) 前記バンプにプラズマ処理を行う。
第3の発明は、電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)、(d)及び(c)の工程を順次所定回数繰り返すことを特徴とする。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(d) 前記絶縁層から突出した前記バンプにプラズマ処理を行う。
(c) 前記バンプをバフ研磨する。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(d) 前記絶縁層から突出した前記バンプにプラズマ処理を行う。
(c) 前記バンプをバフ研磨する。
第4の発明は、電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)及び(d)の工程を順次所定回数繰り返すことを特徴とする。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(d) 前記絶縁層から突出したバンプにプラズマ処理を行う。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(d) 前記絶縁層から突出したバンプにプラズマ処理を行う。
より詳しく言うと、前記電極部上に1段以上の導電性ボールからなるバンプを有し、前記半導体基板上に前記バンプの最上段の高さに対して10〜97%の厚みまで熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を有し、樹脂層の上に出た該導電性ボール表面にバフ研磨又はプラズマ処理の少なくとも一方を行うことにより、表面に残ったフィラーや酸化物を取り除いておくことを特徴とする。
係る手段によれば、ボールバンプ表面に残ったフィラーや酸化膜を容易に除去でき、後の接合も容易である。フィラーや酸化膜を取り除くには各種方法が考えられる。ウォータージェット処理は、ジェットの調節が難しく、ウェハが割れることも考えられる。バフ研磨やプラズマ処理はより簡便であり、低コストで処理が可能である。
樹脂を主体とする絶縁層としては、熱硬化性でも感光性でもどちらでもよい。樹脂は、ボールバンプ形成後にチップ又はウェハ一括でバンプの頭が必要の高さに出るように形成する。バンプ高さの10%未満や97%超では、バンプを介した接合界面での応力緩和効果が期待できない。バンプ・樹脂・チップの構造等にも依存するが、より好ましくは、40〜80%が良い。樹脂中には、SiO2、Al2O3等のフィラーを10〜95質量%含有することが好ましく、最も好ましくは、25質量%以上90質量%以下である。このフィラーは、樹脂の熱膨張率を低減する効果と同時に強度を高める。フィラーのサイズは、最大径が樹脂厚の0.8倍以下が好ましく、適度なサイズ分布にすることで充填率を高めることができる。形状は、球状、もしくは球と多角形状の混在が好ましい。フィラー量が多過ぎると、流動性が低下することと、ボール上部への残渣が多くなる。
バンプの材質は、導電性であれば、金属・合金・導電性ポリマーのいずれでも良い。また、これらの組み合わせ構造でも良い。必要に応じて材質を選べば良い。ボールバンプの大きさも必要に応じた設計をすれば良い。
導電性ボールとしては、例えば、コア部分が金属又は耐熱性ポリマーで、周辺部分が半田成分のボールでも良い。コア金属には、銅がよく用いられる。半田ボールでも必要に応じた成分とすることができる。
バフ研磨で削るのは、最も上のフィラーや酸化物層だけでなく、樹脂の部分を含め、必要な分だけ削り取ることができる。
プラズマ処理は、一般に用いられる反応ガス、例えばアルゴン・酸素・窒素・メタンやエタンのフッ化物・メタンやエタンのヨウ化物・それらの混合ガスが使用され、表面を0.01〜20μm程度エッチングすれば、表面酸化膜を除去できる。
導電性ボールとしては、例えば、コア部分が金属又は耐熱性ポリマーで、周辺部分が半田成分のボールでも良い。コア金属には、銅がよく用いられる。半田ボールでも必要に応じた成分とすることができる。
バフ研磨で削るのは、最も上のフィラーや酸化物層だけでなく、樹脂の部分を含め、必要な分だけ削り取ることができる。
プラズマ処理は、一般に用いられる反応ガス、例えばアルゴン・酸素・窒素・メタンやエタンのフッ化物・メタンやエタンのヨウ化物・それらの混合ガスが使用され、表面を0.01〜20μm程度エッチングすれば、表面酸化膜を除去できる。
第5の発明のウェハレベルパッケージの製造方法は、前記記載の製造方法で得られたウェハレベルパッケージのバンプ上に、さらに導電性ボールを搭載して、リフローによりバンプを形成することを特徴としている。ボールの種類と大きさを自由に設定でき、チップの必要条件に合った構造に選ぶことができる。
第6の発明は、第1〜5の発明のいずれかの導電性ボールの搭載方法が、ウェハレベルでボールを一括又は部分搭載する方法であることを特徴としている。より低コスト化を目指しており、ウェハレベルでボールの一括搭載する方が低コストである。ボールの種類と大きさを自由に設定でき、チップの必要条件に合った構造に選ぶことができる。
本発明により、以下の効果がある。
ボールバンプ形成後、先付けモールディングとして、予め樹脂を使用してボールを包み込み、バンプの頭の部分を出すことで、バンプを介した接合界面での応力が緩和される。この際、バンプ表面に残留する樹脂中のフィラーやバンプ表面の酸化物をプラズマ処理又はバフ研磨の少なくとも一方で除去することで、導電性ボールや基板の電極との接合に不良が発生することがなく、製造のスループット及び歩留まりが著しく向上する。
ボールバンプ形成後、先付けモールディングとして、予め樹脂を使用してボールを包み込み、バンプの頭の部分を出すことで、バンプを介した接合界面での応力が緩和される。この際、バンプ表面に残留する樹脂中のフィラーやバンプ表面の酸化物をプラズマ処理又はバフ研磨の少なくとも一方で除去することで、導電性ボールや基板の電極との接合に不良が発生することがなく、製造のスループット及び歩留まりが著しく向上する。
次に、図面を用いて本発明の実施形態を説明する。なお、図1あるいは図2の場合と同一又は対応する部材には同一符号を用いるものとする。
本発明のウェハレベルパッケージを説明する。
まず、ウェハ又はチップの所定の位置に形成された電極や配線層の上のUBM(Under Bump Metal)にバンプを形成する。このバンプは、金属、合金又は導電性ポリマーのいずれかの導電性ボールから形成されるものであることが望ましい。これは、チップ上の電極と導電性ボールとの間で電気的接続を確保する必要があることから、導電性の良い金属、合金、導電性ポリマーであることが望ましい。一般には、半田ボールの例が多い。
本発明のウェハレベルパッケージを説明する。
まず、ウェハ又はチップの所定の位置に形成された電極や配線層の上のUBM(Under Bump Metal)にバンプを形成する。このバンプは、金属、合金又は導電性ポリマーのいずれかの導電性ボールから形成されるものであることが望ましい。これは、チップ上の電極と導電性ボールとの間で電気的接続を確保する必要があることから、導電性の良い金属、合金、導電性ポリマーであることが望ましい。一般には、半田ボールの例が多い。
次に、形成されたバンプの頭の一部を除いて、樹脂でボールを包み込む。頭の露出割合は、バンプの高さの10〜97%である。好ましくは、40〜80%が相応しい。使用できる樹脂としては、モールディング樹脂として一般に使用されるもので良いが、一般の熱硬化性樹脂、感光性樹脂も使用できる。
樹脂を塗布する方法としては、各種方法が使用でき、特に制限するものではない。例えば、粘度の比較的高い樹脂をスピンコートで塗布しても良い。また、ウェハ上に一定間隔で樹脂をたらしても良い。そして、塗布した樹脂の上から、フッ素樹脂のような耐熱性シートで覆って押し当てて、塗布した樹脂を平坦化する。その後、熱硬化を行って、樹脂をウェハ又はチップ、及びボールと密着させる。
ここで、ボールの頭にフィラーや酸化膜が残存しているので、これをプラズマ処理又はバフ研磨の少なくとも一方により取り除く。バフ研磨でフィラーを取り除くのは、最も滑らかなバフで60秒間程度の研磨で済む。また、表面酸化層の除去や、さらにバンプの露出高さを必要な高さにまで調整するために、必要と思われるだけ、樹脂を研磨することも可能である。これは、#2000前後の粗さの研磨紙で必要なだけ研磨すればよい。研磨時のサンプルの押し付ける力にも依るが、バフ研磨の時間を長くすると、バンプと樹脂面の高さが同じになる。バンプの頭が少し出ている状態が相応しい。また、樹脂面まで研磨すると、折角硬化させた樹脂厚が無駄になる。バフが粗過ぎると、バンプ頭部の凹凸が激しくなり、接合信頼性に問題が出る恐れがある。また、細か過ぎると、研磨に時間が掛かり過ぎる。好ましい範囲は、#800〜#4000程度である。プラズマ処理は、一般に用いられる反応ガス、例えばアルゴン・酸素・窒素・メタンやエタンのフッ化物・メタンやエタンのヨウ化物・それらの混合ガスが使用され、ボール表面を0.01〜20μm程度エッチングすれば、表面酸化膜を除去できる。場合によるが、フィラーや酸化膜除去にあたっては、バフ研磨のみ、バフ研磨と次にプラズマ処理、プラズマ処理の後バフ研磨、又は、プラズマ処理のみと言うように、いろいろな場合に応じて使い分けることができる。
次に、ボール2段構造とするためには、図3に示すようにバフ研磨後のボールバンプの頭にもう1個導電性ボール14を載せ、リフローして、ボールを2個接合すれば良い。このときのリフロー条件は、一般のリフロー条件で行われる。異なる種類のボールであれば、リフロー温度は、低い方を選べばよい。各ボールバンプ上に、バフ研磨又はプラズマ処理の少なくとも一方を施した後、導電性ボール14を搭載して、ボールバンプと導電性ボール14を接合する。この導電性ボール14としては、導電性を有していれば良く、特に限定するものではないが、金属、合金、導電性ポリマーのいずれでも良い。
特に、導電性ボール14が金属(合金)ボールであれば、前記ボールとの接合が容易に行い得るので好ましい。金属ボールには、銅、ニッケル、鉄を代表とする周期律表の中で利用できる全ての金属及びそれらの合金、及びこれらの金属や合金をコアとして、周囲に半田成分を付けたものを用いることができる。特に、金属ボールとして半田ボールを用いると、比較的低温で半田ボールが溶融し、確実なバンプ形成ができるので、最も好ましい。なお、半田成分としては、鉛系や非鉛系の各種組成を用いることができ、用途に合わせて適宜選択すればよい。コンポジットボールについては、コアになる樹脂が導電性でも絶縁性でも構わない。表面の半田成分で導通が取れる。半田成分としては、鉛系や非鉛系の各種組成を用いることができ、用途に合わせて適宜選択すればよい。
図4に、本発明の方法で作製したパッケージを基板(プリント基板11)と接合した完成図の一例を示す。
バンプ形成方法としては、ウェハレベルで導電性ボールを一括又は部分搭載したり、ウェハレベルで導電性ボールを搭載した後リフローを行ったり、ウェハレベルで導電性ボールを一括又は部分搭載した後リフローを行うこと等を挙げられる。特に、ウェハレベルで導電性ボールを一括又は部分搭載した後リフローを行う方法は、最も低コストで確実に接合できるバンプ形成方法である。
一括又は部分搭載は、概ね以下のように行われる。ウェハ一括では、ウェハの同じ位置にボールが乗るように穴を開けた金属板を用意する。そこへ金属ボールを吸着させ、ウェハと位置合わせしてボールを搭載する。部分搭載時は、その部分に対応した金属板を用意して、搭載を行う。参考としては、特公平7-27928号公報、特開平11-054517号公報等がある。
(実施例1)
次に示す工程に沿って、ウェハレベルパッケージを作製した。
ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上にロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフロー炉(250℃)でリフローし、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚で、無電解めっき法で形成した。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上にロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフロー炉(250℃)でリフローし、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚で、無電解めっき法で形成した。
次に、ウェハ一括で絶縁性樹脂(モールド樹脂として一般に用いられるもの)をウェハ上に所定量置き、上部よりフッ素樹脂製シートを介して加圧し、均一厚みとし、加熱硬化させた。樹脂厚は、最初の樹脂量で決める。今回、樹脂厚は、55μmとした。フィラー含有量は45質量%であり、最大フィラー径は実質的に40μmとした。平均フィラー粒径は、15μmであった。バンプ(チップ当りの電極数625個)を形成した8インチ(200mm)ウェハ(チップ数619個)上に、4000±400Paの加圧で、175℃で加熱硬化した。テストチップの図面を図5に示す。チップは、6.7mm×6.7mm角である。
次に、図2に示すような頭の部分が露出した半田バンプをバフ研磨し、バンプ上のフィラーや酸化物を取り除いた。具体的なバフ研磨条件は、#2000の研磨紙で約60秒間研磨し、表面フィラーと酸化膜を取り除いた。樹脂上の出ている部分の25%程度を削り取った。
さらに、作製したウェハレベルパッケージをダイシングして、チップサイズパッケージとしてから、バンプ位置に対応した電極を有するプリント基板に接合した。
得られた半導体装置を用いて、以下に述べる温度サイクルテストを行った。温度サイクルテストの条件は、-55℃(保定時間15分)〜125℃(保定時間15分)を300サイクル(降温速度及び昇温速度は、10℃/分)繰り返した後、各バンプの導通を確認し、全てのバンプで導通が確保されていれば合格とした。
ウェハの任意の位置から採取した10個のサンプルで導通テストを行ったところ、合格数は8個であった。信頼性のやや高い結果が得られた。合格品は、全て、チップ内に形成された回路が正常に動作していた。
(実施例2)
次に示す工程に沿って、ウェハレベルパッケージを作製した。
実施例1と同様にして、ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上に、ロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し、リフロー炉(250℃)でリフローして、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μｍ厚みで、無電解めっき法で形成した。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
実施例1と同様にして、ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上に、ロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し、リフロー炉(250℃)でリフローして、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μｍ厚みで、無電解めっき法で形成した。
次に、ウェハ一括で絶縁性樹脂(モールド樹脂として一般に用いられるもの)をウェハ上に所定量置き、上部よりフッ素樹脂製シートを介して加圧し、均一厚みとし、加熱硬化させた。樹脂厚は、最初の樹脂量で決める。今回、樹脂厚は55μmとした。バンプ(チップ当りの電極数625個)を形成した8インチ(200mm)ウェハ(チップ数619個)上に、4000±400Paの加圧で、175℃で加熱硬化した。テストチップの図面を図5に示す。チップは、6.7mm×6.7mm角である。
次に、図2に示すような頭の部分が露出した半田バンプをバフ研磨し(具体的なバフ研磨条件は、#2000の研磨紙で約60秒間研磨し、表面フィラーと酸化膜を取り除いた。樹脂上の出ている部分の25%程度を削り取った)、バンプ上のフィラーや酸化物を取り除いた後、その上にフラックスを塗布し、100μm径のSn-Pb共晶半田ボールをさらに搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフローして接合させた(図3)。リフロー温度は、Sn-Pb共晶半田の融点より高い230℃で行った。バフ研磨により、Sn-Pb共晶半田ボールが接合していないバンプは無かった。
さらに、作製したウェハレベルパッケージをダイシングして、チップサイズパッケージとしてから、バンプ位置に対応した電極を有するプリント基板に接合した(図4)。
得られた半導体装置を用いて、以下に述べる温度サイクルテストを行った。温度サイクルテストの条件は、-55℃(保定時間15分)〜125℃(保定時間15分)を300サイクル(降温速度及び昇温速度は、10℃/分)繰り返した後、各バンプの導通を確認し、全てのバンプで導通が確保されていれば合格とした。
ウェハの任意の位置から採取した10個のサンプルで導通テストを行ったところ、合格数は10個であり、全て合格した。信頼性の高い結果が得られた。合格品は、全て、チップ内に形成された回路が正常に動作していた。
(実施例3)
次に示す工程に沿って、ウェハレベルパッケージを作製した。
ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上にロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフロー炉(250℃)でリフローし、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚で、無電解めっき法で形成した。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上にロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフロー炉(250℃)でリフローし、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚で、無電解めっき法で形成した。
次に、ウェハ一括で絶縁性樹脂(モールド樹脂として一般に用いられるもの)をウェハ上に所定量置き、上部よりフッ素樹脂製シートを介して加圧し、均一厚みとし、加熱硬化させた。樹脂厚は、最初の樹脂量で決める。今回、樹脂厚は、55μmとした。フィラー含有量は45質量%であり、最大フィラー径は実質的に40μmとした。平均フィラー粒径は、15μmであった。バンプ(チップ当りの電極数625個)を形成した8インチ(200mm)ウェハ(チップ数619個)上に、4000±400Paの加圧で、175℃で加熱硬化した。テストチップの図面を図5に示す。チップは、6.7mm×6.7mm角である。
次に、図2に示すような頭の部分が露出した半田バンプをバフ研磨し、バンプ上のフィラーや酸化物を取り除いた。具体的なバフ研磨条件は、#2000の研磨紙で約60秒間研磨し、表面フィラーと酸化膜を取り除いた。樹脂上の出ている部分の25%程度を削り取った。
次に、酸素とアルゴンの混合ガスを使用して1μm/分のエッチレートでプラズマ処理を4分行った。
さらに、作製したウェハレベルパッケージをダイシングして、チップサイズパッケージとしてから、バンプ位置に対応した電極を有するプリント基板に接合した。
さらに、作製したウェハレベルパッケージをダイシングして、チップサイズパッケージとしてから、バンプ位置に対応した電極を有するプリント基板に接合した。
得られた半導体装置を用いて、以下に述べる温度サイクルテストを行った。温度サイクルテストの条件は、-55℃(保定時間15分)〜125℃(保定時間15分)を300サイクル(降温速度及び昇温速度は、10℃/分)繰り返した後、各バンプの導通を確認し、全てのバンプで導通が確保されていれば合格とした。
ウェハの任意の位置から採取した10個のサンプルで導通テストを行ったところ、合格数は9個。信頼性の高い結果が得られた。合格品は、全て、チップ内に形成された回路が正常に動作していた。
(実施例４)
次に示す工程に沿って、ウェハレベルパッケージを作製した。
実施例1と同様にして、ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上に、ロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し、リフロー炉(250℃)でリフローして、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μｍ厚みで、無電解めっき法で形成した。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
実施例1と同様にして、ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上に、ロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し、リフロー炉(250℃)でリフローして、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μｍ厚みで、無電解めっき法で形成した。
次に、ウェハ一括で絶縁性樹脂(モールド樹脂として一般に用いられるもの)をウェハ上に所定量置き、上部よりフッ素樹脂製シートを介して加圧し、均一厚みとし、加熱硬化させた。樹脂厚は、最初の樹脂量で決める。今回、樹脂厚は55μmとした。バンプ(チップ当りの電極数625個)を形成した8インチ(200mm)ウェハ(チップ数619個)上に、4000±400Paの加圧で、175℃で加熱硬化した。テストチップの図面を図5に示す。チップは、6.7mm×6.7mm角である。
次に、図2に示すような頭の部分が露出した半田バンプをバフ研磨し(具体的なバフ研磨条件は、#2000の研磨紙で約60秒間研磨)、樹脂上の出ている部分の25%程度を削り取った。
次に、酸素とアルゴンの混合ガスを使用して1μm/分のエッチレートでプラズマ処理を4分行った。バンプ上のフィラーや酸化物を取り除いた後、その上にフラックスを塗布し、100μm径のSn-Pb共晶半田ボールをさらに搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフローして接合させた(図3)。リフロー温度は、Sn-Pb共晶半田の融点より高い230℃で行った。バフ研磨とプラズマ処理により、Sn-Pb共晶半田ボールが接合していないバンプは無かった。
さらに、作製したウェハレベルパッケージをダイシングして、チップサイズパッケージとしてから、バンプ位置に対応した電極を有するプリント基板に接合した(図4)。
得られた半導体装置を用いて、以下に述べる温度サイクルテストを行った。温度サイクルテストの条件は、-55℃(保定時間15分)〜125℃(保定時間15分)を300サイクル(降温速度及び昇温速度は、10℃/分)繰り返した後、各バンプの導通を確認し、全てのバンプで導通が確保されていれば合格とした。
ウェハの任意の位置から採取した10個のサンプルで導通テストを行ったところ、合格数は10個であり、全て合格した。信頼性の高い結果が得られた。合格品は、全て、チップ内に形成された回路が正常に動作していた。
(実施例5)
次に示す工程に沿って、ウェハレベルパッケージを作製した。
ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上にロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフロー炉(250℃)でリフローし、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚で、無電解めっき法で形成した。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上にロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフロー炉(250℃)でリフローし、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚で、無電解めっき法で形成した。
次に、ウェハ一括で絶縁性樹脂(モールド樹脂として一般に用いられるもの)をウェハ上に所定量置き、上部よりフッ素樹脂製シートを介して加圧し、均一厚みとし、加熱硬化させた。樹脂厚は、最初の樹脂量で決める。今回、樹脂厚は、55μmとした。フィラー含有量は45質量%であり、最大フィラー径は実質的に40μmとした。平均フィラー粒径は、15μmであった。バンプ(チップ当りの電極数625個)を形成した8インチ(200mm)ウェハ(チップ数619個)上に、4000±400Paの加圧で、175℃で加熱硬化した。テストチップの図面を図5に示す。チップは、6.7mm×6.7mm角である。
次に、図2に示すような頭の部分が露出した半田バンプを、酸素とアルゴンの混合ガスを使用して1μm/分のエッチレートでプラズマ処理を4分間行った。
次に、バフ研磨し、バンプ上のフィラーや酸化物を取り除いた。具体的なバフ研磨条件は、#2000の研磨紙で約60秒間研磨し、表面フィラーと酸化膜を取り除いた。樹脂上の出ている部分の25%程度を削り取った。
次に、バフ研磨し、バンプ上のフィラーや酸化物を取り除いた。具体的なバフ研磨条件は、#2000の研磨紙で約60秒間研磨し、表面フィラーと酸化膜を取り除いた。樹脂上の出ている部分の25%程度を削り取った。
さらに、作製したウェハレベルパッケージをダイシングして、チップサイズパッケージとしてから、バンプ位置に対応した電極を有するプリント基板に接合した。
得られた半導体装置を用いて、以下に述べる温度サイクルテストを行った。温度サイクルテストの条件は、-55℃(保定時間15分)〜125℃(保定時間15分)を300サイクル(降温速度及び昇温速度は、10℃/分)繰り返した後、各バンプの導通を確認し、全てのバンプで導通が確保されていれば合格とした。
ウェハの任意の位置から採取した10個のサンプルで導通テストを行ったところ、合格数は９個であった。信頼性の高い結果が得られた。合格品は、全て、チップ内に形成された回路が正常に動作していた。
(実施例6)
次に示す工程に沿って、ウェハレベルパッケージを作製した。
実施例1と同様にして、ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上に、ロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し、リフロー炉(250℃)でリフローして、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μｍ厚みで、無電解めっき法で形成した。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
実施例1と同様にして、ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上に、ロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し、リフロー炉(250℃)でリフローして、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μｍ厚みで、無電解めっき法で形成した。
次に、ウェハ一括で絶縁性樹脂(モールド樹脂として一般に用いられるもの)をウェハ上に所定量置き、上部よりフッ素樹脂製シートを介して加圧し、均一厚みとし、加熱硬化させた。樹脂厚は、最初の樹脂量で決める。今回、樹脂厚は55μmとした。バンプ(チップ当りの電極数625個)を形成した8インチ(200mm)ウェハ(チップ数619個)上に、4000±400Paの加圧で、175℃で加熱硬化した。テストチップの図面を図5に示す。チップは、6.7mm×6.7mm角である。
次に、図2に示すような頭の部分が露出した半田バンプを、酸素とアルゴンの混合ガスを使用して1μm/分のエッチレートでプラズマ処理を4分間行った。
次に、バフ研磨し(具体的なバフ研磨条件は、#2000の研磨紙で約60秒間研磨し、表面フィラーと酸化膜を取り除いた。樹脂上の出ている部分の25%程度を削り取った)、バンプ上のフィラーや酸化物を取り除いた後、その上にフラックスを塗布し、100μm径のSn-Pb共晶半田ボールをさらに搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフローして接合させた(図3)。リフロー温度は、Sn-Pb共晶半田の融点より高い230℃で行った。プラズマ処理とバフ研磨により、Sn-Pb共晶半田ボールが接合していないバンプは無かった。
次に、バフ研磨し(具体的なバフ研磨条件は、#2000の研磨紙で約60秒間研磨し、表面フィラーと酸化膜を取り除いた。樹脂上の出ている部分の25%程度を削り取った)、バンプ上のフィラーや酸化物を取り除いた後、その上にフラックスを塗布し、100μm径のSn-Pb共晶半田ボールをさらに搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフローして接合させた(図3)。リフロー温度は、Sn-Pb共晶半田の融点より高い230℃で行った。プラズマ処理とバフ研磨により、Sn-Pb共晶半田ボールが接合していないバンプは無かった。
さらに、作製したウェハレベルパッケージをダイシングして、チップサイズパッケージとしてから、バンプ位置に対応した電極を有するプリント基板に接合した(図4)。
得られた半導体装置を用いて、以下に述べる温度サイクルテストを行った。温度サイクルテストの条件は、-55℃(保定時間15分)〜125℃(保定時間15分)を300サイクル(降温速度及び昇温速度は、10℃/分)繰り返した後、各バンプの導通を確認し、全てのバンプで導通が確保されていれば合格とした。
ウェハの任意の位置から採取した10個のサンプルで導通テストを行ったところ、合格数は10個であり、全て合格した。信頼性の高い結果が得られた。合格品は、全て、チップ内に形成された回路が正常に動作していた。
(実施例7)
次に示す工程に沿って、ウェハレベルパッケージを作製した。
ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上にロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフロー炉(250℃)でリフローし、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚で、無電解めっき法で形成した。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上にロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフロー炉(250℃)でリフローし、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚で、無電解めっき法で形成した。
次に、ウェハ一括で絶縁性樹脂(モールド樹脂として一般に用いられるもの)をウェハ上に所定量置き、上部よりフッ素樹脂製シートを介して加圧し、均一厚みとし、加熱硬化させた。樹脂厚は、最初の樹脂量で決める。今回、樹脂厚は、55μmとした。フィラー含有量は45質量%であり、最大フィラー径は実質的に40μmとした。平均フィラー粒径は、15μmであった。バンプ(チップ当りの電極数625個)を形成した8インチ(200mm)ウェハ(チップ数619個)上に、4000±400Paの加圧で、175℃で加熱硬化した。テストチップの図面を図5に示す。チップは、6.7mm×6.7mm角である。
次に、図2に示すような頭の部分が露出した半田バンプを、酸素とアルゴンの混合ガスを使用して1μm/分のエッチレートでプラズマ処理を4分間行った。バンプ上のフィラーや酸化物を取り除いた。
さらに、作製したウェハレベルパッケージをダイシングして、チップサイズパッケージとしてから、バンプ位置に対応した電極を有するプリント基板に接合した。
得られた半導体装置を用いて、以下に述べる温度サイクルテストを行った。温度サイクルテストの条件は、-55℃(保定時間15分)〜125℃(保定時間15分)を300サイクル(降温速度及び昇温速度は、10℃/分)繰り返した後、各バンプの導通を確認し、全てのバンプで導通が確保されていれば合格とした。
ウェハの任意の位置から採取した10個のサンプルで導通テストを行ったところ、合格数は8個であった。信頼性のやや高い結果が得られた。合格品は、全て、チップ内に形成された回路が正常に動作していた。
(実施例8)
次に示す工程に沿って、ウェハレベルパッケージを作製した。
実施例1と同様にして、ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上に、ロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し、リフロー炉(250℃)でリフローして、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μｍ厚みで、無電解めっき法で形成した。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
実施例1と同様にして、ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上に、ロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し、リフロー炉(250℃)でリフローして、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μｍ厚みで、無電解めっき法で形成した。
次に、ウェハ一括で絶縁性樹脂(モールド樹脂として一般に用いられるもの)をウェハ上に所定量置き、上部よりフッ素樹脂製シートを介して加圧し、均一厚みとし、加熱硬化させた。樹脂厚は、最初の樹脂量で決める。今回、樹脂厚は55μmとした。バンプ(チップ当りの電極数625個)を形成した8インチ(200mm)ウェハ(チップ数619個)上に、4000±400Paの加圧で、175℃で加熱硬化した。テストチップの図面を図5に示す。チップは、6.7mm×6.7mm角である。
次に、図2に示すような頭の部分が露出した半田バンプを、酸素とアルゴンの混合ガスを使用して1μm/分のエッチレートでプラズマ処理を4分行った。表面フィラーと酸化膜を取り除いた。バンプ上のフィラーや酸化物を取り除いた後、その上にフラックスを塗布し、100μm径のSn-Pb共晶半田ボールをさらに搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフローして接合させた(図3)。リフロー温度は、Sn-Pb共晶半田の融点より高い230℃で行った。プラズマ処理により、Sn-Pb共晶半田ボールが接合していないバンプは無かった。
さらに、作製したウェハレベルパッケージをダイシングして、チップサイズパッケージとしてから、バンプ位置に対応した電極を有するプリント基板に接合した(図4)。
得られた半導体装置を用いて、以下に述べる温度サイクルテストを行った。温度サイクルテストの条件は、-55℃(保定時間15分)〜125℃(保定時間15分)を300サイクル(降温速度及び昇温速度は、10℃/分)繰り返した後、各バンプの導通を確認し、全てのバンプで導通が確保されていれば合格とした。
ウェハの任意の位置から採取した10個のサンプルで導通テストを行ったところ、合格数は10個であり、全て合格した。信頼性の高い結果が得られた。合格品は、全て、チップ内に形成された回路が正常に動作していた。
(比較例)
上記実施例1、2と同様にして、ウェハレベルパッケージを作成したが、バフ研磨やプラズマ処理を一切行わなかった。比較例1として、1個目のボールの搭載後、バフ研磨やプラズマ処理を行わず、ダイシング後、プリント基板を接合させた。また、比較例2として、バフ研磨やプラズマ処理をせずに、実施例2と同様に、2個目のボールを搭載リフローした。
上記実施例1、2と同様にして、ウェハレベルパッケージを作成したが、バフ研磨やプラズマ処理を一切行わなかった。比較例1として、1個目のボールの搭載後、バフ研磨やプラズマ処理を行わず、ダイシング後、プリント基板を接合させた。また、比較例2として、バフ研磨やプラズマ処理をせずに、実施例2と同様に、2個目のボールを搭載リフローした。
各種評価を行ったが、所々に接合不十分の箇所が発生し、比較例1、2共に、合格率は10個中5〜6個であり、信頼性にやや劣る結果であった。接合不十分な部分を解析したところ、モールド樹脂中に含まれるフィラーがバンプ頭部に多く残存しており、これが接続を阻害していることが確認できた。
1 チップ
2 電極
3 配線層
4 絶縁層
5ポスト
6金属ボール
7パッシベーション膜
11 プリント基板
14導電性ボール
41樹脂膜(絶縁層)
42ポリイミド膜
43フィラー
44酸化膜
2 電極
3 配線層
4 絶縁層
5ポスト
6金属ボール
7パッシベーション膜
11 プリント基板
14導電性ボール
41樹脂膜(絶縁層)
42ポリイミド膜
43フィラー
44酸化膜
Claims (6)
- 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)及び(c)の工程を順次所定回数繰り返すことを特徴とするウェハレベルパッケージの製造方法。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(c) 前記絶縁層から突出した前記バンプを研磨する。 - 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)、(c)及び(d)の工程を順次所定回数繰り返すことを特徴とするウェハレベルパッケージの製造方法。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(c) 前記絶縁層から突出した前記バンプを研磨する。
(d) 前記バンプにプラズマ処理を行う。 - 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)、(d)及び(c)の工程を順次所定回数繰り返すことを特徴とするウェハレベルパッケージの製造方法。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とす
る絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(d) 前記絶縁層から突出した前記バンプにプラズマ処理を行う。
(c) 前記バンプを研磨する。 - 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)及び(d)の工程を順次所定回数繰り返すことを特徴とするウェハレベルパッケージの製造方法。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(d) 前記絶縁層から突出したバンプにプラズマ処理を行う。 - 請求項１〜４のいずれか１項に記載の製造方法で得られたウェハレベルパッケージの前記バンプ上に、さらに導電性ボールを搭載して、リフローによりバンプを形成することを特徴とするウェハレベルパッケージの製造方法。
- 前記導電性ボールの搭載方法が、ウェハレベルでボールを一括又は部分搭載する方法である請求項１〜５のいずれか１項に記載のウェハレベルパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005156239A JP2006140432A (ja) | 2004-10-15 | 2005-05-27 | ウェハレベルパッケージの製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004301903 | 2004-10-15 | ||
| JP2005156239A JP2006140432A (ja) | 2004-10-15 | 2005-05-27 | ウェハレベルパッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006140432A true JP2006140432A (ja) | 2006-06-01 |
Family
ID=36621019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005156239A Pending JP2006140432A (ja) | 2004-10-15 | 2005-05-27 | ウェハレベルパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006140432A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009158908A (ja) * | 2007-12-27 | 2009-07-16 | Samsung Electro Mech Co Ltd | 半導体装置及びその製造方法 |
| DE102022132967A1 (de) | 2022-12-12 | 2024-06-13 | Infineon Technologies Ag | Fan-Out Wafer-Level Packages und zugehörige Herstellungsverfahren |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144204A (ja) * | 1999-11-16 | 2001-05-25 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002118209A (ja) * | 2000-08-01 | 2002-04-19 | Nec Corp | 半導体装置の実装方法及び実装構造体 |
| JP2002222898A (ja) * | 2001-01-24 | 2002-08-09 | Citizen Watch Co Ltd | 半導体装置及びその製造方法 |
| JP2002299505A (ja) * | 2001-03-29 | 2002-10-11 | Nippon Steel Chem Co Ltd | 半導体素子の製造方法 |
| JP2003115504A (ja) * | 2001-09-14 | 2003-04-18 | Texas Instr Inc <Ti> | 半導体チップ表面のプラズマ・コンディショニングによる接着方法 |
| JP2004006926A (ja) * | 1996-03-29 | 2004-01-08 | Ngk Spark Plug Co Ltd | 半田バンプを有する配線基板及びその製造方法及び平坦化治具 |
| JP2004079816A (ja) * | 2002-08-20 | 2004-03-11 | Sony Corp | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造 |
| JP2004512684A (ja) * | 2000-10-17 | 2004-04-22 | スリーエム イノベイティブ プロパティズ カンパニー | フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング |
-
2005
- 2005-05-27 JP JP2005156239A patent/JP2006140432A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006926A (ja) * | 1996-03-29 | 2004-01-08 | Ngk Spark Plug Co Ltd | 半田バンプを有する配線基板及びその製造方法及び平坦化治具 |
| JP2001144204A (ja) * | 1999-11-16 | 2001-05-25 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002118209A (ja) * | 2000-08-01 | 2002-04-19 | Nec Corp | 半導体装置の実装方法及び実装構造体 |
| JP2004512684A (ja) * | 2000-10-17 | 2004-04-22 | スリーエム イノベイティブ プロパティズ カンパニー | フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング |
| JP2002222898A (ja) * | 2001-01-24 | 2002-08-09 | Citizen Watch Co Ltd | 半導体装置及びその製造方法 |
| JP2002299505A (ja) * | 2001-03-29 | 2002-10-11 | Nippon Steel Chem Co Ltd | 半導体素子の製造方法 |
| JP2003115504A (ja) * | 2001-09-14 | 2003-04-18 | Texas Instr Inc <Ti> | 半導体チップ表面のプラズマ・コンディショニングによる接着方法 |
| JP2004079816A (ja) * | 2002-08-20 | 2004-03-11 | Sony Corp | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009158908A (ja) * | 2007-12-27 | 2009-07-16 | Samsung Electro Mech Co Ltd | 半導体装置及びその製造方法 |
| DE102022132967A1 (de) | 2022-12-12 | 2024-06-13 | Infineon Technologies Ag | Fan-Out Wafer-Level Packages und zugehörige Herstellungsverfahren |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6268662B1 (en) | Wire bonded flip-chip assembly of semiconductor devices | |
| KR101499330B1 (ko) | 액상 몰딩 컴파운드로 커버된 웨이퍼의 직접 쏘잉 | |
| US9013037B2 (en) | Semiconductor package with improved pillar bump process and structure | |
| US7932601B2 (en) | Enhanced copper posts for wafer level chip scale packaging | |
| Tanida et al. | Micro Cu bump interconnection on 3D chip stacking technology | |
| JP5820991B2 (ja) | 半導体装置製造方法および半導体装置 | |
| US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
| US20090020864A1 (en) | Wafer Level package Structure and Fabrication Methods | |
| US20110084384A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6861285B2 (en) | Flip chip underfill process | |
| JP2009049410A (ja) | 半導体チップパッケージ、その製造方法及びこれを含む電子素子 | |
| US20050173809A1 (en) | Wafer-level package and method for production thereof | |
| US20090071699A1 (en) | Packaging substrate structure and method for manufacturing the same | |
| TW201208022A (en) | Flip chip package assembly and process for making same | |
| US20110076801A1 (en) | Method for manufacturing semiconductor device | |
| US20100164098A1 (en) | Semiconductor device including a cost-efficient chip-package connection based on metal pillars | |
| JP2013131720A (ja) | 半導体装置、半導体パッケージ及び半導体装置の製造方法 | |
| US7067350B1 (en) | Method of manufacturing a semiconductor device using electrical contacts formed in an isolation layer | |
| JP2006128662A (ja) | 半導体装置およびその実装体 | |
| JP2007128982A (ja) | 半導体バンプ接続構造体及びその製造方法 | |
| US7053315B2 (en) | Junction structure and junction method for conductive projection | |
| US9761551B2 (en) | Solder joint structure for ball grid array in wafer level package | |
| KR20070077686A (ko) | 비한정형 범프 패드를 갖는 웨이퍼 레벨 칩 스케일 패키지및 그의 제조 방법 | |
| JP2006140432A (ja) | ウェハレベルパッケージの製造方法 | |
| JP4089531B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061019 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071017 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |