JP2006140432A - ウェハレベルパッケージの製造方法 - Google Patents
ウェハレベルパッケージの製造方法 Download PDFInfo
- Publication number
- JP2006140432A JP2006140432A JP2005156239A JP2005156239A JP2006140432A JP 2006140432 A JP2006140432 A JP 2006140432A JP 2005156239 A JP2005156239 A JP 2005156239A JP 2005156239 A JP2005156239 A JP 2005156239A JP 2006140432 A JP2006140432 A JP 2006140432A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- wafer
- wafer level
- ball
- level package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)、(c)及び(d)の工程を順次所定回数繰り返す。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(c) 絶縁層から突出したバンプをバフ研磨する。
(d) 前記バンプにプラズマ処理を行う。
【選択図】 図4
Description
第1の発明は、電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)及び(c)の工程を順次所定回数繰り返すことを特徴とする。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(c) 絶縁層から突出したバンプをバフ研磨する。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(c) 前記絶縁層から突出した前記バンプをバフ研磨する。
(d) 前記バンプにプラズマ処理を行う。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(d) 前記絶縁層から突出した前記バンプにプラズマ処理を行う。
(c) 前記バンプをバフ研磨する。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(d) 前記絶縁層から突出したバンプにプラズマ処理を行う。
導電性ボールとしては、例えば、コア部分が金属又は耐熱性ポリマーで、周辺部分が半田成分のボールでも良い。コア金属には、銅がよく用いられる。半田ボールでも必要に応じた成分とすることができる。
バフ研磨で削るのは、最も上のフィラーや酸化物層だけでなく、樹脂の部分を含め、必要な分だけ削り取ることができる。
プラズマ処理は、一般に用いられる反応ガス、例えばアルゴン・酸素・窒素・メタンやエタンのフッ化物・メタンやエタンのヨウ化物・それらの混合ガスが使用され、表面を0.01〜20μm程度エッチングすれば、表面酸化膜を除去できる。
ボールバンプ形成後、先付けモールディングとして、予め樹脂を使用してボールを包み込み、バンプの頭の部分を出すことで、バンプを介した接合界面での応力が緩和される。この際、バンプ表面に残留する樹脂中のフィラーやバンプ表面の酸化物をプラズマ処理又はバフ研磨の少なくとも一方で除去することで、導電性ボールや基板の電極との接合に不良が発生することがなく、製造のスループット及び歩留まりが著しく向上する。
本発明のウェハレベルパッケージを説明する。
まず、ウェハ又はチップの所定の位置に形成された電極や配線層の上のUBM(Under Bump Metal)にバンプを形成する。このバンプは、金属、合金又は導電性ポリマーのいずれかの導電性ボールから形成されるものであることが望ましい。これは、チップ上の電極と導電性ボールとの間で電気的接続を確保する必要があることから、導電性の良い金属、合金、導電性ポリマーであることが望ましい。一般には、半田ボールの例が多い。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上にロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフロー炉(250℃)でリフローし、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚で、無電解めっき法で形成した。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
実施例1と同様にして、ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上に、ロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し、リフロー炉(250℃)でリフローして、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚みで、無電解めっき法で形成した。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上にロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフロー炉(250℃)でリフローし、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚で、無電解めっき法で形成した。
さらに、作製したウェハレベルパッケージをダイシングして、チップサイズパッケージとしてから、バンプ位置に対応した電極を有するプリント基板に接合した。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
実施例1と同様にして、ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上に、ロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し、リフロー炉(250℃)でリフローして、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚みで、無電解めっき法で形成した。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上にロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフロー炉(250℃)でリフローし、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚で、無電解めっき法で形成した。
次に、バフ研磨し、バンプ上のフィラーや酸化物を取り除いた。具体的なバフ研磨条件は、#2000の研磨紙で約60秒間研磨し、表面フィラーと酸化膜を取り除いた。樹脂上の出ている部分の25%程度を削り取った。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
実施例1と同様にして、ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上に、ロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し、リフロー炉(250℃)でリフローして、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚みで、無電解めっき法で形成した。
次に、バフ研磨し(具体的なバフ研磨条件は、#2000の研磨紙で約60秒間研磨し、表面フィラーと酸化膜を取り除いた。樹脂上の出ている部分の25%程度を削り取った)、バンプ上のフィラーや酸化物を取り除いた後、その上にフラックスを塗布し、100μm径のSn-Pb共晶半田ボールをさらに搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフローして接合させた(図3)。リフロー温度は、Sn-Pb共晶半田の融点より高い230℃で行った。プラズマ処理とバフ研磨により、Sn-Pb共晶半田ボールが接合していないバンプは無かった。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上にロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し(具体的には、ウェハの電極(UBM)に対応した位置に穴があり、ボールを吸着させ、ウェハのUBMと位置合わせして、ボールを置き、搭載させる)、リフロー炉(250℃)でリフローし、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚で、無電解めっき法で形成した。
次に示す工程に沿って、ウェハレベルパッケージを作製した。
実施例1と同様にして、ウェハ上のAl電極に形成されたUBM(Under Bump Metal : Al/Ni-P/Au 100μm角)上に、ロジン系フラックスを塗布し、100μm径の成分系Sn-2.6Ag-0.6Cuの半田ボールを一括搭載し、リフロー炉(250℃)でリフローして、接合した。ボール高さは、平均値で76μmであった。Al電極上のUBMは、ニッケル-リン合金(Ni-11%P)と金の2層UBMであり、ニッケルは5μm厚み、金は0.1μm厚みで、無電解めっき法で形成した。
上記実施例1、2と同様にして、ウェハレベルパッケージを作成したが、バフ研磨やプラズマ処理を一切行わなかった。比較例1として、1個目のボールの搭載後、バフ研磨やプラズマ処理を行わず、ダイシング後、プリント基板を接合させた。また、比較例2として、バフ研磨やプラズマ処理をせずに、実施例2と同様に、2個目のボールを搭載リフローした。
2 電極
3 配線層
4 絶縁層
5ポスト
6金属ボール
7パッシベーション膜
11 プリント基板
14導電性ボール
41樹脂膜(絶縁層)
42ポリイミド膜
43フィラー
44酸化膜
Claims (6)
- 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)及び(c)の工程を順次所定回数繰り返すことを特徴とするウェハレベルパッケージの製造方法。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(c) 前記絶縁層から突出した前記バンプを研磨する。 - 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)、(c)及び(d)の工程を順次所定回数繰り返すことを特徴とするウェハレベルパッケージの製造方法。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(c) 前記絶縁層から突出した前記バンプを研磨する。
(d) 前記バンプにプラズマ処理を行う。 - 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)、(d)及び(c)の工程を順次所定回数繰り返すことを特徴とするウェハレベルパッケージの製造方法。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とす
る絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(d) 前記絶縁層から突出した前記バンプにプラズマ処理を行う。
(c) 前記バンプを研磨する。 - 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、下記(a)、(b)及び(d)の工程を順次所定回数繰り返すことを特徴とするウェハレベルパッケージの製造方法。
(a) 前記電極部上に、導電性ボールを搭載後リフローしてバンプを形成する。
(b) 前記半導体基板上に、熱硬化性又は感光性の一方又は双方の有機樹脂を主体とする絶縁層を前記バンプ高さの10〜97%の厚みとなるように塗布・硬化する。
(d) 前記絶縁層から突出したバンプにプラズマ処理を行う。 - 請求項1〜4のいずれか1項に記載の製造方法で得られたウェハレベルパッケージの前記バンプ上に、さらに導電性ボールを搭載して、リフローによりバンプを形成することを特徴とするウェハレベルパッケージの製造方法。
- 前記導電性ボールの搭載方法が、ウェハレベルでボールを一括又は部分搭載する方法である請求項1〜5のいずれか1項に記載のウェハレベルパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005156239A JP2006140432A (ja) | 2004-10-15 | 2005-05-27 | ウェハレベルパッケージの製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004301903 | 2004-10-15 | ||
JP2005156239A JP2006140432A (ja) | 2004-10-15 | 2005-05-27 | ウェハレベルパッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006140432A true JP2006140432A (ja) | 2006-06-01 |
Family
ID=36621019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005156239A Pending JP2006140432A (ja) | 2004-10-15 | 2005-05-27 | ウェハレベルパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006140432A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158908A (ja) * | 2007-12-27 | 2009-07-16 | Samsung Electro Mech Co Ltd | 半導体装置及びその製造方法 |
DE102022132967A1 (de) | 2022-12-12 | 2024-06-13 | Infineon Technologies Ag | Fan-Out Wafer-Level Packages und zugehörige Herstellungsverfahren |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144204A (ja) * | 1999-11-16 | 2001-05-25 | Nec Corp | 半導体装置及びその製造方法 |
JP2002118209A (ja) * | 2000-08-01 | 2002-04-19 | Nec Corp | 半導体装置の実装方法及び実装構造体 |
JP2002222898A (ja) * | 2001-01-24 | 2002-08-09 | Citizen Watch Co Ltd | 半導体装置及びその製造方法 |
JP2002299505A (ja) * | 2001-03-29 | 2002-10-11 | Nippon Steel Chem Co Ltd | 半導体素子の製造方法 |
JP2003115504A (ja) * | 2001-09-14 | 2003-04-18 | Texas Instr Inc <Ti> | 半導体チップ表面のプラズマ・コンディショニングによる接着方法 |
JP2004006926A (ja) * | 1996-03-29 | 2004-01-08 | Ngk Spark Plug Co Ltd | 半田バンプを有する配線基板及びその製造方法及び平坦化治具 |
JP2004079816A (ja) * | 2002-08-20 | 2004-03-11 | Sony Corp | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造 |
JP2004512684A (ja) * | 2000-10-17 | 2004-04-22 | スリーエム イノベイティブ プロパティズ カンパニー | フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング |
-
2005
- 2005-05-27 JP JP2005156239A patent/JP2006140432A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004006926A (ja) * | 1996-03-29 | 2004-01-08 | Ngk Spark Plug Co Ltd | 半田バンプを有する配線基板及びその製造方法及び平坦化治具 |
JP2001144204A (ja) * | 1999-11-16 | 2001-05-25 | Nec Corp | 半導体装置及びその製造方法 |
JP2002118209A (ja) * | 2000-08-01 | 2002-04-19 | Nec Corp | 半導体装置の実装方法及び実装構造体 |
JP2004512684A (ja) * | 2000-10-17 | 2004-04-22 | スリーエム イノベイティブ プロパティズ カンパニー | フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング |
JP2002222898A (ja) * | 2001-01-24 | 2002-08-09 | Citizen Watch Co Ltd | 半導体装置及びその製造方法 |
JP2002299505A (ja) * | 2001-03-29 | 2002-10-11 | Nippon Steel Chem Co Ltd | 半導体素子の製造方法 |
JP2003115504A (ja) * | 2001-09-14 | 2003-04-18 | Texas Instr Inc <Ti> | 半導体チップ表面のプラズマ・コンディショニングによる接着方法 |
JP2004079816A (ja) * | 2002-08-20 | 2004-03-11 | Sony Corp | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158908A (ja) * | 2007-12-27 | 2009-07-16 | Samsung Electro Mech Co Ltd | 半導体装置及びその製造方法 |
DE102022132967A1 (de) | 2022-12-12 | 2024-06-13 | Infineon Technologies Ag | Fan-Out Wafer-Level Packages und zugehörige Herstellungsverfahren |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6268662B1 (en) | Wire bonded flip-chip assembly of semiconductor devices | |
KR101499330B1 (ko) | 액상 몰딩 컴파운드로 커버된 웨이퍼의 직접 쏘잉 | |
US9013037B2 (en) | Semiconductor package with improved pillar bump process and structure | |
US7932601B2 (en) | Enhanced copper posts for wafer level chip scale packaging | |
Tanida et al. | Micro Cu bump interconnection on 3D chip stacking technology | |
JP5820991B2 (ja) | 半導体装置製造方法および半導体装置 | |
US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
US20090020864A1 (en) | Wafer Level package Structure and Fabrication Methods | |
US20110084384A1 (en) | Semiconductor device and method for manufacturing the same | |
US6861285B2 (en) | Flip chip underfill process | |
JP2009049410A (ja) | 半導体チップパッケージ、その製造方法及びこれを含む電子素子 | |
US20050173809A1 (en) | Wafer-level package and method for production thereof | |
US20090071699A1 (en) | Packaging substrate structure and method for manufacturing the same | |
TW201208022A (en) | Flip chip package assembly and process for making same | |
US20110076801A1 (en) | Method for manufacturing semiconductor device | |
US20100164098A1 (en) | Semiconductor device including a cost-efficient chip-package connection based on metal pillars | |
JP2013131720A (ja) | 半導体装置、半導体パッケージ及び半導体装置の製造方法 | |
US7067350B1 (en) | Method of manufacturing a semiconductor device using electrical contacts formed in an isolation layer | |
JP2006128662A (ja) | 半導体装置およびその実装体 | |
JP2007128982A (ja) | 半導体バンプ接続構造体及びその製造方法 | |
US7053315B2 (en) | Junction structure and junction method for conductive projection | |
US9761551B2 (en) | Solder joint structure for ball grid array in wafer level package | |
KR20070077686A (ko) | 비한정형 범프 패드를 갖는 웨이퍼 레벨 칩 스케일 패키지및 그의 제조 방법 | |
JP2006140432A (ja) | ウェハレベルパッケージの製造方法 | |
JP4089531B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061019 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071017 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |