JP2004512684A - フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング - Google Patents
フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング Download PDFInfo
- Publication number
- JP2004512684A JP2004512684A JP2002537050A JP2002537050A JP2004512684A JP 2004512684 A JP2004512684 A JP 2004512684A JP 2002537050 A JP2002537050 A JP 2002537050A JP 2002537050 A JP2002537050 A JP 2002537050A JP 2004512684 A JP2004512684 A JP 2004512684A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- bump
- integrated circuit
- chip
- conductive bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002904 solvent Substances 0.000 title claims abstract description 35
- 229910000679 solder Inorganic materials 0.000 title abstract description 57
- 235000012431 wafers Nutrition 0.000 title 1
- 239000000853 adhesive Substances 0.000 claims abstract description 220
- 230000001070 adhesive effect Effects 0.000 claims abstract description 219
- 238000000034 method Methods 0.000 claims abstract description 119
- 238000003825 pressing Methods 0.000 claims abstract description 7
- 230000008569 process Effects 0.000 claims description 49
- 238000002161 passivation Methods 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 11
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000012943 hotmelt Substances 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 4
- 230000009471 action Effects 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 description 47
- 239000000463 material Substances 0.000 description 41
- 238000005498 polishing Methods 0.000 description 25
- 239000002245 particle Substances 0.000 description 24
- 229920005989 resin Polymers 0.000 description 20
- 239000011347 resin Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 230000004907 flux Effects 0.000 description 13
- 239000002313 adhesive film Substances 0.000 description 9
- 239000007788 liquid Substances 0.000 description 9
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 239000000945 filler Substances 0.000 description 8
- 238000007517 polishing process Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000565 sealant Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000003082 abrasive agent Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000004825 One-part adhesive Substances 0.000 description 4
- 238000000429 assembly Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000004840 adhesive resin Substances 0.000 description 3
- 229920006223 adhesive resin Polymers 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000000712 assembly Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010297 mechanical methods and process Methods 0.000 description 3
- 230000005226 mechanical processes and functions Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000001000 micrograph Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000007790 scraping Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000011417 postcuring Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000009823 thermal lamination Methods 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910007116 SnPb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000000314 lubricant Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 150000007530 organic bases Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 235000012736 patent blue V Nutrition 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000012812 sealant material Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1183—Reworking, e.g. shaping
- H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/2783—Reworking, e.g. shaping
- H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
Description
発明の分野
本発明は主に、事前にアンダーフィルを施したはんだバンプ集積回路チップウエハを作成し、これを回路基板に接続するための方法に関する。特に、本発明は、集積回路チップとそのパッケージ回路との間をはんだバンプによって電気接続できるように、高充填接着フィルムアンダーフィルをはんだバンプ集積回路チップに対して積層した後に、はんだバンプを露出させるための方法に関する。
【0002】
発明の背景
今日、世界中のほとんどの電子回路アセンブリで保護用パッケージに入った集積回路(IC)チップが利用されている。このパッケージは、チップを機械的に保護し、時には熱から保護すると同時に、チップとプリントサーキットボードとの間で中間レベルでの相互接続を達成するためのものである。数年前、チップのサイズよりもパッケージサイズの方が大きかった。かつてはプリントサーキットボード(PCB)で達成可能な造作のサイズがチップの造作のサイズよりもかなり大きかったため、このような大きなパッケージが必要だったのである。やがて精密サーキットボードを製造する技術が向上し、これに伴ってICサイズに対する相対的なパッケージサイズが小さくなっていった。しかしながら、コストを削減し、回路サイズを抑え、かつ性能を高める必要性があることから、機能的な装置を得るのに必要な材料ならびにプロセスを最小限に抑えることのできる回路組立て方法を開発しようとする動きがある。
【0003】
回路サイズを抑えつつ性能を改善するのに必要な手法のひとつに、チップ表面に形成したはんだボールのペリメータアレイまたはエリアアレイを用いて基板にIC装置を直接取り付ける方法がある。ボールが基板上のパッドと接触するようにしてチップをひっくり返し(すなわち「フリップ」し)、アセンブリ全体をはんだリフロープロセスに送れば、ICを金属的に基板と結合することができるのである。フリップチップ組立て技術の先駆けが開発されたのは30年以上も前のことであるが、エレクトロニクス産業でこれを有効利用できている部門はわずかしかない。フリップチップアセンブリを活用している電子製品の最も顕著な例としては、腕時計、自動車用センサ/コントローラ、メインフレームコンピュータがあげられる。これらの用途は、回路サイズが小さくなければならない(時計、自動車)か、そうでなければ単位容量あたりの計算力が極めて高くなければならない(メインフレーム)のが特徴である。要するに、中間のICパッケージをなくせば、フリップチップアセンブリはシリコンを用いてサーキットボードに形成できる最小のフットプリントだという単純な話なのである。
【0004】
フリップチップ技術があまり用いられていない主な理由のひとつに、すでに開発されている方法がプロセスと機器の両方で極めて集約的な点があげられる。このため、フリップチップ技術の実現には費用がかかり、かつ問題が発生する可能性も高い。さらに、こうした用途でのプロセスと性能上の要件は現時点で得られる材料での限界に達してしまっている。
【0005】
既存のフリップチップ技術では相互接続パッドにはんだをあらかじめ塗布したチップを利用している。通常、はんだは95Pb−5Sn合金か63Sn−37Pb合金であり、これをリフローして最終的な基板組立ての前にほぼ球状の「バンプ」を形成するのが普通である。
【0006】
フリップチップアセンブリの一般的な組立てプロセスでは、1)基板のボンドパッドにフラックスペーストを塗布し、2)フラックスの粘着性を利用してチップを正しい位置に保持しつつ、ICをアライメントして基板上に配置し、3)このアセンブリをリフローオーブンに通し、はんだを溶融させて基板パッドと金属的に結合させ、4)サンプルにフラックス洗浄処理を施す工程を必要とする。通常、フラックスの除去は溶剤洗浄によって行われる。当初、フラックス残渣を除去するには塩素化溶剤が必要であったが、近年のフラックス化学品の改良によって塩素化溶剤よりも望ましい溶剤を用いることが可能になっている。
【0007】
最終的に得られるフリップチップアセンブリは、熱サイクル試験や熱衝撃試験などの加速試験によって測定される装置の耐用期間の最初から最後まで電気的連続性を維持できるものでなければならない。シリコンICとPCBとの間で熱膨張係数(CTE)と弾性率(E)の両方が合わないと、回路に熱が加わった際にコンタクトジョイントに高い応力が発生する。こうした応力が原因で、温度サイクルを何度か繰り返した後にはんだ接合部に疲労破壊が生じることがあるが、これはフリップチップ接合部の主な破壊のメカニズムとなる。このようなメカニズムが存在するため、基板材料として利用できる選択肢は主にAl2O3などのセラミックハイブリッド基板に制限されてしまうが、これらの基板は弾性率が高くCTEが低いなど特性的にシリコンと類似している。セラミック基板を利用する場合であっても、フリップチップアセンブリの用途は小さなダイに限られてしまうのである。
【0008】
ここ10年から15年の間で、このフリップチップアセンブリをさらに大きなサイズのダイと一層広範囲にわたる印刷回路基板に応用するにはどうすればよいかを研究しようとする動きが高まりつつある。特に、昨今の有機ベース基板で利用できる配線密度が高くなったことから、これらの基板がセラミック基板に適した低価格基板となっている。しかしながら、有機材料はCTEが比較的高いため、上述した破壊のメカニズムが原因でなかなか有機基板にフリップチップアセンブリを実装することができない。これに対する重要な突破口のひとつにアンダーフィルプロセスがある。アンダーフィルプロセスでは、弾性率の高い硬化型接着剤を用いてチップの下にあるはんだボール間の空間を充填して接合部の応力を接着剤でも受け、応力を周囲のボールに集中させるのではなく界面全体にさらに均等に分散させている。上述したような「アンダーフィル」接着剤を用いることで、フリップチップ技術をさらに広範囲にわたる組立てに適用することが可能になってきた。
【0009】
いまのところはアンダーフィル樹脂を液体状で塗布し、リフロー後のアセンブリの下に毛細管作用によってウィッキングさせている。したがって、このタイプの封止は「毛細管現象を利用したアンダーフィル」と呼ばれることが多い。アンダーフィル樹脂を塗布して硬化させるために従来から行われている作業は上述したプロセスシーケンス全体とは別であり、これに付随する作業である。リフロー工程ならびにフラックス除去工程の後、ボンドアセンブリを予備乾燥させ、このボンドアセンブリを予備加熱して(ウィッキングを助け)、樹脂を吐出し、樹脂をダイの下にウィッキングさせ、再度吐出した後に硬化させなければならない。現在入手できるアンダーフィル樹脂では150℃での硬化に最大2時間を要する場合がある。チップの下に気泡ができないようにし、かつ、チップの周囲に良好なフィレット形状を得るために、さらに吐出工程が必要になることも多い。このタイプの材料特性を良好な状態で制御してこれを維持し、吐出を行うプロセスは極めて困難であるが、不完全な要素があるとはんだ接合部の信頼性に悪影響がおよぶ。また、毛細管現象を利用したアンダーフィルがいまだに広く用いられてはいるが、IC設計の時流は大きなICサイズでパッドのピッチを小さくする方向に向いていることから、必要なウィッキング時間と欠陥発生率の両方が大きくなっている。
【0010】
最近になって、アンダーフィル樹脂を塗布するための別の方法が推進されている。この方法ではチップの配置前に未硬化の液状樹脂を実際に吐出している。この場合の液状樹脂は上述したフラックスペーストの代わりに用いられるものであり、大きく硬化しはじめる前にリフローオーブン内でフラックス作用を達成できる特別な接着剤組成が開発されている。毛細管流動の工程がないため、このタイプの材料は「非フローアンダーフィル」と呼ばれることが多い。リフローオーブン内で硬化する際に一定の度合いでフラックス作用を達成することのできる特別な接着剤組成を利用してもよい。基板上にはチップを配置する前から樹脂があるため、チップを押さえて樹脂に沈め、接触部分から樹脂を移動させなければならない。この方法は、フラックス洗浄、吐出およびウィッキングの各工程が不要であるという意味で魅力的なものである。しかしながら、この方法を機能させるためにはアンダーフィル樹脂を未充填にしなければならないことが知られている。この方法を用いる場合、アンダーフィル樹脂にフィラーを利用することはできないが、これが足かせとなって大きなICサイズと微細なピッチを扱う上での実用面での制約が生じるのではないかと思われる。たとえば、米国特許第5,128,746号(Shiら)、High Performance Underfi lls for Low−Cost Flipchip Applications、Proc.3d Int’l Symp.On Adv.Packaging Materials、1997年3月;Gamotaら、Advanced Flipchip Materials: Reflowable Underfill Systems、Proc.Pac.Rim ASME Int’l Intersociety Electronic and Photonic Packaging Conf.、ASME、1997年6月; Johnsonら、Reflow Curable Polymer Fluxes for Flipchip Assembly、Proc.Surface Mount Int’l 1997を参照のこと。
【0011】
アンダーフィル接着剤用化学品の選択肢は上述した加工処理および性能上の要件によって限られてくる。疲労性能を最大限に高めるには熱サイクルの温度範囲全体で弾性率が最大でCTEの低い材料を選択するのが最適である。ポリマーの場合、用途次第ではあるがガラス転移点(Tg)が125から170℃より高いことを意味する。SiO2などの無機フィラーをポリマーに充填すると、CTEと弾性率をシリコンでの値に近くできることがある。しかしながら、ポリマー系で摂氏1度あたりのCTEを30ppm未満にするには、一般にフィラー含量が50容量%以上なければならない。このようにフィラー含量を増やすと粘度が大幅に高くなってしまう。このため、通常は加工性と硬化後の材料の特性とを所望のバランスにすべく可能な限り粘度の低いエポキシを使用する。高充填性で硬化Tgが高いため、これらの材料は硬化時に極めて脆弱であり、ICのポリイミド層や窒化アルミニウムパッシベーション層に対する接着性が悪い。したがって、加工要件と性能要件の両方を相応に満たすには、アンダーフィル接着剤系を最適化すればよいことになる。上述した材料面での制約を少なくするか排除できるフリップチップ組立てプロセスまたは構造を改良することで、改良化学品によるフリップチップアセンブリの信頼性を大幅に改善できる可能性がある。
【0012】
このような背景からみても、セラミック基板でのIC相互接続に使われている高信頼度のはんだフリップチップ法が有機基板に適用されるようになったのはごく最近のことである。加工面と材料面でいくつかの大きな課題があるため、設計者からの強い要望にもかかわらずこの技術はあまり進歩していない。現在のフリップチップ組立てプロセスには工程が多すぎてコストもかかりすぎ、これを将来のIC設計に合わせて拡張することはできないのである。アンダーフィル接着剤系からの要求とコストとを抑える、簡易なフリップチップ組立てプロセスを提供することで、フリップチップアセンブリをさらに広く役立つ回路組立て法にすることができるのである。
【0013】
発明の概要
本発明は、フリップチップ組立てプロセスを簡略化するための新たな方法を提供し、さらに広い範囲の材料を使用できるようにすることで、組立てコストを削減すると同時に相互接続の信頼性を高めるものである。
【0014】
本発明の一態様は、集積回路チップを回路基板に接続するための方法に関する。この方法は、集積回路チップのバンプ側に接着剤をあらかじめ直接適用する工程と、接着剤の一部を除去してバンプを露出させる工程と、を含む。この接着剤の一部については、好ましくはバンプの溶剤バニッシングによって、接着剤適用プロセス後に除去することが可能である。また、この方法は、あらかじめ接着剤をコーティングしておいた集積回路チップのバンプ側を、バンプによって集積回路チップと回路基板とが電気接続されるように回路基板に対して押圧する工程も含む。チップにあらかじめ適用した接着剤が集積回路チップと回路基板との間に結合を形成する。
【0015】
上述した方法を用いることで、従来技術にはない多くの利点が得られる。たとえば、基板の取付前にバンプを形成したICに接着剤を適用することで、ICのサイズやピッチとは無関係に、バンプの封止が従来技術よりも容易になり、楽に検査できるようになる。また、プロセスの際にウィッキングを利用しないため、粘度が約1000から約30,000ポイズ前後の接着剤を用いて効果的に封止できるなど接着剤適用時の粘度要件に大幅なゆとりが得られる。粘度の制限がなくなることで、必要に応じてフィラーの含有量を増やすことができるほか、別の化学品や触媒系を利用することもできる。このように組成の自由度が増えると、接着剤の材料特性を改善しつつ信頼度の高い組立てを行うことができる可能性がある。さらに、上述した方法では、ボンディングプロセスでバンプが変形する際にバンプがこすれる作用により、フラックスのない取付けを行うことができる可能性も出てくる。
【0016】
本発明のもう1つの態様は、組み立て用集積回路チップを作製するための方法に関する。この方法は、複数の導電性バンプを有するバンプ側を含むウエハを提供する工程を含む。また、この方法は、接着剤をウエハのバンプ側に適用する工程と、接着剤を溶剤で軟化させる工程と、軟化した接着剤をバンプの先端から払拭する工程と、ウエハをダイスカットして個々の集積回路チップを得る工程と、を含む。接着剤はチップレベルではなくウエハレベルで堆積されるため、吐出、ウィッキングまたはせき止め(damming)などは必要ない。また、このプロセスはチップレベルで実施するよりウエハレベルで実施する方が高速である。さらに、硬化時間の短い硬化剤を用いることで、後硬化をなくせる場合もある。
【0017】
本発明の別の態様は集積回路チップに関する。この集積回路チップは複数の導電性バンプを有するバンプ側を含む。このチップはバンプ側を被覆する接着剤の層も含む。バンプには、実質的に接着剤層に覆われていない露出したコンタクト領域がある。新規な溶剤を用いてのウエハのバンプ側のバニッシングによって、バンプの露出したコンタクト領域に元の丸い輪郭を保持させることができる。
【0018】
本発明のさまざまな別の利点のうち一部を以下の説明において述べ、ある程度は説明から明らかになるであろうし、あるいは本発明を実施することで分かることもあるかもしれない。本発明の利点は、特に請求の範囲に記載の要素および組み合わせによって実現し、達成されるであろう。上述した概要と以下の詳細な説明はいずれも説明のための一例にすぎず、請求の範囲に記載の本発明を限定するものではないことは明らかであろう。
【0019】
本願明細書に援用され、本願明細書の一部をなす添付の図面には、本発明のいくつかの実施形態が例示され、説明と合わせて本発明の原理を説明する役割を果たす。図面の簡単な説明は以下のとおりである。
【0020】
好ましい実施形態の詳細な説明
以下、添付の図面に示される本発明の一実施例について詳細に説明する。図中、同一または類似の構成要素には可能な限り同一の参照符号を用いるものとする。
【0021】
本発明は、アンダーフィル接着剤樹脂をICチップに適用するための別の手段を提供するものである。この場合、アンダーフィル樹脂は、好ましくはウエハレベルで、プリントサーキットボード(PCB)などの相互接続基板にチップがボンディングされてしまう前にICチップのバンプ側に適用される。樹脂については、フィルム材料を積層するなどの手法あるいは液体のコーティングによって適用できる。ウィッキングを頼りに隠れた表面を覆う従来のアンダーフィル法とは対照的に、本発明ではICチップの露出している表面/面に樹脂を直接コーティングすることができる。このため、従来のアンダーフィルに多い気泡の混入や不完全な充填といった問題がなくなる。本方法を用いることで、アンダーフィル樹脂のカバレッジと厚さを制御して確実に均一性が得られるようにすることが可能である。ウィッキングプロセスがなくなるため、未硬化樹脂のレオロジー要件が緩くなる。このため、別の化学品を用いてフィラー含有量を増やし、硬化後の機械的特性を改善することができる。
【0022】
チップを接着剤樹脂でコーティングした後、あるいはコーティングプロセス自体の間に、接着剤樹脂の一部を除去してはんだバンプの頂部を露出させる。接着剤の除去については、材料(いくらかのはんだを含む)を強く除去する研磨材による物理的な除去、接着剤を押しのけることによる物理的な除去、プラズマ処理を用いるなどの間接的かつ物理的な除去、あるいは、研磨品質の弱い(すなわち細かい)表面とはんだボールから接着剤を洗い落とす溶剤とを組み合わせることによる除去用の物理的な因子と化学的な因子とを組み合わせる方法をはじめとする、いくつかの方法で行うことが可能である。たとえば、あらかじめ適用しておいた接着剤を、機械的なプロセスを用いてバンプの頂部から除去することができる。機械的なプロセスの一例としては、研磨材料で接着剤をこすり落とす、接着剤をナイフの刃で取り除く、接着剤を圧縮して薄くし、最終的にひび割れさせるか接着剤材料をバンプの頂部から押しのけることがあげられる。
【0023】
リフロー工程の前にはんだバンプと相互接続基板との間で良好な金属接触を達成するには、バンプの上面が少なくとも部分的に露出していることが好ましいため、上述した接着剤の除去工程は重要なものである。接着剤除去ならびにバンプの露出工程も、最初のリフロー時に形成された酸化物の被膜をバンプから除去する役割を果たす。場合によっては、バンプの露出作業が完了した後にフィルムまたは他のタイプの保護カバーをウエハ/チップに適用し、接着剤と露出したバンプとを保護する方が望ましいことがある。
【0024】
バンプの先端が露出した後、チップを形成しているウエハをダイスカットして複数の別個のチップとする。ウエハのダイスカット(ならびに保護フィルムがある場合はこれを除去した)後、選択したICチップをアライメントし、熱と圧力とを用いて相互接続基板に事前取付することができる。通常、チップの配置工程直前に少量の非流動アンダーフィル材料がPC基板に吐出される。このときの材料はボンドラインを完全に充填する役割を果たし、かつ、仮接着として機能してチップがリフローオーブンに達するまでこれを正しい位置に保持する。この事前取付工程の間に、チップのはんだバンプを若干変形させ、ICと相互接続基板との間の金属接触状態をさらに改善し、基板に対する接着剤の濡れ性をさらに高める。バンプの変形によってICが基板から離れ、接着剤を下に入れて接触させて基板表面を完全に濡らし、チップの下にある空間を完全に充填することができる。また、バンプがつぶれることではんだバンプ上の表面酸化物が割れ、元来のはんだ面が外に露出し、これが基板パッドに塗りつけられて良好な金属ボンドが得られることになる。
【0025】
樹脂をコーティングしたICチップを相互接続基板にボンディングする際、あらかじめ適用した接着剤がチップと基板との間に機械的なボンドを形成してこれを維持し、はんだ接合部における歪みが大幅に抑えられる。用途によっては、フラックスのない状態ではんだ接合部を形成しても高信頼度の相互接続を得ることができる。この場合、リフロー前にフラックスペーストではなく接着剤がICを基板に固定する役割を果たす。また、はんだリフロープロセスを用いることで、アンダーフィル樹脂を部分的に硬化させることができ、あるいは完全に硬化させることすら可能であり、これによって後硬化を別途行う必要性を排除できる可能性がある。
【0026】
図1A〜図1Cは、本発明の原理による、回路基板への電気接続用のICチップを作製するためのプロセスの一例を示す図である。図1Aは、表面にはんだバンプなどの複数の導電性バンプ24が形成されたパッシベーション面22のあるICチップ20またはウエハを示している。これらのバンプ24は周知のさまざまな導電性材料で形成できるものである。材料の一例として、溶融可能な固体金属、金、導電性スラリー、導電性ポリマー、無電解ニッケル、無電解金があげられる。
【0027】
バンプ24は、好ましくはチップ20の入力/出力パッド上に形成され、チップ20のパッシベーション面22から外方向に突出すなわち張り出している。チップ20のバンプ側は、接着剤フィルムまたは接着剤溶液などの接着剤材料26の層で被覆されている。この接着剤は、さまざまな周知の手法によってチップのバンプ側に形成または適用可能なものである。たとえば、接着剤をホットメルトとしてコーティングあるいは溶液からコーティングしたり、積層プロセスにおいてフィルムとしてボンディングすることができる。
【0028】
接着剤材料26によってバンプ24の周囲部分を充填し、組立て前の取扱時にバンプ24を保護する。図1Aに示されるように、接着剤材料26の厚さはバンプ24の高さよりも小さい。このため、接着剤26の露出面にバンプ24に対応する複数の接着剤突起28が形成される。突起28はバンプ24を被覆し、バンプ24の間に位置する実質的に平坦な一次接着剤表面(主な接着剤表面)30から外方向に張り出している。接着剤を液体として適用する場合、この液体を半硬化させるか乾燥させて接着剤フィルムを形成すると好ましい。
【0029】
基板との間の電気接続をさらに良好なものとするには、バンプ24を被覆する接着剤突起28を少なくとも部分的に除去すると好ましい。図1Bに示されるように、研磨プロセスを利用してバンプ24の頂部にある接着剤材料を除去し、導電性バンプ24を露出させてパッケージング用の基板との電気接続性を高める。研磨プロセスでは、サンドペーパー、マイクロ研磨材、ミネソタ州セントポールの3M社から商品名Scotch Brightで入手可能な研磨材パッド、布、スクレープブレード(scraping blade)またはコーティングナイフなどの研磨材材料32を、バンプ24を被覆している接着剤突起28と接触させ、バンプ24が露出して導電性が得られるようにする。突起がチップ20上の接着剤の平均高さよりも上まで張り出しているため、これらの突起が大半の研磨または切断を受ける圧力の中心になる。図1Cは研磨によってバンプを露出させた後のチップ20を示している。バンプを露出させた後は、フィルム、テープまたは他のタイプの保護カバーをチップ20に適用して接着剤26ならびに露出したバンプ24を保護するようにしてもよい。
【0030】
導電性バンプ24を露出させるにはさまざまな手法を用いることができる。接着剤を液体としてコーティングするのであれば、コーティングプロセスの間にスクレーパまたはナイフの刃を用いて接着剤をバンプから除去することができる。たとえば、ナイフを用いて接着剤を塗り拡げると同時に接着剤の一部をバンプ24表面から除去してもよい。あるいは、液状接着剤の硬化後に研磨によってバンプ24を露出させてもよい。さらに、研磨プロセスによってフィルムの一部が除去されるフィルムとして接着剤を適用してもよい。
【0031】
図1Cに示されるように、バンプ24は各々接着剤層26の端から端まで延在している。このように、研磨された各バンプ24の高さが接着剤層26の少なくとも一部の厚さとほぼ等しいかこれよりも大きくなる。さらに、バンプ24の露出領域36の方が一次接着剤表面30よりも若干盛り上がっている。
【0032】
図2Aおよび図2Bは、作製したチップ20をパッケージ回路などの回路基板34に電気的に接続するための方法を示す図である。チップ20を回路基板34に接続するには、バンプ24の露出領域36を回路基板34の回路パッド38と整列配置させる。次に、チップ20を回路基板34に対して十分な力で押圧してバンプ24と回路パッド38との間を電気的に接触させ、かつ、接着剤26を湿らせてバンプ24および回路基板34の周囲に充填させる。
【0033】
ボンディングプロセスではバンプ24が変形すると好ましい。バンプ24を変形させることで、チップ20と基板34との距離が短くなり、接着剤26が十分に濡れて基板回路トポグラフィを封止し、混入した空気を追い出す。接着剤26については、ボンディングプロセスの間に硬化させてもよいし、後で別途焼成硬化させるようにしてもよい。硬化後、この接着剤26によってICチップ20と基板34とが機械的にボンディングされ、はんだ接合部の応力が再分散してバンプ24が封止され、周囲環境から保護される。
【0034】
本発明の上述した態様を示す実施例では、フリップチップ技術によって製造されたICチップを利用した。直径4ミルのはんだバンプをチップ周囲に設けた。デュポンが商標名Pyralux LFで製造している接着剤を用いてバンプをオーバーコートした。具体的には、ホットプレートで100℃まで加熱したチップに接着剤を押圧することで、バンプを形成したチップ表面に3ミル厚の接着剤層をのせた。図3Aは接着剤でコーティングした後のチップの顕微鏡写真である。4ミルの高さのバンプは接着剤の厚さよりも高いため、これらのバンプがチップ表面の一次接着剤表面よりも実質的に上に突出していた。3M社製のImperial Lappingフィルムマイクロ研磨材を用いて、バンプが露出するようにして接着剤をバンプの頂部から除去した。図3Bは研磨によってバンプを露出させた後のチップの顕微鏡写真である。研磨部分を検査したところ、プロセス処理した部分に導電性材料が研磨された形跡は認められなかった。研磨後の接着剤およびバンプ材料は明らかに研磨材フィルムによって取り除かれていた。
【0035】
図4A〜図4Cは、本発明の原理による、回路基板への接続用のICチップを作製するためのプロセスの他の例を示す図である。図4A〜図4Cのプロセスには図3A〜図3Cのプロセスと類似の側面があることは明らかであろう。たとえば、図4Aはチップ120のパッシベーション面122に複数の導電性バンプ124が形成されたICチップ120を示している。チップ120のバンプ側は、厚さがバンプ124の高さと等しいかこれよりも大きい接着剤材料126の層で被覆されている。接着剤材料126はバンプ124を被覆し、実質的にパッシベーション面122と平行な露出一次表面130が設けられている。
【0036】
図4Bに示されるように、切断または研磨プロセスを利用してバンプ124頂部の接着剤材料を除去し、パッケージング基板との間で一層良好な電気接続が得られるように導電性バンプ124を露出させる。研磨プロセスでは、研磨材材料132を用いて接着剤126の一次表面130全体をバーニッシュ仕上げし、バンプ124が露出して導電性が得られるようにする。図4Cは研磨によってバンプを露出させた後のチップ120を示している。バンプを露出させた後は、フィルム、テープまたは他のタイプの保護カバーをチップ120に適用して接着剤126ならびに露出したバンプ124を保護するようにしてもよい。
【0037】
図4Cに示されるように、バンプ124は各々接着剤層126の厚さ方向の端から端まで延在している。このように、研磨された各バンプ124の高さが接着剤層126の少なくとも一部の厚さとほぼ等しいかこれよりも大きくなる。さらに、バンプ124の露出領域136は実質的に一次接着剤表面130と水平である。図2Aおよび図2Bについて上述した方法と実質的に同じ方法でチップ120を回路基板に接続できることは明らかであろう。
【0038】
図5Aは、図4Aのチップ120と同じ方法で接着剤でコーティングされたバンプのあるチップの一例を示す顕微鏡写真である。さらに、図5Bは、接着剤の一部を研磨して導電性バンプを露出させた後の図5Aに示すチップの顕微鏡写真である。
【0039】
上述した実施形態に鑑みると、ボンディング時の接着剤コーティングの流動性が低いと、磨かれていないバンプが接着剤を押しのけてボンディングパッドと接触することができない場合がある。図6Aは、デュポン製の非流動性接着剤であるPyraluxを用いてFR4基板にボンディングされた未研磨チップの断面画像を示している。この断面写真から、接着剤が濃くバンプを被覆しているためバンプが基板に接触していないことが分かる。図6Bは、Pyraluxを用いてFR4基板にボンディングされた磨き/研磨後のチップの断面画像を示している。図6Aのチップとは対照的に、図6Bの断面写真では、磨きプロセスによって余分な接着剤をバンプの頂部から除去したためバンプが基板と接触していることが分かる。
【0040】
接着剤コーティングが十分に流動するものであれば、ボンディング時にバンプは多少なりとも接着剤を押しのける。しかしながら、接着剤126がバンプの下に入り込んでしまい、良好な金属結合が得られなくなる可能性がある。このため、流動性の高い接着剤を使う場合であっても、接着剤を研磨する方が好ましいのが一般的である。
【0041】
図7A〜図7Bは、z軸導電性テープを作製するための方法に関する本発明の別の態様を示している。この方法には、導電性粒子210のアレイを提供する工程が含まれる。粒子の粒度分布の一例として20〜75マイクロメートルがあげられる。また、この方法には、図7Aに示すように接着剤214の層で粒子210をコーティングする工程も含まれる。接着剤214については、さまざまな手法で粒子210に適用することが可能である。たとえば、接着剤をホットメルトとしてコーティングあるいは溶液からコーティングすることもできるし、フィルムとして粒子210に押圧したり、積層プロセスにおいてフィルムとしてボンディングしてもよい。さらに、接着剤懸濁液中に粒子を混合し、これを塗り拡げて複数のコート粒子が混入した接着剤の層またはフィルムを形成してもよい。
【0042】
接着剤214は一次厚さtが粒子210のサイズよりも小さい。このため、接着剤214の上面216には、粒子210に対応する複数のハンプまたは上面突起218がある。また、接着剤214には、粒子210に対応する複数の底面ハンプまたは突起219のある底面217も含まれる。もちろん、本発明の別の実施形態では、接着剤の一次厚さが粒子のサイズ以上であってもよい。このような実施形態では、接着剤が実質的に平坦な上面と底面とを画定するものであると好ましい。
【0043】
接着剤214を粒子210に適用した後、粒子210の上面のコンタクト領域220が露出するように上面突起218の少なくとも一部を除去する。同様に、粒子210の底面のコンタクト領域224が露出するように底面突起219の少なくとも一部を除去する。粒子210については、接着剤214の上面216および底面217を研磨材料でバニッシングまたはポリッシングするなどの手法で露出させることが可能である。
【0044】
本発明の特定の実施形態では、接着剤を粒子210に適用している間、粒子210をまず剥離ライナ(図示せず)に支持しておくことができる。このような実施形態では、接着剤214で粒子210を被覆し、研磨などの手法で上面のコンタクト領域220を露出させた後で、接着剤214の裏側すなわち底側217からライナを除去して接着剤の底側217をプロセス処理できるようにする。
【0045】
図7Bは、上面と底面のコンタクト領域220および224を露出させた後の接着剤214を示している。図7Bに示す製品には、z軸電気接続を得るのに適した導電性テープ226のストリップが設けられている。テープ226の粒子210はそのサイズが実質的に接着剤214の厚さ以上である。このため、粒子210は各々接着剤214の厚さ方向の端から端まで延在している。実際にテープ226を用いて電気接続が得られるようになるまでの間、保護フィルムまたはカバーを用いて、上面および底面の露出したコンタクト領域220および224を保護するようにしてもよい。
【0046】
図8Aおよび図8Bは、導電性テープ226を用いて第1の電気コンポーネント228および第2の電気コンポーネント230との間をz軸接続する方法を示している。図8Aに示されるように、導電性テープ226は電気コンポーネント228および230の導電用パッド232間に配置されている。次に、図8Bに示されるように、テープ226を電気コンポーネント228と230との間に十分な力で押圧して粒子210と回路パッド232との間を電気的に接続させる。テープ226の押圧時、接着剤214が濡れて粒子の周りに充填されて電気コンポーネント228と230との間にボンドを形成できるように、テープ226の加熱も行う。接着剤については、ボンディングプロセスの間に硬化させてもよいし、後で別途焼成硬化させるようにしてもよい。
【0047】
図9A〜図9Dは、本発明の原理による、集積回路チップを製造するための方法の一例を示す図である。図9Aは、複数の導電性バンプ324が形成されたパッシベーション面322のあるウエハ320を示している。保護裏材328を含む接着剤フィルム326がパッシベーション面322に隣接して配置されている。
【0048】
図9Bは、ウエハ320のパッシベーション面322に接着剤フィルム326を押圧した状態を示している。ウエハ320への接着剤フィルム326の押圧時、この接着剤326がバンプ324を被覆して変形し、バンプ324の周囲にある空隙が充填される。また、接着剤フィルム326がウエハ320のパッシベーション面322とボンディングされる。
【0049】
次に、図9Cに示されるように、あらかじめ接着剤をコーティングしてあるウエハ320をダイスカットまたは分割し、個々の集積回路330を得る。最後に、図9Dに示されるように、接着剤層326が露出するように裏材層328を集積回路330から除去する。裏材328を除去すると、集積回路は基板に接続できる状態になる。
【0050】
上述した詳細な説明では、バンプから接着剤の一部を除去して露出したコンタクトエリアを形成する工程を、アグレッシブな研磨材を使用したり、接着剤をナイフの刃で取り除いたり、接着剤を圧縮して薄くして最終的にひび割れさせるか接着剤材料をバンプの頂部から押しのける、機械的なプロセスの場合について説明した。しかしながら、図1C、図2A、図2B、図3B、図4Cおよび図5Bに示されるように、これらのタイプの方法を用いて接着剤をはんだバンプの表面から除去すると、同時にはんだ材料もいくらか除去される。上述したように研磨材料を用いて封止剤材料をはんだバンプの先端から除去することで、このタイプのこすり取りを行うとバンプの先端から封止剤と一緒にはんだがいくらか除去され、結果的にバンプの形状が平坦化することがよく分かる。この場合、バンプの平坦部分は本質的に接着剤表面と同じ高さである。
【0051】
バンプからはんだが除去されてしまうのはいくつかの理由で望ましくない。これらの理由には、バンプごと、さらにはチップごとにはんだの量を調節できなくなることが含まれるが、これはICの信頼性を損なうことになりかねない。さらに、はんだデブリが封止剤の表面に拡散し、混入の問題が発生することもある。最後に、はんだバンプの球状の表面が失われることで、サーキットボード基板上でのICチップの自動アライメントならびに配置が複雑になる可能性もある。したがって、はんだをはんだバンプから除去したり、はんだバンプの先端を平坦化させたりすることなくはんだバンプの表面から封止剤を除去すると望ましい。すなわち、はんだバンプが元の丸い輪郭を保持できると望ましいのである。
【0052】
研磨作用ではなく払拭作用によってはんだの先端からアンダーフィル材料を除去してもよいことが明らかになっている。すなわち、織布または不織布の布帛または連続気泡フォームなどの比較的軟質の材料を利用すればよい。使用前に、払拭用パッドを少量の適切な溶剤で湿らせて封止剤を軟化させる。あるいは、払拭用パッドに代えて硬めの微細構造化表面を用いることも可能である。硬めの微細構造化表面を用いる場合、使用する直前に微細構造化表面の低い部分に適量の溶剤を適用する。このタイプの穏やかな溶剤払拭作用を利用することで、バンプのサイズと形状とを大幅に変えることなくアンダーフィル封止剤をバンプ先端から除去することが可能である。はんだバンプの溶剤バニッシングまたは払拭の一例を以下にあげておく。
【0053】
溶剤バニッシングの例
後述する実施例では各々、エポキシベースのアンダーフィル封止剤を利用した。いずれの場合も、可撓性のフィルムフォーマットが得られるように封止剤を組成した。材料はいずれも、重量でフィラー2部に対して接着剤固形分1部のレベルで、球状の非晶質シリカ粉末を含有するものとした。このシリカ粉末はサイズが公称で直径2から10ミクロンの範囲であった。後述するいずれの実施例でも、接着剤固形分は主にエポキシとおおむね非反応性の熱可塑性コンポーネントとのブレンドで構成されていた。エポキシ:熱可塑性樹脂の比については7:3から8:2の範囲とした。いずれの場合も、接着剤用の溶剤としてアセトンを用いた。使用する特定の接着剤アンダーフィルに適しているのであれば、他の好適な溶剤を用いてもよい。
【0054】
実施例1:(比較例、ドライ研磨)
9×9のバンプチップからなるアレイを含む、約2×2インチのシリコン片を用いた。はんだバンプは直径が約100ミクロンであり、共晶の63−37 Sn−Pb合金のものであった。各チップには68個のバンプがペリフェラルアレイ状に含まれていた。熱積層プロセスを用いて、初期厚が100ミクロンよりもわずかに大きい未硬化のエポキシベースの一液型接着剤フィルムで、チップを予備封止した。
【0055】
予備封止したウエハ片を、バンプ側を上にしてアルミニウムパック(puck)に向けた状態で取り付け、続いてこれを表面を下向きにし、オハイオ州ウェストレークのStruers,Inc.から入手可能なStruers Metallurgical研磨機に配置した。直径8インチのターンテーブルに1200グリットの紙やすり1枚を取り付けた。ウエハ片をこの紙やすりと接触させて配置し、総荷重が5Nになるようにした。ターンテーブルとウエハ片とを、潤滑剤を使用せずに150rpmで35秒間独立して回転させた。
【0056】
ドライ研磨作業後、接着剤表面が極めて滑らかであることが明らかになった。全てではないが多くのはんだバンプが露出した。接着剤の厚さのプロファイルは図10に示すような王冠形であることが分かった。図11の写真は、バンプの望ましくない平坦化ならびに、おそらく接着剤層に取り込まれた残留研磨材媒質とはんだデブリの両方が混入した証拠を示している。
【0057】
実施例2:(比較例、プラズマエッチング)
単一のチップを未硬化のエポキシベースの一液型接着剤フィルムと積層した。このチップには、直径がほぼ100ミクロンのはんだバンプが含まれていた。接着剤については60℃の温度で手で押圧して積層した。バンプの位置は見えるがバンプが露出してはいなかった。Plasma Scienceから入手したModel PS0524ユニットすなわち、13.5MHzで動作し、マッチングネットワーク機能で最大出力が500WのRFタイプのシステムで、プラズマエッチングを試みた。酸素プラズマを用いた。チップを、スカイブルー色のプラズマフィールドの中央に配置した。フルパワーの60%の範囲の最大出力を利用し、約15分の間チップを露出した。その後、接着剤表面をSEMで検査した。表面の見た目からは、接着剤マトリックスのエッチングの度合いはごくわずかしかなく、シリカフィラー粒子自体のエッチングは最小限または全くないように思われた。念入りに検討したバンプは、エッチング暴露後にシリカフィラーおよびいくらかの接着剤残渣で大きく覆われたままであった。
【0058】
実施例3:(本発明、払拭材料による影響)
各々4×4のチップのアレイを含む、約0.8×0.8インチのシリコン片を複数用いた。各チップには直径約100ミクロンの共晶のSnPbバンプが88個含まれていた。チップアレイを前もってダイスカットすることはしなかった。熱積層プロセスを用いて、厚さが約100ミクロンの未硬化のエポキシベースの一液型接着剤フィルムを用いて、各チップアレイを予備封止した。
【0059】
各チップアレイごとに、以下の表Iに列挙する一連の研磨パッド材料のうちひとつを用いて、バンプ先端から封止剤を取り除いた。これらの研磨パッド材料は、オハイオ州ウェストレイクのStruers,Inc.、カリフォルニア州ランチョドミンゴのAllied High Tech Products,Inc.、ニュージャージー州アッパーサドルリバーのThe Texwipe Company LLCから入手可能である。
【0060】
各実験ごとに、使用する直前に研磨パッドを少量のアセトンで若干湿らせた。このとき、研磨パッドの上面に液体がたまらないように慎重に行った。各パッドのサイズは直径8インチであり、Struers Metalographic研磨機のターンテーブルに合っていた。処理対象となるチップアレイを、バンプ側を上にして83gのアルミニウムパックに載せ、このパックをバンプのある表面が研磨パッドの方を向くようにしてポリッシャーに配置した。パックの重量が試験片に印加される唯一のz軸力であった。ターンテーブルと試験片とを150rpmで指定の時間独立に回転させた。
【0061】
接着剤除去の均一性、パッドによって残った残渣の量、接着剤除去量について、試料を評価した。接着剤除去の均一性と残った残渣の量に関しては定性的に評価した。残渣が過剰で均一性の低い試料の代表的な写真を図12に示し、最小限の残渣しかなく均一性のよい試料を図13に示す。結果をすべて表Iにあげておく。この一組のなかでは、最小量の残渣しか生成されずに均一性が最も良いため実施例3Hおよび3Iが最も好ましい方法であると考えられた。
【0062】
【表1】
【0063】
実施例4:(本発明、接着剤厚による影響)
実施例3Hおよび3Iにおける好ましいパッド材料を用いて、所要バニッシング時間と、ウエハ適用封止剤材料で生じる厚さの均一性および表面の見た目とに対する接着剤厚の影響を評価した。接着剤厚とこれに伴う所要バニッシング時間とを変更したこと以外、他の詳細についてはすべて実施例3で説明した通りとした。バニッシング完了後、各被検試料の16のチップ各々について接着剤厚を測定した。また、表面の平滑度とバンプ表面の状態についての定性的な判断も行った。結果を以下の表IIにまとめておく。実施例4Hでは、プレートの低い部分で対応できる接着剤量に比して存在する接着剤の量が多すぎたため、MD−Planしか使わない場合にバニッシングプロセスを完了するのは不可能であった。この実施例では、Texwipe布帛を用いる第2のバニッシング工程を利用してバンプの露出を完了するようにした。
【0064】
【表2】
【0065】
実施例5:(本発明、ウエハレベルでのバニッシング)
Texwipe「TX309」パッド材料を用いて、ウエハレベルに近いレベルで溶剤バニッシングを実施する能力を評価した。この場合、約1.8×1.8インチの9×9のチップのアレイを利用した。これは使用したMetalographicポリッシャーにうまく配置できる最大のウエハ片であった。チップタイプは実施例3および4で使用したものと同一とした。実施例5Aおよび実施例5Bでは2種類の異なる未硬化のエポキシベースの一液型接着剤フィルムを試験した。接着剤フィルム厚は約100ミクロンとした。繰り返すが、溶剤にはアセトンを用いた。溶剤バニッシングの終了後、ダイアルインジケータの目盛りから表面の輪郭を生成し、得られる接着剤厚の均一性の度合いを図示した。結果を以下の図14Aおよび図14Bに示す。これらの実施例では、バニッシング後のアンダーフィル層の平均厚は約80ミクロンであり、バンプの高さは約100ミクロンであった。厚さ測定値の標準偏差は実施例5Aおよび5Bでそれぞれ15mmおよび11mmであった。
【0066】
図15A〜図15Cおよび図16A〜16Cに示されるように、上記の実施例で説明したような溶剤バニッシング手法を用いて作製される集積回路チップ420には、接着剤アンダーフィル除去プロセスで大きく変化したり変形したりはしていないはんだバンプ424がある。プロセス処理したICチップ420には、導電性バンプ424が形成されたパッシベーション面422がある。パッシベーション面422およびバンプ424は接着剤材料426で被覆されている。
【0067】
図15A〜図15Cでは、導電性バンプ424を含むICチップ420が厚さがバンプ424の高さ以上である接着剤426の層で被覆されている。接着剤材料426はバンプ424を被覆し、パッシベーション面422と実質的に平行な露出一次表面430がある。図15Bに示されるように、研磨パッド432は接着剤426を軟化させるのに適した溶剤434で湿らされている。軟化した接着剤については、バンプ424の丸い輪郭が露出するまで後から研磨パッド432で払拭または磨き取ることができる。バンプ424が露出していれば、たとえば図2Aおよび図2Bに示すような研磨材アンダーフィル除去手法について上述した方法との間で一貫性のある方法で、これらのバンプをプリントサーキットボード基板にボンディングすることができる。
【0068】
図16A〜図16Cでは、接着剤材料426は厚さがバンプ424の高さ未満のものである。このため、接着剤426の露出した表面には、バンプ424に対応する複数の接着剤突起428がある。突起428はバンプ424を被覆し、バンプ424の間に位置する実質的に一次的な接着剤表面430から外方向に張り出している。研磨パッド432は、アセトンまたは接着剤426を軟化させるような他の溶剤などの好適な溶剤434で湿っている。溶剤434は、図16Cに示すようにバンプ424の丸い輪郭を乱すことなく研磨パッド432で接着剤426を除去できるように接着剤426を軟化させる。上述したように、バンプ424を露出させた後は、フィルム、テープまたは他の保護カバーをチップ420に適用し、接着剤426および露出したバンプ424を保護するようにしてもよい。
【0069】
図15A〜図15Cおよび図16A〜図16Cに示されるように、研磨パッド432を溶剤434と併用することで、バンプ424の露出領域436に元の丸い形状を保持させることができる。バンプの丸い輪郭を保持することで、ボンディングプロセスの間にバンプ424の変形が容易になるという別の利点がボンディングプロセスで得られる。上述したように、バンプ424を変形させることで、ICチップ420と基板との距離が短くなり、接着剤が十分に湿らされて基板回路のトポグラフィを封止する。変形プロセスの際、はんだバンプ424の表面がひび割れて基板への接続用の酸化していないきれいなはんだが露出するため、ICチップと基板との間で一層良好なボンディングを得ることができる。
【0070】
以上から明らかなように、本願明細書で説明する溶剤バニッシング手法を用いることで他の接着剤封止剤除去手法にはない大きな利点が得られる。溶剤バニッシングによって、回路基板への接続前にはんだバンプを変化させたり変形させたりせずにおくことができるため、はんだバンプの均一性を高め、はんだバンプによって形成される相互接続の信頼性を高めることができる。
【0071】
他の手法を利用して接着剤をウエハに適用してもよいことは明らかであろう。たとえば、接着剤をホットメルトとしてコーティングあるいは溶液からコーティングしてもよい。さらに、上述した方法に、バンプから接着剤の一部を除去して詳細な説明で上述したような露出コンタクトエリアを生成する工程を含むようにしてもよい。
【0072】
上記の説明に関して、本発明の範囲から逸脱することなく、詳細な内容、特に使用する構造材料ならびに、部品の形状、サイズおよび配置の点で変更を施し得ることは理解できよう。明細書および上記の実施形態は一例にすぎず、本発明の真の範囲および趣旨は特許請求の範囲に記載の広義の意味によって示されるものとする。
【図面の簡単な説明】
【図1】
図1A〜図1Cは、回路基板への接続用のICチップを作製するための方法を示す図である。
【図2】
図2A〜図2Bは、図1Cに示す作製後のICチップを回路基板に接続するための方法を示す図である。
【図3】
図3A〜図3Bは、図1A〜図1Cの方法でプロセス処理したICチップの顕微鏡写真であり、図3Aは研磨前のチップ、図3Bは研磨後のチップを示している。
【図4】
図4A〜図4Cは、回路基板への接続用のICチップを作製するための他の方法を示す図である。
【図5】
図5A〜図5Bは、図4A〜図4Cの方法でプロセス処理したICチップの顕微鏡写真であり、図5Aは研磨前のチップ、図5Bは研磨後のチップを示している。
【図6】
図6Aは、接続前にICチップの研磨工程を施さなかった場合の回路基板に接続されたICチップの断面顕微鏡写真であり、図6Bは、接続前にICチップの研磨工程を施した場合の回路基板に接続されたICチップの断面顕微鏡写真である。
【図7】
図7Aおよび図7Bは、導電性テープを作製するための方法を示す図である。
【図8】
図8Aおよび図8Bは、図7Aおよび図7Bの導電性テープを用いて電気接続を得るための方法を示す図である。
【図9】
図9A〜図9Dは、ウエハ集積回路上のバンプを封止するための方法を示す図である。
【図10】
1200グリットの紙やすりを用いてのドライバニッシング後におけるICチップ上の接着剤の厚さのプロファイルを示す図である。
【図11】
接着剤の混入とはんだバンプの平坦化とを示す、図10のICチップの顕微鏡写真である。
【図12】
達成された均一性が悪くICチップ表面に過剰な残渣を残した溶剤バニッシング後のICチップを示す図である。
【図13】
かなりの均一性を達成し、ICチップ表面に最小限の残渣しか残さなかった溶剤バニッシング後のICチップを示す図である。
【図14】
図14Aおよび図14Bは、溶剤バニッシング後のICチップ上の接着剤の厚さのプロファイルを示す図である。
【図15】
図15A〜図15Cは、接着剤の厚さがはんだバンプの高さより大きい場合における、回路基板への接続用のICチップを作製するための溶剤バニッシング法を示す図である。
【図16】
図16A〜図16Cは、接着剤の厚さがはんだバンプの高さより小さい場合における、回路基板への接続用のICチップを作製するための溶剤バニッシング法を示す図である。
Claims (23)
- 複数の導電性バンプを有するバンプ側を含む集積回路チップを回路基板に接続するための方法であって、
集積回路チップのバンプ側に接着剤を直接適用する工程と、
接着剤を溶剤で軟化させ、軟化した接着剤を導電性バンプから払拭することで、接着剤の一部を除去して導電性バンプのコンタクト領域を露出させる工程と、
集積回路チップと回路基板との間にバンプによって電気接続が得られ、かつ、接着剤が集積回路チップと回路基板との間に結合を形成するように、回路基板に相対して集積回路チップのバンプ側を配置する工程と、を含む方法。 - 接着剤の一部を除去した後に、導電性バンプの露出したコンタクト領域の輪郭が丸い、請求項1に記載の方法。
- 接着剤の一部を除去した後に、導電性バンプの高さが接着剤の厚さよりも大きい、請求項1に記載の方法。
- 接着剤の一部を除去し、導電性バンプの露出したコンタクト領域と接着剤の一次露出面との間にオフセットを形成する、請求項1に記載の方法。
- 接着剤をホットメルトとしてコーティングする工程、接着剤を溶液からコーティングする工程、積層プロセスで接着剤をフィルムとしてボンディングする工程、および接着剤をフィルムとして集積回路チップのバンプ側にプレスする工程からなる群から選択される手法によって、接着剤を集積回路チップに適用する、請求項1に記載の方法。
- 接着剤の一部を除去する前に、導電性バンプの高さが接着剤の厚さよりも大きい、請求項1に記載の方法。
- 接着剤の一部を除去する前に、導電性バンプの高さが接着剤の厚さよりも小さい、請求項1に記載の方法。
- 複数の導電性バンプを有するバンプ側を含むウエハを提供する工程と、
導電性バンプが接着剤でオーバーコートされるようにウエハのバンプ側に接着剤を適用する工程と、
接着剤を溶剤で軟化させる工程と、
軟化した接着剤をオーバーコートされた導電性バンプの先端から払拭し、導電性バンプのコンタクト領域を露出させる工程と、
表面に接着剤が適用されたウエハをダイスカットして個々の集積回路チップを得る工程と、を含む集積回路チップの製造方法。 - オーバーコートされた導電性バンプの先端から軟化した接着剤を払拭した後、導電性バンプの露出したコンタクト領域の輪郭が丸い、請求項8に記載の方法。
- 接着剤をホットメルトとしてコーティングする工程、接着剤を溶液からコーティングする工程、積層プロセスで接着剤をフィルムとしてボンディングする工程、および接着剤をフィルムとしてウエハのバンプ側にプレスする工程からなる群から選択される手法によって、接着剤をウエハに適用する、請求項8に記載の方法。
- 接着剤のオーバーコート部分を除去する前に、導電性バンプの高さが接着剤の厚さよりも大きい、請求項8に記載の方法。
- 接着剤のオーバーコート部分を除去する前に、導電性バンプの高さが接着剤の厚さよりも小さい、請求項8に記載の方法。
- 接着剤のオーバーコート部分を除去した後に、導電性バンプの高さが接着剤の厚さよりも大きい、請求項8に記載の方法。
- 接着剤のオーバーコート部分を除去した後に、導電性バンプの露出したコンタクト領域と接着剤の一次露出面との間にオフセットが存在する、請求項8に記載の方法。
- 接着剤のオーバーコート部分を除去した後、かつ、ウエハをダイスカットする前に、保護カバーを接着剤および露出したコンタクト領域の上にのせる、請求項8に記載の方法。
- 複数の導電性バンプが設けられたパッシベーション面のあるバンプ側と、
回路基板のバンプ側を被覆する接着剤の層と、を含む集積回路チップであって、接着剤が実質的にパッシベーション面と平行な一次表面を有し、導電性バンプが接着剤で被覆されていない露出したコンタクト領域を有し、導電性バンプの露出したコンタクト領域の輪郭が丸い集積回路チップ。 - 接着剤の一次表面が研磨されている、請求項16に記載の集積回路チップ。
- 導電性バンプの高さが接着剤の厚さよりも大きい、請求項16に記載の集積回路チップ。
- 導電性バンプの丸い輪郭と接着剤の一次表面との間に距離ができるように導電性バンプの一部が接着剤の一次表面から外側に突出している、請求項16に記載の集積回路チップ。
- 複数の導電性バンプが設けられたパッシベーション面を有するバンプ側と、
回路基板のバンプ側を被覆する接着剤の層と、を含むウエハ形態の複数の集積回路チップであって、
接着剤が実質的にパッシベーション面と平行な一次表面を有し、導電性バンプが接着剤で被覆されていない露出したコンタクト領域を有し、導電性バンプの露出したコンタクト領域の輪郭が丸い複数の集積回路チップ。 - 接着剤の一次表面が研磨されている、請求項20に記載のウエハ形態の複数の集積回路チップ。
- 導電性バンプの高さが接着剤の厚さよりも大きい、請求項20に記載のウエハ形態の複数の集積回路チップ。
- 導電性バンプの丸い輪郭と接着剤の一次表面との間に距離ができるように導電性バンプの一部が接着剤の一次表面から外側に突出している、請求項20に記載のウエハ形態の複数の集積回路チップ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/690,600 US7170185B1 (en) | 1997-12-08 | 2000-10-17 | Solvent assisted burnishing of pre-underfilled solder bumped wafers for flipchip bonding |
US09/690,600 | 2000-10-17 | ||
PCT/US2001/002385 WO2002033750A1 (en) | 2000-10-17 | 2001-01-25 | Solvent assisted burnishing of pre-underfilled solder-bumped wafers for flipchip bonding |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004512684A true JP2004512684A (ja) | 2004-04-22 |
JP2004512684A5 JP2004512684A5 (ja) | 2008-02-28 |
JP5090610B2 JP5090610B2 (ja) | 2012-12-05 |
Family
ID=24773130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002537050A Expired - Fee Related JP5090610B2 (ja) | 2000-10-17 | 2001-01-25 | フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1327264A1 (ja) |
JP (1) | JP5090610B2 (ja) |
KR (1) | KR100801945B1 (ja) |
CN (1) | CN1270375C (ja) |
WO (1) | WO2002033750A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003092311A (ja) * | 2001-09-17 | 2003-03-28 | Nagase & Co Ltd | 突起電極付icチップの実装方法 |
JP2003092310A (ja) * | 2001-09-17 | 2003-03-28 | Nagase & Co Ltd | 封止樹脂付突起電極付icチップとその製造方法 |
JP2006140432A (ja) * | 2004-10-15 | 2006-06-01 | Nippon Steel Corp | ウェハレベルパッケージの製造方法 |
JP2007266451A (ja) * | 2006-03-29 | 2007-10-11 | Nippon Steel Chem Co Ltd | バンプを備えた半導体装置の製造方法 |
JP2010034601A (ja) * | 2009-11-16 | 2010-02-12 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2012039045A (ja) * | 2010-08-11 | 2012-02-23 | Nec Embedded Products Ltd | パッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050129977A1 (en) | 2003-12-12 | 2005-06-16 | General Electric Company | Method and apparatus for forming patterned coated films |
JP2005347356A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
DE102005046280B4 (de) | 2005-09-27 | 2007-11-08 | Infineon Technologies Ag | Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben |
DE102006009478A1 (de) * | 2006-02-27 | 2007-08-30 | Infineon Technologies Ag | Verfahren und Substrat zum Flip-Chip-Bonden und Halbleiterbauelement |
US7867793B2 (en) * | 2007-07-09 | 2011-01-11 | Koninklijke Philips Electronics N.V. | Substrate removal during LED formation |
JP5662855B2 (ja) * | 2011-03-25 | 2015-02-04 | 株式会社日立製作所 | プリント基板の製造装置および製造方法 |
US20160280977A1 (en) * | 2015-03-24 | 2016-09-29 | IFS Industries Inc. | Two-Part Urethane Adhesive |
US10163847B2 (en) * | 2017-03-03 | 2018-12-25 | Tdk Corporation | Method for producing semiconductor package |
JP7382708B2 (ja) * | 2018-06-29 | 2023-11-17 | リンテック株式会社 | 実装方法 |
US11404600B2 (en) | 2019-06-11 | 2022-08-02 | Meta Platforms Technologies, Llc | Display device and its process for curing post-applied underfill material and bonding packaging contacts via pulsed lasers |
US11575069B2 (en) | 2019-06-11 | 2023-02-07 | Meta Platforms Technologies, Llc | Employing deformable contacts and pre-applied underfill for bonding LED devices via lasers |
CN115938963B (zh) * | 2023-03-13 | 2023-05-23 | 深圳市光为光通信科技有限公司 | 一种基于硅基光电子集成芯片的光电共封装方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03108210A (ja) * | 1989-09-21 | 1991-05-08 | Hitachi Chem Co Ltd | 異方導電性樹脂フィルム成形物の製造方法 |
JPH09237806A (ja) * | 1996-02-28 | 1997-09-09 | Toshiba Corp | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 |
JPH09330992A (ja) * | 1996-06-10 | 1997-12-22 | Ricoh Co Ltd | 半導体装置実装体とその製造方法 |
JPH1079362A (ja) * | 1996-07-12 | 1998-03-24 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法 |
JPH10242211A (ja) * | 1996-12-24 | 1998-09-11 | Nitto Denko Corp | 半導体装置の製法 |
JPH11274241A (ja) * | 1998-03-26 | 1999-10-08 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP2000040711A (ja) * | 1998-07-23 | 2000-02-08 | Sony Corp | 樹脂封止型半導体装置とその製造方法 |
JP2000077472A (ja) * | 1998-09-01 | 2000-03-14 | Hitachi Chem Co Ltd | 半導体装置 |
JP2000173954A (ja) * | 1998-12-04 | 2000-06-23 | Disco Abrasive Syst Ltd | 半導体ウェーハの製造方法及び切削用ホイール |
JP2000223602A (ja) * | 1999-01-29 | 2000-08-11 | Motorola Japan Ltd | チップを基板に接合する構造およびその製造方法 |
JP2000243904A (ja) * | 1999-02-23 | 2000-09-08 | Rohm Co Ltd | チップ・オン・チップ構造の半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69217486T2 (de) * | 1991-04-10 | 1997-07-10 | Minnesota Mining & Mfg | Verfahren zur reinigung gestrichener harter oberflaechen mit reinigungsmitteln, die wenig fluechtige organische verbindungen enthalten |
US6260264B1 (en) * | 1997-12-08 | 2001-07-17 | 3M Innovative Properties Company | Methods for making z-axis electrical connections |
SG82001A1 (en) * | 1998-07-02 | 2001-07-24 | Nat Starch Chem Invest | Method of making an electronic component using reworkable underfill encapsulants |
-
2001
- 2001-01-25 CN CNB018173675A patent/CN1270375C/zh not_active Expired - Fee Related
- 2001-01-25 JP JP2002537050A patent/JP5090610B2/ja not_active Expired - Fee Related
- 2001-01-25 EP EP01906665A patent/EP1327264A1/en not_active Withdrawn
- 2001-01-25 WO PCT/US2001/002385 patent/WO2002033750A1/en active Application Filing
- 2001-01-25 KR KR1020037005262A patent/KR100801945B1/ko not_active IP Right Cessation
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03108210A (ja) * | 1989-09-21 | 1991-05-08 | Hitachi Chem Co Ltd | 異方導電性樹脂フィルム成形物の製造方法 |
JPH09237806A (ja) * | 1996-02-28 | 1997-09-09 | Toshiba Corp | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 |
JPH09330992A (ja) * | 1996-06-10 | 1997-12-22 | Ricoh Co Ltd | 半導体装置実装体とその製造方法 |
JPH1079362A (ja) * | 1996-07-12 | 1998-03-24 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法 |
JPH10242211A (ja) * | 1996-12-24 | 1998-09-11 | Nitto Denko Corp | 半導体装置の製法 |
JPH11274241A (ja) * | 1998-03-26 | 1999-10-08 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP2000040711A (ja) * | 1998-07-23 | 2000-02-08 | Sony Corp | 樹脂封止型半導体装置とその製造方法 |
JP2000077472A (ja) * | 1998-09-01 | 2000-03-14 | Hitachi Chem Co Ltd | 半導体装置 |
JP2000173954A (ja) * | 1998-12-04 | 2000-06-23 | Disco Abrasive Syst Ltd | 半導体ウェーハの製造方法及び切削用ホイール |
JP2000223602A (ja) * | 1999-01-29 | 2000-08-11 | Motorola Japan Ltd | チップを基板に接合する構造およびその製造方法 |
JP2000243904A (ja) * | 1999-02-23 | 2000-09-08 | Rohm Co Ltd | チップ・オン・チップ構造の半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003092311A (ja) * | 2001-09-17 | 2003-03-28 | Nagase & Co Ltd | 突起電極付icチップの実装方法 |
JP2003092310A (ja) * | 2001-09-17 | 2003-03-28 | Nagase & Co Ltd | 封止樹脂付突起電極付icチップとその製造方法 |
JP2006140432A (ja) * | 2004-10-15 | 2006-06-01 | Nippon Steel Corp | ウェハレベルパッケージの製造方法 |
JP2007266451A (ja) * | 2006-03-29 | 2007-10-11 | Nippon Steel Chem Co Ltd | バンプを備えた半導体装置の製造方法 |
JP2010034601A (ja) * | 2009-11-16 | 2010-02-12 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2012039045A (ja) * | 2010-08-11 | 2012-02-23 | Nec Embedded Products Ltd | パッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1470068A (zh) | 2004-01-21 |
EP1327264A1 (en) | 2003-07-16 |
KR100801945B1 (ko) | 2008-02-12 |
CN1270375C (zh) | 2006-08-16 |
JP5090610B2 (ja) | 2012-12-05 |
KR20030060913A (ko) | 2003-07-16 |
WO2002033750A1 (en) | 2002-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7170185B1 (en) | Solvent assisted burnishing of pre-underfilled solder bumped wafers for flipchip bonding | |
JP5090610B2 (ja) | フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング | |
US20070102827A1 (en) | Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding | |
US8034659B2 (en) | Production method of semiconductor device and bonding film | |
US7329598B2 (en) | Method of manufacturing a semiconductor device | |
JP4609617B2 (ja) | 半導体装置の実装方法及び実装構造体 | |
JP3507349B2 (ja) | 弾性重合体を含む半導体集積回路素子の製造方法 | |
US6861285B2 (en) | Flip chip underfill process | |
EP1134804A2 (en) | Thermally enhanced semiconductor carrier | |
JP3326382B2 (ja) | 半導体装置の製造方法 | |
JP2004072116A (ja) | 信頼可能なプラスチック・パッケージ・アタッチメント用ポリマー埋め込みはんだバンプ | |
US9202714B2 (en) | Methods for forming semiconductor device packages | |
JP2007036229A (ja) | アンダーフィルでコートされた半導体上のソルダーバンプを露出するための方法 | |
US6916684B2 (en) | Wafer-applied underfill process | |
US6936501B1 (en) | Semiconductor component and method of manufacture | |
US6605491B1 (en) | Method for bonding IC chips to substrates with non-conductive adhesive | |
JP4151136B2 (ja) | 基板および半導体装置とその製造方法 | |
CN1257545C (zh) | 制作电子封装的方法以及电子封装 | |
JP4073830B2 (ja) | 半導体チップ内蔵モジュールの製造方法 | |
JP6157206B2 (ja) | 積層構造体の製造方法 | |
JP2006156794A (ja) | 半導体装置の接合方法及び接合構造 | |
JP2000260817A (ja) | 半導体装置およびその製造方法 | |
JP2001185577A (ja) | 電子機器 | |
JP2003297977A (ja) | 電子部品の製造方法 | |
CN1277291C (zh) | 倒装芯片封装中制备凸块的工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110125 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |