JPH09237806A - 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 - Google Patents

半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法

Info

Publication number
JPH09237806A
JPH09237806A JP8041425A JP4142596A JPH09237806A JP H09237806 A JPH09237806 A JP H09237806A JP 8041425 A JP8041425 A JP 8041425A JP 4142596 A JP4142596 A JP 4142596A JP H09237806 A JPH09237806 A JP H09237806A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bump electrode
protective film
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8041425A
Other languages
English (en)
Other versions
JP3376203B2 (ja
Inventor
Yasuhiro Yamaji
泰弘 山地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04142596A priority Critical patent/JP3376203B2/ja
Priority to US08/807,816 priority patent/US5925936A/en
Publication of JPH09237806A publication Critical patent/JPH09237806A/ja
Priority to US09/304,633 priority patent/US6171887B1/en
Application granted granted Critical
Publication of JP3376203B2 publication Critical patent/JP3376203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置を実装基板にフェイスダウン接続
する際、耐熱疲労性等を確保するため、半導体チップと
実装基板との間の空隙に樹脂を充填するが、チップごと
に充填を行うので、コストがかかっていた。 【解決手段】 半導体チップ５の表面にリフロー時に溶
融可能な樹脂３が設けられ、接続用電極４の先端は樹脂
３と同一面に位置している。半導体チップ５を実装基板
６に実装し、リフローすると、樹脂３が溶融し、半導体
チップ５は実装基板に固着される。したがって、従来の
樹脂充填工程は不要になり、ウェハごとに保護膜の形成
を行うのでコストも低下する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法、及びこの半導体装置を用いた実装構造体とそ
の製造方法に係わり、特に実装基板にフェイスダウン接
続を行う半導体装置とその製造方法、及びこの半導体装
置を用いた実装構造体とその製造方法に関する。
【０００２】
【従来の技術】半導体チップを直接実装基板に実装する
従来の方法を、図８に示す。半導体ウェハまたは半導体
チップ５の図示せぬ電極上にバンプ電極２を形成する。
この半導体チップ５をフリップチップ接続技術を用いて
実装基板６の基板電極７にフェイスダウン接続を行う。
この後、耐熱疲労性や耐湿性等の信頼性の向上とともに
機械的保護を目的として、リフロー工程を経た後に、半
導体チップと実装基板との間の空隙に樹脂を充填する必
要があった。
【０００３】図９は、従来の他の実装方法を示すもので
ある。この例のように、半導体チップを半導体パッケー
ジ１５の形で実装する場合は、実装前に半導体チップ全
体を樹脂で封止するか、セラミック又は金属の外囲器内
に搭載し、その後基板実装を行っていた。
【０００４】
【発明が解決しようとする課題】半導体チップを直接基
板に実装する場合は、前述のように実装後さらに樹脂を
充填する工程が必要であり、アセンブリコストの上昇を
招いていた。また、半導体パッケージ内に半導体チップ
を封止してこれを基板に実装する場合は、パッケージを
用いることから実装部品が大型化し、その結果実装効率
の低下が生じていた。
【０００５】本発明は、上記課題に鑑み、通常のパッケ
ージ封止品程度の高信頼性を実現しながらベアチップ実
装程度の実装効率を有し、しかも全体の実装コストを低
減する半導体装置とその製造方法、及びこの半導体装置
を用いた実装構造体とその製造方法を提供することを目
的とする。
【０００６】
【課題を解決するための手段】本発明は、上記課題を解
決するため、半導体チップ上に設けられたバンプ電極
と、半導体チップの表面を被覆するとともに、バンプ電
極の上面を露出させ、半導体チップの実装時に溶融さ
れ、半導体チップを実装基板に固着するとともに封止す
る保護膜とを有する。
【０００７】また、本発明は、半導体ウェハの各半導体
チップ領域表面にバンプ電極を形成する工程と、バンプ
電極を含む半導体ウェハ表面全面に、バンプ電極を完全
に覆う厚さで、半導体チップの実装時に溶融され且つ半
導体チップを実装基板に固着するとともに封止する機能
を有する保護膜を塗布する工程と、バンプ電極が露出し
て接合上十分な面積になるまで、保護膜及びバンプ電極
を研削する工程と、半導体ウェハからダイシングにより
半導体チップを切り出す工程とを含む。
【０００８】さらに、本発明は、上記課題を解決するた
め、表面に接続端子が設けられ、且つ接続端子上に端子
接続用ロー材が設けられた実装基板と、実装基板上に対
向配置され、その対向面に端子接続用ロー材の溶融によ
り接続端子に接続されるバンプ電極が設けられ、且つバ
ンプ電極の上面を露出させて対向面を被覆する保護膜が
設けられた半導体チップとを備え、保護膜がロー材の溶
融時に溶融され、且つ半導体チップと実装基板とを互い
に固着するとともに封止してなる。
【０００９】また、本発明は、上記課題を解決するた
め、バンプ電極が形成された半導体チップ表面をバンプ
電極上面を露出させて保護膜で被覆した後、表面に接続
端子及び接続端子上に端子接続用ロー材が設けられた実
装基板上にバンプ電極を実装基板側に向けて半導体チッ
プを配置し、バンプ電極とロー材とを位置合わせする工
程と、その工程後、実装基板の端子接続用ロー材の融点
以上の温度で加熱し、バンプ電極と接続端子とを接続す
るとともに、保護膜を溶融させ、半導体チップと実装基
板とを互いに固着・封止する。
【００１０】
【発明の実施の形態】本発明について図面を参照して説
明する。図２及び図３は、本発明の第一の実施例を示す
ものである。まず、図２（ａ）に示すように、ウェハ状
態の半導体素子１の図示せぬ電極端子部上に例えばメッ
キ法又はその他の方法によって金属製のバンプ電極２を
形成する。バンプ電極材料としては、実装基板で半田接
続を行うのが容易な金属材料例えば、半田、金などを用
いる。
【００１１】次に、図２（ｂ）に示すように、熱可塑性
樹脂３を、スピンコートなどの方法を用いて、バンプ電
極２の上面表面を完全に覆う厚さで、ウェハ表面に塗布
する。この熱可塑性樹脂３のガラス転移温度は、基板実
装の際に端子接続用に用いる半田等のロー材の融点と同
等もしくはそれ以下である。
【００１２】その後、図２（ｃ）に示すように、ウェハ
の樹脂３が塗布された面をウェハ面と平行に研削する。
この際、樹脂３およびバンプ電極２を、バンプ電極２の
上面が露出し、バンプ電極２の露出面積が半田接合にお
いて十分な広さになるまで研削する。この結果、半導体
素子上に新たな接続用電極４が形成される。
【００１３】最後に、図３（ａ）に示すように、ウェハ
１に通常のダイシング工程を行い、図３（ｂ）に示すよ
うに一つ一つの半導体チップ５に切断分離する。以上の
工程によって本発明に係わる半導体チップ５が完成す
る。
【００１４】次に、上記半導体チップ５を、実装基板に
実装する工程を説明する。この実装工程は、通常の表面
実装パッケージ（ＱＦＰ：Quad Flat Package ，ＳＯ
Ｐ：Small Outline Package 等）の場合と同じである。
【００１５】図１（ａ）は、実装工程を示す。まず、基
板電極７上に印刷法等の技術により半田等のロー材８を
塗布する。その後、実装基板６上に本発明の上記半導体
チップ５をマウントする。この後、それらを高温の炉に
通し、ロー材８をリフローする。
【００１６】その結果、図１（ｂ）に示すように、基板
電極７と半導体チップ５の接続用電極４が接続される。
さらに、リフロー工程時、半導体チップ５の表面に塗布
された熱可塑性樹脂３が溶融し、この樹脂３によって半
導体チップ５を実装基板６に接着する。
【００１７】こうして、半導体チップ５を実装基板６上
に実装した実装構造体が形成される。上記実施例によれ
ば、半導体チップ５の表面に熱可塑性樹脂３を塗布する
とともに、接続用電極４の先端の高さを樹脂３の表面と
同一とする。そして、この半導体チップ５を実装基板６
に実装する際、接続用電極４を基板電極７に接続すると
ともに、樹脂３により半導体チップ５を実装基板６に接
着している。したがって、端子接続と同時に半導体チッ
プ５の封止も行うことができる。
【００１８】また、前述のように、従来例では通常、リ
フロー後に実装基板と半導体素子の間の空隙に樹脂を注
入していたが、本発明においてはこの工程が不要である
ため、実装が容易になる。
【００１９】また、本実施例において、ウェハの半導体
チップ領域にバンプ電極と保護膜を形成したが、あらか
じめダイシングによりウェハから半導体チップを切り出
し、その半導体チップにバンプ電極と保護膜を形成して
もよい。
【００２０】図４は、本発明の第２の実施例を示す。本
実施例は、ウェハ状態で塗布する樹脂材料が２層になっ
ていることを特徴とする。すなわち、ウェハ表面には、
先ず熱を加えても溶融しない熱硬化性樹脂１０が塗布さ
れ、その上に加熱により実装基板等と接合を行うことが
できる樹脂９が塗布される。本実施例の場合、リフロー
時、第１の実施例と異なり、実装基板と接合するごく限
られた部分の樹脂９しか溶融状態にならないため、接続
電極４の形状（高さ、径など）が樹脂の流動によって損
なわれることが少ない。また、第１の実施例と同様に半
田接続と封止が同時に行われることは当然である。な
お、この実施例において、樹脂に代えて接着シートを用
いることも可能である。
【００２１】図５は、本発明の第３の実施例を示すもの
である。本実施例は、バンプ電極を有するウェハ面側へ
のみ樹脂を塗布することにより生じるウェハの反りを防
止するため、ウェハの裏面にも樹脂層１１を形成するこ
とを特徴とする。この裏面樹脂１１は、熱可塑性樹脂で
も熱硬化性樹脂でもよい。熱可塑性の樹脂を用いた場合
は、リフロー時に樹脂が溶融・流動して半導体チップ５
の４つの側面を被う効果をさらに有する。
【００２２】図６は、本発明の第４の実施例を示すもの
である。本実施例は、ウェハをダイシングして個々の半
導体チップに分離した後、樹脂の塗布されていない裏面
と４つの側面に、ディッピング（浸漬）などの方法によ
って樹脂１２を塗布している。これによって、半導体チ
ップ５の耐湿性をさらに改善することが可能となる。
【００２３】図７は、本発明の第５の実施例を示す。本
実施例は、樹脂の塗布されていないウェハの裏面に金属
板１４を接着樹脂又はロー材１３によって接合し、この
ウェハをダイシングして個々の半導体チップに分離した
ものである。これにより、ウェハ及びパッケージの反り
を防止するとともに、半導体チップ５へ冷却器（ヒート
シンク）を接続することをが容易となる。
【００２４】なお、上記第１ないし第５の実施例では、
バンプ電極としてリフロー時に溶融する金属材料を用い
たが、リフロー時に溶融しない金属材料（金、高温半田
等）をバンプ電極として用いても、本発明の目的・効果
を達成できる。
【００２５】
【発明の効果】以上述べたように、本発明によれば、半
導体チップの表面に接続用電極と同一の厚みを有し、リ
フロー時に溶融する樹脂を設けている。したがって、半
導体チップを基板に実装しリフローすると、電極相互の
接合と同時に、樹脂によってチップが基板に固着され
る。よって、従来必要であった基板実装後の樹脂注入工
程が不要になり、コストダウンを図ることができる。
【００２６】また、従来のフリップチップ接続では、リ
フロー時にバンプ電極部が溶融してバンプの高さが減少
し、耐熱疲労の劣化や隣接バンプ間が短絡する可能性が
あったが、本発明においては、電極周囲の樹脂によりバ
ンプ電極が保護されているので、バンプ高さの制御性が
増し、電極相互の短絡が防止される。
【００２７】また、本発明においては、半導体の素子領
域が樹脂によって保護され、樹脂そのものがパッケージ
の機能を果たすため、半導体素子を搬送する時、ハンド
リングが容易であり、通常のパッケージ品と同等の取り
扱いが可能である。
【００２８】さらに、本発明の半導体装置は、チップサ
イズとほぼ同等の大きさであるため、表面実装パッケー
ジを用いた場合と比べると、パッケージの著しい小型化
が可能になる。
【００２９】また、通常は、封止までのアセンブリ工程
は個々の半導体装置ごとに行われるが、本発明において
は、ウェハ状態で封止できるため、アセンブリコストを
著しく低減できる。
【図面の簡単な説明】
【図１】本発明の半導体装置を実装する工程を示す図。
【図２】本発明の製造工程を示す図。
【図３】図２に続く本発明の製造工程を示す図。
【図４】本発明の第２の実施例を示す断面図。
【図５】本発明の第３の実施例を示す断面図。
【図６】本発明の第４の実施例を示す断面図。
【図７】本発明の第５の実施例を示す断面図。
【図８】従来のフリップチップ接続を示す図。
【図９】従来のパッケージ実装を示す図。
【符号の説明】
１…半導体ウェハ、 ２…バンプ電極、 ３…熱可塑性樹脂、 ４…接続用電極、 ５…半導体チップ、 ６…実装基板、 ７…基板電極、 ８…半田、 ９…接着樹脂又は接着シート、 １０…熱硬化性樹脂、 １１…裏面樹脂層、 １２…封止樹脂層、 １３…接着樹脂又はロー材、 １４…金属板、 １５…表面実装パッケージ。

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ上に設けられたバンプ電極
    と、 前記半導体チップの表面を被覆するとともに、前記バン
    プ電極の上面を露出させ、半導体チップの実装時に溶融
    され、半導体チップを実装基板に固着するとともに封止
    する保護膜とを有することを特徴とする半導体装置。
  2. 【請求項２】 前記保護膜は、熱可塑性樹脂であること
    を特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記熱可塑性樹脂は、そのガラス転移温
    度が、実装基板の端子接続用ロー材の融点と同等もしく
    はそれ以下であることを特徴とする請求項２記載の半導
    体装置。
  4. 【請求項４】 前記保護膜は、熱硬化性樹脂を下層と
    し、接着樹脂又は接着シートを上層とした２層構造であ
    ることを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 前記半導体チップは、その裏面を被覆す
    る樹脂層を有することを特徴とする請求項１記載の半導
    体装置。
  6. 【請求項６】 前記半導体チップは、その裏面及び側面
    を被覆する樹脂層を有することを特徴とする請求項１記
    載の半導体装置。
  7. 【請求項７】 前記半導体チップは、その裏面に樹脂層
    またはロー層を介して接合された金属板を有することを
    特徴とする半導体装置。
  8. 【請求項８】 半導体チップ表面にバンプ電極を形成す
    る工程と、 前記バンプ電極を含む半導体チップ表面に、前記バンプ
    電極を完全に覆う厚さで、半導体チップの実装時に溶融
    され且つ半導体チップを実装基板に固着するとともに封
    止する機能を有する保護膜を塗布する工程と、 前記バンプ電極が露出して接合上十分な面積になるま
    で、前記保護膜及びバンプ電極を研削する工程とを含む
    半導体装置の製造方法。
  9. 【請求項９】 半導体ウェハの各半導体チップ領域表面
    にバンプ電極を形成する工程と、 前記バンプ電極を含む半導体ウェハ表面全面に、前記バ
    ンプ電極を完全に覆う厚さで、半導体チップの実装時に
    溶融され且つ半導体チップを実装基板に固着するととも
    に封止する機能を有する保護膜を塗布する工程と、 前記バンプ電極が露出して接合上十分な面積になるま
    で、前記保護膜及びバンプ電極を研削する工程と、 前記半導体ウェハからダイシングにより半導体チップを
    切り出す工程とを含む半導体装置の製造方法。
  10. 【請求項１０】 前記保護膜は、熱可塑性樹脂であるこ
    とを特徴とする請求項８又は９に記載の半導体装置の製
    造方法。
  11. 【請求項１１】 前記熱可塑性樹脂は、そのガラス転移
    温度が、実装基板の端子接続用ロー材の融点と同等もし
    くはそれ以下であることを特徴とする請求項１０記載の
    半導体装置の製造方法。
  12. 【請求項１２】 前記保護膜は、熱硬化性樹脂を下層と
    し、接着樹脂又は接着シートを上層とした２層構造であ
    ることを特徴とする請求項８又は９に記載の半導体装置
    の製造方法。
  13. 【請求項１３】 半導体ウェハの各半導体チップ領域表
    面にバンプ電極を形成する工程と、 前記バンプ電極を含む半導体ウェハ表面全面に、前記バ
    ンプ電極を完全に覆う厚さで、半導体チップの実装時に
    溶融され且つ半導体チップを実装基板に固着するととも
    に封止する機能を有する保護膜を塗布する工程と、 前記半導体ウェハの裏面に樹脂層を塗布する工程と、 前記バンプ電極が露出して接合上十分な面積になるま
    で、前記保護膜及びバンプ電極を研削する工程と、 前記半導体ウェハからダイシングにより半導体チップを
    切り出す工程とを含む半導体装置の製造方法。
  14. 【請求項１４】 半導体ウェハの各半導体チップ領域表
    面にバンプ電極を形成する工程と、 前記バンプ電極を含む半導体ウェハ表面全面に、前記バ
    ンプ電極を完全に覆う厚さで、半導体チップの実装時に
    溶融され且つ半導体チップを実装基板に固着するととも
    に封止する機能を有する保護膜を塗布する工程と、 前記バンプ電極が露出して接合上十分な面積になるま
    で、前記保護膜及びバンプ電極を研削する工程と、 前記半導体ウェハからダイシングにより半導体チップを
    切り出す工程と、 前記半導体チップの前記保護膜が塗布されていない裏面
    および側面に樹脂層を塗布する工程とを含む半導体装置
    の製造方法。
  15. 【請求項１５】 表面に接続端子が設けられ、且つ前記
    接続端子上に端子接続用ロー材が設けられた実装基板
    と、 前記実装基板上に対向配置され、その対向面に前記端子
    接続用ロー材の溶融により前記接続端子に接続されるバ
    ンプ電極が設けられ、且つ前記バンプ電極の上面を露出
    させて前記対向面を被覆する保護膜が設けられた半導体
    チップとを備え、 前記保護膜が前記ロー材の溶融時に溶融され、且つ前記
    半導体チップと前記実装基板とを互いに固着するととも
    に封止してなることを特徴とする実装構造体。
  16. 【請求項１６】 バンプ電極が形成された半導体チップ
    表面を前記バンプ電極上面を露出させて保護膜で被覆し
    た後、表面に接続端子及び前記接続端子上に端子接続用
    ロー材が設けられた実装基板上に前記バンプ電極を前記
    実装基板側に向けて前記半導体チップを配置し、前記バ
    ンプ電極と前記ロー材とを位置合わせする工程と、 前記工程後、実装基板の端子接続用ロー材の融点以上の
    温度で加熱し、前記バンプ電極と前記接続端子とを接続
    するとともに、前記保護膜を溶融させ、前記半導体チッ
    プと前記実装基板とを互いに固着・封止する工程とを含
    む実装構造体の製造方法。
JP04142596A 1996-02-28 1996-02-28 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 Expired - Fee Related JP3376203B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04142596A JP3376203B2 (ja) 1996-02-28 1996-02-28 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US08/807,816 US5925936A (en) 1996-02-28 1997-02-26 Semiconductor device for face down bonding to a mounting substrate and a method of manufacturing the same
US09/304,633 US6171887B1 (en) 1996-02-28 1999-05-04 Semiconductor device for a face down bonding to a mounting substrate and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04142596A JP3376203B2 (ja) 1996-02-28 1996-02-28 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法

Publications (2)

Publication Number Publication Date
JPH09237806A true JPH09237806A (ja) 1997-09-09
JP3376203B2 JP3376203B2 (ja) 2003-02-10

Family

ID=12608016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04142596A Expired - Fee Related JP3376203B2 (ja) 1996-02-28 1996-02-28 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法

Country Status (2)

Country Link
US (2) US5925936A (ja)
JP (1) JP3376203B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297750A (ja) * 1998-04-08 1999-10-29 Matsushita Electron Corp 半導体装置およびその製造方法および半導体装置の実装方法
JP2000124354A (ja) * 1998-10-21 2000-04-28 Matsushita Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
US6590293B2 (en) 2001-01-26 2003-07-08 Matsushita Electric Industrial Co., Ltd. Electronic component, having projection electrodes and methods for manufacturing thereof
JP2004504723A (ja) * 2000-07-17 2004-02-12 インフィネオン　テクノロジーズ　アクチエンゲゼルシャフト 集積回路を備えた電子チップ部品およびその製造方法
JP2004512684A (ja) * 2000-10-17 2004-04-22 スリーエム　イノベイティブ　プロパティズ　カンパニー フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング
JP2005101507A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品実装体の製造方法及び電気光学装置の製造方法
US6975036B2 (en) 2002-04-01 2005-12-13 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump
JP2010062514A (ja) * 2008-09-03 2010-03-18 Ultratera Corp 粘着性保護層を有する半導体ウェハ
US7811835B2 (en) 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
US9299606B2 (en) 2013-11-29 2016-03-29 International Business Machines Corporation Fabricating pillar solder bump
JP2017191945A (ja) * 2017-05-25 2017-10-19 千住金属工業株式会社 金属核カラムの実装方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097099A (en) * 1995-10-20 2000-08-01 Texas Instruments Incorporated Electro-thermal nested die-attach design
US6023094A (en) 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
WO1999036957A1 (fr) * 1998-01-19 1999-07-22 Citizen Watch Co., Ltd. Boitier de semiconducteur
SE521415C2 (sv) * 1998-02-17 2003-10-28 Hans Goeran Evald Martin Metod för att framställa en gassensortillhörig detektor, samt en detektor framställd enligt metoden
JP3661444B2 (ja) 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6265246B1 (en) * 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
TW451436B (en) * 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
US6528393B2 (en) 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof
TW452873B (en) 2000-06-21 2001-09-01 Advanced Semiconductor Eng Manufacturing method of wafer scale semiconductor package structure
US6348399B1 (en) 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
US6527162B2 (en) * 2000-08-04 2003-03-04 Denso Corporation Connecting method and connecting structure of printed circuit boards
US20040022916A1 (en) * 2000-12-22 2004-02-05 Atwell William Alan Particulate-based ingredient delivery system
US6780682B2 (en) * 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
AU2002356147A1 (en) 2001-08-24 2003-03-10 Schott Glas Method for producing contacts and printed circuit packages
DE10141571B8 (de) * 2001-08-24 2005-05-25 Schott Ag Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
US20030132513A1 (en) * 2002-01-11 2003-07-17 Motorola, Inc. Semiconductor package device and method
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
TW569407B (en) * 2002-05-17 2004-01-01 Advanced Semiconductor Eng Wafer-level package with bump and method for manufacturing the same
US7358618B2 (en) * 2002-07-15 2008-04-15 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
DE10250541B9 (de) * 2002-10-29 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil mit Unterfüllstoffen aus Thermoplasten und Verfahren zu dessen Herstellung
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
EP1447844A3 (en) * 2003-02-11 2004-10-06 Axalto S.A. Reinforced semiconductor wafer
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
US6774497B1 (en) 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
US6978540B2 (en) * 2003-05-23 2005-12-27 National Starch And Chemical Investment Holding Corporation Method for pre-applied thermoplastic reinforcement of electronic components
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US20040238925A1 (en) * 2003-05-23 2004-12-02 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20060142424A1 (en) * 2003-05-23 2006-06-29 Jayesh Shah Foamable underfill encapsulant
US20040235996A1 (en) * 2003-05-23 2004-11-25 Jayesh Shah Foamable underfill encapsulant
US20040232530A1 (en) * 2003-05-23 2004-11-25 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US7004375B2 (en) * 2003-05-23 2006-02-28 National Starch And Chemical Investment Holding Corporation Pre-applied fluxing underfill composition having pressure sensitive adhesive properties
US20040245611A1 (en) * 2003-05-23 2004-12-09 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
TWI223422B (en) * 2003-07-24 2004-11-01 Advanced Semiconductor Eng Micromachine package and method for manufacturing the same
US7282375B1 (en) 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
JP4179312B2 (ja) * 2004-09-15 2008-11-12 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置
CN100447971C (zh) * 2004-09-15 2008-12-31 精工爱普生株式会社 半导体装置的安装方法、半导体装置及其安装结构
US20060177966A1 (en) * 2005-02-09 2006-08-10 Jayesh Shah Package or pre-applied foamable underfill for lead-free process
TWI303870B (en) * 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
US7871899B2 (en) * 2006-01-11 2011-01-18 Amkor Technology, Inc. Methods of forming back side layers for thinned wafers
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
DE102006019992A1 (de) * 2006-04-26 2007-07-12 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Flipchipkontakten und Verfahren zur Herstellung desselben
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
JP2009193233A (ja) * 2008-02-13 2009-08-27 Hitachi Displays Ltd タッチパネル付き表示装置
US7972904B2 (en) * 2009-04-14 2011-07-05 Powertech Technology Inc. Wafer level packaging method
JP2017204619A (ja) 2016-05-13 2017-11-16 キヤノン株式会社 モジュール、その製造方法および電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105446A (ja) 1988-10-13 1990-04-18 Nec Corp 混成集積回路
JPH02123757A (ja) 1988-11-02 1990-05-11 Hitachi Chem Co Ltd 高耐熱性樹脂封止半導体装置
JP3150351B2 (ja) * 1991-02-15 2001-03-26 株式会社東芝 電子装置及びその製造方法
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297750A (ja) * 1998-04-08 1999-10-29 Matsushita Electron Corp 半導体装置およびその製造方法および半導体装置の実装方法
JP2000124354A (ja) * 1998-10-21 2000-04-28 Matsushita Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
JP2004504723A (ja) * 2000-07-17 2004-02-12 インフィネオン　テクノロジーズ　アクチエンゲゼルシャフト 集積回路を備えた電子チップ部品およびその製造方法
JP2004512684A (ja) * 2000-10-17 2004-04-22 スリーエム　イノベイティブ　プロパティズ　カンパニー フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング
US6590293B2 (en) 2001-01-26 2003-07-08 Matsushita Electric Industrial Co., Ltd. Electronic component, having projection electrodes and methods for manufacturing thereof
US6975036B2 (en) 2002-04-01 2005-12-13 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump
US7579211B2 (en) 2002-04-01 2009-08-25 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump
JP2005101507A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品実装体の製造方法及び電気光学装置の製造方法
US7811835B2 (en) 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
US7816180B2 (en) 2004-08-05 2010-10-19 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base
JP2010062514A (ja) * 2008-09-03 2010-03-18 Ultratera Corp 粘着性保護層を有する半導体ウェハ
US9299606B2 (en) 2013-11-29 2016-03-29 International Business Machines Corporation Fabricating pillar solder bump
US9508594B2 (en) 2013-11-29 2016-11-29 International Business Machines Corporation Fabricating pillar solder bump
JP2017191945A (ja) * 2017-05-25 2017-10-19 千住金属工業株式会社 金属核カラムの実装方法
TWI655985B (zh) * 2017-05-25 2019-04-11 日商千住金屬工業股份有限公司 Metal core column assembly method

Also Published As

Publication number Publication date
US6171887B1 (en) 2001-01-09
JP3376203B2 (ja) 2003-02-10
US5925936A (en) 1999-07-20

Similar Documents

Publication Publication Date Title
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
EP0915505B1 (en) Semiconductor device package, manufacturing method thereof and circuit board therefor
JP3597754B2 (ja) 半導体装置及びその製造方法
US7598121B2 (en) Method of manufacturing a semiconductor device
US20060076665A1 (en) Package stack and manufacturing method thereof
JP2003133508A (ja) 半導体装置
JP2003007902A (ja) 電子部品の実装基板及び実装構造
US6064112A (en) Resin-molded semiconductor device having a lead on chip structure
KR20010051976A (ko) 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치
JP3547303B2 (ja) 半導体装置の製造方法
JP3892359B2 (ja) 半導体チップの実装方法
JP2002110856A (ja) 半導体装置の製造方法
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JPH11168116A (ja) 半導体チップ用電極バンプ
JP2002280401A (ja) 半導体装置およびその製造方法
JP2940491B2 (ja) マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPH05235091A (ja) フィルムキャリア半導体装置
JP3006957B2 (ja) 半導体装置の実装体
JPH0269945A (ja) 半導体装置及びその製造方法
JP2713879B2 (ja) 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ
JP2000100868A (ja) 半導体装置およびその製造方法
JPS60105241A (ja) 半導体素子用パツケ−ジ
JPH11307816A (ja) チップ型半導体のパッケージ構造および製造方法
JP3145892B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071129

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101129

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101129

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111129

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121129

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees