JP2000124354A - チップサイズパッケージ及びその製造方法 - Google Patents
チップサイズパッケージ及びその製造方法Info
- Publication number
- JP2000124354A JP2000124354A JP10299859A JP29985998A JP2000124354A JP 2000124354 A JP2000124354 A JP 2000124354A JP 10299859 A JP10299859 A JP 10299859A JP 29985998 A JP29985998 A JP 29985998A JP 2000124354 A JP2000124354 A JP 2000124354A
- Authority
- JP
- Japan
- Prior art keywords
- bump array
- insulating layer
- wiring pattern
- level
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 バンプアレイを複数階層構造とすることによ
り、バンプと配線パターンとの高精度な電気接続がで
き、バンプピッチ縮小とパンプ強度向上の両立ができ、
かつ量産性の高いチップサイズパッケージ及びその製造
方法を提供する。 【解決手段】 半導体チップ１上に第１階層のバンプア
レイ２及び絶縁層３が形成され、絶縁層３に第１階層の
バンプアレイ２が露出し、絶縁層３上の配線パターン４
上に第２階層のバンプアレイ５が形成され、第２階層の
バンプアレイ５と第１階層のバンプアレイ２とが電気接
続されている。絶縁層の材料を光透過性樹脂とすれば、
半導体チップは表向きで、フォトリソ法で光学的に位置
合わせしながら配線パターンを形成でき、バンプアレイ
と配線パターンとの高精度な位置合わせができる。第１
階層のバンプに比べて第２階層のバンプのサイズを大き
くすれば、バンプピッチ縮小とパンプ強度向上との両立
ができる。
り、バンプと配線パターンとの高精度な電気接続がで
き、バンプピッチ縮小とパンプ強度向上の両立ができ、
かつ量産性の高いチップサイズパッケージ及びその製造
方法を提供する。 【解決手段】 半導体チップ１上に第１階層のバンプア
レイ２及び絶縁層３が形成され、絶縁層３に第１階層の
バンプアレイ２が露出し、絶縁層３上の配線パターン４
上に第２階層のバンプアレイ５が形成され、第２階層の
バンプアレイ５と第１階層のバンプアレイ２とが電気接
続されている。絶縁層の材料を光透過性樹脂とすれば、
半導体チップは表向きで、フォトリソ法で光学的に位置
合わせしながら配線パターンを形成でき、バンプアレイ
と配線パターンとの高精度な位置合わせができる。第１
階層のバンプに比べて第２階層のバンプのサイズを大き
くすれば、バンプピッチ縮小とパンプ強度向上との両立
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを回
路基板に高密度で実装するためのチップサイズパッケー
ジ及びその製造方法に関するものである。
路基板に高密度で実装するためのチップサイズパッケー
ジ及びその製造方法に関するものである。
【０００２】
【従来の技術】半導体ＬＳＩの進展及び電子機器の小
型、高機能化の流れに伴って、ＬＳＩチップ及び一般電
子部品の高密度実装の要求が高まっている。昨今、表面
実装技術の飛躍的な進歩によって、ある程度こうした要
求は満たされてきているが、その要求される技術レベル
は更に高くなっている。高密度実装のための要素技術
は、パッケージを含めた実装部品の小型化、接続端子の
緻密化、回路パターンの緻密化、及び放熱技術等であ
る。
型、高機能化の流れに伴って、ＬＳＩチップ及び一般電
子部品の高密度実装の要求が高まっている。昨今、表面
実装技術の飛躍的な進歩によって、ある程度こうした要
求は満たされてきているが、その要求される技術レベル
は更に高くなっている。高密度実装のための要素技術
は、パッケージを含めた実装部品の小型化、接続端子の
緻密化、回路パターンの緻密化、及び放熱技術等であ
る。
【０００３】特に半導体ＬＳＩの進展は著しく、パッケ
ージの面から見ると、ＤＩＬパッケジからＱＦＰパッケ
ージ、チップサイズパッケージ(以下、「ＣＳＰ」とい
う。)へと小型化へ向けて進展している。
ージの面から見ると、ＤＩＬパッケジからＱＦＰパッケ
ージ、チップサイズパッケージ(以下、「ＣＳＰ」とい
う。)へと小型化へ向けて進展している。
【０００４】ＣＳＰは、半導体チップと実質的に同一の
サイズであり、各種のタイプが開発され、実用化が展開
されている。ＣＳＰの開発においては、半導体チップを
保護しつつ、半導体チップ上の電極パッドから如何にし
てコンパクトに外部回路基板との接続端子を引き出すか
が課題である。
サイズであり、各種のタイプが開発され、実用化が展開
されている。ＣＳＰの開発においては、半導体チップを
保護しつつ、半導体チップ上の電極パッドから如何にし
てコンパクトに外部回路基板との接続端子を引き出すか
が課題である。
【０００５】各種構造のＣＳＰが開発されているが、特
開平６−２２４２５９号公報に提案されているＣＳＰの
断面図を図８に示す。本図に示したＣＳＰは、半導体チ
ップ１、半導体チップ１に設けた接続用バンプ１２、キ
ャリア基板１３を備えている。
開平６−２２４２５９号公報に提案されているＣＳＰの
断面図を図８に示す。本図に示したＣＳＰは、半導体チ
ップ１、半導体チップ１に設けた接続用バンプ１２、キ
ャリア基板１３を備えている。
【０００６】キャリア基板１３は、絶縁層１４、配線層
１５、層間接続用ビア１６、チップ側電極１７、及び外
部接続用端子１８を備えている。
１５、層間接続用ビア１６、チップ側電極１７、及び外
部接続用端子１８を備えている。
【０００７】半導体チップ１側のキャリア基板１３の表
面側における平面図を図９（ａ）に、その裏面側におけ
る平面図を図９（ｂ）に示す。半導体チップ１とキャリ
ア基板１３との間では、図９（ａ）に示すように周辺の
４辺に沿ってチップ側電極１７が高密度で配列されてい
る。各チップ側電極１７は、図８に示すように半導体チ
ップ１に設けた接続用バンプ１２に接続されている。
面側における平面図を図９（ａ）に、その裏面側におけ
る平面図を図９（ｂ）に示す。半導体チップ１とキャリ
ア基板１３との間では、図９（ａ）に示すように周辺の
４辺に沿ってチップ側電極１７が高密度で配列されてい
る。各チップ側電極１７は、図８に示すように半導体チ
ップ１に設けた接続用バンプ１２に接続されている。
【０００８】また、図９（ｂ）に示すように、外部接続
用端子１８は面積当たりの接続端子数を最も多くできる
ように、キャリア基板１３の裏面に２次元グリッド状に
配置されている。すなわち、キャリア基板１３は、４辺
配列のパッド配列を２次元グリッド配列に変換し、パッ
ドピッチを拡大する働きをしている。
用端子１８は面積当たりの接続端子数を最も多くできる
ように、キャリア基板１３の裏面に２次元グリッド状に
配置されている。すなわち、キャリア基板１３は、４辺
配列のパッド配列を２次元グリッド配列に変換し、パッ
ドピッチを拡大する働きをしている。
【０００９】
【発明が解決しようとする課題】しかしながら、前記の
ような従来のＣＳＰは、以下のような問題があった。
ような従来のＣＳＰは、以下のような問題があった。
【００１０】(１)従来のＣＳＰは、半導体チップとキャ
リア基板とを張り付ける構造であり、この張り付けの際
には、半導体チップ上に形成した接続用バンプとキャリ
ア基板上に形成したチップ側電極とを位置合わせして電
気的に接続する必要がある。このため、電極パッドピッ
チが縮小化するにつれて、半導体チップ上の接続用バン
プとキャリア基板上のチップ側電極との接続には高い位
置精度が必要であった。
リア基板とを張り付ける構造であり、この張り付けの際
には、半導体チップ上に形成した接続用バンプとキャリ
ア基板上に形成したチップ側電極とを位置合わせして電
気的に接続する必要がある。このため、電極パッドピッ
チが縮小化するにつれて、半導体チップ上の接続用バン
プとキャリア基板上のチップ側電極との接続には高い位
置精度が必要であった。
【００１１】(２)フリップチップ方式では半導体チップ
を裏向けにして張り合わせる必要があり、バンプ位置、
電極位置が目視できないために、その位置合わせが極め
て難しかった。このため、側面に設けた位置基準を用い
た位置合わせにより張り合わせが行われているが、半導
体チップ及びキャリア基板の位置基準のずれ、位置合わ
せミスが発生すると致命的な問題となり、実装歩留まり
が低下していた。
を裏向けにして張り合わせる必要があり、バンプ位置、
電極位置が目視できないために、その位置合わせが極め
て難しかった。このため、側面に設けた位置基準を用い
た位置合わせにより張り合わせが行われているが、半導
体チップ及びキャリア基板の位置基準のずれ、位置合わ
せミスが発生すると致命的な問題となり、実装歩留まり
が低下していた。
【００１２】(３)従来のＣＳＰでは、半導体チップと実
装基板との熱膨張の差によって生ずるせん断応力を、バ
ンプを高くすることにより緩和、吸収している。しかし
ながら、実用上、バンプの高さはそのバンプ形成プロセ
スから可能なアスペクト比で決まり、パッドピッチの縮
小化に伴って、その高さも低くせざるを得ない。このた
め、前記のような熱膨張の差によるせん断応力を緩和、
吸収し得る十分な高さのバンプを形成することが困難で
あった。
装基板との熱膨張の差によって生ずるせん断応力を、バ
ンプを高くすることにより緩和、吸収している。しかし
ながら、実用上、バンプの高さはそのバンプ形成プロセ
スから可能なアスペクト比で決まり、パッドピッチの縮
小化に伴って、その高さも低くせざるを得ない。このた
め、前記のような熱膨張の差によるせん断応力を緩和、
吸収し得る十分な高さのバンプを形成することが困難で
あった。
【００１３】(４)パッドピッチの縮小に伴って、バンプ
の断面積を小さくする必要があり、バンプの断面積を小
さくするとバンプの機械的強度が低下し、回路基板への
実装に際してチップリペア耐性が低下してしまう。
の断面積を小さくする必要があり、バンプの断面積を小
さくするとバンプの機械的強度が低下し、回路基板への
実装に際してチップリペア耐性が低下してしまう。
【００１４】本発明は、前記のような従来の問題を解決
するものであり、バンプアレイを複数の階層構造とする
ことにより、半導体チップに形成したバンプと配線パタ
ーンとの高精度な電気接続ができ、バンプピッチの縮小
とパンプ強度向上との両立ができ、かつ量産性の高いＣ
ＳＰ及びその製造方法を提供することを目的とする。
するものであり、バンプアレイを複数の階層構造とする
ことにより、半導体チップに形成したバンプと配線パタ
ーンとの高精度な電気接続ができ、バンプピッチの縮小
とパンプ強度向上との両立ができ、かつ量産性の高いＣ
ＳＰ及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】前記目的を達成するため
に、本発明のチップサイズパッケージは、半導体チップ
上にバンプアレイが複数の階層に形成され、最下段の階
層のバンプアレイは、前記半導体チップの電極パッド上
に形成され、前記最下段の階層のバンプアレイより上階
層のバンプアレイは、絶縁層上に形成され、かつ前記各
上階層のバンプアレイ底部は、下側の階層のバンプアレ
イ頂部と配線パターンを介して電気的に接続されている
ことを特徴とする。
に、本発明のチップサイズパッケージは、半導体チップ
上にバンプアレイが複数の階層に形成され、最下段の階
層のバンプアレイは、前記半導体チップの電極パッド上
に形成され、前記最下段の階層のバンプアレイより上階
層のバンプアレイは、絶縁層上に形成され、かつ前記各
上階層のバンプアレイ底部は、下側の階層のバンプアレ
イ頂部と配線パターンを介して電気的に接続されている
ことを特徴とする。
【００１６】前記のようなチップサイズパッケージによ
れば、バンプアレイを複数の階層構造としているので、
必然的にバンプ全体の高さが高くなり、チップサイズパ
ッケージと回路基板との熱膨張の差によるせん断応力を
緩和、軽減でき信頼性が向上する。さらに、配線層をよ
り多層にできるので、外部接続用のバンプアレイの配列
自由度を増大でき、より多ピンのチップサイズパッケー
ジが可能になる。
れば、バンプアレイを複数の階層構造としているので、
必然的にバンプ全体の高さが高くなり、チップサイズパ
ッケージと回路基板との熱膨張の差によるせん断応力を
緩和、軽減でき信頼性が向上する。さらに、配線層をよ
り多層にできるので、外部接続用のバンプアレイの配列
自由度を増大でき、より多ピンのチップサイズパッケー
ジが可能になる。
【００１７】前記チップサイズパッケージにおいては、
前記バンプアレイが２つの階層に形成され、前記半導体
チップの電極パッド上に第１階層のバンプアレイが形成
され、前記半導体チップ上に表面が平坦化された前記絶
縁層が形成され、前記絶縁層の表面に前記第１階層のバ
ンプアレイの頂部が露出し、前記絶縁層上に前記配線パ
ターンが形成され、前記配線パターン上に第２階層のバ
ンプアレイが形成され、前記配線パターンを介して前記
第２階層のバンプアレイの底部と前記絶縁層の表面に露
出した前記第１階層のバンプアレイの頂部とが電気的に
接続されていることが好ましい。
前記バンプアレイが２つの階層に形成され、前記半導体
チップの電極パッド上に第１階層のバンプアレイが形成
され、前記半導体チップ上に表面が平坦化された前記絶
縁層が形成され、前記絶縁層の表面に前記第１階層のバ
ンプアレイの頂部が露出し、前記絶縁層上に前記配線パ
ターンが形成され、前記配線パターン上に第２階層のバ
ンプアレイが形成され、前記配線パターンを介して前記
第２階層のバンプアレイの底部と前記絶縁層の表面に露
出した前記第１階層のバンプアレイの頂部とが電気的に
接続されていることが好ましい。
【００１８】また、前記第２階層のバンプアレイのバン
プ間ピッチが、前記第１階層のバンプアレイのバンプ間
ピッチより大きいことが好ましい。前記のようなチップ
サイズパッケージによれば、回路基板への実装を容易に
でき、実装歩留まりを向上させることができる。
プ間ピッチが、前記第１階層のバンプアレイのバンプ間
ピッチより大きいことが好ましい。前記のようなチップ
サイズパッケージによれば、回路基板への実装を容易に
でき、実装歩留まりを向上させることができる。
【００１９】また、前記第２階層のバンプアレイがグリ
ッド状に配列されていることが好ましい。前記のような
チップサイズパッケージによれば、面積当たりのバンプ
数を最も多くできる。
ッド状に配列されていることが好ましい。前記のような
チップサイズパッケージによれば、面積当たりのバンプ
数を最も多くできる。
【００２０】また、前記第２階層のバンプアレイの各バ
ンプは、前記第１階層のバンプアレイの各バンプより、
断面積が大きく、かつ高さが高いことが好ましい。前記
のように、第１階層のバンプに比べて第２階層のバンプ
のサイズを大きくすることにより、回路基板との接続用
の第２階層のバンプ強度が増大し、チップのリペア耐性
が向上する。すなわち、第１階層のバンプのサイズを小
さくすることによるバンプピッチの縮小化と、第２階層
のバンプのサイズを大きくすることによるバンプ強度向
上とを両立させることができる。
ンプは、前記第１階層のバンプアレイの各バンプより、
断面積が大きく、かつ高さが高いことが好ましい。前記
のように、第１階層のバンプに比べて第２階層のバンプ
のサイズを大きくすることにより、回路基板との接続用
の第２階層のバンプ強度が増大し、チップのリペア耐性
が向上する。すなわち、第１階層のバンプのサイズを小
さくすることによるバンプピッチの縮小化と、第２階層
のバンプのサイズを大きくすることによるバンプ強度向
上とを両立させることができる。
【００２１】また、前記半導体チップの表面及び側面上
に前記絶縁層が形成されていることが好ましい。前記の
ようなチップサイズパッケージによれば、力学的衝撃又
は熱衝撃による半導体チップの欠けを防止できる。
に前記絶縁層が形成されていることが好ましい。前記の
ようなチップサイズパッケージによれば、力学的衝撃又
は熱衝撃による半導体チップの欠けを防止できる。
【００２２】また、前記半導体チップの平面形状と前記
絶縁層の平面形状とが、ほぼ同一であることが好まし
い。前記のようなチップサイズパッケージによれば、チ
ップサイズパッケージをウエハ単位で製造することがで
き、量産性を向上させることができる。
絶縁層の平面形状とが、ほぼ同一であることが好まし
い。前記のようなチップサイズパッケージによれば、チ
ップサイズパッケージをウエハ単位で製造することがで
き、量産性を向上させることができる。
【００２３】また、前記絶縁層の材料が、熱可塑性樹脂
であることが好ましい。熱可塑性樹脂を用いることによ
って更に熱膨張差による応力を緩和できる。
であることが好ましい。熱可塑性樹脂を用いることによ
って更に熱膨張差による応力を緩和できる。
【００２４】また、前記絶縁層の材料が、光透過性樹脂
であることが好ましい。光透過性樹脂を用いることによ
って、半導体チップは表向きで、フォトリソ法で光学的
に位置合わせしながら配線パターンを形成できるので、
バンプアレイ頂部と配線パターンとの位置合わせが高精
度にできる。
であることが好ましい。光透過性樹脂を用いることによ
って、半導体チップは表向きで、フォトリソ法で光学的
に位置合わせしながら配線パターンを形成できるので、
バンプアレイ頂部と配線パターンとの位置合わせが高精
度にできる。
【００２５】次に、本発明の第１番目のチップサイズパ
ッケージの製造方法は、半導体チップの電極パッド上に
第１階層のバンプアレイを形成する工程と、前記第１階
層のバンプアレイを絶縁性材料で埋め込んで絶縁層を形
成する工程と、前記絶縁層表面の研削又は研磨により、
前記第１階層のバンプアレイ表面を前記絶縁層表面に露
出させるとともに、前記絶縁層表面を平坦化させる工程
と、前記露出した第１階層のバンプアレイ表面に接続す
る配線パターンを形成する工程と、前記配線パターンを
ランドとして前記配線パターンに第２階層のバンプアレ
イを形成する工程とを備えたことを特徴とする。
ッケージの製造方法は、半導体チップの電極パッド上に
第１階層のバンプアレイを形成する工程と、前記第１階
層のバンプアレイを絶縁性材料で埋め込んで絶縁層を形
成する工程と、前記絶縁層表面の研削又は研磨により、
前記第１階層のバンプアレイ表面を前記絶縁層表面に露
出させるとともに、前記絶縁層表面を平坦化させる工程
と、前記露出した第１階層のバンプアレイ表面に接続す
る配線パターンを形成する工程と、前記配線パターンを
ランドとして前記配線パターンに第２階層のバンプアレ
イを形成する工程とを備えたことを特徴とする。
【００２６】前記のようなチップサイズパッケージの製
造方法によれば、半導体チップ上に複数階層のバンプア
レイを形成できる。また、絶縁層の形成工程、絶縁層の
平坦化工程、配線パターン形成工程、バンプアレイの形
成工程を繰り返すことにより、より多階層のバンプアレ
イを有するチップサイズパッケージを製造することがで
きる。
造方法によれば、半導体チップ上に複数階層のバンプア
レイを形成できる。また、絶縁層の形成工程、絶縁層の
平坦化工程、配線パターン形成工程、バンプアレイの形
成工程を繰り返すことにより、より多階層のバンプアレ
イを有するチップサイズパッケージを製造することがで
きる。
【００２７】前記第１番目のチップサイズパッケージの
製造方法においては、前記半導体チップのうち、少なく
とも前記第１階層のバンプアレイを含む面上に、熱可塑
性樹脂を浸積法又はコータ法により塗布することによ
り、前記第１階層のバンプアレイを熱可塑性樹脂に埋め
込んで、前記絶縁層を形成することが好ましい。
製造方法においては、前記半導体チップのうち、少なく
とも前記第１階層のバンプアレイを含む面上に、熱可塑
性樹脂を浸積法又はコータ法により塗布することによ
り、前記第１階層のバンプアレイを熱可塑性樹脂に埋め
込んで、前記絶縁層を形成することが好ましい。
【００２８】また、前記絶縁性材料として光透過性樹脂
を用い、前記平坦化された絶縁層表面及び前記露出した
第１階層のバンプアレイ表面上に、マスク合わせ用窓を
形成する複数の領域を除いて前記配線パターン形成用の
導電性金属膜を堆積し、前記導電性金属膜の表面にフォ
トレジストを塗布し、前記配線パターン用のフォトマス
ク上の合わせマークと、予め形成している前記半導体チ
ップ上のマスク合わせマークとを、前記マスク合わせ用
窓を通して合致させて露光し、前記フォトレジストの現
像と、前記導電性金属膜のエッチングとを行なうことに
より前記配線パターンを形成することが好ましい。
を用い、前記平坦化された絶縁層表面及び前記露出した
第１階層のバンプアレイ表面上に、マスク合わせ用窓を
形成する複数の領域を除いて前記配線パターン形成用の
導電性金属膜を堆積し、前記導電性金属膜の表面にフォ
トレジストを塗布し、前記配線パターン用のフォトマス
ク上の合わせマークと、予め形成している前記半導体チ
ップ上のマスク合わせマークとを、前記マスク合わせ用
窓を通して合致させて露光し、前記フォトレジストの現
像と、前記導電性金属膜のエッチングとを行なうことに
より前記配線パターンを形成することが好ましい。
【００２９】前記のような、チップサイズパッケージの
製造方法によれば、半導体チップは表向きで、フォトリ
ソ法で光学的に位置合わせしながら配線パターンを形成
できるので、第１階層のバンプアレイ頂部と配線パター
ンとの位置合わせが高精度にできる。
製造方法によれば、半導体チップは表向きで、フォトリ
ソ法で光学的に位置合わせしながら配線パターンを形成
できるので、第１階層のバンプアレイ頂部と配線パター
ンとの位置合わせが高精度にできる。
【００３０】次に、本発明の第２番目のチップサイズパ
ッケージの製造方法は、半導体ウエハ表面の電極パッド
上に第１階層のバンプアレイを形成する工程と、前記第
１階層のバンプアレイを絶縁性材料に埋め込んで絶縁層
を形成する工程と、前記絶縁層表面の研削又は研磨によ
り、前記第１階層のバンプアレイ表面を露出させるとと
もに、前記絶縁層表面を平坦化させる工程と、前記露出
した第１階層のバンプアレイ表面に接続する配線パター
ンを形成する工程と、前記配線パターンをランドとして
前記配線パターンに第２階層のバンプアレイを形成する
工程と、前記半導体ウエハを半導体チップ毎に切断する
工程とを備えたことを特徴とする。
ッケージの製造方法は、半導体ウエハ表面の電極パッド
上に第１階層のバンプアレイを形成する工程と、前記第
１階層のバンプアレイを絶縁性材料に埋め込んで絶縁層
を形成する工程と、前記絶縁層表面の研削又は研磨によ
り、前記第１階層のバンプアレイ表面を露出させるとと
もに、前記絶縁層表面を平坦化させる工程と、前記露出
した第１階層のバンプアレイ表面に接続する配線パター
ンを形成する工程と、前記配線パターンをランドとして
前記配線パターンに第２階層のバンプアレイを形成する
工程と、前記半導体ウエハを半導体チップ毎に切断する
工程とを備えたことを特徴とする。
【００３１】前記のような、チップサイズパッケージの
製造方法によれば、多階層のバンプアレイを有するチッ
プサイズパッケージをウエハ単位で製造することがで
き、量産性を向上させることができる。
製造方法によれば、多階層のバンプアレイを有するチッ
プサイズパッケージをウエハ単位で製造することがで
き、量産性を向上させることができる。
【００３２】次に、本発明の第３番目のチップサイズパ
ッケージの製造方法は、半導体ウエハ表面の電極パッド
上に第１階層のバンプアレイを形成する工程と、前記半
導体ウエハの裏面にシートを張り付ける工程と、切断刃
により前記シートを残して、前記半導体ウエハをチップ
毎に切断する工程と、前記第１階層のバンプアレイ及び
前記切断により形成された切断溝とを絶縁性材料に埋め
込んで絶縁層を形成する工程と、前記絶縁層表面の研削
又は研磨により、前記第１階層のバンプアレイ表面を露
出させるとともに、前記絶縁層表面を平坦化させる工程
と、前記露出した第１階層のバンプアレイ表面に接続す
る配線パターンを形成する工程と、前記配線パターンを
ランドとして前記配線パターンに第２階層のバンプアレ
イを形成する工程と、前記切断刃より薄い刃で前記半導
体ウエハをチップ毎に再度切断する工程とを備えたこと
を特徴とする。
ッケージの製造方法は、半導体ウエハ表面の電極パッド
上に第１階層のバンプアレイを形成する工程と、前記半
導体ウエハの裏面にシートを張り付ける工程と、切断刃
により前記シートを残して、前記半導体ウエハをチップ
毎に切断する工程と、前記第１階層のバンプアレイ及び
前記切断により形成された切断溝とを絶縁性材料に埋め
込んで絶縁層を形成する工程と、前記絶縁層表面の研削
又は研磨により、前記第１階層のバンプアレイ表面を露
出させるとともに、前記絶縁層表面を平坦化させる工程
と、前記露出した第１階層のバンプアレイ表面に接続す
る配線パターンを形成する工程と、前記配線パターンを
ランドとして前記配線パターンに第２階層のバンプアレ
イを形成する工程と、前記切断刃より薄い刃で前記半導
体ウエハをチップ毎に再度切断する工程とを備えたこと
を特徴とする。
【００３３】前記のような、チップサイズパッケージの
製造方法によれば、多階層のバンプアレイを有するチッ
プサイズパッケージをウエハ単位で製造でき、量産性を
向上できるとともに、半導体チップの側面にも絶縁層を
形成できるので、力学的衝撃又は熱衝撃による半導体チ
ップの欠けを防止できる。
製造方法によれば、多階層のバンプアレイを有するチッ
プサイズパッケージをウエハ単位で製造でき、量産性を
向上できるとともに、半導体チップの側面にも絶縁層を
形成できるので、力学的衝撃又は熱衝撃による半導体チ
ップの欠けを防止できる。
【００３４】前記第２番目、第３番目のチップサイズパ
ッケージの製造方法においては、前記半導体ウエハのう
ち、前記第１階層のバンプアレイを含む面上に、熱可塑
性樹脂を浸積法又はコータ法により塗布することによ
り、前記第１階層のバンプアレイを熱可塑性樹脂に埋め
込んで、前記絶縁層を形成することが好ましい。
ッケージの製造方法においては、前記半導体ウエハのう
ち、前記第１階層のバンプアレイを含む面上に、熱可塑
性樹脂を浸積法又はコータ法により塗布することによ
り、前記第１階層のバンプアレイを熱可塑性樹脂に埋め
込んで、前記絶縁層を形成することが好ましい。
【００３５】また、前記半導体ウエハのうち、前記第１
階層のバンプアレイを含む面上に、熱可塑性樹脂のシー
トを張り付け、前記シートの軟化温度以上の温度で熱圧
縮することにより、前記第１階層のバンプアレイを熱可
塑性樹脂に埋め込んで、前記絶縁層を形成することが好
ましい。前記のようにシートを用いる製造方法は、バン
プの高さが比較的低い場合に適している。
階層のバンプアレイを含む面上に、熱可塑性樹脂のシー
トを張り付け、前記シートの軟化温度以上の温度で熱圧
縮することにより、前記第１階層のバンプアレイを熱可
塑性樹脂に埋め込んで、前記絶縁層を形成することが好
ましい。前記のようにシートを用いる製造方法は、バン
プの高さが比較的低い場合に適している。
【００３６】また、前記絶縁性材料として光透過性樹脂
を用い、前記平坦化された絶縁層表面及び前記露出した
第１階層のバンプアレイ表面上に、マスク合わせ用窓を
形成する複数の領域を除いて前記配線パターン形成用の
導電性金属膜を堆積し、前記導電性金属膜の表面にフォ
トレジストを塗布し、配線パターン用のフォトマスク上
の合わせマークと、予め形成している前記半導体ウエハ
上のマスク合わせマークとを、前記マスク合わせ用窓を
通して合致させて露光し、前記フォトレジストの現像
と、前記導電性金属膜とのエッチングを行なうことによ
り前記配線パターンを形成することが好ましい。
を用い、前記平坦化された絶縁層表面及び前記露出した
第１階層のバンプアレイ表面上に、マスク合わせ用窓を
形成する複数の領域を除いて前記配線パターン形成用の
導電性金属膜を堆積し、前記導電性金属膜の表面にフォ
トレジストを塗布し、配線パターン用のフォトマスク上
の合わせマークと、予め形成している前記半導体ウエハ
上のマスク合わせマークとを、前記マスク合わせ用窓を
通して合致させて露光し、前記フォトレジストの現像
と、前記導電性金属膜とのエッチングを行なうことによ
り前記配線パターンを形成することが好ましい。
【００３７】前記のような、チップサイズパッケージの
製造方法によれば、半導体チップは表向きで、フォトリ
ソ法で光学的に位置合わせしながら配線パターンを形成
できるので、第１階層のバンプアレイ頂部と配線パター
ンとの位置合わせが高精度にできる。
製造方法によれば、半導体チップは表向きで、フォトリ
ソ法で光学的に位置合わせしながら配線パターンを形成
できるので、第１階層のバンプアレイ頂部と配線パター
ンとの位置合わせが高精度にできる。
【００３８】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００３９】（実施の形態１）図１（ａ）は、本発明の
実施形態１に係るＣＳＰの平面図で、図１（ｂ）は、図
１（ａ）のI−I線における断面図である。半導体チップ
１表面の電極パッド上に、導電性金属又は導電性ペース
トの第１階層のバンプアレイ２が形成されている。
実施形態１に係るＣＳＰの平面図で、図１（ｂ）は、図
１（ａ）のI−I線における断面図である。半導体チップ
１表面の電極パッド上に、導電性金属又は導電性ペース
トの第１階層のバンプアレイ２が形成されている。
【００４０】半導体チップ１及び第１階層のバンプアレ
イ２は絶縁性樹脂３によってモールドされている。絶縁
性樹脂３の表面は平坦化され、かつ第１階層のバンプア
レイ２の頂部は絶縁性樹脂３の表面に露出している。
イ２は絶縁性樹脂３によってモールドされている。絶縁
性樹脂３の表面は平坦化され、かつ第１階層のバンプア
レイ２の頂部は絶縁性樹脂３の表面に露出している。
【００４１】絶縁性樹脂３の平坦化面には、蒸着又はメ
ッキ等の方法で導電性金属膜を堆積した後、フォトリソ
法で所望の配線パターン４が形成されている。配線パタ
ーン４の一端は、第１階層のバンプアレイ２に電気的に
接続され、他端には後に説明する第２バンプアレイ５の
ためのランドが形成されている。
ッキ等の方法で導電性金属膜を堆積した後、フォトリソ
法で所望の配線パターン４が形成されている。配線パタ
ーン４の一端は、第１階層のバンプアレイ２に電気的に
接続され、他端には後に説明する第２バンプアレイ５の
ためのランドが形成されている。
【００４２】第１階層のバンプアレイ２はバンプとして
の機能に合わせ、半導体チップ１上の電極パッドと配線
パターン４との層間接続のための、ビアの働きをしてい
る。埋め込み用の絶縁性樹脂３として光透過性樹脂(透
明樹脂)を用い、光学的なマスク合わせをすることによ
って、高密度の第１階層のバンプアレイ２と配線パター
ン４との間の高精度な位置合わせが可能になる。その結
果、第１階層のバンプ２の頂部に配線パターン４を高精
度で接続することができる。
の機能に合わせ、半導体チップ１上の電極パッドと配線
パターン４との層間接続のための、ビアの働きをしてい
る。埋め込み用の絶縁性樹脂３として光透過性樹脂(透
明樹脂)を用い、光学的なマスク合わせをすることによ
って、高密度の第１階層のバンプアレイ２と配線パター
ン４との間の高精度な位置合わせが可能になる。その結
果、第１階層のバンプ２の頂部に配線パターン４を高精
度で接続することができる。
【００４３】第２階層のバンプアレイ５は、配線パター
ン４のランド上に形成されている。図１(ａ)では、簡略
化のため、２辺分についての第２階層のバンプアレイ５
の図示を省略している。第２階層のバンプアレイ５は第
１階層のバンプアレイ２と比較して、バンプ間ピッチが
拡大するように配置されている。第１階層のバンプアレ
イ２のバンプと第２階層のバンプアレイ５のバンプとの
うち、対応するバンプ同士が配線パターン４で電気的に
接続されている。
ン４のランド上に形成されている。図１(ａ)では、簡略
化のため、２辺分についての第２階層のバンプアレイ５
の図示を省略している。第２階層のバンプアレイ５は第
１階層のバンプアレイ２と比較して、バンプ間ピッチが
拡大するように配置されている。第１階層のバンプアレ
イ２のバンプと第２階層のバンプアレイ５のバンプとの
うち、対応するバンプ同士が配線パターン４で電気的に
接続されている。
【００４４】このようなバンプ配置によって、半導体チ
ップ１表面に４辺配置された電極パッド列の小さなパッ
ドピッチが第２階層のバンプアレイ５の大きなパッドピ
ッチに拡大できることになり、実装工程に求められる位
置合わせ精度が大幅に緩和される。
ップ１表面に４辺配置された電極パッド列の小さなパッ
ドピッチが第２階層のバンプアレイ５の大きなパッドピ
ッチに拡大できることになり、実装工程に求められる位
置合わせ精度が大幅に緩和される。
【００４５】また、高い配列密度が求められる半導体チ
ップ１表面の電極パッドには比較的小さく、かつ高さの
低い第１階層のバンプアレイ２を形成し、第１階層のバ
ンプアレイ２の配列密度よりもバンプの強度、高さが必
要とされる回路基板との接続用のバンプには断面積が比
較的大きく、かつ高さの高い第２階層のバンプアレイ５
を形成している。
ップ１表面の電極パッドには比較的小さく、かつ高さの
低い第１階層のバンプアレイ２を形成し、第１階層のバ
ンプアレイ２の配列密度よりもバンプの強度、高さが必
要とされる回路基板との接続用のバンプには断面積が比
較的大きく、かつ高さの高い第２階層のバンプアレイ５
を形成している。
【００４６】このように第１と第２の２階層のバンプ構
成にすることにより、それぞれのバンプを適切なバンプ
サイズに設定でき、ＣＳＰの電極接続の高精度化と回路
基板への実装性向上との両立が可能になる。
成にすることにより、それぞれのバンプを適切なバンプ
サイズに設定でき、ＣＳＰの電極接続の高精度化と回路
基板への実装性向上との両立が可能になる。
【００４７】一般に、半導体チップと回路基板との間に
は、その構成材料の違いから熱膨張係数にかなり大きな
差がある。このため、ＣＳＰにおいても半導体チップと
回路基板との間の熱膨張係数に大きな差がある場合に
は、熱サイクルテストを行えば、バンプ部にせん断応力
が加わり電気的接続が破壊され、信頼性が低下すること
になる。このようなせん断応力による接続破壊を軽減す
るためには、バンプを高くして応力の集中を避けること
が効果的である。
は、その構成材料の違いから熱膨張係数にかなり大きな
差がある。このため、ＣＳＰにおいても半導体チップと
回路基板との間の熱膨張係数に大きな差がある場合に
は、熱サイクルテストを行えば、バンプ部にせん断応力
が加わり電気的接続が破壊され、信頼性が低下すること
になる。このようなせん断応力による接続破壊を軽減す
るためには、バンプを高くして応力の集中を避けること
が効果的である。
【００４８】本実施形態では第１と第２の２階層構造の
バンプになっているために、従来のＣＳＰに比べてバン
プの高さが高くなり、せん断応力の低減効果は大きく、
熱サイクルテストでの信頼性が大幅に向上する。さら
に、埋め込み用の絶縁性樹脂として熱可塑性樹脂を用い
れば、第１階層のバンプアレイ２に加わる熱応力による
歪みが大幅に緩和され、信頼性が向上する。
バンプになっているために、従来のＣＳＰに比べてバン
プの高さが高くなり、せん断応力の低減効果は大きく、
熱サイクルテストでの信頼性が大幅に向上する。さら
に、埋め込み用の絶縁性樹脂として熱可塑性樹脂を用い
れば、第１階層のバンプアレイ２に加わる熱応力による
歪みが大幅に緩和され、信頼性が向上する。
【００４９】以上、２階層のバンプアレイの構成につい
て説明したが、さらに絶縁性樹脂の埋め込み、研削又は
研磨、及び配線パターンの形成を行い、バンプアレイ形
成を積み重ねることにより、より多段のバンプ階層を有
するチップサイズパッケージを製造することができる。
て説明したが、さらに絶縁性樹脂の埋め込み、研削又は
研磨、及び配線パターンの形成を行い、バンプアレイ形
成を積み重ねることにより、より多段のバンプ階層を有
するチップサイズパッケージを製造することができる。
【００５０】バンプ階層をより多段にした構成では工程
が複雑になるが、配線層がより多層になるため外部接続
用のバンプアレイの配列自由度を増大できるので、より
多ピンのＣＳＰを製造することが可能になる。
が複雑になるが、配線層がより多層になるため外部接続
用のバンプアレイの配列自由度を増大できるので、より
多ピンのＣＳＰを製造することが可能になる。
【００５１】以下、図２（ａ）〜（ｅ）を参照しなが
ら、本実施形態１に係るＣＳＰの製造方法について説明
する。図２（ａ）に示したように、半導体チップ１の各
電極パッド上に、導電性金属の第１階層のバンプアレイ
２を形成する。この形成には、スタッドバンプ法、選択
的メッキ法、導電ペースト印刷法、又は半田ボール法等
を用いる。
ら、本実施形態１に係るＣＳＰの製造方法について説明
する。図２（ａ）に示したように、半導体チップ１の各
電極パッド上に、導電性金属の第１階層のバンプアレイ
２を形成する。この形成には、スタッドバンプ法、選択
的メッキ法、導電ペースト印刷法、又は半田ボール法等
を用いる。
【００５２】次に、図２（ｂ）に示したように、半導体
チップ１を、第１階層のバンプアレイ２全体が浸かる程
度の深さの容器６に入れ、容器６内に光透過性の絶縁性
樹脂３を第１階層のバンプ２全体が浸かるまで注入す
る。その後、絶縁性樹脂３の硬化温度まで加熱すること
により絶縁性樹脂３を硬化させる。
チップ１を、第１階層のバンプアレイ２全体が浸かる程
度の深さの容器６に入れ、容器６内に光透過性の絶縁性
樹脂３を第１階層のバンプ２全体が浸かるまで注入す
る。その後、絶縁性樹脂３の硬化温度まで加熱すること
により絶縁性樹脂３を硬化させる。
【００５３】絶縁性樹脂３の硬化後、絶縁性樹脂３によ
ってモールドされた半導体チップ１を容器６から取り出
す。この取り出しを容易にするためには、容器６の内壁
を樹脂に対して離型性のある材料で形成しておくこと、
又は容器６の内壁に離型剤を予め塗布しておくことが必
要である。
ってモールドされた半導体チップ１を容器６から取り出
す。この取り出しを容易にするためには、容器６の内壁
を樹脂に対して離型性のある材料で形成しておくこと、
又は容器６の内壁に離型剤を予め塗布しておくことが必
要である。
【００５４】次に、図２（ｃ）に示したように絶縁性樹
脂３によってモールドされた半導体チップ１の表面側の
絶縁性樹脂３を研削、又は研磨して、絶縁性樹脂３表面
を平坦化させるとともに、第１階層のバンプアレイ２の
頂部を露出させる。
脂３によってモールドされた半導体チップ１の表面側の
絶縁性樹脂３を研削、又は研磨して、絶縁性樹脂３表面
を平坦化させるとともに、第１階層のバンプアレイ２の
頂部を露出させる。
【００５５】絶縁性樹脂３表面の平坦化面に、マスク合
わせマーク７の周辺部を除く全面に蒸着法又はメッキ法
によって導電性金属膜を堆積した後、フォトレジストを
塗布する。図２（ｄ）に示したように、半導体チップ１
上のマスク合わせマーク７と配線パターン４用のマスク
（図示せず）上の合わせマークとを合致させた状態で露
光させ、フォトレジストの現像、導電性金属膜のエッチ
ングの工程を経て、第１階層のバンプアレイ２と接続さ
れた配線パターン４を形成する。
わせマーク７の周辺部を除く全面に蒸着法又はメッキ法
によって導電性金属膜を堆積した後、フォトレジストを
塗布する。図２（ｄ）に示したように、半導体チップ１
上のマスク合わせマーク７と配線パターン４用のマスク
（図示せず）上の合わせマークとを合致させた状態で露
光させ、フォトレジストの現像、導電性金属膜のエッチ
ングの工程を経て、第１階層のバンプアレイ２と接続さ
れた配線パターン４を形成する。
【００５６】この場合、埋め込み用の絶縁性樹脂３とし
て光透過性樹脂を用いているので、光学的なマスク合わ
せができ、高密度の第１階層のバンプアレイ２と配線パ
ターン４との間の高精度な位置合わせが可能になる。そ
の結果、第１階層のバンプ２の頂部に配線パターン４を
高精度で接続することができる。
て光透過性樹脂を用いているので、光学的なマスク合わ
せができ、高密度の第１階層のバンプアレイ２と配線パ
ターン４との間の高精度な位置合わせが可能になる。そ
の結果、第１階層のバンプ２の頂部に配線パターン４を
高精度で接続することができる。
【００５７】各配線パターン４の一端には、第１階層の
バンプアレイ２頂部が電気的に接続され、他端には次に
説明する第２階層のバンプアレイ５を形成するためのラ
ンドが形成されている。
バンプアレイ２頂部が電気的に接続され、他端には次に
説明する第２階層のバンプアレイ５を形成するためのラ
ンドが形成されている。
【００５８】図２（ｅ）に示したように、配線パターン
４の各ランド上に第２階層のバンプアレイ５を形成す
る。この形成には、スタッドバンプ法、選択的メッキ
法、導電ペースト印刷法、又は半田ボール法等を用い
る。以上のような工程を経て、ＣＳＰの製造は完成す
る。
４の各ランド上に第２階層のバンプアレイ５を形成す
る。この形成には、スタッドバンプ法、選択的メッキ
法、導電ペースト印刷法、又は半田ボール法等を用い
る。以上のような工程を経て、ＣＳＰの製造は完成す
る。
【００５９】（実施の形態２）図３（ａ）は実施形態２
に係るＣＳＰの平面図で、図３（ｂ）は図３（ａ）のII
−II線における断面図である。
に係るＣＳＰの平面図で、図３（ｂ）は図３（ａ）のII
−II線における断面図である。
【００６０】実施形態２に係るＣＳＰは、平面的には半
導体チップと同一のサイズになっている。図３（ａ），
（ｂ）から分かるように、第１階層のバンプアレイ２の
ひとつ置きに第２階層のバンプアレイ５が絶縁性樹脂３
上に形成されている。また、残りの第２階層のバンプア
レイ５は第１階層のバンプアレイ２の直上に形成されて
いるが、スペースがあれば、必ずしも第１階層のバンプ
２の直上に第２階層のバンプ５を形成する必要はない。
導体チップと同一のサイズになっている。図３（ａ），
（ｂ）から分かるように、第１階層のバンプアレイ２の
ひとつ置きに第２階層のバンプアレイ５が絶縁性樹脂３
上に形成されている。また、残りの第２階層のバンプア
レイ５は第１階層のバンプアレイ２の直上に形成されて
いるが、スペースがあれば、必ずしも第１階層のバンプ
２の直上に第２階層のバンプ５を形成する必要はない。
【００６１】図３（ａ）に示したように、絶縁性樹脂３
上には第１階層のバンプ２の直上に形成された第２階層
のバンプアレイ５以外に、第２階層のバンプアレイ５ａ
のグループが形成されている。この第２階層のバンプア
レイ５ａは、対応する第１階層のバンプアレイ２と配線
パターン４によって電気的に接続されている。
上には第１階層のバンプ２の直上に形成された第２階層
のバンプアレイ５以外に、第２階層のバンプアレイ５ａ
のグループが形成されている。この第２階層のバンプア
レイ５ａは、対応する第１階層のバンプアレイ２と配線
パターン４によって電気的に接続されている。
【００６２】第２階層のバンプアレイは、半導体チップ
１の表面の内側に向かってグリッド状(格子状)に配列す
ることにより、更にバンプの密度を向上させることがで
きる。
１の表面の内側に向かってグリッド状(格子状)に配列す
ることにより、更にバンプの密度を向上させることがで
きる。
【００６３】以上のように、半導体チップ１の外側にバ
ンプ配列が広がらないＣＳＰでは、第１階層のバンプア
レイ２の形成、絶縁性樹脂３の埋め込み、表面平坦化、
配線パターン４形成、及び第２階層のバンプアレイ５の
形成までの工程を半導体ウエハ単位で形成することがで
き、生産性が大幅に向上する。
ンプ配列が広がらないＣＳＰでは、第１階層のバンプア
レイ２の形成、絶縁性樹脂３の埋め込み、表面平坦化、
配線パターン４形成、及び第２階層のバンプアレイ５の
形成までの工程を半導体ウエハ単位で形成することがで
き、生産性が大幅に向上する。
【００６４】図４は本発明の実施形態２に係るＣＳＰ
を、半導体ウエハ単位で作成中の状態の平面図を示して
いる。図示を簡略化するために、半導体８の各チップに
は、その構造を図示せず、本図の上側に一つ分のチップ
の拡大図を示している。この場合、一枚の半導体ウエハ
８に３２個の半導体チップが形成されている。
を、半導体ウエハ単位で作成中の状態の平面図を示して
いる。図示を簡略化するために、半導体８の各チップに
は、その構造を図示せず、本図の上側に一つ分のチップ
の拡大図を示している。この場合、一枚の半導体ウエハ
８に３２個の半導体チップが形成されている。
【００６５】９はウエハ表面に形成されたマスク合わせ
用のマークであり、半導体ウエハ８の左右に１対で形成
されている。１０はマスク合わせのための窓である、こ
の窓１０の領域には導電性金膜を堆積しない。
用のマークであり、半導体ウエハ８の左右に１対で形成
されている。１０はマスク合わせのための窓である、こ
の窓１０の領域には導電性金膜を堆積しない。
【００６６】以下、ウエハ単位でのＣＳＰの製造方法に
ついて、図４、５を参照しながら説明する。実施形態１
と同一構成のものは、同一符号を用いて説明する。図５
は、実施形態２に係るＣＳＰの製造工程図を示してい
る。
ついて、図４、５を参照しながら説明する。実施形態１
と同一構成のものは、同一符号を用いて説明する。図５
は、実施形態２に係るＣＳＰの製造工程図を示してい
る。
【００６７】まず、半導体ウエハ８上に形成された各電
極パッド上に、導電性金属又は導電性ペーストの第１階
層のバンプアレイ２を形成する。この形成には、スタッ
ドバンプ法、メッキ法、導電ペースト塗布法、又は半田
ボール法等を用いる。
極パッド上に、導電性金属又は導電性ペーストの第１階
層のバンプアレイ２を形成する。この形成には、スタッ
ドバンプ法、メッキ法、導電ペースト塗布法、又は半田
ボール法等を用いる。
【００６８】第１階層のバンプアレイ２を形成した半導
体ウエハ８上に厚膜コータ法によって、第１階層のバン
プアレイ２がカバーできる厚さの光透過性の絶縁性樹脂
３を塗布する。その後、半導体ウエハ８を絶縁性樹脂３
の硬化温度まで加熱して、絶縁性樹脂３を硬化させる。
体ウエハ８上に厚膜コータ法によって、第１階層のバン
プアレイ２がカバーできる厚さの光透過性の絶縁性樹脂
３を塗布する。その後、半導体ウエハ８を絶縁性樹脂３
の硬化温度まで加熱して、絶縁性樹脂３を硬化させる。
【００６９】次に、研磨、又は研削工程によって絶縁性
樹脂３表面を平坦化するとともに、平坦化面に第１階層
のバンプアレイ２を露出させる。絶縁性樹脂３の平坦化
面に、マスク合わせ部１０を除く全面に蒸着法又はメッ
キ法によって導電性金属膜を堆積した後、フォトレジス
トを塗布する。
樹脂３表面を平坦化するとともに、平坦化面に第１階層
のバンプアレイ２を露出させる。絶縁性樹脂３の平坦化
面に、マスク合わせ部１０を除く全面に蒸着法又はメッ
キ法によって導電性金属膜を堆積した後、フォトレジス
トを塗布する。
【００７０】半導体ウエハ８上のマスク合わせマーク９
と配線パターン４用のマスク（図示せず）上の合わせマ
ークとを合致させた状態で露光し、フォトレジストの現
像、導電性金属膜のエッチングの工程を経て配線パター
ン４を形成する。
と配線パターン４用のマスク（図示せず）上の合わせマ
ークとを合致させた状態で露光し、フォトレジストの現
像、導電性金属膜のエッチングの工程を経て配線パター
ン４を形成する。
【００７１】配線パターン４の一端では、第１階層のバ
ンプアレイ２の頂部が電気的に接続され、他端には第２
階層のバンプアレイ５を形成するためのランドが形成さ
れている。配線パターン４は光学的マスク合わせにより
形成しているので、配線パターン４の一端と第１階層の
バンプ２頂部とは、高い位置精度で接続される。
ンプアレイ２の頂部が電気的に接続され、他端には第２
階層のバンプアレイ５を形成するためのランドが形成さ
れている。配線パターン４は光学的マスク合わせにより
形成しているので、配線パターン４の一端と第１階層の
バンプ２頂部とは、高い位置精度で接続される。
【００７２】次に、配線パターン４の他端のランド上
に、第２階層のバンプアレイ５を形成する。この形成に
は、スタッドバンプ法、選択的メッキ法、導電ペースト
印刷法、又は半田ボール法等を用いる。第２階層のバン
プ５は、せん断歪みを軽減するために第１階層のバンプ
２に比べて高さを高くし、かつバンプ間ピッチを大きく
するとともにバンプの断面積を大きくする。
に、第２階層のバンプアレイ５を形成する。この形成に
は、スタッドバンプ法、選択的メッキ法、導電ペースト
印刷法、又は半田ボール法等を用いる。第２階層のバン
プ５は、せん断歪みを軽減するために第１階層のバンプ
２に比べて高さを高くし、かつバンプ間ピッチを大きく
するとともにバンプの断面積を大きくする。
【００７３】その結果、回路基板への実装を容易にする
とともに、バンプ強度増大によりチップリペア耐性を向
上させることができる。第２階層のバンプアレイ５を形
成したウエハをチップ境界のスクライブレーンに沿って
切断することによって、ウエハ単位でのＣＳＰの製造が
完了する。
とともに、バンプ強度増大によりチップリペア耐性を向
上させることができる。第２階層のバンプアレイ５を形
成したウエハをチップ境界のスクライブレーンに沿って
切断することによって、ウエハ単位でのＣＳＰの製造が
完了する。
【００７４】第２階層のバンプアレイ５の配列に余裕が
あれば、本実施形態のように全てのバンプをチップ表面
上に形成することによりＣＳＰのサイズを半導体チップ
１のサイズと等しくできるととともに、量産性も大幅に
向上させることができる。以上のように、本発明は信頼
性及び量産性の両面からウエハレベルでのＣＳＰの有望
な製造方法である。
あれば、本実施形態のように全てのバンプをチップ表面
上に形成することによりＣＳＰのサイズを半導体チップ
１のサイズと等しくできるととともに、量産性も大幅に
向上させることができる。以上のように、本発明は信頼
性及び量産性の両面からウエハレベルでのＣＳＰの有望
な製造方法である。
【００７５】なお、本実施形態２に係るＣＳＰの製造方
法では、厚膜コータによる塗布法でウエハ表面に絶縁性
樹脂３を形成していたが、第１階層のバンプアレイ２を
含む半導体ウエハ８表面に熱可塑性の樹脂シートを張り
付け、樹脂シートの軟化温度以上の温度で熱圧縮するこ
とにより、第１階層のバンプアレイ２を熱可塑性樹脂に
埋めむことも可能である。バンプの高さが比較的低い場
合に、この方法が適している。
法では、厚膜コータによる塗布法でウエハ表面に絶縁性
樹脂３を形成していたが、第１階層のバンプアレイ２を
含む半導体ウエハ８表面に熱可塑性の樹脂シートを張り
付け、樹脂シートの軟化温度以上の温度で熱圧縮するこ
とにより、第１階層のバンプアレイ２を熱可塑性樹脂に
埋めむことも可能である。バンプの高さが比較的低い場
合に、この方法が適している。
【００７６】（実施の形態３）図６は、本発明の実施形
態３に係る製造方法を用いて製造したＣＳＰの断面構造
を示している。本図において、前記実施形態１，２と同
一符号の構成部材については、特に説明のない限り、実
施形態１，２と同様の機能を持つ。
態３に係る製造方法を用いて製造したＣＳＰの断面構造
を示している。本図において、前記実施形態１，２と同
一符号の構成部材については、特に説明のない限り、実
施形態１，２と同様の機能を持つ。
【００７７】本実施形態に係るＣＳＰは、実施形態２と
同様にウエハレベルで製造し、半導体チップとほぼ同一
サイズであるが、半導体チップ側面が絶縁性樹脂で覆わ
れている点が、実施形態２に係るＣＳＰと異なってい
る。このように、半導体チップの側面が絶縁性樹脂で覆
われているために、力学的衝撃又は熱衝撃による半導体
チップの欠けを防止できる。
同様にウエハレベルで製造し、半導体チップとほぼ同一
サイズであるが、半導体チップ側面が絶縁性樹脂で覆わ
れている点が、実施形態２に係るＣＳＰと異なってい
る。このように、半導体チップの側面が絶縁性樹脂で覆
われているために、力学的衝撃又は熱衝撃による半導体
チップの欠けを防止できる。
【００７８】図４，６，７を参照しながら実施形態３に
係るＣＳＰの製造方法を説明する。図７は、実施形態３
に係るＣＳＰの製造工程図を示している。前処理を終了
した半導体ウエハ８の電極パッド上に、スタッドバンプ
法、メッキ法、印刷法、又は半田ボール法等で第１階層
のバンプアレイ２を形成した後、半導体ウエハ８裏面に
接着剤付きシートに張り付ける。
係るＣＳＰの製造方法を説明する。図７は、実施形態３
に係るＣＳＰの製造工程図を示している。前処理を終了
した半導体ウエハ８の電極パッド上に、スタッドバンプ
法、メッキ法、印刷法、又は半田ボール法等で第１階層
のバンプアレイ２を形成した後、半導体ウエハ８裏面に
接着剤付きシートに張り付ける。
【００７９】接着剤付きシートを残して半導体ウエハ８
のみを、切断刃として比較的厚めのダイヤモンドブレー
ドで半導体チップの境界線に沿ってフルカットする。切
断後は、各半導体チップ１は切り代に相当する間隔を保
って接着剤シート上に規則正しく配列、仮固定されるこ
とになる。
のみを、切断刃として比較的厚めのダイヤモンドブレー
ドで半導体チップの境界線に沿ってフルカットする。切
断後は、各半導体チップ１は切り代に相当する間隔を保
って接着剤シート上に規則正しく配列、仮固定されるこ
とになる。
【００８０】次に、厚膜コータ法によって、半導体ウエ
ハ８上に光透過性の絶縁性樹脂３を塗布する。この塗布
は、絶縁性樹脂３が第１階層のバンプアレイ２をカバー
する厚さになるまで行う。この工程によって、絶縁性樹
脂３は、半導体ウエハ８表面だけではなく、チップ間の
間隙にも注入される。絶縁性樹脂３の注入、塗布後は、
半導体ウエハ８を絶縁性樹脂３の硬化温度にまで加熱し
て絶縁性樹脂３を硬化させる。
ハ８上に光透過性の絶縁性樹脂３を塗布する。この塗布
は、絶縁性樹脂３が第１階層のバンプアレイ２をカバー
する厚さになるまで行う。この工程によって、絶縁性樹
脂３は、半導体ウエハ８表面だけではなく、チップ間の
間隙にも注入される。絶縁性樹脂３の注入、塗布後は、
半導体ウエハ８を絶縁性樹脂３の硬化温度にまで加熱し
て絶縁性樹脂３を硬化させる。
【００８１】次に、研磨、又は研削工程で、絶縁性樹脂
３表面を平坦化するとともに、この平坦化面に第１階層
のバンプアレイ２を露出させる。絶縁性樹脂３の平坦化
面に、マスク合わせ部１０（図４）を除く全面に蒸着法
又はメッキ法によって導電性金属膜を堆積させた後、フ
ォトレジストを塗布する。
３表面を平坦化するとともに、この平坦化面に第１階層
のバンプアレイ２を露出させる。絶縁性樹脂３の平坦化
面に、マスク合わせ部１０（図４）を除く全面に蒸着法
又はメッキ法によって導電性金属膜を堆積させた後、フ
ォトレジストを塗布する。
【００８２】半導体ウエハ８上のマスク合わせマーク９
（図４）と配線パターン４用のマスク（図示せず）上の
合わせマークとを合致させた状態で露光し、フォトレジ
ストの現像、導電性金属膜のエッチングの工程を経て、
配線パターン４を形成する。
（図４）と配線パターン４用のマスク（図示せず）上の
合わせマークとを合致させた状態で露光し、フォトレジ
ストの現像、導電性金属膜のエッチングの工程を経て、
配線パターン４を形成する。
【００８３】配線パターン４の一端には、第１階層のバ
ンプアレイ２の頂部が電気的に接続され、他端には第２
階層のバンプアレイ５を形成するためのランドが形成さ
れている。配線パターン４は光学的マスク合わせにより
形成しているので、配線パターン４の一端と第１階層の
バンプ２頂部とは、高い位置精度で接続される。
ンプアレイ２の頂部が電気的に接続され、他端には第２
階層のバンプアレイ５を形成するためのランドが形成さ
れている。配線パターン４は光学的マスク合わせにより
形成しているので、配線パターン４の一端と第１階層の
バンプ２頂部とは、高い位置精度で接続される。
【００８４】次に、配線パターン４の他端のランド上
に、第２階層のバンプアレイ５を形成する。この形成に
は、スタッドバンプ法、選択的メッキ法、導電ペースト
印刷法、又は半田ボール法等を用いる。
に、第２階層のバンプアレイ５を形成する。この形成に
は、スタッドバンプ法、選択的メッキ法、導電ペースト
印刷法、又は半田ボール法等を用いる。
【００８５】次に、１回目のダイシングの場合よりも薄
いブレードを用いて、半導体ウエハ８を前の切断線の中
心線に沿ってフルカットすることにより、半導体チップ
毎に分離、分割する。その結果、図６に示したように、
半導体チップ１の側面も絶縁性樹脂３でモールドされた
ＣＳＰが完成する。
いブレードを用いて、半導体ウエハ８を前の切断線の中
心線に沿ってフルカットすることにより、半導体チップ
毎に分離、分割する。その結果、図６に示したように、
半導体チップ１の側面も絶縁性樹脂３でモールドされた
ＣＳＰが完成する。
【００８６】なお、第１階層のバンプアレイ２を形成し
た後、半導体ウエハ８裏面に接着剤付きシートを張り付
けた場合を説明したが、第１階層のバンプアレイ２の形
成前に、半導体ウエハ８裏面に接着剤シートを張り付け
てもよい。
た後、半導体ウエハ８裏面に接着剤付きシートを張り付
けた場合を説明したが、第１階層のバンプアレイ２の形
成前に、半導体ウエハ８裏面に接着剤シートを張り付け
てもよい。
【００８７】また、厚膜コータによる塗布法を用いてウ
エハ表面に絶縁性樹脂３を形成した場合を説明したが、
第１階層のバンプアレイ２を含む半導体ウエハ８表面に
熱可塑性の樹脂シートを張り付け、軟化温度以上の温度
で熱圧縮することにより、第１階層のバンプアレイ２を
熱可塑性樹脂に埋め込んでもよい。バンプの高さが比較
的低い場合に、この方法が適している。
エハ表面に絶縁性樹脂３を形成した場合を説明したが、
第１階層のバンプアレイ２を含む半導体ウエハ８表面に
熱可塑性の樹脂シートを張り付け、軟化温度以上の温度
で熱圧縮することにより、第１階層のバンプアレイ２を
熱可塑性樹脂に埋め込んでもよい。バンプの高さが比較
的低い場合に、この方法が適している。
【００８８】
【発明の効果】以上のように、本発明のＣＳＰによれ
ば、バンプアレイを複数の階層とすることにより、必然
的にバンプ全体の高さが高くなり、ＣＳＰと回路基板と
の熱膨張係数の差によるせん断応力を緩和、軽減でき
る。
ば、バンプアレイを複数の階層とすることにより、必然
的にバンプ全体の高さが高くなり、ＣＳＰと回路基板と
の熱膨張係数の差によるせん断応力を緩和、軽減でき
る。
【００８９】また、２階層構造のバンプアレイとしたＣ
ＳＰでは、第１階層のバンプサイズを比較的小さくし、
第２階層のバンプサイズを比較的大きくすることによ
り、バンプピッチの縮小とバンプ強度の増大という相反
する効果を両立させることができる。
ＳＰでは、第１階層のバンプサイズを比較的小さくし、
第２階層のバンプサイズを比較的大きくすることによ
り、バンプピッチの縮小とバンプ強度の増大という相反
する効果を両立させることができる。
【００９０】また、本発明のＣＳＰの製造方法によれ
ば、複数階層のバンプアレイを形成することができ、前
記絶縁性材料として光透過性樹脂を用いた製造方法によ
れば、半導体チップは表向きで、フォトリソ法で光学的
に位置合わせしながら配線パターンを形成できるので、
第１階層のバンプアレイ頂部と配線パターンとの位置合
わせが高精度にできる。
ば、複数階層のバンプアレイを形成することができ、前
記絶縁性材料として光透過性樹脂を用いた製造方法によ
れば、半導体チップは表向きで、フォトリソ法で光学的
に位置合わせしながら配線パターンを形成できるので、
第１階層のバンプアレイ頂部と配線パターンとの位置合
わせが高精度にできる。
【図１】(ａ)実施形態１に係るＣＳＰの平面図 (ｂ)図１(ａ)のI−I線における断面図
【図２】実施形態１に係るＣＳＰの製造工程図
【図３】(ａ)実施形態２に係るＣＳＰの平面図 (ｂ)図３(ａ)のII−II線における断面図
【図４】実施形態２に係るＣＳＰの半導体ウエハ単位で
作成中の平面図
作成中の平面図
【図５】実施形態２に係るＣＳＰの製造工程図
【図６】実施形態３に係るＣＳＰの断面図
【図７】実施形態３に係るＣＳＰの製造工程図
【図８】従来例に係るＣＳＰの断面図
【図９】(ａ)図８に示したＣＳＰのキャリア基板表面側
の平面図 (ｂ)図８に示したＣＳＰのキャリア基板裏面側の平面図
の平面図 (ｂ)図８に示したＣＳＰのキャリア基板裏面側の平面図
１ 半導体チップ ２ 第１階層のバンプアレイ ３ 絶縁性樹脂 ４ 配線パターン ５ 第２階層のバンプアレイ ６ 容器 ７ マスク合わせマーク ８ 半導体ウエハ ９ 半導体ウエハ上のマスク合わせマーク １０ マスク合わせ用の窓 １２ バンプ １３ キャリア基板 １４ 絶縁層 １５ 配線層 １６ 層間接続用ビア １７ チップ側電極 １８ 外部接続用端子
Claims (17)
- 【請求項１】 半導体チップ上にバンプアレイが複数の
階層に形成され、最下段の階層のバンプアレイは、前記
半導体チップの電極パッド上に形成され、前記最下段の
階層のバンプアレイより上階層のバンプアレイは、絶縁
層上に形成され、かつ前記各上階層のバンプアレイ底部
は、下側の階層のバンプアレイ頂部と配線パターンを介
して電気的に接続されていることを特徴とするチップサ
イズパッケージ。 - 【請求項２】 前記バンプアレイが２つの階層に形成さ
れ、前記半導体チップの電極パッド上に第１階層のバン
プアレイが形成され、前記半導体チップ上に表面が平坦
化された前記絶縁層が形成され、前記絶縁層の表面に前
記第１階層のバンプアレイの頂部が露出し、前記絶縁層
上に前記配線パターンが形成され、前記配線パターン上
に第２階層のバンプアレイが形成され、前記配線パター
ンを介して前記第２階層のバンプアレイの底部と前記絶
縁層の表面に露出した前記第１階層のバンプアレイの頂
部とが電気的に接続されている請求項１に記載のチップ
サイズパッケージ。 - 【請求項３】 前記第２階層のバンプアレイのバンプ間
ピッチが、前記第１階層のバンプアレイのバンプ間ピッ
チより大きい請求項２に記載のチップサイズパッケー
ジ。 - 【請求項４】 前記第２階層のバンプアレイがグリッド
状に配列されている請求項２又は３に記載のチップサイ
ズパッケージ。 - 【請求項５】 前記第２階層のバンプアレイの各バンプ
は、前記第１階層のバンプアレイの各バンプより、断面
積が大きく、かつ高さが高い請求項２から４のいずれか
に記載のチップサイズパッケージ。 - 【請求項６】 前記半導体チップの表面及び側面上に前
記絶縁層が形成されている請求項１から５のいずれかに
記載のチップサイズパッケージ。 - 【請求項７】 前記半導体チップの平面形状と前記絶縁
層の平面形状とが、ほぼ同一である請求項１から６のい
ずれかに記載のチップサイズパッケージ。 - 【請求項８】 前記絶縁層の材料が、熱可塑性樹脂であ
る請求項１から７のいずれかに記載のチップサイズパッ
ケージ。 - 【請求項９】 前記絶縁層の材料が、光透過性樹脂であ
る請求項１から８のいずれかに記載のチップサイズパッ
ケージ。 - 【請求項１０】 半導体チップの電極パッド上に第１階
層のバンプアレイを形成する工程と、前記第１階層のバ
ンプアレイを絶縁性材料で埋め込んで絶縁層を形成する
工程と、前記絶縁層表面の研削又は研磨により、前記第
１階層のバンプアレイ表面を前記絶縁層表面に露出させ
るとともに、前記絶縁層表面を平坦化させる工程と、前
記露出した第１階層のバンプアレイ表面に接続する配線
パターンを形成する工程と、前記配線パターンをランド
として前記配線パターンに第２階層のバンプアレイを形
成する工程とを備えたことを特徴とするチップサイズパ
ッケージの製造方法。 - 【請求項１１】 前記半導体チップのうち、少なくとも
前記第１階層のバンプアレイを含む面上に、熱可塑性樹
脂を浸積法又はコータ法により塗布することにより、前
記第１階層のバンプアレイを熱可塑性樹脂に埋め込ん
で、前記絶縁層を形成する請求項１０に記載のチップサ
イズパッケージの製造方法。 - 【請求項１２】 前記絶縁性材料として光透過性樹脂を
用い、前記平坦化された絶縁層表面及び前記露出した第
１階層のバンプアレイ表面上に、マスク合わせ用窓を形
成する複数の領域を除いて前記配線パターン形成用の導
電性金属膜を堆積し、前記導電性金属膜の表面にフォト
レジストを塗布し、前記配線パターン用のフォトマスク
上の合わせマークと、予め形成している前記半導体チッ
プ上のマスク合わせマークとを、前記マスク合わせ用窓
を通して合致させて露光し、前記フォトレジストの現像
と、前記導電性金属膜のエッチングとを行なうことによ
り前記配線パターンを形成する請求項１０又は１１に記
載のチップサイズパッケージの製造方法。 - 【請求項１３】 半導体ウエハ表面の電極パッド上に第
１階層のバンプアレイを形成する工程と、前記第１階層
のバンプアレイを絶縁性材料に埋め込んで絶縁層を形成
する工程と、前記絶縁層表面の研削又は研磨により、前
記第１階層のバンプアレイ表面を露出させるとともに、
前記絶縁層表面を平坦化させる工程と、前記露出した第
１階層のバンプアレイ表面に接続する配線パターンを形
成する工程と、前記配線パターンをランドとして前記配
線パターンに第２階層のバンプアレイを形成する工程
と、前記半導体ウエハを半導体チップ毎に切断する工程
とを備えたことを特徴とするチップサイズパッケージの
製造方法。 - 【請求項１４】 半導体ウエハ表面の電極パッド上に第
１階層のバンプアレイを形成する工程と、前記半導体ウ
エハの裏面にシートを張り付ける工程と、切断刃により
前記シートを残して、前記半導体ウエハをチップ毎に切
断する工程と、前記第１階層のバンプアレイ及び前記切
断により形成された切断溝とを絶縁性材料に埋め込んで
絶縁層を形成する工程と、前記絶縁層表面の研削又は研
磨により、前記第１階層のバンプアレイ表面を露出させ
るとともに、前記絶縁層表面を平坦化させる工程と、前
記露出した第１階層のバンプアレイ表面に接続する配線
パターンを形成する工程と、前記配線パターンをランド
として前記配線パターンに第２階層のバンプアレイを形
成する工程と、前記切断刃より薄い刃で前記半導体ウエ
ハをチップ毎に再度切断する工程とを備えたことを特徴
とするチップサイズパッケージの製造方法。 - 【請求項１５】 前記半導体ウエハのうち、前記第１階
層のバンプアレイを含む面上に、熱可塑性樹脂を浸積法
又はコータ法により塗布することにより、前記第１階層
のバンプアレイを熱可塑性樹脂に埋め込んで、前記絶縁
層を形成する請求項１３または１４に記載のチップサイ
ズパッケージの製造方法。 - 【請求項１６】 前記半導体ウエハのうち、前記第１階
層のバンプアレイを含む面上に、熱可塑性樹脂のシート
を張り付け、前記シートの軟化温度以上の温度で熱圧縮
することにより、前記第１階層のバンプアレイを熱可塑
性樹脂に埋め込んで、前記絶縁層を形成する請求項１３
または１４に記載のチップサイズパッケージの製造方
法。 - 【請求項１７】 前記絶縁性材料として光透過性樹脂を
用い、前記平坦化された絶縁層表面及び前記露出した第
１階層のバンプアレイ表面上に、マスク合わせ用窓を形
成する複数の領域を除いて前記配線パターン形成用の導
電性金属膜を堆積し、前記導電性金属膜の表面にフォト
レジストを塗布し、配線パターン用のフォトマスク上の
合わせマークと、予め形成している前記半導体ウエハ上
のマスク合わせマークとを、前記マスク合わせ用窓を通
して合致させて露光し、前記フォトレジストの現像と、
前記導電性金属膜のエッチングとを行なうことにより前
記配線パターンを形成する請求項１３から１６のいずれ
かに記載のチップサイズパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10299859A JP2000124354A (ja) | 1998-10-21 | 1998-10-21 | チップサイズパッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10299859A JP2000124354A (ja) | 1998-10-21 | 1998-10-21 | チップサイズパッケージ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000124354A true JP2000124354A (ja) | 2000-04-28 |
Family
ID=17877822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10299859A Withdrawn JP2000124354A (ja) | 1998-10-21 | 1998-10-21 | チップサイズパッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000124354A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067648A3 (en) * | 2002-02-04 | 2003-10-30 | Casio Computer Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2006128658A (ja) * | 2004-09-29 | 2006-05-18 | Rohm Co Ltd | 半導体装置 |
| US7053486B2 (en) | 2002-11-08 | 2006-05-30 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| JP2006140525A (ja) * | 2006-01-10 | 2006-06-01 | Dainippon Printing Co Ltd | 半導体装置の実装体、半導体装置実装体の製造方法 |
| US7109579B2 (en) | 2002-11-08 | 2006-09-19 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US7151320B2 (en) | 2003-01-08 | 2006-12-19 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US7193330B2 (en) | 2002-11-08 | 2007-03-20 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US7323778B2 (en) | 2002-11-08 | 2008-01-29 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| CN100461391C (zh) * | 2002-02-04 | 2009-02-11 | 卡西欧计算机株式会社 | 半导体装置 |
| US7618886B2 (en) | 2002-08-09 | 2009-11-17 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2011054703A (ja) * | 2009-09-01 | 2011-03-17 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
| JP2011119502A (ja) * | 2009-12-04 | 2011-06-16 | Shinko Electric Ind Co Ltd | 半導体パッケージとその製造方法 |
| WO2013073082A1 (ja) * | 2011-11-16 | 2013-05-23 | パナソニック株式会社 | 拡張型半導体チップ及び半導体装置 |
| WO2013105153A1 (ja) * | 2012-01-12 | 2013-07-18 | パナソニック株式会社 | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276750A (ja) * | 1988-04-28 | 1989-11-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH07509104A (ja) * | 1993-04-27 | 1995-10-05 | トムソン−セーエスエフ | 半導体チップを封止する方法，この方法によって得られる装置，及び３次元のチップの相互接続への適用 |
| JPH0964049A (ja) * | 1995-08-30 | 1997-03-07 | Oki Electric Ind Co Ltd | チップサイズパッケージ及びその製造方法 |
| JPH09237806A (ja) * | 1996-02-28 | 1997-09-09 | Toshiba Corp | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 |
| JPH09246318A (ja) * | 1996-03-13 | 1997-09-19 | Pfu Ltd | 半導体装置およびその製造方法 |
| JPH10125952A (ja) * | 1996-10-17 | 1998-05-15 | Citizen Electron Co Ltd | 半導体装置用スペーサー及びその形成方法 |
-
1998
- 1998-10-21 JP JP10299859A patent/JP2000124354A/ja not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276750A (ja) * | 1988-04-28 | 1989-11-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH07509104A (ja) * | 1993-04-27 | 1995-10-05 | トムソン−セーエスエフ | 半導体チップを封止する方法，この方法によって得られる装置，及び３次元のチップの相互接続への適用 |
| JPH0964049A (ja) * | 1995-08-30 | 1997-03-07 | Oki Electric Ind Co Ltd | チップサイズパッケージ及びその製造方法 |
| JPH09237806A (ja) * | 1996-02-28 | 1997-09-09 | Toshiba Corp | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 |
| JPH09246318A (ja) * | 1996-03-13 | 1997-09-19 | Pfu Ltd | 半導体装置およびその製造方法 |
| JPH10125952A (ja) * | 1996-10-17 | 1998-05-15 | Citizen Electron Co Ltd | 半導体装置用スペーサー及びその形成方法 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067648A3 (en) * | 2002-02-04 | 2003-10-30 | Casio Computer Co Ltd | Semiconductor device and method of manufacturing the same |
| US7190064B2 (en) | 2002-02-04 | 2007-03-13 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CN100358118C (zh) * | 2002-02-04 | 2007-12-26 | 卡西欧计算机株式会社 | 半导体装置及其制造方法 |
| CN100461391C (zh) * | 2002-02-04 | 2009-02-11 | 卡西欧计算机株式会社 | 半导体装置 |
| US7514335B2 (en) | 2002-02-04 | 2009-04-07 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7618886B2 (en) | 2002-08-09 | 2009-11-17 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7737543B2 (en) | 2002-08-09 | 2010-06-15 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8039310B2 (en) | 2002-11-08 | 2011-10-18 | Oki Semiconductor Co., Ltd. | Method of manufacturing semiconductor device with improved design freedom of external terminal |
| US7053486B2 (en) | 2002-11-08 | 2006-05-30 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US7109579B2 (en) | 2002-11-08 | 2006-09-19 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US7193330B2 (en) | 2002-11-08 | 2007-03-20 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US7323778B2 (en) | 2002-11-08 | 2008-01-29 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US7151320B2 (en) | 2003-01-08 | 2006-12-19 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US7736944B2 (en) | 2003-01-08 | 2010-06-15 | Oki Semiconductor Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| JP2006128658A (ja) * | 2004-09-29 | 2006-05-18 | Rohm Co Ltd | 半導体装置 |
| JP2006140525A (ja) * | 2006-01-10 | 2006-06-01 | Dainippon Printing Co Ltd | 半導体装置の実装体、半導体装置実装体の製造方法 |
| JP4566915B2 (ja) * | 2006-01-10 | 2010-10-20 | 大日本印刷株式会社 | 半導体装置の実装体、半導体装置実装体の製造方法 |
| JP2011054703A (ja) * | 2009-09-01 | 2011-03-17 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
| JP2011119502A (ja) * | 2009-12-04 | 2011-06-16 | Shinko Electric Ind Co Ltd | 半導体パッケージとその製造方法 |
| WO2013073082A1 (ja) * | 2011-11-16 | 2013-05-23 | パナソニック株式会社 | 拡張型半導体チップ及び半導体装置 |
| US9136219B2 (en) | 2011-11-16 | 2015-09-15 | Panasonic Corporation | Expanded semiconductor chip and semiconductor device |
| WO2013105153A1 (ja) * | 2012-01-12 | 2013-07-18 | パナソニック株式会社 | 半導体装置 |
| US9443793B2 (en) | 2012-01-12 | 2016-09-13 | Panasonic Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10559525B2 (en) | Embedded silicon substrate fan-out type 3D packaging structure | |
| US8022527B2 (en) | Edge connect wafer level stacking | |
| US9378967B2 (en) | Method of making a stacked microelectronic package | |
| US7518223B2 (en) | Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer | |
| US7192805B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6933172B2 (en) | Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device | |
| US7163846B2 (en) | Method for manufacturing circuit devices | |
| KR20040047902A (ko) | 반도체 장치 및 그 제조방법 | |
| KR100319624B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
| KR20020091327A (ko) | 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법 | |
| JP2000124354A (ja) | チップサイズパッケージ及びその製造方法 | |
| KR100557516B1 (ko) | 반도체용 칩 사이즈 패키지형 패키지의 제조 방법 | |
| CN109509727B (zh) | 一种半导体芯片封装方法及封装结构 | |
| US7391576B2 (en) | Manufacturing of optical units for semiconductor packages with optical sensors | |
| KR20050084417A (ko) | 전자 장치, 그 제조 방법 및 호일 | |
| JP2004165193A (ja) | 半導体装置及びその製造方法 | |
| CN114551257B (zh) | 扇出型晶圆级封装方法及封装结构 | |
| US6506631B2 (en) | Method for manufacturing integrated circuits and semiconductor wafer which has integrated circuits | |
| TWI233672B (en) | High density substrate for flip chip | |
| CN114975325A (zh) | 半导体结构及半导体结构的制备方法 | |
| JP2004320059A (ja) | 半導体装置の製造方法 | |
| CN116313822A (zh) | 一种芯片的封装方法及封装件 | |
| KR100379539B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| CN116314101A (zh) | 一种qfn堆叠封装结构及其制备方法 | |
| JP2004356133A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070315 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070405 |