CN100461391C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN100461391C
CN100461391C CNB2007100876843A CN200710087684A CN100461391C CN 100461391 C CN100461391 C CN 100461391C CN B2007100876843 A CNB2007100876843 A CN B2007100876843A CN 200710087684 A CN200710087684 A CN 200710087684A CN 100461391 C CN100461391 C CN 100461391C
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor chip
dielectric film
rewiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2007100876843A
Other languages
English (en)
Other versions
CN101013684A (zh
Inventor
若林猛
三原一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhao Tan Jing Co ltd
Aoi Electronics Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN101013684A publication Critical patent/CN101013684A/zh
Application granted granted Critical
Publication of CN100461391C publication Critical patent/CN100461391C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

将多个半导体芯片(23)结合至基板(21)上所形成的粘接层(22)。然后，对多个半导体芯片(23)集中形成第一至第三绝缘膜(31、35、39)、第一和第二底垫金属层(33、37)、第一和第二重新布线(34、38)，以及焊球(41)。在这种情况下，第一和第二底垫金属层(33、37)通过溅射法形成，且第一和第二重新布线(34、38)通过电镀法形成。随后，在位于相邻半导体芯片(23)之间的区域中切割由三个绝缘膜(39、35、31)、粘接层(22)和基板(21)组成的分层结构。

Description

半导体装置
本申请为分案申请，其原申请是2003年10月8日进入中国国家阶段、国际申请日为2003年2月3日的国际专利申请PCT/JP2003/001061，该原申请的中国国家申请号是03800128.4，发明名称为“半导体装置及其制造方法”。
技术领域
本发明涉及一种半导体装置及其制造方法，具体地，涉及一种半导体装置及其制造方法，其中重新布线(re-wiring)直接在类似芯片级封装(CSP)的半导体芯片的一个表面上形成。
背景技术
传统的半导体装置，例如被称为BGA(球栅阵列)的半导体装置包括一装置，其中由诸如LSI制成的半导体芯片被安装在一尺寸比该半导体芯片略大的转接衬底(relay substrate)或转接板(interposer)的上表面的中心位置上，而由焊球形成的连接端子在该转接衬底的下表面上排列形成矩阵。
图45是示例说明这种传统半导体装置构成的垂直剖视图。如图中所示，半导体芯片1包括硅衬底2和多个突起电极(bump electrode)3，突起电极3由例如铜制成并形成于硅衬底2的下表面上。转接基底4具有基底膜5，基底膜5的平面尺寸比半导体芯片1的硅衬底2的平面尺寸略大。在基底膜5的上表面上，形成有与半导体芯片1的突起电极3电连接的多个重新布线6。重新布线6包括排列成与半导体芯片1的突起电极3相对应的第一连接垫7、排列形成矩阵的第二连接垫8，以及用于电连接第一连接垫7和第二连接垫8的连接线9。另外，在基底膜5的与第二连接垫8的中心部分相对应的部分上，还形成有圆孔10。
半导体芯片1与转接衬底4的上表面的中间部分通过介于其间的一各向异性的导电粘接层11相结合。该各向异性导电粘接层11包括热固性树脂12，和包含在热固性树脂12中的大量导电粒子13。
在将半导体芯片1安装到转接衬底4的过程中，首先只是将半导体芯片1放置在转接衬底4上表面的中心部分，且将各向异性导电粘接层11置于两者之间。然后，在热固性树脂12可固化的温度下向半导体芯片1施加预定的压力，以便实现半导体芯片1与转接衬底4之间的结合。其结果是，突起电极3推开了热固性树脂12，与第一连接垫7的上表面通过介于两者之间的导电粒子13实现了电连接。另外，半导体芯片1的下表面与转接衬底4的上表面通过介于两者之间的热固性树脂12结合在一起。
在下一步骤中，由环氧树脂形成的树脂密封膜14在包括半导体芯片1的转接衬底4的整个上表面形成，随后，使焊球15在圆孔10内部及其下面与第二连接垫8连接。在这种情况下，由于第二连接垫8排列形成矩阵，因此多个焊球15也排列形成了一矩阵。应该注意的是焊球15的直径大于半导体芯片1的突起电极3的直径。因此，为了避免焊球15的相互接触，焊球15的排列必须使相邻焊球15间的距离大于相邻突起电极3之间的距离。如果是这种情况，则当半导体芯片1的突起电极3的数量增加时，必须使突起电极3的排列区域大于半导体芯片1的尺寸，以便获得每一焊球15所需要的排列间隔。因此，转接衬底4的尺寸被设置成略大于半导体芯片1的尺寸。由此得出结论，位于焊球15的排列矩阵的周围部分中的那些焊球15，将排列在半导体芯片1的周围。
如上所述，在传统的半导体装置中，焊球15形成的连接端子同样位于半导体芯片1的周围，半导体芯片1的突起电极3的下表面通过结合方法利用其上形成有重新布线6的转接衬底4，电连接至转接衬底4的重新布线6的第一连接垫7的上表面，并使包含在各向异性导电粘结层11中的导电粒子13置于两者之间。该特殊结构造成了一个问题，即可能会发生取决于结合状态的连接故障。还有，必须一个一个地将半导体芯片1安装至转接衬底4，这使得制造过程相当麻烦。这种特殊情况同样会发生在包括多个半导体芯片的多芯片模块型半导体装置中。具体地，在多芯片模块型半导体装置的情况下，很多时候除了大量半导体芯片，半导体装置还具有其它芯片部件例如电容、电感和电阻。应该注意的是若半导体芯片的形状和厚度与这些芯片部件彼此不同，则上述的结合处理将变得更复杂。
发明内容
本发明的目的之一是提供一种半导体装置，其中该半导体装置包括在半导体芯片的周围形成的连接端子，并允许将该半导体芯片与重新布线电连接而无须使用转接衬底，本发明的目的之一还包括提供制造该特殊半导体装置的方法。
本发明的另外一个目的是提供一种制造半导体装置的方法，其允许集中制造多个半导体装置。
根据本发明的第一方面，提供了一种半导体装置，包括至少一个半导体芯片，该半导体芯片具有在其上表面上形成的连接垫，具有形成覆盖半导体芯片的上表面及周围表面的至少一个层的绝缘膜，以及以与半导体芯片的连接垫连接的方式在绝缘膜上表面上形成的重新布线，其中至少一些重新布线包括在半导体芯片周围之外的绝缘膜的一区域中排列的衬垫部分。
另外，根据本发明的第二方面，提供了一种制造半导体装置的方法，包括提供一基板；将多个半导体芯片安装至基板，该多个半导体芯片被彼此分隔安装，其中每一半导体芯片具有在其上表面上形成的多个连接垫；在包括半导体芯片的上表面的基板的上表面上形成绝缘膜，使得绝缘膜具有平的表面；在绝缘膜上形成多对重新布线，每个重新布线连接至任何半导体芯片的连接垫，以及至少一些重新布线具有与该连接垫相连的半导体芯片的周围形成的绝缘膜的一区域中排列的衬垫部分；以及切割相邻半导体芯片之间的绝缘膜，以便获得多个半导体装置，其中每个半导体装置包括至少一个半导体芯片、在该半导体芯片的周围形成的绝缘膜，和具有排列在该绝缘膜该区域中的衬垫部分的重新布线。
本发明的其它目的和优点将在随后的描述中阐明，且部分地将由这些描述而变得显而易见，或者可以通过本发明的实践而获得。本发明的目的和优点可以通过下文具体指出的手段及其组合而实现并获得。
附图说明
并入且构成本说明书一部分的附图对本发明的实施例进行了图解说明，并与前文中的一般性叙述及后文中的实施例具体描述一道，用来解释本发明的原理。
图1是以放大的形式显示根据本发明的第一实施例的半导体装置的平面图；
图2是以放大的形式显示图1中所示半导体装置沿图1中线II-II的剖视图；
图3是以放大的形式显示图1和图2中所示半导体装置的制造方法的示例中，初始制造步骤的要点部分的剖视图；
图4是以放大的形式显示图3中所示的制造步骤之后的制造步骤要点部分的剖视图；
图5是以放大的形式显示图4中所示的制造步骤之后的制造步骤要点部分的剖视图；
图6是以放大的形式显示图5中所示的制造步骤之后的制造步骤要点部分的剖视图；
图7是以放大的形式显示图6中所示的制造步骤之后的制造步骤要点部分的剖视图；
图8是以放大的形式显示图7中所示的制造步骤之后的制造步骤要点部分的剖视图；
图9是以放大的形式显示图8中所示的制造步骤之后的制造步骤要点部分的剖视图；
图10是以放大的形式显示图1和图2中所示半导体装置的另一制造方法中所包括的初始制造步骤要点部分的剖视图；
图11是以放大的形式显示图10中所示的制造步骤之后的制造步骤要点部分的剖视图；
图12是以放大的形式显示根据本发明第二实施例的半导体装置的要点部分的剖视图；
图13是以放大的形式显示图12中所示半导体装置的制造方法的示例中，初始制造步骤的要点部分的剖视图；
图14是以放大的形式显示图13中所示的制造步骤之后的制造步骤要点部分的剖视图；
图15是以放大的形式显示图14中所示的制造步骤之后的制造步骤要点部分的剖视图；
图16是以放大的形式显示图15中所示的制造步骤之后的制造步骤要点部分的剖视图；
图17是以放大的形式显示图16中所示的制造步骤之后的制造步骤要点部分的剖视图；
图18是以放大的形式显示图17中所示的制造步骤之后的制造步骤要点部分的剖视图；
图19是以放大的形式显示根据本发明第三实施例的半导体装置的要点部分的剖视图；
图20是以放大的形式显示根据本发明第四实施例的半导体装置的要点部分的剖视图；
图21是以放大的形式显示根据本发明第五实施例的半导体装置的垂直剖面图；
图22是以放大的形式显示用于描述图21所示半导体装置的制造过程的要点部分的剖视图；
图23是以放大的形式显示根据本发明第六实施例的半导体装置的要点部分的剖视图；
图24是以放大的形式显示根据本发明第七实施例的半导体装置的要点部分的剖视图；
图25是以放大的形式显示根据本发明第八实施例的半导体装置的要点部分的剖视图；
图26是以放大的形式显示根据本发明第九实施例的半导体装置的要点部分的平面图；
图27是以放大的形式显示图26中所示半导体装置沿图26中线XXVII-XXVII的剖视图；
图28是以放大的形式显示图26中所示半导体装置沿图26中线XXVIII-XXVIII的剖视图；
图29是以放大的形式显示用于描述图26、27和28中所示半导体装置的制造方法示例中的初始制造步骤的要点部分的剖视图；
图30是以放大的形式显示图29中所示的制造步骤之后的制造步骤要点部分的剖视图；
图31是以放大的形式显示图30中所示的制造步骤之后的制造步骤要点部分的剖视图；
图32是以放大的形式显示图31中所示的制造步骤之后的制造步骤要点部分的剖视图；
图33是以放大的形式显示图32中所示的制造步骤之后的制造步骤要点部分的剖视图；
图34是以放大的形式显示图33中所示的制造步骤之后的制造步骤要点部分的剖视图；
图35是以放大的形式显示图34中所示的制造步骤之后的制造步骤要点部分的剖视图；
图36是以放大的形式显示图35中所示的制造步骤之后的制造步骤要点部分的剖视图；
图37是以放大的形式显示图36中所示的制造步骤之后的制造步骤要点部分的剖视图；
图38是以放大的形式显示图37中所示的制造步骤之后的制造步骤要点部分的剖视图；
图39是以放大的形式显示图38中所示的制造步骤之后的制造步骤要点部分的剖视图；
图40是以放大的形式显示根据本发明第十实施例的半导体装置的要点部分的剖视图；
图41是以放大的形式显示根据本发明第十一实施例的半导体装置的要点部分的剖视图；
图42是以放大的形式显示根据本发明第十二实施例的半导体装置的要点部分的剖视图；
图43是以放大的形式显示多个半导体装置以层叠的方式安装至电路衬底的状态的剖视图；
图44是以放大的形式显示以层叠的方式安装多个半导体装置至电路衬底的另一个示例的剖视图；
图45是以放大的形式显示传统半导体装置的剖视图；
具体实施方式
(第一实施例)
图1是显示根据本发明第一实施例的半导体装置的平面图，图2是沿图1中所示线II-II的剖视图。此时，图1和图2不同之处在于半导体装置的各个元件的尺寸彼此并不相等。
该半导体装置包括正方形的由例如树脂板、金属板或玻璃板制成的基板21。在基板21的整个上表面上形成由例如粘合剂、粘接片或双面涂敷胶带制成的粘接层22。尺寸比基板21略小的基本上为方形的半导体芯片23的硅衬底24的下表面，被安装在粘接层22的上表面的中心部分上。
半导体芯片23包括由例如铝制成并安装于硅衬底24上部周围部分的多个连接垫25、由无机材料例如二氧化硅制成并形成覆盖连接垫25除中心部分，以及覆盖硅衬底24的整个上表面的绝缘膜26，和在绝缘膜26中形成的开口部分27，其用于将连接垫25的中心部分暴露于外部。
粘接层22由本领域公知的作为芯片焊接(die-bond)材料的树脂，例如环氧树脂或聚酰亚胺树脂制成，用于使半导体芯片23可以在被加热的情况下加压时，与基板21相结合。由有机材料例如聚酰亚胺或环氧基树脂制成的第一绝缘膜31在包括半导体芯片23的粘接层22的整个上表面上形成，这样可使第一绝缘膜31的上表面平直。在这种情况下，在第一绝缘膜31的与半导体芯片23的开口部分27相对应的部分中，形成了开口部分32。而且，形成了第一底垫(underlying)金属层33，其从通过开口部分27、32暴露于外部的连接垫25的上表面延伸至第一绝缘膜31的上表面上的一预定部分。另外，第一重新布线34在第一底垫金属层33的整个上表面上形成。
由有机材料例如聚酰亚胺或环氧基树脂制成的第二绝缘膜35在包括第一重新布线34的第一绝缘膜31的整个上表面上形成，这样可使第二绝缘膜35的上表面平直。在这种情况下，在第二绝缘膜35的第一重新布线34的从连接垫25偏移的或者在衬垫部分中的那一部分中，形成了开口部分36。而且，形成了第二底垫金属层37，其从通过开口部分36暴露于外部的第一重新布线34的上表面延伸，至第二绝缘膜35的上表面上的一预定部分。
由有机材料例如聚酰亚胺或环氧基树脂制成的第三绝缘膜39在包括第二重新布线38的第二绝缘膜35的整个上表面上形成，这样可使第三绝缘膜39的上表面平直。在这种情况下，在第三绝缘膜39的第二重新布线38的从开口36偏移的或者在衬垫部分中的那一部分中，形成了开口部分40。而且，在开口部分40内和其上方，形成了焊球41，以便与第二重新布线38的衬垫部分电连接。如图1所示，多个焊球41排列形成矩阵。
很重要的一点是基板21的平面面积(矩形上表面的面积)应该比半导体芯片23的平面面积大。当基板21的尺寸大于半导体芯片23时，才可能使焊球41的排列区域大于半导体芯片23的平面面积，这样可增加焊球的排列间距和其尺寸。由此得出，即使半导体芯片23中所包括的连接垫25的数量增加，仍可能按需地设置焊球的排列间距和其尺寸，以便确保结合的可靠性。在这种情况下，排列形成矩阵的焊球41中，至少最外围的那些焊球41，沿对应半导体芯片23的区域的外侧圆周排列。
现在说明制造图1和图2中所示半导体装置的示例性方法。在如图3所示的第一步骤中，制备能够包括多个图2所示基板21的衬底，为方便起见，在下文中所述衬底指“基板21”。在基板21的整个上表面上形成由芯片焊接材料制成的粘接层22。在这种情况下，通过在基板21上放置由芯片焊接材料(例如环氧基树脂或聚酰亚胺树脂)制成的芯片焊接片，并加热该芯片焊接片使其以一种暂时的固化状态结合至基板21来制备粘接层22。或者，利用诸如旋涂法、印刷法、转移法(transfer method)等适当的方法用芯片焊接材料对基板21进行涂敷，随后烘干得到的涂层也可以形成粘接层22。在这种特殊状态下，将半导体芯片23放置在粘接层22上并在加热条件下加压，以便将半导体芯片23临时地固定在粘接层22上。然后，粘接层22固化，使得半导体芯片23的硅衬底24的下表面可以分别结合至基板21上表面上的多个预定部分上。
在下面的步骤中，在包括多个半导体芯片23的上表面的粘接层22的整个上表面上，形成由有机材料例如聚酰亚胺或环氧基树脂制成的第一绝缘膜31，如图4所示。第一绝缘膜31的形成可以使用公知的涂敷方法。在这种情况下，推荐使用旋涂法或者模压涂覆(diecoating)法作为较理想的涂敷方法。使用旋涂法时，液体模压涂覆材料首先滴落在粘接层和/或半导体芯片23的合适的区域上，且旋转基板21，使半导体芯片23和相邻半导体芯片23之间的绝缘膜22的整个上表面被模压涂覆材料所覆盖。然后，烘干模压涂覆材料，并在第一绝缘膜31对应于半导体芯片23的开口部分27的那一部分中，通过光刻法形成开口部分32，借此形成了第一绝缘膜31。可替换地，在使用模压涂覆的情况下，由一个泵抽吸能够喷出模压涂覆材料的槽模具被扫描以使用模压涂覆材料覆盖半导体芯片23和位于相邻半导体芯片23之间的绝缘膜22的整个上表面，随后形成开口部分32。另外，还可以使用丝网印刷法作为形成第一绝缘膜31的另一个较理想的方法。在使用丝网印刷法的情况下，以这样一种方式进行印刷，使得开口部分32在对应于每个半导体芯片23的开口部分27的位置处形成。由于上述具体方法可以使第一绝缘膜31在半导体芯片23的上表面及相邻半导体芯片23之间的表面上以固体形式形成，这样所形成的第一绝缘膜31具有平直的上表面，因此可以使所有的半导体芯片23一定能结合到基板21上。为了均匀地形成绝缘膜并使其具有平直的上表面，半导体芯片23最好具有较小的厚度。具体地，尽管半导体芯片23的厚度在本发明中并非特殊限定，但较理想的是半导体芯片23具有20至70微米的厚度。顺便说明，第一绝缘膜31只在位于相邻半导体芯片之间的表面上形成而不在半导体芯片23的上表面上形成也是可能的。在这种情况下，粘接层22本身即可使得每个半导体芯片23结合至基板21，其结果是可能表现出每个半导体芯片23和基板21之间的结合强度不够。
在下一步骤中，形成多个第一底垫金属层33的金属层(为方便起见，在下文中所述金属层指“第一底垫金属层33”)在通过开口部分27和32暴露于外部的连接垫25的上表面上形成。第一底垫金属层33可以为由一通过溅射法形成的铜层单独构成的单层结构，也可以为一包括例如溅射法形成的钛，以及在该例如钛薄膜层上的通过溅射法形成的铜层的分层结构。这种情况同样适用于下文中提到的第二底垫金属层37。
在下一步骤中，在第一底垫金属层33的上表面上形成抗蚀耐电镀膜51，随后对该抗蚀膜51进行构型。抗蚀耐电镀膜51被构型，使得在抗蚀耐电镀膜51对应于用于形成第一个重新布线34的区域的部分中形成开口部分52。在构型步骤之后，借助于将第一底垫金属层33用作电镀电流通道进行电镀铜的手段，在第一底垫金属层33的上表面上，抗蚀耐电镀膜51的开口部分52的内部，形成第一重新布线34。
在形成了第一重新布线34之后，剥离抗蚀耐电镀膜51，随后通过以第一重新布线34为掩模的蚀刻法，去除第一底垫金属层33的不需要的部分。结果，剩余的未被去除的第一底垫金属层33仅为第一布线34下面的部分，如图5所示。
在下一步骤中，在包括第一布线34的第一绝缘膜31的整个上表面上，形成由有机材料例如聚酰亚胺或环氧基树脂制成的第二绝缘膜35，如图6所示。形成该第二绝缘膜35同样可以使用旋涂法或丝网印刷法。第二绝缘膜35的上表面为平直的表面，且开口部分36位于第二绝缘膜35对应于第一布线34的衬垫部分的那一部分中。随后，形成第二底垫金属层37的金属层(为方便起见，在下文中所述金属层指“第二底垫金属层37”)在包括通过开口部分36暴露于外部的第一重新布线34的衬垫部分的第二绝缘膜35的整个上表面上形成。
在下一步骤中，在第二底垫金属层37的上表面上形成抗蚀耐电镀膜53，随后对该金属抗蚀膜53进行构型。在这种情况下，在抗蚀耐电镀膜53对应于用于形成第二重新布线38的区域的部分中形成开口部分54。之后，借助于以第二底垫金属层33作为电镀电流通道进行电镀铜的手段，在第二底垫金属层37的上表面上，抗蚀耐电镀膜53的开口部分54的内部，形成第二重新布线38。
在形成了第二重新布线38之后，剥离抗蚀耐电镀膜53，随后通过以第二重新布线为掩模的蚀刻法，去除第二底垫金属层37的不需要的部分。结果，剩余的未被去除的第二底垫金属层37仅为第二布线38下面的部分，如图7所示。
在下一步骤中，通过旋涂法或者丝网印刷法，在包括第二布线38的第二绝缘膜35的整个上表面上，形成由有机材料例如聚酰亚胺或环氧基树脂制成的第三绝缘膜39，如图8所示。在这种情况下，第三绝缘膜39的上表面为平直的表面，且开口部分40在位于第三绝缘膜39对应于第二布线的衬垫部分的那一部分中形成。随后，在开口部分40内部及其上方形成焊球41，以便连接第二重新布线38的衬垫部分。
在形成焊球41之后，在相邻半导体芯片23之间的区域内切割由三个绝缘膜39、35、31、粘接层22以及基板21组成的分层结构，以便获得多个如图1和图2所示结构的半导体装置。
在这样制造的半导体装置中，连接至半导体芯片21的连接垫25的第一底垫金属层33和第一重新布线34通过溅射法和电镀法形成。同样，连接至第一重新布线34的衬垫部分的第二底垫金属层37和第二重新布线38也是通过溅射法和电镀法形成。由此得出，半导体芯片21的连接垫25与第一重新布线34之间的电连接，以及第一重新布线34与第二重新布线38之间的电连接可以得到保证。
应该注意的是，在根据本发明第一实施例的制造方法中，多个半导体芯片23在形成于基板21上的粘接层22的预定的多个部分上排列，且第一至第三绝缘膜31、35、39、第一和第二底垫金属层33、37、第一和第二重新布线34、38，以及焊球41在多个半导体芯片23上集中形成，随后切割基板21以获得多个半导体装置。该特殊制造方法实现了简化制造过程。而且，因为多个半导体芯片23可以随基板21一起传送因此该制造过程可以被进一步简化。另外，如果使基板21的外部尺寸恒定，则不管要制造的半导体装置的外部尺寸为怎样，传送系统可以通用。
现在说明制造图1和图2所示半导体装置的另一个示例性方法。在第一步骤中，制备一包括由对紫外光透明的透明树脂板或玻璃板制成的另一个基板55的基板结构，并制备由粘接片形成的在紫外光照射下可固化并可结合至基板55的整个上表面的粘接层56(所述粘接片在该阶段中并不固化)，以及制备结合至粘接层56上表面的基板21和粘接层22。
然后，在实施了图3至图8所示的制造步骤之后，如图11所示切割由三个绝缘膜39、35、31、粘接层22、基板21，以及粘接层56构成的分层结构。应该注意的是在该切割步骤中，并不切割最底下的基板55。随后，用从基板55下表面下方发出的紫外光照射基板55，以固化粘接层56。结果是，粘接层56面向分割开的基板21下表面的粘性降低。因此，位于粘接层56上的分开的半导体装置被一个一个地从最底下地基板55拾取，从而获得了多个如图1和图2所示结构的半导体装置。
在上述制造方法中，在图11所示的状态下，位于粘接层56上的单个半导体装置并未彼此分离。因此当将半导体装置安装在电路衬底(未示出)上时，可以一个一个地拾取这些半导体装置而无须使用专门用于将半导体装置配置在电路衬底上的托盘。而且，如果从最底下的基板55剥离留在其上表面上的粘性降低了的粘接层56，则该最底下的基板55可被再次利用。另外，如果将最底下基板55的外部尺寸或大小设为恒定，则不管要制造的半导体装置的外部尺寸为怎样，传送系统可以通用。顺便说明，在某些情况下，可以使用热固性粘合片代替粘接层56。
图10所示的最底下的基板55可以为象托盘的形状。更具体的，最底下的基板55的周围部分可以具有抬高的侧壁。在这种情况下，在该侧壁的上表面上形成导电金属层。应该注意的是，在第一底垫金属层33或第二底垫金属层37通过电连接器电连接至在侧壁上表面上形成的导电金属层，以便该导电金属层和电连接器可被用作电镀电流通道之后，第一重新布线34或第二重新布线38可以通过电镀形成。如上所述，如果最底下的基板55为象托盘的形状，即使基板21具有不同的尺寸，也可以在实质上相同的条件下，通过将半导体装置安放在托盘形的最底下基板33中实现电镀。
(第二实施例)
图12是显示根据本发明第二实施例的半导体装置的垂直剖视图。图12中所示的半导体装置与图2中所示半导体装置存在较大差别，这些差别在于，在图12所示的半导体装置中，第一重新布线34的衬垫部分，通过排列在第二绝缘膜35的在衬垫上方的部分中所形成的开口部分36中的柱状电极，连接至位于第二重新布线38下方的第二底垫金属层37。
现在说明制造图12所示半导体装置的示例性方法。在这种情况下，一直到如图4所示剥离抗蚀耐电镀膜51的步骤之前的那些制造步骤与前文描述的本发明的第一实施例相同。因此，下面将结合本发明的第二实施例说明随后的制造步骤。
在如图4所示的状态下剥离了抗蚀耐电镀膜51之后，在包括第一重新布线34的第一底垫金属层33的上表面上，形成了抗蚀耐电镀膜62，随后对该抗蚀耐电镀膜62进行构型，如图13所示。在这种情况下，在抗蚀耐电镀膜62对应于第一重新布线34的衬垫的那一部分中形成了开口部分63。
在下一步骤中，在第一重新布线34的上表面上，抗蚀耐电镀膜62的开口部分63内，通过以第一底垫金属层33作为电镀电流通道的电镀铜的方法，形成了高度约为50至150微米的柱状电极61。然后，剥离抗蚀耐电镀膜62，并随后通过以第一重新布线34作为掩模的蚀刻法去除第一底垫金属层33的不需要的部分。结果是，剩余的未被去除的第一底垫金属层33仅为第一布线34下面的部分，如图14所示。
在下一步骤中，在包括柱状电极61和第一重新布线34的第一绝缘膜31的整个上表面上，形成由有机材料例如聚酰亚胺或环氧基树脂制成的第二绝缘膜35。第二绝缘膜35形成比柱状电极61的高度略厚。由此得出，在前面提到的状态下，柱状电极61的上表面被第二绝缘膜35所覆盖。随后，适当地抛光第二绝缘膜35的上表面使柱状电极61的上表面暴露于外部，如图16所示。
然后，实施与图7和图8所示的步骤实质上相同的制造步骤，以便在包括柱状电极61上表面的第二绝缘膜35的上表面上，形成第二底垫金属层37和第二重新布线38，随后在包括第二重新布线38的第二绝缘膜35的上表面上形成第三绝缘膜39，并接着对第三绝缘膜39进行构型，且随后，在第三绝缘膜39的开口部分40内部及其上方形成焊球41，以便与第二重新布线38的衬垫部分连接，如图17所示。
最后，在相邻半导体芯片23之间的区域中切割包括三个绝缘膜39、35、31、粘接层22，以及基板21的分层结构，以获得多个如图12所示结构的半导体装置。
在这样制造的半导体装置中，连接至半导体芯片21的连接垫的第一底垫金属层33和第一重新布线各自通过溅射法和电镀法形成。柱状电极61也是通过电镀法形成在第一重新布线34的衬垫部分上。另外，连接到柱状电极61上表面的第二底垫金属层37和第二重新布线38各自通过溅射法和电镀法形成。由此得出，半导体芯片21的连接垫25与第一重新布线之间的导电连接、第一重新布线34与柱状电极61之间的导电连接，以及柱状电极61与第二重新布线38之间的导电连接均可以得到保证。
而且应该注意，根据本发明第二实施例的该半导体装置包括具有约50至150微米相对较大高度的柱状电极61。这可以确保第一重新布线34和第二重新布线38之间相对较大的空间，以便抑制重新布线34和38之间的电干扰。还应注意的是，在将半导体装置通过将焊球41插入两者之间而安装在电路衬底(未示出)上之后，柱状电极61在某种程度上缓和了硅衬底24和电路衬底之间的热膨胀系数差别所导致的内应力。
而且，当提到根据本发明第二实施例的制造方法时，粘接层22并非在基板1的整个表面上形成，而每个半导体芯片23结合至在半导体芯片23将被安装的部分上有选择地形成的粘接层22。而且，第一至第三绝缘膜31、35、39、第一和第二底垫金属层33、37、第一和第二重新布线34、38、柱状电极61以及焊球41被集中形成用于多个半导体芯片23，随后适当地将基板21分开，以集中地获得多个半导体装置。自然，根据本发明第二实施例的特殊制造方法实现了半导体装置制造过程的简化。还应该注意的是，由于多个半导体芯片23可以随基板21一起传送，因此半导体装置的制造过程可以被进一步简化。另外，如果使基板21的外部尺寸恒定，则不管要制造的半导体装置的外部尺寸为怎样，传送系统可以通用。
根据本发明第二实施例的制造方法可以修改为制备一包括如图10所示最底下的基板55和在该最底下的基板55上表面上形成的粘接层56的衬底结构。在这种情况下，形成了焊球41之后，切割包括三个绝缘膜39、35、31、粘接层22、基板21和粘接层56的分层结构，以便将得到的半导体装置彼此分开，并一个一个地拾取位于粘接层56上的单个半导体装置。
(第三实施例)
当在图3所示的制造步骤中，粘接层22仅在半导体芯片23的硅衬底24下表面上形成，并被结合至基板21上表面的预定位置时，可以获得根据本发明第三实施例的半导体装置，如图19所示。为了在半导体芯片23的硅衬底24的下表面上形成粘接层22，有效的做法是将粘接层22固定至其上形成有连接垫25和绝缘膜26的硅晶片的背面，随后切割该硅晶片以获得在其背面形成有粘接层22的半导体芯片23。或者，也可以通过使用诸如投放器(dispenser)将模压涂覆材料滴在基板21上的半导体芯片23将要安装的那些区域之上，之后，将半导体芯片23安装在模压涂覆材料上，并随后通过在压力下加热将半导体芯片23固定在基板21上。
(第四实施例)
当在图12所示的第二实施例中，如上述第三实施例那样粘接层22仅在半导体芯片23的硅衬底24的下表面上形成并结合至基板21的上表面上的预定位置时，可以获得如图20所示的根据本发明第四实施例的半导体装置。
在各自根据本发明的第三和第四实施例的半导体装置中，半导体芯片23的硅衬底24的下表面与基板21的上表面通过介于两者之间的粘接层22相结合。另外，硅衬底24的侧表面等与基板21的上表面通过介于两者之间的第一绝缘膜31相结合。由此得出，可以仅考虑第一绝缘膜31和基板21之间的结合强度来选择第一绝缘膜31的材料，而没必要将第一绝缘膜31和粘接层22之间的粘着性考虑在内
(第五实施例)
图21是显示根据本发明第五实施例的半导体装置的垂直剖视图。图21中所示的半导体装置与图2所示半导体装置的不同之处在于，图21所示的半导体装置不包括基板21和粘接层22。
在制造根据本发明第五实施例的该半导体装置过程中，在如图8所示状态下，基板21必须由对紫外光透明的透明树脂板或玻璃板形成，且粘接层22必须由紫外光固化型的胶带形成。而且，在相邻半导体芯片23之间的区域中切割包括三个绝缘膜39、35、31以及粘接层22的分层结构，而并不切割基板21，如图22所示。
在下一步骤中，用从基板21下表面下方发出的紫外光照射基板21，以将粘接层22固化。结果，粘接层22与半导体芯片23的硅衬底24的粘性，以及与硅衬底24周围的第一绝缘膜31的下表面的粘性降低。由此得出，如果一个一个地拾取呈现在粘接层22上的单个半导体装置，则可以获得多个如图21所示结构的半导体装置。
这样获得的半导体装置并不包括基板21和粘接层22，且因此，该半导体装置的厚度降低了。而且，呈现在粘接层22上的单个半导体装置并不彼此分开。因此，当半导体装置被安装到一电路衬底(未示出)上时，可以一个一个地拾取这些半导体装置，而无须使用专门用于将半导体装置配置在电路衬底上的托盘。还有，如果将留在基板21上表面的粘性降低的粘接层22剥离，则基板21可以重新使用。
(第六实施例)
当提到如图12所示的包括柱状电极61的半导体装置时，可以获得不包括基板21和粘接层22的半导体装置，如图23所示的本发明第六实施例。
(第七实施例)
在图9所示的实施例中，在相邻半导体芯片23之间的区域中切割包括三个绝缘膜等的分层结构。但是，也可以以这样一种方式切割上面提到的分层结构，以获得包括两个或更多半导体芯片23的大的芯片，从而获得根据本发明第七实施例的多芯片模块型半导体装置，如图24所示。在第七实施例中，图中所示的两个半导体芯片23彼此并不分开，而衬底被切开，使得切开的切片包括至少两个集成的半导体芯片23。在每个半导体装置中，形成位于相邻半导体芯片23之间的第二底垫金属层37和第二重新布线层38，以将这两个半导体芯片23电连接。在如图24所示的第七实施例中，在第二重新布线层38上形成两个焊球41。但是，就电学上的功能来讲，也可以只使用一个单独的焊球41。应该注意的是，可以获得所谓的“多芯片模块”，其中允许通过切割彼此分开的每个半导体装置包括多个半导体芯片23。这样的情况同样适用于上述任何实施例。
(第八实施例)
在图24所示的实施例中，这些半导体装置被彼此分开，使得每个分开的半导体装置包括作为一组的两个或更多半导体芯片23。可替换地，在每个分开的半导体装置中，除了两个或更多半导体芯片23之外，在基板21上还可以排列一包括例如电容、电感和电阻的芯片部件71，如图25所示的本发明第八实施例。在这种情况下，连接至该芯片部件71的第一布线34a中的一个直接与连接至半导体芯片23中的一个的第一重新布线34相连接，而另一个第一布线34a则通过连接至另一个半导体芯片23的第二重新布线38与第一重新布线34相连。
在图24中所示的第七实施例和图25所示的第八实施例的每一个实施例中，即使半导体芯片23以及芯片部件71分别在形状和厚度上彼此不同，也可以集中地形成第一至第三绝缘膜31、35、39、第一和第二重新布线34、38以及焊球41，随后将半导体衬底分开以便同时获得多个半导体装置。由此得出半导体装置的制造过程可以被简化。
(实施例的修改)
在本发明的半导体装置中，重新布线层的数量并不局限于上述每个实施例中的两个。本发明的半导体装置可以包括单独的一个重新布线层或三个或更多的重新布线层。当半导体装置包括单独的一个重新布线层时，重新布线的衬垫部分的至少一部分位于硅衬底周围的绝缘膜上。另一方面，当半导体装置包括三个或更多重新布线层时，最好在相邻重新布线层之间配置柱状电极。而且不论重新布线层的数量为多少，最好在最上面的重新布线层的衬垫部分上配置柱状电极，以通过绝缘膜覆盖除了该柱状电极上表面之外的最上面的那一层，并在柱状电极上形成焊球。
在上述的每个实施例中，半导体装置的结合面，即形成焊球41的表面由半导体芯片的上表面提供。但是，半导体装置的结合面也可以由半导体芯片的下表面提供或者由半导体芯片的上表面和下表面共同提供。下面将说明这种特殊半导体装置的一些实施例。
(第九实施例)
图26至28共同显示了根据本发明第九实施例的半导体装置，其中图26为该半导体装置的平面图，图27为沿图26中线XXVII-XXVII的横向的剖视图，显示图26所示半导体装置背面的布线状态，而图28是为沿图26中线XXVIII-XXVIII的垂直剖视图，显示图26所示半导体装置前面的布线状态。如图中所示，根据本发明第九实施例的半导体装置包括由例如LSI形成的半导体芯片23。半导体芯片23的结构为，在例如硅衬底24上表面上的周围部分中形成多个连接垫25，在不包括连接垫25的中心部分的硅衬底24的上表面上形成由无机材料例如二氧化硅制成的绝缘膜26，且连接垫25的中心部分通过形成于绝缘膜26中的开口部分27暴露于外部。
在半导体芯片23的上表面及其周围上，形成由有机材料例如聚酰亚胺基树脂、环氧基树脂或PBO(苯并恶唑)基树脂制成的第一绝缘膜31。第一绝缘膜31具有平直的上表面，且第一绝缘膜31的下表面与硅衬底24的下表面齐平。在这种情况下，在第一绝缘膜31对应于绝缘膜26的开口部分27的那一部分中，形成开口部分32。而且，在半导体芯片23周围的第一绝缘膜31的多个预定部分处，形成通孔28。
如图26和28所示，第一底垫金属层33形成从位于半导体芯片23的一对互相面对的两侧，并通过开口部分27、32暴露于外部的连接垫25的上表面，一直延伸到第一绝缘膜31的上表面的那些预定位置。在第一底垫金属层33的上表面上，形成第一重新布线34。而且，在第一重新布线34的衬垫部分上形成柱状电极61。另外，在柱状电极61的上表面形成焊球41。
而且，如图26和27所示，在形成于半导体芯片23一对互相面对的另外两侧上的第一绝缘膜31中，形成了多个从第一绝缘膜31的上表面向其下表面延伸的通孔28。另外，第四底垫金属层133形成从通过开口部分27、32暴露于外部的连接垫25的上表面，一直延伸到第一绝缘膜31的上表面和通孔28的内壁表面及底面。在这种情况下，在通孔28的内侧底部形成的第四底垫金属层133的下表面与第一绝缘膜31的下表面齐平。而且，在第四底垫金属层133的上表面上形成第四重新布线134。
应该注意的是共同位于通孔28内的第四底垫金属层133和第四重新布线134形成了电极161，其执行连接外部电路的连接端子部分的功能。由此得出，第四重新布线134的仅位于第一绝缘膜31上的部分才构成可执行连接功能的布线部分。另外，在形成于通孔28内侧底部的第四底垫金属层133的下表面上，即电极161的下表面上，形成了焊球141。
如图27和28所示，由有机材料例如聚酰亚胺基树脂、环氧基树脂或PBO基树脂制成的第二绝缘膜35在除了柱状电极61以外，包括第一重新布线34和第四重新布线134的第一绝缘膜31的整个上表面上形成。形成第二绝缘膜35使第二绝缘膜35的上表面表现出与柱状电极61的上表面齐平。
如上所述，在根据本发明第九实施例的半导体装置中，柱状电极61和连接至柱状电极61的焊球41在上侧形成，而电极161和连接至电极161的焊球141在下侧形成。由此得出，可以将半导体装置一侧上的焊球41与电路衬底或别的电子部件相结合，并将另一侧的焊球141与别的电路衬底或电子部件相结合。结果，过去所需要的连接器不再是必须的，因此就制造的效率和成本而言，这使得本发明比较有利。另外本发明使提高安装密度成为可能。还应该注意的是，在上述第九实施例中，位于上侧和下侧的焊球41和141排列在半导体芯片23的外侧圆周部分，因此增大了相邻焊球41之间的间距和相邻焊球141之间的间距。由此得出，即使在半导体芯片23的连接垫25的间距较小的情况下，也可以防止连接部分之间的短路。在上述第九实施例中，在半导体装置上表面形成的焊球41排列形成沿半导体芯片23外侧周围的单行。同样，在半导体装置下表面形成的焊球141也沿半导体芯片23的外侧周围排列成单行。但是，也可能排列每一个焊球41和焊球141，以形成多行。而且，在半导体装置上侧和下侧形成的每个焊球41和焊球141不仅可以排列在半导体芯片23的外侧周围部分，而且可以排列在对应于半导体芯片23的区域上。例如，这些焊球41和焊球141可以排列形成矩阵。
在图26、27、28中所示的实施例中，半导体装置包括分别在半导体芯片23的上侧和下侧形成的焊球41和另一焊球141。但是，通常实际执行的是一侧的结合，这样，排列在另一侧的焊球可能妨碍结合操作。在这种情况下，最好仅在一侧形成焊球，并在完成了所述一侧的结合之后，在另一边形成另外的焊球用于执行另外的结合操作。
现在说明根据本发明第九实施例的半导体装置的示例性制造方法。在第一步骤中，制备一衬底结构，该衬底结构包括由例如对紫外光透明的玻璃板、透明金属板或透明树脂板制成的基板21，以及在基板21上表面上形成的其粘合力被紫外光照射而降低的粘接层22，如图29所示。然后，将构成半导体芯片23的硅衬底24的下表面结合至粘接层22上表面上的多个预定位置。顺便说明，在下文该半导体装置制造方法的说明中所参照的附图当中，中心的半导体芯片23的区域对应于沿图26中所示线XXVII-XXVII的剖视图，而在两侧的半导体芯片23的区域对应于沿图26中所示线XXVIII-XXVIII的剖视图。
在下一步骤中，包括多个半导体芯片23的粘接层22的上表面通过例如旋涂法或者丝网印刷法，被涂敷以由有机材料例如聚酰亚胺基树脂、环氧基树脂或PBO基树脂制成的第一绝缘膜31，如图30所示，之后，烘干第一绝缘膜31并随后以光致抗蚀剂(photoresist)对第一绝缘膜31进行涂敷。进一步，通过光刻法对第一绝缘膜31连同涂敷的光致抗蚀剂一起进行构型，如图30所示。应该注意的是，第一绝缘膜31具有平直的表面且被进行构型，使得在第一绝缘膜31的对应于半导体芯片23的开口部分27的那一部分中形成开口部分32，且在中心半导体芯片23的周围第一绝缘膜31的多个预定部分处形成了通孔28。在第一绝缘膜31被构型之后，剥离光致抗蚀剂。
在下一步骤中，在通孔28的内部以及在包括通过开口部分27和32暴露于外部的连接垫25的上表面的第一绝缘膜31的上表面上，形成底垫金属层33(包括底垫金属层133)，如图31所示。底垫金属层33(包括底垫金属层133)可以由通过溅射法形成的铜层单独构成，也可以由包括例如溅射法形成的钛层的一薄膜层，以及在该薄膜层上的通过溅射法形成的铜层的一分层结构来构成。
在下一步骤中，在底垫金属层33(包括底垫金属层133)的上表面上形成抗蚀耐电镀膜51，随后对该抗蚀膜51进行构型。在这种情况下，在抗蚀耐电镀膜51对应于用于形成重新布线层34和134的区域的那些部分中形成开口部分52。通过例如将底垫金属层33(包括底垫金属层133)用作电镀电流通道而进行电镀铜，在底垫金属层33(包括底垫金属层133)的上表面上，抗蚀耐电镀膜51的开口部分52的内部，形成第一和第四重新布线34和134。通过该电镀，在通孔28内部形成了由底垫金属层133和第四重新布线134构成的电极161。随后，剥离抗蚀耐电镀膜51。
在下一步骤中，在包括第一和第四重新布线34和134的底垫金属层33的上表面上形成抗蚀耐电镀膜62，如图32所示。在这种情况下，在抗蚀耐电镀膜62对应于第一重新布线34的衬垫部分的那一部分中形成开口部分63。之后，通过例如将底垫金属层33(包括底垫金属层133)用作电镀电流通道而进行电镀铜，在第一重新布线34的衬垫部分的上表面上，在抗蚀耐电镀膜36的开口部分37中，形成高度约为100至150微米的柱状电极61。在该电镀步骤之后，剥离抗蚀耐电镀膜62。
在下一步骤中，通过以第一和第四重新布线34和134用作为掩模的蚀刻法，去除底垫金属层33的不需要的部分。在这种情况下，被用作掩模的第一和第四重新布线34和134被同时蚀刻。但是，由于这些第一和第四重新布线34和134明显地比底垫金属层33更厚，因此如果在底垫金属层33的蚀刻结束时停止蚀刻处理，则只有第一和第四重新布线34和134未被去除而留下。由此得知，剩余的未被去除的底垫金属层33和133仅为分别在第一和第四重新布线34和134下面的部分，如图33所示。在通孔28内部形成的第四底垫金属层133和第四重新布线134共同形成了电极161。至于电极161的示例性高度，电极161的高度可基本上等于半导体芯片23的厚度和位于半导体芯片23上的第一绝缘膜31的厚度的总和。半导体芯片23的厚度约为20至70微米，而位于半导体芯片23上的第一绝缘膜31的部分的厚度约为10微米。由此得知电极161的高度约为30至80微米，小于柱状电极61约100至150微米的高度。但是电极161和柱状电极61的高度之间的关系并不局限于上面给出的例子。
在下一步骤中，在包括柱状电极61和第一及第四布线34、134的第一绝缘膜31的上表面上，通过例如投放器法(dispenser method)、印刷法或转移模制(transfer molding)法形成由有机材料例如聚酰亚胺基树脂、环氧基树脂或PBO基树脂制成的第二绝缘膜35，使得该第二绝缘膜35的厚度略大于柱状电极61的高度。由此得知，在前面提到的状态下，柱状电极61的上表面由第二绝缘膜35所覆盖。之后，适当地抛光第二绝缘膜35的上表面使柱状电极61的上表面暴露于外部，如图35所示。进一步，在柱状电极61的上表面上形成焊球41，如图36所示。焊球41可以通过例如使用抽吸装置对焊球41进行抽吸以将焊球41置于柱状电极61上，并随后使焊球41可以回流(reflow)而形成。也可以通过例如印刷法使柱状电极61的上表面被焊剂层覆盖，并随后通过回流处理(relowing)的手段形成焊球41。
在下一步骤中，用从基板21下方发出的紫外光照射基板21，以降低粘接层22的粘合力。在这种条件下，基板21和粘接层22被剥离，如图37所示。在这样的状态下，第一绝缘膜31的下表面和电极161的下表面与硅衬底24的下表面齐平。如果在这一阶段中有粘合剂或者异物附着于电极161的下表面，则可以通过例如等离子蚀刻等手段从电极161的下表面去除这些粘合剂或者异物。
在下一步骤中，在电极161的下表面上形成焊球141，如图38所示。之后，如果在相邻半导体芯片23之间的区域中切割由第一绝缘膜31和第二绝缘膜35构成的分层结构，如图39所示，则可以获得多个如图26、27、28所示结构的半导体装置。
(第十实施例)
在上述第九实施例中，粘接层22在基板21的整个上表面上形成，如图36所示。可替换地，也可以只在半导体芯片23的硅衬底24的下表面上形成粘接层22，以便使硅衬底24与基板21相结合，如图40所示的本发明第十实施例一样。但是，在这种情况下，如果将基板21和粘接层22剥离，将导致第一绝缘膜31的下表面和电极161的下表面从硅衬底24的下表面向下方突出。如果是这种情况，则必要时可以在半导体芯片安装至电路衬底的步骤中，通过抛光适当地去除突出的部分。或者，可以使用例如从例如硅衬底24拉伸以便从其剥离的切割带(dicing tape)来代替粘接层22。
(第十一实施例)
同样，在上述第九实施例中，柱状电极61在第一重新布线34的衬垫部分上形成，而电极161在第四重新布线134的衬垫部分下方形成。但是，也可以在第四重新布线134的衬垫部分上形成柱状电极61，如图41中所示的本发明的第十一实施例一样。换句话说，在本发明的第十一实施例中，电极161和柱状电极61以相反方向面对的方式在相同位置处形成。而且，在电极161上形成焊球141，且在柱状电极61上形成焊球41。
(第十二实施例)
在图42所示的本发明的第十二实施例中，焊球141只在半导体装置的一个表面上形成，例如，只在电极161上形成，而在柱状电极61上并未形成图41中所示的焊球41。在这种情况下，可以只在柱状电极61上形成焊球41(未示出)而并不在电极161的下表面上形成焊球141。
作为图41和42所述结构的一种变型，可以如图28所示只在一些第一重新布线34上形成柱状电极61，或者如图27所示只在一些第四重新布线134上形成电极161，而不是在所有的重新布线上形成电极161或柱状电极61。
图43是示例说明多个半导体装置，例如，三个半导体装置101、102、103安装在一电路衬底111上的情况的剖视图。在该例子中，第一半导体装置101的焊球141结合至电路衬底111的连接端子112，以使第一半导体装置101与电路衬底111相结合。而且，第二半导体装置102的焊球141结合至第一半导体装置101的柱状电极61，使得第二半导体装置102被直接安装在第一半导体装置101上。另外，第三半导体装置103的焊球141结合至第二半导体装置102的柱状电极61，使得第三半导体装置103被安装在第二半导体装置102上。
在这种情况下，最上方的半导体装置，即第三半导体装置103仅包括如例如图27所示的第四重新布线134和柱状电极161，而并不包括第一重新布线34和柱状电极61。顺便说明，当四个或更多半导体装置一个叠一个地叠加在电路衬底111上时，只需将第三半导体装置103用作与第一半导体装置101或第二半导体装置102类似的半导体装置即可。
而且，第一和第二半导体装置101和102各自包括多个专门用于执行到第三半导体装置103的中继(relay)端子功能的凸出电极。更具体的，图43中左侧所示的电极261和柱状电极61通过底垫金属层233和浮动状态下的中继衬垫部分234(即，不连接到容纳于半导体装置中任何半导体芯片23的连接垫25)彼此连接。在这种情况下，第三半导体装置103的一控制信号，例如选择信号或复位信号可提供给图43中左侧所示的，与执行中继端子功能的电极261相连的电路衬底111的连接端子112。
图44显示了半导体装置的另一个例子。当图中左侧的电路衬底111的连接端子112构成一GND端子时，可以在第一及第二半导体装置101和102的各自的左侧，第一重新布线134的衬垫部分上形成柱状电极61。但是，在这种情况下，第三半导体装置103仅包括如例如图28所示的第一重新布线34和柱状电极61，而不包括第四重新布线134和电极161。而且，用于将第二半导体装置102的柱状电极61连接至第三半导体装置103的柱状电极61的焊球41，可预先在第二半导体装置102的柱状电极61的上表面或者第三半导体装置103的柱状电极61的下表面上形成。
另外，最好在例如图44中的电极161的下表面和柱状电极61的上表面上，各自预先形成焊球141。在这种情况下，可以根据半导体装置的安装方式，稍微增加结合至电路衬底111的连接端子112的焊球141的高度，并稍微降低结合至第二半导体装置102的电极161的焊球141的高度。
顺便说明，在图26、27和28中，电极161在半导体芯片23的一对互相面对的两侧上排列，而柱状电极61在另一对互相面对的两侧上排列。可替换地，也可以将电极161和柱状电极61各自排列在半导体芯片23的相邻两侧上，或每一侧上。而且，为了使半导体装置成为长方形以有助于将其安装至电子装置，可以只在半导体芯片的一对互相面对的两侧上排列电极161和柱状电极61，这样这些电极并不排列在半导体芯片的其它侧上。另外，为了使结合步骤中施加至每一凸出电极的负载均匀一致，可以形成与容纳在每一半导体装置中的半导体芯片的任何连接垫都不相连的，或者连接至与其它柱状电极所共用的连接垫的虚设电极。此外，在容纳于每一半导体装置中的半导体芯片中，电极161的底面暴露于外部，而焊球141结合至电极161的该暴露的底面上。可替换地，也可以用绝缘膜(密封材料)覆盖半导体芯片的底面并在对应于电极161的绝缘膜的那些区域中形成通孔。在这种情况下，需要时可以对确定出用于结合焊球141的通孔的壁进行电镀。相应地，可以做出各种变型，而不会偏离随附的权利要求书及其均等物所界定的本发明总体概念的精神和范围。
如上所述，本发明提供了一种半导体装置，包括至少一个半导体芯片，该半导体芯片具有在其上表面上形成的连接垫，形成覆盖半导体芯片的一个表面和周围表面的至少一个层结构的绝缘膜，以及在绝缘膜的上表面上形成以便与半导体芯片的连接垫相连的重新布线。由于重新布线的至少一部分具有在半导体芯片周围的绝缘膜的区域中排列的衬垫部分，因此无须使用现有技术中所需的结合步骤。其结果是，半导体芯片一定能够连接至重新布线，因此排除了发生失效连接的情况。而且，由于绝缘膜和重新布线能够对多个半导体芯片或多组的半导体芯片集中形成，因此可以简化制造过程。
其它的优点和变型对本领域的技术人员来说是显而易见的。因此，本发明更广泛方面上并不局限于这里显示和说明的具体细节及典型的实施例。相应地，可以做出各种变型，而不会偏离随附的权利要求书及其均等物所界定的本发明总体概念的精神和范围。

Claims (12)

1.一种半导体装置，包括：
至少一个半导体芯片(23)，在所述至少一个半导体芯片的上表面上形成有连接垫(25)；
形成为覆盖所述半导体芯片(23)的一个表面及周围表面的至少一层绝缘膜(31)；
以与所述半导体芯片(23)的连接垫(25)连接的方式，在所述绝缘膜(31)上表面上形成的重新布线(38、134)；以及
在所述重新布线(34)的衬垫部分上形成柱状电极(61)；
其中所述重新布线(38、134)的至少一部分被设置在所述绝缘膜(31)的在所述半导体芯片(23)周围的区域中，所述绝缘膜(31)具有上表面及下表面，并具有在所述半导体芯片(23)的周围表面外侧从所述绝缘膜(31)的上表面贯穿至下表面的通孔(28)，在该通孔(28)内形成电极(161)。
2.根据权利要求1的半导体装置，其中所述电极(161)为所述重新布线(134)的一部分。
3.根据权利要求1的半导体装置，其中所述半导体芯片(23)具有与其上表面相对的下表面，且所述绝缘膜(31)的下表面与所述半导体芯片(23)的下表面齐平。
4.根据权利要求1的半导体装置，其中所述重新布线(134)电连接至所述电极(161)。
5.一种半导体装置，包括：
至少一个半导体芯片(23)，在所述至少一个半导体芯片的上表面上形成有连接垫(25)；
形成为覆盖所述半导体芯片(23)的一个表面及周围表面的至少一层绝缘膜(31、35)；以及
以与所述半导体芯片(23)的连接垫(25)连接的方式，在所述绝缘膜(31、35)上表面上形成的重新布线(38、134)；
其中所述重新布线(38、134)的至少一部分被设置在所述绝缘膜(31)的在所述半导体芯片(23)周围的区域中，所述绝缘膜(31)具有对应于所述重新布线(134)的一部分的通孔(28)，在该通孔(28)中形成连接至所述重新布线(134)的电极(161)，且在所述重新布线(134)的剩余的至少一部分重新布线(134)上形成柱状电极(61)。
6.根据权利要求5的半导体装置，其中所述绝缘膜(31)包括覆盖所述柱状电极(61)周围的上层绝缘膜(35)。
7.根据权利要求1或5的半导体装置，进一步包括具有连接端子(161、261)的其他电子部件(102、103)，以及连接元件(141)，该连接元件(141)用于将所述通孔(28)内形成的所述电极(161、261)电连接至该其他电子部件(102、103)的所述连接端子(161、261)。
8.根据权利要求7的半导体装置，包括不与所述连接垫(25)电连接的电极(261)。
9.根据权利要求7的半导体装置，其中所述其他电子部件(102、103)包括至少一个其上表面上形成有连接垫(25)的半导体芯片(23)；具有至少一层形成为覆盖该半导体芯片(23)的一个表面及周围表面的绝缘膜(31、35)；以与该半导体芯片(23)的连接垫(25)连接的方式在该绝缘膜(31、35)上表面上形成的重新布线(34、134)；以及在该重新布线(34、134)上形成的电极(61、161、261)。
10.根据权利要求9的半导体装置，其中所述电极为柱状电极(61)。
11.根据权利要求9的半导体装置，其中所述绝缘膜(31)具有通孔(28)，且所述电极(161、261)在该通孔(28)内形成。
12.根据权利要求11的半导体装置，其中在所述电极(161、261)上形成柱状电极(61)，该柱状电极(61)向和所述电极(161、261)相反的方向突出。
CNB2007100876843A 2002-02-04 2003-02-03 半导体装置 Expired - Lifetime CN100461391C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002026808 2002-02-04
JP026808/2002 2002-02-04
JP117307/2002 2002-04-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB038001284A Division CN100358118C (zh) 2002-02-04 2003-02-03 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN101013684A CN101013684A (zh) 2007-08-08
CN100461391C true CN100461391C (zh) 2009-02-11

Family

ID=38701101

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100876843A Expired - Lifetime CN100461391C (zh) 2002-02-04 2003-02-03 半导体装置

Country Status (1)

Country Link
CN (1) CN100461391C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101718011B1 (ko) * 2010-11-01 2017-03-21 삼성전자주식회사 반도체 패키지 및 그 제조방법
FR3070090B1 (fr) * 2017-08-08 2020-02-07 3Dis Technologies Systeme electronique et procede de fabrication d'un systeme electronique par utilisation d'un element sacrificiel
KR101933425B1 (ko) * 2017-11-30 2018-12-28 삼성전기 주식회사 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP2000124354A (ja) * 1998-10-21 2000-04-28 Matsushita Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
JP2001168231A (ja) * 1999-12-13 2001-06-22 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001217381A (ja) * 2000-01-28 2001-08-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
EP1137066A2 (en) * 2000-03-24 2001-09-26 Shinko Electric Industries Co. Ltd. Semiconductor device and process of production of same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP2000124354A (ja) * 1998-10-21 2000-04-28 Matsushita Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
JP2001168231A (ja) * 1999-12-13 2001-06-22 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001217381A (ja) * 2000-01-28 2001-08-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
EP1137066A2 (en) * 2000-03-24 2001-09-26 Shinko Electric Industries Co. Ltd. Semiconductor device and process of production of same

Also Published As

Publication number Publication date
CN101013684A (zh) 2007-08-08

Similar Documents

Publication Publication Date Title
CN100358118C (zh) 半导体装置及其制造方法
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
US6818998B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
US20090166873A1 (en) Inter-connecting structure for semiconductor device package and method of the same
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
JP4379102B2 (ja) 半導体装置の製造方法
US9721799B2 (en) Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
CN105261609A (zh) 半导体器件封装件、封装方法和封装的半导体器件
US20080122087A1 (en) Semiconductor device with no base member and method of manufacturing the same
US8211754B2 (en) Semiconductor device and manufacturing method thereof
US20080076207A1 (en) Manufacturing method of semiconductor device
JP2003298005A (ja) 半導体装置およびその製造方法
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
TWI523168B (zh) 半導體封裝之改良
US7030033B2 (en) Method for manufacturing circuit devices
US20080224276A1 (en) Semiconductor device package
US9018044B2 (en) Chip-on-lead package and method of forming
US7656046B2 (en) Semiconductor device
US7388297B2 (en) Semiconductor device with reduced thickness of the semiconductor substrate
CN113539844A (zh) 半导体装置及其制造方法
JP2003318323A (ja) 半導体装置およびその製造方法
CN100461391C (zh) 半导体装置
US20180033708A1 (en) Semiconductor device and manufacturing method thereof
CN109243981B (zh) 封装结构及其制造方法
TWI401777B (zh) 具開口之基板之晶粒堆疊封裝結構及其封裝方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120309

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120309

Address after: Tokyo, Japan

Patentee after: Zhaozhuang Micro Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20170316

Address after: Kanagawa

Patentee after: Zhao Tan Jing Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Zhaozhuang Micro Co.,Ltd.

Effective date of registration: 20170316

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Address before: Kanagawa

Patentee before: Zhao Tan Jing Co.,Ltd.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20090211

CX01 Expiry of patent term